JP3985438B2

JP3985438B2 - Modulation circuit

Info

Publication number: JP3985438B2
Application number: JP2000235677A
Authority: JP
Inventors: 誠一半田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-08-03
Filing date: 2000-08-03
Publication date: 2007-10-03
Anticipated expiration: 2020-08-03
Also published as: JP2002051097A

Description

【０００１】
【発明の属する技術分野】
本発明は、変調回路に関するものである。
【０００２】
【従来の技術】
図６は従来の変調回路を示すブロック図である。図６において１は送信データ、２はベースバンド信号発生器、３ａはベースバンド信号発生器２で発生したベースバンド信号の同相成分であるＩ信号、３ｂはベースバンド信号の直交成分であるＱ信号、３ｃはＤＣレベル変換されたＩ信号、３ｄはＤＣレベル変換されたＱ信号、３ｅは帯域制限されたＩ信号、３ｆは帯域制限されたＱ信号、４はエミッタフォロアによるＩ信号用インピーダンス変換回路、５はエミッタフォロアによるＱ信号用インピーダンス変換回路、６はＩ信号用ベースバンドパスフィルタ、７はＱ信号用ベースバンドパスフィルタ、８は局部発振器、８ａは搬送波（キャリア）、９は直交変調器、１０は変調波である。
【０００３】
また、Ｉ信号用インピーダンス変換回路４は調整用抵抗４ｃ、４ｄで構成されている。なお、４ｂはトランジスタのベース・エミッタ間電圧、４ｅはＤＣオフセット基準電圧である。
さらに、Ｑ信号用インピーダンス変換回路も同様の構成である。
【０００４】
次に、従来の変調回路の動作を説明する。
送信データ１はベースバンド信号発生器２でＩ信号３ａ、Ｑ信号３ｂに変換された後、Ｉ信号用インピーダンス変換回路４でＤＣレベル変換及びインピーダンス変換されてＩ信号用バンドパスフィルタ６の入力インピーダンスとマッチングをとった後、Ｉ信号用バンドパスフィルタ６で帯域制限され、直交変調器９に入力される。
また、Ｑ信号も、Ｑ信号用インピーダンス変換回路５及びＱ信号用バンドパスフィルタ７で同様の処理がなされ直交変調器９に入力される。
局部発振器８からは直交変調器９に搬送波８ａが入力され、Ｉ信号，Ｑ信号により変調を行ない、変調波１０が生成される。
ところで、一般に変調回路では、直交変調器に入力されるベースバンド信号にＤＣオフセットが生じると、キャリアリークが発生するので、これを防止する必要がある。
【０００５】
このＤＣオフセットとキャリアリークの関係について、図７〜図１０により説明する。ここでは一例としてＱＰＳＫ（Quadrature Phase Shift Keying ）変調方式の場合を示す。
図７は帯域制限される前のＩ信号３ｃまたはＱ信号３ｄのベースバンド信号のレベルを示したものである。
図８は、この時の位相遷移状態をベクトルで表したものである。ここでは、対称性が良く、Ｉ信号，Ｑ信号それぞれバランスがとれていることがわかる。
【０００６】
一方、図９は、一例としてＩ信号レベルにのみＤＣオフセットａが生じた場合を示したものである。
ここでは説明を簡単にするため、Ｑ信号はＤＣオフセットが生じていないものとしている。
この時の位相遷移状態は図１０のようになる。ここでは、上記ＤＣオフセットａの分だけ位相遷移が直流的にずれることがわかる。従って、このずれの分、搬送波７ａの無変調成分が発生し、変調波１０中に上記無変調成分が漏洩する（＝キャリアリーク）。
【０００７】
上記の関係は、Ｑ信号レベルにＤＣオフセットが生じた場合についても同様である。また、Ｉ信号，Ｑ信号の両方にそれぞれＤＣオフセットが生じた場合は、各ＤＣオフセットのベクトル合成分だけ位相遷移にずれが生じ、上記と同様な原理でキャリアリークが発生することになる。なお、ここではＱＰＳＫ変調方式について説明したが、他のディジタル変調方式についても上記と同様な考え方によりベースバンド信号のＤＣオフセットとキャリアリークの関係が説明できる。
【０００８】
【発明が解決しようとする課題】
図６の変調回路では、ベースバンド信号にＤＣオフセットが発生しないようにするため、調整用抵抗４ｃ、５ｃ、４ｄ、５ｄ及びＤＣオフセット基準電圧４ｅ、５ｅにより、ベースバンド信号３ｃ、３ｄのＤＣレベル調整を行ない、キャリアリークが最小となるように調整している。
しかし、ベース・エミッタ間電圧４ｂ、５ｂの温度変動を適切な方法で補償できないため、結果として帯域制限されたＩ信号３ｅ、帯域制限されたＱ信号３ｆのＤＣレベルに温度変動が生じ、キャリアリークが発生するという問題があった。
【０００９】
また図１１は従来の変調回路の他の例であり、サーミスタ４ｈ、５ｈによりベース・エミッタ間電圧４ｂ、５ｂの温度変動を補償しようとするものである。
しかし、この変調回路では調整用抵抗４ｆ、４ｇ、５ｆ、５ｇの値はフィルタ６、７の入力インピーダンスと整合をとる必要があるため、調整範囲が限られるので、ベース・エミッタ間電圧４ｂ、５ｂの温度変化特性と、サーミスタ４ｈ、５ｈにおける抵抗値の温度変化特性を合せることが難しくなり、広い温度範囲についてＤＣレベルの温度変動を補償できず、帯域制限されたＩ信号３ｅ、帯域制限されたＱ信号３ｆのＤＣレベルに温度変動が発生するという問題があった。
【００１０】
以上のように、従来の変調回路では、エミッタフォロアで構成されたインピーダンス変換回路に対して、ベース・エミッタ間電圧の温度変動を補償する適切な方法がなかったため、Ｉ信号、Ｑ信号のＤＣレベルに温度変動が発生し、キャリアリークが増加して伝送特性が劣化してしまう。
【００１１】
本発明は、上記の課題を解決するためになされたものであり、温度によるＩ信号，Ｑ信号のＤＣレベル変動を補償することにより、Ｉ信号，Ｑ信号のＤＣレベルの温度変動を抑え、キャリアリーク増加を抑制し、伝送特性の劣化を防ぐ変調回路を提供することを目的としている。
【００１２】
【課題を解決するための手段】
この発明における変調回路では、送信データを入力する入力端とＩ信号およびＱ信号を出力するＩ信号出力端およびＱ信号出力端とを有するベースバンド信号発生器と、Ｉ信号出力端またはＱ信号出力端に接続され、インピーダンス変換をするインピーダンス変換回路と、インピーダンス変換回路に接続されたフィルタと、フィルタに接続され、発信器から発振された搬送波の変調を行なう直交変換器とを備え、インピーダンス変換回路は、ベースがＱ信号出力端またはＩ信号出力端に接続されたトランジスタと、トランジスタのエミッタに接続された第１の調整用抵抗と、第１の調整用抵抗にフィルタと並列になるように接続された第２の調整用抵抗と、第２の調整用抵抗に接続され、トランジスタのベース・エミッタ間の温度による電圧変動を補償する温度補償回路を有するようにした。
【００１３】
また、温度補償回路は、少なくとも１以上のダイオードを有するものとした。
また、温度補償回路はトランジスタを有するものとした。
また、温度補償回路はＦＥＴを有するものとした。
【００１４】
また、トランジスタのベース・エミッタ間の電圧値と温度補償回路の電圧値は同じであり、さらに、第１の調整用抵抗の抵抗値をＲ₁、第２の調整用抵抗の抵抗値をＲ₂、フィルタのインピーダンスをＺ_inとした場合、
Ｚ_in＝（Ｒ₁・Ｒ₂）／（Ｒ₁＋Ｒ₂）かつ、Ｒ₁：Ｒ₂＝１：（ｎ＋ｍ）
ｎ：ダイオードの数
ｍ：トランジスタの数（ＦＥＴ使用時はｍ＝０）
であるようにした。
【００１５】
また、トランジスタのベース・エミッタ間の電圧値と温度補償回路の電圧値は異なっており、さらに、第１の調整用抵抗の抵抗値をＲ₁、第２の調整用抵抗の抵抗値をＲ₂とした場合
ベース・エミッタ間電圧値：温度補償回路の電圧値＝Ｒ₁：Ｒ₂
であるようにした。
【００１６】
【発明の実施の形態】
実施の形態１．
図１は本発明による変調回路の実施の形態１を示すブロック図である。
図中１は送信データ、２はベースバンド信号発生器、３ａはベースバンド信号の同相成分であるＩ信号、３ｂはベースバンド信号の直交成分であるＱ信号、３ｃはＤＣレベル変換されたＩ信号、３ｄはＤＣレベル変換されたＱ信号、３ｅは帯域制限されたＩ信号、３ｆは帯域制限されたＱ信号、４はエミッタフォロアによるＩ信号用インピーダンス変換回路、５はエミッタフォロアによるＱ信号用インピーダンス変換回路、６はＩ信号用ベースバンドパスフィルタ、７はＱ信号用ベースバンドパスフィルタ、８は局部発振器、８ａは搬送波、９は直交変換器、１０は変調波である。また、インピーダンス変換回路４は、トランジスタ４ａ、第１の調整用抵抗４ｃ、第２の調整用抵抗４ｄ、ダイオード４ｊを有する温度補償回路４ｉで構成されている。なお、４ｂはトランジスタのベース・エミッタ間電圧(Vbe1)、４ｋはダイオード４ｊの順方向電圧(Vf)、４ｌはＤＣオフセット基準電圧(V2)である。
さらに、Ｑ信号用インピーダンス変換回路５は、Ｉ信号用インピーダンス変換回路４と同様の構成である。なお、以降では、インピーダンス変換回路４の各構成・電圧と、それに相当するインピーダンス変換回路５の各構成・電圧を同様のものとして示す場合、インピーダンス変換回路５の各構成・電圧に関しては()内に記載することとする。
【００１７】
次に、本変調回路の動作を説明する。送信データ１はベースバンド信号発生器でＩ信号，Ｑ信号に変換された後、インピーダンス変換回路４によりＤＣレベル変換及びインピーダンス変換されてフィルタ６の入力インピーダンスとマッチングをとった後、フィルタ６により帯域制限されてから直交変調器９に入力される。
また、Ｑ信号もＱ信号用インピーダンス変換回路５及びＱ信号用ベースバンドパスフィルタ７で同様の処理がなされ、直交変調器９に入力される。
局部発振器８からは直交変調器９に搬送波８ａが入力され、Ｉ信号，Ｑ信号により変調を行ない、変調波１０が生成される。
【００１８】
また、第１の調整用抵抗４ｃ（５ｃ）第２の調整用抵抗４ｄ（５ｄ）及びＤＣオフセット基準電圧４ｌ（５ｌ）によりベースバンド信号３ｃ、３ｄにおけるＤＣレベルの調整を行なわれ、キャリアリークが最小となるように調整されている。
さらに、ダイオード４ｊ（５ｊ）がトランジスタ４ａ（５ａ）におけるベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償している。なお、これは順方向電圧４ｋ（５ｋ）とベース・エミッタ間電圧４ｂ（５ｂ）の温度特性が同じであれば、第１の調整用抵抗４ｃ（５ｃ）の抵抗値をＲ₁、第２の調整用抵抗４ｄ（５ｄ）の抵抗値をＲ₂、フィルタ６、７の入力インピーダンスをＺinとした時、
Ｚ_in＝（Ｒ₁・Ｒ₂）／（Ｒ₁＋Ｒ₂）かつ、Ｒ₁：Ｒ₂＝１：１
となるように設定することで可能である。これによりベース・エミッタ間電圧４ｂ（５ｂ）と順方向電圧４ｋ（５ｋ）のバランスをとることが出来、ベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償出来る。
【００１９】
また、順方向電圧４ｋ（５ｋ）とベース・エミッタ間電圧４ｂ（５ｂ）の温度特性が異なる場合は、温度係数の比率（ｋ）が
ベース・エミッタ間電圧４ｂ（５ｂ）：順方向電圧４ｋ（５ｋ）
＝１：ｋ（ｋ＞０）ならばＲ₁：Ｒ₂=１：ｋ
となるようにＲ₁とＲ₂の比率を調整することで適切な温度補償を行なうことが出来る。
この結果、ベースバンド信号３ｃ、３ｄにおけるＤＣレベルの温度変動に対して補償を行うことができる様になり、直行変調器８に入力される帯域帯域制限されたＩ信号３ｅ、帯域帯域制限されたＱ信号３ｆにおける温度変動によるＤＣレベルの変化を抑制することができ、結果としてキャリアリークの発生を防止できる。
なお、ここではダイオードの段数が１段の場合を示したが、ダイオードの段数を複数に増やすことも可能である。
これによりトランジスタ４ａ（５ａ）の動作点の選択範囲を広げられ、動作点をより最適に設定することが出来る。ダイオードがシリーズにｎ段接続される場合、順方向電圧４ｋ（５ｋ）とベース・エミッタ間電圧４ｂ（５ｂ）の温度特性が同じであれば、第１の調整用抵抗４ｃ（５ｃ）の抵抗値Ｒ₁、第２の調整用抵抗４ｄ（５ｄ）の抵抗値Ｒ₂、フィルタ６、７の入力インピーダンスをＺinとした時、
Ｚ_in＝（Ｒ₁・Ｒ₂）／（Ｒ₁＋Ｒ₂）かつ、Ｒ₁：Ｒ₂＝１：ｋ×ｎ
となるように設定することで、ベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償できる。
また、順方向電圧４ｋ（５ｋ）とベース・エミッタ間電圧４ｂ（５ｂ）の温度特性の異なる場合は、トランジスタのベース・エミッタ間の電圧値と温度補償回路の電圧値は異なっており、さらに、第１の調整用抵抗の抵抗値をＲ₁、第２の調整用抵抗の抵抗値をＲ₂とした場合
ベース・エミッタ間電圧値：温度補償回路の電圧値＝Ｒ₁：Ｒ₂
であるようにした。
【００２０】
このように、温度補償用ダイオード４ｊ（５ｊ）の段数を変更することでトランジスタ４ａ（５ａ）の動作点をより最適に設定出来るとともに、ベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償でき、ベースバンド信号のＤＣレベルの温度変動を抑え、キャリアリークを抑制することが出来る。
【００２１】
実施の形態２．
実施の形態１では、温度補償回路でダイオードを用いたが、トランジスタを用いることも可能である。
図２は、本発明による変調回路の実施の形態２を示すブロック図である。なお、図２では、図１と同一の構成及び相当する構成には同一の符号を付している。
図２中、４ｍ（５ｍ）は温度補償用トランジスタ、４ｎ（５ｎ）は温度補償用トランジスタのベース・エミッタ間電圧(Vbe2)、４ｏ（５ｏ）はオフセット回路電源電圧(V3)、４ｐ（５ｐ）は温度補償用トランジスタを有する温度補償回路である。
【００２２】
ここでは、実施の形態１の場合と同様、キャリアリークを防止するため第１の調整用抵抗４ｃ（５ｃ）、第２の調整用抵抗４ｄ（５ｄ）、及びＤＣオフセット基準電圧４ｌ（５ｌ）によりベースバンド信号３ｃ、３ｄにおけるＤＣレベルの調整を行なう。ＤＣオフセット基準電圧４ｌ（５ｌ）はオフセット回路電源電圧４ｐと分離されているため、電源電圧変動の影響を受けない。また、オフセット回路電源電圧４ｏ（５ｏ）の変動に対しても、ベースバンド信号３ｃ、３ｄのＤＣレベルが変動しにくい。トランジスタ４ｍ（５ｍ）は上記トランジスタ４ａ（５ａ）におけるベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償するためのものであり、仮にベース・エミッタ間電圧４ｂ（５ｂ）と４ｎ（５ｎ）の温度特性が同じ場合、第１の調整用抵抗４ｃ（５ｃ）の抵抗値をＲ₁、第２の調整用抵抗４ｄ（５ｄ）の抵抗値をＲ₂、フィルタ６、７の入力インピーダンスをＺinとした時
Ｚ_in＝（Ｒ₁・Ｒ₂）／（Ｒ₁＋Ｒ₂）かつ、Ｒ₁：Ｒ₂＝１：１
となるように設定することで、上記ベース・エミッタ間電圧４ｂ（５ｂ）と４ｎ（５ｎ）のバランスをとることが出来、ベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償出来る。また、ベース・エミッタ間電圧４ｂ（５ｂ）と４ｎ（５ｎ）の温度特性の傾きが異なる場合も、温度係数の極性（正・負）が同じあれば、Ｒ₁とＲ₂の比率を調整することで適切な温度補償を行なうことが出来る。
この結果、ベースバンド信号３ｃ、３ｄにおけるＤＣレベルの温度変動に対して補償を行なうことが出来る様になり、結果として直交変調器８に入力される帯域制限されたＩ信号３ｅ、帯域制限されたＱ信号３ｆにおける温度変動によるＤＣレベルの変化を抑制することが出来、結果としてキャリアリークを防止することが出来る。
【００２３】
実施の形態３．
実施の形態１では、補償用回路としてダイオードのみを用い、実施の形態２では、補償用回路としてトランジスタのみ用いたが、ダイオードとトランジスタを組み合わせて補償用回路を構成してもよい。
図３は本発明による変調回路の実施の形態３を示すブロック図である。
なお、図３中、図１と同一の構成及び相当する構成には同一の符号を付す。
図３中、４ｋ（５ｋ）は温度補償用ダイオード、４ｆ（５ｆ）はダイオードの順方向電圧(Vf)、４ｈ（４ｈ）は温度補償用トランジスタ、４ｊ（５ｊ）は温度補償用トランジスタのベース・エミッタ間電圧(Ｖbe2)、４ｑ（５ｑ）はＤＣオフセット基準電圧(V2a)、４ｒ（５ｒ）は温度補償用ダイオード４ｋ（５ｋ）と温度補償用トランジスタ４ｈ（５ｈ）を有する温度補償回路である。
【００２４】
ここではキャリアリークを防止するため第１の調整用抵抗４ｃ（５ｃ）、第２の調整用抵抗４ｄ（５ｄ）、及びＤＣオフセット基準電圧４ｋ（４ｋ）によりベースバンド信号３ｃ、３ｄにおけるＤＣレベルの調整を行なう。
ＤＣオフセット基準電圧４ｋ（５ｋ）はオフセット回路電源電圧４ｐ（５ｐ）と分離されているため、電源電圧変動の影響を受けない。また、オフセット回路電源電圧４ｐ（５ｐ）の変動に対しても、ベースバンド信号３ｃ、３ｄのＤＣレベルが変動しにくい点は実施の形態２と同様である。ダイオード４ｊ（５ｊ）及びトランジスタ４ｍ（５ｍ）は上記トランジスタ４ａ（５ａ）におけるベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償するためのものである。仮に順方向電圧４ｋ（５ｋ）とベース・エミッタ間電圧４ｂ（５ｂ）及び４ｎ（５ｎ）の温度特性が同じ場合、第１の調整用抵抗４ｃ（５ｃ）の抵抗値をＲ₁、第２の調整用抵抗４ｄ（５ｄ）の抵抗値をＲ₂、フィルタ６、７の入力インピーダンスをＺinとした時、
Ｚ_in＝（Ｒ₁・Ｒ₂）／（Ｒ₁＋Ｒ₂）かつ、Ｒ₁：Ｒ₂＝１：２
となるように設定することで、上記ベース・エミッタ間電圧４ｂ（５ｂ）と４ｎ（５ｎ）、及び上記順方向電圧４ｋ（５ｋ）のバランスをとることが出来、ベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償出来る。また、順方向電圧４ｋ（５ｋ）とベース・エミッタ間電圧４ｂ（５ｂ）、４ｎ（５ｎ）の温度特性が異なる場合も、温度係数の極性（正・負）がそれぞれ同じあれば、Ｒ₁とＲ₂の比率を調整することで適切な温度補償を行なうことが出来る。また、上記はダイオードの段数が１段の場合を示したが、ダイオードの段数を複数に増やすことも可能である。これによりトランジスタ４ａ（５ａ）の動作点の選択範囲を広げられ、動作点をより最適に設定することが出来る。ダイオードがシリーズにｎ段接続される場合、順方向電圧４ｋ（５ｋ）とベース・エミッタ間電圧４ｂ（５ｂ）、４ｎ（５ｎ）の温度特性が同じであれば、第１の調整用抵抗４ｃ（５ｃ）をＲ₁、第２の調整用抵抗４ｄ（５ｄ）の抵抗値をＲ₂、フィルタ６、７の入力インピーダンスをＺinとした場合、
Ｚ_in＝（Ｒ₁・Ｒ₂）／（Ｒ₁＋Ｒ₂）かつ、Ｒ₁：Ｒ₂＝１：（ｎ＋１）
となるように設定することで、ベース・エミッタ間電圧４ｂの温度変動を補償出来る。
【００２５】
実施の形態４．
実施の形態３では、温度補償回路をダイオードとトランジスタで構成したが、ＦＥＴとダイオードとで構成するようにしても良い。
図４は本発明による変調回路の実施の形態４を示すブロック図である。、なお、図４中、図３と同一の構成及び相当する構成には同一の符号を付す。
図４において、４ｌ（５ｌ）は温度補償用ダイオード、４ｍ（５ｍ）はダイオードの順方向電圧(Vf)、４ｓ（５ｓ）はＦＥＴ、４ｔ（５ｔ）はＦＥＴのゲート・ソース間電圧(Vgs)、４ｕ（５ｕ）はＤＣオフセット基準電圧(V2b)、４ｖ（５ｖ）は温度補償用ダイオード４ｌ（５ｌ）とＦＥＴ４ｓ（５ｓ）を有する温度補償用回路である。
【００２６】
実施の形態３の場合と同様、キャリアリークを防止するため第１の調整用抵抗４ｃ（５ｃ）、第２の調整用抵抗４ｄ（５ｄ）、及びＤＣオフセット基準電圧４ｃ（５ｃ）によりベースバンド信号３ｃ、３ｄにおけるＤＣレベルの調整を行なう。ＤＣオフセット基準電圧４ｃ（５ｃ）はオフセット回路電源電圧４ｐ（５ｐ）と分離されているため、電源電圧変動の影響を受けない。また、オフセット回路電源電圧４ｐ（５ｐ）の変動に対して、ベースバンド信号３ｃ、３ｄのＤＣレベルが変動しにくい点も実施の形態３と同様である。これに加えて、ここでは次のような特徴がある。通常、ベースバンド信号が正の場合と負の場合ではＤＣオフセット回路を流れる負電流値が異なるため、実施の形態３の場合、トランジスタ４ｍ（５ｍ）のベースにおける入力インピーダンスがベースバンド信号レベルに応じて変化し、ＤＣオフセット基準電圧４ｃ（５ｃ）がベースバンド信号レベルに合わせて変動しやすくなる問題がある。この点、ここではＦＥＴ４ｓ（５ｓ）を使用しているため、上記のようなベースバンド信号レベルによる負荷電流値変化に対してもゲートの入力インピーダンスが変化せず、ＤＣオフセット基準電圧４ｃ（５ｃ）がベースバンド信号レベルに応じて変動しないため、Ｉ信号３ｃ、Ｑ信号３ｄのＤＣレベル変換においてＤＣレベル変動のない安定した動作が得られる。ダイオード４ｊ（５ｊ）は上記トランジスタ４ａ（５ａ）におけるベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償するためのものである。ＦＥＴのゲート・ソース間電圧は、原理的に温度特性が極めて小さく無視出来るので、ここではダイオード４ｊ（５ｊ）による温度補償効果だけを考慮すれば良い。従って、
Ｚ_in＝（Ｒ₁・Ｒ₂）／（Ｒ₁＋Ｒ₂）かつ、Ｒ₁：Ｒ₂＝１：１
となるように設定することで、上記ベース・エミッタ間電圧４ｂ（５ｂ）とダイオードの順方向電圧４ｋ（５ｋ）のバランスをとることが出来、ベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償出来る。また、順方向電圧４ｋ（５ｋ）とベース・エミッタ間電圧４ｂ（５ｂ）の温度特性が異なる場合も、温度係数の極性（正・負）がそれぞれ同じあれば、Ｒ₁とＲ₂の比率を調整することで適切な温度補償を行なうことが出来る。なお、ここではダイオードの段数が１段の場合を示したが、ダイオードの段数を複数に増やすことも可能である。これによりトランジスタ４ａの動作点の選択範囲を広げられ、動作点をより最適に設定することが出来る。ダイオードがシリーズにｎ段接続される場合、順方向電圧４ｋ（５ｋ）とベース・エミッタ間電圧４ｂ（５ｂ）の温度特性が同じであれば、第１の調整用抵抗４ｃ（５ｃ）の抵抗値をＲ₁、第２の調整用抵抗４ｄ（５ｄ）の抵抗値をＲ₂、フィルタ６、７の入力インピーダンスをＺinとした場合、
Ｚ_in＝（Ｒ₁・Ｒ₂）／（Ｒ₁＋Ｒ₂）かつ、Ｒ₁：Ｒ₂＝１：ｎ
となるように設定することで、ベース・エミッタ間電圧４ｂ（５ｂ）の温度変動を補償出来る。
この結果、ベースバンド信号３ｃ、３ｄにおけるＤＣレベルの温度変動に対して補償を行なうことが出来る様になり、結果として直交変調器８に入力される帯域制限されたＩ信号３ｅ、帯域制限されたＱ信号３ｆにおける温度変動によるＤＣレベルの変化を抑制することが出来、結果としてキャリアリークを防止することが出来る。
【００２７】
図５は本発明による変調回路の実施の形態１と従来の例について、キャリアリークと温度の関係の例を示すグラフである。なお実施の形態２，３，及び４についても上記実施の形態１と同様なグラフで表されるため、説明を省略する。本発明による変調回路は、温度補償回路の作用により従来に比べ温度変動に対してキャリアリーク量の変化が少ないことを示している。
【００２８】
【発明の効果】
以上のようにこの発明によれば、温度補償回路により、トランジスタのベース・エミッタ間の温度変動を補償するので、Ｉ信号、Ｑ信号のＤＣレベルの温度変動を抑えることができて伝送特性の劣化を防止できる。
【図面の簡単な説明】
【図１】本発明による変調回路の実施の形態１を示すブロック図である。
【図２】本発明による変調回路の実施の形態２を示すブロック図である。
【図３】本発明による変調回路の実施の形態３を示すブロック図である。
【図４】本発明による変調回路の実施の形態４を示すブロック図である。
【図５】キャリアリークと温度の関係を示すグラフである。
【図６】従来の変調回路を示すブロック図である。
【図７】ベースバンド信号（Ｉ又はＱ）レベルを示すグラフである。
【図８】ＱＰＳＫ変調方式における位相遷移状態を示すベクトル図である。
【図９】ＤＣオフセットがある場合のＩ信号レベルを示すグラフである。
【図１０】Ｉ信号にＤＣオフセットがある場合の位相遷移状態を示すベクトル図である。
【図１１】従来の別の変調回路を示すブロック図である。
【符号の説明】
１送信データ
２ベースバンド信号発生器
３ベースバンド信号
３ａＩ信号
３ｂＱ信号
３ｃＤＣレベル変換されたＩ信号
３ｄＤＣレベル変換されたＱ信号
３ｅ帯域制限されたＩ信号
３ｆ帯域制限されたＱ信号
４Ｉ信号用インピーダンス変換回路
４ａトランジスタ
４ｂベース・エミッタ間電圧（Vbe1）
４ｃ、４ｄ調整用抵抗
４ｅＤＣオフセット基準電圧
４ｆ、４ｇ調整用抵抗
４ｈサーミスタ
４ｉ温度補償回路
４ｊ温度補償用ダイオード
４ｋダイオードの順方向電圧（Vf）
４ｌＤＣオフセット基準電圧(V2)
４ｍ温度補償用トランジスタ
４ｎ温度補償用トランジスタのベース・エミッタ間電圧（Vbe2）
４ｐ温度補償回路
４ｑオフセット回路電源電圧(V3)
４ｒ温度補償回路
４ｒＤＣオフセット基準電圧(V2ａ)
４ｓＦＥＴ
４ｔＦＥＴのゲート・ソース間電圧(Vgs)
４ｕＤＣオフセット基準電圧(V2ｂ)
４ｖ温度補償回路
５Ｑ信号用インピーダンス変換回路
５ａトランジスタ
５ｂベース・エミッタ間電圧（Vbe1）
５ｃ、５ｄ調整用抵抗
５ｅＤＣオフセット基準電圧
５ｆ、５ｇ調整用抵抗
５ｈサーミスタ
５ｉ温度補償回路
５ｊ温度補償用ダイオード
５ｋダイオードの順方向電圧（Vf）
５ｌＤＣオフセット基準電圧(V2)
５ｍ温度補償用トランジスタ
５ｎ温度補償用トランジスタのベース・エミッタ間電圧（Vbe2）
５ｏオフセット回路電源電圧(V3)
５ｐ温度補償回路
５ｑＤＣオフセット基準電圧(V2ａ)
５ｒ温度補償回路
５ｓＦＥＴ
５ｔＦＥＴのゲート・ソース間電圧(Vgs)
５ｕＤＣオフセット基準電圧(V2ｂ)
５ｖ温度補償回路
６Ｉ信号用フィルタ
７Ｑ信号用フィルタ
８局部発振器
８ａ搬送波
９直交変調器
１０変調波[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a modulation circuit.
[0002]
[Prior art]
FIG. 6 is a block diagram showing a conventional modulation circuit. In FIG. 6, 1 is transmission data, 2 is a baseband signal generator, 3a is an I signal that is an in-phase component of the baseband signal generated by the baseband signal generator 2, and 3b is a Q signal that is a quadrature component of the baseband signal. 3c is a DC level converted I signal, 3d is a DC level converted Q signal, 3e is a band limited I signal, 3f is a band limited Q signal, and 4 is an I signal impedance conversion circuit using an emitter follower. 5 is an impedance conversion circuit for a Q signal by an emitter follower, 6 is a baseband pass filter for I signal, 7 is a baseband pass filter for Q signal, 8 is a local oscillator, 8a is a carrier wave, 9 is a quadrature modulator Reference numeral 10 denotes a modulated wave.
[0003]
The I signal impedance conversion circuit 4 includes adjustment resistors 4c and 4d. Note that 4b is a base-emitter voltage of the transistor, and 4e is a DC offset reference voltage.
Further, the Q signal impedance conversion circuit has the same configuration.
[0004]
Next, the operation of the conventional modulation circuit will be described.
The transmission data 1 is converted into an I signal 3 a and a Q signal 3 b by the baseband signal generator 2, then DC level converted and impedance converted by the I signal impedance conversion circuit 4, and input impedance of the I signal bandpass filter 6. Then, the band is limited by the I signal band pass filter 6 and input to the quadrature modulator 9.
The Q signal is also subjected to the same processing by the Q signal impedance conversion circuit 5 and the Q signal band pass filter 7 and input to the quadrature modulator 9.
A carrier wave 8 a is input from the local oscillator 8 to the quadrature modulator 9, and modulated by the I signal and Q signal to generate a modulated wave 10.
By the way, in general, in a modulation circuit, when a DC offset occurs in a baseband signal input to a quadrature modulator, a carrier leak occurs, and this needs to be prevented.
[0005]
The relationship between the DC offset and the carrier leak will be described with reference to FIGS. Here, as an example, a case of a QPSK (Quadrature Phase Shift Keying) modulation method is shown.
FIG. 7 shows the level of the baseband signal of the I signal 3c or Q signal 3d before the band is limited.
FIG. 8 shows the phase transition state at this time as a vector. Here, it can be seen that the symmetry is good and the I signal and the Q signal are balanced.
[0006]
On the other hand, FIG. 9 shows a case where the DC offset a occurs only in the I signal level as an example.
Here, in order to simplify the explanation, it is assumed that the DC signal has no DC offset.
The phase transition state at this time is as shown in FIG. Here, it can be seen that the phase transition is shifted in direct current by the amount of the DC offset a. Therefore, an unmodulated component of the carrier wave 7a is generated by this deviation, and the unmodulated component leaks into the modulated wave 10 (= carrier leak).
[0007]
The above relationship is the same when a DC offset occurs in the Q signal level. Further, when DC offsets are generated in both the I signal and the Q signal, the phase transition is shifted by the vector composition of each DC offset, and carrier leakage occurs on the same principle as described above. Although the QPSK modulation method has been described here, the relationship between the DC offset of the baseband signal and the carrier leak can also be described for other digital modulation methods based on the same concept as described above.
[0008]
[Problems to be solved by the invention]
In the modulation circuit of FIG. 6, in order to prevent a DC offset from occurring in the baseband signal, the DC levels of the baseband signals 3c and 3d are adjusted by the adjusting resistors 4c, 5c, 4d and 5d and the DC offset reference voltages 4e and 5e. Adjustments are made so that carrier leakage is minimized.
However, since the temperature variation of the base-emitter voltages 4b and 5b cannot be compensated by an appropriate method, as a result, temperature variation occurs in the DC level of the band-limited I signal 3e and the band-limited Q signal 3f. There was a problem that occurred.
[0009]
FIG. 11 shows another example of a conventional modulation circuit in which thermistors 4h and 5h are intended to compensate for temperature fluctuations in the base-emitter voltages 4b and 5b.
However, in this modulation circuit, the values of the adjustment resistors 4f, 4g, 5f, and 5g need to be matched with the input impedance of the filters 6 and 7, so that the adjustment range is limited. Therefore, the base-emitter voltages 4b and 5b are limited. It is difficult to match the temperature change characteristics of the thermistors 4h and 5h with the temperature change characteristics of the resistance values of the thermistors 4h and 5h, and the DC level temperature fluctuation cannot be compensated for a wide temperature range, and the band-limited I signal 3e is band-limited. There was a problem that temperature fluctuation occurred in the DC level of the Q signal 3f.
[0010]
As described above, in the conventional modulation circuit, there is no appropriate method for compensating for the temperature variation of the base-emitter voltage with respect to the impedance conversion circuit constituted by the emitter follower. As a result, temperature fluctuation occurs, carrier leakage increases, and transmission characteristics deteriorate.
[0011]
The present invention has been made to solve the above-described problems, and compensates for the DC level fluctuation of the I signal and the Q signal due to the temperature, thereby suppressing the temperature fluctuation of the DC level of the I signal and the Q signal. An object of the present invention is to provide a modulation circuit that suppresses an increase in leakage and prevents deterioration of transmission characteristics.
[0012]
[Means for Solving the Problems]
In the modulation circuit according to the present invention, a baseband signal generator having an input terminal for inputting transmission data, an I signal output terminal for outputting an I signal and a Q signal, and a Q signal output terminal, and an I signal output terminal or a Q signal output An impedance conversion circuit connected to the end for impedance conversion; a filter connected to the impedance conversion circuit; and an orthogonal converter connected to the filter for modulating the carrier wave oscillated from the transmitter. Has a base connected to the Q signal output terminal or the I signal output terminal, a first adjustment resistor connected to the emitter of the transistor, and a first adjustment resistor connected in parallel with the filter. A second adjusting resistor and a voltage depending on a temperature between a base and an emitter of the transistor connected to the second adjusting resistor. And to have a temperature compensation circuit for compensating the dynamic.
[0013]
The temperature compensation circuit has at least one diode.
The temperature compensation circuit has a transistor.
The temperature compensation circuit has an FET.
[0014]
The voltage value between the base and emitter of the transistor is the same as the voltage value of the temperature compensation circuit, and the resistance value of the first adjustment resistor is set to R₁, The resistance value of the second adjustment resistor is R₂Filter impedance Z_inIf
Z_in= (R₁・ R₂) / (R₁+ R₂) And R₁: R₂= 1: (n + m)
n: Number of diodes
m: Number of transistors (m = 0 when using FET)
It was made to be.
[0015]
Further, the voltage value between the base and emitter of the transistor is different from the voltage value of the temperature compensation circuit, and the resistance value of the first adjustment resistor is set to R₁, The resistance value of the second adjustment resistor is R₂If
Base-emitter voltage value: Voltage value of temperature compensation circuit = R₁: R₂
It was made to be.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a first embodiment of a modulation circuit according to the present invention.
In the figure, 1 is transmission data, 2 is a baseband signal generator, 3a is an I signal which is an in-phase component of the baseband signal, 3b is a Q signal which is a quadrature component of the baseband signal, and 3c is an I signal whose DC level has been converted. 3d is a DC signal subjected to DC level conversion, 3e is a band-limited I signal, 3f is a band-limited Q signal, 4 is an impedance conversion circuit for an I signal by an emitter follower, and 5 is an impedance for a Q signal by an emitter follower. A conversion circuit, 6 is an I signal baseband pass filter, 7 is a Q signal baseband pass filter, 8 is a local oscillator, 8a is a carrier wave, 9 is a quadrature converter, and 10 is a modulated wave. The impedance conversion circuit 4 includes a temperature compensation circuit 4i having a transistor 4a, a first adjustment resistor 4c, a second adjustment resistor 4d, and a diode 4j. Note that 4b is a base-emitter voltage (Vbe1) of the transistor, 4k is a forward voltage (Vf) of the diode 4j, and 4l is a DC offset reference voltage (V2).
Further, the Q signal impedance conversion circuit 5 has the same configuration as the I signal impedance conversion circuit 4. In the following description, when the configuration / voltage of the impedance conversion circuit 4 and the configuration / voltage of the impedance conversion circuit 5 corresponding to the configuration / voltage are shown to be similar, It shall be described in.
[0017]
Next, the operation of the present modulation circuit will be described. The transmission data 1 is converted into an I signal and a Q signal by a baseband signal generator, then DC level converted and impedance converted by an impedance conversion circuit 4 and matched with the input impedance of the filter 6. The signal is input to the quadrature modulator 9 after being limited.
The Q signal is also processed in the Q signal impedance conversion circuit 5 and the Q signal baseband pass filter 7 and input to the quadrature modulator 9.
A carrier wave 8 a is input from the local oscillator 8 to the quadrature modulator 9, and modulated by the I signal and Q signal to generate a modulated wave 10.
[0018]
Also, the DC level of the baseband signals 3c and 3d is adjusted by the first adjustment resistor 4c (5c), the second adjustment resistor 4d (5d), and the DC offset reference voltage 4l (5l), so that carrier leakage occurs. It has been adjusted to the minimum.
Further, the diode 4j (5j) compensates for the temperature variation of the base-emitter voltage 4b (5b) in the transistor 4a (5a). If the temperature characteristics of the forward voltage 4k (5k) and the base-emitter voltage 4b (5b) are the same, the resistance value of the first adjustment resistor 4c (5c) is set to R.₁The resistance value of the second adjustment resistor 4d (5d) is R₂When the input impedance of the filters 6 and 7 is Zin,
Z_in= (R₁・ R₂) / (R₁+ R₂) And R₁: R₂= 1: 1
This is possible by setting so that As a result, the base-emitter voltage 4b (5b) and the forward voltage 4k (5k) can be balanced, and the temperature variation of the base-emitter voltage 4b (5b) can be compensated.
[0019]
When the temperature characteristics of the forward voltage 4k (5k) and the base-emitter voltage 4b (5b) are different, the ratio (k) of the temperature coefficient is
Base-emitter voltage 4b (5b): forward voltage 4k (5k)
= 1: If k (k> 0), R₁: R₂= 1: k
R to be₁And R₂By adjusting the ratio, it is possible to perform appropriate temperature compensation.
As a result, it becomes possible to compensate for the DC level temperature fluctuation in the baseband signals 3c and 3d, and the band-band limited I signal 3e input to the orthogonal modulator 8 is band-band limited. Changes in the DC level due to temperature fluctuations in the Q signal 3f can be suppressed, and as a result, occurrence of carrier leak can be prevented.
Although the case where the number of diode stages is one is shown here, the number of diode stages can be increased to a plurality.
Thereby, the selection range of the operating point of the transistor 4a (5a) can be expanded, and the operating point can be set more optimally. When diodes are connected in n stages in series, if the temperature characteristics of the forward voltage 4k (5k) and the base-emitter voltage 4b (5b) are the same, the resistance value of the first adjustment resistor 4c (5c) R₁The resistance value R of the second adjustment resistor 4d (5d)₂When the input impedance of the filters 6 and 7 is Zin,
Z_in= (R₁・ R₂) / (R₁+ R₂) And R₁: R₂= 1: k × n
By setting so as to be, it is possible to compensate for the temperature fluctuation of the base-emitter voltage 4b (5b).
When the temperature characteristics of the forward voltage 4k (5k) and the base-emitter voltage 4b (5b) are different, the voltage value between the base and emitter of the transistor and the voltage value of the temperature compensation circuit are different. The resistance value of the first adjusting resistor is R₁, The resistance value of the second adjustment resistor is R₂If
Base-emitter voltage value: Voltage value of temperature compensation circuit = R₁: R₂
It was made to be.
[0020]
Thus, by changing the number of stages of the temperature compensation diode 4j (5j), the operating point of the transistor 4a (5a) can be set more optimally, and the temperature fluctuation of the base-emitter voltage 4b (5b) can be compensated. The temperature fluctuation of the DC level of the baseband signal can be suppressed and carrier leakage can be suppressed.
[0021]
Embodiment 2. FIG.
In the first embodiment, a diode is used in the temperature compensation circuit, but a transistor can also be used.
FIG. 2 is a block diagram showing a second embodiment of the modulation circuit according to the present invention. In FIG. 2, the same components as those in FIG. 1 and corresponding components are denoted by the same reference numerals.
In FIG. 2, 4m (5m) is a temperature compensation transistor, 4n (5n) is a base-emitter voltage (Vbe2) of the temperature compensation transistor, 4o (5o) is an offset circuit power supply voltage (V3), 4p (5p). Is a temperature compensation circuit having a temperature compensation transistor.
[0022]
Here, as in the case of the first embodiment, in order to prevent carrier leakage, the first adjustment resistor 4c (5c), the second adjustment resistor 4d (5d), and the DC offset reference voltage 4l (5l) are used. The DC level of the baseband signals 3c and 3d is adjusted. Since the DC offset reference voltage 4l (5l) is separated from the offset circuit power supply voltage 4p, it is not affected by fluctuations in the power supply voltage. In addition, the DC level of the baseband signals 3c and 3d is unlikely to fluctuate even when the offset circuit power supply voltage 4o (5o) varies. The transistor 4m (5m) is for compensating for the temperature variation of the base-emitter voltage 4b (5b) in the transistor 4a (5a), and it is assumed that the base-emitter voltages 4b (5b) and 4n (5n) When the temperature characteristics are the same, the resistance value of the first adjustment resistor 4c (5c) is R₁The resistance value of the second adjustment resistor 4d (5d) is R₂When the input impedance of filters 6 and 7 is Zin
Z_in= (R₁・ R₂) / (R₁+ R₂) And R₁: R₂= 1: 1
Therefore, the base-emitter voltage 4b (5b) and 4n (5n) can be balanced, and the temperature variation of the base-emitter voltage 4b (5b) can be compensated. Further, even when the slopes of the temperature characteristics of the base-emitter voltages 4b (5b) and 4n (5n) are different, if the polarities (positive / negative) of the temperature coefficient are the same, R₁And R₂By adjusting the ratio, it is possible to perform appropriate temperature compensation.
As a result, it becomes possible to compensate for temperature fluctuation of the DC level in the baseband signals 3c and 3d. As a result, the band-limited I signal 3e input to the quadrature modulator 8 is band-limited. Changes in the DC level due to temperature fluctuations in the Q signal 3f can be suppressed, and as a result, carrier leakage can be prevented.
[0023]
Embodiment 3 FIG.
In the first embodiment, only the diode is used as the compensation circuit, and in the second embodiment, only the transistor is used as the compensation circuit. However, the compensation circuit may be configured by combining the diode and the transistor.
FIG. 3 is a block diagram showing a third embodiment of the modulation circuit according to the present invention.
In FIG. 3, the same components as those in FIG.
In FIG. 3, 4k (5k) is a temperature compensation diode, 4f (5f) is a diode forward voltage (Vf), 4h (4h) is a temperature compensation transistor, 4j (5j) is a base of the temperature compensation transistor. The voltage between emitters (Vbe2), 4q (5q) is a DC offset reference voltage (V2a), and 4r (5r) is a temperature compensation circuit having a temperature compensation diode 4k (5k) and a temperature compensation transistor 4h (5h).
[0024]
Here, in order to prevent carrier leakage, the DC level of the baseband signals 3c and 3d is reduced by the first adjustment resistor 4c (5c), the second adjustment resistor 4d (5d), and the DC offset reference voltage 4k (4k). Make adjustments.
Since the DC offset reference voltage 4k (5k) is separated from the offset circuit power supply voltage 4p (5p), it is not affected by the power supply voltage fluctuation. In addition, the DC level of the baseband signals 3c and 3d is less likely to fluctuate even when the offset circuit power supply voltage 4p (5p) fluctuates, as in the second embodiment. The diode 4j (5j) and the transistor 4m (5m) are for compensating for the temperature variation of the base-emitter voltage 4b (5b) in the transistor 4a (5a). If the temperature characteristics of the forward voltage 4k (5k) and the base-emitter voltages 4b (5b) and 4n (5n) are the same, the resistance value of the first adjustment resistor 4c (5c) is R₁The resistance value of the second adjustment resistor 4d (5d) is R₂When the input impedance of the filters 6 and 7 is Zin,
Z_in= (R₁・ R₂) / (R₁+ R₂) And R₁: R₂= 1: 2
The base-emitter voltages 4b (5b) and 4n (5n) and the forward voltage 4k (5k) can be balanced, and the base-emitter voltage 4b (5b) ) Temperature fluctuations can be compensated. In addition, even when the temperature characteristics of the forward voltage 4k (5k) and the base-emitter voltages 4b (5b) and 4n (5n) are different, if the polarities (positive and negative) of the temperature coefficient are the same, R₁And R₂By adjusting the ratio, it is possible to perform appropriate temperature compensation. Further, the above shows the case where the number of diode stages is one, but the number of diode stages can be increased to a plurality. Thereby, the selection range of the operating point of the transistor 4a (5a) can be expanded, and the operating point can be set more optimally. When the diodes are connected in n stages in series, if the forward voltage 4k (5k) and the base-emitter voltages 4b (5b) and 4n (5n) have the same temperature characteristics, the first adjustment resistor 4c ( 5c) R₁The resistance value of the second adjustment resistor 4d (5d) is R₂When the input impedance of the filters 6 and 7 is Zin,
Z_in= (R₁・ R₂) / (R₁+ R₂) And R₁: R₂= 1: (n + 1)
By setting so as to be, it is possible to compensate for the temperature variation of the base-emitter voltage 4b.
[0025]
Embodiment 4 FIG.
In the third embodiment, the temperature compensation circuit is configured by a diode and a transistor, but may be configured by an FET and a diode.
FIG. 4 is a block diagram showing a fourth embodiment of the modulation circuit according to the present invention. In FIG. 4, the same components as those in FIG. 3 and the corresponding components are denoted by the same reference numerals.
4, 4l (5l) is a diode for temperature compensation, 4m (5m) is a forward voltage (Vf) of the diode, 4s (5s) is an FET, 4t (5t) is a gate-source voltage (Vgs) of the FET. 4u (5u) is a DC offset reference voltage (V2b) and 4v (5v) is a temperature compensation circuit having a temperature compensation diode 4l (5l) and an FET 4s (5s).
[0026]
As in the third embodiment, a baseband signal is generated by the first adjustment resistor 4c (5c), the second adjustment resistor 4d (5d), and the DC offset reference voltage 4c (5c) in order to prevent carrier leakage. The DC level is adjusted in 3c and 3d. Since the DC offset reference voltage 4c (5c) is separated from the offset circuit power supply voltage 4p (5p), it is not affected by fluctuations in the power supply voltage. Further, the third embodiment is the same as the third embodiment in that the DC level of the baseband signals 3c and 3d is less likely to fluctuate with respect to the fluctuation of the offset circuit power supply voltage 4p (5p). In addition to this, here are the following features. Normally, the negative current value flowing through the DC offset circuit is different between a positive baseband signal and a negative baseband signal. Therefore, in the third embodiment, the input impedance at the base of the transistor 4m (5m) depends on the baseband signal level. The DC offset reference voltage 4c (5c) is likely to fluctuate according to the baseband signal level. In this regard, since the FET 4s (5s) is used here, the input impedance of the gate does not change even when the load current value changes due to the baseband signal level as described above, and the DC offset reference voltage 4c (5c). Does not fluctuate in accordance with the baseband signal level, so that stable operation without fluctuation of the DC level can be obtained in the DC level conversion of the I signal 3c and the Q signal 3d. The diode 4j (5j) is for compensating for the temperature variation of the base-emitter voltage 4b (5b) in the transistor 4a (5a). Since the FET gate-source voltage has a very small temperature characteristic in principle and can be ignored, only the temperature compensation effect by the diode 4j (5j) needs to be considered here. Therefore,
Z_in= (R₁・ R₂) / (R₁+ R₂) And R₁: R₂= 1: 1
The base-emitter voltage 4b (5b) and the diode forward voltage 4k (5k) can be balanced, and the temperature fluctuation of the base-emitter voltage 4b (5b) Can compensate. Further, even when the temperature characteristics of the forward voltage 4k (5k) and the base-emitter voltage 4b (5b) are different, if the polarities (positive and negative) of the temperature coefficient are the same, R₁And R₂By adjusting the ratio, it is possible to perform appropriate temperature compensation. Although the case where the number of diode stages is one is shown here, the number of diode stages can be increased to a plurality. Thereby, the selection range of the operating point of the transistor 4a can be expanded, and the operating point can be set more optimally. When diodes are connected in n stages in series, if the temperature characteristics of the forward voltage 4k (5k) and the base-emitter voltage 4b (5b) are the same, the resistance value of the first adjustment resistor 4c (5c) R₁The resistance value of the second adjustment resistor 4d (5d) is R₂When the input impedance of the filters 6 and 7 is Zin,
Z_in= (R₁・ R₂) / (R₁+ R₂) And R₁: R₂= 1: n
By setting so as to be, it is possible to compensate for the temperature fluctuation of the base-emitter voltage 4b (5b).
As a result, it becomes possible to compensate for temperature fluctuation of the DC level in the baseband signals 3c and 3d. As a result, the band-limited I signal 3e input to the quadrature modulator 8 is band-limited. Changes in the DC level due to temperature fluctuations in the Q signal 3f can be suppressed, and as a result, carrier leakage can be prevented.
[0027]
FIG. 5 is a graph showing an example of the relationship between carrier leak and temperature for the first embodiment of the modulation circuit according to the present invention and the conventional example. Since the second, third, and fourth embodiments are also represented by the same graph as that of the first embodiment, description thereof is omitted. The modulation circuit according to the present invention shows that the change in the amount of carrier leak is less with respect to the temperature variation than in the prior art due to the action of the temperature compensation circuit.
[0028]
【The invention's effect】
As described above, according to the present invention, the temperature compensation circuit compensates for the temperature fluctuation between the base and the emitter of the transistor, so that the temperature fluctuation of the DC level of the I signal and the Q signal can be suppressed and the transmission characteristics are deteriorated. Can be prevented.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of a modulation circuit according to the present invention.
FIG. 2 is a block diagram showing a second embodiment of a modulation circuit according to the present invention.
FIG. 3 is a block diagram showing a third embodiment of a modulation circuit according to the present invention.
FIG. 4 is a block diagram showing a fourth embodiment of the modulation circuit according to the present invention.
FIG. 5 is a graph showing the relationship between carrier leak and temperature.
FIG. 6 is a block diagram showing a conventional modulation circuit.
FIG. 7 is a graph showing a baseband signal (I or Q) level.
FIG. 8 is a vector diagram showing a phase transition state in the QPSK modulation method.
FIG. 9 is a graph showing an I signal level when there is a DC offset.
FIG. 10 is a vector diagram showing a phase transition state when the I signal has a DC offset.
FIG. 11 is a block diagram showing another conventional modulation circuit.
[Explanation of symbols]
1 Transmission data
2 Baseband signal generator
3 Baseband signal
3a I signal
3b Q signal
3c DC level converted I signal
3d DC level converted Q signal
3e Bandlimited I signal
3f Band-limited Q signal
4 Impedance conversion circuit for I signal
4a transistor
4b Base-emitter voltage (Vbe1)
4c, 4d Adjustment resistor
4e DC offset reference voltage
4f, 4g Adjustment resistor
4h thermistor
4i Temperature compensation circuit
4j Temperature compensation diode
4k diode forward voltage (Vf)
4l DC offset reference voltage (V2)
4m Temperature compensation transistor
4n Base-emitter voltage of temperature compensation transistor (Vbe2)
4p temperature compensation circuit
4q offset circuit power supply voltage (V3)
4r temperature compensation circuit
4r DC offset reference voltage (V2a)
4s FET
4t FET gate-source voltage (Vgs)
4u DC offset reference voltage (V2b)
4v temperature compensation circuit
5 Q signal impedance conversion circuit
5a transistor
5b Base-emitter voltage (Vbe1)
5c, 5d Adjustment resistor
5e DC offset reference voltage
5f, 5g Adjustment resistor
5h thermistor
5i Temperature compensation circuit
5j Temperature compensation diode
5k diode forward voltage (Vf)
5l DC offset reference voltage (V2)
5m Temperature compensation transistor
5n Base-emitter voltage of temperature compensation transistor (Vbe2)
5o Offset circuit power supply voltage (V3)
5p temperature compensation circuit
5q DC offset reference voltage (V2a)
5r Temperature compensation circuit
5s FET
5t FET gate-source voltage (Vgs)
5u DC offset reference voltage (V2b)
5v temperature compensation circuit
6 Filter for I signal
7 Filter for Q signal
8 Local oscillator
8a carrier wave
9 Quadrature modulator
10 modulation wave

Claims

A baseband signal generator having an input terminal for inputting transmission data and an I signal output terminal and a Q signal output terminal for outputting an I signal and a Q signal, and is connected to the Q signal output terminal or the I signal output terminal; An impedance conversion circuit for performing impedance conversion; a filter connected to the impedance conversion circuit; and an orthogonal converter connected to the filter and modulating a carrier wave oscillated from a transmitter. A transistor whose base is connected to the Q signal output terminal or the I signal output terminal, a first adjustment resistor connected to the emitter of the transistor, and the first adjustment resistor in parallel with the filter A second adjustment resistor connected in this manner, and a base-emitter of the transistor connected to the second adjustment resistor Modulation circuit characterized in that the and a temperature compensation circuit for compensating a voltage fluctuation due to temperature.

The modulation circuit according to claim 1, wherein the temperature compensation circuit includes at least one diode.

The modulation circuit according to claim 1, wherein the temperature compensation circuit includes a transistor.

The modulation circuit according to claim 2, wherein the temperature compensation circuit includes an FET.

The voltage value between the base and emitter of the transistor and the voltage value of the temperature compensation circuit are the same, the resistance value of the first adjustment resistor is R ₁ , the resistance value of the second adjustment resistor is R ₂ , and the filter If the impedance was Z _in,
Z _in = (R ₁ · R ₂ ) / (R ₁ + R ₂ ) and R ₁ : R ₂ = 1: (n + m)
n: Number of diodes m: Number of transistors (m = 0 when using FET)
5. The modulation circuit according to claim 1, wherein the modulation circuit is any one of the above.

The voltage value between the base and emitter of the transistor is different from the voltage value of the temperature compensation circuit. Further, the resistance value of the first adjustment resistor is R ₁ , and the resistance value of the second adjustment resistor is R ₂ . Case Base-emitter voltage value: Temperature compensation circuit voltage value = R ₁ : R ₂
5. The modulation circuit according to claim 1, wherein the modulation circuit is any one of the above.