JP4200746B2

JP4200746B2 - Communication device

Info

Publication number: JP4200746B2
Application number: JP2002342712A
Authority: JP
Inventors: 義明安藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2002-11-26
Filing date: 2002-11-26
Publication date: 2008-12-24
Anticipated expiration: 2022-11-26
Also published as: JP2004179895A

Description

【０００１】
【発明の属する技術分野】
本発明は、移動体通信で用いられる直交変調器に必要な直交位相のローカル信号を生成する回路と組み合わせて使用されるゲイン補正回路に関する。
【０００２】
【従来の技術】
一般的に直交変調器の特性（イメージサプレッション）はローカル信号のレイアウトなどに起因する相対的なゲイン(振幅)差、もしくはベースバンドから入力されるＩＱ入力信号のゲイン(振幅)差によって引き起こされる。この特性が劣化すると最終的にはＥＶＭ（ＥｒｒｏｒＶｅｃｔｏｒＭａｇｎｉｔｕｄｅ）が劣化し、送信規格を満足しなくなる可能性がある。
【０００３】
【特許文献１】
特開平１１−２６１３５４号公報
【０００４】
特許文献１としての特開平１１−２６１３５４号公報に開示された発明は、複数の利得を得ることができる利得可変増幅回路に関するものであり、エミッタが共通接続された２つのトランジスタ３１、３２と、該エミッタに接続された第１電流源３３を含み、入力端子３４からの入力信号が印加される第１差動増幅器３０と、エミッタが共通接続された２つのトランスジスタ３６、３７と該エミッタに接続された第２電流源３８を含み、入力端子３４からの入力信号が印加される第２差動増幅器３５と、第１及び第２差動増幅器３０、３５に共通接続された負荷としての電流ミラー回路３９と、該ミラー回路３９からの出力電流がベースに印加される帰還トランジスタ４０と、帰還トランジスタ４０のエミッタとバイアス用トランジスタ４３のエミッタとの間に直列接続された第１及び第２抵抗４１、４２と、帰還トランジスタ４０のエミッタとバイアス用トランジスタ４３のエミッタとの間に直列接続された第３、第４抵抗４４、４５とを有している。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来ではＩＱ入力信号のゲイン(振幅)調整をベースバンドＩＣ内部で行いイメージサプレッションが最良になるように行っていた。その結果、ベースバンドＩＣにＩＱ信号のゲイン(振幅)調整機能を持たせる必要があり、かつ端末を１台ずつ調整しなければならないという欠点がある。
【０００６】
本発明は上記事情に鑑みてなされたものであり、イメージサプレッションの最適化を外部からの制御信号により任意に行なうことができ、かつ無線ＩＣのみで調整することを可能とするゲイン補正回路、通信装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
かかる目的を達成するために請求項１記載の発明は、直交位相関係を持つ信号のゲイン差を補正するゲイン補正回路と、該ゲイン補正回路によってゲイン差を補正された信号とベースバンド信号とから変調波を出力する直交変調器と、を備える通信装置であって、前記ゲイン補正回路は、エミッタを共通接続した第１のトランジスタ（Ｑ１）及び第２のトランジスタ（Ｑ２）とを有する第１の差動増幅器と、前記第１及び第２のトランジスタのエミッタに接続された第３のトランジスタ（Ｑ５）と、並列接続された複数の抵抗とが直列に接続された第１のラインと、エミッタを共通接続した第４のトランジスタ（Ｑ３）及び第５のトランジスタ（Ｑ４）とを有する第２の差動増幅器と、前記第４及び第５のトランジスタのエミッタに接続された第６のトランジスタ（Ｑ６）と、抵抗（Ｒ１０）とが直列に接続された第２のラインと、定電流源と、コレクタとベースとが直結された第７のトランジスタ（Ｑ７）と、抵抗（Ｒ１１）とが直列に接続された第３のラインと、を有し、前記第１のラインと前記第２のラインと前記第３のラインとは並列に接続され、前記第１のライン上の前記第３のトランジスタ（Ｑ５）と前記複数の抵抗と、前記第２のライン上の前記第６のトランジスタ（Ｑ６）と前記抵抗（Ｒ１０）と、前記第３のライン上の前記第７のトランジスタ（Ｑ７）と前記抵抗（Ｒ１１）と、によってカレントミラー回路を形成し、前記カレントミラー回路に接続する前記第１のライン上の前記複数の抵抗の本数を外部制御信号によって変更することを特徴とする。
【０００８】
請求項２記載の発明は、直交位相関係を持つ信号のゲイン差を補正するゲイン補正回路と、該ゲイン補正回路によってゲイン差を補正された信号とベースバンド信号とから変調波を出力する直交変調器と、を備える通信装置であって、前記ゲイン補正回路は、エミッタを共通接続した第１のトランジスタ（Ｑ１）及び第２のトランジスタ（Ｑ２）とを有する第１の差動増幅器と、前記第１及び第２のトランジスタのエミッタに接続された第３のトランジスタ（Ｑ５）と、並列接続された複数の抵抗とが直列に接続された第１のラインと、エミッタを共通接続した第４のトランジスタ（Ｑ３）及び第５のトランジスタ（Ｑ４）とを有する第２の差動増幅器と、前記第４及び第５のトランジスタのエミッタに接続された第６のトランジスタ（Ｑ６）と、並列接続された複数の抵抗が直列に接続された第２のラインと、定電流源と、コレクタとベースとが直結された第７のトランジスタ（Ｑ７）と、抵抗（Ｒ１１）とが直列に接続された第３のラインと、を有し、前記第１のラインと前記第２のラインと前記第３のラインとは並列に接続され、前記第１のライン上の前記第３のトランジスタ（Ｑ５）と前記複数の抵抗と、前記第２のライン上の前記第６のトランジスタ（Ｑ６）と前記複数の抵抗と、前記第３のライン上の前記第７のトランジスタ（Ｑ７）と前記抵抗（Ｒ１１）と、によってカレントミラー回路を形成し、前記カレントミラー回路に接続する前記第１のライン上の前記複数の抵抗の本数と、前記第２のライン上の前記複数の抵抗の本数を外部制御信号によって変更することを特徴とする。
【０００９】
請求項３記載の発明は、請求項１記載の発明において、カレントミラー回路に接続する第１のライン上の複数の抵抗の本数を増加、または減少させることでゲインの上げ下げのどちらにも対応可能としたことを特徴とする。
【００１０】
請求項４記載の発明は、請求項２記載の発明において、カレントミラー回路に接続する第１及び第２のライン上の複数の抵抗の本数を増加、または減少させることでゲインの上げ下げのどちらにも対応可能としたことを特徴とする。
【００１１】
請求項５記載の発明は、請求項１から４の何れか一項に記載の発明において、第１のライン上の複数の抵抗の抵抗値、または及び第２のライン上の複数の抵抗の抵抗値を異なるものにすることを特徴とする。
【００１３】
【発明の実施の形態】
次に添付図面を参照しながら本発明のゲイン補正回路、通信装置に係る実施の形態を詳細に説明する。図１〜図３を参照すると本発明のゲイン補正回路、通信装置に係る実施の形態が示されている。
【００１４】
図１を参照すると、本実施形態はローカル発振器から出力された信号を移相回路２に入力し、ここで０，９０度の直交位相関係をもつ信号に変換する。この直交位相のローカル信号をゲイン(振幅)補正回路３に入力し、各々のゲイン(振幅)差の補正を行い出力する。直交変調器１は、このゲイン(振幅)補正後のローカル信号とベースバンドからのＩＱ信号をミキシングして変調波として出力する。
【００１５】
図２は、本発明の第１の実施形態におけるゲイン(振幅)補正回路３を示す回路図である。
図２に示すように本実施形態は、トランジスタＱ１，Ｑ２、抵抗Ｒ１,Ｒ２で構成される第１の差動増幅器４と、トランジスタＱ３,Ｑ４、抵抗Ｒ３，Ｒ４で構成される第２の差動増幅器５と、トランジスタＱ５〜Ｑ７、抵抗Ｒ５〜Ｒ１１で構成されるカレントミラー回路１０とで構成される。なお、抵抗Ｒ６〜Ｒ９は制御信号１で制御されるトランジスタＭ１〜Ｍ４を介して抵抗Ｒ５と並列接続されている。また、カレントミラーの基準電流は定電流源１１で決まっている。
【００１６】
第１の差動増幅器４は、トランジスタＱ１とＱ２のエミッタが共通接続され、トランジスタＱ１のコレクタに抵抗Ｒ１が接続され、トランジスタＱ２のコレクタに抵抗Ｒ２が接続されている。また、トランジスタＱ１とＱ２のベースを第１の差動入力端子７とし、トランジスタＱ１のコレクタと抵抗Ｒ１との接続点と、トランジスタＱ２のコレクタと抵抗Ｒ２との接続点を第１の差動出力端子としている。
【００１７】
また、第２の差動増幅器５は、トランジスタＱ３とＱ４のエミッタが共通接続され、トランジスタＱ３のコレクタに抵抗Ｒ３が接続され、トランジスタＱ４のコレクタに抵抗Ｒ４が接続されている。また、トランジスタＱ３とＱ４のベースを第２の差動入力端子とし、トランジスタＱ３のコレクタと抵抗Ｒ３との接続点と、トランジスタＱ４のコレクタと抵抗Ｒ４との接続点を第２の差動出力端子としている。
【００１８】
また、トランジスタＱ１，Ｑ２のエミッタが共通接続された第１の差動増幅器４のエミッタ側には、トランジスタＱ５と、並列接続された抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９とが直列に接続されている（以下、この接続線を第１のラインという）。また、トランジスタＱ３，Ｑ４のエミッタが共通接続された第２の差動増幅器５のエミッタ側には、トランジスタＱ６と、抵抗Ｒ１０とが直列に接続されている（以下、この接続線を第２のラインという）。また、定電流源１１と、コレクタとベースが直結されたトランジスタＲ７と、抵抗Ｒ１１とが直列に接続されている（以下、この接続線を第３のラインという）。これらの第１〜第３のラインは並列に接続され、トランジスタＱ５と、抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９と、トランジスタＱ６と、抵抗Ｒ１０と、トランジスタＱ７と抵抗Ｒ１１とでカレントミラー回路が形成されている。
【００１９】
また、並列接続された抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９の抵抗Ｒ６にはトランジスタＭ１が、抵抗Ｒ７にはトランジスタＭ２が、抵抗Ｒ８にはトランジスタＭ３が、抵抗Ｒ８にはトランジスタＭ４がそれぞれ接続され、外部からの制御信号によって抵抗Ｒ５に並列接続される抵抗を制御することができる。
【００２０】
このように構成された本実施形態の動作を説明する。
まず、移相回路２から出力された直交移相関係の信号は第２の差動入力端子６(例えば０度,１８０度の差動信号)と第１の差動入力端子７(例えば９０度，２７０度の差動信号)に各々入力される。それらの信号は第１の差動増幅器４、第２の差動増幅器５で増幅され、出力される。
【００２１】
トランジスタＱ１〜Ｑ６を同サイズのものとし、抵抗Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝ＲＬとし、トランジスタＭ１〜Ｍ４を制御信号１でＯＦＦとし、その時、抵抗Ｒ５＝Ｒ１０＝Ｒ１１＝Ｒ₀ とすると、流れる電流はＩ１＝Ｉ２＝Ｉ３＝Ｉ₀ となる。
【００２２】
この時、第１の差動増幅器、第２の差動増幅器から得られる電圧利得は、
Ｇｖ＝ＲＬ／２ｒｅ＝｛ＲＬ／２（ＶＴ／Ｉ₀ ）｝＝｛ＲＬ／２（２６×１０^-3／Ｉ₀ ）｝・・・・（１）
となる。ここでｒｅはトランジスタＱ１〜Ｑ４のエミッタ抵抗である。
【００２３】
前記と同じ条件で抵抗Ｒ６〜Ｒ９を任意の値に設定し、制御信号１でトランジスタＭ１をＯＮすると、抵抗Ｒ５と抵抗Ｒ６が並列接続され、次の関係が成り立つ。
Ｉ２×Ｒ１０＝Ｉ３×Ｒ１１＝Ｉ₀ ×Ｒ₀ ＝Ｉ１’×Ｒ５／／Ｒ６・・・（２）
なお、Ｉ１’は、並列接続された抵抗Ｒ５とＲ６との合成抵抗に流れる電流である。これより、Ｉ１’は

となる。(1)式より第１の差動増幅器の電圧利得は

となり、（１）で求めた第２の差動増幅器の電圧利得よりも大きくなる。よって、第１の差動増幅器と第２の差動増幅器の電圧利得の差を発生させることにより、相対的に振幅がずれている信号のゲイン(振幅)補正を行い、各々の振幅を合わせることができる。
【００２４】
抵抗Ｒ７〜Ｒ９も、同様な方法で制御信号１でトランジスタＭ２〜Ｍ４をＯＮ／ＯＦＦさせることにより抵抗Ｒ５と並列接続させることができる。前記と同様に考えることにより、第１と第２の差動増幅器のゲイン差を更に大きく持たせて振幅を合わせることができる。すなわち相対的な振幅のずれの大きい信号の補正にも対応できる。
【００２５】
このように本実施形態は、カレントミラー１０に接続されている抵抗Ｒ５に並列接続する抵抗Ｒ６〜Ｒ９をトランジスタＭ１〜Ｍ４でＯＮ／ＯＦＦし、電流を可変にすることで外部制御信号１でゲイン補正量を設定することができる。
【００２６】
また、カレントミラー１０に接続されている抵抗Ｒ５に、トランジスタＭ１〜Ｍ４のＯＮ／ＯＦＦによって並列接続する抵抗Ｒ６〜Ｒ９を選択することできめ細かなゲイン補正が可能となる。すなわち、抵抗値を少しずつずらす、あるいは抵抗の値の違うものの種類を増やすことで接続される抵抗の組み合わせを増やすことが可能となる。
【００２７】
また、本実施形態のように、ゲイン補正回路を直交変換器のローカルバッファとして使用する場合、ゲイン補正回路の出力であるローカル信号振幅（第１の差動出力と第２の差動出力の振幅）をわざとずらすことで、直交変調器側のＩＱ入力振幅の差をキャンセルすることができる。従って、直交変換器のトータル特性を最適にすることができる。
【００２８】
また、ゲイン補正を全ての要因（例えば、実際にＩＣ化を行なった際にレイアウトが原因で起こる配線長などの差による相対バラツキなど）を含んだ状態で行なうことができるため、第１の差動出力と第２の差動出力の相対バラツキも一緒にキャンセルすることができる。
【００２９】
本発明に係る第２の実施形態として、その基本的構成は前記の通りであるが、第２の差動増幅器についてさらに工夫している。その構成を図３に示す。本図において、第２の差動増幅器にも第１の差動増幅器と同様に、カレントミラー１０に接続される抵抗Ｒ１０に並列接続できるような抵抗Ｒ１２〜Ｒ１５、それをＯＮ／ＯＦＦするためのトランジスタＭ５〜Ｍ８を設けている。これらにより、第１の差動増幅器と同様に第２の差動増幅器も制御信号２によりゲイン(振幅)を補正することが可能となる。
【００３０】
次に、本発明に係る第３の実施形態として、その基本的構成は前記の通りであるが、抵抗Ｒ５〜Ｒ９の選択方法について工夫している。前記、第１の実施形態では抵抗Ｒ５＝Ｒ１０＝Ｒ１１＝Ｒ₀ を基本構成として考えているが、本実施形態では初期状態でトランジスタＭ１〜Ｍ４をＯＮとし、
Ｒ５／／Ｒ６／／Ｒ７／／Ｒ８／／Ｒ９＝Ｒ１０＝Ｒ１１＝Ｒ₀ ・・・（５）
とする。この時の電圧利得は（１）式の通りである。
制御信号１によりトランジスタＭ１〜Ｍ４をＯＦＦとした場合の電圧利得はＲ５＝Ｒ６＝Ｒ７＝Ｒ８＝Ｒ９とすると、
Ｇｖ''＝ＲＬ／２｛２６×１０^-3／（Ｉｏ／５）｝・・・（６）
となり、（１）で求めた第２の差動増幅器の電圧利得よりも小さくなる。よって前記、第1の実施例と逆特性での補正が可能となる。
【００３１】
本発明に係る第４の実施形態として、その基本的構成は前記の通りであるが、カレントミラー１０に接続する抵抗Ｒ５にトランジスタのＯＮ／ＯＦＦによって並列接続する抵抗の本数を任意とする。並列する抵抗の本数をｎ本とすると、２ⁿ通りの組み合わせで、きめ細かなゲイン(振幅)補正が可能となる。
【００３２】
なお、上述した実施形態は本発明の好適な実施の形態である。但し、これに限定されるものではなく本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
【００３３】
【発明の効果】
以上の説明より明らかなように本発明は、カレントミラー回路に接続する第１のライン上の複数の抵抗の本数を外部制御信号によって変更するこで、ゲイン補正回路のゲイン補正量を設定することができる。
【００３４】
また、カレントミラーに接続されている抵抗の本数を選択することできめ細かなゲイン補正が可能となる。すなわち、抵抗値を少しずつずらす、あるいは抵抗の値の違うものの種類を増やすことで接続される抵抗の組み合わせを増やすことが可能となる。
【００３５】
また、ゲイン補正回路を直交変換器のローカルバッファとして使用する場合、ゲイン補正回路の出力であるローカル信号振幅（第１の差動出力と第２の差動出力の振幅）をわざとずらすことで、直交変調器側のＩＱ入力振幅の差をキャンセルすることができる。従って、直交変換器のトータル特性を最適にすることができる。
【００３６】
また、ゲイン補正を全ての要因（例えば、実際にＩＣ化を行なった際にレイアウトが原因で起こる配線長などの差による相対バラツキなど）を含んだ状態で行なうことができるため、第１の差動出力と第２の差動出力の相対バラツキも一緒にキャンセルすることができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態の構成を示すブロック図である。
【図２】本発明に係る第１の実施形態の構成を示すブロック図である。
【図３】本発明に係る第２の実施形態の構成を示すブロック図である。
【図４】従来の回路構成を示すブロック図である。
【図５】従来の回路構成を示すブロック図である。
【符号の説明】
１制御信号
２制御信号
４第１の差動増幅器
５第２の差動増幅器
６第２の差動入力端子
７第１の差動入力端子
８第２の差動出力端子
９第１の差動出力端子
１０カレントミラー回路
１１定電流源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gain correction circuit used in combination with a circuit that generates a quadrature local signal necessary for a quadrature modulator used in mobile communication.
[0002]
[Prior art]
In general, the characteristic (image suppression) of the quadrature modulator is caused by a relative gain (amplitude) difference caused by the layout of a local signal or the gain (amplitude) difference of an IQ input signal input from the baseband. If this characteristic deteriorates, the EVM (Error Vector Magnetode) will eventually deteriorate, and the transmission standard may not be satisfied.
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-261354
The invention disclosed in Japanese Patent Application Laid-Open No. 11-261354 as Patent Document 1 relates to a variable gain amplifier circuit capable of obtaining a plurality of gains, and includes two transistors 31 and 32 having emitters connected in common, A first differential amplifier 30 including a first current source 33 connected to the emitter, to which an input signal from an input terminal 34 is applied, two transistors 36 and 37 having emitters connected in common, and the emitter A second differential amplifier 35 including a connected second current source 38 to which an input signal from the input terminal 34 is applied, and a current as a load commonly connected to the first and second differential amplifiers 30 and 35 A mirror circuit 39, a feedback transistor 40 to which an output current from the mirror circuit 39 is applied to the base, an emitter of the feedback transistor 40, and a bias transistor 43 First and second resistors 41 and 42 connected in series with the emitter, and third and fourth resistors 44 and 45 connected in series between the emitter of the feedback transistor 40 and the emitter of the biasing transistor 43, have.
[0005]
[Problems to be solved by the invention]
However, conventionally, gain (amplitude) adjustment of an IQ input signal is performed inside the baseband IC so as to achieve the best image suppression. As a result, it is necessary to provide the gain (amplitude) adjustment function of the IQ signal to the baseband IC, and it is necessary to adjust the terminals one by one.
[0006]
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and a gain correction circuit and communication that can arbitrarily perform image suppression optimization by a control signal from the outside and can be adjusted only by a wireless IC. An object is to provide an apparatus.
[0007]
[Means for Solving the Problems]
In order to achieve such an object, the invention described in claim 1 includes a gain correction circuit that corrects a gain difference between signals having a quadrature phase relationship, a signal that has been corrected by the gain correction circuit, and a baseband signal. And a quadrature modulator that outputs a modulated wave, wherein the gain correction circuit includes a first transistor (Q1) and a second transistor (Q2) having emitters connected in common. A differential amplifier, a third transistor (Q5) connected to the emitters of the first and second transistors, a first line in which a plurality of resistors connected in parallel are connected in series, and an emitter A second differential amplifier having a fourth transistor (Q3) and a fifth transistor (Q4) connected in common, and connected to the emitters of the fourth and fifth transistors. A sixth transistor (Q6), a second line in which a resistor (R10) is connected in series, a constant current source, a seventh transistor (Q7) in which a collector and a base are directly connected, and a resistor ( R11) and a third line connected in series, wherein the first line, the second line, and the third line are connected in parallel, on the first line The third transistor (Q 5 ) and the plurality of resistors, the sixth transistor (Q6) and the resistor (R10) on the second line, and the seventh transistor on the third line. A current mirror circuit is formed by a transistor (Q7) and the resistor (R11), and the number of the plurality of resistors on the first line connected to the current mirror circuit is changed by an external control signal. And
[0008]
According to a second aspect of the present invention, there is provided a gain correction circuit that corrects a gain difference between signals having a quadrature phase relationship, and a quadrature modulation that outputs a modulated wave from the signal whose gain difference is corrected by the gain correction circuit and a baseband signal. The gain correction circuit includes a first differential amplifier having a first transistor (Q1) and a second transistor (Q2) having emitters connected in common; A third transistor (Q5) connected to the emitters of the first and second transistors, a first line in which a plurality of resistors connected in parallel are connected in series, and a fourth transistor in which the emitters are connected in common A second differential amplifier having (Q3) and a fifth transistor (Q4), and a sixth transistor (Q6) connected to the emitters of the fourth and fifth transistors. A second line in which a plurality of resistors connected in parallel are connected in series, a constant current source, a seventh transistor (Q7) in which a collector and a base are directly connected, and a resistor (R11). A third line connected to the first line, wherein the first line, the second line, and the third line are connected in parallel, and the third transistor on the first line (Q 5 ), the plurality of resistors, the sixth transistor (Q6) on the second line, the plurality of resistors, the seventh transistor (Q7) on the third line, and the A current mirror circuit is formed by the resistor (R11), and the number of the plurality of resistors on the first line connected to the current mirror circuit and the number of the plurality of resistors on the second line are Change by external control signal It is characterized by.
[0009]
The invention according to claim 3 can cope with either increase or decrease in gain by increasing or decreasing the number of the plurality of resistors on the first line connected to the current mirror circuit in the invention according to claim 1. It is characterized by that.
[0010]
According to a fourth aspect of the present invention, in the second aspect of the present invention, either increasing or decreasing the gain by increasing or decreasing the number of the plurality of resistors on the first and second lines connected to the current mirror circuit. Is also available.
[0011]
The invention according to claim 5 is the invention according to any one of claims 1 to 4, wherein the resistance value of the plurality of resistors on the first line or the resistance of the plurality of resistors on the second line. It is characterized by having different values.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Next, an embodiment according to a gain correction circuit and a communication device of the present invention will be described in detail with reference to the accompanying drawings. 1 to 3 show an embodiment of a gain correction circuit and a communication apparatus according to the present invention.
[0014]
Referring to FIG. 1, in the present embodiment, a signal output from a local oscillator is input to a phase shift circuit 2 where it is converted into a signal having a quadrature phase relationship of 0,90 degrees. This quadrature phase local signal is input to the gain (amplitude) correction circuit 3, and the gain (amplitude) difference is corrected and output. The quadrature modulator 1 mixes the gain (amplitude) corrected local signal and the IQ signal from the baseband, and outputs the result as a modulated wave.
[0015]
FIG. 2 is a circuit diagram showing the gain (amplitude) correction circuit 3 according to the first embodiment of the present invention.
As shown in FIG. 2, in the present embodiment, a first differential amplifier 4 composed of transistors Q1 and Q2 and resistors R1 and R2 and a second difference composed of transistors Q3 and Q4 and resistors R3 and R4. The dynamic amplifier 5 includes a current mirror circuit 10 including transistors Q5 to Q7 and resistors R5 to R11. The resistors R6 to R9 are connected in parallel to the resistor R5 via transistors M1 to M4 controlled by the control signal 1. The reference current of the current mirror is determined by the constant current source 11.
[0016]
In the first differential amplifier 4, the emitters of the transistors Q1 and Q2 are connected in common, the resistor R1 is connected to the collector of the transistor Q1, and the resistor R2 is connected to the collector of the transistor Q2. The bases of the transistors Q1 and Q2 serve as the first differential input terminal 7, and the connection point between the collector of the transistor Q1 and the resistor R1 and the connection point between the collector of the transistor Q2 and the resistor R2 are the first differential output. It is a terminal.
[0017]
In the second differential amplifier 5, the emitters of the transistors Q3 and Q4 are connected in common, the resistor R3 is connected to the collector of the transistor Q3, and the resistor R4 is connected to the collector of the transistor Q4. The bases of the transistors Q3 and Q4 are used as the second differential input terminal, and the connection point between the collector of the transistor Q3 and the resistor R3 and the connection point between the collector of the transistor Q4 and the resistor R4 are the second differential output terminals. It is said.
[0018]
The transistor Q5 and resistors R5, R6, R7, R8, and R9 connected in parallel are connected in series on the emitter side of the first differential amplifier 4 to which the emitters of the transistors Q1 and Q2 are commonly connected. (Hereinafter, this connection line is referred to as a first line). A transistor Q6 and a resistor R10 are connected in series to the emitter side of the second differential amplifier 5 to which the emitters of the transistors Q3 and Q4 are commonly connected (hereinafter, this connection line is connected to the second differential amplifier 5). Line). A constant current source 11, a transistor R7 whose collector and base are directly connected, and a resistor R11 are connected in series (hereinafter, this connection line is referred to as a third line). These first to third lines are connected in parallel, and the transistor Q5, resistors R5, R6, R7, R8, R9, transistor Q6, resistor R10, transistor Q7, and resistor R11 form a current mirror circuit. Is formed.
[0019]
A transistor M1 is connected to the resistor R6 of the resistors R5, R6, R7, R8, and R9 connected in parallel, a transistor M2 is connected to the resistor R7, a transistor M3 is connected to the resistor R8, and a transistor M4 is connected to the resistor R8. The resistor connected in parallel to the resistor R5 can be controlled by an external control signal.
[0020]
The operation of this embodiment configured as described above will be described.
First, the quadrature phase shift-related signal output from the phase shift circuit 2 is supplied to a second differential input terminal 6 (for example, 0 degree and 180 degree differential signals) and a first differential input terminal 7 (for example, 90 degrees). , 270 degrees differential signal). These signals are amplified by the first differential amplifier 4 and the second differential amplifier 5 and output.
[0021]
If the transistors Q1 to Q6 are of the same size, the resistors R1 = R2 = R3 = R4 = RL, the transistors M1 to M4 are turned OFF by the control signal 1, and then the resistors R5 = R10 = R11 = R ₀ flow. current is _{I1 = I2 = I3 = I 0} .
[0022]
At this time, the voltage gain obtained from the first differential amplifier and the second differential amplifier is
Gv = RL / 2re = {RL / 2 (VT / I ₀ )} = {RL / 2 (26 × 10 ⁻³ / I ₀ )} (1)
It becomes. Here, re is an emitter resistance of the transistors Q1 to Q4.
[0023]
When the resistors R6 to R9 are set to arbitrary values under the same conditions as described above and the transistor M1 is turned on by the control signal 1, the resistors R5 and R6 are connected in parallel, and the following relationship is established.
I2 × R10 = I3 × R11 = I 0 × R 0 = I1 '× R5 // R6 ··· (2)
Note that I1 ′ is a current that flows through the combined resistance of the resistors R5 and R6 connected in parallel. From this, I1 'is

It becomes. From equation (1), the voltage gain of the first differential amplifier is

Thus, the voltage gain of the second differential amplifier obtained in (1) is larger. Therefore, by generating a difference in voltage gain between the first differential amplifier and the second differential amplifier, a gain (amplitude) correction of a signal whose amplitude is relatively shifted is performed, and the respective amplitudes are adjusted. Can do.
[0024]
The resistors R7 to R9 can also be connected in parallel with the resistor R5 by turning on / off the transistors M2 to M4 with the control signal 1 in a similar manner. By thinking in the same manner as described above, the amplitude can be adjusted by further increasing the gain difference between the first and second differential amplifiers. That is, it can cope with correction of a signal having a large relative amplitude deviation.
[0025]
As described above, according to the present embodiment, the resistors R6 to R9 connected in parallel to the resistor R5 connected to the current mirror 10 are turned on / off by the transistors M1 to M4, and the current is made variable to gain by the external control signal 1. A correction amount can be set.
[0026]
Further, it is possible to select the resistors R6 to R9 connected in parallel to the resistor R5 connected to the current mirror 10 by ON / OFF of the transistors M1 to M4, and fine gain correction is possible. In other words, it is possible to increase the number of combinations of resistors to be connected by shifting the resistance values little by little or increasing the types of resistors having different resistance values.
[0027]
Further, when the gain correction circuit is used as a local buffer of the orthogonal transformer as in the present embodiment, the local signal amplitude (the amplitude of the first differential output and the second differential output) that is the output of the gain correction circuit. ) Can be canceled to cancel the difference in IQ input amplitude on the quadrature modulator side. Therefore, the total characteristic of the orthogonal transformer can be optimized.
[0028]
In addition, since the gain correction can be performed in a state including all factors (for example, relative variation due to a difference in wiring length or the like caused by the layout when the IC is actually implemented), the first difference is obtained. The relative variation between the dynamic output and the second differential output can also be canceled together.
[0029]
As the second embodiment according to the present invention, the basic configuration is as described above, but the second differential amplifier is further devised. The configuration is shown in FIG. In this figure, the second differential amplifier also has resistors R12 to R15 that can be connected in parallel to the resistor R10 connected to the current mirror 10 as well as the first differential amplifier, and for turning it ON / OFF. Transistors M5 to M8 are provided. As a result, the gain (amplitude) of the second differential amplifier can be corrected by the control signal 2 as well as the first differential amplifier.
[0030]
Next, as a third embodiment according to the present invention, the basic configuration is as described above, but the selection method of the resistors R5 to R9 is devised. In the first embodiment, the resistor R5 = R10 = R11 = _R0 is considered as a basic configuration. However, in this embodiment, the transistors M1 to M4 are turned on in the initial state.
R5 // R6 // R7 // R8 // R9 = R10 = R11 = R ₀ (5)
And The voltage gain at this time is as shown in equation (1).
When the transistors M1 to M4 are turned off by the control signal 1, the voltage gain is R5 = R6 = R7 = R8 = R9.
Gv ″ = RL / 2 {26 × 10 ⁻³ / (Io / 5)} (6)
Thus, the voltage gain of the second differential amplifier obtained in (1) is smaller. Therefore, it is possible to perform correction with characteristics opposite to those of the first embodiment.
[0031]
The basic configuration of the fourth embodiment according to the present invention is as described above, but the number of resistors connected in parallel to the resistor R5 connected to the current mirror 10 by turning the transistor ON / OFF is arbitrary. If the number of resistors in parallel is n, fine gain (amplitude) correction is possible with 2 ⁿ combinations.
[0032]
The above-described embodiment is a preferred embodiment of the present invention. However, the present invention is not limited to this, and various modifications can be made without departing from the scope of the present invention.
[0033]
【The invention's effect】
As is clear from the above description, the present invention sets the gain correction amount of the gain correction circuit by changing the number of the plurality of resistors on the first line connected to the current mirror circuit by the external control signal. Can do.
[0034]
Also, fine gain correction can be made by selecting the number of resistors connected to the current mirror. In other words, it is possible to increase the number of combinations of resistors to be connected by shifting the resistance values little by little or increasing the types of resistors having different resistance values.
[0035]
Further, when the gain correction circuit is used as a local buffer of the orthogonal transformer, the local signal amplitude (the amplitude of the first differential output and the second differential output) that is the output of the gain correction circuit is intentionally shifted, The difference in IQ input amplitude on the quadrature modulator side can be canceled. Therefore, the total characteristic of the orthogonal transformer can be optimized.
[0036]
In addition, since the gain correction can be performed in a state including all factors (for example, relative variation due to a difference in wiring length or the like caused by the layout when the IC is actually implemented), the first difference is obtained. The relative variation between the dynamic output and the second differential output can also be canceled together.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a first embodiment according to the present invention.
FIG. 2 is a block diagram showing a configuration of the first exemplary embodiment according to the present invention.
FIG. 3 is a block diagram showing a configuration of a second embodiment according to the present invention.
FIG. 4 is a block diagram showing a conventional circuit configuration.
FIG. 5 is a block diagram showing a conventional circuit configuration.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Control signal 2 Control signal 4 1st differential amplifier 5 2nd differential amplifier 6 2nd differential input terminal 7 1st differential input terminal 8 2nd differential output terminal 9 1st differential Output terminal 10 Current mirror circuit 11 Constant current source

Claims

A communication apparatus comprising: a gain correction circuit that corrects a gain difference of a signal having a quadrature phase relationship; and a quadrature modulator that outputs a modulated wave from a signal whose gain difference is corrected by the gain correction circuit and a baseband signal. There,
The gain correction circuit includes:
A first differential amplifier having a first transistor (Q1) and a second transistor (Q2) having emitters connected in common, and a third transistor (connected to the emitters of the first and second transistors) A first line in which Q5) and a plurality of resistors connected in parallel are connected in series;
A second differential amplifier having a fourth transistor (Q3) and a fifth transistor (Q4) having emitters connected in common; and a sixth transistor (connected to the emitters of the fourth and fifth transistors) A second line in which Q6) and a resistor (R10) are connected in series;
A third line in which a constant current source, a seventh transistor (Q7) in which a collector and a base are directly connected, and a resistor (R11) are connected in series;
And the first line, the second line, and the third line are connected in parallel,
The third transistor (Q 5 ) and the plurality of resistors on the first line, the sixth transistor (Q6) and the resistor (R10) on the second line, and the third transistor A current mirror circuit is formed by the seventh transistor (Q7) and the resistor (R11) on the line,
A communication apparatus, wherein the number of the plurality of resistors on the first line connected to the current mirror circuit is changed by an external control signal.

A communication apparatus comprising: a gain correction circuit that corrects a gain difference of a signal having a quadrature phase relationship; and a quadrature modulator that outputs a modulated wave from a signal whose gain difference is corrected by the gain correction circuit and a baseband signal. There,
The gain correction circuit includes:
A first differential amplifier having a first transistor (Q1) and a second transistor (Q2) having emitters connected in common, and a third transistor (connected to the emitters of the first and second transistors) A first line in which Q5) and a plurality of resistors connected in parallel are connected in series;
A second differential amplifier having a fourth transistor (Q3) and a fifth transistor (Q4) having emitters connected in common; and a sixth transistor (connected to the emitters of the fourth and fifth transistors) Q6), a second line in which a plurality of resistors connected in parallel are connected in series,
A third line in which a constant current source, a seventh transistor (Q7) in which a collector and a base are directly connected, and a resistor (R11) are connected in series;
And the first line, the second line, and the third line are connected in parallel,
The third transistor (Q 5 ) and the plurality of resistors on the first line, the sixth transistor (Q6) and the plurality of resistors on the second line, and the third line A current mirror circuit is formed by the seventh transistor (Q7) and the resistor (R11) above,
A communication apparatus, wherein the number of the plurality of resistors on the first line connected to the current mirror circuit and the number of the plurality of resistors on the second line are changed by an external control signal.

2. The communication according to claim 1, wherein the increase or decrease of the gain can be accommodated by increasing or decreasing the number of the plurality of resistors on the first line connected to the current mirror circuit. apparatus.

3. The gain can be increased or decreased by increasing or decreasing the number of the plurality of resistors on the first and second lines connected to the current mirror circuit. The communication device described.

5. The resistance value of the plurality of resistors on the first line or the resistance value of the plurality of resistors on the second line are different from each other. The communication device according to item.