JP3982142B2 - Electric double layer capacitor device and voltage control method thereof - Google Patents

Electric double layer capacitor device and voltage control method thereof Download PDF

Info

Publication number
JP3982142B2
JP3982142B2 JP2000065496A JP2000065496A JP3982142B2 JP 3982142 B2 JP3982142 B2 JP 3982142B2 JP 2000065496 A JP2000065496 A JP 2000065496A JP 2000065496 A JP2000065496 A JP 2000065496A JP 3982142 B2 JP3982142 B2 JP 3982142B2
Authority
JP
Japan
Prior art keywords
voltage
double layer
electric double
layer capacitor
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000065496A
Other languages
Japanese (ja)
Other versions
JP2000324712A (en
Inventor
宏志 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP2000065496A priority Critical patent/JP3982142B2/en
Publication of JP2000324712A publication Critical patent/JP2000324712A/en
Application granted granted Critical
Publication of JP3982142B2 publication Critical patent/JP3982142B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To equalize inter-terminal voltages of the capacitors of an electrical double layer capacitor apparatus with high precision, and to perform high efficiency power supply. SOLUTION: Voltage detectors 50 and discharging circuits 60 are connected to electric double-layer capacitors 1, 1a, 1b, and a current control circuit 308 and a current source 306 are arranged between a positive electrode terminal 302 and a negative electrode terminal 304. After one of their inter-terminal voltages reaches a rated voltage when they are charged, a charging current flow is stopped, and the inter-terminal voltages are voltage dropped toward an equalizing voltage through discharging, to perform voltage adjustment.

Description

【０００１】
【発明の属する技術分野】
本発明は電気二重層コンデンサ装置、特に、自動車や鉄道などの車両、モータ駆動補助電源として利用可能な電気二重層コンデンサ装置の電圧制御に関する。
【０００２】
【従来の技術】
従来例１（ＵＳ５７８３９２８）の回路構成を図１３に示す。電気二重層コンデンサ１ａ、１ｂ、１が直列に接続された電気二重層コンデンサ装置である。その正極端子１０Ａと負極端子１０Ｂから充電を行なう。１段の電気二重層コンデンサの正極端子３Ａ、負極端子３Ｂに対して並列に電流バイパス回路１６が配置される。抵抗１３と抵抗１５の抵抗比で三端子シャントレギュレータ７の動作電圧が決まる。電気二重層コンデンサの充電上限電圧が均等化電圧として設定される。三端子シャントレギュレータ７がオンし、抵抗５に電流が流れるとＰＮＰトランジスタ９がオンされ、抵抗１１を通して充電電流がバイパスされる。
【０００３】
従来例１の充電動作の一例を図１４に示す。電気二重層コンデンサ１ａの容量Ｃ1aが１０００Ｆ、電気二重層コンデンサ１ｂの容量Ｃ1bが１１５０Ｆであり、１０Ａの定電流で充電を行なう。また、初期電圧はともに０Ｖで、充電上限電圧ＶHは２．５Ｖである。このとき、図１４に示すように、容量の小さな電気二重層コンデンサ１ａの方が先に充電上限電圧ＶHに到達する。そして、時間ΔＴだけ遅れて電気二重層コンデンサ１ｂが充電上限電圧ＶHに到達する。このΔＴは、充電電流をＩとすると、ΔＴ＝（Ｃ1b−Ｃ1a）・ＶH／Ｉ＝３７．５秒で近似できる。
【０００４】
次に従来例２（ＵＳ５９８２０５０）について説明する。従来例２では、電気二重層コンデンサに対してツェナーダイオードを含む回路を並列に配置し、各電気二重層コンデンサの端子間電圧をほぼツェナー電圧にクランプして均等化するように構成されている。
【０００５】
また、従来例３（特開平１０−２０１０９１）では直列接続された各段の電気二重層コンデンサに対して、それぞれ並列に接続された電圧調整素子と、電気二重層コンデンサと電圧調整素子との間に配された放電制御用スイッチ手段と、この放電制御用スイッチ手段を駆動する操作用スイッチ手段を備えている。アクセサリスイッチによって比較動作が起動され、各段の電気二重層コンデンサの端子間電圧が基準電圧と比較判断されて、電圧調整が行なわれる。
【０００６】
また、従来例４（ＵＳ５９３２９３２）では、電気二重層コンデンサ以外にフライングコンデンサと呼ばれる電圧補正用コンデンサを設ける。各電気二重層コンデンサから電圧補正用コンデンサに電荷の移動を順次行なって、端子間電圧の均一化を行なう手法が示されている。
【０００７】
【発明が解決しようとする課題】
電気二重層コンデンサ装置において、端子間電圧の均等化は重要である。ばらつきが大きくなると、充電・電力放出の機能が低下し、補助電源としての役割を失うからである。
【０００８】
従来例１では、上記ΔＴの間にバイパスされた充電電流Ｉによる発熱Ｐが発生する。Ｐ≒Ｉ・ＶH＝１０Ａ・２．５Ｖ＝２５Ｗである。このために、ＰＮＰトランジスタ９と抵抗１１には、大きな許容熱容量の素子が必要となり、小型化、放熱上の問題があった。特に急速充電の用途では、充電電流Ｉの値が数１０Ａ〜数１００Ａに達するので発熱量もさらに増大する。また、電気二重層コンデンサの均等化電圧は充電上限電圧ＶHに設定されるため、均等化電圧を変更する自由度が制限されていた。
【０００９】
従来例２ではツェナーダイオードを用いているために必要な精度を確保しにくい。さらに、温度ドリフトの影響もあり、実用上の精度を達成するのが困難であった。
【００１０】
従来例３では、充電動作中に各電気二重層コンデンサの端子間電圧を基準電圧と比較するように回路が設けられている。定電圧電源であるオルタネータから充電を行ない、アクセサリスイッチをオンして各電気二重層コンデンサの電圧調整を行なう。したがって、基本的な手法は上記従来例１、２と同様である。また、エンジン停止後に手動でアクセサリスイッチを操作して電気二重層コンデンサの電圧調整を行なうことが示されているが、人間による操作を必要とする。
従来例４では、各電気二重層コンデンサをフライングコンデンサに接続するための回路構成が複雑になる。
【００１１】
本発明では、電気二重層コンデンサの端子間電圧の均等化に伴う発熱を小さくし、均等電圧の設定範囲を広くとれるようにする。また、電気二重層コンデンサ装置の電力効率を向上しようとする。また、電気二重層コンデンサの長期使用を達成しようとする。さらに、個々の電気二重層コンデンサの特性にばらつきがある場合にも、それを補償して電気二重層コンデンサ装置としての安定した動作を自動的に得ることを目的とする。
【００１２】
また、ダイナミックな運転動作を行なうなかで、確実に端子間電圧の均等化を達成し、高効率の電力供給を安定して実行できるようにする。また、補助電源としての電力効率を向上しようとする。また、運転維持を容易に行なうことができる電気二重層コンデンサ装置を得ようとする。
【００１３】
【課題を解決するための手段】
本発明の態様１は、複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置において、電気二重層コンデンサの少なくとも２段に対して、１段の電気二重層コンデンサの端子間電圧を検出する電圧検出回路と、前記電圧検出回路によって制御され前記端子間電圧を放電させることができる放電回路とがそれぞれ設けられ、前記複数の電気二重層コンデンサを充電する充電電流を停止する電流制御回路が設けられ、前記充電電流によって前記複数の電気二重層コンデンサを充電する際に、前記端子間電圧が電圧上昇され、前記端子間電圧の１つが第１の電圧Ｖ1に到達され、前記電圧検出回路によって第１の電圧Ｖ 1 に到達した当該端子間電圧が検出された後に、前記電圧検出回路によって電流制御回路が動作せしめられて前記充電電流が停止され、前記端子間電圧の調整時に、前記少なくとも２段の電気二重層コンデンサの端子間電圧のうちの少なくとも１つの端子間電圧が第２の電圧Ｖ2（第１の電圧Ｖ1＞第２の電圧Ｖ2）よりも高い場合に、当該端子間電圧が前記放電回路によって降下され、その端子間電圧が第２の電圧Ｖ2以下の場合に、その端子間電圧が保持されてなることを特徴とする電気二重層コンデンサ装置を提供する。
【００１４】
態様２は、前記放電回路と前記電圧検出回路が設けられた少なくとも２段の前記電気二重層コンデンサについては、前記充電電流による電圧上昇によって前記端子間電圧のすべてがほぼ第１の電圧Ｖ1に到達されてなる態様１に記載の電気二重層コンデンサ装置を提供する。
【００１５】
態様３は、前記放電回路と前記電圧検出回路が設けられた段の電気二重層コンデンサについては、前記端子間電圧の調整時に、前記端子間電圧が前記放電回路によって降下され、それぞれ第２の電圧Ｖ2に達した場合には、その時点で前記放電回路による電圧降下が停止されてなる態様１に記載の電気二重層コンデンサ装置を提供する。
【００１６】
態様４は、電気二重層コンデンサの段数をＮとすると、３０２５≧Ｎ≧３６であり、電気二重層コンデンサ装置の放電開始電圧が１００Ｖ以上である態様１、２または３に記載の電気二重層コンデンサ装置を提供する。
【００１７】
態様５は、電気二重層コンデンサの段数をＮとすると、３０≧Ｎ≧３であり、電気二重層コンデンサ装置の放電開始電圧が５０Ｖ以下である態様１、２または３に記載の電気二重層コンデンサ装置を提供する。
【００１８】
態様６は、複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置の電圧制御方法において、電気二重層コンデンサの少なくとも２段に対して、１段の電気二重層コンデンサの端子間電圧を検出する電圧検出回路と、前記電圧検出回路によって制御され前記端子間電圧を放電させることができる放電回路とをそれぞれ設け、前記複数の電気二重層コンデンサを充電する充電電流を停止する電流制御回路を設け、前記充電電流によって前記複数の電気二重層コンデンサを充電する際に、前記端子間電圧を電圧上昇し、その端子間電圧の１つが第１の電圧Ｖ1に到達した後に、前記電圧検出回路によって第１の電圧Ｖ 1 に到達した当該端子間電圧を検出し、前記電圧検出回路によって前記電流制御回路を動作させて前記充電電流を停止し、前記端子間電圧の調整時に、第２の電圧Ｖ2（第１の電圧Ｖ1＞第２の電圧Ｖ2）よりも高い前記端子間電圧を前記放電回路によって降下し、第２の電圧Ｖ2以下の前記端子間電圧を保持することを特徴とする電気二重層コンデンサ装置の電圧制御方法を提供する。
【００１９】
態様７は、複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置において、前記電気二重層コンデンサの少なくとも２段に対し、１段の電気二重層コンデンサの端子間電圧を検出する電圧検出回路と、前記電圧検出回路によって制御され前記端子間電圧を放電させることができる放電回路とがそれぞれ設けられ、前記電圧検出回路によって検出された前記端子間電圧が第１の電圧Ｖ1に到達したときに前記複数の電気二重層コンデンサに対する充電が停止されるように電流制御回路が設けられ、第２の電圧Ｖ2（第１の電圧Ｖ1＞第２の電圧Ｖ2）よりも高い前記端子間電圧を第２の電圧Ｖ2に向かって降下するように放電させかつ第２の電圧Ｖ2以下の前記端子間電圧を放電させない放電回路が設けられていることを特徴とする電気二重層コンデンサ装置を提供する。
【００２０】
態様８は、複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置の電圧制御方法において、前記電気二重層コンデンサの少なくとも２段に対し、１段の電気二重層コンデンサの端子間電圧を検出する電圧判断手段と、前記電圧判断手段によって制御され前記端子間電圧を放電させることができる放電制御手段が設けられ、前記電圧検出手段で前記端子間電圧を検出し、前記端子間電圧の１つが第１の電圧Ｖ1以上になったときに前記複数の電気二重層コンデンサに対する充電を停止し、第２の電圧Ｖ2（第１の電圧Ｖ1＞第２の電圧Ｖ2）よりも高い前記端子間電圧を放電し、第２の電圧Ｖ2以下の前記端子間電圧を放電しないことを特徴とする電気二重層コンデンサ装置の電圧制御方法を提供する。
【００２１】
態様９は、複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置の電圧制御回路において、前記電気二重層コンデンサの少なくとも２段に対し、１段の電気二重層コンデンサの端子間電圧を検出する電圧判断手段と、前記電圧判断手段によって制御され前記端子間電圧を放電させることができる放電制御手段とがそれぞれ設けられており、前記端子間電圧の１つが前記電圧判断手段により第１の電圧Ｖ1に到達したと判断されたときに前記複数の電気二重層コンデンサに対する充電を停止する充電停止信号を出力する表示等手段が設けられ、第２の電圧Ｖ2（第１の電圧Ｖ1＞第２の電圧Ｖ2）よりも高い前記端子間電圧が第２の電圧Ｖ2に向かって降下するように放電させかつ第２の電圧Ｖ2以下の前記端子間電圧を放電させない前記放電制御手段が設けられていることを特徴とする電気二重層コンデンサ装置の電圧制御回路を提供する。
態様１０は、充電時に、前記放電回路が動作して放電電流が流れるように構成されてなる態様１、２、３、４、５または７に記載の電気二重層コンデンサ装置を提供する。
態様１１は、充電電流によって電気二重層コンデンサを充電する際に、放電回路が起動されないように構成されてなる態様１、２、３、４、５または７に記載の電気二重層コンデンサ装置を提供する。
態様１２は、複数の電気二重層コンデンサのすべての段に、前記電圧検出回路と前記放電回路とがそれぞれ設けられてなる態様１、２、３、４、５、７、１０または１１に記載の電気二重層コンデンサ装置を提供する。
態様１３は、態様１、２、３、４、５、７、１０、１１または１２に記載の電気二重層コンデンサ装置がモータ駆動補助電源に用いられてなる乗り物を提供する。
態様１４は、充電時に前記放電制御手段が動作して放電電流が流れるようにする態様８または９に記載の電気二重層コンデンサ装置の電圧制御方法を提供する。
態様１５は、前記端子間電圧が第１の電圧Ｖ１以上になった際に、前記放電制御手段が起動されて放電電流が流れるようにする態様８または９に記載の電気二重層コンデンサ装置の電圧制御方法を提供する。
態様１６は、複数の電気二重層コンデンサのすべての段の前記端子間電圧を検出し、すべての段の前記端子間電圧を放電させることができるように前記電圧判断手段と前記放電制御手段が構成されてなる態様８、９、１４または１５に記載の電気二重層コンデンサ装置の電圧制御方法を提供する。
【００２２】
上記の各態様において、用途に応じて放電回路の放電抵抗値を決定することが好ましい。
【００２３】
【発明の実施の形態】
まず、本発明の構成例１について図１を参照して説明する。図１に示すように電圧検出回路５０は、各段の電気二重層コンデンサ１、１ａ、１ｂ（以下セルと呼ぶ）の正極端子３０２と負極端子３０４の間に対応して接続されている。そして、各セルの端子間電圧が、あらかじめ設定した電圧（上記の第２の電圧Ｖ2）を超えているか否かを判定する。放電回路６０は、電圧検出回路５０が第２の電圧Ｖ2を超えていると判定したとき、前記セルから電圧調整のために放電電流を流す。電気二重層コンデンサ装置３００中に、各セルの特性に合わせて電圧検出回路５０と放電回路６０を設ける。図１の例では全段に配置している。
【００２４】
一方、端子間電圧が第１の電圧Ｖ1以上であると電圧検出回路５０が判定したときは、電流電源３０６と電気二重層コンデンサ装置３００の間に配置した電流制御回路３０８で充電電流を遮断する。充電後、第２の電圧Ｖ2を超えて充電されている各セルのみから、端子間電圧が放電回路６０によって徐々に電圧降下される。以下の具体例の説明においては、第１の電圧Ｖ1としてＶu、第２の電圧Ｖ2としてＶeを用いる。また、ＶeとＶuを定数として説明を行なうが、時間の経過や使用状態に応じて自動可変または設定変更することもできる。図６に電圧変化の状態の一例を示す。端子間電圧が第２の電圧Ｖeに到達したときに、各セルの電圧調整の放電が停止され、端子間電圧が第２の電圧Ｖeにほぼ一致する。
【００２５】
しかし、充電完了時に必ずしもすべてのセルの端子間電圧が均等化電圧となる第２の電圧Ｖeを超えて充電されていることを要しない。端子間電圧が均等化電圧を超えているセルは、均等化電圧に向けて放電される。一方、端子間電圧が均等化電圧以下であるセルは放電されない（図２のＴ0−Ｔ8期間の端子間電圧Ｖbの波形を参照）。しかし、この両者の電圧差は時間の経過とともに縮小できる。均等化電圧まで放電させる電圧調整の動作を繰り返し行えば、すべてのセルの端子間電圧が均等化電圧にほぼ一致することになる（図２を参照）。
【００２６】
期間ｔcにおいて充電が行なわれ、端子間電圧ＶaとＶbが上昇する。時刻Ｔ2において、端子間電圧Ｖaが第１の電圧Ｖuに到達し、充電が停止される。そして、期間ｔdにおいて、端子間電圧Ｖaは電圧調整のために放電されて電圧降下する。第２の電圧Ｖeに到達していない端子間電圧Ｖbはそのまま維持される。時刻Ｔ3において電気二重層コンデンサ装置から電力放出が行なわれ、端子間電圧は降下する。時刻Ｔ5で電力放出が停止する。
【００２７】
時刻Ｔ5から電気二重層コンデンサ装置が待機状態に入り、時刻Ｔ6から充電がふたたび開始される。同様に時刻Ｔ8で他のセル（図示を省略している）の端子間電圧が第１の電圧Ｖuに到達して充電が停止される。したがって、時刻Ｔ2で第１の電圧Ｖuに到達していたセルが、別の動作タイミング、つまり、図２の時刻Ｔ8では第１の電圧Ｖu未満で充電が停止することがある。
【００２８】
充電停止後、端子間電圧はそのセルの内部直列等価抵抗と充電電流との積で決まる電圧分だけ端子間電圧が降下する。充電電流が流れなくなり、セルに蓄積された電荷量によってのみ端子間電圧が決まるからである。内部直列等価抵抗は一般的にミリオームの桁であって、電圧降下の状態は微小レベルであり、図２においてはその波形変化の図示を省略している。
【００２９】
本発明は、充電・電力放出をダイナミックに繰り返して実行しながら、自動的に端子間電圧の均等化が行なわれるように構成した。また、充電電流をそのままバイパスする従来例１とは構成が異なり、電力損失を低減できる。また、外部から手動操作をすることなく、各セルの特性に応じて電圧調整用の放電電流を制御する。したがって、電気二重層コンデンサの利点である大電流入出力の特性を損なうことなく、均等化のための発熱を小さくできる。
【００３０】
電圧検出回路と放電回路はトランジスタや個別部品などを用いたアナログ回路で構成できる。この場合、安価に回路を構成でき安定した動作を容易に達成できる。また、集積回路でも回路を構成できる。電圧検出結果は電圧検出回路５０の動作電流、またはその電流を電圧変換した信号出力でもよい。
【００３１】
放電回路６０に用いるスイッチング素子は、例えばトランジスタや半導体素子等である。このスイッチング素子は信号出力に基づきオン、オフする。すなわち、端子間電圧が均等化電圧を超えているときには、スイッチング素子をオンさせ、抵抗を通してセルから電圧調整のための放電電流を流す。
【００３２】
一方、セルの端子間電圧が均等化電圧になったときには、スイッチング素子をオフさせる。オフ状態の電圧検出回路５０側にはほとんど電流が流れないので、セルの端子間電圧は目標とする均等化電圧に維持される。
【００３３】
本発明においては、充電電流とは関係なく、端子間電圧を調整しようとするセルからの放電のみを考慮すればよい。このため、放電回路に設けられた放電電流を流す放電抵抗の値は、従来に比して大きく設定できる。抵抗値を大きく設定できるので放電電流を小さくでき、発熱を抑制できる。ただし、均等化電圧に至るまでの時間が長くなるので、この時間と許容できる発熱量の間で最適な抵抗値を決める。この抵抗は可変抵抗としてもよい。図２中の端子間電圧Ｖaの破線部分が放電を実行する期間である。
【００３４】
電圧検出回路５０は、セルの端子間電圧が上記の第１の電圧Ｖuを超えているか否かを判断し、判断結果を信号出力する。表示手段を設けて端子間電圧が第１の電圧Ｖuを超えた際に、その信号出力を表示することもできる。これにより、各セル毎に配置された表示手段によって、人間が各セルの状態を直視できる。さらに、電気二重層コンデンサ装置の両側端子における端子間電圧が、充電装置側で独自に設定された電圧を超えた場合に、充電電流の供給を自動停止させるように構成することが好ましい。
【００３５】
なお、本発明に用いる電源は電流電源であり、時間とともに供給する電流値が可変できるものであってもよい。好ましくは定電流電源とする。その値は数Ａから数１００Ａが使用でき、電気二重層コンデンサの種別や用途に応じて設定する。
【００３６】
本発明では、上記信号出力を充電装置側に対し送出し、充電電流を停止させる。このとき、少なくとも１段のセルの端子間電圧が第１の電圧Ｖuを超えれば、充電電流の供給を停止させればよい。従来例において、このような停止を行なうと各セルの端子間電圧にばらつきを生ずる。
【００３７】
本発明においては、ある状態において各セルの端子間電圧がばらつきを有していても、動作を行ないつつ、時間の経過とともに各セルの端子間電圧を均等化電圧にほぼ一致させるように作用する。また、端子間電圧が大きくばらついている場合でも、均等化電圧に一致させる電圧調整の動作を繰り返して行なうことで、いずれは、ある時点において、すべてのセルが均等化電圧にほぼ一致するように作用する。
【００３８】
また、本発明の態様として、電気二重層コンデンサ、電圧検出回路、放電回路、および表示回路のいずれか少なくとも一つは、収納箱に収納できる。電気二重層コンデンサの特性から急速充放電が可能で、移動、設置等が容易である。放熱等の考慮は不要なため、構造的にも一層集約した形で構成できる。
【００３９】
また、本発明では、上記の複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置において、電気二重層コンデンサの２段以上に対して放電回路と電圧検出回路を設けているが、電気二重層コンデンサの１段のみに対して放電回路と電圧検出回路を設けた場合にも適用できる。例えば容量が大きい電気二重層コンデンサ（セルＡ）と容量が小さい電気二重層コンデンサ（セルＢ）を直列に接続した装置とし、セルＢのみに対して放電回路と電圧検出回路を設ける。充電によりセルＢの端子間電圧がＶuに到達したときに充電を停止させ、Ｖeまで放電させる。充電によりセルＡの端子間電圧がＶe以下となっている場合は
セルＡとセルＢの端子間電圧を均等化させることができる。
【００４０】
本発明において、電圧検出回路と放電回路は図１に示すように各セル毎に対応して設けることが好ましい。しかし、図３に示すように、少なくとも１組の電圧検出回路５０と放電回路６０を設けても本発明の効果を得ることができる。図３では、特性がほぼ揃った２つのセルに対して、電圧検出回路５０と放電回路６０の１組が設けられている。なお、図３に示すように、電気二重層コンデンサの等価回路は内部直列等価抵抗と理想的なコンデンサの直列回路で表現される。厳密には、この直列回路のコンデンサに対して並列抵抗が存在する。しかし、この並列抵抗は大きな抵抗値を有しているので、本発明においては無視できる。
【００４１】
また、図４に示すように、２つのセルのみに対して電圧検出回路５０と放電回路６０を設けてもよい。各セルに対して、一対一に設けるのではなく、装置全体のなかで間引きして設けることができる。これは、電気二重層コンデンサ装置として、ダイナミックな運転を行ないながら、各セルの端子間電圧を全体として均等化されるようにできるからである。つまり、一定の時間内、例えば、数時間から１日の間において、各セルの端子間電圧の差が縮小される方向に電圧調整できる。このとき電圧検出回路５０と放電回路６０を設けるセルとしては、相対的に容量が小さいセルを選択することが必要である。
【００４２】
図５は構成例１の回路例である。直列接続された電気二重層コンデンサ１ａ、１ｂ、１を有する電気二重層コンデンサ装置３００である。１段の電気二重層コンデンサ１ａの正極端子３Ａと負極端子３Ｂに並列に回路が接続されている（他の段の図示は省略している）。三端子シャントレギュレータ２７、抵抗２５、抵抗２１および抵抗２３は定格電圧判断機能を有する。
【００４３】
三端子レギュレータ２７のカソード側の端子２７ｂが正極端子３Ａに、バイアス電位を入力する端子２７ｃが抵抗２１と抵抗２３との接続端子に接続される。抵抗２１の他端は正極端子３Ａに、抵抗２３の他端は負極端子３Ｂに接続される。三端子レギュレータ２７のアノード側の端子２７ａがＮＰＮトランジスタ２９のベースと抵抗２５の一端に接続される。
【００４４】
抵抗２５の他端は負極端子３Ｂに接続される。フォトカップラ３１のアノード側端子が正極端子３Ａに、カソード側端子がＮＰＮトランジスタのコレクタに、ＮＰＮトランジスタ２９のエミッタが負極端子３Ｂに、接続される。ＮＰＮトランジスタ２９およびフォトカップラ３１は、所定の電圧検出後の表示機能と信号出力機能を有する。
【００４５】
三端子シャントレギュレータ３７、抵抗３５、抵抗４１および抵抗４３は、均等化電圧検出機能を有する。抵抗４１と抵抗４３の抵抗比で均等化電圧を決定する。端子３７ｂは正極端子３Ａに接続される。均等化電圧を検出するには、基準電位や回路パラメータを変更し、上記の定格電圧検出回路とほぼ同様の構成を設ければよい。
【００４６】
放電電流をスイッチングするために用いるＮＰＮトランジスタ３９、抵抗４５は、放電回路を構成し、１段のセルの正極端子３Ａと負極端子３Ｂとの間を導通せしめる。三端子シャントレギュレータ３７の端子３７ａがＮＰＮトランジスタ３９のベースに接続される。抵抗４５が放電抵抗である。
【００４７】
以上に述べたすべての回路および電気二重層コンデンサは、図示しない一つの収納箱に収められ、電気二重層コンデンサ装置を構成する。そして、接続端子３０２と３０４は、電気二重層コンデンサ装置の充電および電力放出のため露出されている。外部に設けられた充電用の電流電源３０６と接続して使用される。次に、この回路での動作を説明する。
【００４８】
図５において、抵抗２１および抵抗２３の抵抗比により三端子シャントレギュレータ２７の動作電圧を、電気二重層コンデンサ１の上限電圧である定格電圧に設定する（第１の電圧Ｖu＝定格電圧）。充電により、いずれかの端子間電圧が定格電圧を超えたとき、三端子シャントレギュレータ２７が降伏して導通し、抵抗２５に電流が流れる。そして、ＮＰＮトランジスタ２９により信号増幅された後、フォトカップラ３１から定格電圧検出信号が電源側に設けられた電流制御回路３０８へと送られる。そして、充電電流の供給を停止する。
【００４９】
一方、抵抗４１および抵抗４３の抵抗比により三端子シャントレギュレータ３７の動作点が設定される。端子間電圧をあらかじめ設定した第２の電圧Ｖeと比較する。この第２の電圧Ｖeは定格電圧より低い値に設定される。このため、充電停止後、充電されてほぼ定格電圧に達した端子間電圧は、三端子レギュレータ３７と抵抗３５を通じて電流が流れる。そして、ＮＰＮトランジスタ３９はオンし、電気二重層コンデンサ１ａからの放電電流が抵抗４５に流される。
【００５０】
この放電の結果、正極端子３Ａと負極端子３Ｂ間の端子間電圧が第２の電圧Ｖe以下になったとき、三端子シャントレギュレータ３７に電流が流れなくなる。したがって、ＮＰＮトランジスタ３９はオフする。そして、電気二重層コンデンサ１ａはあらかじめ設定した目標電圧である第２の電圧Ｖeにほぼ到達する。これが均等化電圧となって、電気二重層コンデンサ装置の待機状態においては保持される。
【００５１】
電気二重層コンデンサ１ａの放電時のみならず、充電時にも端子間電圧が均等化電圧を超えれば、ＮＰＮトランジスタ３９はオンする。しかし、抵抗４５は充電電流を直接バイパスさせる目的を有しないため、抵抗値を大きく設定できる。このため、消費電力も少なく、充電中に上記の放電回路が動作しても全く支障はない。
【００５２】
図５の回路では、放電回路の動作点を第２の電圧Ｖeに設定したが、端子間電圧が第１の電圧Ｖu以上になった際に、この放電回路が起動されて放電電流が流れるように、２段階の動作条件を設定できる。この場合、各セルの端子間電圧からの電圧調整用の放電電流のみが放電回路に流れて、充電電流のバイパスを防止できるので好ましい。電圧検出回路５０に基準電位を２つ備えて、第１の電圧Ｖuと第２の電圧Ｖeを比較検出する（図３、図４を参照）。
【００５３】
この構成例１では精度を確保するため三端子シャントレギュレータを用いたが、これのかわりに同等以上の基準電圧精度を有する半導体素子を使用できる。高精度のツェナーダイオートを用いることもできる。
【００５４】
次に、本発明の構成例２について説明する。図７にその回路ブロック図を示す。放電回路６０、電圧検出回路５０、ＲＯＭ７２、ＲＡＭ７３、ＣＰＵ７４、双方向性のバス７１、アウトプットポート７６、インプットポート７５を有する演算制御部７０、電流検出回路８０、遮断回路９０が設けられた電気二重コンデンサ装置３００である。外部に電流電源３０６が備えられている。構成例２の動作は以下のとおりである。図８にその動作波形の一例を示す。
【００５５】
電流検出回路８０で電気二重層コンデンサ装置３００を流れる電流の大きさと方向を検出する。そのデータはインプットポート７５に送られる。演算制御部７０で、充電・電力放出動作の際における電荷量の全体の変化を算出する。電圧検出回路５０は各セルの端子間電圧を検出し、インプットポート７５に送る。ＲＯＭ７２に処理プログラムが収容され、または、ＲＡＭ７３に所定のデータが入力されている。
【００５６】
図８の期間ｔLにおいて、電力放出が行なわれてセルの端子間電圧が降下している。時刻Ｔ21からＴ22までは待機状態にあり、端子間電圧は一定している。演算制御部７０は各セルの静電容量を算出する。演算制御部７０は、すべてのセルが充電によってほぼ同時に第１の電圧Ｖuに到達するような、それぞれのセルに最適な端子間電圧を算出する。
【００５７】
その最適な端子間電圧に近くなるように、各セルの放電回路６０による放電量を制御し、各セル毎に端子間電圧を降下せしめて電圧調整を行なう（図８の期間ｔD）。図８に示すΔＶaとΔＶbが算出された差分の電圧値である。放電によって電圧調整が不可能なセルはその端子間電圧を維持される。そして、充電によって各セルの端子間電圧は第１の電圧Ｖuに向けて電圧上昇される（図８の期間ｔC）。
【００５８】
構成例２では、電圧調整されたセルの端子間電圧がほぼ同時に第１の電圧Ｖuに到達する。しかし、いずれかのセルの端子間電圧が第１の電圧Ｖuに到達した場合には充電電流が遮断回路９０によって遮断されるようにする。この動作を繰り返すことにより、すべてのセルがほぼ同時に第１の電圧Ｖuに到達するようになる。これに、一定の時間経過を要することもある。構成例２では、第２の電圧Ｖeを構成例１の場合よりも低い値に設定して、電圧調整の幅を大きくすることが好ましい。セルの端子間電圧が低い領域で、電圧調整を行なうことで、均等化に伴う消費電力をより小さくできる。図９に構成例２のフローチャートを示す。
【００５９】
基本的な動作手順は次のとおりである。まず、各セルの端子間電圧を検出する。電気二重層コンデンサ装置の電力放出（セル全段からの電流放出）または充電電流による各セルの蓄積電荷量の変化分ΔＱを、電流検出回路で検出した電流値を積算することで算出する。次に、電力放出後または充電後における各セルの端子間電圧の変化量ΔＶを検出する。各セル毎の静電容量Ｃiを次式で計算する。Ｃi＝ΔＱ／ΔＶ（ステップＳ１）。次に、各セルが第１の電圧Ｖuに到達するのに必要となる電荷量Ｑiを算出する。Ｑi＝Ｃi×（Ｖu−Ｖi）（ステップＳ２）。ここで、Ｖiはその時点におけるセルの端子間電圧である。
【００６０】
次に、各セルのＱi値を比較して、Ｑiの最大値Ｑmaxを見出す（Ｓ３）。各セルについて、各セルのＱiとＱmaxとの差、ΔＱiを算出する（ステップ４）。そして、各セルについての差分電圧を、ΔＶi＝ΔＱi／Ｃiで算出する（ステップ５）。そして、求められた差分の電圧、ΔＶiだけ放電回路で電圧降下せしめる（ステップ６）。次に、電気二重層コンデンサ装置に対して充電電流を供給開始する（ステップ７）。電流源として、定電流性の電源を用いる。
【００６１】
このとき、充電電流によって供給される電荷量を計測する。その電荷量があらかじめ算出したＱmaxに到達するかどうかを判断する（ステップ８）。Ｑmaxに到達すれば充電電流の供給を停止する（ステップ９）。そして、各セルの端子間電圧が第１の電圧Ｖuにほぼ揃った状態を得ることができる。構成例２では、均等化電圧を上限電圧の近傍に設定できるので、電力の利用効率がさらに向上する。また、セルのダイナミック運転に対応したセル毎の条件設定ができる。
【００６２】
次に本発明の構成例３を説明する。図１０に回路ブロック図を示す。充電バイパス回路１００以外の主要な回路は構成例２と同様である。構成例３では、演算制御部７０のＲＡＭ７２に各セルの静電容量があらかじめ記憶されている。電圧検出回路５０で各セルの端子間電圧を検出する。
【００６３】
演算制御部７０は、すべてのセルが充電によってほぼ同時に第１の電圧Ｖuに到達するような最適な端子間電圧を各セル毎に算出し、その目標となる端子間電圧に近づくように、各セルの端子間電圧を放電によって電圧降下させる。演算制御部７０はいずれかのセルの端子間電圧が第１の電圧Ｖuを超えた場合に充電電流を停止するか、充電電流バイパス回路１００に充電電流を流す。図１１に構成例３のフローチャートを示す。
【００６４】
基本的な動作手順は次のとおりである。まず、各セルの静電容量値Ｃiを計測しておき演算制御回路７０のＲＡＭ７３に収容しておく（ステップ２０）。次に、電力放出後または充電後の現在の端子間電圧を検出する。次にＲＡＭ７３に記憶されている各セルの静電容量値Ｃiから、各セルが目標とする第１の電圧Ｖuに到達するのに必要とする電荷量Ｑiを算出する。Ｑi＝Ｃi×（Ｖu−Ｖi）（ステップＳ２）。ここで、Ｖiはその時点におけるセルの端子間電圧である。
【００６５】
次に、各セルのＱi値を比較して、Ｑiの最大値Ｑmaxを見出す（Ｓ３）。各セルについて、各セルのＱiとＱmaxとの差ΔＱiを算出する（ステップ４）。そして、各セルについての差分電圧ΔＶiを、ΔＶi＝ΔＱi／Ｃiで算出する（ステップ５）。そして、求められた差分の電圧ΔＶiだけ放電回路で電圧降下せしめる（ステップ６）。次に、必要な充電時間Ｔcを算出する（ステップ２１）。
【００６６】
そして、電気二重層コンデンサ装置に充電電流を供給開始する（ステップ２１）。電流源として定電流性の電源を用いる。このとき、充電時間を計測する。その電荷量があらかじめ算出したＴcに到達するかどうかを判断する（ステップ２３）。充電時間がＴcに到達すれば充電電流を停止する（ステップ２４）。この際、いずれかのセルの端子間電圧がＶuに到達するかどうかを別途判断することもできる。そして、各セルの端子間電圧が第１の電圧Ｖuにほぼ揃った状態を達成できる。構成例３では、均等化電圧を上限電圧の近傍に設定できるので、電力の利用効率がさらに向上する。
【００６７】
上記各構成例において、各セルに対応して電圧制御を行なう回路を設けることが好ましい。つまり、全段に設ければ、より高い精度で電圧調整できる。または、より短い時間内で均等化を達成できる確率が高まる。特にセルの特性のばらつきが大きい場合でも高い精度で電圧調整できる。
【００６８】
次に、直列に接続するセルの段数Ｎは、充電電圧の最高値を考慮して設定する。電解液が有機溶媒系のセルの耐電圧は約３Ｖ、水系のもので約１Ｖである。静電容量の値は、５０〜１００Ｆ／ｃｍ3程度である。用途に応じて、数Ｆ〜数万Ｆの容量値を準備できる。例えば、充電電圧がＤＣで７５０〜５０００Ｖの場合には、耐電圧と段数との関係から、３０２５≧Ｎ≧１８８に設定することが好ましい。段数が多すぎると構造が複雑になるからである。
【００６９】
また、１００〜６００Ｖの交流電源を整流して電気二重層コンデンサ装置を充電して使用する場合に対応するには高電圧・高出力が必要となるので、耐電圧と段数の関係から、５１２≧Ｎ≧３６に設定することが好ましい。また、一般の低電圧の制御用電源に用いるには、３０≧Ｎ≧３に設定することが好ましい。また、調整電圧範囲として、９００ｍＶ≧第１の電圧Ｖ1−第２の電圧Ｖ2≧５０ｍＶに設定することが好ましい。均等化の動作を行なう機会を適度に設定することと、放電による電力損失を考慮したものである。
【００７０】
また、セル個々の容量の相対ばらつきは±２０％以内であることが好ましい。さらに、好ましくは±１５％以内である。あまりにもばらつきが大きくなると電圧の均等化に要する時間がより増大し、電力損失につながるためである。また、セルに供給される充電電流の大きさの範囲は１０Ａ以上、特に２５Ａ以上であることが好ましい。高速充電・大電圧の用途においては、１００Ａ以上の充電電流を用いることもできる。電気二重層コンデンサの持つ優れた特性を活かすことができるからである。
【００７１】
【実施例】
以下に構成例１の実施例として例１、例２および例３を説明する。
例１におけるセルは有機溶媒系の電解液を有し、その個数は２段である。セル１の容量を１０００Ｆ、このセル１に直列に接続されたセル２の容量を１１５０Ｆとする。第１の電圧Ｖuは２．５Ｖ、充電電流は１０Ａの定電流、均等化電圧となる第２の電圧Ｖeは２．１Ｖに設定する。セル１、２の初期電圧は０Ｖ、抵抗４５は１００Ωとする。電気二重層コンデンサに対応する電圧制御回路は図５に示すものである。
【００７２】
図６において、充電電流は定電流のため、セル１、２の端子間電圧Ｖc1、Ｖc2はそれぞれ直線的に上昇する。そして、容量の小さいセル１は、先に２．５Ｖ（第１の電圧Ｖu）に時刻ｔ2で到達する。１段のセルのみが第１の電圧Ｖuに到達した場合でも、電圧検出回路内のスイッチング素子がオンし、定格電圧検出信号がフォトカップラ３１より電流制御回路３０８へ送られ、充電電流の供給は停止される（図５参照）。このとき、セル２の端子間電圧は２．１７Ｖである。
【００７３】
なお、セル１、２にそれぞれ並列に接続されているスイッチング素子は、ともに均等化電圧Ｖe（設定された２．１Ｖ）を通過時にオンしている。ｔ0≒２１０ｓｅｃ、ｔ1≒２４２ｓｅｃである。セル２はその端子間電圧が２．１Ｖになるｔ3まで放電され、セル１は同様に時刻ｔ4まで放電される。
【００７４】
そして、ｔ2後のＶC1の電圧変化は、ＶC1≒２．５ｅｘｐ（−ｔ／τ1）であり、τ1≒Ｒ・Ｃ1＝１００Ω・１０００Ｆ＝１０5ｓｅｃ、ｔはｔ2からの経過時間である。ＶC2の電圧変化は、ＶC2≒２．１７ｅｘｐ（−ｔ／τ2）であり、τ2≒Ｒ・Ｃ2＝１００Ω・１１５０Ｆ＝１．１５×１０5ｓｅｃである。
【００７５】
これより、図６のｔ3≒４０００ｓｅｃ、ｔ4≒１８０００ｓｅｃであることがわかる。また、セル１の放電電流最大値ｉ1は２５ｍＡ程度である（ｉ1≒２．５Ｖ／１００Ω＝２５ｍＡ）。セル２の放電電流最大値ｉ2は２２ｍＡ程度である（ｉ2≒２．１７Ｖ／１００Ω）。
【００７６】
例１では、放電電流が小さいため、ＮＰＮトランジスタ３９と抵抗４５からなる放電回路での発熱が少ない。最大瞬時値Ｐ＝２．５Ｖ・２５ｍＡ＝６２．５ｍＷと問題にならない。また、放電回路はｔ0〜ｔ2の間も働いているが、回路に流れる電流が小さく、充電電流と比べると十分小さいため（１０Ａ≫２５ｍＡ）、充電中の放電回路の働きは無視できる。
【００７７】
以上により、異なる容量のセルを用いても、上記の調整放電後は、各セルの端子間電圧は均等化電圧である第２の電圧Ｖeに維持される。すなわち、すべてのセルの端子間電圧が均等化電圧である第２の電圧Ｖeにほぼ一致し、揃った状態になる。
【００７８】
図６においては、充電完了時にセル１、２の双方が第２の電圧Ｖeを超えていた。しかし、必ずしもすべてのセルの端子間電圧が第２の電圧Ｖeを超えて充電されていることを要しない。すなわち、第２の電圧Ｖeを超えているセルは、放電により第２の電圧Ｖeに向けて電圧降下される。一方、第２の電圧Ｖe以下の端子間電圧を有するセルでは、放電が行なわれずにその端子間電圧を保持する。したがって、この両者の電圧差は縮まり、均等化電圧である第２の電圧Ｖeに一致させるように、上記の調整放電の作業を繰り返し行えば、いずれはすべてのセルが均等化電圧にほぼ一致することになる。
【００７９】
例２および例３では、表１に示す条件のセルを用いた。容量値が１２２５Ｆ、１２０４Ｆ、１１８５Ｆであるセルを３段直列接続した場合の電気二重層コンデンサ装置である。図５に示す回路を用いて充電電流、放出電流をともに２５Ａとした。例２の回路条件と動作を表２に、例３の回路条件と動作を表３に示す。例２において、１回目の調整放電後に２０ｍＶ以内で端子間電圧の均等化を達成できた。２回目の調整放電後では１０ｍＶ未満であった。例３では１０ｍＶ未満であった。
【００８０】
例２と例３の回路上の違いは、セルに対応する放電抵抗値が５倍異なって構成された点である。また、構成例１の運転動作の状態を図１５及び表４に示す。時間の経過とともに、各セルの端子間電圧が変動するが、一定の時間内に均等化される様子を示している。
【００８１】
【表１】

Figure 0003982142
【００８２】
【表２】
Figure 0003982142
【００８３】
【表３】
Figure 0003982142
【００８４】
【表４】
Figure 0003982142
【００８５】
例３の方が均等化までの所要時間が短くなっている。これは放電抵抗を５倍小さく設定したためである。この例２と例３では、放電抵抗を流れる放電電流による発熱が例１よりも大きくなるが、従来例よりは発熱を低減できる。また、補助電源として用いられる電気二重層コンデサンサ装置全体で求められる性能、例えば、電圧の均等化までの所要時間、充電・電力放出のサイクル時間、２４時間あたりの均等化頻度などを考慮して設定すればよい。
【００８６】
本発明は、例えば、エレベーター等の夜間停止する装置に対して、有効に寄与する。昼間は、充電器からの充電と外部接続された負荷に対する放電が繰り返される。このとき、放電回路はわずかの電力消費をするのみである。一方、夜間等の機器の停止中、または充放電を行なっていない間にゆっくりと時間をかけて均等化のための電圧調整を実行する。これにより、セルの端子間電圧のばらつきを補正する。
【００８７】
また、本発明は電気自動車やハイブリッド自動車、電車などの乗り物に使用できる。図１２は電気自動車４００の模式図である。本発明の電気二重層コンデンサ装置３００、インバータ４３０および発電機４４０を搭載し、モータ４１０でタイヤ４２０を駆動する。乗り物の場合には、回生に伴う電力を電気二重層コンデンサ装置に蓄えて、自力走行時に貯蔵した電力を利用する。
【００８８】
【発明の効果】
以上説明したように本発明によれば、均等化のための動作を確実に行なえる。セルに対応して電圧検出回路と放電回路を設けて構成したので、セルに対し電圧調整用の放電を行ない、全体のセルについて、均等化電圧に容易に揃えることができる。また、この際の発熱は小さく抑えることができる。均等化電圧の設定範囲も、使用する際の上限電圧付近のみでなく広くとれる。
【００８９】
さらに、均等化電圧に至る放電時間は対象となる設備に応じて容易に変更できる。長期間にわたって、安定して均等化電圧を高精度で達成するように構成できるので、電力を安定して供給できるようになる。システム全体としての電力効率も高くなる。
【図面の簡単な説明】
【図１】本発明の構成例１の回路ブロック図。
【図２】構成例１の動作の一例を示す波形図。
【図３】構成例１の具体例１の回路ブロック図。
【図４】構成例１の具体例２の回路ブロック図。
【図５】本発明の例１の回路図。
【図６】例１の動作の一例を示す波形図。
【図７】構成例２の回路ブロック図。
【図８】構成例２の動作の一例を示す波形図。
【図９】構成例２のフローチャート。
【図１０】構成例３の回路ブロック図。
【図１１】構成例３のフローチャート。
【図１２】本発明を用いた電気自動車の模式図。
【図１３】従来例１の回路図。
【図１４】従来例１の動作の一例を示す波形図。
【図１５】構成例１の動作の一例を示す波形図。
【符号の説明】
１、１ａ、１ｂ：電気二重層コンデンサ
３０２：正極端子
３０４：負極端子
４５：抵抗
２７、３７：三端子シャントレギュレータ
２９、３９：ＮＰＮトランジスタ
１０Ａ、１０Ｂ：接続端子
３１：フォトカップラ
５０：電圧検出回路
６０：放電回路
３００：電気二重層コンデンサ装置
３０８：電流制御回路
３０６：電流電源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electric double layer capacitor device, and more particularly to voltage control of an electric double layer capacitor device that can be used as a motor drive auxiliary power source, a vehicle such as an automobile or a railway.
[0002]
[Prior art]
FIG. 13 shows the circuit configuration of Conventional Example 1 (US5783928). This is an electric double layer capacitor device in which electric double layer capacitors 1a, 1b, 1 are connected in series. Charging is performed from the positive terminal 10A and the negative terminal 10B. A current bypass circuit 16 is arranged in parallel with the positive electrode terminal 3A and the negative electrode terminal 3B of the one-stage electric double layer capacitor. The operating voltage of the three-terminal shunt regulator 7 is determined by the resistance ratio of the resistors 13 and 15. The charge upper limit voltage of the electric double layer capacitor is set as the equalization voltage. When the three-terminal shunt regulator 7 is turned on and a current flows through the resistor 5, the PNP transistor 9 is turned on and the charging current is bypassed through the resistor 11.
[0003]
An example of the charging operation of Conventional Example 1 is shown in FIG. Capacitance C of electric double layer capacitor 1a1a1000F, capacitance C of electric double layer capacitor 1b1bIs 1150F and is charged with a constant current of 10A. The initial voltages are both 0V and the charging upper limit voltage VHIs 2.5V. At this time, as shown in FIG. 14, the electric double layer capacitor 1a having a smaller capacity is first subjected to the charging upper limit voltage VHTo reach. Then, the electric double layer capacitor 1b is delayed by the time ΔT and the charging upper limit voltage VHTo reach. This ΔT is ΔT = (C, where I is the charging current.1b-C1a) ・ VH/ I can be approximated at 37.5 seconds.
[0004]
Next, Conventional Example 2 (US5982050) will be described. In the conventional example 2, a circuit including a Zener diode is arranged in parallel to the electric double layer capacitor, and the voltage between the terminals of each electric double layer capacitor is clamped to approximately the Zener voltage and equalized.
[0005]
Further, in the conventional example 3 (Japanese Patent Laid-Open No. 10-201091), the electric double layer capacitors connected in series with each other are connected in parallel with each other and between the electric double layer capacitor and the voltage adjustment element. Discharge control switch means disposed on the control panel and operation switch means for driving the discharge control switch means. The comparison operation is started by the accessory switch, and the voltage between the terminals of the electric double layer capacitors at each stage is compared with the reference voltage to adjust the voltage.
[0006]
Further, in Conventional Example 4 (US Pat. No. 5,932,932), a voltage correcting capacitor called a flying capacitor is provided in addition to the electric double layer capacitor. A technique is shown in which electric charges are sequentially transferred from each electric double layer capacitor to a voltage correcting capacitor to equalize the voltage between terminals.
[0007]
[Problems to be solved by the invention]
In the electric double layer capacitor device, equalization of the voltage between terminals is important. This is because when the variation becomes large, the function of charging / discharging the power decreases and the role of the auxiliary power supply is lost.
[0008]
In Conventional Example 1, heat P is generated by the charging current I bypassed during ΔT. P ≒ I ・ VH= 10A · 2.5V = 25W. For this reason, the PNP transistor 9 and the resistor 11 require elements having a large allowable heat capacity, and there have been problems in miniaturization and heat dissipation. In particular, in a quick charge application, the value of the charging current I reaches several tens of A to several hundreds of A, so that the amount of heat generation further increases. Also, the equalization voltage of the electric double layer capacitor is the charging upper limit voltage VHTherefore, the degree of freedom to change the equalization voltage is limited.
[0009]
Since the Zener diode is used in Conventional Example 2, it is difficult to ensure the necessary accuracy. Furthermore, due to the influence of temperature drift, it has been difficult to achieve practical accuracy.
[0010]
In Conventional Example 3, a circuit is provided to compare the voltage between the terminals of each electric double layer capacitor with the reference voltage during the charging operation. Charging is performed from the alternator, which is a constant voltage power supply, and the accessory switch is turned on to adjust the voltage of each electric double layer capacitor. Therefore, the basic method is the same as that in the first and second conventional examples. Further, although it has been shown that the accessory switch is manually operated after the engine is stopped to adjust the voltage of the electric double layer capacitor, human operation is required.
In Conventional Example 4, the circuit configuration for connecting each electric double layer capacitor to the flying capacitor is complicated.
[0011]
In the present invention, heat generation due to equalization of the voltage between terminals of the electric double layer capacitor is reduced, and the setting range of the uniform voltage can be widened. In addition, an attempt is made to improve the power efficiency of the electric double layer capacitor device. It also attempts to achieve long-term use of electric double layer capacitors. It is another object of the present invention to automatically obtain a stable operation as an electric double layer capacitor device by compensating for variations in characteristics of individual electric double layer capacitors.
[0012]
In addition, during the dynamic driving operation, the equalization of the voltage between the terminals is surely achieved, and the highly efficient power supply can be stably executed. It also attempts to improve power efficiency as an auxiliary power source. Also, an electric double layer capacitor device that can easily maintain operation is to be obtained.
[0013]
[Means for Solving the Problems]
  Aspect 1 of the present invention is an electric double layer capacitor device in which a plurality of electric double layer capacitors are connected in series, with respect to at least two stages of electric double layer capacitors.A voltage detection circuit that detects a voltage between terminals of a single-stage electric double layer capacitor, and a discharge circuit that is controlled by the voltage detection circuit and that can discharge the voltage between terminals.Provided, saidA current control circuit for stopping a charging current for charging a plurality of electric double layer capacitors is provided,Said by charging currentWhen charging multiple electric double layer capacitors,The inter-terminal voltage is increased, and one of the inter-terminal voltages is a first voltage V1Is reached, The first voltage V by the voltage detection circuit 1 The voltage across the terminals that has reachedAfterThe current detection circuit is operated by the voltage detection circuit.When the charging current is stopped and the voltage between the terminals is adjusted,At least one of the terminals of the at least two stages of the electric double layer capacitors has a terminal voltage.Second voltage V2(First voltage V1> Second voltage V2Higher thanIn caseThe voltage between the terminals isFallingDefeated,The voltage between the terminals isSecond voltage V2belowIn that caseAn electric double layer capacitor device characterized in that a voltage between terminals is held is provided.
[0014]
  Aspect 2 is the at least two-stage electric double layer capacitor provided with the discharge circuit and the voltage detection circuit.By the voltage rise due to the charging currentAll of the voltage between the terminals is almost the first voltage V1An electric double layer capacitor device according to aspect 1 is provided.
[0015]
  Aspect 3 includes the discharge circuit and the voltage detection circuit.SteppedFor electric double layer capacitors,When adjusting the voltage between the terminals,The voltage between the terminals is caused by the discharge circuit.FallingRespectively, the second voltage V2ReachedIn that caseThe electric double layer capacitor device according to aspect 1, wherein the voltage drop caused by the discharge circuit is stopped at the time.
[0016]
Aspect 4 is the electric double layer capacitor according to aspect 1, 2 or 3, wherein 3025 ≧ N ≧ 36 when the number of stages of the electric double layer capacitor is N, and the discharge start voltage of the electric double layer capacitor device is 100 V or more Providing equipment.
[0017]
Aspect 5 is the electric double layer capacitor according to aspects 1, 2 or 3, wherein 30 ≧ N ≧ 3 when the number of stages of the electric double layer capacitor is N, and the discharge start voltage of the electric double layer capacitor device is 50 V or less Providing equipment.
[0018]
  Aspect 6 is a voltage control method for an electric double layer capacitor device in which a plurality of electric double layer capacitors are connected in series, with respect to at least two stages of the electric double layer capacitor.A voltage detection circuit that detects a voltage between terminals of a single-stage electric double layer capacitor, and a discharge circuit that is controlled by the voltage detection circuit and can discharge the voltage between terminals.Provided,A current control circuit for stopping a charging current for charging the plurality of electric double layer capacitors;By charging currentWhen charging the plurality of electric double layer capacitors,Increase the voltage between the terminals,ThatOne of the terminal voltages is the first voltage V1After reachingA first voltage V is generated by the voltage detection circuit. 1 The voltage between the terminals that has reached is detected, and the current control circuit is operated by the voltage detection circuit.When the charging current is stopped and the voltage between the terminals is adjusted, the second voltage V2(First voltage V1> Second voltage V2) Higher voltage between the terminals by the discharge circuit.FallingThe second voltage V2Provided is a voltage control method for an electric double layer capacitor device, characterized by holding the following voltage between terminals.
[0019]
  Aspect 7 is an electric double layer capacitor device in which a plurality of electric double layer capacitors are connected in series, with respect to at least two stages of the electric double layer capacitors.A voltage detection circuit that detects a voltage between terminals of a single-stage electric double layer capacitor, and a discharge circuit that is controlled by the voltage detection circuit and that can discharge the voltage between terminals.And the terminal voltage detected by the voltage detection circuit is a first voltage V1When you reachFor the plurality of electric double layer capacitorsA current control circuit is provided to stop charging, and the second voltage V2(First voltage V1> Second voltage V2) Higher voltage between the terminals than the second voltage V2Heading toFallingThe second voltage V2An electric double layer capacitor device is provided, which is provided with a discharge circuit that does not discharge the voltage between the terminals described below.
[0020]
  Aspect 8 is a voltage control method for an electric double layer capacitor device in which a plurality of electric double layer capacitors are connected in series, wherein at least two stages of the electric double layer capacitor are provided.On the other hand, voltage determining means for detecting a voltage between terminals of a single-stage electric double layer capacitor, and a discharge control means that is controlled by the voltage determining means and can discharge the voltage between the terminals are provided, and the voltage detecting means soThe inter-terminal voltage is detected, and one of the inter-terminal voltages is a first voltage V1When it becomes moreFor the plurality of electric double layer capacitorsThe charging is stopped and the second voltage V2(First voltage V1> Second voltage V2) Higher voltage between the terminals than the second voltage V2Provided is a voltage control method for an electric double layer capacitor device, characterized in that the following inter-terminal voltage is not discharged.
[0021]
  Aspect 9 is a voltage control circuit of an electric double layer capacitor device in which a plurality of electric double layer capacitors are connected in series, and the voltage across the terminals of one stage of the electric double layer capacitor is set to at least two stages of the electric double layer capacitor. A voltage determination means for detecting and a discharge control means that is controlled by the voltage determination means and can discharge the voltage between the terminals are provided, respectively, and one of the voltages between the terminals is set by the voltage determination means. Voltage V1Display means for outputting a charge stop signal for stopping the charging of the plurality of electric double layer capacitors when it is determined that the second voltage V is reached.2(First voltage V1> Second voltage V2) Is higher than the second voltage V2And the second voltage V2Provided is a voltage control circuit for an electric double layer capacitor device, characterized in that the discharge control means that does not discharge the voltage between the terminals described below is provided.
  A tenth aspect provides the electric double layer capacitor device according to the first, second, third, fourth, fifth or seventh aspect, wherein the discharge circuit operates and a discharge current flows during charging.
  Aspect 11When charging the electric double layer capacitor with the charging current,The discharge circuit is activatedNotAn electric double layer capacitor device according to the aspect 1, 2, 3, 4, 5 or 7 is provided.
  Aspect 12 is the aspect 1, 2, 3, 4, 5, 7, 10, or 11 in which the voltage detection circuit and the discharge circuit are respectively provided in all stages of the plurality of electric double layer capacitors. An electric double layer capacitor device is provided.
  A thirteenth aspect provides a vehicle in which the electric double layer capacitor device according to the first, second, third, fourth, fifth, seventh, tenth, eleventh or twelfth aspect is used as a motor driving auxiliary power source.
  A fourteenth aspect provides the voltage control method for an electric double layer capacitor device according to the eighth or ninth aspect, wherein the discharge control means operates during discharge to allow a discharge current to flow.
  In the aspect 15, the inter-terminal voltage is the first voltage V1When it becomes above, the voltage control method of the electric double layer capacitor | condenser apparatus of the aspect 8 or 9 which makes the said discharge control means start and a discharge current flows is provided.
  According to the sixteenth aspect, the voltage determination unit and the discharge control unit are configured to detect the inter-terminal voltages of all the stages of the plurality of electric double layer capacitors and discharge the inter-terminal voltages of all the stages. A voltage control method for an electric double layer capacitor device according to any one of aspects 8, 9, 14, or 15 is provided.
[0022]
  In each of the above aspects,forIt is preferable to determine the discharge resistance value of the discharge circuit according to the way.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
First, Configuration Example 1 of the present invention will be described with reference to FIG. As shown in FIG. 1, the voltage detection circuit 50 is connected correspondingly between the positive terminal 302 and the negative terminal 304 of each stage of the electric double layer capacitors 1, 1a, 1b (hereinafter referred to as cells). The voltage between the terminals of each cell is set to a preset voltage (the second voltage V described above).2) Is exceeded. In the discharge circuit 60, the voltage detection circuit 50 uses the second voltage V2When it is determined that the voltage exceeds the discharge current, a discharge current is supplied from the cell for voltage adjustment. In the electric double layer capacitor device 300, a voltage detection circuit 50 and a discharge circuit 60 are provided in accordance with the characteristics of each cell. In the example of FIG.
[0024]
On the other hand, the voltage between the terminals is the first voltage V1When the voltage detection circuit 50 determines that the above is true, the charging current is interrupted by the current control circuit 308 disposed between the current power source 306 and the electric double layer capacitor device 300. After charging, the second voltage V2The voltage between the terminals is gradually dropped by the discharge circuit 60 only from each cell that has been charged beyond. In the description of the specific example below, the first voltage V1As Vu, Second voltage V2As VeIs used. Also, VeAnd VuIs described as a constant, but can be automatically changed or changed according to the passage of time or the use state. FIG. 6 shows an example of the state of voltage change. The terminal voltage is the second voltage VeIs reached, the voltage adjustment discharge of each cell is stopped, and the inter-terminal voltage becomes the second voltage VeAlmost matches.
[0025]
However, the second voltage V at which the voltage between the terminals of all the cells is always equalized when charging is completed.eIt doesn't need to be charged beyond. A cell whose terminal voltage exceeds the equalization voltage is discharged toward the equalization voltage. On the other hand, cells whose terminal voltage is equal to or lower than the equalization voltage are not discharged (T in FIG. 2).0-T8Terminal voltage V during the periodbSee the waveform). However, the voltage difference between the two can be reduced over time. If the voltage adjustment operation for discharging to the equalization voltage is repeated, the voltage across the terminals of all cells substantially matches the equalization voltage (see FIG. 2).
[0026]
Period tcIs charged and the inter-terminal voltage VaAnd VbRises. Time T2Terminal voltage VaIs the first voltage VuTo stop charging. And period tdTerminal voltage VaIs discharged for voltage adjustment and drops in voltage. Second voltage VeVoltage V between terminals not reachingbIs maintained as is. Time TThreeIn FIG. 5, power is discharged from the electric double layer capacitor device, and the voltage between the terminals drops. Time TFiveThe power release stops.
[0027]
Time TFiveThe electric double layer capacitor device enters a standby state from time T6Will start charging again. Similarly, time T8The voltage between terminals of other cells (not shown) is the first voltage VuTo stop charging. Therefore, time T2At the first voltage Vu2 has reached another operation timing, that is, time T in FIG.8Then, the first voltage VuCharging may stop at less than
[0028]
After charging is stopped, the inter-terminal voltage drops by a voltage determined by the product of the internal series equivalent resistance of the cell and the charging current. This is because the charging current stops flowing and the terminal voltage is determined only by the amount of charge accumulated in the cell. The internal series equivalent resistance is generally in the order of milliohms, and the voltage drop state is at a minute level. In FIG. 2, the waveform change is not shown.
[0029]
The present invention is configured to automatically equalize the inter-terminal voltage while dynamically repeating charging and discharging. Further, the configuration is different from the conventional example 1 in which the charging current is bypassed as it is, and the power loss can be reduced. Further, the discharge current for voltage adjustment is controlled according to the characteristics of each cell without manual operation from the outside. Therefore, heat generation for equalization can be reduced without impairing the characteristics of the large current input / output, which is an advantage of the electric double layer capacitor.
[0030]
The voltage detection circuit and the discharge circuit can be configured by analog circuits using transistors, individual parts, or the like. In this case, the circuit can be configured at low cost and stable operation can be easily achieved. In addition, a circuit can be configured by an integrated circuit. The voltage detection result may be an operating current of the voltage detection circuit 50 or a signal output obtained by converting the current into a voltage.
[0031]
The switching element used for the discharge circuit 60 is, for example, a transistor or a semiconductor element. This switching element is turned on and off based on the signal output. That is, when the inter-terminal voltage exceeds the equalization voltage, the switching element is turned on, and a discharge current for voltage adjustment is caused to flow from the cell through the resistor.
[0032]
On the other hand, when the voltage between the terminals of the cell becomes equalized voltage, the switching element is turned off. Since almost no current flows on the voltage detection circuit 50 side in the off state, the voltage between the terminals of the cell is maintained at the target equalization voltage.
[0033]
In the present invention, it is only necessary to consider the discharge from the cell whose terminal voltage is to be adjusted regardless of the charging current. For this reason, the value of the discharge resistance through which the discharge current provided in the discharge circuit flows can be set larger than in the prior art. Since the resistance value can be set large, the discharge current can be reduced and heat generation can be suppressed. However, since it takes a long time to reach the equalization voltage, an optimum resistance value is determined between this time and an allowable amount of heat generation. This resistor may be a variable resistor. Voltage V between terminals in FIG.aThe broken line portion of is a period during which discharge is performed.
[0034]
In the voltage detection circuit 50, the voltage between the terminals of the cell is the first voltage V described above.uIt is determined whether or not the threshold value is exceeded, and the determination result is output as a signal. Display means is provided so that the voltage between the terminals is the first voltage VuThe signal output can also be displayed when the value is exceeded. Thereby, a person can directly view the state of each cell by the display means arranged for each cell. Furthermore, it is preferable that the supply of the charging current is automatically stopped when the voltage between the terminals at both terminals of the electric double layer capacitor device exceeds a voltage uniquely set on the charging device side.
[0035]
The power source used in the present invention is a current power source, and the current value supplied with time may be variable. Preferably, a constant current power source is used. The value can be from several A to several hundred A, and is set according to the type and application of the electric double layer capacitor.
[0036]
In the present invention, the signal output is sent to the charging device side to stop the charging current. At this time, the voltage across the terminals of at least one cell is the first voltage VuIf it exceeds, charging current supply may be stopped. In the conventional example, when such a stop is performed, the voltage between terminals of each cell varies.
[0037]
In the present invention, even if the voltage between terminals of each cell varies in a certain state, it operates so as to make the voltage between terminals of each cell substantially coincide with the equalized voltage as time passes. . In addition, even when the voltage between terminals varies widely, by repeating the voltage adjustment operation to match the equalized voltage, all the cells almost match the equalized voltage at a certain point in time. Works.
[0038]
As an aspect of the present invention, at least one of the electric double layer capacitor, the voltage detection circuit, the discharge circuit, and the display circuit can be stored in the storage box. Due to the characteristics of the electric double layer capacitor, rapid charge and discharge is possible, and it is easy to move and install. Since consideration of heat dissipation and the like is unnecessary, it can be configured in a more integrated form in terms of structure.
[0039]
In the present invention, in the electric double layer capacitor device in which the plurality of electric double layer capacitors are connected in series, a discharge circuit and a voltage detection circuit are provided for two or more stages of the electric double layer capacitor. The present invention can also be applied to a case where a discharge circuit and a voltage detection circuit are provided for only one stage of the double layer capacitor. For example, an electric double layer capacitor (cell A) having a large capacity and an electric double layer capacitor (cell B) having a small capacity are connected in series, and only the cell B is provided with a discharge circuit and a voltage detection circuit. The voltage between terminals of cell B is V due to charging.uWhen it reaches, charging stops and VeTo discharge. The voltage between the terminals of cell A is V due to charging.eIf it is
The voltage between the terminals of the cell A and the cell B can be equalized.
[0040]
In the present invention, the voltage detection circuit and the discharge circuit are preferably provided for each cell as shown in FIG. However, as shown in FIG. 3, the effect of the present invention can be obtained even if at least one set of voltage detection circuit 50 and discharge circuit 60 is provided. In FIG. 3, one set of a voltage detection circuit 50 and a discharge circuit 60 is provided for two cells having substantially uniform characteristics. As shown in FIG. 3, the equivalent circuit of the electric double layer capacitor is expressed by a series circuit of an internal series equivalent resistance and an ideal capacitor. Strictly speaking, a parallel resistance exists for the capacitor of this series circuit. However, since this parallel resistance has a large resistance value, it can be ignored in the present invention.
[0041]
Moreover, as shown in FIG. 4, the voltage detection circuit 50 and the discharge circuit 60 may be provided for only two cells. Instead of providing each cell in a one-to-one manner, the cells can be provided by being thinned out in the entire apparatus. This is because the voltage between terminals of each cell can be equalized as a whole while performing dynamic operation as an electric double layer capacitor device. That is, the voltage can be adjusted in a direction in which the difference in the voltage between the terminals of each cell is reduced within a certain period of time, for example, several hours to one day. At this time, it is necessary to select a cell having a relatively small capacity as a cell in which the voltage detection circuit 50 and the discharge circuit 60 are provided.
[0042]
FIG. 5 is a circuit example of the first configuration example. An electric double layer capacitor device 300 having electric double layer capacitors 1a, 1b, 1 connected in series. A circuit is connected in parallel to the positive terminal 3A and the negative terminal 3B of the one-stage electric double layer capacitor 1a (illustration of other stages is omitted). The three-terminal shunt regulator 27, the resistor 25, the resistor 21, and the resistor 23 have a rated voltage determination function.
[0043]
A cathode-side terminal 27 b of the three-terminal regulator 27 is connected to the positive electrode terminal 3 A, and a terminal 27 c for inputting a bias potential is connected to a connection terminal between the resistor 21 and the resistor 23. The other end of the resistor 21 is connected to the positive terminal 3A, and the other end of the resistor 23 is connected to the negative terminal 3B. A terminal 27 a on the anode side of the three-terminal regulator 27 is connected to the base of the NPN transistor 29 and one end of the resistor 25.
[0044]
The other end of the resistor 25 is connected to the negative terminal 3B. The anode side terminal of the photocoupler 31 is connected to the positive terminal 3A, the cathode side terminal is connected to the collector of the NPN transistor, and the emitter of the NPN transistor 29 is connected to the negative terminal 3B. The NPN transistor 29 and the photocoupler 31 have a display function and a signal output function after detecting a predetermined voltage.
[0045]
The three-terminal shunt regulator 37, the resistor 35, the resistor 41, and the resistor 43 have an equalization voltage detection function. The equalization voltage is determined by the resistance ratio of the resistors 41 and 43. Terminal 37b is connected to positive terminal 3A. In order to detect the equalized voltage, it is only necessary to change the reference potential and circuit parameters and provide a configuration substantially similar to that of the rated voltage detection circuit.
[0046]
The NPN transistor 39 and the resistor 45 used for switching the discharge current constitute a discharge circuit and conduct between the positive electrode terminal 3A and the negative electrode terminal 3B of the one-stage cell. A terminal 37 a of the three-terminal shunt regulator 37 is connected to the base of the NPN transistor 39. The resistor 45 is a discharge resistor.
[0047]
All the circuits and electric double layer capacitors described above are housed in a single storage box (not shown) to constitute an electric double layer capacitor device. The connection terminals 302 and 304 are exposed for charging and discharging the electric double layer capacitor device. It is used in connection with a charging current source 306 provided outside. Next, the operation of this circuit will be described.
[0048]
In FIG. 5, the operating voltage of the three-terminal shunt regulator 27 is set to the rated voltage that is the upper limit voltage of the electric double layer capacitor 1 based on the resistance ratio of the resistor 21 and the resistor 23 (first voltage Vu= Rated voltage). When the voltage between any of the terminals exceeds the rated voltage due to charging, the three-terminal shunt regulator 27 breaks down and becomes conductive, and a current flows through the resistor 25. Then, after the signal is amplified by the NPN transistor 29, the rated voltage detection signal is sent from the photocoupler 31 to the current control circuit 308 provided on the power supply side. Then, the supply of the charging current is stopped.
[0049]
On the other hand, the operating point of the three-terminal shunt regulator 37 is set by the resistance ratio of the resistors 41 and 43. Second voltage V with terminal voltage set in advanceeCompare with This second voltage VeIs set to a value lower than the rated voltage. For this reason, a current flows through the three-terminal regulator 37 and the resistor 35 in the inter-terminal voltage that has been charged and has almost reached the rated voltage after charging is stopped. Then, the NPN transistor 39 is turned on, and the discharge current from the electric double layer capacitor 1a is passed through the resistor 45.
[0050]
As a result of this discharge, the inter-terminal voltage between the positive terminal 3A and the negative terminal 3B is the second voltage V.eWhen the following occurs, no current flows through the three-terminal shunt regulator 37. Therefore, the NPN transistor 39 is turned off. The electric double layer capacitor 1a has a second voltage V that is a preset target voltage.eAlmost reached. This becomes an equalized voltage and is maintained in the standby state of the electric double layer capacitor device.
[0051]
If the voltage between the terminals exceeds the equalization voltage not only when discharging the electric double layer capacitor 1a but also during charging, the NPN transistor 39 is turned on. However, since the resistor 45 does not have the purpose of directly bypassing the charging current, the resistance value can be set large. For this reason, power consumption is low, and there is no problem even if the discharge circuit operates during charging.
[0052]
In the circuit of FIG. 5, the operating point of the discharge circuit is the second voltage VeBut the inter-terminal voltage is the first voltage VuWhen this occurs, two-stage operating conditions can be set so that the discharge circuit is activated and a discharge current flows. In this case, it is preferable because only the discharge current for adjusting the voltage from the voltage between the terminals of each cell flows to the discharge circuit, thereby preventing the bypass of the charge current. The voltage detection circuit 50 has two reference potentials, and the first voltage VuAnd the second voltage VeAre detected (see FIGS. 3 and 4).
[0053]
In this configuration example 1, a three-terminal shunt regulator is used to ensure accuracy, but a semiconductor element having a reference voltage accuracy equal to or higher than that can be used instead. A highly accurate Zener die auto can also be used.
[0054]
Next, a configuration example 2 of the present invention will be described. FIG. 7 shows a circuit block diagram thereof. Electricity provided with discharge circuit 60, voltage detection circuit 50, ROM 72, RAM 73, CPU 74, bidirectional bus 71, output port 76, arithmetic control unit 70 having input port 75, current detection circuit 80, and interruption circuit 90 This is a double capacitor device 300. A current power source 306 is provided outside. The operation of Configuration Example 2 is as follows. FIG. 8 shows an example of the operation waveform.
[0055]
The current detection circuit 80 detects the magnitude and direction of the current flowing through the electric double layer capacitor device 300. The data is sent to the input port 75. The arithmetic control unit 70 calculates the total change in the amount of charge during the charging / discharging operation. The voltage detection circuit 50 detects the voltage between terminals of each cell and sends it to the input port 75. A processing program is stored in the ROM 72, or predetermined data is input to the RAM 73.
[0056]
Period t in FIG.LIn FIG. 2, the power is discharged and the voltage between the terminals of the cell drops. Time Ttwenty oneTo Ttwenty twoUntil this is in a standby state, the voltage between terminals is constant. The arithmetic control unit 70 calculates the capacitance of each cell. The arithmetic control unit 70 is configured so that all the cells are charged almost simultaneously with the first voltage VuThe optimum inter-terminal voltage for each cell is calculated.
[0057]
The amount of discharge by the discharge circuit 60 of each cell is controlled so as to be close to the optimum inter-terminal voltage, and voltage adjustment is performed by dropping the inter-terminal voltage for each cell (period t in FIG. 8).D). ΔV shown in FIG.aAnd ΔVbIs the voltage value of the calculated difference. A cell whose voltage cannot be adjusted by discharging maintains the voltage between its terminals. And the voltage between terminals of each cell by charging is the first voltage VuThe voltage is increased toward (period t in FIG.C).
[0058]
In the configuration example 2, the voltage between the terminals of the voltage-adjusted cell is almost the same as the first voltage V.uTo reach. However, the voltage between the terminals of any cell is the first voltage VuIs reached, the charging current is cut off by the cut-off circuit 90. By repeating this operation, all the cells are almost simultaneously at the first voltage VuTo come to reach. This may require a certain amount of time. In the configuration example 2, the second voltage VeIs set to a lower value than in the case of the configuration example 1, and the width of the voltage adjustment is preferably increased. By adjusting the voltage in a region where the voltage between the terminals of the cell is low, the power consumption associated with equalization can be further reduced. FIG. 9 shows a flowchart of Configuration Example 2.
[0059]
The basic operation procedure is as follows. First, the voltage between terminals of each cell is detected. The change ΔQ in the amount of accumulated charge in each cell due to the power discharge (current discharge from all stages of the cell) of the electric double layer capacitor device or the charging current is calculated by integrating the current value detected by the current detection circuit. Next, a change amount ΔV of the voltage between terminals of each cell after the power is discharged or charged is detected. Capacitance C for each celliIs calculated by the following equation. Ci= ΔQ / ΔV (step S1). Next, each cell has a first voltage VuThe amount of charge Q required to reachiIs calculated. Qi= Ci× (Vu-Vi(Step S2). Where ViIs the voltage between the terminals of the cell at that time.
[0060]
Next, the Q of each celliCompare the values and QiMaximum value Qmax(S3). For each cell, the Q of each celliAnd QmaxΔQiIs calculated (step 4). Then, the differential voltage for each cell is expressed as ΔVi= ΔQi/ Ci(Step 5). Then, the difference voltage obtained, ΔViOnly a voltage drop is caused in the discharge circuit (step 6). Next, supply of charging current to the electric double layer capacitor device is started (step 7). A constant current power source is used as the current source.
[0061]
At this time, the amount of charge supplied by the charging current is measured. Q that the amount of charge was calculated in advancemaxIs determined (step 8). QmaxIs reached, the supply of charging current is stopped (step 9). The voltage between terminals of each cell is the first voltage VuCan be obtained. In the configuration example 2, since the equalization voltage can be set in the vicinity of the upper limit voltage, the power use efficiency is further improved. Moreover, the condition setting for every cell corresponding to the dynamic driving | operation of a cell can be performed.
[0062]
Next, a configuration example 3 of the present invention will be described. FIG. 10 shows a circuit block diagram. Main circuits other than the charging bypass circuit 100 are the same as those in the configuration example 2. In the configuration example 3, the capacitance of each cell is stored in advance in the RAM 72 of the arithmetic control unit 70. The voltage detection circuit 50 detects the voltage between terminals of each cell.
[0063]
The arithmetic control unit 70 is configured so that all the cells are charged almost simultaneously with the first voltage VuThe optimum inter-terminal voltage that reaches the voltage is calculated for each cell, and the inter-terminal voltage of each cell is dropped by discharge so as to approach the target inter-terminal voltage. The arithmetic control unit 70 determines that the voltage between terminals of any cell is the first voltage V.uIs exceeded or the charging current is passed through the charging current bypass circuit 100. FIG. 11 shows a flowchart of Configuration Example 3.
[0064]
The basic operation procedure is as follows. First, the capacitance value C of each celliIs stored in the RAM 73 of the arithmetic control circuit 70 (step 20). Next, the present inter-terminal voltage after power discharge or after charging is detected. Next, the capacitance value C of each cell stored in the RAM 73iTo the first voltage V targeted by each cell.uThe amount of charge Q needed to reachiIs calculated. Qi= Ci× (Vu-Vi(Step S2). Where ViIs the voltage between the terminals of the cell at that time.
[0065]
Next, the Q of each celliCompare the values and QiMaximum value Qmax(S3). For each cell, the Q of each celliAnd QmaxΔQ differenceiIs calculated (step 4). And the differential voltage ΔV for each celliΔVi= ΔQi/ Ci(Step 5). Then, the obtained difference voltage ΔViOnly a voltage drop is caused in the discharge circuit (step 6). Next, the required charging time TcIs calculated (step 21).
[0066]
Then, supply of a charging current to the electric double layer capacitor device is started (step 21). A constant current power source is used as the current source. At this time, the charging time is measured. The amount of charge calculated in advancecIs determined (step 23). Charging time TcIf it reaches, charging current is stopped (step 24). At this time, the voltage between terminals of any cell is VuIt is also possible to determine separately whether or not to reach. The voltage between terminals of each cell is the first voltage VuCan be achieved. In the configuration example 3, since the equalization voltage can be set in the vicinity of the upper limit voltage, the power use efficiency is further improved.
[0067]
In each of the above configuration examples, it is preferable to provide a circuit for performing voltage control corresponding to each cell. That is, if it is provided at all stages, the voltage can be adjusted with higher accuracy. Alternatively, the probability that equalization can be achieved within a shorter time is increased. In particular, the voltage can be adjusted with high accuracy even when the variation in cell characteristics is large.
[0068]
Next, the number N of cells connected in series is set in consideration of the maximum value of the charging voltage. The withstand voltage of the organic solvent type cell is about 3V, and the water type is about 1V. Capacitance value is 50-100 F / cmThreeDegree. Capacitance values of several F to tens of thousands of F can be prepared depending on the application. For example, when the charging voltage is 750 to 5000 V DC, it is preferable to set 3025 ≧ N ≧ 188 from the relationship between the withstand voltage and the number of stages. This is because if the number of steps is too large, the structure becomes complicated.
[0069]
In addition, a high voltage and a high output are required to cope with the case where the electric double layer capacitor device is charged and used by rectifying an AC power supply of 100 to 600 V. Therefore, 512 ≧ It is preferable to set N ≧ 36. For use in a general low voltage control power supply, it is preferable to set 30 ≧ N ≧ 3. Moreover, as an adjustment voltage range, 900 mV ≧ first voltage V1The second voltage V2It is preferable to set ≧ 50 mV. This is because the opportunity for performing the equalization operation is set appropriately and the power loss due to discharge is taken into consideration.
[0070]
Moreover, it is preferable that the relative variation of the capacity of each cell is within ± 20%. Furthermore, it is preferably within ± 15%. This is because when the variation is too large, the time required for equalizing the voltage is further increased, leading to power loss. Further, the range of the magnitude of the charging current supplied to the cell is preferably 10 A or more, particularly preferably 25 A or more. In high-speed charging / high voltage applications, a charging current of 100 A or more can be used. This is because the excellent characteristics of the electric double layer capacitor can be utilized.
[0071]
【Example】
Examples 1, 2, and 3 will be described below as examples of the first structural example.
The cell in Example 1 has an organic solvent electrolyte, and the number thereof is two. The capacity of the cell 1 is 1000F, and the capacity of the cell 2 connected in series to the cell 1 is 1150F. First voltage VuIs a constant current of 2.5 V, a charging current is a constant voltage of 10 A, and a second voltage V that is an equalized voltageeIs set to 2.1V. The initial voltage of the cells 1 and 2 is 0 V, and the resistance 45 is 100Ω. A voltage control circuit corresponding to the electric double layer capacitor is shown in FIG.
[0072]
In FIG. 6, since the charging current is a constant current, the voltage V between the terminals of the cells 1 and 2c1, Vc2Each rises linearly. Then, the cell 1 having a small capacity is first supplied with 2.5V (first voltage Vu) At time t2To reach. Only one stage cell has the first voltage VuEven when the voltage reaches the switching circuit, the switching element in the voltage detection circuit is turned on, the rated voltage detection signal is sent from the photocoupler 31 to the current control circuit 308, and the supply of the charging current is stopped (see FIG. 5). At this time, the voltage between the terminals of the cell 2 is 2.17V.
[0073]
Note that the switching elements connected to the cells 1 and 2 in parallel are both equalized voltage Ve(Set 2.1V) is turned on when passing. t0≒ 210sec, t1≈ 242 sec. Cell 2 has a voltage between its terminals of 2.1V tThreeCell 1 is similarly discharged to time tFourUntil discharged.
[0074]
And t2V afterC1The change in voltage is VC1≒ 2.5exp (-t / τ1) And τ1≒ R ・ C1= 100Ω ・ 1000F = 10Fivesec, t is t2It is the elapsed time from. VC2The change in voltage is VC2≒ 2.17exp (-t / τ2) And τ2≒ R ・ C2= 100Ω · 1150F = 1.15 x 10Fivesec.
[0075]
From this, t in FIG.Three≒ 4000sec, tFourIt can be seen that ≈18000 sec. Further, the discharge current maximum value i of the cell 11Is about 25 mA (i1≒ 2.5V / 100Ω = 25mA). Maximum discharge current i of cell 22Is about 22 mA (i2≒ 2.17V / 100Ω).
[0076]
In Example 1, since the discharge current is small, heat generation in the discharge circuit including the NPN transistor 39 and the resistor 45 is small. The maximum instantaneous value P = 2.5V · 25 mA = 62.5 mW is not a problem. The discharge circuit is t0~ T2However, since the current flowing through the circuit is small and sufficiently small compared with the charging current (10A >> 25 mA), the function of the discharging circuit during charging can be ignored.
[0077]
As described above, even when cells having different capacities are used, after the above-described adjusted discharge, the voltage between the terminals of each cell is the equalized voltage V 2.eMaintained. That is, the second voltage V in which the inter-terminal voltages of all cells are equalized voltages.eAre almost in line with each other.
[0078]
In FIG. 6, when charging is completed, both the cells 1 and 2 have the second voltage VeIt was over. However, the inter-terminal voltage of all cells is not necessarily the second voltage VeIt doesn't need to be charged beyond. That is, the second voltage VeExceeds the second voltage V due to discharge.eThe voltage is dropped toward On the other hand, the second voltage VeIn a cell having the following inter-terminal voltage, the inter-terminal voltage is maintained without discharging. Therefore, the voltage difference between the two is reduced, and the second voltage V, which is an equalized voltage.eIf the above-described adjustment discharge operation is repeated so as to coincide with each other, all the cells almost coincide with the equalization voltage.
[0079]
In Example 2 and Example 3, cells having the conditions shown in Table 1 were used. This is an electric double layer capacitor device when cells having capacitance values of 1225F, 1204F, and 1185F are connected in series in three stages. Using the circuit shown in FIG. 5, both the charging current and the emission current were set to 25A. Table 2 shows the circuit conditions and operation of Example 2, and Table 3 shows the circuit conditions and operation of Example 3. In Example 2, equalization of the voltage between terminals could be achieved within 20 mV after the first adjustment discharge. After the second adjustment discharge, it was less than 10 mV. In Example 3, it was less than 10 mV.
[0080]
The difference in circuit between Example 2 and Example 3 is that the discharge resistance values corresponding to the cells are different by 5 times. Further, FIG. 15 and Table 4 show the state of the driving operation of the configuration example 1. Although the voltage between terminals of each cell fluctuates with the passage of time, it shows a state where the voltage is equalized within a certain time.
[0081]
[Table 1]
Figure 0003982142
[0082]
[Table 2]
Figure 0003982142
[0083]
[Table 3]
Figure 0003982142
[0084]
[Table 4]
Figure 0003982142
[0085]
In Example 3, the time required until equalization is shorter. This is because the discharge resistance is set to 5 times smaller. In Examples 2 and 3, heat generation due to the discharge current flowing through the discharge resistor is larger than that in Example 1, but heat generation can be reduced as compared with the conventional example. It is also set in consideration of the performance required for the entire electric double layer condenser device used as an auxiliary power source, for example, the time required to equalize the voltage, the cycle time for charging / discharging the power, the equalization frequency per 24 hours, etc. do it.
[0086]
The present invention effectively contributes to a device that stops at night such as an elevator. During the daytime, charging from the charger and discharging to the externally connected load are repeated. At this time, the discharge circuit consumes little power. On the other hand, voltage adjustment for equalization is performed slowly over time while equipment is stopped at night or while charging / discharging is not performed. Thereby, the variation in the voltage between the terminals of the cell is corrected.
[0087]
Further, the present invention can be used for vehicles such as electric vehicles, hybrid vehicles, and trains. FIG. 12 is a schematic diagram of the electric vehicle 400. The electric double layer capacitor device 300, the inverter 430, and the generator 440 of the present invention are mounted, and the tire 420 is driven by the motor 410. In the case of a vehicle, the electric power associated with regeneration is stored in an electric double layer capacitor device, and the electric power stored during self-running is used.
[0088]
【The invention's effect】
As described above, according to the present invention, the operation for equalization can be reliably performed. Since the voltage detection circuit and the discharge circuit are provided corresponding to the cells, discharge for adjusting the voltage is performed on the cells, and the equalized voltages can be easily arranged for the entire cells. In addition, the heat generation at this time can be kept small. The setting range of the equalization voltage can be widened not only near the upper limit voltage when used.
[0089]
Furthermore, the discharge time to reach the equalization voltage can be easily changed according to the target equipment. Since the equalization voltage can be stably achieved with high accuracy over a long period of time, power can be supplied stably. The power efficiency of the entire system is also increased.
[Brief description of the drawings]
FIG. 1 is a circuit block diagram of Configuration Example 1 of the present invention.
FIG. 2 is a waveform diagram showing an example of the operation of Configuration Example 1;
FIG. 3 is a circuit block diagram of a specific example 1 of the configuration example 1;
FIG. 4 is a circuit block diagram of a specific example 2 of the configuration example 1;
FIG. 5 is a circuit diagram of Example 1 of the present invention.
6 is a waveform diagram showing an example of the operation of Example 1. FIG.
7 is a circuit block diagram of Configuration Example 2. FIG.
FIG. 8 is a waveform diagram showing an example of the operation of Configuration Example 2;
FIG. 9 is a flowchart of Configuration Example 2;
10 is a circuit block diagram of Configuration Example 3. FIG.
FIG. 11 is a flowchart of Configuration Example 3;
FIG. 12 is a schematic diagram of an electric vehicle using the present invention.
FIG. 13 is a circuit diagram of Conventional Example 1;
FIG. 14 is a waveform diagram showing an example of the operation of Conventional Example 1.
15 is a waveform diagram showing an example of the operation of Configuration Example 1. FIG.
[Explanation of symbols]
1, 1a, 1b: Electric double layer capacitor
302: Positive terminal
304: Negative terminal
45: Resistance
27, 37: Three-terminal shunt regulator
29, 39: NPN transistors
10A, 10B: Connection terminal
31: Photocoupler
50: Voltage detection circuit
60: Discharge circuit
300: Electric double layer capacitor device
308: Current control circuit
306: Current power supply

Claims (16)

複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置において、電気二重層コンデンサの少なくとも２段に対して、１段の電気二重層コンデンサの端子間電圧を検出する電圧検出回路と、前記電圧検出回路によって制御され前記端子間電圧を放電させることができる放電回路とがそれぞれ設けられ、前記複数の電気二重層コンデンサを充電する充電電流を停止する電流制御回路が設けられ、前記充電電流によって前記複数の電気二重層コンデンサを充電する際に、前記端子間電圧が電圧上昇され、前記端子間電圧の１つが第１の電圧Ｖ1に到達され、前記電圧検出回路によって第１の電圧Ｖ 1 に到達した当該端子間電圧が検出された後に、前記電圧検出回路によって電流制御回路が動作せしめられて前記充電電流が停止され、前記端子間電圧の調整時に、前記少なくとも２段の電気二重層コンデンサの端子間電圧のうちの少なくとも１つの端子間電圧が第２の電圧Ｖ2（第１の電圧Ｖ1＞第２の電圧Ｖ2）よりも高い場合に、当該端子間電圧が前記放電回路によって降下され、その端子間電圧が第２の電圧Ｖ2以下の場合に、その端子間電圧が保持されてなることを特徴とする電気二重層コンデンサ装置。In the electric double layer capacitor device in which a plurality of electric double layer capacitors are connected in series, a voltage detection circuit for detecting a voltage between terminals of one stage of the electric double layer capacitor with respect to at least two stages of the electric double layer capacitor; A discharge circuit that is controlled by a voltage detection circuit and can discharge the voltage between the terminals, and a current control circuit that stops a charging current for charging the plurality of electric double layer capacitors is provided . when charging the plurality of electric double layer capacitor, the inter-terminal voltage is raised voltage, wherein one of the terminal voltage is reached the first voltages V 1, the voltage first voltages V 1 by the detection circuit Is detected , the current detection circuit is operated by the voltage detection circuit to stop the charging current. When adjusting the inter-terminal voltage, at least one of the inter-terminal voltages of the at least two stages of electric double layer capacitors is the second voltage V 2 (first voltage V 1 > second voltage). when V 2) higher than, between the terminal voltage is sent down descending by the discharge circuit, when the voltage between the terminals of the second voltage V 2 or less, the voltage across its terminals is held An electric double layer capacitor device. 前記放電回路と前記電圧検出回路が設けられた少なくとも２段の前記電気二重層コンデンサについては、前記充電電流による電圧上昇によって前記端子間電圧のすべてがほぼ第１の電圧Ｖ1に到達されてなる請求項１に記載の電気二重層コンデンサ装置。For the electric double layer capacitor of at least two stages provided with the discharge circuit and the voltage detection circuit, all of the inter-terminal voltages reach almost the first voltage V 1 due to the voltage increase due to the charging current. The electric double layer capacitor device according to claim 1. 前記放電回路と前記電圧検出回路が設けられた段の電気二重層コンデンサについては、前記端子間電圧の調整時に、前記端子間電圧が前記放電回路によって降下され、それぞれ第２の電圧Ｖ2に達した場合には、その時点で前記放電回路による電圧降下が停止されてなる請求項１に記載の電気二重層コンデンサ装置。Wherein the electric double layer capacitor stage discharge circuit and the voltage detection circuit is provided, during adjustment of the inter-terminal voltage, the terminal voltage is sent down descending by the discharge circuit, each second voltage V 2. The electric double layer capacitor device according to claim 1, wherein when the voltage reaches 2 , the voltage drop by the discharge circuit is stopped at that time. 電気二重層コンデンサの段数をＮとすると、３０２５≧Ｎ≧３６であり、電気二重層コンデンサ装置の放電開始電圧が１００Ｖ以上である請求項１、２または３に記載の電気二重層コンデンサ装置。  4. The electric double layer capacitor device according to claim 1, wherein when the number of stages of the electric double layer capacitor is N, 3025 ≧ N ≧ 36 and the discharge start voltage of the electric double layer capacitor device is 100 V or more. 電気二重層コンデンサの段数をＮとすると、３０≧Ｎ≧３であり、電気二重層コンデンサ装置の放電開始電圧が５０Ｖ以下である請求項１、２または３に記載の電気二重層コンデンサ装置。  4. The electric double layer capacitor device according to claim 1, wherein when the number of stages of the electric double layer capacitor is N, 30 ≧ N ≧ 3, and a discharge start voltage of the electric double layer capacitor device is 50 V or less. 複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置の電圧制御方法において、電気二重層コンデンサの少なくとも２段に対して、１段の電気二重層コンデンサの端子間電圧を検出する電圧検出回路と、前記電圧検出回路によって制御され前記端子間電圧を放電させることができる放電回路とをそれぞれ設け、前記複数の電気二重層コンデンサを充電する充電電流を停止する電流制御回路を設け、前記充電電流によって前記複数の電気二重層コンデンサを充電する際に、前記端子間電圧を電圧上昇し、その端子間電圧の１つが第１の電圧Ｖ1に到達した後に、前記電圧検出回路によって第１の電圧Ｖ 1 に到達した当該端子間電圧を検出し、前記電圧検出回路によって前記電流制御回路を動作させて前記充電電流を停止し、前記端子間電圧の調整時に、第２の電圧Ｖ2（第１の電圧Ｖ1＞第２の電圧Ｖ2）よりも高い前記端子間電圧を前記放電回路によって降下し、第２の電圧Ｖ2以下の前記端子間電圧を保持することを特徴とする電気二重層コンデンサ装置の電圧制御方法。In a voltage control method for an electric double layer capacitor device in which a plurality of electric double layer capacitors are connected in series, voltage detection for detecting a voltage between terminals of one stage of the electric double layer capacitor for at least two stages of the electric double layer capacitor A discharge circuit capable of discharging the voltage between the terminals controlled by the voltage detection circuit, and a current control circuit for stopping a charging current for charging the plurality of electric double layer capacitors. when charging the plurality of electric double layer capacitor by the current, the terminal voltage and the voltage rise, after one of the voltage between its terminals reaches the first voltage V 1, first by the voltage detecting circuit The voltage between the terminals reaching the voltage V 1 is detected, and the current detection circuit is operated by the voltage detection circuit to stop the charging current. During adjustment of the serial terminal voltage, defeated descending by the second voltage V 2 (the first voltage V 1> second voltage V 2) higher the terminal voltage than the discharge circuit, the second A voltage control method for an electric double layer capacitor device, characterized by holding the voltage between the terminals at a voltage V 2 or less. 複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置において、前記電気二重層コンデンサの少なくとも２段に対し、１段の電気二重層コンデンサの端子間電圧を検出する電圧検出回路と、前記電圧検出回路によって制御され前記端子間電圧を放電させることができる放電回路とがそれぞれ設けられ、前記電圧検出回路によって検出された前記端子間電圧が第１の電圧Ｖ1に到達したときに前記複数の電気二重層コンデンサに対する充電が停止されるように電流制御回路が設けられ、第２の電圧Ｖ2（第１の電圧Ｖ1＞第２の電圧Ｖ2）よりも高い前記端子間電圧を第２の電圧Ｖ2に向かって降下するように放電させかつ第２の電圧Ｖ2以下の前記端子間電圧を放電させない放電回路が設けられていることを特徴とする電気二重層コンデンサ装置。In the electric double layer capacitor device in which a plurality of electric double layer capacitors are connected in series, for at least two stages of the electric double layer capacitor, a voltage detection circuit that detects a voltage between terminals of the single stage electric double layer capacitor; discharge circuit and are respectively provided which can be controlled by the voltage detecting circuit discharges a voltage between said terminals, said plurality when the terminal voltage detected by the voltage detecting circuit reaches the first voltages V 1 A current control circuit is provided so as to stop the charging of the electric double layer capacitor , and the inter-terminal voltage higher than the second voltage V 2 (first voltage V 1 > second voltage V 2 ) is applied. electrical, characterized in that and is discharged to the lower descending toward the second voltage V 2 second voltage V 2 not less discharge voltage between the terminals the discharge circuit is provided Layer capacitor device. 複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置の電圧制御方法において、前記電気二重層コンデンサの少なくとも２段に対し、１段の電気二重層コンデンサの端子間電圧を検出する電圧判断手段と、前記電圧判断手段によって制御され前記端子間電圧を放電させることができる放電制御手段が設けられ、前記電圧判断手段で前記端子間電圧を検出し、前記端子間電圧の１つが第１の電圧Ｖ1以上になったときに前記複数の電気二重層コンデンサに対する充電を停止し、第２の電圧Ｖ2（第１の電圧Ｖ1＞第２の電圧Ｖ2）よりも高い前記端子間電圧を放電し、第２の電圧Ｖ2以下の前記端子間電圧を放電しないことを特徴とする電気二重層コンデンサ装置の電圧制御方法。In a voltage control method for an electric double layer capacitor device in which a plurality of electric double layer capacitors are connected in series, voltage determination for detecting a terminal voltage of one stage of the electric double layer capacitor with respect to at least two stages of the electric double layer capacitor And a discharge control means capable of discharging the inter-terminal voltage controlled by the voltage judgment means, wherein the voltage judgment means detects the inter-terminal voltage, and one of the terminal voltages is a first When the voltage V 1 or higher is reached, charging to the plurality of electric double layer capacitors is stopped, and the inter-terminal voltage is higher than the second voltage V 2 (first voltage V 1 > second voltage V 2 ). The voltage control method for the electric double layer capacitor device is characterized by not discharging the inter-terminal voltage below the second voltage V 2 . 複数の電気二重層コンデンサが直列接続された電気二重層コンデンサ装置の電圧制御回路において、前記電気二重層コンデンサの少なくとも２段に対し、１段の電気二重層コンデンサの端子間電圧を検出する電圧判断手段と、前記電圧判断手段によって制御され前記端子間電圧を放電させることができる放電制御手段とがそれぞれ設けられており、前記端子間電圧の１つが前記電圧判断手段により第１の電圧Ｖ1に到達したと判断されたときに前記複数の電気二重層コンデンサに対する充電を停止する充電停止信号を出力する表示等手段が設けられ、第２の電圧Ｖ2（第１の電圧Ｖ1＞第２の電圧Ｖ2）よりも高い前記端子間電圧が第２の電圧Ｖ2に向かって電圧降下するように放電させかつ第２の電圧Ｖ2以下の前記端子間電圧を放電させない前記放電制御手段が設けられていることを特徴とする電気二重層コンデンサ装置の電圧制御回路。In a voltage control circuit of an electric double layer capacitor device in which a plurality of electric double layer capacitors are connected in series, a voltage determination for detecting a voltage between terminals of one stage of the electric double layer capacitor with respect to at least two stages of the electric double layer capacitor means and said voltage determining means and a discharge control means provided respectively controlled can discharge the voltage across the terminals by the front Symbol voltages V 1 one first by the voltage determining means inter-terminal voltage Display means for outputting a charge stop signal for stopping the charge to the plurality of electric double layer capacitors when it is determined that the second voltage V 2 (first voltage V 1 > second) is provided. the voltage between higher the terminal than the voltage V 2) Do to discharge the discharged allowed and a second voltage V 2 following the inter-terminal voltage to the voltage drop toward the second voltage V 2 of Voltage control circuit of the electric double layer capacitor apparatus, characterized in that said discharge control means. 充電時に、前記放電回路が動作して放電電流が流れるように構成されてなる請求項１、２、３、４、５または７に記載の電気二重層コンデンサ装置。The electric double layer capacitor device according to claim 1, 2, 3, 4, 5 or 7, wherein the discharge circuit operates to discharge current during charging. 充電電流によって前記電気二重層コンデンサを充電する際に、前記放電回路が起動されないように構成されてなる請求項１、２、３、４、５または７に記載の電気二重層コンデンサ装置。The electric double layer capacitor device according to claim 1 , wherein the electric double layer capacitor is configured not to be activated when the electric double layer capacitor is charged by a charging current . 複数の電気二重層コンデンサのすべての段に、前記電圧検出回路と前記放電回路とがそれぞれ設けられてなる請求項１、２、３、４、５、７、１０または１１に記載の電気二重層コンデンサ装置。12. The electric double layer according to claim 1, wherein the voltage detection circuit and the discharge circuit are provided in all stages of the plurality of electric double layer capacitors, respectively. Capacitor device. 請求項１、２、３、４、５、７、１０、１１または１２に記載の電気二重層コンデンサ装置がモータ駆動補助電源に用いられてなる乗り物。A vehicle in which the electric double layer capacitor device according to claim 1, 2, 3, 4, 5, 7, 10, 11 or 12 is used as a motor drive auxiliary power source. 充電時に前記放電制御手段が動作して放電電流が流れるようにする請求項８または９に記載の電気二重層コンデンサ装置の電圧制御方法。The voltage control method for an electric double layer capacitor device according to claim 8 or 9, wherein the discharge control means operates during discharge to allow a discharge current to flow. 前記端子間電圧が第１の電圧ＶThe voltage between the terminals is the first voltage V １1 以上になった際に、前記放電制御手段が起動されて放電電流が流れるようにする請求項８または９に記載の電気二重層コンデンサ装置の電圧制御方法。10. The voltage control method for an electric double layer capacitor device according to claim 8, wherein the discharge control means is activated to cause a discharge current to flow when the above occurs. 複数の電気二重層コンデンサのすべての段の前記端子間電圧を検出し、すべての段の前記端子間電圧を放電させることができるように前記電圧判断手段と前記放電制御手段が構成されてなる請求項８、９、１４または１５に記載の電気二重層コンデンサ装置の電圧制The voltage determination means and the discharge control means are configured so that the voltage between the terminals of all the stages of the plurality of electric double layer capacitors can be detected and the voltage between the terminals of all the stages can be discharged. Item 16. The voltage control of the electric double layer capacitor device according to Item 8, 9, 14 or 15. 御方法。Your method.
JP2000065496A 1999-03-09 2000-03-09 Electric double layer capacitor device and voltage control method thereof Expired - Fee Related JP3982142B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000065496A JP3982142B2 (en) 1999-03-09 2000-03-09 Electric double layer capacitor device and voltage control method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6244599 1999-03-09
JP11-62445 1999-03-09
JP2000065496A JP3982142B2 (en) 1999-03-09 2000-03-09 Electric double layer capacitor device and voltage control method thereof

Publications (2)

Publication Number Publication Date
JP2000324712A JP2000324712A (en) 2000-11-24
JP3982142B2 true JP3982142B2 (en) 2007-09-26

Family

ID=26403485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000065496A Expired - Fee Related JP3982142B2 (en) 1999-03-09 2000-03-09 Electric double layer capacitor device and voltage control method thereof

Country Status (1)

Country Link
JP (1) JP3982142B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5250953B2 (en) * 2006-10-02 2013-07-31 パナソニック株式会社 Power storage circuit
JP2009131060A (en) * 2007-11-26 2009-06-11 Honda Motor Co Ltd Control system charge/discharge circuit
JP2011130551A (en) * 2009-12-16 2011-06-30 Sanyo Electric Co Ltd Power supply device and vehicle with the same
JP2012135154A (en) * 2010-12-22 2012-07-12 Denso Corp Lithium ion secondary battery charge control device
WO2012124554A1 (en) * 2011-03-17 2012-09-20 三洋電機株式会社 Power storage device, and power supply and mobile body provided therewith
WO2013008408A1 (en) * 2011-07-08 2013-01-17 Ｎｅｃエナジーデバイス株式会社 Charging control system, battery pack and charging method
FR2978625B1 (en) * 2011-07-25 2014-12-26 Renault Sa METHOD AND DEVICE FOR BALANCING BATTERIES OF ELECTRIC STORAGE BATTERIES
JPWO2014076839A1 (en) * 2012-11-19 2017-01-05 日立化成株式会社 Storage battery voltage leveling device and storage battery state monitoring system
JP6000883B2 (en) * 2013-03-21 2016-10-05 住友建機株式会社 Excavator
JP2015192461A (en) * 2014-03-27 2015-11-02 株式会社Ihi battery system
CN104467083A (en) * 2014-11-24 2015-03-25 成都贝发信息技术有限公司 Voltage-stabilized power circuit applicable to quality management system
JP2016220445A (en) * 2015-05-22 2016-12-22 住友電気工業株式会社 Voltage control device for power storage module, and voltage control method
KR102297930B1 (en) * 2016-03-08 2021-09-06 에스케이이노베이션 주식회사 Apparatus for preventing overcharge of battery and method for preventing overcharge of battery by using the same
JP6718351B2 (en) * 2016-09-28 2020-07-08 株式会社ケーヒン Voltage detector

Also Published As

Publication number Publication date
JP2000324712A (en) 2000-11-24

Similar Documents

Publication Publication Date Title
US6316917B1 (en) Apparatus having plural electric double layer capacitors and method for adjusting voltages of the capacitors
US10164442B2 (en) Battery monitoring device
JP3539424B2 (en) Electric vehicle control device
JP3982142B2 (en) Electric double layer capacitor device and voltage control method thereof
JP5865013B2 (en) Power supply device for vehicle and vehicle provided with this power supply device
US6459236B2 (en) Cell balance adjusting circuit, abnormal cell voltage detecting circuit, method of adjusting cell balance, and method of detecting abnormal cell voltage
US8508190B2 (en) Assembled battery system and assembled battery protection device
US8154253B2 (en) Cell voltage abnormality detector and cell voltage monitoring device for a multi-cell series battery
JP3931446B2 (en) Battery charge state adjustment device
JP5942083B2 (en) Capacitor device
US9184621B2 (en) Apparatus and method for compensating power of power supply device in vehicle using high-capacitance capacitor
US20070188138A1 (en) Voltage balancer device for battery pack
JP5602353B2 (en) Power supply for vehicle
US7714544B2 (en) Switching device for bi-directionally equalizing charge between energy accumulators and corresponding methods
JP2010166800A (en) Secondary battery system
JPH06504832A (en) Device for voltage supply in automobiles
US20030232237A1 (en) Voltage control apparatus for battery pack
CN1080477C (en) Circuit for detecting overcharging and overdischarging
KR20180072353A (en) Battery pack
JP2004222438A (en) Voltage balance equalization circuit for electric double-layer capacitor
JP4207408B2 (en) Charge state adjustment device and charge state detection device
WO2017159035A1 (en) Discharge circuit and power storage device
US20230053822A1 (en) Battery management device and method
US20240088645A1 (en) Circuit Arrangement, Electrical Energy Store Having a Circuit Arrangement of this Type, and Use of Said Circuit Arranagement as an Energy Store
JP3383716B2 (en) Hybrid power control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050613

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees