JP3980959B2

JP3980959B2 - Line sensor

Info

Publication number: JP3980959B2
Application number: JP2002218407A
Authority: JP
Inventors: 和久宮口
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2002-07-26
Filing date: 2002-07-26
Publication date: 2007-09-26
Anticipated expiration: 2022-07-26
Also published as: JP2004064320A; WO2004012440A1; AU2003252262A1

Description

【０００１】
【発明の属する技術分野】
本発明は、２個以上の画素部が一方向に配列されたラインセンサに関するものである。
【０００２】
【従来の技術】
ラインセンサは、撮像部と電荷出力部とを有している。撮像部は複数の画素部を有しており、複数の画素部それぞれは１つの感応部を有している。撮像部が有する複数個の感応部それぞれは、エネルギ線の入射に感応して電荷を発生し蓄積する。電荷出力部は、複数個の感応部それぞれで発生し蓄積された電荷を入力し、入力した電荷を順次出力する。
【０００３】
【発明が解決しようとする課題】
ラインセンサの感度は、感応部の面積に依存する。感度を向上させるためには、感応部の面積を大きくすればよい。しかし、このラインセンサでは、感度を向上できるものの、ノイズが増加してしまうという問題がある。
【０００４】
本発明は、上記問題点を解消する為になされたものであり、感度を向上させ、ノイズの増加を抑制したラインセンサを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係るラインセンサは、Ｎ（Ｎは２以上の整数）個の画素部が一方向に配列されたラインセンサであって、エネルギ線の入射に感応して電荷を発生し蓄積するＭ個の感応部（Ｍは２以上の整数）を各々含むＮ個の画素部を有し、Ｎ個の画素部それぞれが有するＭ個の感応部で発生し蓄積された電荷を出力する撮像部と、Ｎ個の集積部を有し、撮像部の第ｎ（ｎは１以上Ｎ以下の任意の整数）の画素部が有するＭ個の感応部で発生し蓄積された電荷を入力して第ｎの集積部で集積して蓄積し、Ｎ個の集積部それぞれで集積して蓄積した電荷を一括して出力する電荷集積部と、Ｎ個の出力部を有し、電荷集積部の第ｎの集積部から一括して出力された電荷を入力して第ｎの出力部で蓄積し、Ｎ個の出力部それぞれで蓄積した電荷を順次出力する電荷出力部と、を備え、電荷出力部は、撮像部がＭ個の感応部で電荷を発生し蓄積して該電荷を電荷集積部へ出力する期間に、その期間前にＮ個の出力部それぞれで蓄積した電荷を順次出力することを特徴とする。
【０００６】
このラインセンサによれば、撮像部にエネルギ線が入射することにより、Ｎ個の画素部それぞれに含まれるＭ個の感応部で電荷が発生し蓄積される。そして、第ｎの画素部に含まれるＭ個の感応部で発生し蓄積された電荷は、撮像部から出力され、電荷集積部に含まれる第ｎの集積部に集積して蓄積され、その後、一括して第ｎの集積部から出力される。第ｎの集積部から出力された電荷は、電荷出力部の第ｎの出力部に蓄積され、その後、第Ｎの出力部から順次出力される。従って、このラインセンサは、感度が向上し、ノイズの増加を抑制できる。
ここで、Ｎ個の出力部それぞれで予め蓄積した電荷が順次出力されることは、撮像部がＭ個の感応部で電荷を発生し蓄積して該電荷を電荷集積部へ出力する期間に、行われる。

【０００７】
また、本発明に係るラインセンサでは、第ｎの集積部の飽和電荷量は、第ｎの画素部が有するＭ個の感応部それぞれの飽和電荷量の総和よりも大きく、第ｎの出力部の飽和電荷量は、第ｎの集積部の飽和電荷量よりも大きいか、または、第ｎの集積部の飽和電荷量とほぼ等しい、ことが好適である。
【０００８】
この場合には、第ｎの集積部は、第ｎの画素部に含まれるＭ個の感応部それぞれで発生し蓄積された電荷を集積して蓄積でき、第ｎの出力部は、第ｎの集積部から一括して出力された電荷を蓄積できる。
【０００９】
また、本発明に係るラインセンサでは、撮像部は、第（ｍ−１）の感応部（ｍは２以上Ｍ以下の任意の整数）で発生し蓄積された電荷を第ｍの感応部から第（Ｍ−１）の感応部までの（Ｍ−ｍ）個の感応部を経由して第Ｍの感応部に転送するとともに、Ｍ個の感応部それぞれで発生し蓄積された電荷を第Ｍの感応部で発生し蓄積された電荷から順次に電荷集積部に出力するのが好適である。この場合には、Ｍ個の感応部それぞれで発生し蓄積された電荷を順次に電荷集積部に出力でき、ラインセンサの構成を簡素化することができる。
また、本発明に係るラインセンサでは、Ｍ個の感応部、Ｎ個の集積部およびＮ個の出力部には、それぞれ異なる種類のクロック信号が供給されるのが好適である。
【００１０】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素または相当する要素には同一の符号を付し、重複する説明は省略する。
【００１１】
先ず、本発明に係るラインセンサの実施形態について説明する。図１は、本実施形態に係るラインセンサ１００の構成を示す図である。このラインセンサ１００は、撮像部１０と、電荷集積部２０と、電荷出力部３０と、読出部４０とを有している。また、これらの要素は、半導体基板１上に設けられている。
【００１２】
撮像部１０は、第１の画素部１１₁から第Ｎの画素部１１_N（Ｎは２以上の整数）までのＮ個の画素部１１₁〜１１_Nを有している。このＮ個の画素部１１₁〜１１_Nは、一方向に配列されている。
【００１３】
第ｎの画素部１１_n（ｎは１以上Ｎ以下の任意の整数）には、第１の感応部１２_1,nから第Ｍの感応部１２_M,nまでのＭ個の感応部１２_1,n〜１２_M,n（Ｍは２以上の整数）が配列されている。つまり、この撮像部１０は、Ｍ行Ｎ列に配置されたＭ×Ｎ個の感応部１２_1,1〜１２_M,Nを有している。以下、第１の画素部１１₁から第Ｎの画素部１１_Nに向かう方向を水平方向とし、第ｎの画素部１１_nが有する第１の感応部１２_1,nから第Ｍの感応部１２_M,nに向かう方向を垂直方向とする。
【００１４】
このＭ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれは、エネルギ線（Ｘ線、可視光、赤外線、紫外線など）の入射に感応して電荷を発生し、その発生した電荷を蓄積する。また、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれは、クロック信号Ｐ１Ｖ，Ｐ２Ｖを入力する。クロック信号Ｐ１Ｖは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、半導体基板１の端子２ａに入力し、端子２ａを介してＭ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力される。同様に、クロック信号Ｐ２Ｖは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、半導体基板１の端子２ｂに入力し、端子２ｂを介してＭ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力される。
【００１５】
また、第ｎの画素部１１_nが有する第（ｍ−１）の感応部１２_m-1,n（ｍは２以上Ｍ以下の任意の整数）は、電荷を転送できるように第ｍの感応部１２_m,nと接続されており、クロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルがハイ（Ｈ）レベルとロウ（Ｌ）レベルとで切り替えられることにより、自己で発生し蓄積された電荷を第ｍの感応部１２_m,nに転送する。そして、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれで発生し蓄積された電荷は、クロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルがＨレベルとＬレベルとで切り替えられることにより、順次に垂直方向に転送されて、撮像部１０から電荷集積部２０に出力される。なお、電荷の出力については、図５（ａ）を用いて後述する。
【００１６】
電荷集積部２０は、第１の集積部２１₁から第Ｎの集積部２１_NまでのＮ個の集積部２１₁〜２１_Nを有している。電荷集積部２０の第ｎの集積部２１_nは、電荷を入力できるように撮像部１０の第ｎの画素部１１_nと接続されており、撮像部１０の第ｎの画素部１１_nから出力された電荷を入力して蓄積する。第ｎの集積部２１_nの飽和電荷量は、第ｎの画素部１１_nが有するＭ個の感応部１２_1,n〜１２_M,nそれぞれの飽和電荷量の総和よりも大きい。また、電荷集積部２０は、アルミニウム等の金属で遮光されている。
【００１７】
第ｎの集積部２１_nは、第ｎの画素部１１_nが有するＭ個の感応部１２_1,n〜１２_M,nそれぞれで発生し蓄積された電荷すべてを蓄積する。すなわち、第ｎの集積部２１_nは、第ｎの画素部１１_nから出力された電荷を集積して蓄積する。
【００１８】
Ｎ個の集積部２１₁〜２１_Nそれぞれは、クロック信号Ｐ１Ｖ_m，Ｐ２Ｖ_mを入力する。なお、クロック信号Ｐ１Ｖ_mは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、端子３ａに入力し、端子３ａを介してＮ個の集積部２１₁〜２１_Nそれぞれに入力される。同様に、クロック信号Ｐ２Ｖ_mは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、端子３ｂに入力し、端子３ｂを介してＮ個の集積部２１₁〜２１_Nそれぞれに入力される。
【００１９】
Ｎ個の集積部２１₁〜２１_Nそれぞれに集積され蓄積された電荷は、クロック信号Ｐ１Ｖ_m，Ｐ２Ｖ_mの論理レベルがＨレベルとＬレベルとで切り替えられることによって、垂直方向に転送されて、電荷集積部２０から電荷出力部３０に一括して出力される。詳細については、図５（ａ）を用いて後述する。
【００２０】
電荷出力部３０は、第１の出力部３１₁から第Ｎの出力部３１_NまでのＮ個の出力部３１₁〜３１_Nを有している。電荷出力部３０の第ｎの出力部３１_nは、電荷を入力できるように第ｎの集積部２１_nと接続されており、第ｎの集積部２１_nから一括して出力された電荷を入力して蓄積する。また、電荷出力部３０は、アルミニウム等の金属で遮光されている。
【００２１】
第ｎの出力部３１_nの飽和電荷量は、第ｎの集積部２１_nから入力した電荷を蓄積できるように、第ｎの集積部２１_nの飽和電荷量よりも大きいか、または、第ｎの集積部２１_nの飽和電荷量とほぼ等しい。特に、第ｎの出力部３１_nの飽和電荷量が第ｎの集積部２１_nの飽和電荷量とほぼ等しい場合には、第ｎの出力部３１_nの飽和電荷量が第ｎの集積部２１_nの飽和電荷量よりも大きい場合に比べて、電荷出力部３０の面積を小さくすることができる。
【００２２】
また、Ｎ個の出力部３１₁〜３１_Nそれぞれは、クロック信号Ｐ１Ｈ，Ｐ２Ｈを入力する。なお、クロック信号Ｐ１Ｈは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、端子４ａに入力し、端子４ａを介してＮ個の出力部３１₁〜３１_Nそれぞれに入力される。同様に、クロック信号Ｐ２Ｈは、ラインセンサ１００とは別に設けられた信号出力部（図示せず）により出力され、端子４ｂに入力し、端子４ｂを介してＮ個の出力部３１₁〜３１_Nそれぞれに入力される。
【００２３】
また、第（ｘ−１）の出力部３１_x-1（ｘは２以上Ｎ以下の任意の整数）は、電荷を転送できるように第ｘの出力部３１_xと接続されており、クロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルがＨレベルとＬレベルとで切り替えられることにより、自己が入力した電荷を第ｘの出力部３１_xに転送する。そして、Ｎ個の出力部３１₁〜３１_Nそれぞれが入力して蓄積した電荷は、クロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルがＨレベルとＬレベルとで切り替えられることによって、水平方向に転送されて電荷出力部３０から読出部４０に順次に出力される。詳細については、図５（ｂ）を用いて後述する。
【００２４】
読出部４０は、電荷出力部３０が出力した電荷の量に応じた電圧値を有する電気信号を出力する。次に、読出部４０について詳細に説明する。
【００２５】
図２は、本実施形態に係るラインセンサ１００が有する読出部４０の構成を説明する図である。読出部４０は、サミングゲート部４１とアウトプットゲート部４２とフローティングディフュージョン４３と電荷リセット用ＭＯＳＦＥＴ４４と電荷電圧変換用ＭＯＳＦＥＴ４５とを含む。
【００２６】
サミングゲート部４１は、電荷出力部３０が有する第Ｎの出力部３１_Nと接続されており、第Ｎの出力部３１_Nから出力された電荷を入力して蓄積する。このサミングゲート部４１を制御するサミングゲート電極５１は、端子ＳＧに接続されている。端子ＳＧは、ラインセンサ１００とは別に設けられたクロック信号Ｐ１Ｈ_SGを出力する信号出力部（図示せず）と接続されている。この読出部４０の動作は、図５（ｂ）を用いて後述する。
【００２７】
また、サミングゲート部４１は、Ｎ個の集積部２１₁〜２１_Nそれぞれと同様に、Ｎ個の出力部３１₁〜３１_Nから出力される電荷を集積可能となっている。たとえば、サミングゲート部４１は、第１の出力部３１₁および第２の出力部３１₂それぞれに入力された電荷を集積し、第３の出力部３１₃および第４の出力部３１₄それぞれに入力された電荷を集積し、他の出力部３１₅〜３１_Nそれぞれに入力された電荷についてもこれと同様に集積する。このように、第ｎの集積部２１_nだけでなくサミングゲート部４１で電荷を集積することによって、撮像部１０が有するＭ×Ｎ個の感応部１２_1,1〜１２_M,Nで発生し蓄積された電荷を垂直方向に集積するだけでなく、水平方向にも集積できるようにしている。
【００２８】
また、サミングゲート部４１が入力して蓄積した電荷は、クロック信号Ｐ１Ｈ_SGの論理レベルがＨレベルとＬレベルとで切り替えられることによって、サミングゲート部４１からアウトプットゲート４２に出力される。
【００２９】
アウトプットゲート部４２は、サミングゲート部４１と接続されており、サミングゲート部４１から出力された電荷を入力する。このアウトプットゲート部４２を制御するアウトプットゲート電極５２は、端子ＯＧと接続されており、端子ＯＧから一定の電圧値を有する電圧が入力される。また、アウトプットゲート部４２は、自己に入力されている一定の電圧値を有する電圧により、電荷の逆流を防止する。
【００３０】
サミングゲート部４１から出力された電荷は、このアウトプットゲート部４２を通過し、フローティングディフュージョン４３に到達する。
【００３１】
このフローティングディフュージョン４３は、電荷が流入していない場合には一定の電位を有し、電荷が流入することでその電位が変化する。また、フローティングディフュージョン４３は、接続点Ａに接続されている。この接続点Ａは、電荷リセット用ＭＯＳＦＥＴ４４のソース端子に接続されている。
【００３２】
この電荷リセット用ＭＯＳＦＥＴ４４のゲート端子は、端子ＲＧと接続されている。端子ＲＧは、リセット信号Ｐ_RGを入力する。なお、リセット信号Ｐ_RGは、ラインセンサ１００とは別に設けられたリセット信号Ｐ_RGを出力する信号出力部（図示せず）によって端子ＲＧに出力され、端子ＲＧを介して電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力される。
【００３３】
この信号出力部は、論理レベルがＨレベルとＬレベルとのうちどちらかのリセット信号Ｐ_RGを出力する。論理レベルがＬレベルであるリセット信号Ｐ_RGが電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力されているときは、電荷リセット用ＭＯＳＦＥＴ４４は非導通状態となり、論理レベルがＨレベルであるリセット信号出力部Ｐ_RGが電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力されているときは、電荷リセット用ＭＯＳＦＥＴ４４は導通状態となる。
【００３４】
端子ＲＤは、電荷リセット用ＭＯＳＦＥＴ４４のドレイン端子に接続されており、一定の正の電圧値を有する電圧が入力される。この電荷リセット用ＭＯＳＦＥＴ４４が導通状態にあるときは、フローティングディフュージョン４３に流入した電荷を排出することができ、フローティングディフュージョン４３をもとの一定の電位にもどすことができる。
【００３５】
また、接続点Ａは、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に接続されている。フローティングディフュージョン４３が一定の電位の時には、電圧値Ｖ_CCを有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力され、フローティングディフュージョン４３に電荷が流入したときには、流入した電荷の量に応じた電圧値Ｖ_eが電圧値Ｖ_CCから減じられ、その減じられた電圧値（Ｖ_CC−Ｖ_e）を有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力される。
【００３６】
電荷電圧変換用ＭＯＳＦＥＴ４５のドレイン端子は、端子ＯＤに接続されており、この端子ＯＤは、一定の正の電圧値を有する電圧が入力されている。電荷電圧変換用ＭＯＳＦＥＴ４５のソース端子は、接続点Ｂに接続されており、接続点Ｂは、抵抗４６の一端に接続されている。抵抗４６の他端は接地されている。また、接続点Ｂは、端子ＯＳに接続されている。出力としての電気信号Ｖ_OSは、この端子ＯＳから出力される。
【００３７】
次に、本実施形態に係るラインセンサ１００における動作について説明するが、その前に、電荷の転送について、電荷転送方式が２相方式である素子を例にとって説明する。なお、図３を用いた説明では、電荷が転送されて蓄積される様子を説明しているだけであり、本発明は図３を用いた説明に何ら限定されるものではない。
【００３８】
図３（ａ）は、電荷を転送する素子２００の構成を示す図であり、図３（ｂ）はポテンシャル図である。図３（ａ）に示される素子２００は、例えば表面にｎ型層が形成されたｐ型シリコン基板２０１の表面上に絶縁膜を介して電極２０２ａ〜２０２ｄが形成されている。また、電極２０２ａ，２０２ｂは、端子２０３を介して論理レベルがＨレベルまたはＬレベルであるクロック信号Ｐ１が入力され、電極２０２ｃ，２０２ｄは、端子２０４を介して論理レベルがＨレベルまたはＬレベルであるクロック信号Ｐ２が入力される。また、表面にｎ型層が形成されたｐ型シリコン基板２０１は、電極２０２ａ下のｎ型層にｐ型不純物又はｎ型不純物が拡散又はイオン注入されたバリア領域２０５ａを有し、電極２０２ｂ下のｎ型層には不純物を拡散又は注入されていない領域２０５ｂを有し、電極２０２ｃ下のｎ型層にｐ型不純物又はｎ型不純物が拡散又はイオン注入されたバリア領域２０５ｃを有し、電極２０２ｄ下のｎ型層には不純物を拡散又は注入されていない領域２０５ｄを有している。
【００３９】
例えば、クロック信号Ｐ１，Ｐ２が共にＬレベルで保持されている場合における図３（ａ）の電荷転送素子のポテンシャルプロファイルを図３（ｂ）に示す。この状態では、バリア領域２０５ａ，２０５ｃにポテンシャル井戸は発生せず、不純物が拡散又は注入されていない領域２０５ｂ，２０５ｄに、Ｌレベルの電圧Ｖ_Lに従ったポテンシャルの比較的浅いポテンシャル井戸が発生する。この為、バリア領域２０５ａ，２０５ｃよりも、不純物が拡散又は注入されていない領域２０５ｂ，２０５ｄの方がポテンシャルが高くなっている。
【００４０】
この電荷を転送する素子２００は、本実施形態に係るラインセンサ１００の撮像部１０が有する第ｎの画素部１１_nの第ｍの感応部１２_m,n、電荷集積部２０が有する第ｎの集積部２１_nおよび電荷出力部３０が有する第ｎの出力部３１_nのいずれかに対応している。端子２０３から電極２０２ａ，２０２ｂに入力されるクロック信号Ｐ１および端子２０４から電極２０２ｃ，２０２ｄに入力されるクロック信号Ｐ２は、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力されるクロック信号Ｐ１Ｖ，Ｐ２Ｖ、Ｎ個の集積部２１₁〜２１_Nそれぞれに入力されるクロック信号Ｐ１Ｖ_m，Ｐ２Ｖ_mおよびＮ個の出力部３１₁〜３１_Nそれぞれに入力されるクロック信号Ｐ１Ｈ，Ｐ２Ｈのいずれかに対応している。
【００４１】
次に、図４（ａ）および図４（ｂ）を用いて説明する。図４（ａ）は、電荷を転送する素子２００における時刻ｔ_a，ｔ_b，ｔ_cでの電荷の様子を示すポテンシャル図であり、図４（ｂ）は、電荷を転送する素子２００の電極２０２ａ〜２０２ｄに入力されるクロック信号Ｐ１，Ｐ２の論理レベルを示すタイミングチャートである。
【００４２】
先ず、時刻ｔ_aにおいて、端子２０３に入力するクロック信号Ｐ１の論理レベルがＨであり、端子２０４に入力するクロック信号Ｐ２の論理レベルがＬである。このとき、領域２０５ａ，２０５ｂのポテンシャルが高くなる。そして、電荷は、領域２０５ａ，２０５ｂのなかでもバリア領域が形成されていないポテンシャルの高い領域２０５ｂに蓄積される。
【００４３】
次に、端子２０３に入力されるクロック信号Ｐ１および端子２０４に入力されるクロック信号Ｐ２それぞれの論理レベルが切り替えられる。その切り替えの際の時刻ｔ_bでは、蓄積されていた電荷は、そのまま領域２０５ｂに蓄積されている。なお、バリア領域２０５ａ，２０５ｃはポテンシャルが低いため、電荷は転送方向と逆方向、たとえば、領域２０５ａ側に移動することはない。
【００４４】
次に、時刻ｔ_cにおいて、端子２０３に入力するクロック信号Ｐ１の論理レベルがＬであり、端子２０４に入力するクロック信号Ｐ２の論理レベルがＨである。このとき、領域２０５ｃ，２０５ｄのポテンシャルが高くなる。そして、電荷は、領域２０５ｃ，２０５ｄのなかでもバリア領域が形成されていないポテンシャルの高い領域２０５ｄに転送されて蓄積される。
【００４５】
以後、このようにクロック信号Ｐ１，Ｐ２の論理レベルがＨレベルとＬレベルとで切り替えられることによって、蓄積された電荷は順次転送方向に転送されて蓄積される。
【００４６】
次に、本実施形態に係るラインセンサ１００における動作について説明する。図５（ａ）は、本実施形態に係るラインセンサ１００が有する撮像部１０と電荷集積部２０との動作を説明するタイミングチャートであり、図５（ｂ）は、本実施形態に係るラインセンサ１００が有する電荷出力部３０と読出部４０との動作を説明するタイミングチャートである。
【００４７】
図５（ａ）を用いて説明する。但し、時刻ｔ₁以前に撮像部１０へのエネルギ線の入射が行われ、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれは、エネルギ線の入射に感応して電荷を発生し蓄積しているものとする。
【００４８】
先ず、時刻ｔ₁では、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＬであり、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＨである。このとき、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれで発生し蓄積された電荷は、クロック信号Ｐ２Ｖ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に蓄積されている。
【００４９】
そして、時刻ｔ_1,1でクロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルの切り替えが行われ、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＨとなり、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＬとなる。これにより、第１の感応部１２_1,nで発生し蓄積された電荷は、第２の感応部１２_2,nに転送されて蓄積され、第２の感応部１２_2,nで発生し蓄積された電荷は、第３の感応部１２_3,nに転送されて蓄積される。他の（Ｍ−３）個の感応部１２_3,n〜１２_M-1,nに転送されて蓄積された電荷も同様に転送されて蓄積される。また、第Ｍの感応部１２_M,nで発生し蓄積された電荷は、電荷集積部２０に出力される。
【００５０】
次に、時刻ｔ_1,2でクロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルの切り替えが行われ、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＬとなり、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＨとなる。これにより、時刻ｔ_1,1において、感応部１２_2,1〜１２_M,Nそれぞれに転送されて蓄積された電荷は、クロック信号Ｐ２Ｖ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に移動する。なお、この移動は、電荷を転送された（（Ｍ−１）×Ｎ）個の感応部１２_2,1〜１２_M,Nそれぞれのなかでの移動である。
【００５１】
そして、時刻ｔ_1,3でクロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルの切り替えが行われ、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＨとなり、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＬとなる。これにより、時刻ｔ_1,1において第２の感応部１２_2,nに転送されて蓄積された電荷は、第３の感応部１２_3,nに転送されて蓄積され、時刻ｔ_1,1において第３の感応部１２_3,nに転送されて蓄積された電荷は、第４の感応部１２_4,nに転送されて蓄積される。時刻ｔ_1,1において他の（Ｍ−４）個の感応部１２_4,n〜１２_M-1,nに転送されて蓄積された電荷も同様に転送されて蓄積される。また、時刻ｔ_1,1において、第Ｍの感応部１２_M,nに転送されて蓄積された電荷は、電荷集積部２０に出力される。
【００５２】
以後、同様に、クロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルの切り替えが行われ、電荷は電荷集積部２０に順次出力される。そして、時刻ｔ_1,2M-2に到達する。
【００５３】
時刻ｔ_1,2M-2では、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＬとなり、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＨとなる。この時には、時刻ｔ₁以前にＭ×Ｎ個の感応部１２_1,1〜１２_M,Nで発生し蓄積された電荷のうち第１の感応部１２_1,nで発生し蓄積された電荷のみが第Ｍの感応部１２_M,nに蓄積されているだけである。なお、第Ｍの感応部１２_M,nに残っている電荷は、クロック信号Ｐ２Ｖ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に移動する。これは、第Ｍの感応部１２_M,nのなかでの移動である。
【００５４】
そして、時刻ｔ_1,2M-1でクロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルの切り替えが行われ、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ１Ｖの論理レベルがＨとなり、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれに入力するクロック信号Ｐ２Ｖの論理レベルがＬとなる。この入力により、時刻ｔ_1,2M-2において、第Ｍの感応部１２_M,nに残っていた電荷は、電荷集積部２０の第ｎの集積部２１_nに出力される。
【００５５】
次に、時刻ｔ₂でクロック信号Ｐ２Ｖの論理レベルがＬになり、クロック信号Ｐ１Ｖ，Ｐ２Ｖの論理レベルが双方ともＬになる。この入力により、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれは、次のエネルギ線の入射に備える状態になる。
【００５６】
このようにして、撮像部１０は、第（ｍ−１）の感応部１２_m-1,nで発生し蓄積された電荷を第ｍの感応部１２_m,nから第（Ｍ−１）の感応部１２_M-1,nまでの（Ｍ−ｍ）個の感応部１２_m,n〜１２_M-1,nを経由して第Ｍの感応部１２_M,nに転送するとともに、Ｍ個の感応部１２_1,n〜１２_M,nそれぞれで発生し蓄積された電荷を第Ｍの感応部１２_M,nで発生し蓄積された電荷から順次に電荷集積部２０に出力する。
【００５７】
また、時刻ｔ₁から時刻ｔ₂までの期間では、Ｎ個の集積部２１₁〜２１_Nそれぞれに入力されるクロック信号Ｐ１Ｖ_m，Ｐ２Ｖ_mの論理レベルの切り替えが行われない。すなわち、電荷集積部２０は、電荷出力部３０に電荷を出力しない。よって、時刻ｔ₁から時刻ｔ₂までの期間では、第ｎの画素部１１_nのＭ個の感応部１２_1,n〜１２_M,nそれぞれで発生し蓄積された電荷は、電荷集積部２０の第ｎの集積部２１_nに集積されて蓄積される。
【００５８】
また、時刻ｔ₂では、第ｎの集積部２１_nに集積されて蓄積された電荷は、クロック信号Ｐ１Ｖ_m（論理レベルがＨ）によって形成された第ｎの集積部２１_n内のポテンシャルの高い領域に集積されて蓄積されている。
【００５９】
その後、時刻ｔ_2,1でクロック信号Ｐ１Ｖ_m，Ｐ２Ｖ_mの論理レベルの切り替えが行われ、Ｎ個の集積部２１₁〜２１_Nそれぞれに入力するクロック信号Ｐ１Ｖ_mの論理レベルがＬとなり、Ｎ個の集積部２１₁〜２１_Nそれぞれに入力するクロック信号Ｐ２Ｖ_mの論理レベルがＨとなる。これにより、Ｎ個の集積部２１₁〜２１_Nそれぞれに集積されて蓄積されていた電荷は、クロック信号Ｐ２Ｖ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に移動する。これは、Ｎ個の集積部２１₁〜２１_Nそれぞれのなかでの移動である。
【００６０】
そして、時刻ｔ₃でクロック信号Ｐ１Ｖ_m，Ｐ２Ｖ_mの論理レベルの切り替えが行われ、Ｎ個の集積部２１₁〜２１_Nそれぞれに入力するクロック信号Ｐ１Ｖ_mの論理レベルがＨとなり、Ｎ個の集積部２１₁〜２１_Nそれぞれに入力するクロック信号Ｐ２Ｖ_mの論理レベルがＬとなる。これにより、時刻ｔ₂において、第ｎの集積部２１_nに集積され蓄積されていた電荷は、第ｎの出力部３１_nに一括して出力される。
【００６１】
図５（ｂ）を用いて説明する。なお、ここでは、クロック信号Ｐ１Ｈ_SGが入力される端子ＳＧとクロック信号Ｐ１Ｈが入力される端子４ａとが短絡されているものとする。
【００６２】
先ず、時刻ｔ₃では、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力するクロック信号Ｐ１Ｈの論理レベルがＬであり、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力するクロック信号Ｐ２Ｈの論理レベルがＨである。従って、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力された電荷は、クロック信号Ｐ２Ｈ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に蓄積されている。
【００６３】
そして、時刻ｔ_3,1でクロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルの切り替えが行われ、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力するクロック信号Ｐ１Ｈの論理レベルがＨとなり、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力するクロック信号Ｐ２Ｈの論理レベルがＬとなる。これにより、時刻ｔ₃において第１の出力部３１₁に蓄積されていた電荷は、第２の出力部３１₂に転送されて蓄積され、時刻ｔ₃において第２の出力部３１₂に蓄積されていた電荷は、第３の出力部３１₃に転送されて蓄積される。また、時刻ｔ₃において他の（Ｎ−３）個の出力部３１₃〜３１_N-1に蓄積されていた電荷も同様に転送されて蓄積される。また、時刻ｔ₃において、第Ｎの出力部３１_Nに蓄積されていた電荷は、読出部４０に出力され、読出部４０のサミングゲート部４１を制御するサミングゲート電極５１に入力される。
【００６４】
また、時刻ｔ_3,1において電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力するリセット信号Ｐ_RGの論理レベルがＨとなる。これによりフローティングディフュージョン４３に流入していた電荷は排出され、もとの一定の電位にもどり、接続点Ａの電圧は、電圧値Ｖ_CCを有するようになる。その後、電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力するリセット信号Ｐ_RGの論理レベルがＬとなる。なお、このときに電気信号Ｖ_OSが変化するのは、端子ＲＤに入力されている一定の正の電圧値を有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力されるためである。
【００６５】
次に、時刻ｔ_3,2でクロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルの切り替えが行われ、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力するクロック信号Ｐ１Ｈの論理レベルがＬとなり、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力するクロック信号Ｐ２Ｈの論理レベルがＨとなる。これにより、時刻ｔ_3,1において（Ｎ−１）個の出力部３１₂〜３１_Nそれぞれに転送されて蓄積された電荷は、クロック信号Ｐ２Ｈ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に移動する。なお、この移動は、電荷を転送されて蓄積された（Ｎ−１）個の出力部３１₂〜３１_Nそれぞれのなかでの移動である。
【００６６】
また、時刻ｔ_3,2ではクロック信号Ｐ１Ｈと同じ信号（クロック信号Ｐ１Ｈ_SG）がサミングゲート部４１を制御するサミングゲート電極５１に入力され、時刻ｔ_3,1においてサミングゲート部４１に蓄積された電荷が、アウトプットゲート部４２に出力される。そして、この電荷は、アウトプットゲート部４２を通過し、フローティングディフュージョン４３に流入する。
【００６７】
このとき、フローティングディフュージョン４３が有する電位が変化し、流入した電荷の量に応じた電圧値Ｖ_eが、電圧値Ｖ_CCから減じられて、その減じられた電圧値（Ｖ_CC−Ｖ_e）を有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力される。これにより、電気信号Ｖ_OSは、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に電圧値Ｖ_CCを有する電圧が入力されているときよりもその電圧値が低くなる。
【００６８】
そして、時刻ｔ_3,3でクロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルの切り替えが行われ、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力するクロック信号Ｐ１Ｈの論理レベルがＨとなり、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力するクロック信号Ｐ２Ｈの論理レベルがＬとなる。これにより、時刻ｔ_3,1において第２の出力部３１₂に転送されて蓄積された電荷は、第３の出力部３１₃に転送されて蓄積され、時刻ｔ_3,1において第３の出力部３１₃に転送されて蓄積された電荷は、第４の出力部３１₄に転送されて蓄積される。時刻ｔ_3,1において他の（Ｎ−４）個の出力部３１₄〜３１_N-1に転送されて蓄積された電荷についても同様に転送されて蓄積される。また、時刻ｔ_3,1において、第Ｎの出力部３１_Nに転送されて蓄積された電荷は、読出部４０に出力され、読出部４０のサミングゲート部４１に入力される。
【００６９】
また、時刻ｔ_3,3において電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力するリセット信号Ｐ_RGの論理レベルがＨとなる。これによりフローティングディフュージョン４３に流入していた電荷は排出され、もとの一定の電位にもどり、接続点Ａの電圧は、電圧値Ｖ_CCを有するようになる。その後、電荷リセット用ＭＯＳＦＥＴ４４のゲート端子に入力するリセット信号Ｐ_RGの論理レベルがＬとなる。なお、このときに電気信号Ｖ_OSが変化するのは、端子ＲＤに入力されている一定の正の電圧値を有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力されるためである。
【００７０】
次に、時刻ｔ_3,4でクロック信号Ｐ１Ｈ，Ｐ２Ｈの論理レベルの切り替えが行われ、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力するクロック信号Ｐ１Ｈの論理レベルがＬとなり、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力するクロック信号Ｐ２Ｈの論理レベルがＨとなる。これにより、時刻ｔ_3,3において（Ｎ−２）個の出力部３１₃〜３１_Nそれぞれに転送されて蓄積された電荷は、クロック信号Ｐ２Ｈ（論理レベルがＨ）によって形成されたポテンシャルの高い領域に移動する。なお、この移動は、電荷を転送されて蓄積された（Ｎ−２）個の出力部３１₃〜３１_Nそれぞれのなかでの移動である。
【００７１】
また、時刻ｔ_3,3においてサミングゲート部４１に入力し蓄積されていた電荷は、クロック信号Ｐ１Ｈと同じ信号（クロック信号Ｐ１Ｈ_SG）が入力されるためアウトプットゲート部４２に出力される。そして、この電荷は、アウトプットゲート部４２を通過し、フローティングディフュージョン４３に流入する。
【００７２】
このとき、フローティングディフュージョン４３が有する電位が変化し、流入した電荷の量に応じた電圧値Ｖ_eが、電圧値Ｖ_CCから減じられて、その減じられた電圧値（Ｖ_CC−Ｖ_e）を有する電圧が、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に入力される。これにより、電気信号Ｖ_OSは、電荷電圧変換用ＭＯＳＦＥＴ４５のゲート端子に電圧値Ｖ_CCを有する電圧が入力されているときよりもその電圧値が低くなる。
【００７３】
そして時刻ｔ_3,5に到達する。時刻ｔ_3,5以降では、時刻ｔ_3,3から時刻ｔ_3,5までに行われた動作と同様の動作が繰り返され、電荷出力部３０のＮ個の出力部３１₁〜３１_Nそれぞれに入力された電荷を読出部４０に順次出力し、読出部４０が入力した電荷を電気信号として順次出力する。
【００７４】
以上より、本実施形態に係るラインセンサ１００は、第ｎの画素部１１_nにＭ個の感応部１２_1,n〜１２_M,nを備え、第ｎの画素部１１_nが有するＭ個の感応部１２_1,n〜１２_M,nそれぞれで発生し蓄積された電荷を第ｎの集積部２１_nで集積して蓄積するので、感度が向上し、ノイズの増加を抑制できる。
【００７５】
また、本実施形態に係るラインセンサ１００は、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまでの時間を短縮することができる。この時間の短縮を図６を用いて説明する。
【００７６】
図６は、本実施形態に係るラインセンサ１００の撮像部１０、電荷集積部２０および電荷出力部３０の動作を説明するタイミングチャートである。ラインセンサ１００の撮像部１０にエネルギ線が常に入射している。エネルギ線が入射すると、撮像部１０のＮ個の画素部１１₁〜１１_Nが有するＭ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれは電荷を発生させる。そして、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれは、その発生した電荷を蓄積していく。
【００７７】
時刻ｔ₀から時刻ｔ₁までの期間に、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれで発生し蓄積された電荷は、電荷集積部２０に順次出力される。そして、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれで発生し蓄積された電荷すべてが、時刻ｔ₁までに電荷集積部２０に集積して蓄積される。その後、時刻ｔ₁から時刻ｔ₂までの期間に、電荷集積部２０により、集積して蓄積した電荷が電荷出力部３０に一括して出力される。
【００７８】
次に、時刻ｔ₂から時刻ｔ₃までの期間に、電荷出力部３０により、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力された電荷が、読出部４０に順次出力される。そして、電荷出力部３０は、時刻ｔ₃までに入力した電荷すべてを読出部４０に出力する。
【００７９】
また、時刻ｔ₂から時刻ｔ₃までの期間には、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nで発生し蓄積された電荷すべてが電荷集積部２０に出力される。つまり、エネルギ線の入射により電荷がＭ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれで発生し蓄積され、撮像部１０がその電荷を電荷集積部２０へ出力する期間（時刻ｔ₂から時刻ｔ₃までの期間）に、電荷出力部３０は読出部４０へ電荷を出力する。
【００８０】
その後、時刻ｔ₃から時刻ｔ₄までの期間に、電荷集積部２０により、集積して蓄積した電荷が電荷出力部３０に一括して出力される。そして、時刻ｔ₄から時刻ｔ₅までの期間に、電荷出力部３０により、Ｎ個の出力部３１₁〜３１_Nそれぞれに入力された電荷が、読出部４０に順次出力され、時刻ｔ₅までに入力した電荷すべてが読出部４０に出力される。また、時刻ｔ₄から時刻ｔ₅までの期間に、Ｍ×Ｎ個の感応部１２_1,1〜１２_M,Nで発生し蓄積された電荷すべてが電荷集積部２０に出力される。以後、ラインセンサ１００は、時刻ｔ₂から時刻ｔ₅までの期間に行われた動作を繰り返す。
【００８１】
このように、本実施形態に係るラインセンサ１００では、時刻ｔ₂から時刻ｔ₃までの期間などに、エネルギ線の入射およびＭ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれで発生し蓄積された電荷を電荷集積部２０に出力する動作を行いながら、Ｎ個の出力部３１₁〜３１_Nそれぞれに蓄積されている電荷を読出部４０に順次出力する動作を行うので、このラインセンサ１００は、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻ｔ₀から時刻ｔ₂まで、時刻ｔ₂から時刻ｔ₄まで）の時間を短縮することができる。
【００８２】
たとえば、第（ｍ−１）の感応部１２_m-1,nが、自己に蓄積されている電荷を第ｍの感応部１２_m,nに転送するのに５μｓ（マイクロ秒）の時間がかかるとし、また、第Ｍの感応部１２_M,nが、自己に蓄積されている電荷を電荷集積部２０に出力するのにも５μｓの時間がかかるとする。また、第（ｘ−１）の出力部３１_x-1が、自己に蓄積されている電荷を第ｘの出力部３１_xに転送するのに０．１μｓの時間がかかるとし、第Ｎの出力部３１_Nが、自己に蓄積されている電荷を読出部４０に出力するのにも０．１μｓの時間がかかるとする。
【００８３】
今、仮に、Ｍ＝１２８であり、Ｎ＝１０２４であるとする。この場合には、１２８×１０２４個の感応部１２_1,1〜１２_128,1024それぞれに蓄積されている電荷すべてを撮像部１０から電荷集積部２０に出力するのにかかる時間は、１２８（個）×５（μｓ）＝６４０μｓとなる。
【００８４】
また、１０２４個の出力部３１₁〜３１₁₀₂₄それぞれに蓄積されている電荷すべてを読出部４０に出力するのにかかる時間は、１０２４（個）×０．１（μｓ）＝１０２．４μｓとなる。しかし、本実施形態に係るラインセンサ１００は、図６を用いて説明したように、エネルギ線の入射および１２８×１０２４個の感応部１２_1,1〜１２_128,1024それぞれで発生し蓄積された電荷を電荷集積部２０に出力する動作を行いながら、１０２４個の出力部３１₁〜３１₁₀₂₄それぞれに蓄積されている電荷を読出部４０に順次出力する動作を行っているので、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻ｔ₀から時刻ｔ₃まで、時刻ｔ₃から時刻ｔ₆まで）の時間は、（６５５＋Ｔ）μｓである。なお、電荷集積部２０から電荷出力部３０に電荷を一括して出力する時間を１５μｓとし、１回のエネルギ線の入射時間をＴμｓとする。
【００８５】
エネルギ線の入射および１２８×１０２４個の感応部１２_1,1〜１２_128,1024それぞれで発生し蓄積された電荷を電荷集積部２０に出力する動作を行った後に、１０２４個の出力部３１₁〜３１₁₀₂₄それぞれに蓄積されている電荷を読出部４０に順次出力する動作を行わざるをえない場合は、（７５７．４＋Ｔ）μｓの時間がかかってしまう。
【００８６】
このように、エネルギ線の入射およびＭ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれで発生し蓄積された電荷を電荷集積部２０に出力する動作を行いながら、Ｎ個の出力部３１₁〜３１_Nそれぞれに蓄積されている電荷を読出部４０に順次出力する動作を行うことで、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻ｔ₀から時刻ｔ₃まで、時刻ｔ₃から時刻ｔ₆まで）の時間を短縮することことができる。
【００８７】
また、Ｍ＝１６であり、Ｎ＝１０２４であるとすると、撮像部１０から電荷すべてを出力するのにかかる時間は、８０μｓとなり、電荷出力部３０に蓄積されている電荷すべてを出力するのにかかる時間は、１０２．４μｓとなり、両者は、ほぼ同じ時間となる。この場合には、エネルギ線の入射およびＭ×Ｎ個の感応部１２_1,1〜１２_M,Nそれぞれで発生し蓄積された電荷を電荷集積部２０に出力する動作を行いながら、Ｎ個の出力部３１₁〜３１_Nそれぞれに蓄積されている電荷を読出部４０に順次出力する動作を行うことで、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻ｔ₀から時刻ｔ₃まで、時刻ｔ₃から時刻ｔ₆まで）の時間を無駄無く、より効率的に短縮することができる。
【００８８】
以上、本実施形態に係るラインセンサ１００によれば、Ｍ×Ｎ個の感応部１２_1,1〜１２_N,Mがエネルギ線の入射により電荷を発生し蓄積して、撮像部１０がその電荷を電荷集積部２０に出力する間に、電荷出力部３０が読出部４０へ電荷を出力するので、撮像部１０へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻ｔ₀から時刻ｔ₃まで、時刻ｔ₃から時刻ｔ₆まで）の時間を短縮することことができる。
【００８９】
【発明の効果】
以上、詳細に説明したとおり、本発明に係るラインセンサは、Ｎ個の画素部それぞれが複数個の感応部を有し、第ｎの画素部が有する複数個の感応部それぞれで発生し蓄積した電荷が第ｎの集積部で集積されて蓄積されるので、感度を向上させ、ノイズの増加を抑制できる。
【図面の簡単な説明】
【図１】本実施形態に係るラインセンサ１００の構成を示す図である。
【図２】本実施形態に係るラインセンサ１００が有する読出部４０の構成を説明する図である。
【図３】（ａ）は、電荷を転送する素子２００の構成を示す図であり、（ｂ）はポテンシャル図である。
【図４】（ａ）は、電荷を転送する素子２００における時刻ｔ_a，ｔ_b，ｔ_cでの電荷の様子を示すポテンシャル図であり、（ｂ）は、電荷を転送する素子２００の電極２０２ａ〜２０２ｄに入力されるクロック信号Ｐ１，Ｐ２の論理レベルを示すタイミングチャートである。
【図５】（ａ）は、本実施形態に係るラインセンサ１００が有する撮像部１０と電荷集積部２０との動作を説明するタイミングチャートであり、（ｂ）は、本実施形態に係るラインセンサ１００が有する電荷出力部３０と読出部４０との動作を説明するタイミングチャートである。
【図６】本実施形態に係るラインセンサ１００の撮像部１０、電荷集積部２０および電荷出力部３０の動作を説明するタイミングチャートである。
【符号の説明】
１０…撮像部、１１₁〜１１_N…画素部、１２_1,1〜１２_M,N…感応部、２０…電荷集積部、２１₁〜２１_N…集積部、３０…電荷出力部、３１₁〜３１_N…出力部、１００…ラインセンサ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a line sensor in which two or more pixel portions are arranged in one direction.
[0002]
[Prior art]
The line sensor has an imaging unit and a charge output unit. The imaging unit has a plurality of pixel units, and each of the plurality of pixel units has one sensitive unit. Each of the plurality of sensitive units included in the imaging unit generates and accumulates charges in response to the incidence of energy rays. The charge output unit inputs the charges generated and accumulated in each of the plurality of sensitive units, and sequentially outputs the input charges.
[0003]
[Problems to be solved by the invention]
The sensitivity of the line sensor depends on the area of the sensitive part. In order to improve the sensitivity, the area of the sensitive part may be increased. However, although this line sensor can improve sensitivity, there is a problem that noise increases.
[0004]
The present invention has been made to solve the above problems, and an object of the present invention is to provide a line sensor that improves sensitivity and suppresses an increase in noise.
[0005]
[Means for Solving the Problems]
  The line sensor according to the present invention is a line sensor in which N (N is an integer of 2 or more) pixel units are arranged in one direction, and generates and accumulates charges in response to incident energy rays. An imaging unit that outputs N charges that are generated and accumulated in the M sensitive units included in each of the N pixel units, each of which includes N pixel units including M sensitive units (M is an integer of 2 or more); It has N integration units, and inputs the charges generated and accumulated in the M sensitive units of the nth pixel unit (n is an arbitrary integer between 1 and N) of the imaging unit. A charge integration unit that accumulates and accumulates in the integration unit, and collectively outputs the charges accumulated and accumulated in each of the N integration units; and an nth integration unit of the charge integration unit. The charge output from the output unit is input and stored in the nth output unit, and the charge stored in each of the N output units is sequentially output. Provided that a charge output portion, aThe charge output unit sequentially stores the charges accumulated in each of the N output units during the period in which the imaging unit generates and accumulates charges in the M sensitive units and outputs the charges to the charge accumulation unit. OutputIt is characterized by that.
[0006]
  According to this line sensor, when energy rays are incident on the imaging unit, charges are generated and accumulated in the M sensitive units included in each of the N pixel units. Then, the charges generated and accumulated in the M sensitive units included in the nth pixel unit are output from the imaging unit, accumulated and accumulated in the nth accumulation unit included in the charge accumulation unit, and then The data are collectively output from the nth accumulation unit. The charges output from the nth integration unit are accumulated in the nth output unit of the charge output unit, and then sequentially output from the Nth output unit. Therefore, this line sensor has improved sensitivity and can suppress an increase in noise.
  Here, the charges accumulated in advance in each of the N output units are sequentially output in a period in which the imaging unit generates and accumulates charges in the M sensitive units and outputs the charges to the charge accumulation unit. Done.

[0007]
In the line sensor according to the present invention, the saturated charge amount of the nth integrated unit is larger than the sum of the saturated charge amounts of the M sensitive units included in the nth pixel unit, and the nth output unit It is preferable that the saturation charge amount is larger than the saturation charge amount of the nth integrated portion or approximately equal to the saturated charge amount of the nth integrated portion.
[0008]
In this case, the nth integration unit can accumulate and store the charges generated and accumulated in each of the M sensitive units included in the nth pixel unit, and the nth output unit can store the nth output unit. Charges collectively output from the integration unit can be accumulated.
[0009]
  Further, in the line sensor according to the present invention, the imaging unit generates a charge generated and accumulated in the (m−1) th sensitive part (m is an arbitrary integer of 2 or more and M or less) from the mth sensitive part. The (M-1) sensitive parts are transferred to the Mth sensitive part via the (Mm) sensitive parts, and the charge generated and accumulated in each of the M sensitive parts is transferred to the Mth sensitive part. It is preferable that the charge generated and accumulated in the sensitive part is sequentially output to the charge accumulating part. In this case, the charges generated and accumulated in each of the M sensitive units can be sequentially output to the charge accumulating unit, and the configuration of the line sensor can be simplified.
  In the line sensor according to the present invention, it is preferable that different types of clock signals are supplied to the M sensing units, the N integration units, and the N output units, respectively.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same or corresponding elements are denoted by the same reference numerals, and duplicate descriptions are omitted.
[0011]
First, an embodiment of a line sensor according to the present invention will be described. FIG. 1 is a diagram illustrating a configuration of a line sensor 100 according to the present embodiment. The line sensor 100 includes an imaging unit 10, a charge integration unit 20, a charge output unit 30, and a reading unit 40. These elements are provided on the semiconductor substrate 1.
[0012]
The imaging unit 10 includes a first pixel unit 11.₁To Nth pixel portion 11_NN pixel portions 11 up to (N is an integer of 2 or more)₁~ 11_Nhave. The N pixel portions 11₁~ 11_NAre arranged in one direction.
[0013]
Nth pixel portion 11_n(Where n is an arbitrary integer from 1 to N), the first sensitive unit 12_{1, n}To Mth sensitive part 12_{M, n}Up to M sensitive parts 12_{1, n}~ 12_{M, n}(M is an integer of 2 or more). That is, the imaging unit 10 includes M × N sensitive units 12 arranged in M rows and N columns._1,1~ 12_{M, N}have. Hereinafter, the first pixel unit 11₁To Nth pixel portion 11_NThe direction toward the horizontal direction is the horizontal direction, and the nth pixel unit 11_n1st sensitive part 12 which has_{1, n}To Mth sensitive part 12_{M, n}The direction toward is the vertical direction.
[0014]
The M × N sensitive parts 12_1,1~ 12_{M, N}Each generates charges in response to the incidence of energy rays (X-rays, visible light, infrared rays, ultraviolet rays, etc.) and accumulates the generated charges. In addition, M × N sensitive parts 12_1,1~ 12_{M, N}Each receives clock signals P1V and P2V. The clock signal P1V is output by a signal output unit (not shown) provided separately from the line sensor 100, is input to the terminal 2a of the semiconductor substrate 1, and M × N sensitive units 12 are connected via the terminal 2a._1,1~ 12_{M, N}Input to each. Similarly, the clock signal P2V is output from a signal output unit (not shown) provided separately from the line sensor 100, is input to the terminal 2b of the semiconductor substrate 1, and is M × N sensitive via the terminal 2b. Part 12_1,1~ 12_{M, N}Input to each.
[0015]
In addition, the nth pixel portion 11_nThe (m-1) th sensitive part 12 possessed by_{m-1, n}(M is an arbitrary integer not less than 2 and not more than M) is the m-th sensitive part 12 so that charges can be transferred._{m, n}And the logic levels of the clock signals P1V and P2V are switched between a high (H) level and a low (L) level, so that the self-generated and accumulated charges can be converted into the m-th sensing unit 12._{m, n}Forward to. And M × N sensitive parts 12_1,1~ 12_{M, N}The charges generated and accumulated in each are sequentially transferred in the vertical direction by switching the logic levels of the clock signals P1V and P2V between the H level and the L level, and output from the imaging unit 10 to the charge integration unit 20. Is done. The charge output will be described later with reference to FIG.
[0016]
The charge integration unit 20 includes a first integration unit 21.₁To Nth stacking unit 21_NUp to N stacking units 21₁~ 21_Nhave. N-th integration unit 21 of charge integration unit 20_nThe nth pixel unit 11 of the imaging unit 10 so that electric charges can be input._nAnd the nth pixel unit 11 of the imaging unit 10._nThe charge output from is input and stored. Nth stacking unit 21_nThe saturation charge amount of the nth pixel unit 11_nM number of sensitive parts 12_{1, n}~ 12_{M, n}It is larger than the total sum of the respective saturated charges. The charge accumulation unit 20 is shielded from light by a metal such as aluminum.
[0017]
Nth stacking unit 21_nThe nth pixel unit 11_nM number of sensitive parts 12_{1, n}~ 12_{M, n}Accumulate all the charges generated and accumulated in each. That is, the nth accumulation unit 21_nThe nth pixel unit 11_nThe electric charges output from are accumulated and accumulated.
[0018]
N stacking units 21₁~ 21_NEach is clock signal P1V_m, P2V_mEnter. The clock signal P1V_mAre output from a signal output unit (not shown) provided separately from the line sensor 100, input to the terminal 3a, and N integrated units 21 via the terminal 3a.₁~ 21_NInput to each. Similarly, the clock signal P2V_mAre output from a signal output unit (not shown) provided separately from the line sensor 100, input to the terminal 3b, and N integrated units 21 via the terminal 3b.₁~ 21_NInput to each.
[0019]
N stacking units 21₁~ 21_NThe charge accumulated and accumulated in each is the clock signal P1V._m, P2V_mAre switched between the H level and the L level so that they are transferred in the vertical direction and output from the charge accumulating unit 20 to the charge output unit 30 at once. Details will be described later with reference to FIG.
[0020]
The charge output unit 30 includes a first output unit 31.₁To Nth output section 31_NUp to N output units 31₁~ 31_Nhave. The nth output part 31 of the charge output part 30_nThe nth integrated unit 21 so that a charge can be input._nAnd the nth stacking unit 21_nThe charges output in a lump are input and stored. Further, the charge output unit 30 is shielded from light by a metal such as aluminum.
[0021]
Nth output unit 31_nThe saturation charge amount of the nth integrated portion 21_nSo that the charge inputted from the nth integration unit 21 can be accumulated._nOr the nth integrated portion 21._nIs approximately equal to the saturation charge amount. In particular, the nth output unit 31._nThe saturation charge amount of the nth integrated portion 21_nIn the case where the saturation charge amount is substantially equal to the nth output unit 31._nThe saturation charge amount of the nth integrated portion 21_nThe area of the charge output unit 30 can be reduced as compared with the case where the charge amount is larger than the saturation charge amount.
[0022]
Further, N output units 31 are provided.₁~ 31_NEach receives clock signals P1H and P2H. The clock signal P1H is output by a signal output unit (not shown) provided separately from the line sensor 100, is input to the terminal 4a, and N output units 31 are connected via the terminal 4a.₁~ 31_NInput to each. Similarly, the clock signal P2H is output from a signal output unit (not shown) provided separately from the line sensor 100, input to the terminal 4b, and N output units 31 via the terminal 4b.₁~ 31_NInput to each.
[0023]
Also, the (x−1) th output unit 31._x-1(X is an arbitrary integer not less than 2 and not more than N) is the x-th output unit 31 so that the charge can be transferred._xAnd the logic levels of the clock signals P1H and P2H are switched between the H level and the L level, so that the charge input by itself is converted into the xth output unit 31._xForward to. And N output units 31₁~ 31_NThe charges that are input and accumulated are transferred in the horizontal direction and sequentially output from the charge output unit 30 to the reading unit 40 by switching the logic levels of the clock signals P1H and P2H between the H level and the L level. The Details will be described later with reference to FIG.
[0024]
The reading unit 40 outputs an electric signal having a voltage value corresponding to the amount of charge output from the charge output unit 30. Next, the reading unit 40 will be described in detail.
[0025]
  FIG. 2 is a diagram illustrating a configuration of the reading unit 40 included in the line sensor 100 according to the present embodiment. The reading unit 40 includes a summing gate unit 41, an output gate unit 42, a floating diffusion 43, a charge reset MOSFET 44, and a charge voltage conversion MOSFET 45.
[0026]
  The summing gate unit 41 includes an Nth output unit 31 included in the charge output unit 30._NAnd the Nth output unit 31._NThe charge output from is input and stored. A summing gate electrode 51 for controlling the summing gate portion 41 is connected to the terminal SG. The terminal SG is connected to a clock signal P1H provided separately from the line sensor 100._SGIs connected to a signal output unit (not shown). The operation of the reading unit 40 will be described later with reference to FIG.
[0027]
  In addition, the summing gate unit 41 includes N integrated units 21.₁~ 21_NSimilarly to each, N output units 31₁~ 31_NIt is possible to accumulate electric charges output from. For example, the summing gate unit 41 includes the first output unit 31.₁And the second output unit 31₂The charge inputted to each is integrated, and the third output unit 31 is integrated._ThreeAnd the fourth output unit 31_FourThe electric charges input to each are integrated, and the other output unit 31 is integrated._Five~ 31_NThe charges input to each are also accumulated in the same manner. In this way, the nth accumulation unit 21_nNot only the summing gate unit 41 but also the charges are accumulated, so that the M × N sensitive units 12 included in the imaging unit 10 are collected._1,1~ 12_{M, N}In addition to accumulating the electric charges generated and accumulated in the vertical direction, the electric charges can be accumulated in the horizontal direction.
[0028]
  Further, the charge accumulated by the summing gate 41 is stored in the clock signal P1H._SGThe logic level is switched between the H level and the L level, and is output from the summing gate unit 41 to the output gate 42.
[0029]
  The output gate unit 42 is connected to the summing gate unit 41 and inputs the charges output from the summing gate unit 41. The output gate electrode 52 that controls the output gate section 42 is connected to the terminal OG, and a voltage having a constant voltage value is input from the terminal OG. Further, the output gate unit 42 prevents the backflow of charges by a voltage having a certain voltage value input to itself.
[0030]
  The charges output from the summing gate part 41 pass through the output gate part 42 and reach the floating diffusion 43.
[0031]
The floating diffusion 43 has a constant potential when no charge flows in, and the potential changes when the charge flows in. The floating diffusion 43 is connected to the connection point A. The connection point A is connected to the source terminal of the charge reset MOSFET 44.
[0032]
The gate terminal of the charge reset MOSFET 44 is connected to the terminal RG. The terminal RG is connected to the reset signal P_RGEnter. The reset signal P_RGIs a reset signal P provided separately from the line sensor 100._RGIs output to the terminal RG by a signal output unit (not shown) that outputs the signal to the gate terminal of the charge reset MOSFET 44 via the terminal RG.
[0033]
This signal output unit has a reset signal P whose logic level is either H level or L level._RGIs output. Reset signal P whose logic level is L level_RGIs input to the gate terminal of the charge reset MOSFET 44, the charge reset MOSFET 44 is in a non-conductive state, and the reset signal output unit P having a logic level of H level._RGIs input to the gate terminal of the charge reset MOSFET 44, the charge reset MOSFET 44 becomes conductive.
[0034]
The terminal RD is connected to the drain terminal of the charge reset MOSFET 44 and receives a voltage having a constant positive voltage value. When the charge reset MOSFET 44 is in a conducting state, the charge flowing into the floating diffusion 43 can be discharged, and the floating diffusion 43 can be returned to the original constant potential.
[0035]
The connection point A is connected to the gate terminal of the charge / voltage conversion MOSFET 45. When the floating diffusion 43 is at a constant potential, the voltage value V_CCIs input to the gate terminal of the charge-voltage conversion MOSFET 45, and when the charge flows into the floating diffusion 43, the voltage value V corresponding to the amount of the charged charge_eIs the voltage value V_CCAnd the reduced voltage value (V_CC-V_e) Is input to the gate terminal of the charge-voltage conversion MOSFET 45.
[0036]
  The drain terminal of the charge voltage conversion MOSFET 45 is connected to the terminal OD, and a voltage having a constant positive voltage value is input to the terminal OD. The source terminal of the charge-voltage conversion MOSFET 45 is connected to the connection point B, and the connection point B is connected to one end of the resistor 46. The other end of the resistor 46 is grounded. Further, the connection point B is connected to the terminal OS. Electrical signal V as output_OSIs output from this terminal OS.
[0037]
Next, the operation of the line sensor 100 according to the present embodiment will be described. Before that, charge transfer will be described by taking an example of an element having a two-phase charge transfer method. Note that the description using FIG. 3 only describes how charges are transferred and accumulated, and the present invention is not limited to the description using FIG.
[0038]
FIG. 3A is a diagram illustrating a configuration of the element 200 that transfers charges, and FIG. 3B is a potential diagram. In the element 200 shown in FIG. 3A, for example, electrodes 202a to 202d are formed on the surface of a p-type silicon substrate 201 having an n-type layer formed on the surface via an insulating film. The electrodes 202a and 202b receive a clock signal P1 having a logic level of H or L via a terminal 203, and the electrodes 202c and 202d have a logic level of H or L via a terminal 204. A certain clock signal P2 is input. The p-type silicon substrate 201 having an n-type layer formed on the surface has a barrier region 205a in which p-type impurities or n-type impurities are diffused or ion-implanted in an n-type layer below the electrode 202a. The n-type layer has a region 205b in which impurities are not diffused or implanted, and the n-type layer under the electrode 202c has a barrier region 205c in which p-type impurities or n-type impurities are diffused or ion-implanted. The n-type layer under 202d has a region 205d in which impurities are not diffused or implanted.
[0039]
For example, FIG. 3B shows a potential profile of the charge transfer device in FIG. 3A when the clock signals P1 and P2 are both held at the L level. In this state, no potential well is generated in the barrier regions 205a and 205c, and the L level voltage V is applied to the regions 205b and 205d in which no impurity is diffused or implanted._LA potential well with a relatively shallow potential is generated. For this reason, the potential of the regions 205b and 205d in which no impurity is diffused or implanted is higher than that of the barrier regions 205a and 205c.
[0040]
The element 200 that transfers the electric charge includes an nth pixel unit 11 included in the imaging unit 10 of the line sensor 100 according to the present embodiment._nNo mth sensitive part 12_{m, n}, The nth integration unit 21 included in the charge integration unit 20._nAnd the n-th output unit 31 of the charge output unit 30._nIt corresponds to either. The clock signal P1 input from the terminal 203 to the electrodes 202a and 202b and the clock signal P2 input from the terminal 204 to the electrodes 202c and 202d are M × N sensitive portions 12._1,1~ 12_{M, N}The clock signals P1V and P2V inputted to each of the N integrated units 21₁~ 21_NClock signal P1V input to each_m, P2V_mAnd N output units 31₁~ 31_NIt corresponds to one of the clock signals P1H and P2H input to each.
[0041]
Next, description will be made with reference to FIGS. 4 (a) and 4 (b). FIG. 4A shows a time t in the element 200 that transfers charges._a, T_b, T_cFIG. 4B is a timing chart showing the logic levels of the clock signals P1 and P2 input to the electrodes 202a to 202d of the element 200 that transfers the charge.
[0042]
First, time t_a, The logic level of the clock signal P1 input to the terminal 203 is H, and the logic level of the clock signal P2 input to the terminal 204 is L. At this time, the potentials of the regions 205a and 205b are increased. The charge is accumulated in the high-potential region 205b in which the barrier region is not formed in the regions 205a and 205b.
[0043]
Next, the logic levels of the clock signal P1 input to the terminal 203 and the clock signal P2 input to the terminal 204 are switched. Time t when switching_bThen, the accumulated electric charge is accumulated in the region 205b as it is. Since the barrier regions 205a and 205c have a low potential, the charge does not move in the direction opposite to the transfer direction, for example, the region 205a side.
[0044]
  Next, time t_c, The logic level of the clock signal P1 input to the terminal 203 is L, and the logic level of the clock signal P2 input to the terminal 204 is H. At this time, the potentials of the regions 205c and 205d are increased. The electric charge is transferred to and accumulated in the region 205d having a high potential where the barrier region is not formed in the regions 205c and 205d.
[0045]
Thereafter, as the logic levels of the clock signals P1 and P2 are switched between the H level and the L level in this way, the accumulated charges are sequentially transferred and accumulated in the transfer direction.
[0046]
Next, the operation of the line sensor 100 according to this embodiment will be described. FIG. 5A is a timing chart for explaining operations of the imaging unit 10 and the charge integration unit 20 included in the line sensor 100 according to the present embodiment, and FIG. 5B is a line sensor according to the present embodiment. 10 is a timing chart for explaining operations of the charge output unit 30 and the reading unit 40 included in 100.
[0047]
This will be described with reference to FIG. However, time t₁The energy beam was previously incident on the imaging unit 10 and M × N sensitive units 12 were obtained._1,1~ 12_{M, N}Each of them is assumed to generate and accumulate charges in response to the incidence of energy rays.
[0048]
First, time t₁Then, M × N sensitive parts 12_1,1~ 12_{M, N}The logic level of the clock signal P1V input to each is L, and M × N sensitive units 12_1,1~ 12_{M, N}The logic level of the clock signal P2V input to each is H. At this time, M × N sensitive parts 12_1,1~ 12_{M, N}The electric charges generated and accumulated in each are accumulated in a high potential region formed by the clock signal P2V (logic level is H).
[0049]
And time t_1,1Thus, the logic levels of the clock signals P1V and P2V are switched, and M × N sensitive units 12 are switched._1,1~ 12_{M, N}The logic level of the clock signal P1V input to each becomes H, and M × N sensitive sections 12_1,1~ 12_{M, N}The logic level of the clock signal P2V input to each becomes L. Thus, the first sensitive unit 12_{1, n}The charge generated and accumulated in the second sensitive part 12_{2, n}Transferred to and stored in the second sensitive unit 12_{2, n}The charge generated and accumulated in the third sensitive part 12_{3, n}Transferred to and accumulated. Other (M-3) sensitive parts 12_{3, n}~ 12_{M-1, n}The charges transferred and stored in the same way are transferred and stored in the same manner. In addition, the Mth sensitive part 12_{M, n}The electric charge generated and accumulated at is output to the charge accumulating unit 20.
[0050]
Next, time t_1,2Thus, the logic levels of the clock signals P1V and P2V are switched, and M × N sensitive units 12 are switched._1,1~ 12_{M, N}The logic level of the clock signal P1V input to each becomes L, and M × N sensitive units 12_1,1~ 12_{M, N}The logic level of the clock signal P2V input to each becomes H. As a result, time t_1,1In the sensitive part 12_2,1~ 12_{M, N}The charges transferred and accumulated in each move to a high potential region formed by the clock signal P2V (logic level is H). This movement is performed by transferring ((M−1) × N) sensitive parts 12 to which charges have been transferred._2,1~ 12_{M, N}It is movement within each.
[0051]
And time t_1,3Thus, the logic levels of the clock signals P1V and P2V are switched, and M × N sensitive units 12 are switched._1,1~ 12_{M, N}The logic level of the clock signal P1V input to each becomes H, and M × N sensitive sections 12_1,1~ 12_{M, N}The logic level of the clock signal P2V input to each becomes L. As a result, time t_1,1In the second sensitive part 12_{2, n}The charge transferred to and accumulated in the third sensitive portion 12_{3, n}Transferred to and stored at time t_1,1In the third sensitive part 12_{3, n}The charge transferred to and accumulated in the fourth sensitive section 12_{4, n}Transferred to and accumulated. Time t_1,1The other (M-4) sensitive parts 12 in FIG._{4, n}~ 12_{M-1, n}The charges transferred and stored in the same way are transferred and stored in the same manner. In addition, time t_1,1, The Mth sensitive part 12_{M, n}The charge transferred to and stored in is output to the charge accumulation unit 20.
[0052]
Thereafter, similarly, the logic levels of the clock signals P1V and P2V are switched, and the charges are sequentially output to the charge integration unit 20. And time t_1,2M-2To reach.
[0053]
Time t_1,2M-2Then, M × N sensitive parts 12_1,1~ 12_{M, N}The logic level of the clock signal P1V input to each becomes L, and M × N sensitive units 12_1,1~ 12_{M, N}The logic level of the clock signal P2V input to each becomes H. At this time, time t₁Previously M × N sensitive parts 12_1,1~ 12_{M, N}Out of the electric charge generated and accumulated in the first sensitive part 12_{1, n}Only the electric charge generated and accumulated at the Mth sensitive part 12_{M, n}It is only accumulated in. In addition, the Mth sensitive part 12_{M, n}The charge remaining in the region moves to a high potential region formed by the clock signal P2V (logic level is H). This is the Mth sensitive part 12._{M, n}It is movement in.
[0054]
And time t_1,2M-1Thus, the logic levels of the clock signals P1V and P2V are switched, and M × N sensitive units 12 are switched._1,1~ 12_{M, N}The logic level of the clock signal P1V input to each becomes H, and M × N sensitive sections 12_1,1~ 12_{M, N}The logic level of the clock signal P2V input to each becomes L. By this input, time t_1,2M-2, The Mth sensitive part 12_{M, n}The charge remaining in the nth integration part 21 of the charge integration part 20_nIs output.
[0055]
Next, time t₂Thus, the logic level of the clock signal P2V becomes L, and the logic levels of the clock signals P1V and P2V both become L. By this input, M × N sensitive units 12_1,1~ 12_{M, N}Each is ready for the next incident energy beam.
[0056]
In this way, the imaging unit 10 includes the (m−1) th sensitive unit 12._{m-1, n}The charge generated and accumulated at the mth sensitive portion 12_{m, n}To (M-1) th sensitive section 12_{M-1, n}Up to (M−m) sensitive parts 12_{m, n}~ 12_{M-1, n}The Mth sensitive part 12 via_{M, n}And M sensitive parts 12_{1, n}~ 12_{M, n}The charge generated and accumulated in each of the Mth sensitive parts 12_{M, n}Are sequentially output from the charge generated and accumulated in the charge accumulating unit 20.
[0057]
In addition, time t₁To time t₂In the period up to, N stacking units 21₁~ 21_NClock signal P1V input to each_m, P2V_mThe logical level is not switched. That is, the charge accumulation unit 20 does not output charges to the charge output unit 30. Therefore, time t₁To time t₂In the period up to, the nth pixel portion 11_nM sensitive parts 12_{1, n}~ 12_{M, n}The charge generated and accumulated in each of the nth integration units 21 of the charge integration unit 20_nAre accumulated and accumulated.
[0058]
In addition, time t₂Then, the nth stacking unit 21_nIs stored in the clock signal P1V._mThe nth integrated portion 21 formed by (the logic level is H)_nIt is accumulated and accumulated in the high potential area.
[0059]
Then time t_2,1Clock signal P1V_m, P2V_mAre switched, and the N stacking units 21 are switched.₁~ 21_NClock signal P1V input to each_m, The logic level becomes L, and N stacking units 21₁~ 21_NClock signal P2V input to each_mThe logic level becomes H. As a result, N stacking units 21₁~ 21_NThe charges accumulated and accumulated in each move to a high potential region formed by the clock signal P2V (logic level is H). This is because N stacking units 21₁~ 21_NIt is movement within each.
[0060]
And time t_ThreeClock signal P1V_m, P2V_mAre switched, and the N stacking units 21 are switched.₁~ 21_NClock signal P1V input to each_mBecomes the logic level H, and N stacking units 21₁~ 21_NClock signal P2V input to each_mThe logic level of L becomes L. As a result, time t₂N-th stacking unit 21_nThe charges accumulated and accumulated in the nth output unit 31_nAre output in batches.
[0061]
This will be described with reference to FIG. In this example, the clock signal P1H_SG, And a terminal 4a to which a clock signal P1H is input are short-circuited.
[0062]
First, time t_ThreeThen, the N output units 31₁~ 31_NThe logic level of the clock signal P1H input to each is L, and N output units 31 are provided.₁~ 31_NThe logic level of the clock signal P2H input to each is H. Accordingly, N output units 31 are provided.₁~ 31_NThe charges inputted to each are accumulated in a high potential region formed by the clock signal P2H (logic level is H).
[0063]
  And time t_3,1Thus, the logic levels of the clock signals P1H and P2H are switched, and the N output units 31 are switched.₁~ 31_NThe logic level of the clock signal P1H input to each becomes H, and N output units 31₁~ 31_NThe logic level of the clock signal P2H input to each becomes L. As a result, time t_ThreeIn the first output unit 31₁The charge accumulated in the second output unit 31₂Transferred to and stored at time t_ThreeIn the second output unit 31₂The charge accumulated in the third output unit 31_ThreeTransferred to and accumulated. In addition, time t_ThreeThe other (N-3) output units 31 in FIG._Three~ 31_N-1Similarly, the charges accumulated in are transferred and accumulated in the same manner. In addition, time t_ThreeThe Nth output unit 31._NThe charges accumulated in the data are output to the reading unit 40 and input to the summing gate electrode 51 that controls the summing gate unit 41 of the reading unit 40.
[0064]
In addition, time t_3,1The reset signal P input to the gate terminal of the charge reset MOSFET 44 in FIG._RGThe logic level becomes H. As a result, the electric charge flowing into the floating diffusion 43 is discharged and returned to the original constant potential, and the voltage at the connection point A becomes the voltage value V_CCWill have. Thereafter, the reset signal P input to the gate terminal of the charge reset MOSFET 44._RGThe logic level of L becomes L. At this time, the electric signal V_OSChanges because the voltage having a constant positive voltage value input to the terminal RD is input to the gate terminal of the charge-voltage converting MOSFET 45.
[0065]
  Next, time t_3,2Thus, the logic levels of the clock signals P1H and P2H are switched, and the N output units 31 are switched.₁~ 31_NThe logic level of the clock signal P1H input to each becomes L, and the N output units 31₁~ 31_NThe logic level of the clock signal P2H input to each becomes H. As a result, time t_3,1(N−1) output units 31 in FIG.₂~ 31_NThe charges transferred and accumulated in each move to a high potential region formed by the clock signal P2H (logic level is H). This movement is performed by transferring (N−1) output units 31 to which charges are transferred.₂~ 31_NIt is movement within each.
[0066]
  In addition, time t_3,2Then, the same signal as the clock signal P1H (clock signal P1H_SG) Is input to the summing gate electrode 51 that controls the summing gate portion 41, and the time t_3,1The charge accumulated in the summing gate 41 is output to the output gate 42. Then, this electric charge passes through the output gate portion 42 and flows into the floating diffusion 43.
[0067]
At this time, the potential of the floating diffusion 43 changes, and the voltage value V corresponding to the amount of the inflowed charge._eIs the voltage value V_CCAnd the reduced voltage value (V_CC-V_e) Is input to the gate terminal of the charge-voltage conversion MOSFET 45. As a result, the electric signal V_OSIs a voltage value V at the gate terminal of the MOSFET 45 for charge-voltage conversion._CCThe voltage value is lower than when the voltage having
[0068]
  And time t_3,3Thus, the logic levels of the clock signals P1H and P2H are switched, and the N output units 31 are switched.₁~ 31_NThe logic level of the clock signal P1H input to each becomes H, and N output units 31₁~ 31_NThe logic level of the clock signal P2H input to each becomes L. As a result, time t_3,1In the second output unit 31₂The charge transferred to and accumulated in the third output unit 31_ThreeTransferred to and stored at time t_3,1In the third output section 31_ThreeThe charge transferred to and accumulated in the fourth output unit 31_FourTransferred to and accumulated. Time t_3,1The other (N-4) output units 31 in FIG._Four~ 31_N-1The charges transferred and stored in the same way are transferred and stored in the same manner. In addition, time t_3,1The Nth output unit 31._NThe charge transferred to and accumulated in is output to the reading unit 40 and input to the summing gate unit 41 of the reading unit 40.
[0069]
In addition, time t_3,3The reset signal P input to the gate terminal of the charge reset MOSFET 44 in FIG._RGThe logic level becomes H. As a result, the electric charge flowing into the floating diffusion 43 is discharged and returned to the original constant potential, and the voltage at the connection point A becomes the voltage value V_CCWill have. Thereafter, the reset signal P input to the gate terminal of the charge reset MOSFET 44._RGThe logic level of L becomes L. At this time, the electric signal V_OSChanges because the voltage having a constant positive voltage value input to the terminal RD is input to the gate terminal of the charge-voltage converting MOSFET 45.
[0070]
Next, time t_3,4Thus, the logic levels of the clock signals P1H and P2H are switched, and the N output units 31 are switched.₁~ 31_NThe logic level of the clock signal P1H input to each becomes L, and the N output units 31₁~ 31_NThe logic level of the clock signal P2H input to each becomes H. As a result, time t_3,3(N−2) output units 31 in FIG._Three~ 31_NThe charges transferred and accumulated in each move to a high potential region formed by the clock signal P2H (logic level is H). This movement is performed by transferring (N-2) number of output units 31 to which charges are transferred._Three~ 31_NIt is movement within each.
[0071]
  In addition, time t_3,3The charge that has been input and accumulated in the summing gate 41 in FIG. 4 is the same signal (clock signal P1H as the clock signal P1H)._SG) Is input to the output gate section 42. Then, this electric charge passes through the output gate portion 42 and flows into the floating diffusion 43.
[0072]
At this time, the potential of the floating diffusion 43 changes, and the voltage value V corresponding to the amount of the inflowed charge._eIs the voltage value V_CCAnd the reduced voltage value (V_CC-V_e) Is input to the gate terminal of the charge-voltage conversion MOSFET 45. As a result, the electric signal V_OSIs a voltage value V at the gate terminal of the MOSFET 45 for charge-voltage conversion._CCThe voltage value is lower than when the voltage having
[0073]
And time t_3,5To reach. Time t_3,5In the following, time t_3,3To time t_3,5The same operation as that performed until then is repeated, and the N output units 31 of the charge output unit 30 are repeated.₁~ 31_NThe charges inputted to each are sequentially output to the reading unit 40, and the charges inputted by the reading unit 40 are sequentially outputted as electric signals.
[0074]
As described above, the line sensor 100 according to this embodiment includes the nth pixel unit 11._nM sensitive parts 12_{1, n}~ 12_{M, n}And the nth pixel unit 11_nM number of sensitive parts 12_{1, n}~ 12_{M, n}The charge generated and accumulated in each of the nth accumulation units 21_nTherefore, the sensitivity is improved and the increase in noise can be suppressed.
[0075]
In addition, the line sensor 100 according to the present embodiment can reduce the time from when the energy beam is incident on the imaging unit 10 until the next energy beam is transferred after the charge is transferred. . This shortening of the time will be described with reference to FIG.
[0076]
FIG. 6 is a timing chart illustrating operations of the imaging unit 10, the charge integration unit 20, and the charge output unit 30 of the line sensor 100 according to the present embodiment. Energy rays are always incident on the imaging unit 10 of the line sensor 100. When the energy beam is incident, the N pixel units 11 of the imaging unit 10.₁~ 11_NM × N sensitive parts 12_1,1~ 12_{M, N}Each generates a charge. And M × N sensitive parts 12_1,1~ 12_{M, N}Each accumulates the generated charge.
[0077]
Time t₀To time t₁In the period up to, M × N sensitive parts 12_1,1~ 12_{M, N}The charges generated and accumulated in each are sequentially output to the charge accumulation unit 20. And M × N sensitive parts 12_1,1~ 12_{M, N}All the charges generated and accumulated at each time₁Until then, the charge is accumulated and accumulated in the charge accumulation unit 20. Then time t₁To time t₂In the period up to this time, the charges accumulated and accumulated by the charge accumulation unit 20 are collectively output to the charge output unit 30.
[0078]
Next, time t₂To time t_ThreeIn the period up to, the N output units 31 by the charge output unit 30₁~ 31_NThe charges inputted to each are sequentially output to the reading unit 40. Then, the charge output unit 30 receives the time t_ThreeAll the charges input up to now are output to the reading unit 40.
[0079]
In addition, time t₂To time t_ThreeIn the period up to, M × N sensitive parts 12_1,1~ 12_{M, N}All of the charges generated and accumulated in step 1 are output to the charge accumulation unit 20. That is, the sensitive portion 12 having M × N charges due to the incident energy beam._1,1~ 12_{M, N}A period during which the imaging unit 10 outputs the electric charge to the charge accumulating unit 20 (time t)₂To time t_ThreeUntil the charge output unit 30 outputs a charge to the reading unit 40.
[0080]
Then time t_ThreeTo time t_FourIn the period up to this time, the charges accumulated and accumulated by the charge accumulation unit 20 are collectively output to the charge output unit 30. And time t_FourTo time t_FiveIn the period up to, the N output units 31 by the charge output unit 30₁~ 31_NThe charges inputted to each are sequentially output to the reading unit 40, and time t_FiveAll the charges input up to this point are output to the reading unit 40. In addition, time t_FourTo time t_FiveIn the period up to, M × N sensitive parts 12_1,1~ 12_{M, N}All of the charges generated and accumulated in step 1 are output to the charge accumulation unit 20. Thereafter, the line sensor 100 determines that the time t₂To time t_FiveThe operations performed in the previous period are repeated.
[0081]
Thus, in the line sensor 100 according to the present embodiment, the time t₂To time t_ThreeIn the period up to and including the incident energy beam and M × N sensitive parts 12_1,1~ 12_{M, N}While performing the operation of outputting the generated and accumulated charges to the charge accumulating unit 20, the N output units 31₁~ 31_NSince the operation of sequentially outputting the charges accumulated in the respective units to the reading unit 40 is performed, the line sensor 100 transfers the charges after the incidence of the energy rays to the imaging unit 10 is started and then transfers the energy rays. Until incidence begins (eg, time t₀To time t₂Until time t₂To time t_FourTime) can be shortened.
[0082]
For example, the (m−1) th sensitive part 12_{m-1, n}However, the charge stored in the self is transferred to the mth sensitive portion 12._{m, n}It takes 5 μs (microseconds) to transfer to the Mth sensitive section 12._{M, n}However, it is assumed that it takes 5 μs to output the charge accumulated in the self to the charge accumulating unit 20. Also, the (x−1) th output unit 31._x-1However, the charge stored in itself is transferred to the x-th output unit 31._xIt is assumed that it takes 0.1 μs to transfer to the Nth output unit 31._NHowever, it is assumed that it takes 0.1 μs to output the charge stored in the self to the reading unit 40.
[0083]
Now, suppose that M = 128 and N = 1024. In this case, 128 × 1024 sensitive parts 12 are provided._1,1~ 12_128,1024The time taken to output all the accumulated charges from the imaging unit 10 to the charge accumulation unit 20 is 128 (pieces) × 5 (μs) = 640 μs.
[0084]
In addition, 1024 output units 31₁~ 31₁₀₂₄The time taken to output all the accumulated charges to the reading unit 40 is 1024 (pieces) × 0.1 (μs) = 102.4 μs. However, as described with reference to FIG. 6, the line sensor 100 according to the present embodiment is incident with energy rays and 128 × 1024 sensitive portions 12._1,1~ 12_128,1024While performing the operation of outputting the generated and accumulated charges to the charge accumulating unit 20, 1024 output units 31₁~ 31₁₀₂₄Since the operation of sequentially outputting the charges stored in the respective units to the reading unit 40 is performed, the charge transfer is performed after the energy beam is incident on the imaging unit 10, and the energy beam is then incident. (E.g., time t₀To time t_ThreeUntil time t_ThreeTo time t₆Time) is (655 + T) μs. It is assumed that the time for collectively outputting charges from the charge accumulating unit 20 to the charge output unit 30 is 15 μs, and the incident time of one energy beam is Tμs.
[0085]
Energy beam incidence and 128 × 1024 sensitive parts 12_1,1~ 12_128,1024After performing the operation of outputting the generated and accumulated charges to the charge accumulating unit 20, 1024 output units 31 are provided.₁~ 31₁₀₂₄In the case where the operation of sequentially outputting the charges accumulated in the respective units to the reading unit 40 must be performed, it takes (757.4 + T) μs.
[0086]
In this way, the incidence of energy rays and M × N sensitive portions 12 are performed._1,1~ 12_{M, N}While performing the operation of outputting the generated and accumulated charges to the charge accumulating unit 20, the N output units 31₁~ 31_NBy performing the operation of sequentially outputting the charges accumulated in the respective units to the reading unit 40, the energy rays are transferred to the imaging unit 10 and then transferred, and then the energy rays are started to be incident. Until (for example, time t₀To time t_ThreeUntil time t_ThreeTo time t₆Time) can be shortened.
[0087]
If M = 16 and N = 1024, it takes 80 μs to output all charges from the imaging unit 10, and all charges accumulated in the charge output unit 30 are output. This time is 102.4 μs, and both are substantially the same time. In this case, the incident energy beam and M × N sensitive portions 12 are used._1,1~ 12_{M, N}While performing the operation of outputting the generated and accumulated charges to the charge accumulating unit 20, the N output units 31₁~ 31_NBy performing the operation of sequentially outputting the charges accumulated in the respective units to the reading unit 40, the energy rays are transferred to the imaging unit 10 and then transferred, and then the energy rays are started to be incident. Until (for example, time t₀To time t_ThreeUntil time t_ThreeTo time t₆Can be more efficiently shortened without waste.
[0088]
As described above, according to the line sensor 100 according to the present embodiment, M × N sensitive portions 12 are provided._1,1~ 12_{N, M}The charge output unit 30 outputs the charge to the reading unit 40 while the image capturing unit 10 outputs the charge to the charge accumulating unit 20 while the image capturing unit 10 outputs the charge to the image capturing unit 10. From the start of the incident energy beam until the next energy beam begins to be transferred (for example, at time t₀To time t_ThreeUntil time t_ThreeTo time t₆Time) can be shortened.
[0089]
【The invention's effect】
As described above in detail, in the line sensor according to the present invention, each of the N pixel portions has a plurality of sensitive portions, and each of the plurality of sensitive portions of the nth pixel portion generates and accumulates. Since electric charges are accumulated and accumulated in the nth accumulation unit, the sensitivity can be improved and an increase in noise can be suppressed.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration of a line sensor 100 according to an embodiment.
FIG. 2 is a diagram illustrating a configuration of a reading unit 40 included in the line sensor 100 according to the present embodiment.
3A is a diagram showing a configuration of an element 200 that transfers charges, and FIG. 3B is a potential diagram.
FIG. 4A shows a time t in an element 200 that transfers charges._a, T_b, T_cFIG. 9B is a timing chart showing the logic levels of the clock signals P1 and P2 input to the electrodes 202a to 202d of the element 200 that transfers charges.
FIG. 5A is a timing chart for explaining operations of the imaging unit 10 and the charge integration unit 20 included in the line sensor 100 according to the embodiment, and FIG. 5B is a line sensor according to the embodiment. 10 is a timing chart for explaining operations of the charge output unit 30 and the reading unit 40 included in 100.
6 is a timing chart illustrating operations of the imaging unit 10, the charge integration unit 20, and the charge output unit 30 of the line sensor 100 according to the present embodiment. FIG.
[Explanation of symbols]
10: Imaging unit, 11₁~ 11_N... Pixel part, 12_1,1~ 12_{M, N}... sensitive part, 20 ... charge accumulating part, 21₁~ 21_N... Integration unit, 30 ... Charge output unit, 31₁~ 31_N... Output unit, 100 ... Line sensor.

Claims

A line sensor in which N pixel portions (N is an integer of 2 or more) are arranged in one direction,
The N pixel portions each including M sensitive portions (M is an integer of 2 or more) that generates and accumulates charges in response to the incidence of energy rays, and each of the N pixel portions includes the N pixel portions. An imaging unit for outputting the charges generated and accumulated in the M sensitive units;
The N-th pixel unit (n is an arbitrary integer between 1 and N) in the image pickup unit is used to input the charges generated and accumulated in the M sensitive units. a charge accumulating unit that accumulates and accumulates in the n accumulating units, and collectively outputs the charges accumulated and accumulated in each of the N integrating units;
N output units, the charge output from the nth integration unit of the charge integration unit is input and stored in the nth output unit, and the charge stored in each of the N output units is stored. A charge output unit that sequentially outputs;
Equipped with a,
The charge output unit stores the charges in the N output units before the period in which the imaging unit generates and accumulates charges in the M sensitive units and outputs the charges to the charge accumulation unit. A line sensor that sequentially outputs the generated charges .

The saturation charge amount of the nth integrated portion is larger than the sum of saturation charge amounts of the M sensitive portions of the nth pixel portion,
A saturation charge amount of the nth output unit is greater than a saturation charge amount of the nth integrated unit or approximately equal to a saturated charge amount of the nth integrated unit;
The line sensor according to claim 1.

The image pickup unit generates and accumulates the electric charge generated and accumulated in the (m−1) th sensitive unit (m is an arbitrary integer not less than 2 and not more than M) from the mth sensitive unit to the (M−1) th sensitive unit. The (M−m) sensitive parts are transferred to the Mth sensitive part, and the charges generated and accumulated in each of the M sensitive parts are generated and accumulated in the Mth sensitive part. The line sensor according to claim 1, wherein the line sensor sequentially outputs the charges to the charge accumulation unit.

2. The line sensor according to claim 1, wherein different types of clock signals are respectively supplied to the M sensing units, the N integration units, and the N output units.