JP3979261B2

JP3979261B2 - Receiver

Info

Publication number: JP3979261B2
Application number: JP2002308732A
Authority: JP
Inventors: 幸臣田中
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2002-10-23
Filing date: 2002-10-23
Publication date: 2007-09-19
Anticipated expiration: 2022-10-23
Also published as: JP2004147016A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＡＳＫ（Amplitude Shift Keying（振幅シフトキーイング））通信方式による電波と、ＱＰＳＫ（Quaternary Phase-shift Keying（１／４位相シフトキーイング））通信方式による電波の両方を受信することができる受信装置に関するものである。
【０００２】
【従来の技術】
ＡＳＫ方式は、二進化メッセージを送信する一つの方法であり、二元の状態の一つを搬送波の存在で表し、他をそれが存在しないことで表すために、正弦搬送波がパルス化されるものである。
【０００３】
また、ＱＰＳＫ方式は、マイクロ波搬送波を二つのＮＲＺデータストリームで並列に変調する方法であり、データは搬送波の９０度位相シフトとして伝送されるものである。
【０００４】
これらの通信方式は、道路に設置された路側機と車両との間で行われる無線通信に用いられている。たとえば、図１に示すように、ＥＴＣ（Electronic Toll Collection（自動料金収受システム））ではＡＳＫ方式が採用され、ＤＳＲＣ（Dedicated Short Range Communication（狭域通信システム））ではＱＰＳＫ方式が採用されている。
【０００５】
そのため車両に搭載された受信機としては、両方式に対応できるように構成されていることが必要となる。
【０００６】
複数の通信方式に対応することが可能な車載用の受信装置に関する技術として、特開２００２−２１６１７８号公報に開示されたものがある。この従来技術は、ＡＳＫ方式とＰＳＫ（Phase Shift Keying（位相シフトキーイング））方式に対応可能な車載器についての発明である。
【０００７】
【特許文献１】
特開２００２−２１６１７８号公報
【０００８】
【発明が解決しようとする課題】
しかし、この従来技術では、復調用のアナログ回路は、変調方式毎に個別に設けられている。すなわち、ＰＳＫ検波器とＡＳＫ復調器を備えている。したがって、この従来技術をそのまま利用して、ＡＳＫ方式とＱＰＳＫ方式の両方に対応可能な受信装置を得ようとすると、装置の大型化およびコストの増大を余儀なくされる。装置の大型化は、車載の場合には配置が大幅に制限され搭載が困難となる場合も生じる。
【０００９】
【課題を解決するための手段】
本発明の受信装置はこのような課題を解決するためになされたものであり、受信波に対して所定の信号処理を施した後にＡ／Ｄ変換することにより受信波をデジタルＩ信号とデジタルＱ信号に変換するアナログ回路と、アナログ回路から出力されるデジタル信号に対して、受信波がＱＰＳＫ変調波であるとしてデジタル信号処理を施す回路であって、デジタルＩ信号およびデジタルＱ信号に対してデジタル信号処理を施しＱＰＳＫ方式におけるＩデータおよびＱデータを出力する第１回路と、受信波がＡＳＫ変調波であるとしてデジタル信号処理を施す回路であって、デジタルＩ信号およびデジタルＱ信号に対してデジタル信号処理を施しＡＳＫ復調データを出力する第２回路とを備えたデジタル回路とを有することを特徴とする。
また、本発明の受信装置は、受信波に対して所定の信号処理を施した後にＡ／Ｄ変換することにより受信波をデジタルＩＦ信号に変換するアナログ回路と、デジタルＩＦ信号に基づいてデジタルＩ信号およびデジタルＱ信号を生成するデジタル回路であって、受信波がＱＰＳＫ変調波であるとしてデジタルＩ信号およびデジタルＱ信号に対してデジタル信号処理を施しＱＰＳＫ方式におけるＩデータおよびＱデータを出力する第１回路と、受信波がＡＳＫ変調波であるとしてデジタルＩ信号およびデジタルＱ信号に対してデジタル信号処理を施しＡＳＫ復調データを出力する第２回路とを備えたデジタル回路とを有することを特徴とする。
【００１０】
この受信装置によれば、受信波がＱＰＳＫ変調波であるかＡＳＫ変調波であるかにかかわらず、その受信波はアナログ回路で所定のアナログ信号処理が施されたのちデジタル信号に変換される。デジタル回路では、第１回路および第２回路のそれぞれでアナログ回路から出力されるデジタル信号が処理されるが、受信信号がＱＰＳＫ変調波である場合には、第１回路からＱＰＳＫ復調データが得られるが、第２回路の出力データはＡＳＫ復調データとしては明らかに無意味な内容となる。逆に、受信信号がＡＳＫ変調波である場合には、第２回路からＡＳＫ復調データが得られるが、第１回路の出力データはＱＰＳＫ復調データとしては明らかに無意味な内容となる。
【００１１】
本発明の受信装置において、アナログ回路は、受信波をＩＦ信号にダウンコンバートして出力するミキサと、そのＩＦ信号に対して直交復調を行いＩ信号とＱ信号を生成する直交復調器と、Ｉ信号とＱ信号とをそれぞれデジタルＩ信号とデジタルＱ信号に変換するＡ／Ｄ変換器とを備え、第１回路は、デジタルＩ信号およびデジタルＱ信号に対してデジタル信号処理を施しＱＰＳＫ方式におけるＩデータおよびＱデータを出力するものであり、第２回路は、デジタルＩ信号およびデジタルＱ信号に対してデジタル信号処理を施しＡＳＫ復調データを出力するものであることが望ましい。
【００１２】
受信波がＱＰＳＫ変調波であるかＡＳＫ変調波であるかにかかわらず、その受信波は、アナログ回路においてダウンコンバートされた後に直交復調が行われてＩ信号とＱ信号が抽出され、その後のＡ／Ｄ変換によってデジタルＩ信号とデジタルＱ信号に変換される。デジタル回路では第１回路および第２回路それぞれにおいて、デジタルＩ信号およびデジタルＱ信号を用いた処理が行われ、受信波がＱＰＳＫ変調波である場合には第１回路からＱＰＳＫ復調データが得られ、ＡＳＫ変調波である場合には第２回路からＡＳＫ復調データが得られる。
【００１３】
アナログ回路での受信波の直交復調をダウンコンバートせずに直接行ってもよい。
【００１４】
本発明の受信装置において、アナログ回路は、受信波をＩＦ信号にダウンコンバートして出力するミキサと、ＩＦ信号に対して波形整形を施すリミッタと、リミッタにより波形整形されたＩＦ信号をデジタルＩＦ信号に変換するＡ／Ｄ変換器とを備え、デジタル回路は、デジタルＩＦ信号をｓｉｎクロックと比較してデジタルＩ信号を生成する第１比較回路と、デジタルＩＦ信号をｃｏｓクロックと比較してデジタルＱ信号を生成する第２比較回路とを備え、第１回路は、デジタルＩ信号およびデジタルＱ信号に対してデジタル信号処理を施しＱＰＳＫ方式におけるＩデータおよびＱデータを出力するものであり、第２回路は、デジタルＩ信号およびデジタルＱ信号に対してデジタル信号処理を施しＡＳＫ復調データを出力するものであってもよい。
【００１５】
受信波がＱＰＳＫ変調波であるかＡＳＫ変調波であるかにかかわらず、その受信波は、アナログ回路においてダウンコンバートされた後にリミッタにより波形整形が行われ、さらにＡ／Ｄ変換器でデジタルＩＦ信号に変換される。デジタル回路内の第１回路ではデジタルＩＦ信号をｓｉｎクロックおよびｃｏｓクロックと比較することによりデジタルＩ信号およびデジタルＱ信号が生成され、両親号からＱＰＳＫ復調データが得られる。第２回路ではデジタルＩ信号とデジタルＱ信号からＡＳＫ復調データが得られる。
【００１６】
第１回路の望ましい構成として、デジタルＩ信号およびデジタルＱ信号を入力してＱＰＳＫ位相情報信号を生成するアークタンジェント回路と、ＱＰＳＫ位相情報信号から４値情報信号を抽出する遅延検波回路と、４値情報信号から前記ＩデータおよびＱデータを生成するＩＱ識別回路とを備えたものが挙げられる。
【００１７】
第２回路の望ましい構成として、デジタルＩ信号およびデジタルＱ信号をそれぞれ２乗して加算することによりベクトル合成信号を生成する合成回路と、ベクトル合成信号をしきい値と比較してＡＳＫ復調データを生成する二値識別回路とを備えたものが挙げられる。
【００１８】
【発明の実施の形態】
図２は、本発明の受信装置の一実施形態を示すブロック図である。この受信装置は、前段のアナログ回路１２２と後段のデジタル回路１２１を有する。
【００１９】
アナログ回路１２２は、アンテナ１０１、ミキサ１０２、第１発振器１０３、直交復調器１０４、フィルタ１０５、第２発振器１０６、フィルタ１０７、Ａ／Ｄ変換器１０８，１０９を備える。
【００２０】
アンテナ１０１は、受信波であるＱＰＳＫ変調波またはＡＳＫ変調波を受信する。ＡＳＫは、搬送波の振幅をオン−オフすることにより信号を伝送する方式であり、その信号点配置を図３に示す。ＱＰＳＫは、搬送波の位相に４値の情報を乗せることにより信号を伝送する方式であり、その信号点配置を図４に示す。
【００２１】
ミキサ１０２は、アンテナ１０１で受信した信号を、第１発振器１０３で発振された第１ローカル信号とミキシングすることによりダウンコンバートしてＩＦ信号に変換する。
【００２２】
図５はＱＰＳＫ変調波を受信したときのＩＦ信号の一例を示す波形図であり、図６はＡＳＫ変調波を受信したときのＩＦ信号の一例を示す波形図である。両図とも横軸に時間、縦軸に振幅をとっている。
【００２３】
直交復調器１０４はミキサ１０２から出力されるＩＦ信号に対して、第２発振器１０６で生成された第２ローカル信号を用いて直交復調を行い、Ｉ信号とＱ信号に分離する。
【００２４】
図７および図８は、それぞれＱＰＳＫ変調波を受信したときのＩ信号およびＱ信号の一例を示す波形図であり、図９および図１０は、それぞれＡＳＫ変調波を受信したときのＩ信号およびＱ信号の一例を示す波形図である。図７〜図１０において、横軸は時間、縦軸は振幅を表す。
【００２５】
直交復調器１０４から出力されたＩ信号およびＱ信号は、それぞれフィルタ１０５およびフィルタ１０７でノイズ成分が除去され、さらにＡ／Ｄ変換器１０８およびＡ／Ｄ変換器１０９に入力されて、デジタルＩ信号およびデジタルＱ信号に変換される。
【００２６】
デジタル回路１２１は、受信波がＱＰＳＫ変調波であるとしてデジタル信号処理を行う第１回路１２３と、受信波ＡＳＫ変調波であるとしてデジタル信号処理を行う第２回路１２４とを備えるものであり、ＰＬＤ（Programmable Logic Device）やＬＳＩによって、ワンチップで実現されている。
【００２７】
第１回路１２３は、アークタンジェント回路（ＡＴＡＮ）１１０、遅延検波回路１１１、加算回路１１２、自動周波数制御回路１１３、Ｉ−Ｑ識別回路１１４を備える。
【００２８】
アークタンジェント回路１１０は、デジタルＩ信号とデジタルＱ信号を入力し、これらの信号から位相情報を求める回路である。図１１はアークタンジェント回路１１０の出力信号の一例を示す波形図であり、横軸に時間、縦軸に位相をとっている。
【００２９】
遅延検波回路１１１は、アークタンジェント回路１１０の出力信号（位相情報）を入力して遅延検波を行った後、図４に示すＱＰＳＫにおける信号点配置の逆の操作を行って復調結果である４値を求める回路である。図１２は遅延検波回路１１１における遅延検波の結果の一例を示す波形図であり、図１３はその遅延検波結果に対して信号点配置の逆操作を施して４値を抽出した結果を示す波形図である。図１２及び図１３では、横軸に時間、縦軸に位相をとっている。
【００３０】
自動周波数制御回路１１３は遅延検波回路１１１から出力される検波結果から周波数の補正値を求める回路であり、加算回路１１２はその補正値を検波結果に加えていく。
【００３１】
Ｉ−Ｑ識別回路１１４は、自動周波数制御回路１１３で補正された遅延検波結果をＩデータとＱデータに識別する回路である。図１４および図１５は、それぞれＩデータおよびＱデータの一例を示す波形図であり、横軸に時間、縦軸に振幅をとっている。
【００３２】
このＩ−Ｑ識別回路１１４から出力されるＩデータおよびＱデータが、本装置によるＱＰＳＫ復調データである。
【００３３】
つぎに、第２回路１２４について説明する。第２回路１２４は、２乗回路１１５および１１６、加算回路１１７、平均化回路１１８、１−０識別回路１１９、しきい値算出回路１２０を備える。
【００３４】
２乗回路１１５はデジタルＩ信号を２乗する回路であり、２乗回路１１６はデジタルＱ信号を２乗する回路である。２乗回路１１５および１１６の出力、すなわち２乗されたデジタルＩ信号およびデジタルＱ信号は加算回路１１７で加算される。この加算結果に対してルート演算を施せばＩ、Ｑのベクトル成分を合成することになるが、ルート演算をしなくてもベクトル合成結果と同等の信号として扱えるので、ここではルート演算を省略している。
【００３５】
直交復調器１０４での直交復調後のＩ、Ｑアナログ信号は、送受の周波数差があるために直交座標軸を中心に周波数差分の角速度で回転することになる。第２回路１２４によってＡＳＫ復調を行うときは、この周波数差により、信号を時間軸上でみるとＩ信号とＱ信号のそれぞれが交互にうねりとなって現れてくる。これらのベクトル合成によって信号が再生される。
【００３６】
図１６は加算回路１１７の出力信号、すなわちベクトル合成の結果を実線で示す波形図である。同図において、横軸は時間、縦軸は振幅を表す。
【００３７】
平均化回路１１８は、加算回路１１７から出力される再生された信号の移動平均をとることによって、信号に含まれる雑音を除去する回路である。
【００３８】
しきい値算出回路１２０は、入力された信号振幅、つまり加算回路１１７の出力信号振幅の平均値を求める回路であり、その出力信号は１−０識別回路１１９に１、０を識別するためのしきい値として入力される。しきい値算出回路１２０の出力信号を図１６に点線で示す。
【００３９】
１−０識別回路１１９は、平均化回路１１８からの再生信号をしきい値算出回路１２０からのしきい値と比較して２値信号に変換する。この２値信号がＡＳＫ復調データとなる。図１７は、１−０識別回路１１９から出力されるＡＳＫ復調データ（２値信号）を示す波形図である。
【００４０】
つぎに、このように構成された本実施形態の受信装置の全体動作を説明する。アナログ回路１２２は、受信波がＡＳＫ信号であるかＱＰＳＫ信号であるかにかかわらず、直交復調器１０４でＩ成分の信号とＱ成分の信号に分離してデジタルＩ信号とデジタルＱ信号を出力する。
【００４１】
デジタル回路１２１では、アナログ回路１２２からのデジタルＩ信号とデジタルＱ信号を共に、ＱＰＳＫ信号の復調を行う第１回路１２３とＡＳＫ信号の復調を行う第２回路１２４の双方に入力して並行処理を行う。
【００４２】
ＡＳＫ信号を受信した場合には、第２回路１２４からＡＳＫ復調データを得ることができる。一方、第１回路１２３から出力される信号は情報として意味のないもの、すなわちノイズとして扱われ、ＱＰＳＫ復調データとしては無視される。
【００４３】
ＱＰＳＫ信号を受信した場合には、第１回路１２３からＱＰＳＫ復調データを得ることができる。一方、第２回路１２４から出力される信号は情報として意味のないもの、すなわちノイズとして扱われ、ＡＳＫ復調データとしては無視される。
【００４４】
このように、本装置によれば、到来してきた受信波が、ＱＰＳＫ信号かＡＳＫ信号かの判別を行わずに第１回路１２３および第２回路１２４で並行処理を行うため、つまり、判別のための処理が不要であるため、瞬時に復調処理を実行することができる。
【００４５】
本装置によれば、ＡＳＫ復調を行うための専用のアナログ部品、たとえば、包絡線検波回路やその前段及び後段にそれぞれ用いられるバンドパスフィルタおよび波形整形アンプ等が不要になり、受信装置の全体の小型化および低コスト化が実現できる。
【００４６】
また、アナログ回路の部品点数を減らすことで、アナログ性能のばらつきを抑え、通信性能の安定化を図ることができる。
【００４７】
図１８は、本発明の第２実施形態を示すブロック図であり、上述した第１の実施形態とはアナログ回路部分が相違している。なお、第１実施形態と同一あるいは同等の要素については、第１実施形態と同一の符号を付して、その説明を省略する。
【００４８】
アナログ回路３０３は、第１実施形態のアナログ回路１２２からミキサ１０２と第１発振器１０３を取り外したものである。このアナログ回路３０３では、受信したＲＦ信号をダウンコンバートせずに直接直交復調する。
【００４９】
発振器３０６の発信周波数は受信したＲＦ信号（受信波）の周波数と同じになるように設定されている。
【００５０】
本実施形態では、直交復調器１０４による直交復調後のＩ信号とＱ信号に直流成分が乗ってしまう。この直流成分の除去は、アナログフィルタ１０５および１０７では困難であるが、デジタル回路１２３内でのデジタル処理で達成することができる。
【００５１】
図１９は、本発明の第３実施形態を示すブロック図である。この実施形態では、受信信号からＩ信号とＱ信号を抽出する処理を、デジタル回路４２２にて行うものである。この実施形態においても、第１実施形態と同一あるいは同等の要素については、第１実施形態と同一の符号を付して、その説明を省略する。
【００５２】
アナログ回路４２３は、アンテナ１０１、ミキサ１０２、発振器１０３、バンドパスフィルタ４０４、リミッタ４０５、Ａ／Ｄ変換器１０６を備える。
【００５３】
バンドパスフィルタ４０４は、ＩＦ周波数の信号帯域のみ通過させるフィルタであり、リミッタ４０５は、ＩＦ信号の振幅を飽和させることにより、ＩＦ信号を一定振幅の矩形波に波形整形する回路である。
【００５４】
このアナログ回路４２３では、ＲＦ信号である受信波をミキサ１０２でＩＦ信号にダウンコンバートした後、リミッタ４０５で波形整形し、Ａ／Ｄ変換器１０６でデジタルＩＦ信号に変換して出力する。
【００５５】
デジタル回路４２２には、第１回路１２３および第２回路１２４の他に、第１比較回路４０７、第２比較回路４０８、ｓｉｎクロック生成回路４０９、ｃｏｓクロック生成回路４１０を備える。
【００５６】
ｓｉｎクロック生成回路４０９は、ＩＦ信号と同等の周波数のｓｉｎクロックを出力する回路であり、ｃｏｓクロック生成回路４１０は、ＩＦ信号と同等の周波数でｓｉｎクロックの位相に対して９０度遅れたクロック（ｃｏｓクロック）を出力する回路である。
【００５７】
第１比較回路４０７は、アナログ回路４２３から出力されたデジタルＩＦ信号とｓｉｎクロックとを比較演算し、デジタルＩ信号を出力する。また、第２比較回路４０８は、アナログ回路４２３から出力されたデジタルＩＦ信号とｃｏｓクロックとを比較演算し、デジタルＱ信号を出力する。
【００５８】
デジタルＩ信号およびデジタルＱ信号から、第１回路１２３でＱＰＳＫ復調データを取得し、第２回路１２４でＡＳＫ復調データを取得する過程は第１実施形態と同様であるので説明は省略する。
【００５９】
本実施形態によれば、第１実施形態よりもアナログ部品をさらに減らすことができるという利点を有する。ただし、デジタル処理でのサンプリングが高速になるので、それに対応可能な回路が必要である。
【００６０】
【発明の効果】
以上説明したように、本発明の受信装置によれば、アナログ回路において、受信したＱＰＳＫ変調波およびＡＳＫ変調波に対して共通の信号処理を施した後にＡ／Ｄ変換し、デジタル回路において、ＱＰＳＫ復調とＡＳＫ復調を並列処理する。つまり、ＱＰＳＫ復調のためのアナログ回路とＡＳＫ復調のためのアナログ回路が共用されている。したがって、装置の小型化・低コスト化を図ることができる。小型化は本装置を車両に搭載する場合には、配置の自由度を大幅に広げることができる。
【図面の簡単な説明】
【図１】道路に設置された路側機と車両との間で行われる無線通信システムを示す図。
【図２】本発明の一実施形態である受信装置を示すブロック図。
【図３】ＡＳＫの信号点配置を示す座標図。
【図４】ＱＰＳＫの信号点配置を示す座標図。
【図５】本実施形態において、ＱＰＳＫ変調波を受信したときにミキサ１０２が出力するＩＦ信号の波形図。
【図６】本実施形態において、ＡＳＫ変調波を受信したときにミキサ１０２が出力するＩＦ信号の波形図。
【図７】ＱＰＳＫ信号を直交復調した後、フィルタ１０５を通過したＩ信号の波形図。
【図８】ＱＰＳＫ信号を直交復調した後、フィルタ１０７を通過したＱ信号の波形図。
【図９】ＡＳＫ信号を直交復調した後、フィルタ１０５を通過したＩ信号の波形図。
【図１０】ＡＳＫ信号を直交復調した後、フィルタ１０７を通過したＱ信号の波形図。
【図１１】ＱＰＳＫ信号を受信したときにアークタンジェント回路１１０が出力する位相情報を示す波形図。
【図１２】ＱＰＳＫ信号を受信したときに遅延検波回路１１１内で行われた遅延検波結果を示す波形図。
【図１３】遅延検波回路１１１の出力信号、すなわちＱＰＳＫ信号を受信したときの遅延検波結果に対して信号点配置の逆操作を施して４値を抽出した結果を示す波形図。
【図１４】ＱＰＳＫ信号を受信したときのＩ−Ｑ識別回路１１４から出力されたＩ復調データを示す波形図。
【図１５】ＱＰＳＫ信号を受信したときのＩ−Ｑ識別回路１１４から出力されたＱ復調データを示す波形図。
【図１６】ＡＳＫ信号を受信したときの平均化回路１１８から出力される信号およびしきい値算出回路１２０から出力されるしきい値信号を示す波形図。
【図１７】ＡＳＫ信号を受信したときの１−０識別回路１１９から出力されるＡＳＫ復調データを示す波形図。
【図１８】本発明の第２実施形態を示すブロック図。
【図１９】本発明の第３実施形態を示すブロック図。
【符号の説明】
１０１…アンテナ、１０２…ミキサ、１０３…第１発振器、１０４…直交復調器、１０５，１０７…フィルタ、１０８，１０９…Ａ／Ｄ変換器、１１０…アークタンジェント回路、１１１…遅延検波回路、１１２…加算回路、１１３…自動周波数制御回路、１１４…Ｉ−Ｑ識別回路、１１５，１１６…２乗回路、１１７…加算回路、１１８…平均化回路、１１９…１−０識別回路、１２０…しきい値算出回路、１２２，３０３，４２３…アナログ回路、１２１，４２２…デジタル回路、１２３…第１回路、１２４…第２回路、４０４…バンドパスフィルタ、４０７，４０８…比較回路、４０９…ｓｉｎクロック生成回路、４１０…ｃｏｓクロック生成回路。[0001]
BACKGROUND OF THE INVENTION
The present invention can receive both radio waves based on ASK (Amplitude Shift Keying) communication systems and radio waves based on QPSK (Quaternary Phase-shift Keying) systems. It relates to the device.
[0002]
[Prior art]
ASK is a method of transmitting a binary message, in which a sinusoidal carrier is pulsed to represent one of the binary states by the presence of a carrier and the other by the absence of it. It is.
[0003]
The QPSK method is a method of modulating a microwave carrier wave in parallel with two NRZ data streams, and data is transmitted as a 90-degree phase shift of the carrier wave.
[0004]
These communication methods are used for wireless communication performed between a roadside machine installed on a road and a vehicle. For example, as shown in FIG. 1, the ASK method is adopted in ETC (Electronic Toll Collection (automatic toll collection system)), and the QPSK method is adopted in DSRC (Dedicated Short Range Communication).
[0005]
Therefore, it is necessary that the receiver mounted on the vehicle is configured to be compatible with both types.
[0006]
Japanese Patent Application Laid-Open No. 2002-216178 discloses a technique related to a vehicle-mounted receiving apparatus that can support a plurality of communication methods. This prior art is an invention relating to an in-vehicle device that is compatible with an ASK system and a PSK (Phase Shift Keying) system.
[0007]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-216178
[Problems to be solved by the invention]
However, in this prior art, an analog circuit for demodulation is individually provided for each modulation method. That is, a PSK detector and an ASK demodulator are provided. Therefore, if this conventional technique is used as it is to obtain a receiving apparatus that can support both the ASK system and the QPSK system, the apparatus must be increased in size and cost. The increase in the size of the apparatus may cause the arrangement to be greatly limited in the case of in-vehicle use, making it difficult to mount.
[0009]
[Means for Solving the Problems]
The receiving apparatus of the present invention has been made to solve such a problem. The received wave is subjected to predetermined signal processing and then A / D converted to convert the received wave into a digital I signal and a digital Q signal. A circuit that performs digital signal processing on the analog circuit that converts the signal and the digital signal output from the analog circuit, assuming that the received wave is a QPSK modulated wave, and digitally processes the digital I signal and the digital Q signal. A first circuit that performs signal processing and outputs I data and Q data in the QPSK system, and a circuit that performs digital signal processing on the assumption that the received wave is an ASK modulated wave, and digitally processes the digital I signal and the digital Q signal. And a digital circuit including a second circuit that performs signal processing and outputs ASK demodulated data .
The receiving apparatus of the present invention also includes an analog circuit that converts a received wave into a digital IF signal by performing A / D conversion after performing predetermined signal processing on the received wave, and a digital I based on the digital IF signal. A digital circuit for generating a signal and a digital Q signal, wherein the received wave is a QPSK modulated wave, digital signal processing is performed on the digital I signal and the digital Q signal, and I data and Q data in the QPSK system are output. And a digital circuit including a second circuit for performing digital signal processing on the digital I signal and the digital Q signal and outputting ASK demodulated data, assuming that the received wave is an ASK modulated wave. To do.
[0010]
According to this receiving apparatus, regardless of whether the received wave is a QPSK modulated wave or an ASK modulated wave, the received wave is converted into a digital signal after being subjected to predetermined analog signal processing by an analog circuit. In the digital circuit, the digital signal output from the analog circuit is processed in each of the first circuit and the second circuit, but when the received signal is a QPSK modulated wave, QPSK demodulated data is obtained from the first circuit. However, the output data of the second circuit is clearly meaningless as ASK demodulated data. Conversely, when the received signal is an ASK modulated wave, ASK demodulated data is obtained from the second circuit, but the output data of the first circuit is clearly meaningless as QPSK demodulated data.
[0011]
In the receiving apparatus of the present invention, the analog circuit includes a mixer that down-converts a received wave into an IF signal and outputs the signal, a quadrature demodulator that performs quadrature demodulation on the IF signal and generates an I signal and a Q signal, An A / D converter that converts a signal and a Q signal into a digital I signal and a digital Q signal, respectively, and the first circuit performs digital signal processing on the digital I signal and the digital Q signal to perform I signal in the QPSK system. Preferably, the second circuit outputs data and Q data, and the second circuit performs digital signal processing on the digital I signal and digital Q signal and outputs ASK demodulated data.
[0012]
Regardless of whether the received wave is a QPSK modulated wave or an ASK modulated wave, the received wave is down-converted in an analog circuit and then subjected to orthogonal demodulation to extract an I signal and a Q signal. It is converted into a digital I signal and a digital Q signal by / D conversion. In the digital circuit, processing using the digital I signal and the digital Q signal is performed in each of the first circuit and the second circuit. When the received wave is a QPSK modulated wave, QPSK demodulated data is obtained from the first circuit, In the case of an ASK modulated wave, ASK demodulated data is obtained from the second circuit.
[0013]
You may perform directly the orthogonal demodulation of the received wave in an analog circuit, without down-converting.
[0014]
In the receiving apparatus of the present invention, the analog circuit includes a mixer that down-converts a received wave into an IF signal and outputs the signal, a limiter that performs waveform shaping on the IF signal, and an IF signal that has undergone waveform shaping by the limiter as a digital IF signal. The digital circuit includes a first comparison circuit that compares the digital IF signal with the sine clock to generate a digital I signal and a digital Q signal that compares the digital IF signal with the cos clock. A first comparison circuit for generating a signal, the first circuit performs digital signal processing on the digital I signal and the digital Q signal, and outputs I data and Q data in the QPSK system. Performs digital signal processing on the digital I signal and digital Q signal and outputs ASK demodulated data. Good.
[0015]
Regardless of whether the received wave is a QPSK modulated wave or an ASK modulated wave, the received wave is down-converted in an analog circuit, and then subjected to waveform shaping by a limiter. Further, a digital IF signal is output from an A / D converter. Is converted to In the first circuit in the digital circuit, the digital I signal and the digital Q signal are generated by comparing the digital IF signal with the sin clock and the cos clock, and the QPSK demodulated data is obtained from the parent code. In the second circuit, ASK demodulated data is obtained from the digital I signal and the digital Q signal.
[0016]
As a desirable configuration of the first circuit, an arctangent circuit that inputs a digital I signal and a digital Q signal to generate a QPSK phase information signal, a delay detection circuit that extracts a quaternary information signal from the QPSK phase information signal, and a quaternary value And an IQ discriminating circuit for generating the I data and the Q data from the information signal.
[0017]
As a desirable configuration of the second circuit, the digital I signal and the digital Q signal are squared and added to generate a vector combined signal, and the vector combined signal is compared with a threshold value to generate ASK demodulated data. And a binary identification circuit to be generated.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 2 is a block diagram showing an embodiment of the receiving apparatus of the present invention. This receiving apparatus includes a front-stage analog circuit 122 and a rear-stage digital circuit 121.
[0019]
The analog circuit 122 includes an antenna 101, a mixer 102, a first oscillator 103, a quadrature demodulator 104, a filter 105, a second oscillator 106, a filter 107, and A / D converters 108 and 109.
[0020]
The antenna 101 receives a QPSK modulated wave or an ASK modulated wave that is a received wave. ASK is a method of transmitting a signal by turning on and off the amplitude of a carrier wave, and the signal point arrangement is shown in FIG. QPSK is a method of transmitting a signal by placing four-value information on the phase of a carrier wave, and the signal point arrangement is shown in FIG.
[0021]
The mixer 102 mixes the signal received by the antenna 101 with the first local signal oscillated by the first oscillator 103 to convert it into an IF signal.
[0022]
FIG. 5 is a waveform diagram showing an example of an IF signal when a QPSK modulated wave is received, and FIG. 6 is a waveform diagram showing an example of an IF signal when an ASK modulated wave is received. In both figures, the horizontal axis represents time, and the vertical axis represents amplitude.
[0023]
The quadrature demodulator 104 performs quadrature demodulation on the IF signal output from the mixer 102 using the second local signal generated by the second oscillator 106, and separates it into an I signal and a Q signal.
[0024]
7 and 8 are waveform diagrams showing examples of the I signal and the Q signal when the QPSK modulated wave is received, respectively. FIGS. 9 and 10 are diagrams showing the I signal and the Q signal when the ASK modulated wave is received, respectively. It is a wave form diagram which shows an example of a signal. 7 to 10, the horizontal axis represents time, and the vertical axis represents amplitude.
[0025]
From the I signal and Q signal output from the quadrature demodulator 104, noise components are removed by the filter 105 and the filter 107, respectively, and are further input to the A / D converter 108 and the A / D converter 109 to obtain a digital I signal. And converted into a digital Q signal.
[0026]
The digital circuit 121 includes a first circuit 123 that performs digital signal processing on the assumption that the received wave is a QPSK modulated wave, and a second circuit 124 that performs digital signal processing on the assumption that the received wave is a received wave ASK modulated wave. (Programmable Logic Device) and LSI are realized in one chip.
[0027]
The first circuit 123 includes an arc tangent circuit (ATAN) 110, a delay detection circuit 111, an adder circuit 112, an automatic frequency control circuit 113, and an IQ discriminating circuit 114.
[0028]
The arc tangent circuit 110 is a circuit that receives a digital I signal and a digital Q signal and obtains phase information from these signals. FIG. 11 is a waveform diagram showing an example of the output signal of the arc tangent circuit 110, with the horizontal axis representing time and the vertical axis representing phase.
[0029]
The delay detection circuit 111 receives the output signal (phase information) of the arc tangent circuit 110 and performs delay detection, and then performs the reverse operation of the signal point arrangement in QPSK shown in FIG. This is a circuit for obtaining. FIG. 12 is a waveform diagram showing an example of the result of delay detection in the delay detection circuit 111. FIG. 13 is a waveform diagram showing the result of extracting the four values by performing the reverse operation of the signal point arrangement on the delay detection result. It is. 12 and 13, the horizontal axis represents time, and the vertical axis represents phase.
[0030]
The automatic frequency control circuit 113 is a circuit for obtaining a frequency correction value from the detection result output from the delay detection circuit 111, and the addition circuit 112 adds the correction value to the detection result.
[0031]
The IQ identification circuit 114 is a circuit that identifies the delayed detection result corrected by the automatic frequency control circuit 113 into I data and Q data. FIG. 14 and FIG. 15 are waveform diagrams showing examples of I data and Q data, respectively, with time on the horizontal axis and amplitude on the vertical axis.
[0032]
The I data and Q data output from the IQ identification circuit 114 are QPSK demodulated data by this apparatus.
[0033]
Next, the second circuit 124 will be described. The second circuit 124 includes square circuits 115 and 116, an adder circuit 117, an averaging circuit 118, a 1-0 identification circuit 119, and a threshold value calculation circuit 120.
[0034]
The square circuit 115 is a circuit that squares the digital I signal, and the square circuit 116 is a circuit that squares the digital Q signal. The outputs of the square circuits 115 and 116, that is, the squared digital I signal and digital Q signal are added by the adder circuit 117. If route calculation is applied to this addition result, the vector components of I and Q are synthesized. However, since the signal can be handled as a signal equivalent to the vector synthesis result without performing route calculation, the route calculation is omitted here. ing.
[0035]
The I and Q analog signals after quadrature demodulation in the quadrature demodulator 104 rotate at the angular velocity of the frequency difference around the orthogonal coordinate axis because there is a transmission / reception frequency difference. When ASK demodulation is performed by the second circuit 124, due to this frequency difference, when the signal is viewed on the time axis, each of the I signal and the Q signal appears alternately. A signal is reproduced by combining these vectors.
[0036]
FIG. 16 is a waveform diagram showing the output signal of the adder circuit 117, that is, the result of vector synthesis, as a solid line. In the figure, the horizontal axis represents time and the vertical axis represents amplitude.
[0037]
The averaging circuit 118 is a circuit that removes noise contained in the signal by taking a moving average of the reproduced signal output from the adder circuit 117.
[0038]
The threshold value calculation circuit 120 is a circuit for obtaining an input signal amplitude, that is, an average value of output signal amplitudes of the addition circuit 117, and the output signal is used for identifying 1 and 0 to the 1-0 identification circuit 119. Entered as threshold. The output signal of the threshold calculation circuit 120 is indicated by a dotted line in FIG.
[0039]
The 1-0 identification circuit 119 compares the reproduction signal from the averaging circuit 118 with the threshold value from the threshold value calculation circuit 120 and converts it into a binary signal. This binary signal becomes ASK demodulated data. FIG. 17 is a waveform diagram showing ASK demodulated data (binary signal) output from the 1-0 identification circuit 119.
[0040]
Next, the overall operation of the receiving apparatus of the present embodiment configured as described above will be described. Regardless of whether the received wave is an ASK signal or a QPSK signal, the analog circuit 122 separates the I component signal and the Q component signal by the quadrature demodulator 104 and outputs a digital I signal and a digital Q signal. .
[0041]
In the digital circuit 121, both the digital I signal and the digital Q signal from the analog circuit 122 are input to both the first circuit 123 that demodulates the QPSK signal and the second circuit 124 that demodulates the ASK signal to perform parallel processing. Do.
[0042]
When an ASK signal is received, ASK demodulated data can be obtained from the second circuit 124. On the other hand, the signal output from the first circuit 123 is treated as meaningless information, that is, noise, and ignored as QPSK demodulated data.
[0043]
When a QPSK signal is received, QPSK demodulated data can be obtained from the first circuit 123. On the other hand, the signal output from the second circuit 124 is treated as meaningless information, that is, as noise, and ignored as ASK demodulated data.
[0044]
As described above, according to this apparatus, the first circuit 123 and the second circuit 124 perform parallel processing without determining whether the incoming received wave is a QPSK signal or an ASK signal, that is, for determination. Since this process is unnecessary, the demodulation process can be executed instantaneously.
[0045]
According to this apparatus, a dedicated analog component for performing ASK demodulation, for example, an envelope detection circuit, a band pass filter and a waveform shaping amplifier used in the preceding stage and the subsequent stage are not necessary, and the entire receiving apparatus Miniaturization and cost reduction can be realized.
[0046]
Further, by reducing the number of parts of the analog circuit, it is possible to suppress variations in analog performance and stabilize communication performance.
[0047]
FIG. 18 is a block diagram showing a second embodiment of the present invention, and an analog circuit portion is different from the first embodiment described above. The same or equivalent elements as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted.
[0048]
The analog circuit 303 is obtained by removing the mixer 102 and the first oscillator 103 from the analog circuit 122 of the first embodiment. The analog circuit 303 directly performs quadrature demodulation on the received RF signal without down-conversion.
[0049]
The oscillation frequency of the oscillator 306 is set to be the same as the frequency of the received RF signal (reception wave).
[0050]
In the present embodiment, a DC component is added to the I signal and the Q signal after quadrature demodulation by the quadrature demodulator 104. The removal of the direct current component is difficult with the analog filters 105 and 107, but can be achieved by digital processing in the digital circuit 123.
[0051]
FIG. 19 is a block diagram showing a third embodiment of the present invention. In this embodiment, the digital circuit 422 performs processing for extracting the I signal and the Q signal from the received signal. Also in this embodiment, the same or equivalent elements as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted.
[0052]
The analog circuit 423 includes an antenna 101, a mixer 102, an oscillator 103, a band pass filter 404, a limiter 405, and an A / D converter 106.
[0053]
The band pass filter 404 is a filter that passes only the signal band of the IF frequency, and the limiter 405 is a circuit that shapes the IF signal into a rectangular wave having a constant amplitude by saturating the amplitude of the IF signal.
[0054]
In this analog circuit 423, the received wave, which is an RF signal, is down-converted to an IF signal by the mixer 102, then shaped by the limiter 405, converted into a digital IF signal by the A / D converter 106, and output.
[0055]
In addition to the first circuit 123 and the second circuit 124, the digital circuit 422 includes a first comparison circuit 407, a second comparison circuit 408, a sin clock generation circuit 409, and a cos clock generation circuit 410.
[0056]
The sine clock generation circuit 409 is a circuit that outputs a sine clock having the same frequency as the IF signal, and the cos clock generation circuit 410 is a clock that is delayed by 90 degrees with respect to the phase of the sine clock at the same frequency as the IF signal. cos clock).
[0057]
The first comparison circuit 407 compares the digital IF signal output from the analog circuit 423 and the sin clock, and outputs a digital I signal. The second comparison circuit 408 compares the digital IF signal output from the analog circuit 423 with the cos clock and outputs a digital Q signal.
[0058]
The process of acquiring the QPSK demodulated data from the digital I signal and the digital Q signal by the first circuit 123 and acquiring the ASK demodulated data by the second circuit 124 is the same as in the first embodiment, and thus the description thereof is omitted.
[0059]
According to the present embodiment, there is an advantage that analog parts can be further reduced as compared with the first embodiment. However, since sampling in digital processing becomes high speed, a circuit that can cope with it is necessary.
[0060]
【The invention's effect】
As described above, according to the receiving apparatus of the present invention, the analog circuit performs common signal processing on the received QPSK modulated wave and ASK modulated wave, and then performs A / D conversion, and the digital circuit performs QPSK. Demodulation and ASK demodulation are processed in parallel. That is, an analog circuit for QPSK demodulation and an analog circuit for ASK demodulation are shared. Therefore, the size and cost of the apparatus can be reduced. Miniaturization can greatly increase the degree of freedom of arrangement when the apparatus is mounted on a vehicle.
[Brief description of the drawings]
FIG. 1 is a diagram showing a wireless communication system performed between a roadside machine installed on a road and a vehicle.
FIG. 2 is a block diagram showing a receiving apparatus according to an embodiment of the present invention.
FIG. 3 is a coordinate diagram showing signal point arrangement of ASK.
FIG. 4 is a coordinate diagram showing signal point arrangement of QPSK.
FIG. 5 is a waveform diagram of an IF signal output from the mixer 102 when a QPSK modulated wave is received in the present embodiment.
FIG. 6 is a waveform diagram of an IF signal output from the mixer 102 when an ASK modulated wave is received in the present embodiment.
FIG. 7 is a waveform diagram of an I signal that has passed through a filter 105 after quadrature demodulation of the QPSK signal.
FIG. 8 is a waveform diagram of a Q signal that has passed through a filter 107 after quadrature demodulation of the QPSK signal.
FIG. 9 is a waveform diagram of an I signal that has passed through a filter 105 after quadrature demodulation of an ASK signal.
FIG. 10 is a waveform diagram of a Q signal that has passed through a filter 107 after quadrature demodulation of an ASK signal.
FIG. 11 is a waveform diagram showing phase information output by the arctangent circuit 110 when a QPSK signal is received.
FIG. 12 is a waveform diagram showing the result of delay detection performed in the delay detection circuit 111 when a QPSK signal is received.
FIG. 13 is a waveform diagram showing a result of extracting four values by performing a reverse operation of signal point arrangement on a delay detection result when receiving an output signal of the delay detection circuit 111, that is, a QPSK signal.
FIG. 14 is a waveform diagram showing I demodulated data output from the IQ discriminating circuit 114 when a QPSK signal is received.
FIG. 15 is a waveform diagram showing Q demodulated data output from the IQ discriminating circuit 114 when a QPSK signal is received.
FIG. 16 is a waveform diagram showing a signal output from averaging circuit 118 and a threshold signal output from threshold value calculation circuit 120 when an ASK signal is received.
FIG. 17 is a waveform diagram showing ASK demodulated data output from the 1-0 identification circuit 119 when an ASK signal is received.
FIG. 18 is a block diagram showing a second embodiment of the present invention.
FIG. 19 is a block diagram showing a third embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 101 ... Antenna, 102 ... Mixer, 103 ... First oscillator, 104 ... Quadrature demodulator, 105, 107 ... Filter, 108, 109 ... A / D converter, 110 ... Arc tangent circuit, 111 ... Delay detection circuit, 112 ... Addition circuit, 113 ... automatic frequency control circuit, 114 ... I-Q discrimination circuit, 115,116 ... square circuit, 117 ... addition circuit, 118 ... averaging circuit, 119 ... 1-0 discrimination circuit, 120 ... threshold value Calculation circuit, 122, 303, 423 ... Analog circuit, 121, 422 ... Digital circuit, 123 ... First circuit, 124 ... Second circuit, 404 ... Band pass filter, 407, 408 ... Comparison circuit, 409 ... Sin clock generation circuit 410 ... cos clock generation circuit.

Claims

An analog circuit that converts a received wave into a digital I signal and a digital Q signal by performing A / D conversion after performing predetermined signal processing on the received wave ;
A circuit that performs digital signal processing on the digital signal output from the analog circuit on the assumption that the received wave is a QPSK modulated wave, and performs digital signal processing on the digital I signal and digital Q signal to perform QPSK A first circuit for outputting I data and Q data in the system ;
A circuit that performs digital signal processing on the assumption that the received wave is an ASK modulated wave, and a second circuit that performs digital signal processing on the digital I signal and digital Q signal and outputs ASK demodulated data And a receiving device.

The analog circuit includes a mixer that down-converts and outputs a received wave to an IF signal, a quadrature demodulator that performs quadrature demodulation on the IF signal to generate an I signal and a Q signal, Each having an A / D converter that converts the signal into a digital I signal and a digital Q signal,
The first circuit performs digital signal processing on the digital I signal and digital Q signal and outputs I data and Q data in the QPSK system,
The receiving apparatus according to claim 1, wherein the second circuit performs digital signal processing on the digital I signal and the digital Q signal and outputs ASK demodulated data.

The analog circuit performs quadrature demodulation on a received wave to generate an I signal and a Q signal, and an A / D conversion that converts the I signal and the Q signal into a digital I signal and a digital Q signal, respectively. Equipped with
The first circuit performs digital signal processing on the digital I signal and digital Q signal and outputs I data and Q data in the QPSK system,
The receiving apparatus according to claim 1, wherein the second circuit performs digital signal processing on the digital I signal and the digital Q signal and outputs ASK demodulated data.

An analog circuit that converts a received wave into a digital IF signal by performing A / D conversion after performing predetermined signal processing on the received wave;
A digital circuit for generating a digital I signal and a digital Q signal based on the digital IF signal, wherein the digital I signal and the digital Q signal are subjected to digital signal processing on the assumption that the received wave is a QPSK modulated wave. A first circuit for outputting I data and Q data in the system, and a second circuit for performing digital signal processing on the digital I signal and digital Q signal and outputting ASK demodulated data on the assumption that the received wave is an ASK modulated wave And a digital circuit including the receiver.

The analog circuit includes a mixer that down-converts and outputs a received wave to an IF signal, a limiter that performs waveform shaping on the IF signal, and an IF signal that is waveform-shaped by the limiter is converted into a digital IF signal. / D converter,
The digital circuit compares the digital IF signal with a sin clock to generate a digital I signal, and compares the digital IF signal with a cos clock to generate a digital Q signal. With
The first circuit performs digital signal processing on the digital I signal and digital Q signal and outputs I data and Q data in the QPSK system,
The receiving apparatus according to claim 4 , wherein the second circuit performs digital signal processing on the digital I signal and the digital Q signal and outputs ASK demodulated data.

The first circuit includes an arc tangent circuit that inputs the digital I signal and the digital Q signal to generate a QPSK phase information signal, a delay detection circuit that extracts a quaternary information signal from the QPSK phase information signal, and the 4 The receiving apparatus according to claim 1 , further comprising an IQ identification circuit that generates the I data and Q data from a value information signal.

The second circuit squares and adds the digital I signal and the digital Q signal to generate a vector composite signal, and compares the vector composite signal with a threshold value to compare the ASK demodulated data. The receiving apparatus according to claim 1 , further comprising: a binary identification circuit that generates