JP3977203B2 - 光変調装置 - Google Patents
光変調装置 Download PDFInfo
- Publication number
- JP3977203B2 JP3977203B2 JP2002249327A JP2002249327A JP3977203B2 JP 3977203 B2 JP3977203 B2 JP 3977203B2 JP 2002249327 A JP2002249327 A JP 2002249327A JP 2002249327 A JP2002249327 A JP 2002249327A JP 3977203 B2 JP3977203 B2 JP 3977203B2
- Authority
- JP
- Japan
- Prior art keywords
- binary signal
- signal
- optical
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、複数の高速なディジタル電気信号を時分割多重して光信号を変調するデュオバイナリ変調方式を用いた光変調装置に関するものである。
【０００２】
【従来の技術】
以下の文献１，文献２に開示された技術内容を参考に、デュオバイナリ変調方式を用いた従来の光変調装置について以下に説明する。
【０００３】
＜文献１＞
“Ｔｈｅ ｄｏｕｂｉｎｅｒｙ ｔｅｃｈｎｉｑｕｅ ｆｏｒ ｈｉｇｈ−ｓｐｅｅｄ ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ”
ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ＆ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．８２，１９６３
【０００４】
＜文献２＞
“Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｏｐｔｉｃａｌ Ｄｕｏｂｉｎａｒｙ Ｓｉｇｎａｌｓ ｉｎ Ｔｅｒａｂｉｔ／ｓ Ｃａｐａｃｉｔｙ， Ｈｉｇｈ−Ｓｐｅｃｔｒａｌ Ｅｆｆｉｃｉｅｎｃｙ ＷＤＭ Ｓｙｓｔｅｍｓ”
ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌｏｇｙ，Ｖｏｌ．１６，Ｎｏ５，１９９８
【０００５】
文献１，文献２に詳しく解説されている通り、デュオバイナリ方式は、無線のベースバンド変調方式・パーシャルレスポンス方式として１９６０年代に検討され、１９９０年代に入ってからは光変調スペクトルの狭窄化の目的で利用されている。この方式では、２値信号［０／１］を３値信号［０／１／２］に変換することで周波数帯域を圧縮し、受信側の復号器では［０，２］を［０］へ変換し、［１］を［１］へ変換することで、元の２値信号［０／１］を再生する。
【０００６】
図７は従来の光変調装置の構成を示す図である。また、図８は従来の光変調装置の動作タイミングを説明するための図である。図７（ａ）において、１０１は多重回路、１０２はプリコーダ、１０３は符号器、１０４は増幅器、１０５は光源、１０６は光変調器、１０７は受信側の復号器、１０８はクロックである。従来の光変調装置は、多重回路１０１，プリコーダ１０２，符号器１０３，増幅器１０４，光源１０５および光変調器１０６から構成されている。
【０００７】
次に動作について説明する。
多重回路１０１は、入力されるデータ速度Ｂ／Ｎ［ｂｉｔ／ｓｅｃ］のＮ並列の低速信号（図７（ｂ））をＢ［ｂｉｔ／ｓｅｃ］の２値信号（図７（ｃ））に多重化する。続いて、ビット間の符号間干渉を低減するための処理をプリコーダ１０２が２値信号に施すと、符号器１０３が２値信号を３値信号（図７（ｄ））に変換する。この３値信号は増幅器１０４で増幅され、増幅器１０４からの３値信号に応じて光源１０５の出力光を光変調器１０６が変調し、受信側へ送信する。受信側では、復号器１０７が光信号から２値信号を復号する。
【０００８】
プリコーダ１０２を光変調装置に設けているので、後段の符号器１０３は、［０］を［０］または［２］へ、［１］を［１］へ変換できる。プリコーダ１０２は、図７（ａ）に示す通り、ＥＸＯＲゲート１０２Ａと、ＥＸＯＲゲート１０２Ａの出力信号をＴ（＝１／Ｂ）［ｓｅｃ］だけ遅延させてＥＸＯＲゲート１０２の入力へ再度接続する遅延回路１０２Ｂとから構成される。符号器１０３は、入力信号を２分岐し、２つの信号の遅延時間にＴ［ｓｅｃ］の差を遅延回路１０３Ａで与えた後、加算回路１０３Ｂでアナログ的に加算することで２値信号を３値信号に変換する。符号器１０３の実際の構成としては、次の２つの構成１，構成２が一般的に行われている。
【０００９】
＜構成１＞
２つのフリップフロップ（ＤＦＦ）１０３Ｃ，１０３Ｄによるシフトレジスタと、加算回路１０３Ｂとから構成する方法（図７（ｅ））。
【００１０】
＜構成２＞
１つのフリップフロップ（ＤＦＦ）１０３Ｅの出力にカットオフ周波数Ｂ／４［Ｈｚ］のローパスフィルタ（ＬＰＦ）１０３Ｆをおいて構成する方法（図７（ｆ））。
【００１１】
上記（１），（２）いずれの方法も機能的に同等であり、あるタイミングの入力信号に対して出力信号“１”を２クロックの間引き延ばして“１１”とし、入力信号“０”に対して出力信号を２クロックの間“００”とする。符号器１０３で生成された電気３値信号は、増幅器１０４，光源１０５および光変調器１０６からなるＥ／Ｏ変換部において、光電界強度（位相）が［１（０），１（π），０（位相無）］の３値を持った光の３値信号に変換される。受信側の復号器１０７では、Ｏ／Ｅ変換器１０７Ａによって光の３値信号が電気の２値信号に変換される。
【００１２】
図８の波形図から分かるように、従来の光変調装置では、プリコーダ１０２出力信号（図８（ｂ））、符号器１０３内部のシフトレジスタの出力信号（図８（ｃ））は、いずれも送信信号（図８（ａ））のデータ速度Ｂ［ｂｉｔ／ｓｅｃ］で変化する必要がある。また、光変調器１０６を駆動するためには符号器１０３の出力を増幅する必要があり、このことは、電気の３値信号に対する増幅器１０４を必要とすることである。
【００１３】
【発明が解決しようとする課題】
従来の光変調装置は以上のように構成されているので、多重信号のデータ速度Ｂ［ｂｉｔ／ｓｅｃ］で動作可能な高速フリップフロップが必須になってしまうという課題があった。
【００１４】
また、従来の光変調装置は、符号器出力を増幅するために、電気の３値信号の増幅器が必須になってしまうという課題があった。
【００１５】
特にネットワークの基幹回路を構成する光伝送路では、光伝送速度をできるだけ高速化することがコストメリットにつながるため、前者の課題は、フリップフロップなどの電子デバイスの動作速度が制約となってしまうことを示している。
【００１６】
また、後者の課題は、高速・高出力の３値電気信号を増幅する必要があるが、リニアリティを保つことが難しく、光変調装置実現の制約となっている。
【００１７】
この発明は上記のような課題を解決するためになされたもので、フリップフロップなどの電子デバイスの動作速度による制約を受けず、低コストかつ小型化を実現することが可能な光変調装置を提供することを目的とする。
【００１８】
また、この発明は、リニアリティを保つことが難しい電気の３値信号用の増幅器を不要とすることが可能な光変調装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この発明に係る光変調装置は、データ速度Ｂ／ＮのＮ並列のディジタル信号をそれぞれ多重化し、データ速度Ｂ／２の第１の２値信号および第２の２値信号をそれぞれ生成する２系統の２値信号生成手段と、一方の２値信号生成手段で生成された第１の２値信号に対して、他方の２値信号生成手段で生成された第２の２値信号を時間１／Ｂだけ遅延させるとともに、第２の２値信号のＤＣレベルをオフセットして、第１の２値信号および第２の２値信号を出力する符号手段と、符号手段から出力された第１の２値信号および第２の２値信号に応じて入力光を変調する光変調手段とを備え、符号手段は、２値信号生成手段で生成された第１の２値信号を時間周期Ｂ／２だけ保持する第１のフリップフロップと、２値信号生成手段で生成された第２の２値信号を時間周期Ｂ／２だけ保持する第２のフリップフロップと、第１のフリップフロップで保持された第１の２値信号に対して、第２のフリップフロップで保持された第２の２値信号を時間１／Ｂだけ遅延させる遅延回路と、遅延回路で遅延された第２の２値信号にＤＣオフセットを与えるＤＣオフセット回路とから構成され、符号手段から出力された第１の２値信号および第２の２値信号を増幅して光変調手段へ与える第１の増幅器および第２の増幅器を備えるようにしたものである。
【００２０】
この発明に係る光変調装置は、データ速度Ｂ／ＮのＮ並列のディジタル信号をそれぞれ多重化し、データ速度Ｂ／２の第１の２値信号および第２の２値信号をそれぞれ生成する２系統の２値信号生成手段と、一方の２値信号生成手段で生成された第１の２値信号に対して、他方の２値信号生成手段で生成された第２の２値信号を時間１／Ｂだけ遅延させるとともに、第２の２値信号のＤＣレベルをオフセットして、第１の２値信号および第２の２値信号を出力する符号手段と、符号手段から出力された第１の２値信号および第２の２値信号に応じて入力光を変調する光変調手段とを備え、符号手段は、２値信号生成手段で生成された第１の２値信号を時間周期Ｂ／２だけ保持する第１のフリップフロップと、第１のフリップフロップで保持された第１の２値信号に対して、２値信号生成手段で生成された第２の２値信号を時間１／Ｂだけ遅延させる遅延回路と、遅延回路で遅延された第２の２値信号を時間周期Ｂ／２だけ保持する第２のフリップフロップと、第１のフリップフロップに供給するクロックに対して、第２のフリップフロップに供給するクロックをπだけ移相させる位相回路と、第２のフリップフロップで保持された第２の２値信号にＤＣオフセットを与えるＤＣオフセット回路とから構成され、符号手段から出力された第１の２値信号および第２の２値信号を増幅して光変調手段へ与える第１の増幅器および第２の増幅器を備えるようにしたものである。
【００２１】
この発明に係る光変調装置は、第１の光信号と第２の光信号とに入力光を分岐する光分岐部と、第１の２値信号および第２の２値信号がともに０を示すときに、第１の光信号と第２の光信号とが位相差πを有するように設定されるとともに、第１の２値信号が１を示すときには、第１の光信号、第２の光信号をそれぞれ＋π／２，−π／２だけ移相し、第２の２値信号が−１を示すときには、第１の光信号、第２の光信号をそれぞれ−π／２，＋π／２だけ移相する位相変調部と、位相変調部からの第１の光信号と第２の光信号とを合流する光合流部とから光変調手段が構成されるようにしたものである。
【００２２】
この発明に係る光変調装置は、第１の増幅器および第２の増幅器において、その利得に飽和特性を有するようにしたものである。
【００２３】
この発明に係る光変調装置は、第１の増幅器および第２の増幅器において、第１の２値信号および第２の２値信号の振幅レベルをほぼ等しくする自動利得制御機能を有するようにしたものである。
【００２４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による光変調装置の構成を示す図である。また、図２は図１中の各部位における信号波形を示す図である。さらに、図３〜図５は２つの制御信号入力端子をもつマッハ＝ツェンダ型（以下、ＭＺ型と略す）の光変調器の動作を説明するための図である。図１において、１Ａ，１Ｂは多重回路（２値信号生成手段）、２はプリコーダ（２値信号生成手段）、３は符号器（符号手段）、４Ａ，４Ｂは増幅器、５は光源、６はＭＺ型の光変調器（光変調手段）、８はクロックである。
【００２５】
次に動作について説明する。
図１（ａ）の左側から入力されたＮ並列の低速信号は、多重回路１Ａ，１Ｂによって（Ｎ／２）：１多重され、データ速度Ｂ／２［ｂｉｔ／ｓｅｃ］の２系統の信号（第１の２値信号、第２の２値信号）に多重化される。この２系統の信号は、プリコーダ２を構成する第１のＥＸＯＲゲート（２値信号生成手段）２Ａおよび第２のＥＸＯＲゲート（２値信号生成手段）２Ｂへ入力され、２系統のＢ／２［ｂｉｔ／ｓｅｃ］の信号に変換される。
【００２６】
プリコーダ２から出力された２系統の２値信号は、後段の符号器３における第１のフリップフロップ３Ａおよび第２のフリップフロップ３Ｂで時間周期Ｂ／２［Ｈｚ］だけそれぞれ保持され、波形整形される。そして、第１のフリップフロップ３Ａから出力された第１の２値信号はそのまま符号器３の外部へ出力され、一方、第２のフリップフロップ３Ｂから出力された第２の２値信号は、遅延回路３Ｃにより、第１のフリップフロップ３Ａからの信号よりもＴ（＝１／Ｂ）［ｓｅｃ］だけ遅延され、さらにＤＣオフセット回路３Ｄにより、［１］は［０］に、［０］は［−１］となるようにＤＣレベルがオフセットされ、符号器３の外部へ出力される。
【００２７】
符号器３からの出力は、後段の第１の増幅器４Ａおよび第２の増幅器４Ｂで必要な振幅レベルに増幅される。これらの増幅器４Ａ，４Ｂの利得に飽和特性を持たせるようにすれば、波形の擾乱を吸収し、最終的な出力波形を整形できる。また、増幅する振幅レベルをほぼ等しくする自動利得制御（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）機能を増幅器４Ａ，４Ｂに持たせるようにしても良く、やはり、波形擾乱の吸収、最終出力波形の整形が可能になる。第１の増幅器４Ａおよび第２の増幅器４Ｂで増幅されたこれら２系統の信号は、光源５からの出力光を変調するための変調信号として光変調器６で使用される。このように、電気の２値信号によって光変調器６を駆動するため、リニアリティを保つことが難しい電気の３値信号用の増幅器が不要となり、光変調装置の実現を容易にすることができる。
【００２８】
光変調器６は、光源５からの出力光を光分岐部６Ａで２つに分岐し、２分岐された光の位相を２系統の信号により位相変調部６Ｂ，６Ｃで変化させた後に、光合流部６Ｄで光の電界を加算する。光合流部６Ｄへ入射する２つの光の位相が一致していれば、光変調器６の出力光強度は増大し、２つの光の位相がπ［ｒａｄ］だけズレていれば、光変調器６の出力光強度がなくなる。つまり、位相変調部６Ｂ，６Ｃでの位相量が０［ｒａｄ］であれば出力光強度が強く、位相量がπになると弱まり、位相量が２π［ｒａｄ］になると出力強度が再び強く、位相量がπ［ｒａｄ］になると弱まり、位相量が２π［ｒａｄ］になると出力光強度が再び強まる特性が得られる。以下に説明するように、この特性を適用することで、光強度を２値に変調することができる。
【００２９】
第１の増幅器４Ａ，第２の増幅器４Ｂの各出力を［α，β］とすると、この実施の形態１では、α＝０または１，β＝０または−１となるので（図２参照）、［α，β］の組み合わせは全部で次の４パターンが得られる。
【００３０】
［α，β］＝［０，０］，［１，０］，［１，−１］，［０，−１］
【００３１】
ここで、光変調器６の位相変調部６Ｂ，６Ｃを以下のように設定する。
【００３２】
＜設定１＞
第１の増幅器４Ａからの第１の２値信号および第２の増幅器４Ｂからの第２の２値信号がともに［０］のとき（［α，β］＝［０，０］）、第１の光信号（ＭＺ型の光変調器６の一方のアームを通過する光信号）と第２の光信号（ＭＺ型の光変調器６の他方のアームを通過する光信号）との位相がπ［ｒａｄ］だけズレるように、つまり第１の光信号の位相がΘ［ｒａｄ］，第２の光信号の位相がΘ＋π［ｒａｄ］となるように調整する。
【００３３】
＜設定２＞
第１の増幅器４Ａからα＝１の信号が光変調器６へ入力されると、第１の光信号の位相が＋π／２［ｒａｄ］だけ移相し、第２の光信号の位相が−π／２［ｒａｄ］だけ移相するように調整する。
【００３４】
＜設定３＞
第２の増幅器４Ｂからβ＝−１の信号が光変調器６へ入力されると、第１の光信号の位相が−π／２［ｒａｄ］だけ移相し、第２の光信号の位相が＋π／２［ｒａｄ］だけ移相するように調整する。
【００３５】
上記の設定１〜設定３によって、第１の光信号と第２の光信号との位相差ΔΘ［ｒａｄ］は以下に示すようになり、高速フリップフロップを要することなく、２値信号を使って、従来と同様の光変調が可能になる。このように、受動部品である光合流部６Ｄを用いて信号を多重化しているので、高速動作するフリップフロップを不要とすることができる。
【００３６】
［α，β］＝［０，０］の場合
ΔΘ＝（Θ＋π）−Θ＝π
∴逆相なので光信号の強度０（図３参照）
【００３７】
［α，β］＝［１，０］の場合
ΔΘ＝（Θ＋π−π／２）−（Θ＋π／２）＝０
∴同相なので光信号の強度−Ｍａｘ（ただしＭａｘ＞０，図４参照）
【００３８】
［α，β］＝［１，−１］の場合
ΔΘ＝（Θ＋π−π／２＋π／２）−（Θ＋π／２−π／２）＝π
∴逆相なので光信号の強度０（図３参照）
【００３９】
［α，β］＝［０，−１］の場合
ΔΘ＝（Θ＋π＋π／２）−（Θ−π／２）＝２π
∴同相なので光信号の強度＋Ｍａｘ（ただしＭａｘ＞０，図５参照）
【００４０】
図２を用いて、フリップフロップの動作速度がＢ／２［ｂｉｔ／ｓｅｃ］で十分となる説明を行う。
図２（ａ）に示した送信信号は、光変調装置が送信すべきデータ速度Ｂ［ｂｉｔ／ｓｅｃ］の多重信号を１／０の２値で示したものである。従来の光変調装置（図７）では、この送信信号をプリコーダ１０２で処理し（図２（ｂ））、Ｂ［ｂｉｔ／ｓｅｃ］の信号に変換したのち、２ビットのシフトレジスタへ入力していた。つまり、プリコーダ１０２およびシフトレジスタはＢ［ｂｉｔ／ｓｅｃ］での動作が必要となることが分かる。しかしながら、図２中の信号を示すブロック矢印を見れば分かるとおり、プリコーダ１０２から入力された１クロック幅の信号は、第１のフリップフロップおよび第２のフリップフロップによって２クロックに相当する時間引き伸ばされ、後で加算されていることが理解できる。
【００４１】
一方、この実施の形態１による光変調装置のプリコーダ２出力は、もとより２クロック長の時間間隔でトグルされる２系統の信号であり、それを保持するフリップフロップもＢ／２［ｂｉｔ／ｓｅｃ］で動作することで、従来の技術と同様に、各信号を２クロック幅に引き伸ばすことができる。
【００４２】
以上のように、この実施の形態１によれば、データ速度Ｂ／ＮのＮ並列のディジタル信号をそれぞれ多重化し、データ速度Ｂ／２の第１の２値信号および第２の２値信号をそれぞれ生成する２系統の多重回路１Ａ・ＥＸＯＲゲート２Ａおよび多重回路１Ｂ・ＥＸＯＲゲート２Ｂと、多重回路１Ａ・ＥＸＯＲゲート２Ａで生成された第１の２値信号に対して、多重回路１Ｂ・ＥＸＯＲゲート２Ｂで生成された第２の２値信号を時間Ｔ（＝１／Ｂ）だけ遅延させるとともに、第２の２値信号のＤＣレベルをオフセットして、第１の２値信号および第２の２値信号を出力する符号器３と、符号器３から出力された第１の２値信号および第２の２値信号に応じて光源５からの入力光を変調する光変調器６とを備えるようにしたので、フリップフロップなどの電子デバイスの動作速度による制約を受けず、低コストかつ小型化を実現できるという効果が得られ、また、リニアリティを保つことが難しい電気の３値信号用の増幅器を用いずに構成できるという効果が得られる。
【００４３】
また、この実施の形態１によれば、第１の光信号と第２の光信号とに入力光を分岐する光分岐部６Ａと、第１の２値信号および第２の２値信号がともに０を示すときに、第１の光信号と第２の光信号とが位相差πを有するように設定されるとともに、第１の２値信号が１を示すときには、第１の光信号、第２の光信号をそれぞれ＋π／２，−π／２だけ移相し、第２の２値信号が−１を示すときには、第１の光信号、第２の光信号をそれぞれ−π／２，＋π／２だけ移相する位相変調部６Ｂ，６Ｃと、位相変調部６Ｂ，６Ｃからの第１の光信号と第２の光信号とを合流する光合流部６Ｄとから光変調器６が構成されるようにしたので、フリップフロップなどの電子デバイスの動作速度による制約を受けず、低コストかつ小型化を実現できるという効果が得られ、また、リニアリティを保つことが難しい電気の３値信号用の増幅器を用いずに構成できるという効果が得られる。
【００４４】
さらに、この実施の形態１によれば、第１の２値信号を時間周期Ｂ／２だけ保持する第１のフリップフロップ３Ａと、第２の２値信号を時間周期Ｂ／２だけ保持する第２のフリップフロップ３Ｂと、第１のフリップフロップ３Ａで保持された第１の２値信号に対して、第２のフリップフロップ３Ｂで保持された第２の２値信号を時間１／Ｂだけ遅延させる遅延回路３Ｃと、遅延回路３Ｃで遅延された第２の２値信号にＤＣオフセットを与えるＤＣオフセット回路３Ｄとから符号器３が構成されるようにしたので、フリップフロップなどの電子デバイスの動作速度による制約を受けず、低コストかつ小型化を実現できるという効果が得られ、また、リニアリティを保つことが難しい電気の３値信号用の増幅器を用いずに構成できるという効果が得られる。
【００４５】
さらに、この実施の形態１によれば、符号器３から出力された第１の２値信号および第２の２値信号を増幅して光変調器６へ与える第１の増幅器４Ａおよび第２の増幅器４Ｂを備え、第１の増幅器４Ａおよび第２の増幅器４Ｂは、その利得に飽和特性を有するようにしたので、波形の擾乱を吸収し、最終的な出力波形を整形できるという効果が得られる。
【００４６】
さらに、この実施の形態１によれば、符号器３から出力された第１の２値信号および第２の２値信号を増幅して光変調器６へ与える第１の増幅器４Ａおよび第２の増幅器４Ｂを備え、第１の増幅器４Ａおよび第２の増幅器４Ｂは、第１の２値信号および第２の２値信号の振幅レベルをほぼ等しくする自動利得制御機能を有するようにしたので、波形の擾乱を吸収し、最終的な出力波形を整形できるという効果が得られる。
【００４７】
実施の形態２．
図６はこの発明の実施の形態２による光変調装置の構成を示す図である。図６では、特に符号器３の構成を中心に表しており、多重回路１Ａ，１Ｂ，プリコーダ２の図示を省略している。図１と同一符号は相当する構成を示している。図６において、３Ｅは遅延回路、３Ｆは位相回路である。
【００４８】
図６では、符号器３から出力される２つの信号をＴ［ｓｅｃ］（＝１／Ｂ）だけ遅延させるため、第２のフリップフロップ３Ｂへの入力データを遅延回路３ＥでＴ［ｓｅｃ］遅延させ、同時に、クロック８の位相をπ［ｒａｄ］だけ移相する（クロックタイミングを１８０度変化させる）ための位相回路３Ｆを設けた構成になっている。この図６の構成によれば、第１のフリップフロップ３Ａ，第２のフリップフロップ３Ｂ，ＤＣオフセット回路３Ｄを同一ＩＣに集積化する場合、ＩＣ内部において遅延回路３Ｅで遅延させる必要がなくなるため、ＩＣの構成を簡略化できる。
【００４９】
以上のように、この実施の形態２によれば、符号器３は、プリコーダ２の第２のＥＸＯＲゲート２ＢからのデータをＴ［ｓｅｃ］遅延させて第２のフリップフロップ３Ｂへ与える遅延回路３Ｅと、第２のフリップフロップ３Ｂに対するクロック８の位相をπ［ｒａｄ］だけ移相する位相回路３Ｆとを備えるようにしたので、第１のフリップフロップ３Ａ，第２のフリップフロップ３Ｂ，ＤＣオフセット回路３Ｄを同一ＩＣに集積化する場合、ＩＣの構成を簡略化できるという効果が得られる。
【００５０】
【発明の効果】
以上のように、この発明によれば、データ速度Ｂ／ＮのＮ並列のディジタル信号をそれぞれ多重化し、データ速度Ｂ／２の第１の２値信号および第２の２値信号をそれぞれ生成する２系統の２値信号生成手段と、一方の２値信号生成手段で生成された第１の２値信号に対して、他方の２値信号生成手段で生成された第２の２値信号を時間１／Ｂだけ遅延させるとともに、第２の２値信号のＤＣレベルをオフセットして、第１の２値信号および第２の２値信号を出力する符号手段と、符号手段から出力された第１の２値信号および第２の２値信号に応じて入力光を変調する光変調手段とを備えるようにしたので、フリップフロップなどの電子デバイスの動作速度による制約を受けず、低コストかつ小型化を実現できるという効果が得られ、また、リニアリティを保つことが難しい電気の３値信号用の増幅器を用いずに構成できるという効果が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による光変調装置の構成を示す図である。
【図２】 図１中の各部位における信号波形を示す図である。
【図３】 ２つの制御信号入力端子をもつマッハ＝ツェンダ型の光変調器の動作を説明するための図である。
【図４】 ２つの制御信号入力端子をもつマッハ＝ツェンダ型の光変調器の動作を説明するための図である。
【図５】 ２つの制御信号入力端子をもつマッハ＝ツェンダ型の光変調器の動作を説明するための図である。
【図６】 この発明の実施の形態２による光変調装置の構成を示す図である。
【図７】 従来の光変調装置の構成を示す図である。
【図８】 従来の光変調装置の動作タイミングを説明するための図である。
【符号の説明】
１Ａ，１Ｂ 多重回路（２値信号生成手段）、２ プリコーダ（２値信号生成手段）、２Ａ 第１のＥＸＯＲゲート（２値信号生成手段）、２Ｂ 第２のＥＸＯＲゲート（２値信号生成手段）、２Ｃ 遅延回路、３ 符号器（符号手段）、３Ａ 第１のフリップフロップ、３Ｂ 第２のフリップフロップ、３Ｃ 遅延回路、３Ｄ ＤＣオフセット回路、３Ｅ 遅延回路、３Ｆ 位相回路、４Ａ 第１の増幅器、４Ｂ 第２の増幅器、５ 光源、６ 光変調器（光変調手段）、６Ａ 光分岐部、６Ｂ，６Ｃ 位相変調部、６Ｄ 光合流部、８ クロック。
【発明の属する技術分野】
この発明は、複数の高速なディジタル電気信号を時分割多重して光信号を変調するデュオバイナリ変調方式を用いた光変調装置に関するものである。
【０００２】
【従来の技術】
以下の文献１，文献２に開示された技術内容を参考に、デュオバイナリ変調方式を用いた従来の光変調装置について以下に説明する。
【０００３】
＜文献１＞
“Ｔｈｅ ｄｏｕｂｉｎｅｒｙ ｔｅｃｈｎｉｑｕｅ ｆｏｒ ｈｉｇｈ−ｓｐｅｅｄ ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ”
ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ＆ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．８２，１９６３
【０００４】
＜文献２＞
“Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｏｐｔｉｃａｌ Ｄｕｏｂｉｎａｒｙ Ｓｉｇｎａｌｓ ｉｎ Ｔｅｒａｂｉｔ／ｓ Ｃａｐａｃｉｔｙ， Ｈｉｇｈ−Ｓｐｅｃｔｒａｌ Ｅｆｆｉｃｉｅｎｃｙ ＷＤＭ Ｓｙｓｔｅｍｓ”
ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌｏｇｙ，Ｖｏｌ．１６，Ｎｏ５，１９９８
【０００５】
文献１，文献２に詳しく解説されている通り、デュオバイナリ方式は、無線のベースバンド変調方式・パーシャルレスポンス方式として１９６０年代に検討され、１９９０年代に入ってからは光変調スペクトルの狭窄化の目的で利用されている。この方式では、２値信号［０／１］を３値信号［０／１／２］に変換することで周波数帯域を圧縮し、受信側の復号器では［０，２］を［０］へ変換し、［１］を［１］へ変換することで、元の２値信号［０／１］を再生する。
【０００６】
図７は従来の光変調装置の構成を示す図である。また、図８は従来の光変調装置の動作タイミングを説明するための図である。図７（ａ）において、１０１は多重回路、１０２はプリコーダ、１０３は符号器、１０４は増幅器、１０５は光源、１０６は光変調器、１０７は受信側の復号器、１０８はクロックである。従来の光変調装置は、多重回路１０１，プリコーダ１０２，符号器１０３，増幅器１０４，光源１０５および光変調器１０６から構成されている。
【０００７】
次に動作について説明する。
多重回路１０１は、入力されるデータ速度Ｂ／Ｎ［ｂｉｔ／ｓｅｃ］のＮ並列の低速信号（図７（ｂ））をＢ［ｂｉｔ／ｓｅｃ］の２値信号（図７（ｃ））に多重化する。続いて、ビット間の符号間干渉を低減するための処理をプリコーダ１０２が２値信号に施すと、符号器１０３が２値信号を３値信号（図７（ｄ））に変換する。この３値信号は増幅器１０４で増幅され、増幅器１０４からの３値信号に応じて光源１０５の出力光を光変調器１０６が変調し、受信側へ送信する。受信側では、復号器１０７が光信号から２値信号を復号する。
【０００８】
プリコーダ１０２を光変調装置に設けているので、後段の符号器１０３は、［０］を［０］または［２］へ、［１］を［１］へ変換できる。プリコーダ１０２は、図７（ａ）に示す通り、ＥＸＯＲゲート１０２Ａと、ＥＸＯＲゲート１０２Ａの出力信号をＴ（＝１／Ｂ）［ｓｅｃ］だけ遅延させてＥＸＯＲゲート１０２の入力へ再度接続する遅延回路１０２Ｂとから構成される。符号器１０３は、入力信号を２分岐し、２つの信号の遅延時間にＴ［ｓｅｃ］の差を遅延回路１０３Ａで与えた後、加算回路１０３Ｂでアナログ的に加算することで２値信号を３値信号に変換する。符号器１０３の実際の構成としては、次の２つの構成１，構成２が一般的に行われている。
【０００９】
＜構成１＞
２つのフリップフロップ（ＤＦＦ）１０３Ｃ，１０３Ｄによるシフトレジスタと、加算回路１０３Ｂとから構成する方法（図７（ｅ））。
【００１０】
＜構成２＞
１つのフリップフロップ（ＤＦＦ）１０３Ｅの出力にカットオフ周波数Ｂ／４［Ｈｚ］のローパスフィルタ（ＬＰＦ）１０３Ｆをおいて構成する方法（図７（ｆ））。
【００１１】
上記（１），（２）いずれの方法も機能的に同等であり、あるタイミングの入力信号に対して出力信号“１”を２クロックの間引き延ばして“１１”とし、入力信号“０”に対して出力信号を２クロックの間“００”とする。符号器１０３で生成された電気３値信号は、増幅器１０４，光源１０５および光変調器１０６からなるＥ／Ｏ変換部において、光電界強度（位相）が［１（０），１（π），０（位相無）］の３値を持った光の３値信号に変換される。受信側の復号器１０７では、Ｏ／Ｅ変換器１０７Ａによって光の３値信号が電気の２値信号に変換される。
【００１２】
図８の波形図から分かるように、従来の光変調装置では、プリコーダ１０２出力信号（図８（ｂ））、符号器１０３内部のシフトレジスタの出力信号（図８（ｃ））は、いずれも送信信号（図８（ａ））のデータ速度Ｂ［ｂｉｔ／ｓｅｃ］で変化する必要がある。また、光変調器１０６を駆動するためには符号器１０３の出力を増幅する必要があり、このことは、電気の３値信号に対する増幅器１０４を必要とすることである。
【００１３】
【発明が解決しようとする課題】
従来の光変調装置は以上のように構成されているので、多重信号のデータ速度Ｂ［ｂｉｔ／ｓｅｃ］で動作可能な高速フリップフロップが必須になってしまうという課題があった。
【００１４】
また、従来の光変調装置は、符号器出力を増幅するために、電気の３値信号の増幅器が必須になってしまうという課題があった。
【００１５】
特にネットワークの基幹回路を構成する光伝送路では、光伝送速度をできるだけ高速化することがコストメリットにつながるため、前者の課題は、フリップフロップなどの電子デバイスの動作速度が制約となってしまうことを示している。
【００１６】
また、後者の課題は、高速・高出力の３値電気信号を増幅する必要があるが、リニアリティを保つことが難しく、光変調装置実現の制約となっている。
【００１７】
この発明は上記のような課題を解決するためになされたもので、フリップフロップなどの電子デバイスの動作速度による制約を受けず、低コストかつ小型化を実現することが可能な光変調装置を提供することを目的とする。
【００１８】
また、この発明は、リニアリティを保つことが難しい電気の３値信号用の増幅器を不要とすることが可能な光変調装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この発明に係る光変調装置は、データ速度Ｂ／ＮのＮ並列のディジタル信号をそれぞれ多重化し、データ速度Ｂ／２の第１の２値信号および第２の２値信号をそれぞれ生成する２系統の２値信号生成手段と、一方の２値信号生成手段で生成された第１の２値信号に対して、他方の２値信号生成手段で生成された第２の２値信号を時間１／Ｂだけ遅延させるとともに、第２の２値信号のＤＣレベルをオフセットして、第１の２値信号および第２の２値信号を出力する符号手段と、符号手段から出力された第１の２値信号および第２の２値信号に応じて入力光を変調する光変調手段とを備え、符号手段は、２値信号生成手段で生成された第１の２値信号を時間周期Ｂ／２だけ保持する第１のフリップフロップと、２値信号生成手段で生成された第２の２値信号を時間周期Ｂ／２だけ保持する第２のフリップフロップと、第１のフリップフロップで保持された第１の２値信号に対して、第２のフリップフロップで保持された第２の２値信号を時間１／Ｂだけ遅延させる遅延回路と、遅延回路で遅延された第２の２値信号にＤＣオフセットを与えるＤＣオフセット回路とから構成され、符号手段から出力された第１の２値信号および第２の２値信号を増幅して光変調手段へ与える第１の増幅器および第２の増幅器を備えるようにしたものである。
【００２０】
この発明に係る光変調装置は、データ速度Ｂ／ＮのＮ並列のディジタル信号をそれぞれ多重化し、データ速度Ｂ／２の第１の２値信号および第２の２値信号をそれぞれ生成する２系統の２値信号生成手段と、一方の２値信号生成手段で生成された第１の２値信号に対して、他方の２値信号生成手段で生成された第２の２値信号を時間１／Ｂだけ遅延させるとともに、第２の２値信号のＤＣレベルをオフセットして、第１の２値信号および第２の２値信号を出力する符号手段と、符号手段から出力された第１の２値信号および第２の２値信号に応じて入力光を変調する光変調手段とを備え、符号手段は、２値信号生成手段で生成された第１の２値信号を時間周期Ｂ／２だけ保持する第１のフリップフロップと、第１のフリップフロップで保持された第１の２値信号に対して、２値信号生成手段で生成された第２の２値信号を時間１／Ｂだけ遅延させる遅延回路と、遅延回路で遅延された第２の２値信号を時間周期Ｂ／２だけ保持する第２のフリップフロップと、第１のフリップフロップに供給するクロックに対して、第２のフリップフロップに供給するクロックをπだけ移相させる位相回路と、第２のフリップフロップで保持された第２の２値信号にＤＣオフセットを与えるＤＣオフセット回路とから構成され、符号手段から出力された第１の２値信号および第２の２値信号を増幅して光変調手段へ与える第１の増幅器および第２の増幅器を備えるようにしたものである。
【００２１】
この発明に係る光変調装置は、第１の光信号と第２の光信号とに入力光を分岐する光分岐部と、第１の２値信号および第２の２値信号がともに０を示すときに、第１の光信号と第２の光信号とが位相差πを有するように設定されるとともに、第１の２値信号が１を示すときには、第１の光信号、第２の光信号をそれぞれ＋π／２，−π／２だけ移相し、第２の２値信号が−１を示すときには、第１の光信号、第２の光信号をそれぞれ−π／２，＋π／２だけ移相する位相変調部と、位相変調部からの第１の光信号と第２の光信号とを合流する光合流部とから光変調手段が構成されるようにしたものである。
【００２２】
この発明に係る光変調装置は、第１の増幅器および第２の増幅器において、その利得に飽和特性を有するようにしたものである。
【００２３】
この発明に係る光変調装置は、第１の増幅器および第２の増幅器において、第１の２値信号および第２の２値信号の振幅レベルをほぼ等しくする自動利得制御機能を有するようにしたものである。
【００２４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による光変調装置の構成を示す図である。また、図２は図１中の各部位における信号波形を示す図である。さらに、図３〜図５は２つの制御信号入力端子をもつマッハ＝ツェンダ型（以下、ＭＺ型と略す）の光変調器の動作を説明するための図である。図１において、１Ａ，１Ｂは多重回路（２値信号生成手段）、２はプリコーダ（２値信号生成手段）、３は符号器（符号手段）、４Ａ，４Ｂは増幅器、５は光源、６はＭＺ型の光変調器（光変調手段）、８はクロックである。
【００２５】
次に動作について説明する。
図１（ａ）の左側から入力されたＮ並列の低速信号は、多重回路１Ａ，１Ｂによって（Ｎ／２）：１多重され、データ速度Ｂ／２［ｂｉｔ／ｓｅｃ］の２系統の信号（第１の２値信号、第２の２値信号）に多重化される。この２系統の信号は、プリコーダ２を構成する第１のＥＸＯＲゲート（２値信号生成手段）２Ａおよび第２のＥＸＯＲゲート（２値信号生成手段）２Ｂへ入力され、２系統のＢ／２［ｂｉｔ／ｓｅｃ］の信号に変換される。
【００２６】
プリコーダ２から出力された２系統の２値信号は、後段の符号器３における第１のフリップフロップ３Ａおよび第２のフリップフロップ３Ｂで時間周期Ｂ／２［Ｈｚ］だけそれぞれ保持され、波形整形される。そして、第１のフリップフロップ３Ａから出力された第１の２値信号はそのまま符号器３の外部へ出力され、一方、第２のフリップフロップ３Ｂから出力された第２の２値信号は、遅延回路３Ｃにより、第１のフリップフロップ３Ａからの信号よりもＴ（＝１／Ｂ）［ｓｅｃ］だけ遅延され、さらにＤＣオフセット回路３Ｄにより、［１］は［０］に、［０］は［−１］となるようにＤＣレベルがオフセットされ、符号器３の外部へ出力される。
【００２７】
符号器３からの出力は、後段の第１の増幅器４Ａおよび第２の増幅器４Ｂで必要な振幅レベルに増幅される。これらの増幅器４Ａ，４Ｂの利得に飽和特性を持たせるようにすれば、波形の擾乱を吸収し、最終的な出力波形を整形できる。また、増幅する振幅レベルをほぼ等しくする自動利得制御（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）機能を増幅器４Ａ，４Ｂに持たせるようにしても良く、やはり、波形擾乱の吸収、最終出力波形の整形が可能になる。第１の増幅器４Ａおよび第２の増幅器４Ｂで増幅されたこれら２系統の信号は、光源５からの出力光を変調するための変調信号として光変調器６で使用される。このように、電気の２値信号によって光変調器６を駆動するため、リニアリティを保つことが難しい電気の３値信号用の増幅器が不要となり、光変調装置の実現を容易にすることができる。
【００２８】
光変調器６は、光源５からの出力光を光分岐部６Ａで２つに分岐し、２分岐された光の位相を２系統の信号により位相変調部６Ｂ，６Ｃで変化させた後に、光合流部６Ｄで光の電界を加算する。光合流部６Ｄへ入射する２つの光の位相が一致していれば、光変調器６の出力光強度は増大し、２つの光の位相がπ［ｒａｄ］だけズレていれば、光変調器６の出力光強度がなくなる。つまり、位相変調部６Ｂ，６Ｃでの位相量が０［ｒａｄ］であれば出力光強度が強く、位相量がπになると弱まり、位相量が２π［ｒａｄ］になると出力強度が再び強く、位相量がπ［ｒａｄ］になると弱まり、位相量が２π［ｒａｄ］になると出力光強度が再び強まる特性が得られる。以下に説明するように、この特性を適用することで、光強度を２値に変調することができる。
【００２９】
第１の増幅器４Ａ，第２の増幅器４Ｂの各出力を［α，β］とすると、この実施の形態１では、α＝０または１，β＝０または−１となるので（図２参照）、［α，β］の組み合わせは全部で次の４パターンが得られる。
【００３０】
［α，β］＝［０，０］，［１，０］，［１，−１］，［０，−１］
【００３１】
ここで、光変調器６の位相変調部６Ｂ，６Ｃを以下のように設定する。
【００３２】
＜設定１＞
第１の増幅器４Ａからの第１の２値信号および第２の増幅器４Ｂからの第２の２値信号がともに［０］のとき（［α，β］＝［０，０］）、第１の光信号（ＭＺ型の光変調器６の一方のアームを通過する光信号）と第２の光信号（ＭＺ型の光変調器６の他方のアームを通過する光信号）との位相がπ［ｒａｄ］だけズレるように、つまり第１の光信号の位相がΘ［ｒａｄ］，第２の光信号の位相がΘ＋π［ｒａｄ］となるように調整する。
【００３３】
＜設定２＞
第１の増幅器４Ａからα＝１の信号が光変調器６へ入力されると、第１の光信号の位相が＋π／２［ｒａｄ］だけ移相し、第２の光信号の位相が−π／２［ｒａｄ］だけ移相するように調整する。
【００３４】
＜設定３＞
第２の増幅器４Ｂからβ＝−１の信号が光変調器６へ入力されると、第１の光信号の位相が−π／２［ｒａｄ］だけ移相し、第２の光信号の位相が＋π／２［ｒａｄ］だけ移相するように調整する。
【００３５】
上記の設定１〜設定３によって、第１の光信号と第２の光信号との位相差ΔΘ［ｒａｄ］は以下に示すようになり、高速フリップフロップを要することなく、２値信号を使って、従来と同様の光変調が可能になる。このように、受動部品である光合流部６Ｄを用いて信号を多重化しているので、高速動作するフリップフロップを不要とすることができる。
【００３６】
［α，β］＝［０，０］の場合
ΔΘ＝（Θ＋π）−Θ＝π
∴逆相なので光信号の強度０（図３参照）
【００３７】
［α，β］＝［１，０］の場合
ΔΘ＝（Θ＋π−π／２）−（Θ＋π／２）＝０
∴同相なので光信号の強度−Ｍａｘ（ただしＭａｘ＞０，図４参照）
【００３８】
［α，β］＝［１，−１］の場合
ΔΘ＝（Θ＋π−π／２＋π／２）−（Θ＋π／２−π／２）＝π
∴逆相なので光信号の強度０（図３参照）
【００３９】
［α，β］＝［０，−１］の場合
ΔΘ＝（Θ＋π＋π／２）−（Θ−π／２）＝２π
∴同相なので光信号の強度＋Ｍａｘ（ただしＭａｘ＞０，図５参照）
【００４０】
図２を用いて、フリップフロップの動作速度がＢ／２［ｂｉｔ／ｓｅｃ］で十分となる説明を行う。
図２（ａ）に示した送信信号は、光変調装置が送信すべきデータ速度Ｂ［ｂｉｔ／ｓｅｃ］の多重信号を１／０の２値で示したものである。従来の光変調装置（図７）では、この送信信号をプリコーダ１０２で処理し（図２（ｂ））、Ｂ［ｂｉｔ／ｓｅｃ］の信号に変換したのち、２ビットのシフトレジスタへ入力していた。つまり、プリコーダ１０２およびシフトレジスタはＢ［ｂｉｔ／ｓｅｃ］での動作が必要となることが分かる。しかしながら、図２中の信号を示すブロック矢印を見れば分かるとおり、プリコーダ１０２から入力された１クロック幅の信号は、第１のフリップフロップおよび第２のフリップフロップによって２クロックに相当する時間引き伸ばされ、後で加算されていることが理解できる。
【００４１】
一方、この実施の形態１による光変調装置のプリコーダ２出力は、もとより２クロック長の時間間隔でトグルされる２系統の信号であり、それを保持するフリップフロップもＢ／２［ｂｉｔ／ｓｅｃ］で動作することで、従来の技術と同様に、各信号を２クロック幅に引き伸ばすことができる。
【００４２】
以上のように、この実施の形態１によれば、データ速度Ｂ／ＮのＮ並列のディジタル信号をそれぞれ多重化し、データ速度Ｂ／２の第１の２値信号および第２の２値信号をそれぞれ生成する２系統の多重回路１Ａ・ＥＸＯＲゲート２Ａおよび多重回路１Ｂ・ＥＸＯＲゲート２Ｂと、多重回路１Ａ・ＥＸＯＲゲート２Ａで生成された第１の２値信号に対して、多重回路１Ｂ・ＥＸＯＲゲート２Ｂで生成された第２の２値信号を時間Ｔ（＝１／Ｂ）だけ遅延させるとともに、第２の２値信号のＤＣレベルをオフセットして、第１の２値信号および第２の２値信号を出力する符号器３と、符号器３から出力された第１の２値信号および第２の２値信号に応じて光源５からの入力光を変調する光変調器６とを備えるようにしたので、フリップフロップなどの電子デバイスの動作速度による制約を受けず、低コストかつ小型化を実現できるという効果が得られ、また、リニアリティを保つことが難しい電気の３値信号用の増幅器を用いずに構成できるという効果が得られる。
【００４３】
また、この実施の形態１によれば、第１の光信号と第２の光信号とに入力光を分岐する光分岐部６Ａと、第１の２値信号および第２の２値信号がともに０を示すときに、第１の光信号と第２の光信号とが位相差πを有するように設定されるとともに、第１の２値信号が１を示すときには、第１の光信号、第２の光信号をそれぞれ＋π／２，−π／２だけ移相し、第２の２値信号が−１を示すときには、第１の光信号、第２の光信号をそれぞれ−π／２，＋π／２だけ移相する位相変調部６Ｂ，６Ｃと、位相変調部６Ｂ，６Ｃからの第１の光信号と第２の光信号とを合流する光合流部６Ｄとから光変調器６が構成されるようにしたので、フリップフロップなどの電子デバイスの動作速度による制約を受けず、低コストかつ小型化を実現できるという効果が得られ、また、リニアリティを保つことが難しい電気の３値信号用の増幅器を用いずに構成できるという効果が得られる。
【００４４】
さらに、この実施の形態１によれば、第１の２値信号を時間周期Ｂ／２だけ保持する第１のフリップフロップ３Ａと、第２の２値信号を時間周期Ｂ／２だけ保持する第２のフリップフロップ３Ｂと、第１のフリップフロップ３Ａで保持された第１の２値信号に対して、第２のフリップフロップ３Ｂで保持された第２の２値信号を時間１／Ｂだけ遅延させる遅延回路３Ｃと、遅延回路３Ｃで遅延された第２の２値信号にＤＣオフセットを与えるＤＣオフセット回路３Ｄとから符号器３が構成されるようにしたので、フリップフロップなどの電子デバイスの動作速度による制約を受けず、低コストかつ小型化を実現できるという効果が得られ、また、リニアリティを保つことが難しい電気の３値信号用の増幅器を用いずに構成できるという効果が得られる。
【００４５】
さらに、この実施の形態１によれば、符号器３から出力された第１の２値信号および第２の２値信号を増幅して光変調器６へ与える第１の増幅器４Ａおよび第２の増幅器４Ｂを備え、第１の増幅器４Ａおよび第２の増幅器４Ｂは、その利得に飽和特性を有するようにしたので、波形の擾乱を吸収し、最終的な出力波形を整形できるという効果が得られる。
【００４６】
さらに、この実施の形態１によれば、符号器３から出力された第１の２値信号および第２の２値信号を増幅して光変調器６へ与える第１の増幅器４Ａおよび第２の増幅器４Ｂを備え、第１の増幅器４Ａおよび第２の増幅器４Ｂは、第１の２値信号および第２の２値信号の振幅レベルをほぼ等しくする自動利得制御機能を有するようにしたので、波形の擾乱を吸収し、最終的な出力波形を整形できるという効果が得られる。
【００４７】
実施の形態２．
図６はこの発明の実施の形態２による光変調装置の構成を示す図である。図６では、特に符号器３の構成を中心に表しており、多重回路１Ａ，１Ｂ，プリコーダ２の図示を省略している。図１と同一符号は相当する構成を示している。図６において、３Ｅは遅延回路、３Ｆは位相回路である。
【００４８】
図６では、符号器３から出力される２つの信号をＴ［ｓｅｃ］（＝１／Ｂ）だけ遅延させるため、第２のフリップフロップ３Ｂへの入力データを遅延回路３ＥでＴ［ｓｅｃ］遅延させ、同時に、クロック８の位相をπ［ｒａｄ］だけ移相する（クロックタイミングを１８０度変化させる）ための位相回路３Ｆを設けた構成になっている。この図６の構成によれば、第１のフリップフロップ３Ａ，第２のフリップフロップ３Ｂ，ＤＣオフセット回路３Ｄを同一ＩＣに集積化する場合、ＩＣ内部において遅延回路３Ｅで遅延させる必要がなくなるため、ＩＣの構成を簡略化できる。
【００４９】
以上のように、この実施の形態２によれば、符号器３は、プリコーダ２の第２のＥＸＯＲゲート２ＢからのデータをＴ［ｓｅｃ］遅延させて第２のフリップフロップ３Ｂへ与える遅延回路３Ｅと、第２のフリップフロップ３Ｂに対するクロック８の位相をπ［ｒａｄ］だけ移相する位相回路３Ｆとを備えるようにしたので、第１のフリップフロップ３Ａ，第２のフリップフロップ３Ｂ，ＤＣオフセット回路３Ｄを同一ＩＣに集積化する場合、ＩＣの構成を簡略化できるという効果が得られる。
【００５０】
【発明の効果】
以上のように、この発明によれば、データ速度Ｂ／ＮのＮ並列のディジタル信号をそれぞれ多重化し、データ速度Ｂ／２の第１の２値信号および第２の２値信号をそれぞれ生成する２系統の２値信号生成手段と、一方の２値信号生成手段で生成された第１の２値信号に対して、他方の２値信号生成手段で生成された第２の２値信号を時間１／Ｂだけ遅延させるとともに、第２の２値信号のＤＣレベルをオフセットして、第１の２値信号および第２の２値信号を出力する符号手段と、符号手段から出力された第１の２値信号および第２の２値信号に応じて入力光を変調する光変調手段とを備えるようにしたので、フリップフロップなどの電子デバイスの動作速度による制約を受けず、低コストかつ小型化を実現できるという効果が得られ、また、リニアリティを保つことが難しい電気の３値信号用の増幅器を用いずに構成できるという効果が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による光変調装置の構成を示す図である。
【図２】 図１中の各部位における信号波形を示す図である。
【図３】 ２つの制御信号入力端子をもつマッハ＝ツェンダ型の光変調器の動作を説明するための図である。
【図４】 ２つの制御信号入力端子をもつマッハ＝ツェンダ型の光変調器の動作を説明するための図である。
【図５】 ２つの制御信号入力端子をもつマッハ＝ツェンダ型の光変調器の動作を説明するための図である。
【図６】 この発明の実施の形態２による光変調装置の構成を示す図である。
【図７】 従来の光変調装置の構成を示す図である。
【図８】 従来の光変調装置の動作タイミングを説明するための図である。
【符号の説明】
１Ａ，１Ｂ 多重回路（２値信号生成手段）、２ プリコーダ（２値信号生成手段）、２Ａ 第１のＥＸＯＲゲート（２値信号生成手段）、２Ｂ 第２のＥＸＯＲゲート（２値信号生成手段）、２Ｃ 遅延回路、３ 符号器（符号手段）、３Ａ 第１のフリップフロップ、３Ｂ 第２のフリップフロップ、３Ｃ 遅延回路、３Ｄ ＤＣオフセット回路、３Ｅ 遅延回路、３Ｆ 位相回路、４Ａ 第１の増幅器、４Ｂ 第２の増幅器、５ 光源、６ 光変調器（光変調手段）、６Ａ 光分岐部、６Ｂ，６Ｃ 位相変調部、６Ｄ 光合流部、８ クロック。
Claims (5)
- データ速度Ｂ／ＮのＮ並列のディジタル信号をそれぞれ多重化し、データ速度Ｂ／２の第１の２値信号および第２の２値信号をそれぞれ生成する２系統の２値信号生成手段と、
上記一方の２値信号生成手段で生成された上記第１の２値信号に対して、上記他方の２値信号生成手段で生成された上記第２の２値信号を時間１／Ｂだけ遅延させるとともに、上記第２の２値信号のＤＣレベルをオフセットして、上記第１の２値信号および上記第２の２値信号を出力する符号手段と、
上記符号手段から出力された上記第１の２値信号および上記第２の２値信号に応じて入力光を変調する光変調手段とを備え、
上記符号手段は、
上記２値信号生成手段で生成された上記第１の２値信号を時間周期Ｂ／２だけ保持する第１のフリップフロップと、
上記２値信号生成手段で生成された上記第２の２値信号を時間周期Ｂ／２だけ保持する第２のフリップフロップと、
上記第１のフリップフロップで保持された上記第１の２値信号に対して、上記第２のフリップフロップで保持された上記第２の２値信号を時間１／Ｂだけ遅延させる遅延回路と、
上記遅延回路で遅延された上記第２の２値信号にＤＣオフセットを与えるＤＣオフセット回路とから構成され、
上記符号手段から出力された上記第１の２値信号および上記第２の２値信号を増幅して上記光変調手段へ与える第１の増幅器および第２の増幅器を備えることを特徴とする光変調装置。 - データ速度Ｂ／ＮのＮ並列のディジタル信号をそれぞれ多重化し、データ速度Ｂ／２の第１の２値信号および第２の２値信号をそれぞれ生成する２系統の２値信号生成手段と、
上記一方の２値信号生成手段で生成された上記第１の２値信号に対して、上記他方の２値信号生成手段で生成された上記第２の２値信号を時間１／Ｂだけ遅延させるとともに、上記第２の２値信号のＤＣレベルをオフセットして、上記第１の２値信号および上記第２の２値信号を出力する符号手段と、
上記符号手段から出力された上記第１の２値信号および上記第２の２値信号に応じて入力光を変調する光変調手段とを備え、
上記符号手段は、
上記２値信号生成手段で生成された第１の２値信号を時間周期Ｂ／２だけ保持する第１のフリップフロップと、
上記第１のフリップフロップで保持された上記第１の２値信号に対して、上記２値信号生成手段で生成された上記第２の２値信号を時間１／Ｂだけ遅延させる遅延回路と、
上記遅延回路で遅延された上記第２の２値信号を時間周期Ｂ／２だけ保持する第２のフリップフロップと、
上記第１のフリップフロップに供給するクロックに対して、上記第２のフリップフロップに供給するクロックをπだけ移相させる位相回路と、
上記第２のフリップフロップで保持された上記第２の２値信号にＤＣオフセットを与えるＤＣオフセット回路とから構成され、
上記符号手段から出力された上記第１の２値信号および上記第２の２値信号を増幅して上記光変調手段へ与える第１の増幅器および第２の増幅器を備えることを特徴とする光変調装置。 - 光変調手段は、
第１の光信号と第２の光信号とに入力光を分岐する光分岐部と、
第１の２値信号および第２の２値信号がともに０を示すときに、上記第１の光信号と上記第２の光信号とが位相差πを有するように設定されるとともに、上記第１の２値信号が１を示すときには、上記第１の光信号、上記第２の光信号をそれぞれ＋π／２，−π／２だけ移相し、上記第２の２値信号が−１を示すときには、上記第１の光信号、上記第２の光信号をそれぞれ−π／２，＋π／２だけ移相する位相変調部と、
上記位相変調部からの上記第１の光信号と上記第２の光信号とを合流する光合流部とから構成されることを特徴とする請求項１または請求項２記載の光変調装置。 - 第１の増幅器および第２の増幅器は、
その利得に飽和特性を有することを特徴とする請求項１または請求項２記載の光変調装置。 - 第１の増幅器および第２の増幅器は、
第１の２値信号および第２の２値信号の振幅レベルをほぼ等しくする自動利得制御機能を有することを特徴とする請求項１または請求項２記載の光変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249327A JP3977203B2 (ja) | 2002-08-28 | 2002-08-28 | 光変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249327A JP3977203B2 (ja) | 2002-08-28 | 2002-08-28 | 光変調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004086043A JP2004086043A (ja) | 2004-03-18 |
| JP3977203B2 true JP3977203B2 (ja) | 2007-09-19 |
Family
ID=32056480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002249327A Expired - Fee Related JP3977203B2 (ja) | 2002-08-28 | 2002-08-28 | 光変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3977203B2 (ja) |
-
2002
- 2002-08-28 JP JP2002249327A patent/JP3977203B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004086043A (ja) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597482B2 (ja) | 多重装置 | |
| CA3101786C (en) | Digital-to-analog converter and generation of high-bandwidth analog signals | |
| US7555061B2 (en) | Optical communication device | |
| JP2008066849A (ja) | 光送信機およびその駆動方法 | |
| JP2007006326A (ja) | Ｑｐｓｋ光変調装置 | |
| JP2001147411A (ja) | 光変調器 | |
| JP5068240B2 (ja) | 光伝送方式、送信器及び受信器 | |
| JP2000249994A (ja) | 光変調装置、復調装置、その方法、光送信機及び光受信機 | |
| US7280767B1 (en) | Half rate precoded data RZ transmitter | |
| US20080225980A1 (en) | Transmission Signal Producing Apparatus | |
| JP2005151565A (ja) | 高密度波長分割多重化方式の光伝送システムのための光送信器 | |
| US11233523B1 (en) | Digital-to-analog conversion with sign modulation | |
| JP3931670B2 (ja) | 光ファイバ伝送用光送信装置 | |
| JP2005122171A (ja) | Ｒｚ−ａｍｉ光送信モジュール | |
| JP2012049801A (ja) | 信号変調装置及び方法 | |
| JP4809270B2 (ja) | 光送信装置及び方法 | |
| TW200849856A (en) | Electrical generation of return-to-zero (RZ) data pattern with flexible duty cycle adjustment for optical transmission | |
| JP4053473B2 (ja) | 光送信器 | |
| JP3977203B2 (ja) | 光変調装置 | |
| US8000605B2 (en) | Synchronous OTDM: gapped clock creation and duty cycle multiplication | |
| US7720391B2 (en) | System and method for generating optical return-to-zero signals with alternating bi-phase shift | |
| US20070089026A1 (en) | Coding circuit and coding apparatus | |
| US20010019442A1 (en) | Optical RZ signal generator, optical RZ signal generating method, optical time division multiplexer, and optical time division multiplexing method | |
| JP3323065B2 (ja) | 光通信装置 | |
| US20050069331A1 (en) | Return-to-zero optical transmission device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |