JP3975485B2 - Disconnection / failure detection device - Google Patents
Disconnection / failure detection device Download PDFInfo
- Publication number
- JP3975485B2 JP3975485B2 JP2005019788A JP2005019788A JP3975485B2 JP 3975485 B2 JP3975485 B2 JP 3975485B2 JP 2005019788 A JP2005019788 A JP 2005019788A JP 2005019788 A JP2005019788 A JP 2005019788A JP 3975485 B2 JP3975485 B2 JP 3975485B2
- Authority
- JP
- Japan
- Prior art keywords
- disconnection
- resistor
- failure
- input
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、プロセス電圧入力モジュールなどに使用され、該モジュールなどの断線や故障を検出することのできる断線／故障検出装置に関するものである。 The present invention relates to a disconnection / failure detection device that is used in a process voltage input module or the like and can detect disconnection or failure of the module.
多数の信号を検出するプラントや工場では、１つのＡ／Ｄ変換器を利用して複数の信号をＡ／Ｄ変換する方式が採用されている。この場合、複数の信号を択一的に選択し、その出力をＡ／Ｄ変換器によってデジタル信号に変換した後、制御装置あるいはＣＰＵなどに導いている。このときの選択には、一般にマルチプレクサが使用される。
さらに、
In plants and factories that detect a large number of signals, a method of A / D converting a plurality of signals by using one A / D converter is employed. In this case, a plurality of signals are alternatively selected, and the output is converted into a digital signal by an A / D converter and then led to a control device or a CPU. A multiplexer is generally used for selection at this time.
further,
この種のマルチプレクサに関連する先行技術文献としては次のようなものがある。 Prior art documents related to this type of multiplexer include the following.
図２は、特許文献１に記載のようなマルチプレクサを応用して、多数の信号を選択して１つのＡ／Ｄ変換器でＡ／Ｄ変換すると共に、断線の検出、およびモジュール内のアンプやＡ／Ｄ変換器の健全性も確認することのできる従来の断線／故障検出装置の一例を示す構成図である。ただし、図２においては、使用するマルチプレクサは１組である。
FIG. 2 shows an application of a multiplexer as described in
図２の装置において、モジュール外部より入力された電圧は、抵抗Ｒ１とコンデンサＣ１でなるＲＣフィルタ（以下フィルタという）１０と、ダイオードＤ１とＤ２で構成されたクランプ回路２０と、マルチプレクサ（ここでは、アナログスイッチまたはスイッチという）ＳＷ１およびアンプ（ここでは、ボルテージフォロアの例を示す）ＡＭＰを通って、Ａ／Ｄ変換器ＡＤへ入力される。Ａ／Ｄ変換された信号は制御装置３０により、入力値を上位（図示せず）へ伝達する。
In the apparatus of FIG. 2, the voltage input from the outside of the module includes an RC filter (hereinafter referred to as a filter) 10 composed of a resistor R1 and a capacitor C1, a clamp circuit 20 composed of diodes D1 and D2, and a multiplexer (here, An analog switch or switch) SW1 and an amplifier (here, an example of a voltage follower) AMP are input to the A / D converter AD. The A / D converted signal is transmitted to an upper level (not shown) by the
クランプ回路２０のダイオードＤ１，Ｄ２は同じ向きに直列接続され、そのカソード側には電圧Ｖ１１が印加され、アノード側はコモンラインに接続されている。ダイオードＤ１，Ｄ２の共通接続点は、抵抗Ｒ１とコンデンサＣ１の共通接続点に接続されると共に、アナログスイッチの入力端に接続されている。
このクランプ回路２０により、過大電圧の入力からスイッチＳＷ１およびアンプＡＭＰが保護される。
The diodes D1 and D2 of the clamp circuit 20 are connected in series in the same direction, the voltage V11 is applied to the cathode side, and the anode side is connected to the common line. The common connection point of the diodes D1 and D2 is connected to the common connection point of the resistor R1 and the capacitor C1, and is also connected to the input terminal of the analog switch.
The clamp circuit 20 protects the switch SW1 and the amplifier AMP from an excessive voltage input.
アナログスイッチＳＷ１は、図示しない駆動回路からの指令（選択制御信号）により、複数チャンネルの入力を択一的に順次選択するように構成されており、各チャンネルの入力としては例えば次のようなものがある。
（１）外部電圧
（２）アンプＡＭＰなどの故障を検出するための基準電圧Ｖref
（３）アンプＡＭＰなどの故障を検出するための基準電圧ＶZERO（０Ｖ）
（４）外部配線の断線時、アンプＡＭＰの入力を零にするための０Ｖ
The analog switch SW1 is configured so as to alternately select a plurality of channels in accordance with a command (selection control signal) from a drive circuit (not shown). For example, the input of each channel is as follows. There is.
(1) External voltage (2) Reference voltage Vref for detecting a failure of the amplifier AMP or the like
(3) the reference voltage V ZERO for detecting a failure of an amplifier AMP (0V)
(4) 0V to make amplifier AMP input zero when external wiring is disconnected
上記（４）は、スイッチＳＷ１を、色々なチャンネルもしくはＶref等に接続する前に一度零に接続することによって、アンプＡＭＰの入力を零にするためである。アンプＡＭＰの入力部には多少の容量があるが、これにより放電される。
一方、断線の生じたチャンネルは、コンデンサＣ１に電荷が残っている状態であるが、スイッチＳＷ１のチャージトランスファーによりコンデンサＣ１に蓄えられた電荷は徐々に抜かれ、最終的に０Ｖとなる。これにより、制御装置は、断線しているという状態（０Ｖの状態）を検知することができる。
The above (4) is for making the input of the amplifier AMP zero by connecting the switch SW1 to zero once before connecting to various channels or Vref. The input portion of the amplifier AMP has some capacity, but is discharged by this.
On the other hand, the channel in which the disconnection has occurred is in a state where electric charge remains in the capacitor C1, but the electric charge stored in the capacitor C1 is gradually removed by the charge transfer of the switch SW1, and finally becomes 0V. Thereby, the control apparatus can detect the state (0V state) that it is disconnected.
このような構成によれば、アナログスイッチＳＷ１のチャージトランスファーにより、断線時、コンデンサＣ１に蓄えられた電荷を抜き、Ａ／Ｄ変換器ＡＤで０Ｖが観測されることにより、断線検出ができる。
また、アナログスイッチＳＷ１により基準電圧Ｖrefを選択して、これを読み込めば、アンプＡＭＰやＡ／Ｄ変換器ＡＤの健全性も確認することができる。
According to such a configuration, the disconnection can be detected by extracting the charge stored in the capacitor C1 at the time of disconnection by charge transfer of the analog switch SW1 and observing 0V by the A / D converter AD.
If the reference voltage Vref is selected by the analog switch SW1 and read, the soundness of the amplifier AMP and the A / D converter AD can also be confirmed.
しかし、このような従来の断線／故障検出装置では、次のような課題があった。
（１）アンプＡＭＰやＡ／Ｄ変換器ＡＤの健全性も確認する際は、基準電圧ＶrefをアナログスイッチＳＷ１、アンプＡＭＰおよびＡ／Ｄ変換器ＡＤを経由して読み込む必要がある。
（２）クランプ回路の健全性は確認できない。図２に示すように、入力端からアナログスイッチまでの部分は故障検出できない。
（３）アナログスイッチＳＷ１のチャージトランスファーにより断線検出するため、検出するまでに時間がかかる。
However, such a conventional disconnection / fault detection device has the following problems.
(1) When confirming the soundness of the amplifier AMP and the A / D converter AD, it is necessary to read the reference voltage Vref via the analog switch SW1, the amplifier AMP, and the A / D converter AD.
(2) The soundness of the clamp circuit cannot be confirmed. As shown in FIG. 2, a failure from the input end to the analog switch cannot be detected.
(3) Since disconnection is detected by charge transfer of the analog switch SW1, it takes time to detect.
本発明の目的は、このような課題を解決するもので、クランプ回路やＡ／Ｄ変換器の健全性を確認することができ、また断線検出を比較的高速に検出することのできる断線／故障検出装置を提供することにある。 An object of the present invention is to solve such a problem, and it is possible to confirm the soundness of a clamp circuit and an A / D converter and to detect disconnection / failure at a relatively high speed. It is to provide a detection device.
このような課題を達成するために、本発明のうち請求項１に記載の発明は、
抵抗経由にて入力される電圧値および分割抵抗により分割された電圧値の２値をアナログスイッチおよびアンプを通し、Ａ／Ｄ変換器にてＡＤ変換し、制御装置により上位へ伝達すると共に、外部入力の断線の検出および前記２系統の測定値を比較し、前記アナログスイッチ、アンプからなる入力回路部の健全性の確認を行うように構成したことを特徴とする。
In order to achieve such a problem, the invention described in
Two values of the voltage value input via the resistor and the voltage value divided by the dividing resistor are passed through the analog switch and amplifier, AD converted by the A / D converter, transmitted to the host by the control device, and externally It is configured to detect the disconnection of the input and compare the measured values of the two systems to check the soundness of the input circuit unit including the analog switch and the amplifier.
このような構成により、抵抗、分割抵抗、アナログスイッチ、アンプからなる入力回路部の健全性の確認と、外部入力の断線の検出を高速に行うことができる。 With such a configuration, it is possible to confirm the soundness of the input circuit unit including the resistor, the dividing resistor, the analog switch, and the amplifier and to detect the disconnection of the external input at high speed.
この場合、請求項２のように、前記抵抗および分割抵抗は、それぞれフィルタの構成素子として使用する。
また、請求項３のように、前記制御装置は、前記２つのアナログスイッチを通してそれぞれ得られる２系統の電圧値を比較し、前記フィルタを構成している各抵抗の抵抗値異常を確認するように構成する。
In this case, as in claim 2, the resistor and the dividing resistor are used as constituent elements of the filter, respectively.
According to a third aspect of the present invention, the control device compares two voltage values obtained through the two analog switches, and confirms an abnormal resistance value of each resistor constituting the filter. Constitute.
また、請求項４のように、外部入力に断線が発生した場合、前記２つのフィルタに備えられたコンデンサの電荷がフィルタを構成する抵抗を介して放電されるように構成する。これにより、断線をより高速に検出することができる。
また、請求項５のように、前記２つのフィルタの時定数を同等とすることにより、ステップ応答が同等となり、２系統の入力差を無くすことができる。
According to a fourth aspect of the present invention, when a disconnection occurs in the external input, the electric charges of the capacitors provided in the two filters are discharged through a resistor constituting the filter. Thereby, disconnection can be detected at higher speed.
Further, as described in claim 5, by making the time constants of the two filters equal, the step responses are equivalent and the input difference between the two systems can be eliminated.
また、請求項６のように、前記アナログスイッチの前段に過電圧保護用のクランプ回路を備え、クランプ回路の故障によりクランプ電圧が下がったときは、前記２系統の測定値を比較してその故障を検出することができる。
また、請求項７のように、前記２系統の測定値を比較することにより、前記アンプに供給の電源の故障を検出することができる。
Further, as in claim 6, when a clamp circuit for overvoltage protection is provided in front of the analog switch and the clamp voltage is lowered due to a failure of the clamp circuit, the measured values of the two systems are compared and the failure is detected. Can be detected.
Further, as in claim 7, a failure of a power supply supplied to the amplifier can be detected by comparing the measured values of the two systems.
以上説明したことから明らかなように、本発明によれば次のような効果がある。
（１）断線検出を比較的高速に検出することができる。
（２）クランプ回路の健全性も確認することができる。
（３）入力端よりＡ／Ｄ変換器までの系の健全性も確認することができる。
（４）フィルタ部分の抵抗値の健全性も確認することができる。
As is apparent from the above description, the present invention has the following effects.
(1) Disconnection detection can be detected at a relatively high speed.
(2) The soundness of the clamp circuit can also be confirmed.
(3) The soundness of the system from the input end to the A / D converter can also be confirmed.
(4) The soundness of the resistance value of the filter portion can also be confirmed.
以下図面を用いて本発明を詳細に説明する。図１は本発明に係る断線／故障検出装置の一実施例を示す構成図である。図１において、図２と異なるところは、フィルタ、クランプ回路およびアナログスイッチでなる回路を２系統設けた点である。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a disconnection / fault detection device according to the present invention. FIG. 1 differs from FIG. 2 in that two systems including a filter, a clamp circuit, and an analog switch are provided.
１系統目は、抵抗Ｒ２とコンデンサＣ２でなるフィルタ１０ａと、ダイオードＤ３とＤ４でなるクランプ回路２０ａと、アナログスイッチＳＷ１１で構成される（この構成は図２と同等である）。
２系統目は、電圧分割抵抗Ｒ４とＲ５と、抵抗Ｒ５に並列に接続されたコンデンサＣ３でなるフィルタ１０ｂと、ダイオードＤ５とＤ６でなるクランプ回路２０ｂと、アナログスイッチＳＷ１２で構成される。
なお、フィルタ１０ａ、１０ｂとしては、コンデンサがなく、単に抵抗Ｒ２と、分割抵抗Ｒ４とＲ５のみの構成としてもかまわない。
また、ＶrefとＶZEROはアナログスイッチＳＷ１１にのみ接続してある。
The first system includes a filter 10a composed of a resistor R2 and a capacitor C2, a clamp circuit 20a composed of diodes D3 and D4, and an analog switch SW11 (this configuration is equivalent to FIG. 2).
The second system includes voltage dividing resistors R4 and R5, a filter 10b including a capacitor C3 connected in parallel to the resistor R5, a clamp circuit 20b including diodes D5 and D6, and an analog switch SW12.
Note that the filters 10a and 10b do not have a capacitor, and may simply include a resistor R2 and divided resistors R4 and R5.
Vref and V ZERO are connected only to the analog switch SW11.
アナログスイッチＳＷ１１とＳＷ１２は、図示しない駆動回路からの指令が共通に与えられ、チャンネル切換え動作は同時に行われる。ただし、２つのスイッチで同時に同じ入力が選択されないようにチャンネル接続してある。例えば、複数のチャンネル入力を、一方のアナログスイッチではチャンネル番号に対して昇順に、他方ではチャンネル番号に対して降順になるなどして、同じチャンネルが同時に選択されないように接続してある。 The analog switches SW11 and SW12 are commonly given a command from a drive circuit (not shown), and the channel switching operation is performed simultaneously. However, the channels are connected so that the same input is not selected simultaneously by two switches. For example, a plurality of channel inputs are connected so that the same channel is not selected at the same time, such that one analog switch is in ascending order with respect to the channel number and the other is in descending order with respect to the channel number.
このような構成において、入力電圧は２系統に分岐され、一方は、フィルタ１０ａ、クランプ回路２０ａ、アナログスイッチＳＷ１１を通ってアンプＡＭＰへ入力される。他方は、フィルタ１０ｂ、クランプ回路２０ｂ、アナログスイッチＳＷ１２を通ってアンプＡＭＰへ入力される。
その後は、Ａ／Ｄ変換器ＡＤへ入力され、デジタル変換された入力値は制御装置３０により上位装置へ伝達される。
なお、アナログスイッチＳＷ１１とＳＷ１２は、図２のアナログスイッチＳＷ１と同様の動作を行う。
In such a configuration, the input voltage is branched into two systems, one of which is input to the amplifier AMP through the filter 10a, the clamp circuit 20a, and the analog switch SW11. The other is input to the amplifier AMP through the filter 10b, the clamp circuit 20b, and the analog switch SW12.
After that, the input value which is input to the A / D converter AD and converted into a digital value is transmitted to the host device by the
The analog switches SW11 and SW12 perform the same operation as the analog switch SW1 in FIG.
断線検出においては、入力部を２系統にしたことにより、コンデンサＣ２とＣ３の電荷を抵抗Ｒ３、Ｒ４、Ｒ５経由で放電させることができ、従来例のようなアナログスイッチＳＷ１のチャージトランスファーによりコンデンサの電荷を抜くのに比べて、より短時間で放電させることができる。
したがって、比較的高速に、０Ｖとなって行くコンデンサの電圧をＡ／Ｄ変換器ＡＤで読取れ、断線を短時間に判定することができる。
なお、２系統の入力段のフィルタの時定数を同等としてステップ応答を同等とすることにより、２系統の入力差を無くすことができる。
In disconnection detection, since the input unit has two systems, the electric charges of the capacitors C2 and C3 can be discharged via the resistors R3, R4, and R5, and the capacitor is transferred by charge transfer of the analog switch SW1 as in the conventional example. It is possible to discharge in a shorter time compared to removing the charge.
Therefore, the voltage of the capacitor that becomes 0 V can be read by the A / D converter AD at a relatively high speed, and disconnection can be determined in a short time.
Note that the difference in input between the two systems can be eliminated by making the time constants of the filters of the two systems of input stages equal and making the step responses equal.
また、２系統で別々に検出した値（他方の系統での検出電圧は一方の系統での検出電圧の分圧値である）を比較することにより、アナログスイッチＳＷ１１とＳＷ１２、アンプＡＭＰの健全性を確認することもできる。
また、クランプ回路の電圧Ｖ１１が故障により下がった場合、２系統で測定した２値を比較することで、クランプ回路の故障も容易に検出することができる。
Also, by comparing the values detected separately in the two systems (the detection voltage in the other system is the divided value of the detection voltage in one system), the soundness of the analog switches SW11 and SW12 and the amplifier AMP Can also be confirmed.
Further, when the voltage V11 of the clamp circuit is lowered due to a failure, the failure of the clamp circuit can be easily detected by comparing the two values measured by the two systems.
また、アンプＡＭＰへの供給電源の故障によりアンプＡＭＰの出力電圧が下がり、期待する出力が得られない場合は、２系統で測定した２値を比較することで、回路の故障を検出することができる。
また、ＶrefのＡＤ変換値は既知の値であり、ある範囲に入っていることを周期的にチェックしている。このチェックにより、Ｖref、ＡＭＰ、ＡＤの健全性が確認できる。
このように、本発明によれば、図示のように、入力端からＡ／Ｄ変換器までの回路部分の故障を検出することができる。
Also, if the output voltage of the amplifier AMP drops due to a failure of the power supply to the amplifier AMP and the expected output cannot be obtained, a circuit failure can be detected by comparing the two values measured by the two systems. it can.
Further, the AD conversion value of Vref is a known value, and periodically checks that it is within a certain range. This check can confirm the soundness of Vref, AMP, and AD.
Thus, according to the present invention, as shown in the figure, it is possible to detect a failure in the circuit portion from the input end to the A / D converter.
なお、本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。 The present invention is not limited to the above-described embodiments, and includes many changes and modifications without departing from the essence thereof.
１０ａ、１０ｂ フィルタ
２０ａ、２０ｂ クランプ回路
３０ 制御装置
ＳＷ１１、ＳＷ１２ アナログスイッチ
ＡＭＰ アンプ
ＡＤ Ａ／Ｄ変換器
Ｒ３ 抵抗
Ｒ４、Ｒ５ 電圧分割抵抗
Ｄ３、Ｄ４、Ｄ５、Ｄ６ ダイオード
Ｖref 基準電圧
10a, 10b Filter 20a,
Claims (7)
7. The disconnection / failure detection apparatus according to claim 1, wherein a failure of a power supply supplied to the amplifier is detected by comparing the measured values of the two systems.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005019788A JP3975485B2 (en) | 2005-01-27 | 2005-01-27 | Disconnection / failure detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005019788A JP3975485B2 (en) | 2005-01-27 | 2005-01-27 | Disconnection / failure detection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006211226A JP2006211226A (en) | 2006-08-10 |
| JP3975485B2 true JP3975485B2 (en) | 2007-09-12 |
Family
ID=36967599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005019788A Active JP3975485B2 (en) | 2005-01-27 | 2005-01-27 | Disconnection / failure detection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975485B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4650011B2 (en) * | 2005-02-09 | 2011-03-16 | 株式会社デンソー | Comparator circuit |
| JP6516864B2 (en) * | 2015-11-11 | 2019-05-22 | 三菱電機株式会社 | A / D converter |
-
2005
- 2005-01-27 JP JP2005019788A patent/JP3975485B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006211226A (en) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589888B2 (en) | Battery voltage measurement circuit and battery ECU | |
| EP2587654B1 (en) | Power conversion apparatus | |
| JP3975485B2 (en) | Disconnection / failure detection device | |
| US9787318B2 (en) | Signal control device | |
| JP2006197790A (en) | Power supply apparatus | |
| JP2010154441A (en) | Apparatus and method for diagnosing fault of a/d input circuit | |
| JP6598209B2 (en) | Voltage detector | |
| JPH07255179A (en) | Power converter | |
| US7034540B2 (en) | Voltage detection circuit for storage devices | |
| US10006966B2 (en) | Battery voltage detection device | |
| CN216350976U (en) | Fault detection circuit, direct current power supply system and direct current equipment | |
| US11079409B2 (en) | Assembly with at least two redundant analog input units for a measurement current | |
| CN110911768B (en) | Novel battery management system | |
| EP0220326A1 (en) | Input state detection circuit | |
| JP2018084425A (en) | Wiring abnormality detection device | |
| JP2017183092A (en) | Voltage detector | |
| JP2017167050A (en) | Voltage detector | |
| JPH0862270A (en) | Capacitor-fault detecting circuit | |
| JP4276930B2 (en) | Analog output device and diagnostic method thereof | |
| JP7331543B2 (en) | BUILD BATTERY MONITORING SYSTEM AND BATTERY FAILURE DETERMINATION METHOD | |
| EP2541264B1 (en) | Electronic module, electronic arrangement and method for producing an electronic module | |
| CN216134540U (en) | Pixel array and image sensor | |
| WO2023042860A1 (en) | Voltage measurement device and battery pack system | |
| CN109709863B (en) | AD port self-checking circuit of singlechip, singlechip and water heater | |
| CN101871989A (en) | Voltage and current regulating device for use in grounding fault diagnosis of medium-voltage distribution network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3975485 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 7 |