JP3974905B2 - 半導体光増幅器の利得飽和を用いた全光学的nor論理素子具現装置およびその方法 - Google Patents

半導体光増幅器の利得飽和を用いた全光学的nor論理素子具現装置およびその方法 Download PDF

Info

Publication number
JP3974905B2
JP3974905B2 JP2004083038A JP2004083038A JP3974905B2 JP 3974905 B2 JP3974905 B2 JP 3974905B2 JP 2004083038 A JP2004083038 A JP 2004083038A JP 2004083038 A JP2004083038 A JP 2004083038A JP 3974905 B2 JP3974905 B2 JP 3974905B2
Authority
JP
Japan
Prior art keywords
signal
optical
pattern
optical fiber
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004083038A
Other languages
English (en)
Other versions
JP2004326087A (ja
Inventor
ヨン テ ビョン
ジェ ホン キム
ヨン ミン チョン
ソク イ
トク ハ ウ
ソン ホ キム
ジョン チャン イ
Original Assignee
コリア インスティテュート オブ サイエンス アンド テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コリア インスティテュート オブ サイエンス アンド テクノロジー filed Critical コリア インスティテュート オブ サイエンス アンド テクノロジー
Publication of JP2004326087A publication Critical patent/JP2004326087A/ja
Application granted granted Critical
Publication of JP3974905B2 publication Critical patent/JP3974905B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F3/00Optical logic elements; Optical bistable devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、半導体の光増幅器の利得飽和特性を利用した全光学的NOR論理素子具現装置及びその方法(Embodying Equipment and Its Method for an all-optical NOR gate using gain saturation of a semiconductor optical amplifier)に関するものであり、更に詳細には光コンピューティングのような光回路の任意の地点から伝送される光信号をポンプ信号と照射信号で用い全光学的論理動作をする論理素子のうち特に10Gbit/s全光学的NOR論理素子を具現する装置及びその具現方法に関するものである。
最近の傾向を見ると、システムの高速化と大容量化に対する要求が幾何学数的に増加している。
現在多くのシステムは、大部分シリコン物質、すなわち電気信号に基盤を置いており速度と情報処理容量の制限という大きな障壁が予想されるため、将来の依存性が不透明である。
より詳細には、これに反しインジウムリン(Indium Phosphide : InP)に基盤を置いた光素子を利用したシステムは、速度や情報処理容量等すべての面で上記のような問題を十分に解決するものと予想される。
一般的に、システムが構成されるときは、単一論理素子(AND, OR, XOR, NAND, NOR, NXOR)に基盤を置いて集積させる方法を使うが、これに光を用いたシステムにおいても同様である。
論理(logic)0と1と呼ばれる二つの安定した状態を有する論理素子はデジタルコンピュータの基本的な構成品(building block)である。
コンピュータは、この二つの論理状態(bits)によりすべての情報を記号化する。
したがって、全光学的論理素子は間違いなく未来情報技術のための全光学的システムと光−電システムを開発するのにおいて重要な役割をするものである。
現在まで超高速光情報処理のための全光学的論理素子は、光の非線形を用いるか、波長変換方式を活用し成されてきた。
特に、半導体光増幅器(Semiconductor Optical Amplifier ; SOA)の 非線形利得を用いた全光学的NOR論理素子としては、非特許文献1乃至4に記載のように発展してきた。
単一光経路(arm) 超高速非線形干渉計(Single-arm ultrafast nonlinear interferometer : UNI)を用いたNOR[N. S. Patel, K. L. Hall, and K. A. Rauschenbach, Opt. Lett., 21, 1466(1996)] 単一波長の二つのポンプ信号で具現された全光学的NOR[A. Sharaiha, H.W. Li, F. Matchese and J, Le bihan, Electron. Lett., 33, 323(1997)] 互いに異なる二つの波長のポンプ信号を用いた全光学的NOR[ビョン ヨン テ、キム サン ヒョク、キム ドン ファン、ウ ドック ハ、キム ソン ホ、新物理、40,560(2000);Young Tae Byun, Sang Hyuck Kim, Deok Ha Woo, Seok Lee, Dong Hwan Kim, Sun Ho Kim, "Apparatus and Method for Realizing All-Optical NOR Logic Device", Patent No. (US 6,424,438 B1), Date of Patent (Jul. 23, 2002)]. 二つの半導体光増幅器を連結し具現された全光学的NOR(Ali Hamie, Ammar Sharaiha, Mikael Guegan, and Benoit Pucel, IEEE Photon. Technol. Lett., 14, 1439(2002)
前記非特許文献1のように、UNIを用いた全光学的NOR論理素子は高い動作速度の長所があるが、核心構成要素が光ファイバ素子で複雑であり、他の素子と集積が難しいので高集積化を要求する光演算システムに適用するのが難しい。
反面、単一SOAを用いた全光学的論理素子は安定的であり、システムの規 模が小さく、他の光素子との結合が容易であるばかりでなく、偏光と波長に依存しない長点を有する[T. Fjelde, D. Wolfson, A. Kloch, B. Dagens, A. Coquelin, I. Guillemot, F, Gaborit, F. Poingt, and M. Renaud, Electron. Lett., 36, 1863(2000)].
しかし、光ファイバ干渉系なしに単一SOAの非線形特性だけを用いる 場合、全光学的NOR素子の構造が簡単で他の素子との集積が可能であるが動作速度が100MHz以下と遅くなる。
また、非特許文献4のように、二つのSOAを連結させ具現された全光学的NOR素子 は、単一SOAを用いた場合より広い波長で消光比(ON/OFF ratio)が向上する特性を有するが、動作速度が62.5MHzと低いという欠点がある。
すなわち、光ファイバ干渉系を用いない既存の全光学的NOR論理素子である非特許文献2乃至4において、ポンプ信号(Pump signal)は、スクエア(square) 波を用い非ゼロ復帰(NRZ : non-return to zero)パターンで作られ、照射信号(probe signal)は、連続波(CW)のレーザ光が用いられる。
この場合、全光学的NOR論理素子の動作速度は、NRZパターンと連続波(CW)型のよって100MHz以下に制限される。
したがって、構造が簡単で、他の光素子との集積化が可能であるだけでなく、動作速度が数GHz−数十GHzに向上された特性を有する全光学的NOR論理素子の開発が切実に要求される。
本発明は、上述した必要性により考案されたものとして、本発明の目的は、半導体光増幅器の利得飽和特性を用い、10Gbit/s全光学的NOR論理素子を具現する技術を提供することにある。
上述した目的を達成するために本願発明は、1100の入力信号パターンAと、0110の入力信号パターンBの入力信号の論理和であるA+B信号をポンプ信号(1110)として作成し、前記1100の入力信号パターンAでパルス形態のクロック信号である照射信号(1111)を作成し、前記照射信号と前記ポンプ信号を唯一の半導体光増幅器(SOA)に同時に逆方向から入射させ、ブーリアン(Boolean)論理のNOR信号〜(A+B)を得ることを特徴とする半導体増幅器の利得飽和を用いた全光学的NOR論理素子具現方法を提供しようとする。
上述した目的を達成するために、本発明は、1100の入力信号パターンAと、0110の入力信号パターンBを用いて、入力信号の論理和であるA+B信号を作り、パルス形態のポンプ信号(1110)として用いるポンプ信号具現手段と、前記1100の入力信号パターンAでクロック信号を作り、パルス形態の照射信号(1111)として用いる照射信号具現手段と、前記照射信号と前記ポンプ信号を唯一の半導体増幅器(SOA)に同時に逆方向から入射させ、ブーリアン(Boolean)論理のNOR信号〜(A+B)を得るNOR具現手段を含む半導体光増幅器の利得飽和を用いた全光学的NOR論理素子具現装置を提供しようとする。
全光学的NOR論理素子は、 他の単一全光学的論理素子(OR, NAND, AND, XOR, NXOR)とともに、コンピューティングや全光学的信号処理システムを構成する時、無くてはならない核心論理素子である。
NORはすべての論理計算の基本である全加算器(full adder)の核心素子であり、ほとんどすべての論理システムに適用される。
特に、本発明による全光学的NOR論理素子は、半導体光増幅器の利得飽和特性を用いるXGM(Cross Gain Modulation)方法で具現されるため構造が簡単であり、他の機能の全光学的論理素子が同じ方法で構成することができるので、全光学的回路及び全光学的システム具現に重要な役割をするものと期待される。
したがって、効率的な全光学的論理素子の集積技術が開発されれば、電気信号に依存しないで光信号だけで全ての制御が可能になる。
以下、本願発明の実施例に対し添付された図面を参考に、その構成及び作用を説明しようと思う。
図1は、全光学的NOR論理素子の動作原理を概念的に示す。
本発明においては、動作速度を向上させるために照射信号(probe signal)とポンプ信号(pump signal)がすべてゼロ復帰(RZ : return to zero)パターンの信号で作られる。
高い光の強さを有するポンプ信号がSOAに入射されれば、SOA内でキャリア空乏(carrier depletion)現象が起こる。
したがって、一定の周期のパルス(pulse)形態である照射信号がSOA内にキャリア空乏による利得変調(gain modulation)と同一に変調され出力されるので、出力信号はポンプ信号と逆の論理を持つようになる。
しかし、パルス信号が使用されるとき、パルスのOn−Off差が大きいので、パルス信号がないとき出力される信号の大きさが非常に小さく0とみなせる。
したがって、照射信号のパルス信号がないとき、出力信号はポンプ信号と関係なく0になる。
図2(a)と図2(b)は、全光学的NOR論理素子の基本構成とNOR論理表である。
図2(a)でパルスがあるときON状態であり、パルスがないときOFF状態と仮定すれば、ポンプ信号がOFF状態のときクロック信号は、SOAを通過し出力信号がON状態になる。
したがって、図2(a)のようにA信号とB信号が合わさった次にクロック信号と共にそれぞれ逆方向にSOAに注入されれば、AとB信号のNOR値であるブーリアン(Boolean)論理のNOR信号〜(A+B)が得られる。
これは、図2(b)に示したNOR論理素子が真理表のブーリアン(Boolean)値と一致するので全光学的NOR論理素子が単一SOAを用いて具現できるということを意味する。
図3は、全光学的NOR論理素子の具現装置図である。
全光学的NOR論理素子の入力信号パターンAとBは、波長が1550nmであるモードロック光ファイバレーザ(mode-locked fiber laser : MLFL)で作られる。
前記モードロック光ファイバレーザ(MLFL)は、パルス発生器(Pulse Generator : PG)により400psの周期を持つ2.5GHzで駆動される。
この時、生成されるパルスの幅は、大略38ps程度である。
モードロック光ファイバレーザ(MLFL)の出力は、最初に50:50光ファイバ結合器(fiber coupler : FC1)により分離された後、100psの時間遅延を得るために遅延手段である可変遅延器(Variable Delay : VD1)と、調節手段である光減衰器(Attenuator : ATTN1)と、偏光調節器(Polarization Controller : PC1)を通過した後、2番目に50:50光ファイバ結合器(FC2)に合わさることにより、10Gbit/sで動作される入力信号パターンA(1100)が発生する。
そして、2番目の50:50光ファイバ結合器(FC2)の出力端の上方光ファイバは、4番目の50:50光ファイバ結合器(FC4)から分離される。
このうち、上方光ファイバの入射光(1100)は、100psの時間遅延を得るために遅延手段の可変遅延器(VD2)を通過することによって、入力信号パターンB(0110)が作られ、下方光ファイバの入射光(1100)は、調節手段である偏光調節器(PC2)と光減衰器(ATTN2)を通過する。
そして、上方光ファイバの出力光(B)と、下方光ファイバの出力光(A)が5番目の50:50光ファイバ結合器(FC5)で合わさることにより、入力信号パターンAとBの論理和A+B(1110)が生成される。
一方、2番目50:50光ファイバ結合器(FC2)の下方光ファイバに結合された入力信号パターンA(1100)は、6番目の50:50光ファイバ結合器(FC6)から分離された後、下方光ファイバの入射光(1100)は200psの時間遅延を得るために遅延手段である可変遅延器(VD3)を通過し、下方光ファイバの入射光(1100)は調節手段である偏光調節器(PC3)と光減衰器(ATTN3)を通過し、7番目の光ファイバ結合器(FC7)で合わさることによりクロック信号パターン(1111)が作られる。
5番目の50:50光ファイバ結合器(FC5)出力端の上方光ファイバのポンプ信号パターンA+B(1110)は、エルビウム添加(Er-doped)光ファイバ増幅器(EDFA)で増幅され、光循環装置(C)を通過した後、7番目の50:50光ファイバ結合器(FC7)出力端の上方光ファイバの照射信号パターンと逆方向から半導体光増幅器(SOA)に入射される。
波長が異なる照射信号とポンプ信号が同じ方向から半導体増幅器(SOA)に入射される場合、照射信号を分離するために光フィルタが必要である[Young Tae Byun, Jae Hun Kim, Young Min Jeon, Seok, Deok Ha Woo, and Sun Ho Kim, “An All-Optical OR Gate by using casacaded SOAs,' 2002 International Topical meeting on Photonics in Switching, Hyatt Regency(Cheju Island , KOREA), 187(2002).].
しかし、二つの信号が逆方向から半導体光増幅器(SOA)に入射される場合、光フィルタが必要でないばかりでなく、照射信号とポンプ信号の波長が同じでもよい。
この時、前記半導体光増幅器(SOA)の利得飽和によりA+B信号の利得が変調された0001パターンを有するブーリアン(Boolean)論理のNOR信号が得られる。
本発明で照射信号とポンプ信号の波長が同じ場合を例に挙げたが、波長が異なる場合にも全光学的NOR論理素子の動作を前記方法で得られる。
未説明符号 ISOは光アイソレータ、PDは光検出器、OSCは信号分析器であるオシロスコープである。
図4は、10Gbit/sで動作される全光学的NOR論理素子の特性を示している図である。図4(a)は、3番目の50:50光ファイバ結合器(FC3)から出力された1100のパターンを有する入力信号パターンAであり、図4(b)は、5番目の50:50光ファイバ結合器(FC5)で測定された0110のパターンを有する入力信号パターンBであり、図4(c)は、前記5番目の50:50光ファイバ結合器(FC5)出力端の下方光ファイバで測定された入力信号パターンAとBの論理和A+Bであり、図4(d)は、7番目の50:50光ファイバ結合器(FC7)出力端の下方光ファイバで測定されたクロック信号のパターンである。
図4(e)は、二つの入力信号パターンの論理和であるA+Bパターン(1110)が照射信号であるクロック信号パターン(1111)と互いに逆方向に半導体光増幅器(SOA)を通過するとき作られた出力波形で論理信号が(1,0), (1,1), (0,1)である時は出力光がなく、(0,0)の時だけ出力光が存在する。
したがって、調査信号とポンプ信号の光の強さがそれぞれ0.3dBmと10.8dBmのとき、全光学的NOR論理素子の動作特性が具現されることを確認させてくれる。
前記言及されたそれぞれの光信号は40Ghzの光検出器とサンプリングオシロスコープを使用し測定された。
以上のように、本願発明によれば、同一波長の二つの入力信号のパターンA(1100)とB(0110)により4つの論理信号[(1,0), (1,1), (0,1), (0,0)]を有するポンプ信号パターンA+B信号が得られ、入力信号パターンA(1100)が分離された後、一方の信号が200psだけ遅延され他方の信号(A)と合わさることにより、照射信号(1111)が得られる。
そして、前記ポンプ信号と照射信号が互いに逆方向に半導体増幅器(SOA)を横切るとき、SOAの利得飽和特性により10Gbit/s全光学的論理NOR論理素子が成功的に具現された。
すなわち、1100パターンを有するA信号と0110パターンを有するB信号がすべて論理0であるときだけ、出力信号が論理1であり、それ以外にはすべて論理0を有する。
この結果は、図2(b)のブーリアンNORの真理表と一致するので、全光学的NOR論理素子の発明が実験的に認められる。
したがって、本発明によれば、コンピューティングと全光学的信号処理システ
ムの複雑な光経路上で全光学的論理動作が具現しやすくなる。
全光学的NOR論理素子の動作原理を示す特性図である。 全光学的NOR論理素子の基本構成と真理表である。 本発明による全光学的NOR論理素子の具現装置の構成図である。 本発明により10Gbit/s で動作する全光学的NOR論理素子の特性図である。
符号の説明
ATTN1, ATTN2, ATTN3 ・・・光減衰器、C ・・・光循環装置(circulator)、FDFA・・・エルビウム添加光ファイバ増幅器、FC1,…, FC7・・・光ファイバ結合器、ISO・・・光アイソレータ(optical isolator)、MLFL・・・モードロック光ファイバレーザ、OTDM MUX・・・光時間分割多重化装置、OSC・・・オシロスコープ、PC1,PC2,PC3 ・・・偏光調節器、PD・・・光検出器、PG・・・パルス発生器、SOA・・・半導体光増幅器、VD1,VD2,VD3・・・可変遅延器。

Claims (14)

1100の入力信号パターンAと0110の入力信号パターンBの入力信号の論理和であるA+B信号をパルス形態のポンプ信号(1110)として作成し、前記1100の入力信号パターンAでパルス形態のクロック信号である照射信号(1111)を作成し、前記照射信号と前記ポンプ信号を唯一の半導体増幅器(SOA)に同時に逆方向から入射させ、ブーリアン(Boolean)論理のNOR信号〜(A+B)を得ることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現方法。
請求項1において、前記ポンプ信号は、モードロック光ファイバレーザの変調波形を多重化し1100の入力信号パターンAを作り、前記1100の入力信号を時間遅延させて0110の入力信号パターンBを作り、光ファイバ結合器を用いて得た二つの入力信号の論理和A+B信号であることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現方法。
請求項2において、前記モードロック光ファイバレーザは、2.5GHzで動作し、波長が1550nmであり、10Gbit/sで多重化することを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現方法。
請求項2において、前記1100の入力信号の時間遅延が100psであることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現方法。
請求項1において、前記照射信号は、前記1100の入力信号パターンAを時間遅延させた後、遅延されない入力信号パターンAと多重化することによって得たクロック信号であることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現方法。
請求項5において、前記照射信号は、前記1100の入力信号の遅延時間が200psであることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現方法。
請求項1において、前記照射信号とポンプ信号とが全てパルス形態でSOAに入射されることによりXGM(Cross Gain Modulation)方法でNOR論理素子が具現されることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現方法。
請求項1、2、5のうちの何れか1項において、前記照射信号とポンプ信号の波長が互いに異なることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現方法。
1100の入力信号パターンAと0110の入力信号パターンBを用い入力信号の論理和であるA+B信号を作り、パルス形態のポンプ信号(1110)として用いるポンプ信号具現手段と、前記1100の入力信号パターンAでクロック信号を作りパルス形態の照射信号(1111)として用いる照射信号具現手段と、前記照射信号と前記ポンプ信号とを唯一の半導体増幅器(SOA)に同時に逆方向から入射させ、ブーリアン(Boolean)論理のNOR信号〜(A+B)を得るNOR具現手段を含むことを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現装置。
請求項9において、前記ポンプ信号具現手段は、モードロック光ファイバレーザ(MLFL)の変調された波形を多重化し1100の入力信号パターンAを作るパターンA具現手段と、前記1100の入力信号を時間遅延させて0110の入力信号パターンBを作るパターンB具現手段と、第5光ファイバ結合器を用いて得た二つの入力信号の論理和であるA+B信号を作るA+B具現手段で構成されることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現装置。
請求項10において、前記パターンA具現手段は、パルス発生器により駆動され、一定波長の光を出力するモードロック光ファイバレーザと、前記モードロック光ファイバレーザの出力光を分離する第1光ファイバ結合器と、第1光ファイバ結合器により分離された一方の出力光を遅延する第1可変遅延器と、第1光ファイバ結合器により分離された他方の出力光を調節する第1光減衰器及び第1偏光調節器と、前記遅延された出力光と調節された出力光とを合わせた第2光ファイバ結合器で構成されることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現装置。
請求項11において、前記パターンB具現手段は、前記第2光ファイバ結合器の出力に連結された第3光ファイバ結合器の出力を分離する第4光ファイバ結合器と、前記第4光ファイバ結合器に分離された一方の出力光を遅延する第2可変遅延器と、前記第4光ファイバ結合器に分離された他方の出力光を調節する第2光減衰器及び第2偏光調節器で構成されることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現装置。
請求項9において、前記照射信号具現手段は、前記1100の入力信号パターンAの出力を分離する第6光ファイバ結合器と、第6光ファイバ結合器により分離された一方の出力光を遅延する第3可変遅延器と、第6光ファイバ結合器より分離された他方の出力光を調節する第3光減衰器及び第3偏光調節器と、前記遅延された出力光と調節された出力光とを合わせる第7光ファイバ結合器で構成されることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現装置。
請求項9において、前記NOR具現手段は、前記ポンプ信号を増幅するエルビウム添加光ファイバ増幅器(EDFA)と、前記増幅されたポンプ信号を半導体光増幅器の一方で入射させる光循環装置と、前記ポンプ信号が一方に入射され、照射信号が他方に入射される場合、利得飽和特性により、ポンプ信号の利得が変調された0001パターンを有するブーリアン(Boolean)論理のNOR信号〜(A+B)を得る半導体光増幅器で構成されることを特徴とする半導体光増幅器の利得飽和を用いた全光学的NOR論理素子の具現装置。
JP2004083038A 2003-04-22 2004-03-22 半導体光増幅器の利得飽和を用いた全光学的nor論理素子具現装置およびその方法 Expired - Fee Related JP3974905B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0025361A KR100523871B1 (ko) 2003-04-22 2003-04-22 반도체 광증폭기의 이득포화를 이용한 전광 nor논리소자 구현장치 및 그 방법

Publications (2)

Publication Number Publication Date
JP2004326087A JP2004326087A (ja) 2004-11-18
JP3974905B2 true JP3974905B2 (ja) 2007-09-12

Family

ID=33509577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004083038A Expired - Fee Related JP3974905B2 (ja) 2003-04-22 2004-03-22 半導体光増幅器の利得飽和を用いた全光学的nor論理素子具現装置およびその方法

Country Status (2)

Country Link
JP (1) JP3974905B2 (ja)
KR (1) KR100523871B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734860B1 (ko) * 2005-09-26 2007-07-03 한국전자통신연구원 반도체 광 증폭기를 이용한 파장 변환 및 클락 재생 장치및 방법
CN103969912B (zh) * 2014-05-05 2016-09-14 杭州电子科技大学 基于电光调制的Sagnac环全光逻辑器

Also Published As

Publication number Publication date
KR20040091797A (ko) 2004-11-02
JP2004326087A (ja) 2004-11-18
KR100523871B1 (ko) 2005-10-26

Similar Documents

Publication Publication Date Title
Tatham et al. 20-nm optical wavelength conversion using nondegenerate four-wave mixing
JP4112575B2 (ja) 単一soaを利用した全光or論理素子具現装置及び方法
Cheng et al. Low-energy, high-performance lossless 8× 8 SOA switch
Vagionas et al. Optical RAM and flip-flops using bit-input wavelength diversity and SOA-XGM switches
US7123407B2 (en) Apparatus and method for realizing all-optical NOR logic device using gain saturation characteristics of a semiconductor optical amplifier
JPH08179385A (ja) 全光スイッチ
Kaur et al. Ultrahigh speed reconfigurable logic operations based on single semiconductor optical amplifier
US6091536A (en) Optical processing device
KR100418654B1 (ko) 반도체 광증폭기를 이용한 전광 xor 논리소자의 구현방법
Vagionas et al. All optical flip flop with two coupled travelling waveguide SOA-XGM switches
JP3974905B2 (ja) 半導体光増幅器の利得飽和を用いた全光学的nor論理素子具現装置およびその方法
KR100425374B1 (ko) Soa 기반의 소자를 이용한 전광 반가산기의 구현방법및 장치
Kaur et al. All optical SR and D flip-flop employing XGM effect in semiconductor optical amplifiers
Martinez et al. All-optical processing based on a logic XOR gate and a flip-flop memory for packet-switched networks
Johni et al. Research Article Effects on Semiconductor Optical Amplifier Gain Quality for Applications in Advanced All-optical Communication Systems
Zhang et al. 40 Gbit/s all-optical logic NOR gate based on nonlinear polarisation rotation in SOA and blue-shifted sideband filtering
Cabezón et al. Integrated multi-bit all-optical NOR gate for high speed data processing
Young et al. A compact 2* 2 amplifier switch with integrated DBR lasers operating at 1.55 mu m
Ueno et al. Ultrafast, low-energy-consumption, semiconductor-based, all-optical devices
Kim et al. Realization of all-optical full adder using cross-gain modulation
Nakarmi et al. Demonstration of all-optical two bit digital comparator using self-locked Fabry-Perot laser diode
KR100537039B1 (ko) 반도체 광증폭기를 이용한 전광 and 논리소자 구현 방법
KR100458283B1 (ko) 반도체 광증폭기를 이용한 전광 nand 논리소자 구현장치
Alexoudi et al. Timing jitter of SOA-amplified intensity modulated optical pulses
Zheng et al. Error-free all-optical wavelength multicasting at 40 Gb/s on a compact InP-based chip

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees