JP3973223B2 - Active substrate, display device and manufacturing method thereof - Google Patents
Active substrate, display device and manufacturing method thereof Download PDFInfo
- Publication number
- JP3973223B2 JP3973223B2 JP2004127439A JP2004127439A JP3973223B2 JP 3973223 B2 JP3973223 B2 JP 3973223B2 JP 2004127439 A JP2004127439 A JP 2004127439A JP 2004127439 A JP2004127439 A JP 2004127439A JP 3973223 B2 JP3973223 B2 JP 3973223B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- switching element
- active substrate
- pixel electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 190
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims description 447
- 239000004065 semiconductor Substances 0.000 claims description 132
- 239000010408 film Substances 0.000 claims description 117
- 239000004020 conductor Substances 0.000 claims description 113
- 239000004973 liquid crystal related substance Substances 0.000 claims description 88
- 229910052751 metal Inorganic materials 0.000 claims description 75
- 239000002184 metal Substances 0.000 claims description 70
- 230000007547 defect Effects 0.000 claims description 68
- 239000011159 matrix material Substances 0.000 claims description 66
- 230000002950 deficient Effects 0.000 claims description 38
- 239000011229 interlayer Substances 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 25
- 239000010409 thin film Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 2
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 230000009977 dual effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 230000008439 repair process Effects 0.000 description 9
- 238000002834 transmittance Methods 0.000 description 8
- 206010027146 Melanoderma Diseases 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical class N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 101700004678 SLIT3 Proteins 0.000 description 1
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- -1 these Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Gas-Filled Discharge Tubes (AREA)
Description
本発明は、二次元状に配置された複数の表示用絵素電極にそれぞれ各スイッチング素子をそれぞれ介して駆動信号を印加することにより表示画面上に所望の表示画像を表示可能とする液晶表示装置などの表示装置およびその製造方法、この表示装置に用いるアクティブ基板に関する。 The present invention provides a liquid crystal display device capable of displaying a desired display image on a display screen by applying a drive signal to each of a plurality of display picture element electrodes arranged two-dimensionally via each switching element. The present invention relates to a display device such as the above, a manufacturing method thereof, and an active substrate used in the display device.
従来、この種の表示装置としては、液晶表示装置の他に、EL表示装置およびプラズマ表示装置などがあり、例えばマトリクス状に配置された複数の絵素部を選択的に駆動することにより、表示画面上に所望の表示パターン(画像)を表示して高密度表示を行うことができる。 Conventionally, as this type of display device, there are an EL display device and a plasma display device in addition to a liquid crystal display device. For example, by selectively driving a plurality of picture element portions arranged in a matrix, display A desired display pattern (image) can be displayed on the screen for high density display.
この絵素部の選択方式として、個々に独立した絵素電極を縦および横方向のマトリクス状に配置し、この各絵素電極のそれぞれにスイッチング素子を接続して選択駆動するアクティブ駆動方式が知られている。複数の絵素電極を選択駆動するスイッチング素子としては、TFT(薄膜トランジスタ)素子、MIM(金属−絶縁膜−金属)素子、MOSトランジスタ素子、ダイオードなどが一般的に使用されている。これらのスイッチング素子により絵素電極を選択的に駆動して、絵素電極とこれに対向する対向電極との間に介在させた液晶、EL発光層またはプラズマ発光体などの各種表示媒体を光学的に駆動させることにより表示パターンとして視認される。このようなアクティブ駆動方式は、高コントラストの表示が可能であり、液晶テレビジョンやコンピュータの端末表示装置などに実用化されている。 As an element selection method, there is known an active drive system in which individual pixel electrodes are arranged in a matrix in the vertical and horizontal directions, and a switching element is connected to each of the pixel electrodes for selective driving. It has been. As switching elements for selectively driving a plurality of picture element electrodes, TFT (thin film transistor) elements, MIM (metal-insulating film-metal) elements, MOS transistor elements, diodes and the like are generally used. By selectively driving the pixel electrodes by these switching elements, various display media such as a liquid crystal, an EL light emitting layer, or a plasma light emitter interposed between the pixel electrode and the counter electrode opposed thereto are optically used. When it is driven, it is visually recognized as a display pattern. Such an active drive system is capable of high-contrast display and has been put to practical use in liquid crystal televisions, computer terminal display devices, and the like.
図15(a)は、従来のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図であり、図15(b)は(a)のX−X’線部分の断面図であり、図15(c)は(a)のY−Y’線部分の断面図である。 FIG. 15A is a plan view showing a configuration example of a basic unit in one active matrix substrate of a pair of substrates opposed to each other with a liquid crystal layer interposed therebetween in a conventional active liquid crystal display device. 15B is a cross-sectional view taken along the line XX ′ in FIG. 15A, and FIG. 15C is a cross-sectional view taken along the line YY ′ in FIG.
図15(a)〜図15(c)において、従来のアクティブ型液晶表示装置は、一対の基板として、表示媒体としての液晶層を間に挟んで対向配置されるアクティブマトリクス基板100および対向基板を有している。このアクティブマトリクス基板100は、ガラス基板10上に、複数のゲートバスライン1(走査配線)が横方向に所定間隔でそれぞれ平行に配線され、これと直交(または交叉)する縦方向に複数のソースバスライン2(信号配線)が所定間隔でそれぞれ平行に配線されて、両者が格子状(マトリクス状)に配設されている。また、隣接するゲートバスライン1およびソースバスライン2で囲まれた各領域毎(または両配線の交叉部毎)に透明電極からなる各絵素電極3(点線にて囲った部分)がマトリクス状にそれぞれ設けられている。
15A to 15C, a conventional active liquid crystal display device includes, as a pair of substrates, an
図15(a)に示すように、ゲートバスライン1から突出した部分には、スイッチング素子として機能するデュアルゲートのTFT4が形成されている。TFT4は、図15(b)のX−X’線断面図に示すように、ガラス基板10上にベースコート膜11を介してシリコン(Si)からなる半導体層が設けられている。この半導体層は、チャネル領域12aと、その両側の高濃度に不純物が添加されたソース領域・ドレイン領域(例えばn+Si層)12cとの間に低濃度に不純物が添加されたLDD領域(例えばn−Si層)12bがそれぞれ設けられている。チャネル領域12a上には、ゲート絶縁膜13を介してゲートバスライン1から突出(分岐)されたゲート電極1aが設けられている。その上を覆うように層間膜14および樹脂層15を介して絵素電極3が設けられている。ここでは図示されていないが、絵素電極3上には配向膜(PI)が設けられ、この配向膜(PI)上に接して液晶層が設けられている。
As shown in FIG. 15A, a
また、図15(a)に示すように、ゲートバスライン1と同じ工程でパターニングされた金属層(ゲートメタル)からなる付加容量バスライン(付加容量配線)5がゲートバスライン1と平行にゲートバスライン1毎に配置されている。この付加容量部分の積層構造は、図15(c)のY−Y’線断面図に示すように、付加容量バスライン5の幅広部5Aの下側層にはゲート絶縁膜13を介してTFT4のドレイン領域12cから延在された半導体層(延在部12)が重畳されている。この半導体層の延在部12は、ゲート絶縁膜13、層間膜14および樹脂層15に設けられたコンタクトホール部6Aにおいて、ソースバスライン2と同じ工程でパターニングされた金属層(ソースメタル)6を介して絵素電極3と接続されている。これにより、延在部12を一方の付加容量電極と、ゲート絶縁膜13を介した付加容量バスライン5の広幅部5A(他方の付加容量電極)とが対向配設され、これらの延在部12と広幅部5Aとの間に付加容量が構成される。
Further, as shown in FIG. 15A, an additional capacitance bus line (additional capacitance wiring) 5 made of a metal layer (gate metal) patterned in the same process as the
このように構成された従来のアクティブ型液晶表示装置において、例えばスイッチング素子としてのTFT4が不良素子として形成されると、その不良素子に接続された絵素電極3には、本来与えられるべき信号電圧が入力されない。このため、表示画面上では点状の絵素欠陥(以下、点欠陥という)としてユーザに認識されてしまう。このような点欠陥は、液晶表示装置の表示品位を著しく損ない、製造歩留まりの点でも大きな問題となっている。
In the conventional active liquid crystal display device thus configured, for example, when the
このような絵素不良の主原因は、以下の2種類に大別される。 The main causes of such pixel defects are roughly classified into the following two types.
まず、その一つは、TFT4の欠陥などによって、走査信号(ゲートバスライン1からの信号)によってTFT4が選択されている時間内に、ソースバスライン2からの画像信号によって絵素電極3を十分に充電できないために生じる不良(以下、ON不良という)であり、他の一つは、TFT4の欠陥によって、TFT4の非選択時に、絵素電極3に充電された電荷が漏洩する不良(以下、OFF不良という)である。
First of all, due to defects in the
このうち、ON不良(オン不良)はスイッチング素子としてのTFT4の不良に起因するが、OFF不良(オフ不良)はスイッチング素子としてのTFT4を介して電気的漏洩が起こる場合と、絵素電極3とバスライン1,2との間に電気的漏洩が起こっている場合との2種類がある。ON不良およびOFF不良のいずれの場合にも、絵素電極3と対向電極(図示せず)との間に印加される電圧が必要な表示電圧値に達しなくなる。このため、ノーマリホワイトモード(液晶層に印加される電圧が0Vのときに光の透過率が最大になる表示モード)を採用する場合には絵素不良部が輝点に見え、ノーマリブラックモード(電圧0Vで透過率が最低になる表示モード)を採用する場合は黒点に見えることになる。
Among these, the ON failure (ON failure) is caused by the failure of the
このような点欠陥は、スイッチング素子としてのTFT4が形成された一方のアクティブマトリクス基板100に、対向電極が形成された他方の対向基板を貼り合わせ、その間に液晶を封入した段階で、両バスライン1,2に所定の電気信号(検査信号)を印加することによって検査者が目視で検出することができる。その後に、例えばソースバスライン2と絵素電極3とを短絡させることによって、ゲートバスライン1の選択・非選択に関わらず、ソースバスライン2からの信号電圧により、絵素電極3の電荷の充放電を行わせる修正作業を要することになる。
Such a point defect is caused by sticking the other counter substrate on which the counter electrode is formed to the one
しかしながら、上記図15の従来例では、ソースバスライン2と絵素電極3との配線構造により、このような修正が困難である。その結果、点欠陥が多く発生した製品を破棄しなければならず、製造歩留まりが悪化し、製造コストが高価になるという問題がある。
However, in the conventional example of FIG. 15, such a correction is difficult due to the wiring structure of the
このような点欠陥を修正できる液晶表示装置が特許文献1に提案されている。この特許文献1の液晶表示装置について図16(a)および図16(b)を用いて説明する。
A liquid crystal display device capable of correcting such a point defect is proposed in
図16(a)は、従来のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図であり、図16(b)は(a)に丸で囲んだ部分を示す拡大図である。なお、ここでは、図15(a)の構成部材とほぼ同一の作用効果を奏する部材には同一の符号を付けて説明している。 FIG. 16A is a plan view showing a configuration example of a basic unit in one active matrix substrate of a pair of substrates opposed to each other with a liquid crystal layer interposed therebetween in a conventional active liquid crystal display device. 16 (b) is an enlarged view showing a portion surrounded by a circle in (a). Here, the same reference numerals are given to the members having the same operational effects as the constituent members of FIG.
図16(a)に示すように、このアクティブ型液晶表示装置は、ゲートバスライン1から絵素電極3側に向けてゲートバスライン突出部21が設けられ、ソースバスライン2から絵素電極3側に向けてソースバスライン突出部22が設けられ、両突出部21,22は絶縁膜を間に挟んで互いに重畳されている。また、ゲートバスライン突出部21の先端部には絶縁膜を挟んで導電体片23が設けられている。この導電体片23は、絵素電極3に電気的に接続されているが、ゲートバスライン突出部21と絵素電極3とは絶縁膜によって電気的に非接続状態にある。ソースバスライン突出部22とゲートバスライン突出部21も絶縁膜によって電気的に非接続状態にある。
As shown in FIG. 16A, this active liquid crystal display device is provided with a gate bus
点欠陥が検出された絵素部では、図16(b)の点線部Aに示すようにゲートバスライン突出部21の根元部にレーザ照射を行ってゲートバスライン突出部21とゲートバスライン1とを電気的に分離(カット)して絶縁状態とする。次に、点線部Bにおいて、ソースバスライン突出部22とゲートバスライン突出部21との間の絶縁膜をレーザ照射により破壊してソースバスライン突出部22とゲートバスライン突出部21とを短絡させる。さらに、点線部Cにおいて、ゲートバスライン突出部21と、絵素電極3に接続される導電体片23との間の絶縁膜をレーザ照射により破壊してゲートバスライン突出部21と導電体片23とを短絡させる。この3回のレーザ照射によって、ソースバスライン2と絵素電極3とが導通され、不良絵素が全絵素の平均的な明るさに点灯されて、点欠陥が解消される。
In the picture element portion in which the point defect is detected, the base portion of the gate bus
また、付加容量電極5Bに発生するピンホールなどの欠陥に起因して発生する不良絵素を修復できる液晶表示装置が特許文献2に提案されている。この特許文献2のアクティブ型液晶表示装置について図17を用いて説明する。
Further,
図17は、従来の他のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図である。なお、ここでは、図15(a)の構成部材とほぼ同一の作用効果を奏する部材には同一の符号を付けて説明している。 FIG. 17 is a plan view showing a configuration example of a basic unit in one active matrix substrate of a pair of substrates opposed to each other with a liquid crystal layer interposed therebetween in another conventional active liquid crystal display device. Here, the same reference numerals are given to the members having the same operational effects as the constituent members of FIG.
図17において、このアクティブ型液晶表示装置は、絵素電極3に隣接する部分に付加容量バスライン5をゲートバスライン1と平行に設け、この付加容量バスライン5のTFT4形成部と対向する部分に絶縁膜を介して第1の導電体25の一端部を重畳している。この第1の導電体25の他端部にはその下層側にゲート絶縁膜を介して第2の導電体26の一端部を重畳している。この第2の導電体26の他端部にはその上層側にゲート絶縁膜を介してソースバスライン2の突出部27の端部を重畳し、絵素電極3と、付加容量バスライン5に対向する斜線部分の付加容量電極5Bとを第1の導電体25の上層側で接続している。
In FIG. 17, this active liquid crystal display device has an additional
この第1の導電体25の基部、第1の導電体25と第2の導電体26との重畳部および、第2の導電体26とソースバスライン2の突出部27との重畳部に対して、ガラス基板越しにレーザ光を照射して、ソースバスライン2と絵素電極3とを短絡させると共に絵素電極3から付加容量電極5Bを切り離すことにより不良絵素の修復作業を行うことができる。
しかしながら、上記特許文献1のアクティブ型液晶表示装置では、不良TFTによる欠陥絵素部の修正時に、ソースバスライン2と絵素電極3とを短絡させるために、ゲートバスライン突出部21とゲートバスライン1とを電気的に分離するためのレーザ照射(点線部A)、ゲートバスライン突出部21とソースバスライン突出部22とを短絡させるためのレーザ照射(点線部B)、およびゲートバスライン突出部21と絵素電極3とを短絡させるためのレーザ照射(点線部C)というように、3回のレーザ照射工程が必要になる。このため、不良TFTによる欠陥絵素部の修正が容易ではない。この場合に、不良TFTの絵素電極3からの切り離しが行われていないため、絵素欠陥の種類に応じた修復をできない。
However, in the active liquid crystal display device of
また、上記特許文献2のアクティブ型液晶表示装置でも、付加容量電極5Bの不良による欠陥絵素部の修正時に、2回のレーザ照射工程でソースバスライン2と絵素電極3とを短絡させ、1回のレーザ照射工程で絵素電極3から付加容量電極5Bを切り離している。このように、付加容量電極5Bの絵素電極3からの切り離しはされているものの、不良付加容量部などによる欠陥絵素部の修正が容易ではない。
In the active liquid crystal display device of
本発明は、上記従来の問題を解決するもので、欠陥絵素がより視認にくいように絵素欠陥の種類に応じた修復をより容易にできて、その製造歩留まりを向上できるアクティブ基板、これを用いた表示装置およびその製造方法を提供することを目的とする。 The present invention solves the above-mentioned conventional problems, and an active substrate capable of facilitating repair according to the type of pixel defect so that the defective pixel is more difficult to visually recognize and improving the manufacturing yield thereof. It is an object of the present invention to provide a display device used and a manufacturing method thereof.
本発明のアクティブ基板は、信号配線が一方駆動領域に接続されたスイッチング素子と、該スイッチング素子の他方駆動領域に接続された絵素電極とを有する絵素部が二次元状に複数配列されたアクティブ基板において、エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、該絵素電極に接続された導電性物質層または半導体層からなる第1層と、該信号配線に接続された金属層であって、該スイッチング素子の制御領域に接続された走査配線と同じ金属層からなる第2層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有するものであり、そのことにより上記目的が達成される。また、本発明のアクティブ基板は、信号配線が一方駆動領域に接続されたスイッチング素子と、該スイッチング素子の他方駆動領域に接続された絵素電極とを有する絵素部が二次元状に複数配列されたアクティブ基板において、エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、該絵素電極に接続された導電性物質層または半導体層からなる第1層と、該信号配線に接続された導電性物質層または半導体層からなる第2層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有し、該第1層および該第2層の少なくとも一方は半導体シリコン層からなっているものであり、そのことにより上記目的が達成される。
In the active substrate of the present invention, a plurality of picture element portions each having a switching element in which a signal wiring is connected to one driving region and a picture element electrode connected to the other driving region of the switching element are arranged two-dimensionally. In the active substrate, by applying energy, the other driving region cutting part that enables the semiconductor layer constituting the other driving region of the switching element to be separated from the pixel electrode and the semiconductor layer constituting the other driving region of the switching element At least one of additional capacitance cutting portions that can separate the connected additional capacitance portion from the pixel electrode, a first layer made of a conductive material layer or a semiconductor layer connected to the pixel electrode, and the signal a connecting metal layer wiring, insulation between the second layer of the same metal layer as the connected scan lines in control region of the switching element Across the membrane, which has a short-circuit portion is partially overlapped so as to be short-circuited by the application of energy, the objects can be achieved. The active substrate according to the present invention has a two-dimensional array of picture element portions each having a switching element in which signal wiring is connected to one drive region and a picture element electrode connected to the other drive region of the switching element. In the active substrate thus formed, by applying energy, the other drive region cutting part that can separate the semiconductor layer constituting the other drive region of the switching element from the pixel electrode and the semiconductor constituting the other drive region of the switching element At least one of additional capacitance cutting portions that allow the additional capacitance portion connected to the layer to be separated from the pixel electrode, a first layer made of a conductive material layer or a semiconductor layer connected to the pixel electrode, and Can be short-circuited by applying energy by interposing an insulating film between the conductive material layer or the second layer made of a semiconductor layer connected to the signal wiring. Sea urchin and a partially superimposed shorted portions, at least one of the first layer and the second layer are those that are made from the semiconductor silicon layer, the object is achieved.
本発明のアクティブ基板は、信号配線が一方駆動領域に接続されたスイッチング素子と、該スイッチング素子の他方駆動領域に接続された絵素電極とを有する絵素部が二次元状に複数配列されたアクティブ基板において、エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、該スイッチング素子の他方駆動領域を構成する半導体層または該半導体層に接続された導電性物質層からなる第1層と、該信号配線に接続された金属層であって、該スイッチング素子の制御領域に接続された走査配線と同じ金属層からなる第2層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有するものであり、そのことにより上記目的が達成する。また、本発明のアクティブ基板は、信号配線が一方駆動領域に接続されたスイッチング素子と、該スイッチング素子の他方駆動領域に接続された絵素電極とを有する絵素部が二次元状に複数配列されたアクティブ基板において、エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、該スイッチング素子の他方駆動領域を構成する半導体層または該半導体層に接続された導電性物質層からなる第1層と、該信号配線に接続された導電性物質層または半導体層からなる第2層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有し、該第1層および該第2層の少なくとも一方は半導体シリコン層からなっているものであり、そのことにより上記目的が達成する。
In the active substrate of the present invention, a plurality of picture element portions each having a switching element in which a signal wiring is connected to one driving region and a picture element electrode connected to the other driving region of the switching element are arranged two-dimensionally. In the active substrate, by applying energy, the other driving region cutting part that enables the semiconductor layer constituting the other driving region of the switching element to be separated from the pixel electrode and the semiconductor layer constituting the other driving region of the switching element At least one of the additional capacitor cutting portions that can separate the connected additional capacitor portion from the pixel electrode, the semiconductor layer constituting the other drive region of the switching element, or the conductive material layer connected to the semiconductor layer a first layer consisting of a metal layer connected to the signal wiring, run connected to the control region of the switching element Second layer and is across the insulating film between made of the same metal layer as the wiring, which has a short-circuit portion is partially overlapped so as to be short-circuited by the application of energy, said object is achieved by the . The active substrate according to the present invention has a two-dimensional array of picture element portions each having a switching element in which signal wiring is connected to one drive region and a picture element electrode connected to the other drive region of the switching element. In the active substrate thus formed, by applying energy, the other drive region cutting part that can separate the semiconductor layer constituting the other drive region of the switching element from the pixel electrode and the semiconductor constituting the other drive region of the switching element At least one of additional capacitance cutting portions that can separate the additional capacitance portion connected to the layer from the pixel electrode, and the semiconductor layer constituting the other drive region of the switching element or the conductivity connected to the semiconductor layer The first layer made of the material layer is insulated from the second layer made of the conductive material layer or the semiconductor layer connected to the signal wiring. A short-circuit portion partially overlapped so as to be short-circuited by applying energy, and at least one of the first layer and the second layer is made of a semiconductor silicon layer, and This achieves the above object.
また、好ましくは、本発明のアクティブ基板において、走査配線が平行に複数設けられ、前記信号配線が該複数の走査配線と交叉するように平行に複数設けられ、両配線の交叉部毎に前記絵素電極がそれぞれマトリクス状に配設され、該走査配線が前記スイッチング素子の制御領域に接続されている。 Preferably, in the active substrate of the present invention, a plurality of scanning wirings are provided in parallel, and a plurality of the signal wirings are provided in parallel so as to cross the plurality of scanning wirings. Elementary electrodes are respectively arranged in a matrix, and the scanning wiring is connected to the control region of the switching element.
さらに、好ましくは、本発明のアクティブ基板において、スイッチング素子の他方駆動領域を構成する半導体層を延長した延在部がコンタクトホールを介して前記絵素電極と接続されている。
Further, preferably, in the active substrate of the present invention, the extending portion is connected to the pixel electrode via a contact hall formed by extending the semiconductor layer constituting the other driving region of the switching element.
さらに、好ましくは、本発明のアクティブ基板において、スイッチング素子の他方駆動領域を構成する半導体層を延長した延在部が第1コンタクトホール部を介して導電性物質層に接続され、該導電性物質層が第2コンタクトホール部を介して前記絵素電極と接続されている。
Further preferably, in the active substrate of the present invention, an extended portion obtained by extending a semiconductor layer constituting the other drive region of the switching element is connected to the conductive material layer through the first contact hole portion, and the conductive material The layer is connected to the pixel electrode through a second contact hole.
さらに、好ましくは、本発明のアクティブ基板において、走査配線毎に該走査配線と平行に付加容量配線が設けられ、前記延在部の少なくとも一部が該付加容量配線の幅広部と絶縁膜を挟んで対向配置されている。 Further preferably, in the active substrate of the present invention, an additional capacitance wiring is provided in parallel with the scanning wiring for each scanning wiring, and at least a part of the extended portion sandwiches the wide portion of the additional capacitance wiring and the insulating film. Are arranged opposite each other.
さらに、好ましくは、本発明のアクティブ基板における第1層は、前記延在部から突出した第1の突出部であり、前記第2層は、前記信号配線と第3コンタクトホール部を介して接続され、該信号配線から該第1の突出部側に一部重畳するように突出した第2の突出部である。
More preferably, the first layer in the active substrate of the present invention is a first projecting portion projecting from the extending portion, and the second layer is connected to the signal wiring through a third contact hole portion. And a second protruding portion protruding from the signal wiring so as to partially overlap the first protruding portion side.
さらに、好ましくは、本発明のアクティブ基板における第1の突出部は、前記延在部が第1コンタクトホール部を介して接続された導電性物質層である。
Further preferably, the first protrusion in the active substrate of the present invention is a conductive material layer in which the extending portion is connected via the first contact hole portion.
さらに、好ましくは、本発明のアクティブ基板における絶縁膜は前記スイッチング素子のゲート絶縁膜と同一の材料である。 Further preferably, the insulating film in the active substrate of the present invention is made of the same material as the gate insulating film of the switching element.
さらに、好ましくは、本発明のアクティブ基板における第1層は前記信号配線と同じ金属層からなり、前記第2層は前記走査配線と同じ金属層からなる。 Further preferably, the first layer in the active substrate of the present invention is made of the same metal layer as the signal wiring, and the second layer is made of the same metal layer as the scanning wiring.
さらに、好ましくは、本発明のアクティブ基板における第1の突出部と第2の突出部とはそれぞれ、その重畳部よりもさらに所定量だけ互いにそれぞれ突出している。 Furthermore, preferably, the first protrusion and the second protrusion in the active substrate of the present invention protrude from each other by a predetermined amount from the overlapping portion.
さらに、好ましくは、本発明のアクティブ基板におけるスイッチング素子は、薄膜トランジスタ素子、MIM素子、MOSトランジスタ素子およびダイオードのいずれかである。 Further preferably, the switching element in the active substrate of the present invention is any one of a thin film transistor element, an MIM element, a MOS transistor element, and a diode.
さらに、好ましくは、本発明のアクティブ基板における薄膜トランジスタ素子は、前記半導体層として多結晶シリコン層を用いた多結晶シリコン薄膜トランジスタである。 Further preferably, the thin film transistor element in the active substrate of the present invention is a polycrystalline silicon thin film transistor using a polycrystalline silicon layer as the semiconductor layer.
さらに、好ましくは、本発明のアクティブ基板における薄膜トランジスタ素子は、前記半導体層に接続されるチャネル層の上層側に前記絶縁層を介して制御領域が設けられたトップゲート構造である。 Further preferably, the thin film transistor element in the active substrate of the present invention has a top gate structure in which a control region is provided on the upper side of the channel layer connected to the semiconductor layer via the insulating layer.
さらに、好ましくは、本発明のアクティブ基板における薄膜トランジスタ素子は、前記半導体層に接続されるチャネル層の下層側に前記絶縁層を介して制御領域が設けられたボトムゲート構造である。 Further preferably, the thin film transistor element in the active substrate of the present invention has a bottom gate structure in which a control region is provided on the lower layer side of a channel layer connected to the semiconductor layer via the insulating layer.
さらに、好ましくは、本発明のアクティブ基板において、前記信号配線の平面視下層側に前記スイッチング素子の一部または全部が設けられ、該信号配線と交叉する前記走査配線部分を該スイッチング素子のゲート領域として兼用する。 Further preferably, in the active substrate of the present invention, a part or all of the switching element is provided on the lower side of the signal wiring in plan view, and the scanning wiring portion intersecting with the signal wiring is defined as a gate region of the switching element. Also used as.
さらに、好ましくは、本発明のアクティブ基板におけるスイッチング素子は、一部が前記信号配線の平面視下層側に設けられ、残る一部が前記絵素電極の平面視下層側に設けられて平面視L字状に構成されている。 Further preferably, a part of the switching element in the active substrate of the present invention is provided on the lower side of the signal wiring in the plan view lower layer side, and the remaining part is provided on the lower side of the picture element electrode in the plan view lower side. It is configured in a letter shape.
さらに、好ましくは、本発明のアクティブ基板における第1層および第2層の少なくとも一方は、Ta、W、Ti、Mo、AlおよびCuのうちのいずれかの金属材料、これらの金属元素のうちの少なくとも1種類を主成分とする合金材料または化合物材料からなる。 Further, preferably, at least one of the first layer and the second layer in the active substrate of the present invention is any one of Ta, W, Ti, Mo, Al, and Cu, a metal material of these metal elements. It consists of an alloy material or a compound material containing at least one kind as a main component.
さらに、好ましくは、本発明のアクティブ基板における第1層と絵素電極の接続と、前記第2層と信号配線の接続とのうち少なくともいずれかはコンタクトホール部を介して接続されている。 Further preferably, at least one of the connection between the first layer and the pixel electrode and the connection between the second layer and the signal wiring in the active substrate of the present invention is connected via a contact hole portion.
さらに、好ましくは、本発明のアクティブ基板における絵素電極は透明導電膜からなり、該絵素電極に設けられたスリットの下方または上方に、前記第1層と第2層のうち少なくともいずれかの層の一部が配置されている。 Further preferably, the pixel electrode in the active substrate of the present invention is made of a transparent conductive film, and at least one of the first layer and the second layer below or above a slit provided in the pixel electrode. Part of the layer is arranged.
さらに、好ましくは、本発明のアクティブ基板におけるいずれかの層およびスリットは共に直線状であり、該いずれかの層の中心線と該スリットの中心線との間隔が0μm以上3μm以下の範囲内である。 Further preferably, any of the layers and the slits in the active substrate of the present invention are both linear, and the distance between the center line of any of the layers and the center line of the slit is in the range of 0 μm or more and 3 μm or less. is there.
さらに、好ましくは、本発明のアクティブ基板におけるスリットの中心線と前記いずれかの層の中心線とが一致している。 Further, preferably, the center line of the slit in the active substrate of the present invention coincides with the center line of any one of the layers.
さらに、好ましくは、本発明のアクティブ基板における絵素電極は電位が異なる複数の電極から構成されており、該複数の電極のうち少なくとも一つの電極の下方または上方に、前記第1層および第2層のうち少なくともいずれかの層の一部が配置されている。 Further preferably, the pixel electrode in the active substrate of the present invention is composed of a plurality of electrodes having different potentials, and the first layer and the second layer are disposed below or above at least one of the plurality of electrodes. A part of at least one of the layers is disposed.
さらに、好ましくは、本発明のアクティブ基板におけるいずれかの層および一つの電極は共に直線状であり、前記一つの電極の中心線と該いずれかの層の中心線との間隔が0μm以上3μm以下の範囲内である。 Further preferably, any layer and one electrode in the active substrate of the present invention are both linear, and the distance between the center line of the one electrode and the center line of the one layer is 0 μm or more and 3 μm or less. Is within the range.
さらに、好ましくは、本発明のアクティブ基板における一つの電極の中心線と前記いずれかの層の中心線とが一致している。 Furthermore, preferably, the center line of one electrode in the active substrate of the present invention coincides with the center line of any one of the layers.
本発明の表示装置は、請求項1〜28のいずれかに記載のアクティブ基板と、該アクティブ基板との間に表示媒体を挟んで該アクティブ基板に対向配置され、該アクティブ基板の複数の絵素電極に対向する対向電極が設けられた対向基板とを有し、該絵素電極と対向電極間に印加される表示信号により該表示媒体を駆動して画面表示可能とするものであり、そのことにより上記目的が達成する。
A display device of the present invention is disposed opposite to an active substrate according to any one of
また、好ましくは、本発明の表示装置において、複数の絵素部の少なくともいずれかが欠陥絵素部の場合に、該欠陥絵素部の第1層と第2層間の絶縁膜がエネルギー照射により破壊されて該第1層と第2層とが短絡状態にされている。 Preferably, in the display device of the present invention, when at least one of the plurality of picture element parts is a defective picture element part, the insulating film between the first layer and the second layer of the defective picture element part is irradiated with energy. It is destroyed and the first layer and the second layer are short-circuited.
さらに、好ましくは、本発明の表示装置における表示媒体は、液晶、EL発光層およびプラズマ発光体のいずれかである。 Further preferably, the display medium in the display device of the present invention is any one of a liquid crystal, an EL light emitting layer, and a plasma light emitter.
本発明の表示装置の製造方法は、請求項29〜31のいずれかに記載の表示装置の絵素電極と対向電極間に、前記走査配線および信号配線から所定の信号を印加して前記絵素部の点欠陥を検出する欠陥検出工程と、該点欠陥が検出された欠陥絵素部に対して、基板外側からエネルギー照射を行って前記第1層と第2層の間の絶縁膜を破壊して該第1層と第2層を短絡させる短絡工程と、前記スイッチング素子の他方駆動領域切断部位および付加容量切断部位の少なくともいずれかに対して、基板外側からエネルギー照射を行って、該他方駆動領域を構成する半導体層と、該絵素電極および付加容量部の少なくともいずれかとを切り離しす切断工程とを有しており、そのことにより上記目的が達成する。 A method for manufacturing a display device according to the present invention is such that a predetermined signal is applied from the scanning wiring and the signal wiring between the pixel electrode and the counter electrode of the display device according to any one of claims 29 to 31. A defect detection step for detecting a point defect in the portion, and the defect pixel portion in which the point defect is detected is irradiated with energy from the outside of the substrate to destroy the insulating film between the first layer and the second layer Then, energy is applied from the outside of the substrate to at least one of the short-circuiting step of short-circuiting the first layer and the second layer, the other drive region cutting part and the additional capacity cutting part of the switching element, and the other The semiconductor layer constituting the driving region and a cutting step for separating at least one of the pixel electrode and the additional capacitor portion are included, whereby the above object is achieved.
また、好ましくは、本発明の表示装置の製造方法における短絡工程において、前記第1層の第1の突出部と前記第2層の第2の突出部との重畳部から更に互いに突出した両突出部分および該重畳部を含む隅部にエネルギー照射を行う。 Preferably, in the short-circuiting step in the method for manufacturing a display device of the present invention, both protrusions further protrude from each other from the overlapping portion of the first protrusion of the first layer and the second protrusion of the second layer. Energy irradiation is performed on the portion and the corner including the overlapping portion.
さらに、好ましくは、本発明の表示装置の製造方法におけるエネルギーとしてレーザ光を用いる。 Further preferably, laser light is used as energy in the method for manufacturing a display device of the present invention.
さらに、好ましくは、本発明の表示装置の製造方法において、走査配線に走査信号を出力可能とする走査信号駆動回路と、前記信号配線に表示信号を出力可能とする信号配線駆動回路とを構成する各スイッチング素子と、前記絵素電極毎に設けられた絵素部駆動用の各スイッチング素子とを、同一の材料を用いて同一の工程で形成する。 Further preferably, in the display device manufacturing method of the present invention, a scanning signal driving circuit capable of outputting a scanning signal to the scanning wiring and a signal wiring driving circuit capable of outputting a display signal to the signal wiring are configured. Each switching element and each switching element for driving the pixel portion provided for each pixel electrode are formed in the same process using the same material.
上記構成により、以下に、本発明の作用について説明する。 The operation of the present invention will be described below with the above configuration.
本発明にあっては、表示媒体を挟んで対向配置される一対の基板のうち一方のアクティブ基板において、スイッチング素子の他方駆動領域(ドレイン電極)を構成する半導体層またはこの半導体層に接続された導電性物質層の第1層(例えば第1の突出部)と、信号配線(ソースバスライン)に接続された導電性物質層または半導体層からなる第2層(第2の突出部)とが絶縁層を挟んで少なくとも一部重畳されている。または、絵素電極とコンタクトホール部を介して接続され、スイッチング素子とは接続されていない導電性物質層または半導体層からなる第1層と、信号配線(ソースバスライン)に接続された導電性物質層または半導体層からなる第2層とが間に絶縁膜を挟んで少なくとも一部重畳されている。これと共に、絵素欠陥の種類に応じた修復をするための切断部位として、絵素電極に対する補助容量切断部位やスイッチング素子のドレイン電極切断部位が設けられている。 In the present invention, one of the pair of substrates opposed to each other with the display medium interposed therebetween is connected to the semiconductor layer constituting the other drive region (drain electrode) of the switching element or to this semiconductor layer A first layer (for example, a first protrusion) of a conductive material layer and a second layer (second protrusion) made of a conductive material layer or a semiconductor layer connected to a signal wiring (source bus line). At least a portion is overlapped with the insulating layer interposed therebetween. Alternatively, the first layer made of a conductive material layer or a semiconductor layer that is connected to the pixel electrode through the contact hole portion and is not connected to the switching element, and the conductive material connected to the signal wiring (source bus line). A material layer or a second layer made of a semiconductor layer is at least partially overlapped with an insulating film interposed therebetween. At the same time, an auxiliary capacitance cutting part for the pixel electrode and a drain electrode cutting part of the switching element are provided as cutting parts for repairing according to the type of the pixel defect.
この一方のアクティブ基板と対向基板とを貼り合わせて、両基板間に液晶層などの表示媒体を設けた後、ゲートバスライン、ソースバスラインを介して絵素電極および対向電極に適切な駆動信号を与えると、表示画面上に所定の表示パターンが表示される。その表示画面を観察することにより、人が目視にて点欠陥(欠陥絵素)を発見することができる。 This active substrate and the counter substrate are bonded together, and a display medium such as a liquid crystal layer is provided between the two substrates, and then an appropriate drive signal is applied to the pixel electrode and the counter electrode via the gate bus line and the source bus line. Is given, a predetermined display pattern is displayed on the display screen. By observing the display screen, a person can visually find a point defect (defect picture element).
補助容量での不具合を含む点欠陥が検出された絵素部では、基板の裏側から第1層と第2層との重畳部にレーザ照射を行い、補助容量切断部位にレーザ照射を行う。また、スイッチング素子での不具合として点欠陥が検出された絵素部では、第1層と第2層との重畳部にレーザ照射を行い、スイッチング素子のドレイン電極切断部位にレーザ照射を行う。さらには、補助容量およびスイッチング素子での不具合として点欠陥が検出された絵素部では、第1層と第2層との重畳部にレーザ照射を行い、スイッチング素子のドレイン電極切断部位および補助容量切断部位にレーザ照射を行う。 In the picture element portion in which a point defect including a defect in the auxiliary capacitor is detected, the overlapping portion of the first layer and the second layer is irradiated with laser from the back side of the substrate, and laser irradiation is performed on the auxiliary capacitor cutting site. In addition, in the picture element portion in which a point defect is detected as a defect in the switching element, laser irradiation is performed on the overlapping portion of the first layer and the second layer, and laser irradiation is performed on the drain electrode cutting portion of the switching element. Further, in the pixel portion where the point defect is detected as a defect in the auxiliary capacitor and the switching element, the overlapping portion of the first layer and the second layer is irradiated with laser, and the drain electrode cut portion and the auxiliary capacitor of the switching element are irradiated. Laser irradiation is performed on the cutting site.
これによって、第1層と第2層との間に挟持された絶縁膜が破壊され、第1層と第2層とが短絡して、第1層にスイッチング素子の他方駆動領域またはコンタクトホール部を介して接続された絵素電極と、第2層に接続されたソースバスライン(信号配線)とが電気的に接続される。さらに、絵素欠陥の種類に応じて、不良箇所として補助容量やスイッチング素子が、ソースバスライン(信号配線)とレーザ照射により直に接続された絵素電極と切り離されて修復される。 As a result, the insulating film sandwiched between the first layer and the second layer is destroyed, the first layer and the second layer are short-circuited, and the other drive region or contact hole portion of the switching element is connected to the first layer. And the source bus line (signal wiring) connected to the second layer are electrically connected to each other. Furthermore, depending on the type of pixel defect, the auxiliary capacitor and the switching element are separated from the pixel electrode directly connected to the source bus line (signal wiring) by laser irradiation as a defective portion and repaired.
このようにして、ソースバスライン(信号配線)と絵素電極とが短絡されて、絵素電極には、ソースバスラインのソース信号がそのまま絵素電極に入力される。しかも、補助容量切断部位が切断されれば、補助容量での不具合が絵素電極やソースバスラインに影響を及ぼすことがない。また、スイッチング素子のドレイン電極切断部位が切断されれば、スイッチング素子による不具合が絵素電極やソースバスラインに影響を及ぼすことがない。これによって、完全な輝点でも黒点でもない表示状態となり、上記修復処理が施された絵素部は、正常に作動している訳ではないものの、視覚上、欠陥絵素として極めて判別しにくい表示状態になり、表示上、正常な絵素部といってもよい状態になる。 In this manner, the source bus line (signal wiring) and the pixel electrode are short-circuited, and the source signal of the source bus line is input to the pixel electrode as it is. In addition, if the auxiliary capacitance cutting site is cut, a defect in the auxiliary capacitance does not affect the pixel electrode and the source bus line. Moreover, if the drain electrode cutting part of the switching element is cut, the malfunction due to the switching element does not affect the pixel electrode and the source bus line. This will result in a display state that is neither a perfect luminescent spot nor a black spot, and the picture element part that has undergone the above-mentioned repair process is not working normally, but is visually difficult to distinguish as a defective picture element. It becomes a state, and it can be called a normal picture element part on display.
したがって、特許文献1、2に開示されている従来技術では、絵素欠陥部を修正するために3回または2回のレーザ照射工程を必要としたが、本発明によれば、より少ないレーザ照射工程で不良部位からの悪影響を受けず欠陥絵素がより視認にくいように、絵素欠陥の種類に応じた修復がより容易に為されて、その製造歩留まりが向上する。
Therefore, in the prior art disclosed in
また、多結晶シリコンを半導体層としてスイッチング素子に用いた場合、非晶質シリコンに対しオフ電流が大きいため、通常デュアルゲート、トリプルゲートでスイッチング素子を構成することからスイッチング素子で不具合が発生する確率は高くなる。このことから、多結晶シリコンを半導体層として用いたスイッチング素子にドレイン電極切断部位を設ければ、スイッチング素子による不具合時にも絵素電極やソースバスラインに影響を及ぼすことを阻止することができる。 Also, when polycrystalline silicon is used as a semiconductor layer for a switching element, the off current is larger than that of amorphous silicon, so the switching element is usually composed of dual gates and triple gates, so there is a probability that the switching element will fail. Becomes higher. For this reason, if the drain electrode cutting part is provided in the switching element using polycrystalline silicon as the semiconductor layer, it is possible to prevent the pixel electrode and the source bus line from being affected even when the switching element malfunctions.
以上の本発明によれば、補助容量やスイッチング素子での不具合による点欠陥が検出された場合、基板の裏側から第1層と第2層との重畳部にレーザ照射を行い、不具合があった補助容量やスイッチング素子の切断部位にレーザ照射を行ってその悪影響を取り除くため、より少ないレーザ照射工程で不良部位からの悪影響を受けず欠陥絵素がより視認にくいように、絵素欠陥の種類に応じた修復をより容易に行うことができて、その製造歩留まりを向上させることができる。 According to the present invention as described above, when a point defect due to a defect in the auxiliary capacitor or the switching element is detected, the overlapped portion between the first layer and the second layer is irradiated with laser from the back side of the substrate, and there is a defect. In order to remove the adverse effects of laser irradiation on the auxiliary capacitor and the cutting area of the switching element, the number of pixel defects is selected so that the defective pixel is more difficult to see without being adversely affected by the defective area with fewer laser irradiation processes. The corresponding repair can be performed more easily, and the production yield can be improved.
以下に、本発明のアクティブ基板を用いた表示装置の実施形態1〜4を、アクティブマトリクス基板を用いたアクティブ型液晶表示装置に適用した場合について図面を参照しながら説明する。 Hereinafter, a case where the first to fourth embodiments of the display device using the active substrate of the present invention are applied to an active liquid crystal display device using an active matrix substrate will be described with reference to the drawings.
(実施形態1)
図1(a)は、本発明のアクティブ型液晶表示装置の実施形態1におけるアクティブマトリクス基板の単位構成例を模式的に示す回路図、図1(b)は(a)のスイッチング素子部分およびソースバスライン短絡部位の各断面図である。なお、図15(a)および図15(b)の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付している。
(Embodiment 1)
FIG. 1A is a circuit diagram schematically showing a unit configuration example of an active matrix substrate in
図1(a)において、アクティブマトリクス基板140は、互いに平行な複数のゲートバスライン1と、互いに平行な複数のソースバスライン2とを直交(または交叉)させて格子状に配線し、補助容量バスライン5をゲートバスライン1毎にゲートバスライン1と平行に配置する。また、両バスライン1,2で囲まれた領域毎(両バスライン1,2の交叉部毎)に絵素電極3(または画素電極3)をそれぞれ配設すると共に、絵素電極3と、補助容量の一方の電極(上記実施形態1では半導体層の延在部12)とがスイッチング素子としてのTFT4(デュアルゲート構成)のドレイン電極D(上記実施形態1ではドレイン領域12c)に接続され、ゲート電極G(上記実施形態1ではゲート領域1a)にはゲートバスライン1が接続され、ソース電極S(上記実施形態1ではソース領域12c)にはソースバスライン2にそれぞれ接続されている。
In FIG. 1A, an
また、TFT4のドレイン電極D(上記実施形態1ではドレイン領域12c)に接続される導電性物質からなる導電性物質突出部12D(ここではソースバスライン2の形成材料と同一)をソースバスライン2の近くまで延ばして設けている。この第1の突出部としての導電性物質突出部12Dから間に絶縁膜(層間膜14)を挟んで重畳する導電性物質突出部7Dを設けている。この第2の突出部としての導電性物質突出部7Dは、コンタクトホール部2Aを介してソースバスライン2に接続された導電性物質(ここではゲートバスライン1の形成材料と同一)にて構成されている。これらの導電性物質突出部12Dと導電性物質突出部7Dとの重畳部は、実施形態4で詳細に後述するが、その重畳部よりもさらに所定量だけ互いにそれぞれ先端部が突出している。その重畳部は、欠陥絵素のリペア時に短絡させる部位である。即ち、欠陥絵素の場合に、その両突出部および重畳部を含む隅部に所定パワーのレーザ光を照射することにより、図1(b)の導電性物質突出部7Dの点線で示すように導電性物質突出部7Dと導電性物質突出部12Dとを短絡させる。
Further, the
レーザ照射位置として、この導電性物質突出部12Dと導電性物質突出部7Dの重畳部からなる短絡部位7Eと、TFT4のドレイン切断部位Pと、補助容量部を絵素電極3から切断する補助容量切断部位Qとが設けられている。補助容量部およびTFT4での不具合として点欠陥が検出された絵素部では、導電性物質突出部12Dと導電性物質突出部7Dの重畳部にレーザ照射を行い、TFT4のドレイン電極切断部位Pおよび補助容量切断部位Qにレーザ照射を行う。このレーザ照射部(点線で囲っている)へのレーザ照射後の状態を図2(a)および図2(b)に示している。なお、図2(a)の断面位置は図3(b)に四角内の数字で示している。
As a laser irradiation position, a short-
さらに、図1(a)のアクティブマトリクス基板140の平面構成について図3(a)および図3(b)を用いて更に説明する。
Further, the planar configuration of the
図3(a)は、図1(a)のアクティブマトリクス基板140の要部構成を示す平面図、(b)は、(a)の一部拡大図である。
FIG. 3A is a plan view showing a main configuration of the
前述したように、図3(a)および図3(b)において、一対の絶縁性基板の何れか一方のアクティブマトリクス基板140上にゲートバスライン1およびソースバスライン2を格子状に配線しており、補助容量バスライン5をゲートバスライン1に平行に配置する。また、両バスライン1、2で囲まれた領域に絵素電極3をそれぞれ配設すると共に、絵素電極3と補助容量電極12(補助容量電極5Aに対向)がTFT4を介してソースバスライン2に接続されている。
As described above, in FIGS. 3A and 3B, the
TFT4は、デュアルゲートの一つがソースバスライン2の下層側に設けられ、デュアルゲートの残る一つが絵素電極3の下層側に設けられて平面視L字状に構成されている。ソースバスライン2と交叉するゲートバスライン1の交叉部分をゲート領域に兼用している。TFT4のドレインD側はコンタクトホール部4Aにて導電性物質突出部12Dと接続され、TFT4のソースS側はコンタクトホール部4Bにてソースバスライン2に接続されている。また、TFT4のドレイン領域Dはそのまま補助容量部12にも接続されている。このように、TFT4の一部をソースバスライン2と重ねてもうけることにより、ドレイン切断部位Pと補助容量切断部位Qをより安定にカットできるスペースを設けている。
The
また、導電性物質突出部12Dはコンタクトホール部3Aにて絵素電極3に接続されている。さらに、導電性物質突出部7Dはコンタクトホール部2Aにてソースバスライン2に接続されている。
Further, the
これらの導電性物質突出部12Dと導電性物質突出部7Dは層間膜14を介して重畳する配置を短絡部位7Eとしている。
The
コンタクト4Aと補助容量電極12(補助容量電極5Aに対向)の間に補助容量切断部位Qを配置している。また、TFT4のドレイン領域Dとコンタクト4Aの間にドレイン切断部位Pを配置している。
An auxiliary capacitance cutting portion Q is disposed between the
ここで、上記構成のアクティブマトリクス基板140およびこれを用いたアクティブ型液晶表示装置の製造方法について説明する。
Here, an
まず、図1(b)に示すように、まず、プラズマCVD法により絶縁性基板としてのガラス基板上10にベースコート11としてSiONを厚さ100nm設ける。
First, as shown in FIG. 1B, first, SiON as a
次に、ベースコート11上に、プラズマCVD法により半導体層(例えばシリコン層)を厚さ50nmで設ける。その半導体層を、熱処理として、レーザアニールにより半導体層の結晶化を行う。さらに、その半導体層を平面視所定形状にパターンニングする。
Next, a semiconductor layer (for example, a silicon layer) is provided with a thickness of 50 nm on the
さらに、この半導体層上に、プラズマCVD法によりゲート絶縁膜13としてSiONを厚さ115nmで設ける。
Further, SiON is provided as a
さらに、ゲート絶縁膜13上に、導電性物質として、膜厚50nmの窒化タンタル膜、膜厚370nmのタングステン膜を、スパッタリング法にて順次積層し、導電性物質突出部7Dおよびゲート領域1a(7Dと1aは同一材料)となる所定形状にパターンニングする。なお、これらの導電性物質突出部7Dおよびゲート領域1aは、窒化タンタル、タングステンの材料に代えて、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料または、化合物材料で形成することもできる。
Further, a tantalum nitride film with a thickness of 50 nm and a tungsten film with a thickness of 370 nm are sequentially stacked on the
上記シリコン半導体層に、ゲート領域1aの上からゲート絶縁膜13を通してP(リン)をドーピングし、ゲート領域1aの両側のシリコン半導体層をn−領域12b、n+領域12c(ソース領域12cとドレイン領域12c)とする。これによってTFT4が形成される。なお、これはNチャネル形成の場合であって、Pチャネル形成の場合には半導体層にB(ボロン)をドーピングする。
The silicon semiconductor layer is doped with P (phosphorus) from above the
さらに、熱処理を行い、半導体層に添加された不純物元素を活性化処理する。 Further, heat treatment is performed to activate the impurity element added to the semiconductor layer.
さらに、絶縁膜として、CVD法により窒化シリコン膜、酸化膜の2層構造からなる層間膜14を膜厚950nmに設ける。
Further, as the insulating film, an
次いで、TFT4のドレイン領域12cに達するコンタクトホール部4Aをゲート絶縁膜13および層間膜14に形成すると共に、導電性物質突出部7Dに達するコンタクトホール部2Aを層間膜14にそれぞれ形成する。
Next, a
その後、導電性物質(ここでは導電性物質突出部12Dとソースバスライン2とは同一材料)として、Ti、Al、Tiをそれぞれ100nm、500nm、100nmの各膜厚にてスパッタリング法により順次積層し、これらを所定形状にパターンニングして導電性物質突出部12Dとソースバスライン2を形成する。
After that, Ti, Al, and Ti are sequentially stacked by a sputtering method with a thickness of 100 nm, 500 nm, and 100 nm, respectively, as a conductive material (here, the
ここで、導電性物質突出部12Dと導電性物質突出部7Dとが層間膜14で絶縁されている。ここでは、導電性物質突出部12Dが幅5μm、導電性物質突出部7Dが幅7μmで互いに直交(交叉)して、間に層間膜14を挟み込んだ状態で重畳し、その重畳部7aを短絡部位としている。
Here, the
以上の積層構造を熱処理して、上記半導体層を水素化する工程を行う。この水素化工程は、窒化シリコン膜などからなる層間膜14(層間絶縁膜)に含まれる水素により半導体層のダングリングボンドを終端する工程である。 A process of hydrogenating the semiconductor layer is performed by heat-treating the above stacked structure. This hydrogenation step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the interlayer film 14 (interlayer insulating film) made of a silicon nitride film or the like.
さらに、層間絶縁膜14、導電性物質突出部12Dおよびソースバスライン2上に、有機絶縁材料からなる樹脂層15を設ける。この場合、樹脂層15は1.6μmの膜厚で設ける。
Further, a
さらに、導電性物質突出部12Dに達するコンタクトホール部3Aを形成する。その上から、絵素電極3となるITOをスパッタリング法により膜厚100nmで設け、所定形状にパターンニングしてマトリクス状に複数の絵素電極3を設ける。
Further, a
その後、これらの絵素電極3および樹脂層15上に配向膜(PI;図示せず)を印刷して所定方向のラビング処理を行って、本発明のアクティブマトリクス基板140が完成する。
Thereafter, an alignment film (PI; not shown) is printed on the
このアクティブマトリクス基板140の配向膜側に球状スペーサ(図示せず)を散布した後、図11に示すように、アクティブマトリクス基板140に対向基板141を重ね合わせて、アクティブマトリクス基板140と対向基板141とを所定間隔で均一に貼り合わせる。これら両基板の間に液晶層142を挟持させる。この対向基板141には、透明電極である対向電極が形成されており、この上に配向膜(PI;図示せず)を印刷した後、上記と同様のラビング処理が行われている。
After dispersing spherical spacers (not shown) on the alignment film side of the
本発明の実施形態1のアクティブマトリクス基板140を用いた表示装置としてのアクティブ型液晶表示装置150が完成する。
An active liquid
次に、本発明の実施形態1のアクティブ型液晶表示装置150において、絵素欠陥が生じた場合の修復方法について説明する。
Next, a description will be given of a repair method when a pixel defect occurs in the active liquid
TFT4に異常が生じたり、ゲートバスライン1およびソースバスライン2と絵素電極3や付加容量電極12(付加容量電極5A)との間などに電流リークが発生した場合、上記導電性物質突出部12Dと導電性物質突出部7Dの重畳部を含む隅部にレーザ照射してこれらを短絡させる。
When an abnormality occurs in the
また、TFT4のドレイン切断部位Pと、補助容量切断部位Qにも同様にレーザ照射することによりこれらを切断する。これらのレーザ照射の一例として、YAGレーザ光のレーザスポットRとして、5μm×5μmの正方形を用いた。レーザ照射後の状態は、図1(a)の回路図が図2(b)の回路図のようになり、このときの断面構成が図2(a)となる。
In addition, the drain cutting site P and the auxiliary capacitance cutting site Q of the
但し、絶縁膜の厚さによって、レーザパワー、レーザのショット回数などが異なり、膜構成によっても異なる。この欠陥絵素の修復時には、すでにTFT4があるアクティブマトリクス基板140と対向基板とは貼り合わせられており、レーザ照射は、アクティブマトリクス基板140のガラス面(TFT4の裏面側)からレーザ照射を行う。
However, the laser power, the number of laser shots, and the like vary depending on the thickness of the insulating film, and also vary depending on the film configuration. At the time of repairing the defective picture element, the
このように、ソースバスライン2と絵素電極3とを短絡すると、絵素電極3には、ゲートバスライン1からのゲート信号(走査信号)に関らず、ソースバスライン2からのソース信号がそのまま入力される。これは完全な輝点でも黒点でもない。例えば全面黒表示であれば、ソースバスライン2には黒表示電位が入力されており、この絵素部(画素部)には黒表示電圧が印加される。全面白表示であれば同様に白表示になるため、上記修正処理が施された絵素部(絵素電極3)は、正常に作動している訳ではないものの、人の視覚上、表示欠陥として極めて判別しにくい表示状態となる。
Thus, when the
さらに、補助容量切断部位Qを切断することにより、補助容量電極12(補助容量電極5Aに対向)での不具合が絵素電極3やソースバスライン2に影響を及ぼすことはない。また、TFT4のドレイン領域Dの切断部位Pを切断することにより、TFT4での不具合が絵素電極3やソースバスライン2などに影響を及ぼすことはない。
Further, by cutting the auxiliary capacitance cutting portion Q, a defect in the auxiliary capacitance electrode 12 (opposite the
補助容量切断部位Qにレーザ照射する補助容量部の不具合としては、例えば図2(a)の断面図において、導電性物質層(補助容量バスライン5の幅広部5Aで、導電性物質材料7Dと同一形成材料)の電位は、ソースバスライン2のソース信号とは異なる電位であるため、ここが補助容量バスライン5の幅広部5Aと絵素電極3とが半導体層12と短絡した場合、短絡部位7Eで短絡しても表示状態(黒表示や白表示など)に関わらず輝点、黒点となってしまう。この場合に補助容量切断部位Qを切断することにより、輝点、黒点となるのを防止することができる。
For example, in the cross-sectional view of FIG. 2A, the problem of the auxiliary capacitor portion that irradiates the auxiliary capacitor cutting site Q with the laser is the conductive material layer (the
また、TFT4のドレイン領域切断部位Pにレーザ照射するTFT4の不具合としては、例えば図2(a)の断面図において、導電性物質層(ゲートバスライン1で、導電性物質材料7Dと同一形成材料で構成)は、ソースバスライン2のソース信号とは異なる電位であるために、ここがゲートバスライン1と絵素電極3が半導体層12を介して短絡した場合、短絡部位7Eで短絡しても表示状態(黒表示や白表示など)に関わらず輝点、黒点となってしまう。この場合にドレイン領域切断部位Pを切断することにより、輝点、黒点となるのを防止することができる。
In addition, as a defect of the
なお、多結晶シリコンを半導体層12としてTFT4に用いた場合、非晶質シリコンに対しオフ電流が大きいため、通常デュアルゲート、トリプルゲートでTFT4を構成することからTFT4で不具合が発生する確率が高くなる。このことから、多結晶シリコンを半導体層としてTFT4に用いた場合、TFT4のドレイン領域切断部位Pを切断することは高い効果が期待できる。
When polycrystalline silicon is used for the
また、本実施例では、スイッチング素子6を形成する構造が、トップゲート構造を用いたが、ボトムゲート構造であってもく、シングルゲート、トリプルゲート以上であってもよい。
In this embodiment, the top gate structure is used as the structure for forming the
さらに、本実施形態1では、デュアルゲートの最も絵素電極3に最も近い部分にドレイン切断部位Pを設けてこれを切断するようにしたが、図4に示すようにTFT4の不具合の状況、TFT4の配置状況などにより、いかなるドレイン領域D(デュアルゲート間のドレイン領域D)に切断部位P1にを設けて切断してもよく、ソース領域に切断部位を設けて切断してもよい。
Further, in the first embodiment, the drain cutting portion P is provided in the portion closest to the
また、本実施形態1では、短絡部位7Eを構成する導電性物質突出部7D,12Dは、既存、新規を問わずいかなる導電性物質層(半導体層12を含む)であってもよい。
In the first embodiment, the
また、本実施形態1では、層間膜14上に導電性物質層(半導体層12を含む)を配置し、絵素電極3間に樹脂層15を介する構成としたが、層間膜14上に絵素電極3を配置し、絵素電極3との間に樹脂層15がない構成であってもよい。
In the first embodiment, a conductive material layer (including the semiconductor layer 12) is disposed on the
さらに、本実施形態1では、TFT4のドレイン領域Dに接続される導電性物質層(半導体層12を含む)からなる導電性物質層突出部12D(ここではソースバスライン2の形成材料と同一)を設け、ソースバスライン2に接続された導電性物質層突出部7D(ここではゲートバスライン1の形成材料と同一)とを間に層間膜14を挟んで重畳させた短絡部位7Eと、付加容量電極12(付加容量電極5A(幅広部)に対向)と絵素電極3間を切断する付加容量切断部位Qと、TFT4のドレイン領域Dを切断するドレイン領域切断部位Pを備えた場合について説明したが、これに限らず、短絡部位7Eと付加容量切断部位Qのみを設け、これらだけを切断するように構成していもよい。また、短絡部位7Eとドレイン領域切断部位Pのみを設け、これらだけを切断するように構成してもよい。
Further, in the first embodiment, the conductive material
(実施形態2)
上記実施形態1では、TFT4のドレイン領域D(ドレイン領域Dから延在した延在部12を含む)から突出した導電性物質層突出部12Dと、導電性物質層突出部7Dとの重畳部を、その間の層間膜14を絶縁破壊して短絡させ、かつドレイン領域切断部位Pおよび付加容量切断部位Qの少なくとともいずれかを切断する場合について説明したが、以下の実施形態2〜4では、第1の突出部として、半導体層突出部12Aまたは導電性物質層突出部12Bを半導体層12の延在部(付加容量の一方電極)から突出させ、これと、ゲートメタル突出部7または半導体または導電性物質からなる第2の突出部7Bとの重畳部7aまたは7bとを、その間の薄いゲート絶縁膜13を絶縁破壊して容易に短絡させる場合について説明する。この場合には上記実施形態1の場合(層間膜14の場合)に比べて浮遊容量が大きくなるが、短絡は容易になる。
(Embodiment 2)
In the first embodiment, the overlapping portion of the conductive material
図5(a)は、本発明のアクティブ型液晶表示装置の実施形態2において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の構成例を示す平面図であり、図5(b)は(a)のA−A’線部分の断面図である。なお、図15(a)〜図15(c)の従来の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付してその説明を省略する。また、図15(b)および図15(c)の各断面は図5(a)の同じ位置における各断面と同様であるのでその説明を省略する。
FIG. 5A is a plan view showing a configuration example of one active matrix substrate of a pair of substrates disposed to face each other with a liquid crystal layer sandwiched therebetween in
図5(a)および図5(b)において、本実施形態1のアクティブ型液晶表示装置は、一対の基板として、表示媒体である液晶層を間に挟んで対向配置されたアクティブマトリクス基板110および対向基板を有している。このアクティブマトリクス基板110は、ガラス基板10上に、図15(a)〜図15(c)に示す従来のアクティブマトリクス基板100の構成に加えて、ソースバスライン2が一方駆動領域(例えばソース領域12c)に接続されたスイッチング素子(ここではTFT4)の他方駆動領域(例えばドレイン領域12c)から付加容量バスライン5の幅広部5Aの下側部まで半導体層を延在させた部分(延在部12)からゲートバスライン1側の方向(ソースバスライン2と平行な方向)に突出させた第1の突出部12A(第1層)が設けられている。この第1の突出部12A(第1層)は半導体層12と同じ製造工程で同じ半導体層から構成されており、以下、これを半導体層突出部12Aという。
5 (a) and 5 (b), the active liquid crystal display device according to the first embodiment includes, as a pair of substrates, an
また、ソースバスライン2からコンタクトホール部2Aを介して接続された第2の突出部7が設けられている。この第2の突出部7はゲートバスライン5と同じ製造工程で同じ導電性物質層としての金属層からなり、以下、これをゲートメタル突出部7という。
A
これらの半導体層突出部12Aとゲートメタル突出部7とは、図5(b)に示すように、ゲート絶縁膜13を間に挟んで一部重畳(重畳部7a)されている。
As shown in FIG. 5B, the semiconductor
レーザ照射位置として、半導体層突出部12Aとゲートメタル突出部7との重畳部からなる短絡部位と、TFT4のドレイン領域切断部位P1(デュアルゲート間のドレイン領域)とが設けられている。補助容量部およびTFT4での不具合として点欠陥が検出された絵素部では、半導体層突出部12Aとゲートメタル突出部7との重畳部にレーザ照射を行い、TFT4のドレイン電極切断部位P1にレーザ照射を行う。
As a laser irradiation position, a short-circuit portion formed by an overlapping portion of the semiconductor
図6は、図5(a)の矢印Zで示す○で囲んだ本発明の要部の拡大図であって、(a)は欠陥修正時のレーザ照射位置としてレーザスポットRが隅部に照射される場合を示す図、(b)は欠陥修正時のレーザ照射位置としてレーザスポットRが重畳部中央に照射される場合を示す図である。 FIG. 6 is an enlarged view of a main part of the present invention surrounded by a circle indicated by an arrow Z in FIG. 5A. FIG. 6A is a laser irradiation position at the time of defect correction. FIG. 7B is a diagram illustrating a case where a laser spot R is irradiated to the center of the overlapping portion as a laser irradiation position at the time of defect correction.
図6(a)に示すように、半導体層突出部12Aは、延在部12の左上端部分から上側に向かってソースバスライン2と平行に幅10μmで所定長さだけ突出されている。ゲートメタル突出部7は、ゲートバスライン1と付加容量バスライン5とのほぼ中間位置付近において、ソースバスライン2の下方位置(積層構造の下側層位置)でソースバスライン2と直交(または交叉)するように右側の半導体層突出部12Aに向かって、平面視でソースバスライン2から幅10μmで突出している。また、半導体層突出部12Aとゲートメタル突出部7とはそれぞれ、その重畳部7aからさらに1μm程度それぞれ突出している。なお、レーザスポットRの照射位置については後述する。
As shown in FIG. 6A, the semiconductor
ここで、上記構成のアクティブマトリクス基板110およびこれを用いたアクティブ型液晶表示装置の製造方法について説明する。
Here, an
まず、図5(a)および図5(b)に示すように、プラズマCVD法によりガラス基板10上にベースコート膜11としてSiON膜を厚み100nmで設ける。
First, as shown in FIGS. 5A and 5B, a SiON film having a thickness of 100 nm is provided as a
次に、プラズマCVD法により半導体層としてシリコン(Si)層を厚み50nmに設け、熱処理およびレーザアニールにより結晶化を行う。このSi層を所定形状にパターニングして、TFT4のドレイン領域12cを、付加容量バスライン5の幅広部5Aの下側層まで延在した延在部12および、この延在部12から突出した半導体層突出部12Aを一体的に形成する。
Next, a silicon (Si) layer having a thickness of 50 nm is provided as a semiconductor layer by plasma CVD, and crystallization is performed by heat treatment and laser annealing. The Si layer is patterned into a predetermined shape, and the
この場合、シリコン(Si)層のNチャネル領域12aにはP(リン)をドーピングして、n−領域12b(LDD領域)およびn+領域12c(ソース領域・ドレイン領域)を形成する。熱処理を行って、半導体層に添加された不純物元素を活性化処理する。なお、Pチャネル領域ではボロンをドーピングする。
In this case, the
さらに、プラズマCVD法によりベースコート膜11および半導体層突出部12Aを含む半導体層上にゲート絶縁膜13としてSiON膜を厚み115nmで設ける。
Further, a SiON film having a thickness of 115 nm is provided as a
このゲート絶縁膜13上にゲート金属層(ゲートメタル)として、膜厚50nmの窒化タンタル膜および膜厚370nmのタングステン膜を順次スパッタリング法にて積層し、所定形状にパターニングを行う。これにより、この同一工程で同一材質にて、ゲートバスライン1および制御電極としてのゲート電極1aを形成すると共に、付加容量バスライン5、その幅広部5Aおよびゲートメタル突出部7を形成する。このとき、半導体層突出部12Aおよびゲートメタル突出部7の重畳部7aは、その間にあるゲート絶縁膜13によって絶縁されている。
A 50-nm-thick tantalum nitride film and a 370-nm-thickness tungsten film are sequentially stacked on the
さらに、CVD法により層間膜14として窒化シリコン膜を厚み300nmに設ける。これを熱処理して、Si層を水素化する工程を行う。この工程は、窒化シリコン膜からなる層間膜14に含まれる水素によりSi層のダングリングボンドを終端化する工程である。
Further, a silicon nitride film having a thickness of 300 nm is provided as the
さらに、有機絶縁材料からなる樹脂層15を例えば膜厚1.6μmに設ける。
Further, a
さらに、層間膜14および樹脂層15にゲートメタル突出部7とソースバスライン2とを接続するためのコンタクトホール部2Aを形成し、さらに、ゲート絶縁膜13、層間膜14および樹脂層15に半導体層の延在部12と透明電極の絵素電極3とを接続するためのコンタクトホール部6Aを形成する。
Further, a
その後、ソース金属として、Ti、AlおよびTiをそれぞれ100nm、500nmおよび100nmの膜厚でスパッタリング法により積層し、所定形状にパターニングを行う。これにより、ソースバスライン2と、絵素電極3と延在部12を接続するためのソースメタル6とを形成し、図5(b)に示すように、ソースバスライン2とゲートメタル突出部7とがコンタクトホール部2Aを介して接続されている。
Thereafter, Ti, Al, and Ti are stacked as the source metal by sputtering at a film thickness of 100 nm, 500 nm, and 100 nm, respectively, and patterned into a predetermined shape. As a result, the
さらに、透明電極としてITO膜をスパッタリング法により厚み100nmに形成し、縦横のマトリクス状に複数の所定形状にパターニングを行って各絵素電極3をそれぞれ形成する。
Further, an ITO film is formed as a transparent electrode to a thickness of 100 nm by a sputtering method, and each
その後、ソースバスライン2、絵素電極3および樹脂層15上に配向膜(PI;図示せず)を印刷して所定方向のラビング処理を行って、本発明のアクティブマトリクス基板110が完成する。
Thereafter, an alignment film (PI; not shown) is printed on the
このアクティブマトリクス基板110の配向膜側に球状スペーサ(図示せず)を散布した後、これに対向基板(図示せず)を重ね合わせて、アクティブマトリクス基板110と対向基板(図示せず)とを所定間隔で均一に貼り合わせる。これら両基板の間に液晶を封入し、その封入口を封止する。この対向基板(図示せず)には、透明電極である対向電極が形成されており、この上にも配向膜(PI;図示せず)を印刷した後、上記と同様のラビング処理が行われている。
After dispersing spherical spacers (not shown) on the alignment film side of the
以上により、本発明の実施形態2のアクティブマトリクス基板110を用いた表示装置としてのアクティブ型液晶表示装置が完成する。
Thus, an active liquid crystal display device as a display device using the
次に、本発明の実施形態2のアクティブ型液晶表示装置において、絵素欠陥が生じた場合の修正方法について説明する。 Next, a correction method when a pixel defect occurs in the active liquid crystal display device according to the second embodiment of the present invention will be described.
TFT4に異常が生じたり、ソースバスライン2と絵素電極3との間に電流リークが発生したりすると、絵素欠陥が現れ、表示上の問題として点欠陥が発生する。このような表示上の問題が発生した場合に、本実施形態1では、その絵素欠陥(点欠陥)を以下のようにして修復することができる。
When an abnormality occurs in the
まず、TFT4が形成された側のアクティブマトリクス基板110(TFT基板)と対向基板(図示せず)とが貼り合わせられてその間に液晶が注入された状態で、ゲートバスライン1およびソースバスライン2に検査用の所定の電気信号を印加することによって、複数の絵素部の何処かに欠陥点が検出され得る。
First, an active matrix substrate 110 (TFT substrate) on the side where the
このように点欠陥が検出された絵素部に対して、互いに直交するゲートメタル突出部7と半導体層突出部12Aとの重畳部7aを、比較的低いパワーの一回のレーザ照射により、ゲートメタル突出部7と半導体層突出部12Aとの間のゲート絶縁膜13を絶縁破壊してゲートメタル突出部7と半導体層突出部12Aとを短絡させることができる。このとき、既にアクティブマトリクス基板110(TFT基板)と対向基板(図示せず)とが貼り合わせられているため、レーザ照射は、基板10の透明なガラス面外側(TFT4の裏側)から内側に向けて行われる。
Thus, the overlapping
また、TFT4のドレイン切断部位P1にも同様にレーザ照射することによりこれらを切断する。このときのレーザ照射は、例えばYAGレーザ光を用いる。また、レーザスポットRは一般的にその形状が直径数μmの円形または一辺が数μmの正方形であり、本実施形態1では例えば5μm×5μmの正方形のレーザスポットRを用いる。
Similarly, the drain cutting site P1 of the
本実施形態1のように、半導体層突出部12Aとゲートメタル突出部7との重畳部7aよりも各1μm程度更に突出させて形成されており、その突出部分を含む隅部にレーザ照射することにより、レーザ照射時のアライメント精度が向上し、容易にレーザ照射を行って半導体層突出部12Aとゲートメタル突出部7とを、より少ないパワーにて短絡させることができる。
As in the first embodiment, each of the semiconductor
さらに、図6(a)のレーザスポットRに示すように、半導体層(Si層)突出部12Aとゲートメタル突出部7との両先端側の隅部(重畳部7aを含む)にレーザ照射することにより、より容易に(より少ないパワーで)半導体層突出部12aとゲートメタル突出部7aを短絡させることができる。
Further, as shown by a laser spot R in FIG. 6A, laser irradiation is performed on corners (including the overlapping
これに対して、図6(b)のレーザスポットRに示すように、半導体層(Si層)突出部12Aとゲートメタル突出部7の重畳部7aにおける中央部をレーザ照射すると、レーザーパワーの大部分が半導体層(Si層)突出部12Aだけに吸収(集中)されて、半導体層(Si層)突出部12Aとゲートメタル突出部7とが短絡し難くなる。上記図6(a)のレーザスポットRに示すような半導体層(Si層)突出部12Aおよびゲートメタル突出部7の重畳部7aの隅部へのレーザ照射と同じ条件(レーザパワー)にて、図2(b)のレーザスポットRに示すように、Si突出部12Aとゲートメタル突出部7における重畳部7aの中央部をレーザ照射した場合には、半導体層(Si層)突出部12Aとゲートメタル突出部7とを確実に短絡させることができなかった。
On the other hand, as shown by a laser spot R in FIG. 6B, when the central portion of the overlapping
よって、その重畳部7aの隅部へのレーザ照射であれば、重畳部7aの中央部へのレーザ照射の場合に比べて、より少ないレーザパワーにより半導体層(Si層)突出部12Aとゲートメタル突出部7とを短絡させることができる。また、重畳部7aの隅部へのレーザ照射に比べてそのレーザーパワーを増大させていくと、図6(b)に示すようにSi突出部12Aとゲートメタル突出部7との重畳部7aにおける中央部をレーザ照射しても、Si突出部12Aとゲートメタル突出部7とを短絡させることができる。しかしながら、レーザーパワーをあまり強くすると、レーザ照射部以外の領域へのレーザ照射による悪影響が大きくなり、Si突出部12Aとゲートメタル突出部7以外の素子部分に影響を及ぼすおそれがある。このことについて、図7(a)および図7(b)を用いて説明する。
Therefore, if the laser irradiation is applied to the corner of the overlapping
図7(b)は、図7(a)のレーザ照射による影響部S1に対して、レーザスポットRを同一の大きさにして、レーザーパワーのみを増大させた場合のレーザ照射による影響部S2を示す図である。図7のL(L1またはL2)で示される影響部は、Siやゲートメタルの飛び散りが発生しており、他の素子がその領域に入ってしまうと、レーザ照射による不良が発生するおそれがある。したがって、可能な限り小さなレーザパワーにてレーザ照射を行うことが好ましく、Si突出部12Aとゲートメタル突出部7の重畳部7aにおける先端部分の隅部(図6(a)のレーザスポットRの位置)をレーザ照射することが好ましい。なお、レーザ照射位置が重畳部7aの先端部分の隅部以外の隅部(例えばレーザスポットR1の照射位置よりもソースバスライン2寄りの位置)では、ソースバスライン2に近づく分だけその影響が問題になる。
FIG. 7B shows an influence portion S2 caused by laser irradiation when the laser spot R is made the same size and only the laser power is increased with respect to the influence portion S1 caused by laser irradiation of FIG. 7A. FIG. In the affected area indicated by L (L1 or L2) in FIG. 7, scattering of Si or gate metal occurs, and if another element enters the region, there is a possibility that a defect due to laser irradiation may occur. . Therefore, it is preferable to perform laser irradiation with a laser power as small as possible, and the position of the laser spot R at the corner of the tip of the overlapping
このようにして、半導体層突出部12Aとゲートメタル突出部7とを短絡させ、かつTFT4のドレイン領域Dの切断部位Pを切断することにより、TFT4での不具合が絵素電極3やソースバスライン2などに影響を及ぼすことがなく、絵素電極3には、ゲートバスライン1からのゲート信号に関らず、ソースバスライン2からのソース信号(画像信号)がそのまま直に入力されることになる。これにより、その欠陥絵素部は、完全な輝点でも黒点でもない表示状態になる。その結果、上記修正処理(メルト処理)が施された欠陥絵素部は、正常に作動している訳ではないものの、視覚上、欠陥として極めて判別しにくい中間的な表示状態になり、画面表示上、正常な絵素部といってよい状態になる。
In this way, the semiconductor
このように、本実施形態2によれば、絵素欠陥が生じても、ソースバスライン2と絵素電極3とを短絡させるのに、従来の三回のレーザ照射に比べて1回のレーザ照射で、かつより少ないパワーのレーザ照射で欠陥絵素を容易に修復できるアクティブマトリクス基板110を得ることができる。これによって、その製造歩留まりも向上させることができて製造コストを低減させることができる。さらに、TFT4のドレイン領域Dの切断部位Pを切断することにより、TFT4での不具合が絵素電極3やソースバスライン2などに影響を及ぼすことがない。
As described above, according to the second embodiment, even when a pixel defect occurs, a single laser is used to short-circuit the
(実施形態3)
上記実施形態1,2では、TFT4のチャネル層12a上にゲート絶縁膜13を介してゲート金属層(ゲート電極1a)が配置されたトップゲート構造について説明したが、本実施形態3では、図8(a)および図8(b)と図9(a)および図9(b)に示すように、チャネル層12aの下層側にゲート絶縁膜13を介してゲート金属層(ゲート電極1a)が配置されたボトムゲート構造について説明する。
(Embodiment 3)
In the first and second embodiments, the top gate structure in which the gate metal layer (
図8(a)は、本発明のアクティブ型液晶表示装置の実施形態3において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の他の構成例を示す平面図、図8(b)は図4(a)のA−A’線部分の断面図である。図9(a)は図8(a)のX−X’線部分の断面図、図9(b)は図8(a)のY−Y’線部分の断面図である。 FIG. 8A shows another configuration example of one of the active matrix substrates of the pair of substrates arranged to face each other with the liquid crystal layer interposed therebetween in the third embodiment of the active liquid crystal display device of the present invention. 8B is a cross-sectional view taken along the line AA ′ in FIG. 9A is a cross-sectional view taken along line X-X ′ in FIG. 8A, and FIG. 9B is a cross-sectional view taken along line Y-Y ′ in FIG.
図8(a)および(b)と図9(a)および(b)において、TFT4がボトムゲート構造のアクティブ型液晶表示装置のアクティブマトリクス基板120では、ゲートバスライン1、付加容量バスライン5およびゲートメタル突出部7を構成するゲート金属層上にゲート絶縁膜13を介して、TFT4のドレイン領域12cおよび半導体層(Si層)突出部12Aを有する半導体層(延在部12を含む)が設けられている。それ以外は、図1に示すアクティブマトリクス基板110の場合とその構成が同じである。
8 (a) and 8 (b) and FIGS. 9 (a) and 9 (b), in the
このアクティブマトリクス基板120を用いたアクティブ型液晶表示装置においても、ゲートメタル突出部7と半導体層突出部12Aとの重畳部7aの隅部に一回だけレーザ照射を行ってゲート絶縁膜13を絶縁破壊し、ゲートメタル突出部7と半導体層突出部12Aとを短絡させることにより欠陥絵素をより目立たなくすることにより、容易に修復することができる。
Also in the active liquid crystal display device using this
(実施形態4)
上記実施形態2,3では、リペア時に、導電性物質の金属層からなるゲートメタル突出部7と、半導体層からなる半導体層突出部12Aとの重畳部7aとを短絡させるように構成したが、本実施形態4では、リペア時に、導電性物質の金属層からなるゲートメタル突出部7と、半導体(Si)層の延在部12に接続された導電性物質層突出部12Bとの重畳部7bとを短絡させる場合について説明する。
(Embodiment 4)
In the second and third embodiments, the gate
図10(a)は、本発明のアクティブ型液晶表示装置の実施形態4において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の更に他の構成例を示す平面図、図10(b)は(a)のB−B’線部分の断面図である。 FIG. 10A shows still another example of the configuration of one active matrix substrate of a pair of substrates disposed opposite to each other with the liquid crystal layer interposed therebetween in the fourth embodiment of the active liquid crystal display device of the present invention. FIG. 10B is a cross-sectional view taken along the line BB ′ in FIG.
図5では、TFT4のドレイン領域12cに接続される第1の突出部として、半導体層の延在部12と同じ半導体(Si)層を用いて半導体層突出部12Aを形成したが、ここでは、これに代えて、半導体(Si)層以外の半導体や、Ta、W、Ti、Mo、Al、Cuなどの金属材料またはこれらの金属元素を主成分とする合金材料または化合物材料などによって第1の突出部として導電性物質層突出部12Bとすることができる。
In FIG. 5, the
また、図5では、ソースバスライン2とコンタクトホール部2Aを介して接続される第2の突出部としてゲートバスライン1と同じ金属層を用いてゲートメタル突出部7を形成したが、ここでは、Siなどの半導体や、Ta、W、Ti、Mo、Al、Cuなどの金属材料、またはこれらの金属元素を主成分とする合金材料または化合物材料などによって第2の突出部7Bを形成することも可能である。
In FIG. 5, the
第1の突出部12Bおよび第2の突出部7Bの位置やサイズは、上記図5、図8および図9に示した位置やサイズに限らず、第1の突出部12Bは、TFT4のドレイン領域を有する半導体層から、付加容量バスライン5の幅広部5Aの下側部まで延在させた延在部12に接続され、第2の突出部7bはソースバスライン2にコンタクトホール部2Aを介して接続され、これら両者間にゲート絶縁膜13が設けられて両者が重畳されるように形成されていればよい。例えば、第1の突出部12Bを、半導体層の延在部12から下側に突出させたり、図5に示すような半導体層の延在部12の左端部ではなくその中央部や右端側の部分から突出させたりしてもよく、この突出部の幅をこの場合よりも広くしたり、重畳部7bからさらに突出された部分を長くしたりすることも可能である。また同様に、第2の突出部7Bについても、ゲートバスライン1と付加容量バスライン5との中央位置ではなく、ゲートバスライン1寄りに設けたり、付加容量バスライン5寄りに設けたりしてもよく、この突出部の幅をこの場合よりも広くしたり、それらの重畳部7bからさらに突出した部分を長くしたりすることも可能である。
(実施形態5)
上記実施形態1では、スイッチング素子であるTFT4のドレイン領域Dから突出した第1層の導電性物質層突出部(第1の突出部)12Dと、ソースバスライン2から突出した第2層の導電性物質層突出部(第2の突出部)7Dとの重畳部を、その間の層間膜14を絶縁破壊して短絡させる場合について説明したが、本実施形態5では、第1層はスイッチング素子と直接接続されておらず、絵素電極3に接続された第1層12Eと、ソースバスライン2に接続された第2層の導電性物質層突出部(第2の突出部)7Dとの重畳部を、その間の絶縁膜を絶縁破壊して短絡させる場合である。
The positions and sizes of the
(Embodiment 5)
In the first embodiment, the first conductive material layer protruding portion (first protruding portion) 12D protruding from the drain region D of the
図12(a)は、本発明のアクティブ型液晶表示装置の実施形態5として、液晶層を間に挟んで対向配置される一対の基板のうちの一方の基板であるアクティブマトリクス基板の他の構成例を示す平面図、図12(b)はそれを模式的に示す回路図である。なお、図1および図3の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付している。また、図12(a)ではTFT4を単ゲートで表現し、図12(b)ではTFT4をデュアルゲートで表現しているが、いずれであってもよい。
FIG. 12 (a) shows another configuration of an active matrix substrate, which is one of a pair of substrates opposed to each other with a liquid crystal layer interposed therebetween, as a fifth embodiment of the active liquid crystal display device of the present invention. FIG. 12B is a circuit diagram schematically showing an example of the plan view. In addition, the same code | symbol is attached | subjected to the structural member which show | plays the effect similar to the structural member of FIG. 1 and FIG. In FIG. 12A, the
図12(a)および図12(b)において、導電性物質層(または半導体層)からなる第1層12Eは、導電性物質層突出部12Dとは切り離して独立して形成されており、導電性物質層12Dのコンタクトホール3Aとは異なる固有のコンタクトホール3Bによって絵素電極3と接続されている。
In FIG. 12A and FIG. 12B, the
図12(a)に示すアクティブマトリクス基板を用いたアクティブ型液晶表示装置において、TFT4に異常が生じたり、ゲートバスライン1およびソースバスライン2と絵素電極3や付加容量電極12(付加容量電極5A)との間などに電流リークが発生した場合、上記第1層12Eと導電性物質突出部7Dの重畳部を含む部分(短絡部位)7Eにレーザ照射してこれらを短絡させる。また、TFT4のドレイン切断部位Pと、補助容量切断部位Qにも同様にレーザ照射することによりこれらを切断する。この欠陥絵素の修復時には、すでにTFT4があるアクティブマトリクス基板と対向基板とは貼り合わせられており、レーザ照射は、アクティブマトリクス基板のガラス面側(TFT4の裏面側)から行う。
In the active liquid crystal display device using the active matrix substrate shown in FIG. 12A, an abnormality occurs in the
このように、ソースバスライン2と絵素電極3とを短絡すると、絵素電極3には、ゲートバスライン1からのゲート信号(走査信号)に関らず、ソースバスライン2からのソース信号がそのまま入力される。これは完全な輝点でも黒点でもない。例えば全面黒表示であれば、ソースバスライン2には黒表示電位が入力されており、この画素部には黒表示電圧が印加される。全面白表示であれば同様に白表示になるため、上記修正処理が施された絵素部(絵素電極3)は、正常に作動している訳ではないものの、人の視覚上、表示欠陥として極めて判別しにくい表示状態となる。さらに、補助容量切断部位Qを切断することにより、補助容量電極12(補助容量電極5Aに対向)での不具合が絵素電極3やソースバスライン2に影響を及ぼすことはない。また、TFT4のドレイン領域Dの切断部位Pを切断することにより、TFT4での不具合が絵素電極3やソースバスライン2などに影響を及ぼすことはない。
Thus, when the
図12(a)において、コンタクトホール3B、第1層12E、導電性物質層突出部7Dおよびコンタクトホール2Aによって構成される修正用素子は、スイッチング素子としてのTFT4と独立して配置することができるため、設計上の自由度が高く、制約の多い設計に対しても容易に対応することが可能となる。
In FIG. 12A, the correcting element constituted by the
なお、本実施形態5では、絵素電極3にコンタクトホール3Bを介して接続された第1層12Eと、ソースバスライン2にコンタクトホール2Aを介して接続された第2層の導電性物質層突出部(第2の突出部)7Dとの重畳部を、その間の絶縁膜を絶縁破壊して短絡させる場合について説明したが、これに限らず、第1層12Eと絵素電極3の接続と、第2層の導電性物質層突出部(第2の突出部)7Dとソースバスライン(信号配線)2の接続とのうち少なくともいずれかはコンタクトホール部を介して接続されていればよい。
(実施形態6)
上記実施形態1〜5では、絵素電極が絵素(画素)を一様に覆っている場合について説明したが、本実施形態6では、垂直配向モードやIPSモードなど、絵素電極にスリットが形成されている構造や絵素電極が複数の電極からなる構造であり、修正用素子とスリットや電極との位置関係を最適化することにより、明るい表示を実現することができる場合である。
In the fifth embodiment, the
(Embodiment 6)
In the first to fifth embodiments, the case where the pixel electrode uniformly covers the pixel (pixel) has been described. However, in the sixth embodiment, a slit is formed in the pixel electrode such as a vertical alignment mode or an IPS mode. This is a case where the formed structure or the pixel electrode is a structure composed of a plurality of electrodes, and a bright display can be realized by optimizing the positional relationship between the correction element and the slit or electrode.
図13は、本発明のアクティブ型液晶表示装置の実施形態6のうち、ノーマリーブラック垂直配向モードにおいて、液晶層を間に挟んで対向配置される一対の基板のうちの一方の基板であるアクティブマトリクス基板の構成例を示す平面図である。なお、図3の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付している。 FIG. 13 shows an active liquid crystal display device according to a sixth embodiment of the present invention, in the normally black vertical alignment mode, in which one of a pair of substrates opposed to each other with a liquid crystal layer interposed therebetween is active. It is a top view which shows the structural example of a matrix substrate. In addition, the same code | symbol is attached | subjected to the structural member which show | plays the effect similar to the structural member of FIG.
図13において、絵素電極3には液晶層の配向制御方向を規定するためのスリット3Cが設けられている。スリット3C部分では、電圧印加時に液晶層内の液晶分子が近傍の絵素電極3部分の電界に影響されて傾くため、液晶分子の配向方向を制御することができる。この構成では、スリット3C部分の液晶分子が倒れないため、透過率が低く、表示への影響が小さい。
In FIG. 13, the
そこで、図13に示すように、スリット3C部分に導電性物質層突出部(第2層)7Dの一部を配置することにより、修正用素子の配置による透過率低下を小さく抑えることができる。即ち、絵素電極3は透明導電膜からなり、絵素電極3に設けられたスリット3Cの直下(または下方位置)に導電性物質層突出部(第2層)7Dの一部が配置されている。導電性物質層突出部(第1層)12Eについても、スリット3Cの下方位置まで延在するように配置することが好ましい。ここではスリット3Cの直下(または下方位置)に、絵素電極3に接続された第1層12Eと、ソースバスライン2に接続された導電性物質層突出部(第2の突出部;第2層)7Dとの重畳部をも配置している。
Therefore, as shown in FIG. 13, by disposing a part of the conductive material layer protrusion (second layer) 7D in the
スリット3C部分では、中央付近が最も表示が暗くなるため、スリット3Cの中心線と導電性物質層突出部7Dの中心線とが近いほど好ましく、例えば両中心線の間隔が0μm以上3μm以下の範囲内であることが好ましい。さらに好ましくは両中心線が一致することであり、この場合には透過率低下を最も小さくすることができる。
In the
なお、図13では、絵素電極3に設けられたスリット3Cの下方位置に導電性物質層突出部(第2層)7Dの一部を配置したが、これに限らず、絵素電極3に設けられたスリットの上方位置に、導電性物質層突出部(第2層)7Dの一部を配置してもよい。また、絵素電極3に設けられたスリットの上方位置または下方位置に、第1層12Eと第2層7Dのうち少なくともいずれかの層の一部が配置されていてもよい。
In FIG. 13, a part of the conductive material layer protruding portion (second layer) 7 </ b> D is disposed below the
図14は、本発明のアクティブ型液晶表示装置の実施形態6のうち、ノーマリーブラックIPSモードにおいて、液晶層を間に挟んで対向配置される一対の基板のうちの一方の基板であるアクティブマトリクス基板の構成例を示す平面図である。なお、図3の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付している。
FIG. 14 shows an active matrix which is one of a pair of substrates disposed opposite to each other in the normally black IPS mode in
図14において、絵素電極3は、相異なる電位を印加可能な複数の電極として、第1電極3Dおよび第2電極3Eによって構成されており、第1電極3Dと第2電極3Eとの間の横電界によって液晶層が駆動される。
In FIG. 14, the
電圧印加時には、第1電極3Dと第2電極3Eとの間では液晶分子が横電界の影響によって動作し、光が透過されるが、電極上の部分では液晶の配向状態がせめぎ合って液晶分子が動かないため、表示が暗くなる。ここで、電極が透明でない場合には、光が透過されない。
When a voltage is applied, the liquid crystal molecules operate under the influence of the transverse electric field between the
そこで、図14に示すように、第1電極3Dの直下(または下方位置)に第1層12Eを配置することにより、修正用素子の配置による透過率低下を小さく抑えることができる。即ち、絵素電極3は透明導電膜からなり、絵素電極3の第1電極3Dの直下(または下方位置)に導電性物質層突出部(第1層)12Eの一部が配置されている。導電性物質層突出部(第2層)7Dについても、第1電極3Dがある第1電極3Dの下まで延在するように配置することが好ましい。ここでは第1電極3Dの直下(または下方位置)に、絵素電極3の第1電極3Dに接続された第1層12Eと、ソースバスライン2に接続された導電性物質層突出部(第2の突出部;第2層)7Dとの重畳部をも配置している。
Therefore, as shown in FIG. 14, by disposing the
第1電極3Dの部分では、中央付近が最も表示が暗くなるため、第1電極3Dの中心線(長手方向に伸びる中心線)と導電性物質層突出部(第1層)12Eの中心線との間隔が近いほど好ましく、例えば両中心線の間隔が0μm以上3μm以下の範囲内であることが好ましい。さらに好ましくは両中心線が一致することであり、この場合には透過率低下を最も小さくすることができる。
In the portion of the
なお、本実施形態6の図14には示していないが、第2電極3Eの下方位置に第1層12Eを配置するようにしてもよい。これにより、修正用素子の配置による透過率低下を小さく抑えることができる。さらに、導電性物質層突出部(第2層)7Dについても、第1層12Eがある第2電極3Eの下まで延在するように配置することが好ましい。
Although not shown in FIG. 14 of the sixth embodiment, the
なお、本実施形態6の図14では、第1電極3Dの下方位置に導電性物質層突出部(第1層)12Eの一部を配置したが、これに限らず、第1電極3Dの上方位置に、導電性物質層突出部(第1層)12Eの一部を配置してもよい。また、第1電極3Dの上方位置または下方位置に、第1層12Eと第2層7Dのうち少なくともいずれかの層の一部が配置されていてもよい。この場合の第1層12Eと第2層7Dは不透明材料を想定しているが、これが透明な材料であっても、第1層12Eや第2層7Dを光が透過する分だけ表示が暗くなるのは確かであるので、より明るい表示をするために、表示に寄与しない部分(スリット部分や複数電極部分)に第1層12Eや第2層7Dを配設することが好ましい。
In FIG. 14 of the sixth embodiment, a part of the conductive material layer protruding portion (first layer) 12E is disposed below the
なお、本実施形態6の図13および図14では、上記実施形態5の図12の場合と同様に、スイッチング素子(TFT4)と半導体層または導電性物質層からなる第1層12Eとが直接接続されておらず、絵素電極3Dとコンタクトホール部を介して接続される構成としたが、図1のように、スイッチング素子であるTFT4のドレイン領域Dから突出した導電性物質層突出部(第1の突出部)12Dを第1層とし、これと、ソースバスライン2から突出した導電性物質層突出部(第2の突出部)7Dとの重畳部を、その間の層間膜14を絶縁破壊して短絡させる構成についても、垂直配向モードやIPSモードに適用する場合には、同様に、修正用素子とスリットや電極との位置関係を最適化することにより、明るい表示を実現することが可能となる.
なお、上記実施形態1〜6では、表示装置として、表示媒体として液晶を用いた液晶表示装置について説明したが、これに限らず、EL発光層やプラズマ発光体を用いた表示装置についても適用可能である。また、上記実施形態1〜4では、スイッチング素子として薄膜トランジスタ(TFT4)を用いたアクティブ型液晶表示装置について説明したが、これに限らず、MIM素子やダイオード素子、MOSトランジスタなどを用いた液晶表示装置などの各種の表示装置についても適用可能である。さらに、上記実施形態4では、TFT4などのスイッチング素子構造が、デュアルゲートでトップゲート構造の場合について説明したが、ボトムゲート構造であってもく、シングルゲートまたはトリプルゲート以上であってもよい。
13 and 14 of the sixth embodiment, as in the case of FIG. 12 of the fifth embodiment, the switching element (TFT4) and the
In the first to sixth embodiments, the liquid crystal display device using the liquid crystal as the display medium has been described as the display device. It is. In the first to fourth embodiments, an active liquid crystal display device using a thin film transistor (TFT 4) as a switching element has been described. However, the present invention is not limited to this, and a liquid crystal display device using an MIM element, a diode element, a MOS transistor, or the like. The present invention can also be applied to various display devices such as. Further, in the fourth embodiment, the case where the switching element structure such as the
また、上記実施形態1〜6では、第1の突出部および第2の突出部の重畳部を含む隅部にYAGレーザ光を照射し第1の突出部および第2の突出部を短絡させるように構成したが、これに限らず、YAGレーザ光以外のレーザ光(レーザビーム)などの熱エネルギーを照射して第1の突出部および第2の突出部を短絡させることもできる。 In the first to sixth embodiments, the first protrusion and the second protrusion are short-circuited by irradiating the corner including the overlapping portion of the first protrusion and the second protrusion with YAG laser light. However, the present invention is not limited to this, and the first protrusion and the second protrusion can be short-circuited by applying thermal energy such as laser light (laser beam) other than YAG laser light.
さらに、上記実施形態1〜6では、導電性物質からなるゲート金属層は、第2の突出部として、窒化タンタルおよびタングステンの積層構造により構成したが、Ta、W、Ti、Mo、AlおよびCuなどの金属材料、またはこれらの金属元素を主成分とする合金材料または化合物材料を用いてもよい。要は、第2の突出部の材質は、第1の突出部との短絡および電気的接続に対して相性がよく、効率的かつ確実に短絡および電気的接続し安いものであればよい。 Furthermore, in the first to sixth embodiments, the gate metal layer made of a conductive material is configured as a second protruding portion with a laminated structure of tantalum nitride and tungsten, but Ta, W, Ti, Mo, Al, and Cu Alternatively, a metal material such as these, or an alloy material or a compound material containing these metal elements as a main component may be used. In short, the material of the second protrusion may be any material that has good compatibility with the short circuit and the electrical connection with the first protrusion, and can efficiently and reliably be short-circuited and electrically connected.
さらに、上記実施形態1では、層間膜14上にソースバスライン2と導電性物質突出部12Dの各導電性物質材料を配置し、この導電性物質材料と絵素電極3間に樹脂層15を設けているが、これに限らず、層間膜14上にソースバスライン2と導電性物質突出部12Dが設けられ、導電性物質突出部12D上のみに絵素電極3が直に配置され、導電性物質突出部12Dと絵素電極3間には樹脂層15がなく、これらが互いに電気的に接続された構成であってもよい。この場合に、ソースバスライン2と絵素電極3とは離間している。また、層間膜14は2層など複数層構造であってもよい。
Further, in the first embodiment, the conductive material of the
また、上記実施形態2では、特に説明しなかったが、その図5(b)において、コンタクトホール部6Aが層間膜14のみに形成され、層間膜14上にはソースメタル6が直に設けられ、このコンタクトホール部6Aを介して半導体層の延在部12とソースメタル6とが電気的に接続されるようになっていてもよい。この場合に、新たなコンタクトホール部がソースメタル6上の樹脂層15に形成され、この樹脂層15上に絵素電極3が設けられ、その新たなコンタクトホール部を介してソースメタル6と絵素電極3とが電気的に接続される。これによって、ここで用いるコンタクトホール部を浅くできて、一つのコンタクトホール部に占める面積を小さくできると共に、コンタクトホール部を介した上下層の接触安定性を向上させることもできる。
Although not particularly described in the second embodiment, in FIG. 5B, the
また、上記実施形態1〜6では、延在部12から突出した第1の突出部と、ソースバスライン2とコンタクトホール部を介して接続され、ソースバスライン2から第1の突出部側に一部重畳した第2の突出部とについて説明したが、これらの第1の突出部および第2の突出部のうち少なくとも一方が突出部でなくてもよい。
In the first to sixth embodiments, the first protruding portion protruding from the extending
また、上記実施形態1〜6では、切断部位P,Qではライン切断部分の幅や厚みについては変化させていなかったが、レーザ照射による切断を容易にするために、電流容量との関係をも考えて切断部分の幅や厚み小さくすることもできる。この場合には、レーザ照射による切断が容易になるだけではなく、どの部分を切断するのかの目印にもなるし、その成功率をも向上させることができる。ライン幅を変化させるにも、例えば半円形状の切り欠きなど、その形状を工夫することもできる。その背後に着色した樹脂部材を位置させても目印として有効である。 In the first to sixth embodiments, the width and thickness of the line cutting portion are not changed in the cutting portions P and Q. However, in order to facilitate cutting by laser irradiation, the relationship with the current capacity is also provided. It is possible to reduce the width and thickness of the cut portion. In this case, not only the cutting by laser irradiation is facilitated, but also a mark as to which part is cut, and the success rate can be improved. In order to change the line width, the shape can be devised, for example, a semicircular cutout. Even if a colored resin member is positioned behind it, it is effective as a mark.
以上のように、本発明の好ましい実施形態1〜6を用いて本発明を例示してきたが、本発明は、この実施形態1〜6に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜6の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
As mentioned above, although this invention has been illustrated using preferable Embodiment 1-6 of this invention, this invention should not be limited and limited to this Embodiment 1-6. It is understood that the scope of the present invention should be construed only by the claims. It is understood that those skilled in the art can implement an equivalent range based on the description of the present invention and the common general technical knowledge from the description of specific
例えば液晶テレビジョンやコンピュータ端末表示装置など画像表示装置の分野において、より少ないレーザ照射工程で不良部位からの悪影響を受けず欠陥絵素がより視認にくいように、絵素欠陥の種類に応じた修復をより容易に行うことができて、その製造歩留まりを向上させることができる。 For example, in the field of image display devices such as liquid crystal televisions and computer terminal display devices, repair according to the type of pixel defect so that the defective pixel is more difficult to see without being adversely affected by defective parts with fewer laser irradiation processes. Can be performed more easily, and the manufacturing yield can be improved.
1 ゲートバスライン
2 ソースバスライン
3 絵素電極
3C スリット
3D 第1電極
3E 第2電極
4 スイッチング素子
5 補助容量バスライン
7 ゲートメタル突出部
7B 半導体または導電性物質からなる第2の突出部
7D、12D 導電性物質突出部
7E 短絡部位
12 半導体層(付加容量電極を含む)
12E 第1層
13 ゲート絶縁膜
14 層間膜
P ドレイン切断部位
Q 付加容量切断部位
DESCRIPTION OF
Claims (35)
エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、
該絵素電極に接続された導電性物質層または半導体層からなる第1層と、該信号配線に接続された金属層であって、該スイッチング素子の制御領域に接続された走査配線と同じ金属層からなる第2層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有するアクティブ基板。 In an active substrate in which a plurality of picture element portions each having a switching element in which a signal wiring is connected to one driving region and a picture element electrode connected to the other driving region of the switching element are arranged two-dimensionally,
By applying energy, the other driving region cutting portion that enables the semiconductor layer constituting the other driving region of the switching element to be separated from the pixel electrode, and the additional connected to the semiconductor layer constituting the other driving region of the switching element At least one of additional capacity cutting sites that allow the capacitive part to be separated from the pixel electrode;
A first layer made of a conductive material layer or a semiconductor layer connected to the pixel electrode, and a metal layer connected to the signal wiring, the same metal as the scanning wiring connected to the control region of the switching element active substrate having sandwiching an insulating film between the second layer having a layer, the shorted portions that are partially overlapped so as to be short-circuited by the application of energy.
エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、
該スイッチング素子の他方駆動領域を構成する半導体層または該半導体層に接続された導電性物質層からなる第1層と、該信号配線に接続された金属層であって、該スイッチング素子の制御領域に接続された走査配線と同じ金属層からなる第2層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有するアクティブ基板。 In an active substrate in which a plurality of picture element portions each having a switching element in which a signal wiring is connected to one driving region and a picture element electrode connected to the other driving region of the switching element are arranged two-dimensionally,
By applying energy, the other drive region cutting portion that enables the semiconductor layer constituting the other drive region of the switching element to be separated from the pixel electrode, and the addition connected to the semiconductor layer constituting the other drive region of the switching element At least one of additional capacity cutting sites that allow the capacitive part to be separated from the pixel electrode;
A first layer composed of a semiconductor layer constituting the other drive region of the switching element or a conductive material layer connected to the semiconductor layer, and a metal layer connected to the signal wiring, the control region of the switching element An active substrate having a short-circuit portion partially overlapped so as to be short-circuited by energy application with a scanning wiring connected to the second layer made of the same metal layer sandwiching an insulating film therebetween.
エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、
該絵素電極に接続された導電性物質層または半導体層からなる第1層と、該信号配線に接続された導電性物質層または半導体層からなる第2層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有し、
該第1層および該第2層の少なくとも一方は半導体シリコン層からなっているアクティブ基板。 In an active substrate in which a plurality of picture element portions each having a switching element in which a signal wiring is connected to one driving region and a picture element electrode connected to the other driving region of the switching element are arranged two-dimensionally,
By applying energy, the other drive region cutting portion that enables the semiconductor layer constituting the other drive region of the switching element to be separated from the pixel electrode, and the addition connected to the semiconductor layer constituting the other drive region of the switching element At least one of additional capacity cutting sites that allow the capacitive part to be separated from the pixel electrode;
A first layer composed of a conductive material layer or a semiconductor layer connected to the pixel electrode and a second layer composed of a conductive material layer or a semiconductor layer connected to the signal wiring sandwich an insulating film therebetween. , possess a shorted portions that are partially overlapped so as to be short-circuited by the application of energy,
An active substrate in which at least one of the first layer and the second layer is made of a semiconductor silicon layer .
エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、
該スイッチング素子の他方駆動領域を構成する半導体層または該半導体層に接続された導電性物質層からなる第1層と、該信号配線に接続された導電性物質層または半導体層からなる第2層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有し、
該第1層および該第2層の少なくとも一方は半導体シリコン層からなっているアクティブ基板。 In an active substrate in which a plurality of picture element portions each having a switching element in which a signal wiring is connected to one driving region and a picture element electrode connected to the other driving region of the switching element are arranged two-dimensionally,
By applying energy, the other drive region cutting portion that enables the semiconductor layer constituting the other drive region of the switching element to be separated from the pixel electrode, and the addition connected to the semiconductor layer constituting the other drive region of the switching element At least one of additional capacity cutting sites that allow the capacitive part to be separated from the pixel electrode;
A first layer composed of a semiconductor layer constituting the other drive region of the switching element or a conductive material layer connected to the semiconductor layer, and a second layer composed of a conductive material layer or a semiconductor layer connected to the signal wiring Doo is across the insulating film between, possess a shorted portions that are partially overlapped so as to be short-circuited by the application of energy,
An active substrate in which at least one of the first layer and the second layer is made of a semiconductor silicon layer .
該点欠陥が検出された欠陥絵素部に対して、基板外側からエネルギー照射を行って前記第1層と第2層の間の絶縁膜を破壊して該第1層と第2層を短絡させる短絡工程と、
前記スイッチング素子の他方駆動領域切断部位および付加容量切断部位の少なくともいずれかに対して、基板外側からエネルギー照射を行って、該他方駆動領域を構成する半導体層と、該絵素電極および付加容量部の少なくともいずれかとを切り離しす切断工程とを有する表示装置の製造方法。 32. A defect detection step of detecting a point defect of the picture element portion by applying a predetermined signal from the scanning wiring and the signal wiring between the picture element electrode and the counter electrode of the display device according to claim 29. When,
The defective pixel portion where the point defect is detected is irradiated with energy from the outside of the substrate to destroy the insulating film between the first layer and the second layer, thereby short-circuiting the first layer and the second layer. A short circuit process,
At least one of the other drive region cutting portion and the additional capacitance cutting portion of the switching element is irradiated with energy from the outside of the substrate, and the semiconductor layer constituting the other driving region, the pixel electrode, and the additional capacitance portion A display device manufacturing method comprising: a cutting step of separating at least one of the above.
Provided for each pixel electrode, each switching element constituting a scanning signal driving circuit capable of outputting a scanning signal to the scanning wiring, and a signal wiring driving circuit capable of outputting a display signal to the signal wiring. 33. The method of manufacturing a display device according to claim 32, wherein each switching element for driving a pixel part is formed in the same process using the same material.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004127439A JP3973223B2 (en) | 2003-09-19 | 2004-04-22 | Active substrate, display device and manufacturing method thereof |
TW093128068A TWI282001B (en) | 2003-09-19 | 2004-09-16 | Active substrate, display apparatus and method for producing display apparatus |
US10/942,869 US7436477B2 (en) | 2003-09-19 | 2004-09-17 | Active substrate, display apparatus and method for producing display apparatus |
KR1020040075151A KR100694680B1 (en) | 2003-09-19 | 2004-09-20 | Active substrate, display apparatus and method for producing display apparatus |
CNB2004100951164A CN100359398C (en) | 2003-09-19 | 2004-09-20 | Active base plate, display device and manufacturing method of display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003329186 | 2003-09-19 | ||
JP2004127439A JP3973223B2 (en) | 2003-09-19 | 2004-04-22 | Active substrate, display device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005115326A JP2005115326A (en) | 2005-04-28 |
JP3973223B2 true JP3973223B2 (en) | 2007-09-12 |
Family
ID=34554683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004127439A Expired - Fee Related JP3973223B2 (en) | 2003-09-19 | 2004-04-22 | Active substrate, display device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3973223B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007121722A (en) * | 2005-10-28 | 2007-05-17 | Toshiba Matsushita Display Technology Co Ltd | Manufacturing method of display apparatus |
KR100720142B1 (en) * | 2005-11-25 | 2007-05-18 | 삼성전자주식회사 | Display device and manufacturing method of display device |
TWI641897B (en) | 2006-05-16 | 2018-11-21 | 日商半導體能源研究所股份有限公司 | Liquid crystal display device |
JP4222396B2 (en) * | 2006-09-11 | 2009-02-12 | ソニー株式会社 | Active matrix display device |
KR100934260B1 (en) | 2007-09-14 | 2009-12-28 | 삼성모바일디스플레이주식회사 | Thin film transistor and its manufacturing method, organic light emitting display device and its manufacturing method and donor substrate for laser thermal transfer method |
US20190288055A1 (en) * | 2017-09-29 | 2019-09-19 | Sharp Kabushiki Kaisha | Display device |
CN110459578B (en) * | 2019-08-21 | 2022-06-10 | 合肥鑫晟光电科技有限公司 | Display substrate, preparation method and repair method thereof and display device |
-
2004
- 2004-04-22 JP JP2004127439A patent/JP3973223B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005115326A (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6441401B1 (en) | Thin film transistor array panel for liquid crystal display and method for repairing the same | |
JP4584387B2 (en) | Display device and defect repair method thereof | |
EP0456338B1 (en) | An active matrix display device and a method of manufacturing the same | |
US20080049155A1 (en) | Active Matrix Substrate, Method for Correcting a Pixel Deffect Therein and Manufacturing Method Thereof | |
JP4466755B2 (en) | Active matrix display device | |
JP4636820B2 (en) | Thin film transistor array panel and method of repairing liquid crystal display device including the same | |
JP2005091391A (en) | Active substrate, display device and its manufacturing method | |
JP2011191791A (en) | Defect correcting method for liquid crystal display device | |
US7978278B2 (en) | Display apparatus and repair method thereof | |
JPH04331922A (en) | Active matrix display device | |
JP4491205B2 (en) | Switching element array substrate repair method | |
JP3973223B2 (en) | Active substrate, display device and manufacturing method thereof | |
JP4004050B2 (en) | Active substrate, display device and manufacturing method thereof | |
JP4173332B2 (en) | Display device, pixel repair method for display device, and method for manufacturing display device | |
US5508591A (en) | Active matrix display device | |
US7436477B2 (en) | Active substrate, display apparatus and method for producing display apparatus | |
JP2009151098A (en) | Flat-panel display device, array substrate, and its manufacturing method | |
JP2007052286A (en) | Semiconductor element, liquid crystal display device, and method for repairing the same | |
KR930003266B1 (en) | Active matrix display | |
JP4455704B2 (en) | Liquid crystal display device and pixel defect repair method | |
JP2716108B2 (en) | Line defect repair method for active matrix display device | |
JP2994905B2 (en) | Modification method of active matrix display device | |
JP2760459B2 (en) | Active matrix type substrate | |
JP2010165866A (en) | Method of manufacturing thin film transistor | |
JPH04265943A (en) | Active matrix display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3973223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
LAPS | Cancellation because of no payment of annual fees |