JP3969326B2

JP3969326B2 - Horizontal deflection circuit

Info

Publication number: JP3969326B2
Application number: JP2003062262A
Authority: JP
Inventors: 正雄加藤
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-03-07
Filing date: 2003-03-07
Publication date: 2007-09-05
Anticipated expiration: 2023-03-07
Also published as: JP2004274388A

Description

【０００１】
【発明の属する技術分野】
本発明は陰極線管装置に関するものであり、特に高圧（アノード電圧）の変動による画面ラスター振幅及び歪みを補正する回路を内蔵した水平偏向回路に関するものである。
【０００２】
【従来の技術】
以下、図面を参照しながら従来の画面ラスター振幅補正回路の一例を示す。
【０００３】
まず、一般的な水平偏向回路の動作の概略について図１６を用いて説明する。一般的な水平偏向回路は、偏向ヨーク（以下「ＤＹ」と略記する）９０、リニアリティコイル９１、共振コンデンサ８８、水平出力トランジスタ８７、ダンパーダイオード８９、Ｓ字コンデンサ９２、電源８５および陰極線管高圧部（アノード）９３に接続されたフライバックトランス（以下「FBT」と略記する）８６等で構成される共振回路であり、ＤＹにのこぎり波電流を流し磁界を発生させ、電子ビームを走査するための回路である。水平偏向回路の偏向原理については既に一般的なものである。また、ローエンド（低価格帯）のＴＶセットでは、この回路に生じるパルス電圧を利用して高圧を発生する高圧電源回路の役割をもっている。
【０００４】
画像を表示する走査期間前半では、偏向磁界によってラスター左端から画面中央へ電子ビームを走査し映像を表示する。走査期間後半では磁界によって画面中央からラスター右端に電子ビームを走査し映像を表示する。帰線期間中は、急勾配の偏向電流をＤＹに流すことによって、走査ビームの位置を画面左端にもどす。走査期間後半は、トランジスタ８７、ＤＹ９０、Ｓ字コンデンサ９２を通して偏向電流が流れ、走査前半は共振パルスがマイナス電圧になろうとしたときダンパーダイオード８９を通してＳ字コンデンサが電流を吸収することでＤＹ９０に偏向電流が流れる。
【０００５】
走査期間は水平偏向期間の約８３％で、帰線期間は水平偏向期間の約１７％であり、走査期間でラスター左端からラスター右端へ走査した電子ビームを、短い帰線期間でラスター右端からラスター左端へもどさなければならない。そのためには走査期間と帰線期間で同じ電流量が必要であるが、帰線期間は走査期間に比べて短いためＤＹには走査期間より急勾配の電流を流さなければならず、より大きなパルス電圧が必要となる。このパルス電圧は、水平出力トランジスタ８７のスイッチによりＤＹ９０と共振コンデンサ８８による共振で発生させる。さらに、このパルスをFBT８６で昇圧し高圧電源として陰極線管高圧部に供給している。
【０００６】
次に、ラスター振幅の変動が生じる一般的な原理について説明する。陰極線管装置を使用した、水平偏向回路と高圧駆動回路が一体型のＴＶセットにおいて、水平偏向回路はFBT１次側を通して電源に接続されている。これは、一般的に、共振回路である水平偏向回路に発生する共振パルスをFBTで昇圧し、二次側に高圧電圧を発生させている。この共振パルスは、水平偏向電流をＤＹに流すために発生するパルス電圧である。ＤＹと共振コンデンサで共振させ、高圧電流（アノード電流）はFBT２次側から陰極線管装置に入力されている。ここで「高圧電流」とは、陰極線管アノード部から流れ入る、画面に画像を出力する総合電流のことである。高圧電流が大きくなると、高圧出力回路は整流回路であるから、FBTの高圧電圧が低下する。高圧電圧が低くなると、陰極線管にカソード電極から放出される電子の速度は遅くなり、電子がＤＹを通過する時間が長くなり、電子は偏向磁界の影響を受ける時間が長くなる。これにより偏向量が大きくなるため、ラスター振幅は大きくなり画面サイズは大きくなる。
【０００７】
従来のラスター振幅を補正する回路は、図１７に示すように、高圧検出回路９８、制御電圧生成回路９７、制御信号出力回路９６、水平偏向回路９４内の変調回路９５で構成されている。高圧部９９の高圧電流を高圧検出回路９８で検出し制御電圧生成回路９７で制御波形を作成し、その信号を制御信号出力回路９６を通して、水平偏向回路９４内の変調回路９５に信号を印加する（例えば、特許文献１参照。）。
【０００８】
【特許文献１】
特開２０００−２７８５４８号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、このような従来技術は水平偏向回路の外部に補正のための回路を多く搭載しなければならない。また、補正波形を水平偏向回路で変調しなければならない。このため、水平偏向回路自体も複雑になり、コスト的にも大きなものとなる。また、現在採用されているラスター振幅補正回路の高圧検知部は、高圧電流（電圧）を検知していて、電力需給側のFBTの２次側で検出しているので、FBTのロス電力量の変化、特に水平周期の高周波歪みに対応できないため補正精度が低いという問題がある。
【００１０】
本発明は、上記の課題を解決するものであり、水平偏向回路内すなわちFBTの１次側で高圧検知とラスター補正を行うことにより、外部補正回路を不要とし、また水平偏向回路自体も単純なものにし、低コスト、低電力な補正回路を実現するものである。
【００１１】
【課題を解決するための手段】
上記の課題を解決するため、本発明の水平偏向回路は、水平偏向回路のフライバックトランスの１次側に、ラスター振幅を補正するためのラスター補正回路部を備え、前記ラスター補正回路部は、共振パルスの立ち下がり時間を検出するパルス時間検出回路を備え、
前記パルス時間検出回路によって検出された共振パルスに基づいて高圧変動を検出することによりラスター振幅を補正することを特徴とする（請求項１）。
【００１２】
この構成によれば、外部回路が不要であり低コスト、低電力にラスター補正ができる。また、水平偏向回路内で高圧検出とラスター補正を同時に行うので、高精度のラスター補正を行うことができる。
【００１４】
さらに、水平偏向パルスの立ち下がり変化量を検出することで高圧変動量を検出できる。また、パルス時間検出回路とラスター補正回路を兼用できるので、コスト面、電力面で有効である。
【００１７】
また、前記パルス時間検出回路は、少なくとも１つのダイオードと、少なくとも１つのコンデンサを有し、前記ダイオードの一方の端子と前記コンデンサの一方の端子が接続されている（請求項２）。
【００１８】
この構成によれば、単純で安価にパルス時間検出兼ラスター補正回路を構成できる。
【００２３】
また、２種類以上の水平偏向周波数毎に回路整合を行うための、水平偏向周波数検出部および切換部を備える（請求項３）。
【００２４】
この構成によれば、多くの偏向周波数に対応するＴＶセットにおいて、偏向周波数を検出し、それぞれの偏向周波数で適切な切換を行うことができ、適切な回路整合を周波数毎に実現できる。
【００２５】
また、前記切換部は、少なくとも１つのスイッチ素子と、このスイッチ素子に接続された少なくとも１つのコンデンサを備える（請求項４）。
【００２６】
この構成によれば、安価な回路構成で切換を行うことができる。
【００２７】
また、前記水平偏向周波数検出部は、Ｓ字コンデンサ切換信号を備える（請求項５）。
【００２８】
この構成によれば、通常使われているＳ字コンデンサ切換信号を切換部に兼用できるので、別に水平偏向周波数検出部を作成する必要がなくコスト、電力の面で効率的である。
【００２９】
【発明の実施の形態】
図１に本発明の水平偏向回路のブロック図を示す。本発明の水平偏向回路１は、水平偏向回路１の内部（FBTの１次側）に、高圧を検出する高圧検出回路２と、高圧変動による歪みの補正を行うラスター補正回路３とを備えている。
【００３０】
高圧部（アノード）４で出力された電流の量によって生じる高圧の変動を、FBTの２次側ではなく１次側、すなわち水平偏向回路１の内部の高圧検出回路２で検出する。その検出信号をもとに、水平偏向回路１内のラスター補正回路３で水平偏向電流を補正する。これにより高圧の変動によるラスター歪みを補正する。
【００３１】
図２、図３は、本発明の水平偏向回路の異なる実施の形態について、それぞれのブロック図を示す。図２に示す水平偏向回路５は、高圧検出回路にパルス時間検出を使い、パルス時間検出回路とラスター補正回路を兼用した、パルス時間検出兼ラスター補正回路６を使用したものである。図３に示す水平偏向回路８は、高圧検出に高圧駆動電流検出を使い、高圧駆動電流検出回路とラスター補正回路を兼用した、高圧駆動電流検出兼ラスター補正回路９を使用したものである。以下、各々を第１の実施の形態、第２の実施の形態として説明する。
【００３２】
なお、図９は、水平トランジスタのコレクタ端子電圧と偏向電流を示すものであるが、偏向走査期間をｔｓ、パルス出力後ｔｓ／２を走査前半、その後のｔｓ／２を走査後半、帰線期間をｔｒと記し、パルス電圧とは図９に示す波形を呼ぶことを前提として、本発明の水平偏向回路について説明する。偏向期間は、帰線期間（ｔｒ）および走査期間（ｔｓ＝走査前半＋走査後半）で構成されている。水平偏向回路内のＤＹに図９に示すような偏向電流が流れ、走査期間前半では偏向磁界によって画面左端から画面中央へ映像を表示する。走査期間後半では画面中央から画面右端に電子ビームを走査し映像を表示する。帰線期間（ｔｒ）中は、図９に示すように急激な傾きの偏向電流をＤＹに流すことによって、走査ビームの位置を画面左端にもどす。
【００３３】
（第１の実施の形態）
図２に示すパルス時間検出回路を用いた水平偏向回路５は、その内部にパルス時間検出兼ラスター補正回路６とを備え、高圧部７に接続されている。
【００３４】
図４は具体的な回路図を示す。水平偏向回路は、直流電源１１と、FBT１２と、水平出力トランジスタ１３と、共振コンデンサ１４と、ダンパーダイオード１５と、ＤＹ１６と、リニアリティコイル１７と、Ｓ字コンデンサ１８と、パルス時間検出兼ラスター補正回路１９で構成されている。パルス時間検出兼ラスター補正回路１９は、ダイオード２０とコンデンサ２１とからなる。
【００３５】
FBT１２の２次側に直列に陰極線管高圧部（アノード）２２が接続されている。またFBT１２の１次側の一方は直流電源１１に接続されており、もう一方は水平出力トランジスタ１３のコレクタ端子および、共振コンデンサ１４、ダンパーダイオード１５、ＤＹ１６に接続されている。水平出力トランジスタ１３のベース端子にはドライブ信号が供給されており、水平出力トランジスタ１３のエミッタ端子は接地されている。ダンパーダイオード１５のもう一方の端子は、パルス時間検出兼ラスター補正回路１９内のダイオード２０とコンデンサ２１に接続されている。ＤＹ１６のもう一方の端子はリニアリティコイル１７に接続されており、リニアリティコイル１７のもう一方の端子はＳ字コンデンサ１８に接続されている。Ｓ字コンデンサ１８のもう一方の端子は、ダイオード２０およびコンデンサ２１に接続されている。ダイオード２０、コンデンサ２１のもう一方の端子は接地されている。
【００３６】
次に、第１の実施の形態の水平偏向回路の動作について、高圧電流が流れていない場合と、流れている場合とに分けて説明する。
【００３７】
（１）高圧電流が流れていない場合
▲１▼ 走査期間後半
ＤＹ１６に流れる偏向電流を走査期間後半で考えると、ＤＹ１６に流れる偏向電流は、図４中の▲１▼（実線）で示す経路（ダイオード２０→ＤＹ１６→トランジスタ１３）を流れる。そのため、偏向回路はＤＹ１６とＳ字コンデンサ１８の直列接続と考えられる（ただし、リニアリティコイル１７のインダクタンスは無視できると考える。）。この偏向電流は、（１）式で表せる（以下の式中で*印は乗算（×）を表す。）。
【００３８】
i = Vsmax*√(Cs/Lh) * sin( t / √(Cs*Lh)) …(1)
（ただし、Lh：DYの水平インダクタンス、Vsmax：Ｓ字コンデンサの走査領域ピーク電圧、Cs：Ｓ字コンデンサのキャパシタンス）
偏向電流走査期間をtsとすると、走査後半の走査期間はts／2となる。そのため、帰線期間に入る時点での偏向電流ipeak-0は、（２）式で表せる。
【００３９】
ipeak-0 = Vsmax*√(Cs/Lh) * sin( (ts/2) / √(Cs*Lh)) …(2)
このipeak-0が帰線期間最初に流れる。
【００４０】
▲２▼ 帰線期間前半
帰線期間trの前半は、図４中の▲２▼（点線）で示す経路（ダイオード２０→ＤＹ１６→共振コンデンサ１４）でダイオード２０を通って電流が流れる。ＤＹ１６と共振コンデンサ１４により、共振周波数f＝1／2π√(Cr*Lh)の直列共振回路（このときＳ字コンデンサ１８のキャパシタンスは十分に大きく影響しない。）となる。帰線期間の電流irは、（３）式で表せる。
【００４１】
ir = -Vcpmax*√(Cr/Lh) * sin( t / √(Cr*Lh)) …(3)
（ただし、Cr：共振コンデンサ１４のキャパシタンス）
この正弦関数の偏向電流波形を図１０（ａ）−（II）に示す。
【００４２】
また、トランジスタ１３のコレクタ端子に発生するパルス電圧は、（４）式で表せる。
【００４３】
vcp = Vcpmax*cos( t / √(Cr*Lh)) …(4)
この余弦関数のパルス電圧波形を図１０（ａ）−（Ｉ）に示す。
【００４４】
ここで、トランジスタ１３のコレクタ端子に発生する最大パルス電圧Vcpmaxは、（５）式で表せる。
【００４５】
Vcpmax = 2πf*Lh*ipeak-0 +Vcc …(5)
（ただし、Vcc：直流電源電圧）
▲３▼ 帰線期間後半
帰線期間trの後半は、図４中の▲３▼（一点鎖線）で示す経路（共振コンデンサ１４→ＤＹ１６→コンデンサ２１）でコンデンサ２１を通って電流が流れる。パルス電圧（式（４））を電源と考えると、パルス時間検出兼ラスター補正回路１９内のコンデンサ２１を充電する電流は、（６）式で表せる。
【００４６】
ir = Vcpmax *[Cr*Cc/(Cr−Cc)]
*[1/√(CcLh)*sin(t/√(CcLh))−1/√(CrLh)*sin(t/√(CrLh))] …(6)
（ただし、Cc：コンデンサ２１のキャパシタンス）
この電流によってコンデンサ２１が充電されるので、コンデンサ２１の両端電圧vcrは、（７）式で表せる。
【００４７】
vcr=Vcpmax*Cr/(Cc-Cr)*[cos(t/√(CcLh))−cos(t/√(CrLh))] …(7)
この電圧波形を図１０（ａ）−（Ｉ）に示す（パルス電圧波形の右下部に位置する略三角波状の小さい波形）。ここで、コンデンサ２１の値は共振コンデンサ１４に比べて十分に大きく、またＤＹコイルの誘導起電力が働くため、共振には影響しないと考えてよい。
【００４８】
図１０（ａ）−（Ｉ）のＡ点で、コンデンサ２１の充電電圧がパルス電圧を超えそうになることがわかる。このとき、ダンパーダイオード１５が導通状態に切り換わるので、帰線偏向電流はＡ点で終わり走査電流に移るため、偏向電流は図１０（ａ）−（Ｉ）に示すように流れる。
【００４９】
（２）高圧電流が流れている場合
FBT１２の２次側に高圧電流が流れるとき、電力供給のためにFBT１２の１次側の電流が増える。この増えた分の電流のほとんどは、帰線期間中は共振コンデンサ１４を通して図４中の▲４▼（２点鎖線）で示す経路（フライバックトランス１２→共振コンデンサ１４）を流れていく。このため、帰線期間時のパルス立ち上がりが早くなり、等価的にFBT１２のインダクタンスが影響し、ＤＹ１６のLhと等価的に並列状態になる。結果として、共振周波数f＝1／2π√(Cr*Lh)のインダクタンスがLhより小さくなる。そのため共振周波数は高くなり図１０（ｂ）に示すような波形になる。
【００５０】
パルス電圧の立ち下がり時に高圧電流によりFBT１２の１次側に流れる電流は、パルス立ち上がり時と同じ向きに流れている。ＤＹ１６のLhとFBT１２の一次側は並列状態でなくなるため、共振周波数は低くなる。その結果、図１０（ｂ）−（Ｉ）に示すようなパルス電圧波形となる。図１０（ｂ）−（II）に示すように、偏向電流の中心は前半側に片寄っている。図１０（ｂ）−（Ｉ）中のＢ点の経路で流れる電流の期間が長くなる。そのため、コンデンサ２１の充電時間が長くなるため、ダンパーダイオード２０の導通する交差点の電圧が高くなる。そのため、帰線期間の偏向電流は、図１０（ｂ）−（II）に示すように走査期間には少ない電流量となる。
【００５１】
コンデンサ２１の値を小さくするとラスターサイズは小さくなり、コンデンサ２１の値を大きくするとラスターサイズは大きくすることができ、最適なラスターサイズを作ることができる。
【００５２】
以上説明したように、本発明の水平偏向回路では、高圧電流量を随時水平偏向回路内で検出し同時に補正を行っている。補正を行わないと、図１３に示すように、高圧電流が少ないときはラスター振幅が小さくなり、高圧電流が大きいときはラスター振幅が大きくなる。また、図１５に示すラスター歪みを生じる。本発明による補正を実施すると、図１２に示すように、高圧電流の大小によらずラスター振幅がほぼ一定である。また、図１４に示すようにラスター歪みを補正できる。すなわち、高圧電圧が変動してもラスター振幅や、ラスター歪みを補正することができ、高画質化を実現できる。
【００５３】
また、パルス時間検出兼ラスター補正回路の定数値を変えることによって、所望のラスターサイズを求めることができる。さらに、偏向周波数に対応したパルス時間検出兼ラスター補正回路内のコンデンサの切換を行うことにより、複数の偏向周波数モードを持つＴＶセットにおいても最適な補正を行うことができる。
【００５４】
〔具体例〕
実際に２１型陰極線管を搭載したＴＶセットに、本発明の水平偏向回路を適用したときの、回路定数および品番を示す。
【００５５】
水平ドライブトランジスタ１３の品番は２ＳＤ２５５３（東芝製）、ダンパーダイオード１５の品番はＥＲＤ０７１５（富士電機製）、ＤＹ１６水平インダクタンスは１．８ｍＨ、ダイオード２０の品番はＲＵ４（Sanken製）、共振コンデンサ１４のキャパシタンス12000pＦ、コンデンサ２１のキャパシタンス56000pＦ、直流電源１１の電圧120Vである。
【００５６】
〔変形例〕
図５は、プログレッシブ放送や、ハイビジョン放送などに対応した偏向周波数モードを幾つかもつＴＶセットに用いる水平偏向回路を示す。電源２３、FBT２４、トランジスタ２５、３２、コンデンサ２６、３０、３１、３５、３６、ダイオード２７、３４、ＤＹ２８、リニアリティコイル２９、ＦＥＴ３７を備える。一般に使われているＳ字コンデンサ３０、３１のＳ字コンデンサ切換信号を使い、コンデンサ３５、３６の切換を行うことによって、複数の種類の周波数の偏向においても最適なラスター補正を行うことができる。
【００５７】
（第２の実施の形態）
図３に、高圧駆動電流検出回路を用いた水平偏向回路を示す。本実施の形態は、陰極線管高圧部（アノード）１０と水平偏向回路８とその中の高圧駆動電流検出兼ラスター補正回路９から構成されている。具体的な回路を図６に示す。
【００５８】
水平偏向部は直流電源３８と、FBT３９と、水平出力トランジスタ４０と、共振コンデンサ４１、４３と、ダンパーダイオード４２と、ＤＹ４４と、リニアリティコイル４５と、Ｓ字コンデンサ４６と、高圧駆動電流検出兼ラスター補正回路４７で構成されている。高圧駆動電流検出兼ラスター補正回路４７は、ダイオード４８とコンデンサ４９からなる。
【００５９】
FBT３９の２次側に、直列に陰極線管高圧（アノード）部５０が接続されている。また、FBT３９の１次側の一方は直流電源３８に接続されていて、もう一方は水平出力トランジスタ４０のコレクタ端子および、共振コンデンサ４１，４３ダンパーダイオード４２、ＤＹ４４に接続されている。水平出力トランジスタ４０のベース端子にはドライブ信号が供給されており、水平出力トランジスタ４０のエミッタ端子は接地されている。ダンパーダイオード４２のもう一方の端子は、高圧駆動電流検出兼ラスター補正回路４７内のダイオード４８とコンデンサ４９、共振コンデンサ４３に接続されている。ＤＹ４４のもう一方の端子はリニアリティコイル４５に接続されていて、リニアリティコイル４５のもう一方の端子はＳ字コンデンサ４６に接続されている。Ｓ字コンデンサ４６のもう一方の端子は、高圧駆動電流検出兼ラスター補正回路４７内のダイオード４８および、コンデンサ４９に接続されている、ダイオード４８、コンデンサ４９のもう一方の端子は接地されている。
【００６０】
次に、水平偏向回路の動作について、高圧電流が流れていない場合と、流れている場合とに分けて説明する。
【００６１】
（１）高圧電流が流れていない場合
偏向期間の水平出力トランジスタ４０のコレクタ端子の波形を図１１に示す。
【００６２】
▲１▼ 走査期間の後半
ＤＹ４４に流れる偏向電流を走査期間の後半で考えると、ＤＹ４４に流れる偏向電流は図６中の▲１▼（実線）で示される経路（ダイオード４８→コンデンサ４６→ＤＹ４４→トランジスタ４０）を流れる。そのため、偏向回路はＤＹ４４とＳ字コンデンサ４６の直列接続と考えられる（ただし、リニアリティコイル４５のインダクタンスは無視できると考える）。この偏向電流は、
i = Vsmax*√(Cs/Lh) * sin( t / √(Cs*Lh)) …(8)
（ただし、Lh：DYの水平インダクタンス、Vsmax：Ｓ字コンデンサ走査領域ピーク電圧、Cs：Ｓ字コンデンサのキャパシタンス）
となる。
【００６３】
偏向電流走査期間をtsとすると走査後半の走査期間はts／2となる。そのため、帰線期間に入る時点での偏向電流ipeak-0は、
ipeak-0 = Vsmax*√(Cs/Lh) * sin( (ts/2) / √(Cs*Lh)) …(9)
である。このipeak-0が帰線期間最初に流れる。
【００６４】
▲２▼ 帰線期間trの前半
帰線期間trの前半は、図６中の▲２▼（点線）に示す２つの経路（ダイオード４８→コンデンサ４６→ＤＹ４４〜コンデンサ４１、コンデンサ４６→ＤＹ４４→コンデンサ４３→コンデンサ４６）を通って電流が流れる。ＤＹ４４と共振コンデンサ４１、４３により、共振周波数f＝1／2π√((Cr1＋Cr2)×Lh)の直列共振回路となり、帰線期間の電流irは、
ir = -Vcpmax*√((Cr1+Cr2)/Lh) * sin( t / √((Cr1+Cr2)*Lh)) …(10)
（ただし、Cr1,Cr2：共振コンデンサ４１，４３それぞれのキャパシタンス）と正弦関数で示せる。この波形を図１１（ａ）−（II）に示す。
【００６５】
また、水平出力トランジスタ４０のコレクタ端子に発生するパルス電圧は、
vcp = Vcpmax*cos( t / √((Cr1+Cr2)*Lh)) …(11)
と余弦関数で示せる。この波形を図１１（ａ）−（Ｉ）に示す。
【００６６】
ここで、水平出力トランジスタ４０のコレクタ端子に発生する最大パルス電圧Vcpmaxは、
Vcpmax = 2πf*Lh*ipeak-0 +Vcc …(12)
（ただし、Vcc：直流電源電圧）
となる。
【００６７】
▲３▼ 帰線期間trの後半
帰線期間trの後半は、図６の▲３▼（一点鎖線）で示す二つの経路を流れる（コンデンサ４１→ＤＹ４４→コンデンサ４６→コンデンサ４９、コンデンサ４３→ＤＹ４４→コンデンサ４６→コンデンサ４３）であり、１つの経路はコンデンサ４９を通って電流が流れる。ここでコンデンサ４９の値は共振コンデンサ４１，４３に比べて十分に大きく、またＤＹコイルの誘導起磁力が働くため、共振には影響しないと考えてよい。
【００６８】
パルス電圧（式（１１））を電源と考え、高圧電流検出兼ラスター補正回路４７内のコンデンサ４９を充電する電流irは、共振コンデンサ４１と共振コンデンサ４３のインピーダンスによって分流される。共振コンデンサ４１を流れる電流がコンデンサ４９を通過すると考えると、

（ただし、Cc：コンデンサ４９のキャパシタンス、Xcr1,Xcr2：共振コンデンサ４１，４３それぞれのリアクタンス）
で示せる。この電流によってコンデンサ４９が充電される。コンデンサ４９の両端電圧vcrは、図１１（ａ）−（Ｉ）に示すように、

となる。ここで、コンデンサ４９の値は共振コンデンサ４１，４３に比べて十分に大きく、またＤＹ４４の誘導起磁力が働くため共振には影響しないと考えてよい。
【００６９】
図１１（ａ）−（Ｉ）に示すＣの点でコンデンサ４９の充電電圧がパルス電圧を超えそうになることがわかる。このときダンパーダイオード４２が導通状態に切り換わるので、帰線期間の偏向電流はそのＣ点で終わり走査領域に移るため、偏向電流は図１１（ａ）−（II）に示すように流れる。
【００７０】
（２）高圧電流が流れている場合
陰極線管のカソードに電流が流れてFBT３９の二次側に高圧電流が流れるとFBT３９の二次側への電力供給のため、一次側に供給電流が流れる。この電流は帰線期間中にほとんどが共振コンデンサを通って流れるため、図６の▲４▼（２点鎖線）で示す２つの経路（FBT３９→コンデンサ４１、FBT３９→コンデンサ４３→コンデンサ４９）に高圧駆動電流が流れる。
【００７１】
共振コンデンサ４３を流れる経路の電流はコンデンサ４９を流れるので、図１１（ｂ）に示すように、最初高圧駆動電流により、コンデンサ４９に充電の始まる時間が遅れる。しかし、高圧駆動電流より帰線電流が大きくなった時点から、コンデンサ４９は高圧駆動電流により急速に充電速度が増し、電圧増加量の傾きが大きくなる。高圧電流が増えると、ダンパーダイオード４２の導通が早くなり、共振電流が図１１（ｂ）−（Ｉ）のＤ点で終わり走査期間へと移る。高圧電流が流れていないときに比べて、高圧電流が流れるとその量に応じて偏向電流を少なくすることができる。
【００７２】
コンデンサ４９の値を小さくするとラスターサイズは小さくなり、値を大きくするとラスターサイズは大きくすることができ、最適なラスターサイズを作ることができる。
【００７３】
〔具体例〕
実際に２１型陰極線管を搭載したＴＶセットに、本発明の水平偏向回路を適用したときの、回路定数及び品番を示す。
【００７４】
水平ドライブトランジスタ４０の品番は２ＳＤ２５５３（東芝製）、ダンパーダイオード４２の品番はＥＲＤ０７１５（富士電機製）、ＤＹ４４水平インダクタンスは１．８ｍＨ、ダイオード４８の品番はＲＵ４（Sanken製）、共振コンデンサ４１のキャパシタンス5600pＦ、共振コンデンサ４３のキャパシタンス5600pＦ、コンデンサ４９のキャパシタンス27000pＦ、直流電源３８電圧120Vで実装実験を行った。
【００７５】
〔変形例１〕
図７は、プログレッシブ放送や、ハイビジョン放送などに対応した偏向周波数モードを複数備えるＴＶセットに用いる水平偏向回路を示す。電源５１、FBT５２、トランジスタ５３、６６、コンデンサ５４、５６、５９、６２、６３、６５、ダイオード５５、６１、ＤＹ５７、リニアリティコイル５８、ＦＥＴ６４を備える。一般に使われているＳ字コンデンサ５９、６５のＳ字コンデンサ切換信号を使い、スイッチ素子６４によってコンデンサ６２、６３の切換を行うことによって、複数の種類の周波数の偏向においても最適なラスター補正を行うことができる。
【００７６】
〔変形例２〕
図８は、ＤＹ７３の歪みを補正するための回路を用いるダイオードモジュレーション型の水平偏向回路に、高圧駆動電流検出兼ラスター補正回路８０を適用した例を示す。この回路は、電源６７、FBT６８、トランジスタ６９、コンデンサ７０、７１、７５、７６、７９、８１、ダイオード７２、７７、８２、DY７３、リニアリティコイル７４、コイル７８、E/W補正変調回路８４を備える。
【００７７】
基本的な回路動作は、図６に示したものと同様である。
【００７８】
帰線期間前半には図８の▲１▼（実線）の経路（ダイオード８２→ダイオード７７→コンデンサ７５→DY７３→トランジスタ６９）で電流が流れる。帰線期間前半には▲２▼（点線）で示す２経路（ダイオード８２→コンデンサ７６→コンデンサ７５→DY７３→コンデンサ７０、コンデンサ７１→コンデンサ７５→DY７３→コンデンサ７１）で偏向電流は流れる。帰線期間後半には▲３▼（一点鎖線）で示す２経路（ダイオード７０→DY７３→コンデンサ７５→コンデンサ７６→コンデンサ８１、コンデンサ７１→DY７３→コンデンサ７５→コンデンサ７１）で偏向電流は流れる。
【００７９】
高圧電流の変化によって高圧電圧が変動し高圧駆動電流が増えたとき、帰線期間中でその電流は、▲４▼に示すように２経路で流れる。コンデンサ８１の充電電圧の傾きが図６の高圧駆動電流検出兼ラスター補正回路内のコンデンサ４９の電圧と同様の動きをする。高圧電流が流れて高圧電圧が下がったときはコンデンサ８１の電圧が大きくなり、偏向電流を小さくする。図１３、図１５に示すラスター振幅変動、ラスター歪みを、図１２、１４に示すように補正する。同様に高圧電圧が上がったときも補正することができる。すなわち、高圧の変動を随時検知し同時にラスター振幅及び、ラスター歪みを補正することができる。
【００８０】
また、コンデンサ８１の値を小さくするとラスターサイズは小さくなり、値を大きくするとラスターサイズは大きくすることができ、最適なラスターサイズを作ることができる。さらに、プログレッシブ放送や、ハイビジョン放送に対応した偏向周波数モードを幾つかもつＴＶセットにおいても、図７に示したのと同様に、一般のＴＶセットで使われているＳ字コンデンサ切換信号を使い、スイッチ素子によってコンデンサ８１の切換を行うことによって、異なる周波数の偏向において最適なラスター振幅、ラスター歪みの補正を行うことができる。
【００８１】
【発明の効果】
以上説明したように、本発明によれば、陰極線管を用いたＴＶセットに発生する、高圧電流（画面表示する電流量）の変動に伴うラスター振幅変動やラスター歪みを補正でき、高画質を実現できる。高圧電流量を水平偏向回路内で直接検出し同時に補正しているので、高周波の高圧変動によるラスター振幅、ラスター歪みの補正を行うことができる。
【００８２】
また、高圧検出部の定数を変えることによって、適切なラスターサイズを容易に得ることができる。
【００８３】
幾つかの偏向周波数をもつＴＶセットにおいても高圧検出兼ラスター補正部を容易に切り換えられ、さらに切換信号も一般に使われているＳ字コンデンサ切換信号を共用して使用できるために、制御信号を作らずに偏向周波数が変わっても最適なラスター振幅及び、ラスター歪みの補正を行うことができる。
【００８４】
また、ＤＹが持つピンクッション歪みなどを補正するためのダイオードモジュレーション型の水平偏向回路に対しても最適な補正を行うことができる。
【００８５】
なお、従来の一般的なラスター振幅補正回路に比べて単純な構造で容易に構成でき、また素子数も少なくすることができるが、上記具体例では、従来の補正回路に比べて約２５０円のコスト削減及び、約２．５Ｗの電力削減が達成された。
【図面の簡単な説明】
【図１】本発明の水平偏向回路の基本構成を示すブロック図
【図２】第１の実施の形態に係るパルス時間検出を用いた水平偏向回路のブロック図
【図３】第２の実施の形態に係る高圧駆動電流検出を用いた水平偏向回路のブロック図
【図４】第１の実施の形態の水平偏向回路の回路図
【図５】第１の実施の形態の変形例に係る周波数切換装置を備えた水平偏向回路の回路図
【図６】第２の実施の形態の水平偏向回路の回路図
【図７】第２の実施の形態の変形例１に係る周波数切換装置を備えた水平偏向回路の回路図
【図８】第２の実施の形態の変形例２に係るダイオードモジュレーション型の水平偏向回路の回路図
【図９】パルス電圧波形、偏向電流波形を示す図
【図１０】第１の実施の形態において、高圧電流が流れていないときと流れているときの、パルス電圧波形、偏向電流波形を示す図
【図１１】第２の実施の形態において、高圧電流が流れていないときと流れているときの、パルス電圧波形、偏向電流波形を示す図
【図１２】本発明を実施した時の画面ラスター振幅を示した図
【図１３】本発明を実施しないときの画面ラスター振幅を示した図
【図１４】本発明を実施したときのラスター歪み（補正後）を示した図
【図１５】本発明を実施しないときのラスター歪みを示した図
【図１６】一般的な水平偏向回路の回路図
【図１７】従来の技術を示すブロック図
【符号の説明】
１、５、８水平偏向回路
２高圧検出回路
３ラスター補正回路
４高圧部
６パルス時間検出兼ラスター補正回路
９高圧駆動電流検出兼ラスター補正回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a cathode ray tube device, and more particularly to a horizontal deflection circuit having a built-in circuit for correcting screen raster amplitude and distortion due to fluctuations in high voltage (anode voltage).
[0002]
[Prior art]
Hereinafter, an example of a conventional screen raster amplitude correction circuit will be described with reference to the drawings.
[0003]
First, an outline of the operation of a general horizontal deflection circuit will be described with reference to FIG. A general horizontal deflection circuit includes a deflection yoke (hereinafter abbreviated as “DY”) 90, a linearity coil 91, a resonant capacitor 88, a horizontal output transistor 87, a damper diode 89, an S-shaped capacitor 92, a power source 85, and a cathode ray tube high voltage section. This is a resonance circuit composed of a flyback transformer (hereinafter abbreviated as “FBT”) 86 connected to an (anode) 93, for causing a sawtooth current to flow through DY, generating a magnetic field, and scanning an electron beam Circuit. The deflection principle of the horizontal deflection circuit is already general. Further, the low-end (low price range) TV set has a role of a high-voltage power supply circuit that generates a high voltage by using a pulse voltage generated in the circuit.
[0004]
In the first half of the scanning period for displaying an image, an electron beam is scanned from the left end of the raster to the center of the screen by a deflection magnetic field to display an image. In the latter half of the scanning period, an image is displayed by scanning the electron beam from the center of the screen to the right end of the raster with a magnetic field. During the blanking period, the scanning beam position is returned to the left end of the screen by applying a steep deflection current to DY. In the second half of the scanning period, a deflection current flows through the transistors 87, DY90, and the S-shaped capacitor 92. In the first half of scanning, when the resonance pulse is about to become a negative voltage, the S-shaped capacitor absorbs the current through the damper diode 89 and deflects to the DY90. Current flows.
[0005]
The scanning period is about 83% of the horizontal deflection period, and the blanking period is about 17% of the horizontal deflection period. An electron beam scanned from the left end of the raster to the right end of the raster in the scanning period is rastered from the right end of the raster in the short blanking period. You must return to the left end. For this purpose, the same amount of current is required in the scanning period and the blanking period. However, since the blanking period is shorter than the scanning period, DY must be supplied with a current that is steeper than the scanning period. A voltage is required. This pulse voltage is generated by resonance by DY 90 and the resonance capacitor 88 by the switch of the horizontal output transistor 87. Further, this pulse is boosted by the FBT 86 and supplied as a high voltage power source to the cathode ray tube high voltage section.
[0006]
Next, a general principle that causes fluctuations in raster amplitude will be described. In a TV set in which a horizontal deflection circuit and a high-voltage drive circuit are integrated using a cathode ray tube device, the horizontal deflection circuit is connected to a power source through the FBT primary side. In general, a resonant pulse generated in a horizontal deflection circuit, which is a resonant circuit, is boosted by an FBT to generate a high voltage on the secondary side. This resonance pulse is a pulse voltage generated in order to flow a horizontal deflection current to DY. A high voltage current (anode current) is input to the cathode ray tube device from the secondary side of the FBT by resonating with DY and a resonant capacitor. Here, the “high-voltage current” is a total current that flows in from the anode section of the cathode ray tube and outputs an image on the screen. When the high-voltage current increases, the high-voltage output circuit is a rectifier circuit, so the high-voltage voltage of the FBT decreases. When the high voltage is lowered, the speed of electrons emitted from the cathode electrode to the cathode ray tube is decreased, the time for the electrons to pass through DY is increased, and the time for the electrons to be affected by the deflection magnetic field is increased. As a result, the amount of deflection increases, so that the raster amplitude increases and the screen size increases.
[0007]
As shown in FIG. 17, the conventional circuit for correcting the raster amplitude includes a high voltage detection circuit 98, a control voltage generation circuit 97, a control signal output circuit 96, and a modulation circuit 95 in the horizontal deflection circuit 94. The high voltage current of the high voltage unit 99 is detected by the high voltage detection circuit 98, a control waveform is generated by the control voltage generation circuit 97, and the signal is applied to the modulation circuit 95 in the horizontal deflection circuit 94 through the control signal output circuit 96. (For example, refer to Patent Document 1).
[0008]
[Patent Document 1]
JP 2000-278548 A
[0009]
[Problems to be solved by the invention]
However, in such a conventional technique, many correction circuits must be mounted outside the horizontal deflection circuit. In addition, the correction waveform must be modulated by a horizontal deflection circuit. For this reason, the horizontal deflection circuit itself becomes complicated, and the cost becomes large. In addition, the high-voltage detector of the raster amplitude correction circuit that is currently used detects the high-voltage current (voltage) and detects it on the secondary side of the FBT on the power supply and demand side. There is a problem that the correction accuracy is low because it cannot cope with the change, particularly the high frequency distortion of the horizontal period.
[0010]
The present invention solves the above-described problems, and by performing high voltage detection and raster correction in the horizontal deflection circuit, that is, on the primary side of the FBT, an external correction circuit is unnecessary, and the horizontal deflection circuit itself is simple. Therefore, a low-cost, low-power correction circuit is realized.
[0011]
[Means for Solving the Problems]
  In order to solve the above problems, the horizontal deflection circuit of the present invention is a horizontal deflection circuit.No fuPrimary of live-back transformerOn the sideRaster correction circuit for correcting raster amplitudeThe raster correction circuit unit includes a pulse time detection circuit that detects the fall time of the resonance pulse,
The raster amplitude is corrected by detecting a high voltage fluctuation based on the resonance pulse detected by the pulse time detection circuit.(Claim 1).
[0012]
According to this configuration, no external circuit is required, and raster correction can be performed at low cost and low power. In addition, since high voltage detection and raster correction are simultaneously performed in the horizontal deflection circuit, highly accurate raster correction can be performed.
[0014]
  further,By detecting the falling change amount of the horizontal deflection pulse, the high voltage fluctuation amount can be detected. In addition, since the pulse time detection circuit and the raster correction circuit can be used together, it is effective in terms of cost and power.
[0017]
  The pulse time detection circuit has at least one diode and at least one capacitor.The one terminal of the diode and the one terminal of the capacitor are connected(Claims2).
[0018]
According to this configuration, the pulse time detection / raster correction circuit can be configured simply and inexpensively.
[0023]
  Further, a horizontal deflection frequency detection unit and a switching unit are provided for performing circuit matching for each of two or more types of horizontal deflection frequencies.3).
[0024]
According to this configuration, in the TV set corresponding to many deflection frequencies, the deflection frequency can be detected, and appropriate switching can be performed at each deflection frequency, and appropriate circuit matching can be realized for each frequency.
[0025]
  The switching unit includes at least one switch element;Connected to this switch elementAt least one capacitor.4).
[0026]
According to this configuration, switching can be performed with an inexpensive circuit configuration.
[0027]
  The horizontal deflection frequency detector includes an S-shaped capacitor switching signal.5).
[0028]
According to this configuration, since the normally used S-shaped capacitor switching signal can be used as the switching unit, it is not necessary to create a separate horizontal deflection frequency detection unit, which is efficient in terms of cost and power.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a block diagram of a horizontal deflection circuit of the present invention. The horizontal deflection circuit 1 of the present invention includes a high-voltage detection circuit 2 that detects high voltage and a raster correction circuit 3 that corrects distortion due to high-voltage fluctuations inside the horizontal deflection circuit 1 (primary side of the FBT). Yes.
[0030]
The high voltage fluctuation caused by the amount of current output from the high voltage section (anode) 4 is detected not by the secondary side of the FBT but by the high voltage detection circuit 2 inside the horizontal deflection circuit 1, that is, the primary side. Based on the detection signal, the horizontal deflection current is corrected by the raster correction circuit 3 in the horizontal deflection circuit 1. This corrects raster distortion due to high pressure fluctuations.
[0031]
2 and 3 show respective block diagrams of different embodiments of the horizontal deflection circuit of the present invention. The horizontal deflection circuit 5 shown in FIG. 2 uses a pulse time detection / raster correction circuit 6 that uses pulse time detection for the high voltage detection circuit and combines the pulse time detection circuit and the raster correction circuit. The horizontal deflection circuit 8 shown in FIG. 3 uses a high-voltage drive current detection / raster correction circuit 9 that uses high-voltage drive current detection for high-voltage detection and combines the high-voltage drive current detection circuit and the raster correction circuit. Hereinafter, each will be described as a first embodiment and a second embodiment.
[0032]
FIG. 9 shows the collector terminal voltage and the deflection current of the horizontal transistor. The deflection scanning period is ts, the pulse output ts / 2 is the first half of the scan, the subsequent ts / 2 is the second half of the scan, and the blanking period. The horizontal deflection circuit of the present invention will be described on the assumption that tr is denoted as tr and the pulse voltage refers to the waveform shown in FIG. The deflection period includes a blanking period (tr) and a scanning period (ts = first half of scanning + second half of scanning). A deflection current as shown in FIG. 9 flows through DY in the horizontal deflection circuit, and an image is displayed from the left end of the screen to the center of the screen by the deflection magnetic field in the first half of the scanning period. In the second half of the scanning period, an electron beam is scanned from the center of the screen to the right end of the screen to display an image. During the blanking period (tr), as shown in FIG. 9, a scanning current is returned to the left end of the screen by passing a deflection current having a steep slope through DY.
[0033]
(First embodiment)
The horizontal deflection circuit 5 using the pulse time detection circuit shown in FIG. 2 includes a pulse time detection / raster correction circuit 6 therein and is connected to the high voltage unit 7.
[0034]
FIG. 4 shows a specific circuit diagram. The horizontal deflection circuit includes a DC power supply 11, an FBT 12, a horizontal output transistor 13, a resonance capacitor 14, a damper diode 15, DY 16, a linearity coil 17, an S-shaped capacitor 18, and a pulse time detection / raster correction circuit. 19. The pulse time detection / raster correction circuit 19 includes a diode 20 and a capacitor 21.
[0035]
A cathode ray tube high voltage section (anode) 22 is connected in series to the secondary side of the FBT 12. One side of the primary side of the FBT 12 is connected to the DC power source 11, and the other side is connected to the collector terminal of the horizontal output transistor 13, the resonance capacitor 14, the damper diode 15, and DY 16. A drive signal is supplied to the base terminal of the horizontal output transistor 13, and the emitter terminal of the horizontal output transistor 13 is grounded. The other terminal of the damper diode 15 is connected to the diode 20 and the capacitor 21 in the pulse time detection / raster correction circuit 19. The other terminal of the DY 16 is connected to the linearity coil 17, and the other terminal of the linearity coil 17 is connected to the S-shaped capacitor 18. The other terminal of the S-shaped capacitor 18 is connected to the diode 20 and the capacitor 21. The other terminals of the diode 20 and the capacitor 21 are grounded.
[0036]
Next, the operation of the horizontal deflection circuit of the first embodiment will be described separately for a case where a high-voltage current is not flowing and a case where it is flowing.
[0037]
(1) When high voltage current is not flowing
(1) Second half of scanning period
When the deflection current flowing through DY16 is considered in the latter half of the scanning period, the deflection current flowing through DY16 flows through a path (diode 20 → DY16 → transistor 13) indicated by (1) (solid line) in FIG. For this reason, the deflection circuit is considered to be a series connection of DY16 and S-shaped capacitor 18 (however, the inductance of linearity coil 17 is considered negligible). This deflection current can be expressed by equation (1) (* in the following equation represents multiplication (x)).
[0038]
i = Vsmax * √ (Cs / Lh) * sin (t / √ (Cs * Lh))… (1)
(Lh: DY horizontal inductance, Vsmax: S-capacitor scanning area peak voltage, Cs: S-capacitor capacitance)
If the deflection current scanning period is ts, the scanning period in the latter half of the scanning is ts / 2. Therefore, the deflection current ipeak-0 at the time of entering the blanking period can be expressed by equation (2).
[0039]
ipeak-0 = Vsmax * √ (Cs / Lh) * sin ((ts / 2) / √ (Cs * Lh))… (2)
This ipeak-0 flows at the beginning of the return period.
[0040]
▲ 2 ▼ First half of the return period
In the first half of the blanking period tr, a current flows through the diode 20 through a path (diode 20 → DY16 → resonance capacitor 14) indicated by (2) (dotted line) in FIG. The DY 16 and the resonance capacitor 14 form a series resonance circuit having a resonance frequency f = 1 / 2π√ (Cr * Lh) (in this case, the capacitance of the S-shaped capacitor 18 does not have a sufficiently large effect). The current ir during the retrace period can be expressed by equation (3).
[0041]
ir = -Vcpmax * √ (Cr / Lh) * sin (t / √ (Cr * Lh))… (3)
(However, Cr: capacitance of resonant capacitor 14)
The sinusoidal deflection current waveform is shown in FIGS.
[0042]
Further, the pulse voltage generated at the collector terminal of the transistor 13 can be expressed by equation (4).
[0043]
vcp = Vcpmax * cos (t / √ (Cr * Lh)) (4)
The pulse voltage waveform of this cosine function is shown in FIGS.
[0044]
Here, the maximum pulse voltage Vcpmax generated at the collector terminal of the transistor 13 can be expressed by equation (5).
[0045]
Vcpmax = 2πf * Lh * ipeak-0 + Vcc (5)
(However, Vcc: DC power supply voltage)
▲ 3 ▼ Second half of the return period
In the second half of the blanking period tr, a current flows through the capacitor 21 through a path (resonant capacitor 14 → DY16 → capacitor 21) indicated by (3) (one-dot chain line) in FIG. Assuming that the pulse voltage (formula (4)) is a power source, the current for charging the capacitor 21 in the pulse time detection / raster correction circuit 19 can be expressed by formula (6).
[0046]
ir = Vcpmax * [Cr * Cc / (Cr−Cc)]
* [1 / √ (CcLh) * sin (t / √ (CcLh)) − 1 / √ (CrLh) * sin (t / √ (CrLh))]… (6)
(However, Cc: Capacitance of capacitor 21)
Since the capacitor 21 is charged by this current, the voltage vcr across the capacitor 21 can be expressed by equation (7).
[0047]
vcr = Vcpmax * Cr / (Cc-Cr) * [cos (t / √ (CcLh)) − cos (t / √ (CrLh))]… (7)
This voltage waveform is shown in FIGS. 10A to 10I (a small waveform having a substantially triangular waveform located at the lower right portion of the pulse voltage waveform). Here, the value of the capacitor 21 is sufficiently larger than that of the resonance capacitor 14 and the induced electromotive force of the DY coil works, so that it may be considered that the resonance is not affected.
[0048]
It can be seen that the charging voltage of the capacitor 21 is likely to exceed the pulse voltage at point A in FIGS. 10 (a)-(I). At this time, since the damper diode 15 is switched to the conductive state, the return deflection current ends at the point A and shifts to the scanning current, so that the deflection current flows as shown in FIGS.
[0049]
(2) When high voltage current is flowing
When a high-voltage current flows through the secondary side of the FBT 12, the primary side current of the FBT 12 increases for power supply. Most of the increased current flows through the path (flyback transformer 12 → resonance capacitor 14) indicated by (4) (two-dot chain line) in FIG. For this reason, the pulse rise during the retrace period is accelerated, the inductance of the FBT 12 is equivalently influenced, and the parallel state is equivalent to Lh of the DY16. As a result, the inductance of the resonance frequency f = 1 / 2π√ (Cr * Lh) becomes smaller than Lh. For this reason, the resonance frequency is increased to a waveform as shown in FIG.
[0050]
The current that flows to the primary side of the FBT 12 due to the high-voltage current when the pulse voltage falls is flowing in the same direction as when the pulse rises. Since the primary side of Lh of DY16 and the primary side of the FBT 12 are not in a parallel state, the resonance frequency is lowered. As a result, a pulse voltage waveform as shown in FIGS. As shown in FIGS. 10 (b)-(II), the center of the deflection current is shifted to the front half side. The period of the current flowing through the path of point B in FIGS. 10B to 10I becomes longer. As a result, the charging time of the capacitor 21 becomes longer, and the voltage at the intersection where the damper diode 20 conducts becomes higher. Therefore, the deflection current during the blanking period has a small amount of current during the scanning period as shown in FIGS.
[0051]
When the value of the capacitor 21 is decreased, the raster size is reduced. When the value of the capacitor 21 is increased, the raster size can be increased, and an optimum raster size can be made.
[0052]
As described above, in the horizontal deflection circuit of the present invention, the amount of high-voltage current is detected in the horizontal deflection circuit at any time and is corrected simultaneously. Without correction, as shown in FIG. 13, the raster amplitude decreases when the high-voltage current is small, and the raster amplitude increases when the high-voltage current is large. Further, raster distortion shown in FIG. 15 occurs. When the correction according to the present invention is performed, as shown in FIG. 12, the raster amplitude is substantially constant regardless of the magnitude of the high-voltage current. Further, raster distortion can be corrected as shown in FIG. That is, even if the high voltage fluctuates, the raster amplitude and raster distortion can be corrected, and high image quality can be realized.
[0053]
Further, the desired raster size can be obtained by changing the constant value of the pulse time detection / raster correction circuit. Furthermore, by switching the capacitor in the pulse time detection / raster correction circuit corresponding to the deflection frequency, optimum correction can be performed even in a TV set having a plurality of deflection frequency modes.
[0054]
〔Concrete example〕
The circuit constants and product numbers when the horizontal deflection circuit of the present invention is applied to a TV set actually equipped with a 21-inch cathode ray tube are shown.
[0055]
The part number of the horizontal drive transistor 13 is 2SD2553 (manufactured by Toshiba), the part number of the damper diode 15 is ERD0715 (manufactured by Fuji Electric), the DY16 horizontal inductance is 1.8 mH, the part number of the diode 20 is RU4 (manufactured by Sanken), and the capacitance of the resonant capacitor 14 The capacitance of the capacitor 21 is 56000 pF, and the voltage of the DC power supply 11 is 120V.
[0056]
[Modification]
FIG. 5 shows a horizontal deflection circuit used for a TV set having several deflection frequency modes corresponding to progressive broadcasting, high-vision broadcasting, and the like. A power supply 23, FBT 24,

transistors

25 and 32,

capacitors

26, 30, 31, 35, and 36, diodes 27 and 34, DY28, a linearity coil 29, and an FET 37 are provided. By switching the

capacitors

35 and 36 using the S-shaped capacitor switching signals of the S-shaped capacitors 30 and 31 that are generally used, optimum raster correction can be performed even in deflection of a plurality of types of frequencies.
[0057]
(Second Embodiment)
FIG. 3 shows a horizontal deflection circuit using a high-voltage drive current detection circuit. The present embodiment comprises a cathode ray tube high voltage section (anode) 10, a horizontal deflection circuit 8, and a high voltage drive current detection / raster correction circuit 9 therein. A specific circuit is shown in FIG.
[0058]
The horizontal deflection unit includes a DC power supply 38, an FBT 39, a horizontal output transistor 40, resonance capacitors 41 and 43, a damper diode 42, DY 44, a linearity coil 45, an S-shaped capacitor 46, and a high-voltage drive current detection and raster. The correction circuit 47 is configured. The high-voltage drive current detection / raster correction circuit 47 includes a diode 48 and a capacitor 49.
[0059]
A cathode ray tube high voltage (anode) unit 50 is connected in series to the secondary side of the FBT 39. One side of the primary side of the FBT 39 is connected to the DC power source 38, and the other side is connected to the collector terminal of the horizontal output transistor 40 and the resonant capacitors 41 and 43, the damper diode 42, and DY44. A drive signal is supplied to the base terminal of the horizontal output transistor 40, and the emitter terminal of the horizontal output transistor 40 is grounded. The other terminal of the damper diode 42 is connected to the diode 48, the capacitor 49, and the resonance capacitor 43 in the high-voltage drive current detection / raster correction circuit 47. The other terminal of DY 44 is connected to linearity coil 45, and the other terminal of linearity coil 45 is connected to S-shaped capacitor 46. The other terminal of the S-shaped capacitor 46 is connected to the diode 48 and the capacitor 49 in the high-voltage drive current detection / raster correction circuit 47, and the other terminals of the diode 48 and the capacitor 49 are grounded.
[0060]
Next, the operation of the horizontal deflection circuit will be described separately for the case where a high voltage current is not flowing and the case where it is flowing.
[0061]
(1) When high voltage current is not flowing
The waveform of the collector terminal of the horizontal output transistor 40 during the deflection period is shown in FIG.
[0062]
(1) Second half of scanning period
When the deflection current flowing through DY44 is considered in the second half of the scanning period, the deflection current flowing through DY44 flows through a path (diode 48 → capacitor 46 → DY44 → transistor 40) indicated by (1) (solid line) in FIG. Therefore, the deflection circuit is considered to be a series connection of DY44 and S-shaped capacitor 46 (however, the inductance of linearity coil 45 is considered negligible). This deflection current is
i = Vsmax * √ (Cs / Lh) * sin (t / √ (Cs * Lh)) (8)
(Lh: DY horizontal inductance, Vsmax: S-capacitor scanning area peak voltage, Cs: S-capacitor capacitance)
It becomes.
[0063]
If the deflection current scanning period is ts, the scanning period in the second half of scanning is ts / 2. Therefore, the deflection current ipeak-0 at the time of entering the retrace period is
ipeak-0 = Vsmax * √ (Cs / Lh) * sin ((ts / 2) / √ (Cs * Lh))… (9)
It is. This ipeak-0 flows at the beginning of the return period.
[0064]
▲ 2 ▼ First half of return period tr
In the first half of the blanking period tr, current flows through two paths (diode 48 → capacitor 46 → DY44 to capacitor 41, capacitor 46 → DY44 → capacitor 43 → capacitor 46) indicated by (2) (dotted line) in FIG. Flows. The DY 44 and the resonance capacitors 41 and 43 form a series resonance circuit having a resonance frequency f = 1 / 2π√ ((Cr1 + Cr2) × Lh), and the current ir during the retrace period is
ir = -Vcpmax * √ ((Cr1 + Cr2) / Lh) * sin (t / √ ((Cr1 + Cr2) * Lh))… (10)
(Where Cr1, Cr2: capacitances of the resonant capacitors 41, 43) and a sine function. This waveform is shown in FIGS. 11 (a)-(II).
[0065]
The pulse voltage generated at the collector terminal of the horizontal output transistor 40 is
vcp = Vcpmax * cos (t / √ ((Cr1 + Cr2) * Lh))… (11)
And the cosine function. The waveforms are shown in FIGS. 11 (a)-(I).
[0066]
Here, the maximum pulse voltage Vcpmax generated at the collector terminal of the horizontal output transistor 40 is
Vcpmax = 2πf * Lh * ipeak-0 + Vcc (12)
(However, Vcc: DC power supply voltage)
It becomes.
[0067]
(3) Second half of the return period tr
The latter half of the blanking period tr is the two paths (capacitor 41 → DY44 → capacitor 46 → capacitor 49, capacitor 43 → DY44 → capacitor 46 → capacitor 43) which flows through two paths indicated by (3) (one-dot chain line) in FIG. In one path, current flows through the capacitor 49. Here, the value of the capacitor 49 is sufficiently larger than that of the resonant capacitors 41 and 43, and since the induced magnetomotive force of the DY coil works, it may be considered that the resonance is not affected.
[0068]
Considering the pulse voltage (formula (11)) as a power source, the current ir for charging the capacitor 49 in the high-voltage current detection / raster correction circuit 47 is shunted by the impedance of the resonance capacitor 41 and the resonance capacitor 43. Considering that the current flowing through the resonant capacitor 41 passes through the capacitor 49,

(However, Cc: Capacitance of the capacitor 49, Xcr1, Xcr2: Reactance of each of the resonance capacitors 41, 43)
Can be shown. The capacitor 49 is charged by this current. The voltage vcr across the capacitor 49 is as shown in FIGS.

It becomes. Here, the value of the capacitor 49 is sufficiently larger than that of the resonance capacitors 41 and 43, and the induced magnetomotive force of the DY 44 works, so that it may be considered that the resonance is not affected.
[0069]
It can be seen that the charging voltage of the capacitor 49 is likely to exceed the pulse voltage at the point C shown in FIGS. At this time, since the damper diode 42 is switched to the conductive state, the deflection current during the blanking period ends at the point C and moves to the scanning region, so that the deflection current flows as shown in FIGS.
[0070]
(2) When high voltage current is flowing
When a current flows through the cathode of the cathode ray tube and a high voltage current flows through the secondary side of the FBT 39, a supply current flows through the primary side to supply power to the secondary side of the FBT 39. Since most of this current flows through the resonant capacitor during the retrace period, a high voltage is applied to the two paths (FBT39 → capacitor 41, FBT39 → capacitor 43 → capacitor 49) indicated by (4) in FIG. Drive current flows.
[0071]
Since the current in the path that flows through the resonant capacitor 43 flows through the capacitor 49, as shown in FIG. However, from the point of time when the retrace current becomes larger than the high-voltage drive current, the charging speed of the capacitor 49 rapidly increases due to the high-voltage drive current, and the slope of the voltage increase amount increases. When the high-voltage current increases, the conduction of the damper diode 42 is accelerated, and the resonance current ends at the point D in FIGS. 11B to 11I and moves to the scanning period. Compared to when no high-voltage current is flowing, the deflection current can be reduced according to the amount of high-voltage current flowing.
[0072]
When the value of the capacitor 49 is decreased, the raster size is decreased, and when the value is increased, the raster size can be increased, and an optimum raster size can be made.
[0073]
〔Concrete example〕
The circuit constants and product numbers when the horizontal deflection circuit of the present invention is applied to a TV set actually equipped with a 21-inch cathode ray tube are shown.
[0074]
The product number of the horizontal drive transistor 40 is 2SD2553 (manufactured by Toshiba), the product number of the damper diode 42 is ERD0715 (manufactured by Fuji Electric), the horizontal inductance of DY44 is 1.8 mH, the product number of the diode 48 is RU4 (manufactured by Sanken), and the capacitance of the resonant capacitor 41 The mounting experiment was performed with 5600 pF, capacitance 5600 pF of the resonant capacitor 43, capacitance 27000 pF of the capacitor 49, and DC power supply 38 voltage 120V.
[0075]
[Modification 1]
FIG. 7 shows a horizontal deflection circuit used in a TV set having a plurality of deflection frequency modes corresponding to progressive broadcasting, high-vision broadcasting, and the like. A power source 51, FBT 52,

transistors

53, 66,

capacitors

54, 56, 59, 62, 63, 65,

diodes

55, 61, DY57, linearity coil 58, and FET 64 are provided. By using the S-shaped capacitor switching signal of the S-shaped

capacitors

59 and 65 which are generally used, and switching the

capacitors

62 and 63 by the switch element 64, optimum raster correction is performed even in the deflection of a plurality of types of frequencies. be able to.
[0076]
[Modification 2]
FIG. 8 shows an example in which the high voltage drive current detection / raster correction circuit 80 is applied to a diode modulation type horizontal deflection circuit using a circuit for correcting distortion of DY73. This circuit includes a power supply 67, an FBT 68, a transistor 69,

capacitors

70, 71, 75, 76, 79, 81,

diodes

72, 77, 82, DY73, a linearity coil 74, a coil 78, and an E / W correction modulation circuit 84. .
[0077]
The basic circuit operation is the same as that shown in FIG.
[0078]
In the first half of the retrace period, a current flows through the path (1) (solid line) in FIG. 8 (diode 82 → diode 77 → capacitor 75 → DY73 → transistor 69). In the first half of the blanking period, the deflection current flows through two paths (diode 82 → capacitor 76 → capacitor 75 → DY73 → capacitor 70, capacitor 71 → capacitor 75 → DY73 → capacitor 71) indicated by (2) (dotted line). In the latter half of the blanking period, the deflection current flows through two paths (diode 70 → DY73 → capacitor 75 → capacitor 76 → capacitor 81, capacitor 71 → DY73 → capacitor 75 → capacitor 71) indicated by (3) (one-dot chain line).
[0079]
When the high voltage fluctuates due to the change of the high voltage current and the high voltage drive current increases, the current flows in two paths as shown in (4) during the blanking period. The slope of the charging voltage of the capacitor 81 operates in the same manner as the voltage of the capacitor 49 in the high voltage drive current detection / raster correction circuit of FIG. When a high voltage current flows and the high voltage decreases, the voltage of the capacitor 81 increases and the deflection current decreases. The raster amplitude fluctuation and raster distortion shown in FIGS. 13 and 15 are corrected as shown in FIGS. Similarly, it can be corrected when the high voltage rises. That is, it is possible to detect high-pressure fluctuations at any time and simultaneously correct the raster amplitude and raster distortion.
[0080]
Further, when the value of the capacitor 81 is decreased, the raster size is decreased, and when the value is increased, the raster size can be increased, and an optimum raster size can be made. Furthermore, even in a TV set having several deflection frequency modes corresponding to progressive broadcasting and high-definition broadcasting, as shown in FIG. 7, the S-shaped capacitor switching signal used in a general TV set is used. By switching the capacitor 81 with the switch element, it is possible to correct the raster amplitude and the raster distortion that are optimal in the deflection of different frequencies.
[0081]
【The invention's effect】
As described above, according to the present invention, it is possible to correct raster amplitude fluctuations and raster distortion caused by fluctuations in high-voltage current (current amount displayed on the screen) generated in a TV set using a cathode ray tube, thereby realizing high image quality. it can. Since the amount of high-voltage current is directly detected and corrected simultaneously in the horizontal deflection circuit, the raster amplitude and raster distortion due to high-frequency high-voltage fluctuation can be corrected.
[0082]
Moreover, an appropriate raster size can be easily obtained by changing the constant of the high-pressure detector.
[0083]
Even in a TV set having several deflection frequencies, the high voltage detection / raster correction unit can be easily switched, and the switching signal can be used in common with the commonly used S-shaped capacitor switching signal. Even if the deflection frequency is changed, the optimum raster amplitude and raster distortion can be corrected.
[0084]
In addition, an optimal correction can be performed for a diode modulation type horizontal deflection circuit for correcting pincushion distortion or the like of DY.
[0085]
In addition, although it can be easily configured with a simple structure and the number of elements can be reduced as compared with a conventional general raster amplitude correction circuit, in the above specific example, it is about 250 yen as compared with the conventional correction circuit. Cost savings and about 2.5W power savings were achieved.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a basic configuration of a horizontal deflection circuit of the present invention.
FIG. 2 is a block diagram of a horizontal deflection circuit using pulse time detection according to the first embodiment.
FIG. 3 is a block diagram of a horizontal deflection circuit using high-voltage drive current detection according to a second embodiment.
FIG. 4 is a circuit diagram of a horizontal deflection circuit according to the first embodiment.
FIG. 5 is a circuit diagram of a horizontal deflection circuit including a frequency switching device according to a modification of the first embodiment.
FIG. 6 is a circuit diagram of a horizontal deflection circuit according to the second embodiment.
FIG. 7 is a circuit diagram of a horizontal deflection circuit including a frequency switching device according to a first modification of the second embodiment.
FIG. 8 is a circuit diagram of a diode modulation type horizontal deflection circuit according to a second modification of the second embodiment.
FIG. 9 shows a pulse voltage waveform and a deflection current waveform.
FIG. 10 is a diagram showing a pulse voltage waveform and a deflection current waveform when a high-voltage current is not flowing and when a high-voltage current is flowing in the first embodiment.
FIG. 11 is a diagram illustrating a pulse voltage waveform and a deflection current waveform when a high-voltage current is not flowing and when it is flowing in the second embodiment.
FIG. 12 is a diagram showing screen raster amplitude when the present invention is implemented.
FIG. 13 is a diagram showing the screen raster amplitude when the present invention is not carried out.
FIG. 14 is a diagram showing raster distortion (after correction) when the present invention is implemented.
FIG. 15 is a diagram showing raster distortion when the present invention is not carried out.
FIG. 16 is a circuit diagram of a general horizontal deflection circuit.
FIG. 17 is a block diagram showing a conventional technique.
[Explanation of symbols]
1, 5, 8 Horizontal deflection circuit
2 High voltage detection circuit
3 Raster correction circuit
4 High pressure section
6 Pulse time detection and raster correction circuit
9 High voltage drive current detection and raster correction circuit

Claims

The primary side of the flyback transformer in the horizontal deflection circuit, comprising a raster correction circuit for correcting the raster amplitude,
The raster correction circuit unit includes a pulse time detection circuit that detects the fall time of the resonance pulse,
A horizontal deflection circuit, wherein a raster amplitude is corrected by detecting a high voltage fluctuation based on a resonance pulse detected by the pulse time detection circuit.

2. The horizontal deflection circuit according to claim 1 , wherein the pulse time detection circuit includes at least one diode and at least one capacitor, and one terminal of the diode is connected to one terminal of the capacitor .

For performing circuit-matched to every two or more horizontal deflection frequency, comprising a horizontal deflection frequency detecting unit and switching unit, the horizontal deflection circuit according to claim 1 or 2.

The horizontal deflection circuit according to claim 3 , wherein the switching unit includes at least one switch element and at least one capacitor connected to the switch element .

The horizontal deflection circuit according to claim 3 , wherein the horizontal deflection frequency detection unit includes an S-shaped capacitor switching signal .