JP3967088B2 - Semiconductor light emitting device and manufacturing method thereof - Google Patents

Semiconductor light emitting device and manufacturing method thereof Download PDF

Info

Publication number
JP3967088B2
JP3967088B2 JP2001138719A JP2001138719A JP3967088B2 JP 3967088 B2 JP3967088 B2 JP 3967088B2 JP 2001138719 A JP2001138719 A JP 2001138719A JP 2001138719 A JP2001138719 A JP 2001138719A JP 3967088 B2 JP3967088 B2 JP 3967088B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor material
support substrate
carrier confinement
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001138719A
Other languages
Japanese (ja)
Other versions
JP2002335008A (en
Inventor
剛 丸山
和久 石井
賢 笹倉
尚太郎 富田
恵蔵 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2001138719A priority Critical patent/JP3967088B2/en
Publication of JP2002335008A publication Critical patent/JP2002335008A/en
Application granted granted Critical
Publication of JP3967088B2 publication Critical patent/JP3967088B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体発光装置に関し、特にシリコンを用いたフォトダイオードの受光感度が高い波長領域の光の発光に適し、光出力の低下を抑制することが可能な半導体発光装置に関する。
【0002】
【従来の技術】
シリコンを用いたフォトダイオードの受光感度が高い赤外波長領域(波長920nm以下の赤外領域)の光を出力する素子として、ZnドープのGaAs層をAlGaAs層で挟んだダブルへテロ型発光ダイオードが知られている。このダブルへテロ構造は、通常GaAs基板上に形成される。GaAsの発光層で発光した光は、GaAs基板で吸収されてしまう。従って、基板側に光を取り出すことができない。
【0003】
GaAs基板上にn型のAlGaAsクラッド層とp型のGaAs活性層とp型のAlGaAsクラッド層とを液相エピタキシャル成長法により形成し、その後GaAs基板を機械研磨等により除去する技術が知られている(特開昭63−312685号公報の従来技術参照)。しかし、この方法では高効率でかつ高速動作可能な発光素子を得ることが困難である。
【0004】
また、特開昭63−312685号公報に、AlGaAs基板上に、AlGaAsクラッド層とAlGaAsまたはGaAs活性層を有機金属化学気相成長(MOCVD)により形成する技術が開示されている。しかし、AlGaAs基板を用意すると記載されているのみで、AlGaAs基板の製造方法については何ら記載されていない。
【0005】
【発明が解決しようとする課題】
本願発明者らが、AlGaAs基板上に半導体層をエピタキシャル成長させて半導体発光装置を作製したところ、十分な寿命を得ることができないことがわかった。
【0006】
本発明の目的は、従来のものに比べて長寿命の半導体発光装置を提供することである。
【0009】
【課題を解決するための手段】
本発明の一観点によると、半導体材料からなる支持基板と、前記支持基板の上に配置され、前記支持基板の格子定数よりも大きな格子定数を有する半導体材料で形成された層を含むバッファ層と、前記バッファ層の上に配置され、半導体材料で形成された下部キャリア閉込層と、前記下部キャリア閉込層の上に形成され、前記下部キャリア閉込層よりもバンドギャップの小さな半導体材料からなる活性層と、前記活性層の上に形成され、前記活性層よりも大きなバンドギャップを有する半導体材料で形成された上部キャリア閉込層とを有し、前記支持基板、下部キャリア閉込層、及び上部キャリア閉込層が、III族元素としてAl及びGaを含み、V族元素としてAsを含む化合物半導体材料で形成され、前記バッファ層が、In 1−x (Al Ga 1−z As(0<x<1、かつ0≦z≦1)で形成された層を含み、前記活性層が、III族元素としてIn及びGaを含み、V族元素としてAsを含む化合物半導体材料で形成されている半導体発光装置が提供される。
【0010】
支持基板と下部キャリア閉込層との間に、上述のバッファ層を配置することにより、支持基板の結晶欠陥の伝潘を抑制し、結晶性の良いキャリア閉込層及び活性層を形成することができる。
【0013】
本発明の他の観点によると、半導体材料からなる仮基板の表面上に、該仮基板とは異なる半導体材料からなる支持層を、液相エピタキシャル成長させる工程と、前記仮基板を除去し、前記支持層からなる支持基板を残す工程と、前記支持基板の表面上に、該支持基板の格子定数よりも大きな格子定数を有する半導体材料からなる層を含むバッファ層を成長させる工程と、前記バッファ層の上に、活性層、及び該活性層を挟み、該活性層よりもバンドギャップの大きな一対のキャリア閉込層を含む発光構造を形成する工程とを有し、前記仮基板がGaAsで形成され、前記支持層及びキャリア閉込層が、III族元素としてAl及びGaを含み、V族元素としてAsを含む化合物半導体材料で形成され、前記バッファ層が、In 1−x (Al Ga 1−z As(0<x<1、かつ0≦z≦1)で形成された層を含み、前記活性層が、III族元素としてIn及びGaを含み、V族元素としてAsを含む化合物半導体材料で形成されている半導体発光装置の製造方法が提供される。
【0014】
支持基板と下部キャリア閉込層との間に、上述のバッファ層を配置することにより、支持基板の結晶欠陥の伝潘を抑制し、結晶性の良いキャリア閉込層及び活性層を形成することができる。
【0015】
【発明の実施の形態】
図1に、本発明の実施例による半導体発光装置の断面図を示す。高濃度層2と低濃度層3との2層から支持基板4が構成されている。支持基板4は、Znがドープされたp型のAl0.26Ga0.74Asで形成されている。高濃度層2のZn濃度は1×1018cm-3であり、低濃度層3のZn濃度は5×1017cm-3である。また、高濃度層2の厚さは40μmであり、低濃度層3の厚さは110μmである。
【0016】
低濃度層3の表面上に有機金属化学気相成長(MOCVD)により、AlGaAsバッファ層5からGaAsコンタクト層12までの各層が形成されている。バッファ層5は、Znがドープされたp型のAl0.26Ga0.74Asで形成され、その厚さは2μm、そのZn濃度は1×1018cm-3である。
【0017】
下部クラッド層6は、Znがドープされたp型のAl0.32Ga0.68Asで形成され、その厚さは1.0μm、そのZn濃度は1×1018cm-3である。下部キャリア閉込層(CCL層)7は、不純物を意図的にドープしていないAl0.18Ga0.82Asで形成され、その厚さは2〜190nm、より好ましくは10〜50nmである。なお、下部CCL層7のZnのバックグラウンド濃度は5×1016〜1×1017cm-3である。
【0018】
歪量子井戸層(活性層)8は、InGaAsで形成され、その厚さは2.4〜15nm、In組成比は0.12〜0.25である。上部キャリア閉込層9は、不純物を意図的にドープしていないAl0.18Ga0.82Asで形成され、その厚さは2〜190nm、より好ましくは10〜50nmである。なお、上部キャリア閉込層9のSiのバックグラウンド濃度は5×1016〜1×1017cm-3である。上部クラッド層10は、Siがドープされたn型のAl0.32Ga0.68Asで形成され、その厚さは5.5μm、そのSi濃度は1×1018cm-3である。
【0019】
電流拡散層11は、Siがドープされたn型のAl0.18Ga0.82Asで形成され、その厚さは4.5μm、そのSi濃度は1×1018cm-3である。コンタクト層12は、Siがドープされたn型のGaAsで形成され、その厚さは0.1μm、そのSi濃度は2×1018cm-3である。
【0020】
コンタクト層12の上に、下から順番にNi層、Ge層、及びAu層が積層されたn側電極15が形成されている。n側電極15は、リフトオフ法により例えばX字状の平面形状とされる。支持基板4の一部を構成する高濃度層2の表面上に、支持基板4側から順番にAu層とAuZn合金層とが積層されたp側電極16が形成されている。p側電極16は、リフトオフ法により例えばハニカム形状とされる。
【0021】
次に、図2を参照して、上記実施例による半導体発光装置に用いられている下地基板4の製造方法について説明する。
【0022】
図2(A)に示したGaAsからなる仮の基板1を準備する。仮の基板1の主面は、GaAsの(100)面である。また、仮の基板1にはZnがドープされてp型導電性が付与されており、その濃度は2〜5×1019cm-3である。
【0023】
仮の基板1の主面上に、液相エピタキシャル成長(LPE)により、Al0.26Ga0.74Asからなる厚さ40μmの高濃度層2及び厚さ150μmの低濃度層3を順番に成長させる。この2層が支持基板4となる。LPEには、主として温度差法と徐冷法があるが、ここでは、温度差法を採用する。温度差法を採用することにより、支持基板4のAl組成比をほぼ均一にすることができる。成長装置として、例えばスライドボート型のものを用いることができる。高濃度層2及び低濃度層3には、それぞれZn濃度が1×1018cm-3及び5×1017cm-3になるように、成長中にZnがドープされる。
【0024】
用いた成長用溶液は、Ga溶媒中にGaAs、Al及びZnを溶解させたものである。メルト槽内に満たされた成長用溶液の上下方向の温度勾配は、約5℃/cmであり、種結晶が接触する成長用溶液下部の温度が約830〜850℃である。なお、成長用溶液下部の温度及び温度勾配は、成長中ほぼ一定に保持される。
【0025】
図1(B)に示す状態に至るまでの工程を説明する。図1に示したGaAs仮の基板1をエッチングして除去する。これにより、支持基板4のみが残る。GaAsからなる仮の基板1は、アンモニア水と過酸化水素水とを体積比で20:1に混合したエッチング液を用いてエッチングすることができる。なお、アンモニア水の濃度は28重量%であり、過酸化水素水の濃度は31重量%である。
【0026】
次に、低濃度層3の表面を研削し、凹凸を少なくする。さらに、研削された表面を研磨して加工ダメージを除去した後、化学機械研磨(CMP)による最終仕上げを行う。一般に、温度差法で成長させた半導体層は、徐冷法で成長させた半導体に比べて、表面の平坦性が悪い。CMPによる最終仕上げを行うことにより、表面の平坦性を高めることができる。ここまでの工程で、支持基板4が得られる。
【0027】
n側電極15とp側電極16との間に順方向バイアスを印加し、歪み量子井戸層8にキャリアを注入することにより、赤外領域(波長800〜920nm)の発光を生じさせることができる。
【0028】
上記実施例では、AlGaAsからなる支持基板4が、物理的支持力を有する基板となるとともに、MOCVDの種結晶となる。基板材料としてGaAsを用いていないため、図1に示したコンタクト層12側からのみならず、支持基板4側からも光を取り出すことができる。なお、GaAsからなるコンタクト層12は非常に薄いため、後のチップ化工程における酸処理で除去される。このため、光取り出しの障害にはならない。歪量子井戸層8の発光スペクトルのピークを与える波長が、仮の基板1を形成する半導体材料のバンドギャップに相当する波長よりも短い場合に、特に、仮の基板1を除去する効果が高い。
【0029】
また、下部キャリア閉込層7、歪量子井戸層8及び上部キャリア閉込層9がMOCVDで形成されている。このため、これらの層をLPEで形成する場合に比べて、膜厚の均一性を高めることができ、高い発光効率を実現することが可能になる。なお、MOCVDの代わりに分子線エピタキシャル成長(MBE)を用いてもよい。
【0030】
図3に、図1に示した半導体発光装置と同様の方法で作製した支持基板とバッファ層との界面近傍の深さ方向の不純物濃度の2次イオン質量分析(SIMS)結果を示す。横軸は深さ方向の位置を単位「μm」で表し、左縦軸は、炭素原子、及び酸素原子の濃度を単位「原子/cm3」で表し、右縦軸は、Alの2次イオン強度を単位「カウント/秒」で表す。なお、図1に示した実施例による半導体発光装置と図3の測定対象試料では、Alの組成比が異なる。
【0031】
深さ1.38μmの位置に、Alの2次イオン強度の立ち下がりが観測される。この位置が、AlGaAs支持層と、その上にMOCVDにより成長されたAl0.26Ga0.74As層との界面に相当する。支持層とAl0.26Ga0.74As層との界面に、酸素濃度のピークが現れている。
【0032】
図1の半導体発光装置の場合には、支持基板4とバッファ層5とのAlの組成比が同一であるため、その界面に相当する位置にAlの2次イオン強度の段差は現れないが、酸素濃度のピークは現れる。この酸素濃度のピークを検出することにより、支持基板4とバッファ層5との界面を特定することができる。
【0033】
次に、図4及び図5を参照して、図1に示したバッファ層5の種々の変形例について説明する。
【0034】
図4(A)に示したバッファ層5Aは、Znが1×1018cm-3だけドープされたp型のAl0.260.74Asで形成され、その厚さは1μmであり、図1に示したバッファ層5と同一の構造である。図4(B)に示したバッファ層は、厚さ1μmのp型のIn0.005(Al0.26Ga0.740.995As層5Bで構成される。バッファ層5BのZn濃度は1×1018cm-3である。以下、図4(C)〜図5(G)のバッファ層にも、同様にZnが1×1018cm-3だけドープされている。
【0035】
図4(C)に示したバッファ層は、厚さ1μmのIn0.01(Al0.26Ga0.740.99As層で構成される。図4(D)に示したバッファ層は、支持基板4側から順番に厚さ0.2μmのAl0.26Ga0.74As層5Daと厚さ5nmのIn0.12Ga0.88As層5Dbと厚さ5nmのAl0.26Ga0.74As層5Dcとが積層された3層構造を有する。
【0036】
図4(E)に示したバッファ層5においては、最も支持基板4側に厚さ0.2μmのAl0.26Ga0.74As層5Eaが配置されている。その上に、厚さ5nmのIn0.12Ga0.88As層5Ebと厚さ5nmのAl0.26Ga0.74As層5Ecとが交互に積層された量子井戸構造が配置されている。InGaAs層5Ebは3層配置され、AlGaAs層5Ecは2層配置されている。
【0037】
図5(F)に示したバッファ層5においては、最も支持基板4側に厚さ0.2μmのAl0.26Ga0.74As層5Faが配置されている。その上に、厚さ5nmのIn0.12Ga0.88As層5Fbと厚さ5nmのAl0.26Ga0.74As層5Fcとが交互に積層された量子井戸構造が配置されている。InGaAs層5Fbは5層配置され、AlGaAs層5Fcは4層配置されている。
【0038】
図5(G)に示したバッファ層5においては、最も支持基板4側に厚さ0.2μmのAl0.26Ga0.74As層5Gaが配置されている。その上に、厚さ5nmのIn0.12Ga0.88As層5Gbと厚さ5nmのAl0.26Ga0.74As層5Gcとが交互に積層されている。InGaAs層5Gbは5層配置され、AlGaAs層5Gcは4層配置されている。
【0039】
その上に、厚さ0.2μmのAl0.26Ga0.74As層5Gdが配置されている。さらにその上に、厚さ5nmのIn0.12Ga0.88As層5Geと厚さ5nmのAl0.26Ga0.74As層5Gfとが交互に積層されている。InGaAs層5Geは5層配置され、AlGaAs層5Gfは4層配置されている。
【0040】
図4(A)〜図5(G)に示された構造の試料を、それぞれ試料A〜Gと呼ぶこととする。
【0041】
図6に、試料A〜Gの通電時間と規格化光出力との関係を示す。横軸は、通電時間を単位「時間」で表し、縦軸は規格化光出力を表す。規格化光出力は、各試料の光出力の初期値を100とした相対的な値である。図中の曲線A〜Gは、それぞれ試料A〜Gの規格化光出力を示す。なお、比較のために、図4(A)のAlGaAs層5Aの厚さを0.2μm(支持基板とバッファ層との界面から活性層の下面までの距離が0.2μm+1.0μm+2〜190nm)とした半導体発光装置(比較例)の規格化光出力を曲線Rで示す。バイアス電流は100mAであり、各試料は一辺が370μm×370μmの正方形状である。
【0042】
比較例の光出力は、通電時間が増加するに従って、大幅に低下する。長時間通電後の試料を観察すると、光出力面内に発光していないダークスポットが存在することがわかった。LPEにより作製した支持基板4の結晶性が悪く、結晶欠陥の多い部分にダークスポットが発生すると考えられる。
【0043】
試料Aは、比較例に較べて光出力の低下が抑制されている。これは、MOCVDで形成されるバッファ層5Aを厚くしたことにより、支持基板4内の結晶欠陥の一部はバッファ層5Aの上面まで伝潘せず、下部クラッド層6よりも上の層の結晶性が改善されたためと考えられる。このように、支持基板4と同一の半導体材料からなるバッファ層を2μm以上形成することにより、光出力の低下を抑制することができる。なお、支持基板4とバッファ層5Aとの界面から活性層(歪量子井戸層8)の下面までの距離を2μm以上としても同様の効果が期待される。
【0044】
試料B及びCの構造を採用することにより、曲線B及びCで示すように光出力の低下を抑制できることがわかる。これは、バッファ層にInを添加したことにより、結晶欠陥の伝潘が抑制され、結晶性が改善されたためと考えられる。
【0045】
試料D〜Gの構造を採用しても、曲線D〜Gで示したように光出力の低下を抑制できることがわかる。これは、バッファ層5内にInGaAs層を挿入したことにより、結晶欠陥の伝潘が抑制され、結晶性が改善されたためと考えられる。なお、InGaAs層の厚さは、格子定数の相違を吸収してエピタキシャル成長し得る最大膜厚(臨界膜厚)以下にする必要がある。InGaAs層は、図4(D)に示したように単層にしてもよいし、図4(E)〜図5(G)に示したように複数層にしてもよい。
【0046】
InAlGaAsやInGaAsの格子定数は、AlGaAsの格子定数よりも大きい。このように、支持基板と下部クラッド層との間に、支持基板の格子定数よりも大きな格子定数を有する半導体材料からなるバッファ層を挿入することにより、その上に成長される半導体層の結晶性を高め、光出力の低下を抑制することができる。なお、下部クラッド層、下部キャリア閉込層、上部キャリア閉込層、及び上部クラッド層は、支持基板にほぼ格子整合している。
【0047】
支持基板と下部クラッド層との間に挿入されるバッファ層のバンドギャップは、支持基板や下部クラッド層のバンドギャップとは異なる。このため、支持基板とバッファ層との界面やバッファ層と下部クラッド層との界面等にポテンシャル障壁が現れる。このポテンシャル障壁によって画定されるポテンシャル井戸にキャリアが蓄積されることによる遮断周波数の低下が懸念される。
【0048】
図7に、比較例、試料E、F及びGの遮断周波数を示す。横軸は試料を表し、縦軸は遮断周波数を単位「MHz」で表す。図中の丸記号及び三角記号は、それぞれバイアス電流を100mA及び50mAとした時の遮断周波数を示す。
【0049】
試料E、F、及びGのInGaAs層の数は、それぞれ3層、5層、及び10層である。InGaAs層の数が多くなるほど、遮断周波数の低下が顕著であることがわかる。試料E及びFは、バイアス電流を100mAにすることにより、遮断周波数を70MHz以上にすることができる。従って、100Mbpsの通信速度を実現するためには、バッファ層中のInGaAs層を5層以下とすることが好ましい。なお、試料A〜Dの遮断周波数は、いずれも試料Eの遮断周波数よりも高くなった。
【0050】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0051】
【発明の効果】
以上説明したように、本発明によれば、支持基板上に、支持基板と同一組成の半導体材料からなるバッファ層を形成し、支持基板とバッファ層との界面から活性層の下面までの距離を2μm以上とすることにより、支持基板に内在する結晶欠陥の影響を軽減することができる。また、支持基板上に、支持基板の格子定数よりも大きな格子定数を有するバッファ層を形成し、その上に所望の半導体層を成長させることにより、支持基板に内在する結晶欠陥の影響を軽減することができる。このようなバッファ層上に発光構造を形成することにより、半導体発光装置の光出力の低下を防止することができる。
【図面の簡単な説明】
【図1】本発明の実施例による半導体発光装置の断面図である。
【図2】本発明の実施例による半導体発光装置の支持基板の作製方法を説明するための基板の断面図である。
【図3】GaAs仮基板上にLPEによりAlGaAs層を形成し、その上にMOCVDによりAlGaAsを形成した積層構造のSIMS分析結果を示すグラフである。
【図4】実施例による半導体発光装置のバッファ層の構成例を示す断面図である。
【図5】実施例による半導体発光装置のバッファ層の構成例を示す断面図である。
【図6】実施例及び比較例による半導体発光装置の通電時間と規格化光出力との関係を示すグラフである。
【図7】実施例及び比較例による半導体発光装置の遮断周波数を示すグラフである。
【符号の説明】
1 GaAsからなる仮基板
2 AlGaAs高濃度層
3 AlGaAs低濃度層
4 支持基板
5 バッファ層
6 AlGaAs下部クラッド層
7 AlGaAs下部キャリア閉込層
8 AlGaAs活性層
9 AlGaAs上部キャリア閉込層
10 AlGaAs上部クラッド層
11 AlGaAs電流拡散層
12 GaAsコンタクト層
15 p側電極
16 n側電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor light-emitting device, and more particularly to a semiconductor light-emitting device that is suitable for light emission in a wavelength region where the light receiving sensitivity of a photodiode using silicon is high and can suppress a decrease in light output.
[0002]
[Prior art]
As a device that outputs light in an infrared wavelength region (infrared region having a wavelength of 920 nm or less) with a high light receiving sensitivity of a photodiode using silicon, a double hetero-type light emitting diode in which a Zn-doped GaAs layer is sandwiched between AlGaAs layers is used. Are known. This double heterostructure is usually formed on a GaAs substrate. The light emitted from the GaAs light emitting layer is absorbed by the GaAs substrate. Therefore, light cannot be extracted to the substrate side.
[0003]
A technique is known in which an n-type AlGaAs cladding layer, a p-type GaAs active layer, and a p-type AlGaAs cladding layer are formed on a GaAs substrate by liquid phase epitaxy, and then the GaAs substrate is removed by mechanical polishing or the like. (Refer to the prior art of JP-A-63-312585). However, with this method, it is difficult to obtain a light-emitting element that can operate at high speed at high efficiency.
[0004]
Japanese Patent Application Laid-Open No. 63-312585 discloses a technique for forming an AlGaAs cladding layer and an AlGaAs or GaAs active layer on an AlGaAs substrate by metal organic chemical vapor deposition (MOCVD). However, it only describes that an AlGaAs substrate is prepared, and does not describe any method for manufacturing the AlGaAs substrate.
[0005]
[Problems to be solved by the invention]
When the inventors of the present invention fabricated a semiconductor light emitting device by epitaxially growing a semiconductor layer on an AlGaAs substrate, it was found that a sufficient lifetime could not be obtained.
[0006]
An object of the present invention is to provide a semiconductor light emitting device that has a longer life than conventional ones.
[0009]
[Means for Solving the Problems]
According to an aspect of the present invention, a support substrate made of a semiconductor material, and a buffer layer including a layer disposed on the support substrate and formed of a semiconductor material having a lattice constant larger than the lattice constant of the support substrate; A lower carrier confinement layer disposed on the buffer layer and formed of a semiconductor material; and a semiconductor material formed on the lower carrier confinement layer and having a smaller band gap than the lower carrier confinement layer. an active layer formed, is formed on the active layer, have a upper carrier confinement layer formed of a semiconductor material having a larger band gap than the active layer, the supporting substrate, a lower carrier confinement layer, and upper carrier confinement layer comprises Al and Ga as group III elements, formed of a compound semiconductor material containing as as group V element, wherein the buffer layer is an in 1-x Al z Ga 1-z) comprises a layer formed by x As (0 <x <1 , and 0 ≦ z ≦ 1), said active layer comprises In and Ga as group III elements, group V elements A semiconductor light emitting device formed of a compound semiconductor material containing As is provided.
[0010]
By disposing the above buffer layer between the support substrate and the lower carrier confinement layer, the propagation of crystal defects in the support substrate is suppressed, and a carrier confinement layer and an active layer with good crystallinity are formed. Can do.
[0013]
According to another aspect of the present invention, a step of liquid phase epitaxial growth of a support layer made of a semiconductor material different from the temporary substrate on the surface of the temporary substrate made of a semiconductor material, removing the temporary substrate, and supporting the support Leaving a support substrate made of a layer, growing a buffer layer including a layer made of a semiconductor material having a lattice constant larger than the lattice constant of the support substrate on the surface of the support substrate; and above, the active layer, and sandwich the active layer than the active layer have a forming a light emitting structure including a large pair of carrier confinement layer of the band gap, the temporary substrate is formed by GaAs, the support layer and carrier confinement layer comprises Al and Ga as group III elements, formed of a compound semiconductor material containing as as group V element, wherein the buffer layer is an in 1-x (Al Ga 1-z) comprises a layer formed by x As (0 <x <1 , and 0 ≦ z ≦ 1), said active layer comprises In and Ga as group III elements, As as group V element A method for manufacturing a semiconductor light emitting device formed of a compound semiconductor material is provided.
[0014]
By disposing the above buffer layer between the support substrate and the lower carrier confinement layer, the propagation of crystal defects in the support substrate is suppressed, and a carrier confinement layer and an active layer with good crystallinity are formed. Can do.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a sectional view of a semiconductor light emitting device according to an embodiment of the present invention. The support substrate 4 is composed of two layers of the high concentration layer 2 and the low concentration layer 3. The support substrate 4 is formed of p-type Al 0.26 Ga 0.74 As doped with Zn. The high concentration layer 2 has a Zn concentration of 1 × 10 18 cm −3 , and the low concentration layer 3 has a Zn concentration of 5 × 10 17 cm −3 . The high concentration layer 2 has a thickness of 40 μm, and the low concentration layer 3 has a thickness of 110 μm.
[0016]
Each layer from the AlGaAs buffer layer 5 to the GaAs contact layer 12 is formed on the surface of the low concentration layer 3 by metal organic chemical vapor deposition (MOCVD). The buffer layer 5 is made of Zn-doped p-type Al 0.26 Ga 0.74 As, and has a thickness of 2 μm and a Zn concentration of 1 × 10 18 cm −3 .
[0017]
The lower cladding layer 6 is formed of p-type Al 0.32 Ga 0.68 As doped with Zn, has a thickness of 1.0 μm, and a Zn concentration of 1 × 10 18 cm −3 . The lower carrier confinement layer (CCL layer) 7 is formed of Al 0.18 Ga 0.82 As not intentionally doped with impurities, and has a thickness of 2 to 190 nm, more preferably 10 to 50 nm. The background concentration of Zn in the lower CCL layer 7 is 5 × 10 16 to 1 × 10 17 cm −3 .
[0018]
The strain quantum well layer (active layer) 8 is made of InGaAs, and has a thickness of 2.4 to 15 nm and an In composition ratio of 0.12 to 0.25. The upper carrier confinement layer 9 is made of Al 0.18 Ga 0.82 As not intentionally doped with impurities, and has a thickness of 2 to 190 nm, more preferably 10 to 50 nm. The Si background concentration of the upper carrier confinement layer 9 is 5 × 10 16 to 1 × 10 17 cm −3 . The upper cladding layer 10 is made of Si-doped n-type Al 0.32 Ga 0.68 As, has a thickness of 5.5 μm, and a Si concentration of 1 × 10 18 cm −3 .
[0019]
The current spreading layer 11 is formed of n-type Al 0.18 Ga 0.82 As doped with Si, has a thickness of 4.5 μm, and has a Si concentration of 1 × 10 18 cm −3 . The contact layer 12 is made of n-type GaAs doped with Si, and has a thickness of 0.1 μm and a Si concentration of 2 × 10 18 cm −3 .
[0020]
On the contact layer 12, an n-side electrode 15 in which a Ni layer, a Ge layer, and an Au layer are stacked in order from the bottom is formed. The n-side electrode 15 has, for example, an X-shaped planar shape by a lift-off method. A p-side electrode 16 in which an Au layer and an AuZn alloy layer are sequentially stacked from the support substrate 4 side is formed on the surface of the high concentration layer 2 constituting a part of the support substrate 4. The p-side electrode 16 is formed in, for example, a honeycomb shape by a lift-off method.
[0021]
Next, with reference to FIG. 2, a method of manufacturing the base substrate 4 used in the semiconductor light emitting device according to the above embodiment will be described.
[0022]
A temporary substrate 1 made of GaAs shown in FIG. The main surface of the temporary substrate 1 is a (100) surface of GaAs. The temporary substrate 1 is doped with Zn to give p-type conductivity, and its concentration is 2 to 5 × 10 19 cm −3 .
[0023]
On the main surface of the temporary substrate 1, a high-concentration layer 2 having a thickness of 40 μm and a low-concentration layer 3 having a thickness of 150 μm made of Al 0.26 Ga 0.74 As are sequentially grown by liquid phase epitaxial growth (LPE). These two layers become the support substrate 4. LPE mainly includes a temperature difference method and a slow cooling method, but here, a temperature difference method is adopted. By adopting the temperature difference method, the Al composition ratio of the support substrate 4 can be made substantially uniform. As the growth apparatus, for example, a slide boat type can be used. The high-concentration layer 2 and the low-concentration layer 3 are doped with Zn during growth so that the Zn concentrations are 1 × 10 18 cm −3 and 5 × 10 17 cm −3 , respectively.
[0024]
The growth solution used is a solution in which GaAs, Al and Zn are dissolved in a Ga solvent. The temperature gradient in the vertical direction of the growth solution filled in the melt tank is about 5 ° C./cm, and the temperature at the bottom of the growth solution in contact with the seed crystal is about 830 to 850 ° C. Note that the temperature and temperature gradient in the lower portion of the growth solution are kept substantially constant during the growth.
[0025]
Processes up to the state shown in FIG. The temporary GaAs substrate 1 shown in FIG. 1 is removed by etching. As a result, only the support substrate 4 remains. The temporary substrate 1 made of GaAs can be etched using an etching solution in which ammonia water and hydrogen peroxide water are mixed at a volume ratio of 20: 1. The concentration of ammonia water is 28% by weight, and the concentration of hydrogen peroxide water is 31% by weight.
[0026]
Next, the surface of the low concentration layer 3 is ground to reduce unevenness. Further, the ground surface is polished to remove processing damage, and then final finishing is performed by chemical mechanical polishing (CMP). In general, a semiconductor layer grown by a temperature difference method has poor surface flatness compared to a semiconductor grown by a slow cooling method. By performing the final finishing by CMP, the flatness of the surface can be improved. The support substrate 4 is obtained through the steps so far.
[0027]
By applying a forward bias between the n-side electrode 15 and the p-side electrode 16 and injecting carriers into the strained quantum well layer 8, light emission in the infrared region (wavelength 800 to 920 nm) can be generated. .
[0028]
In the above embodiment, the support substrate 4 made of AlGaAs serves as a substrate having physical support force and also serves as a seed crystal for MOCVD. Since GaAs is not used as the substrate material, light can be extracted not only from the contact layer 12 side shown in FIG. 1 but also from the support substrate 4 side. Since the contact layer 12 made of GaAs is very thin, it is removed by acid treatment in a later chip forming process. For this reason, it does not become an obstacle of light extraction. The effect of removing the temporary substrate 1 is particularly high when the wavelength giving the peak of the emission spectrum of the strained quantum well layer 8 is shorter than the wavelength corresponding to the band gap of the semiconductor material forming the temporary substrate 1.
[0029]
The lower carrier confinement layer 7, the strained quantum well layer 8, and the upper carrier confinement layer 9 are formed by MOCVD. For this reason, compared with the case where these layers are formed by LPE, the uniformity of the film thickness can be increased, and high luminous efficiency can be realized. Note that molecular beam epitaxial growth (MBE) may be used instead of MOCVD.
[0030]
FIG. 3 shows secondary ion mass spectrometry (SIMS) results of the impurity concentration in the depth direction in the vicinity of the interface between the support substrate and the buffer layer manufactured by the same method as the semiconductor light emitting device shown in FIG. The horizontal axis represents the position in the depth direction in the unit “μm”, the left vertical axis represents the concentration of carbon atoms and oxygen atoms in the unit “atom / cm 3 ”, and the right vertical axis represents the secondary ion of Al. Intensity is expressed in units of “counts / second”. The semiconductor light emitting device according to the embodiment shown in FIG. 1 and the sample to be measured shown in FIG. 3 have different Al composition ratios.
[0031]
A fall in the secondary ion intensity of Al is observed at a depth of 1.38 μm. This position corresponds to the interface between the AlGaAs support layer and the Al 0.26 Ga 0.74 As layer grown thereon by MOCVD. A peak of oxygen concentration appears at the interface between the support layer and the Al 0.26 Ga 0.74 As layer.
[0032]
In the case of the semiconductor light emitting device of FIG. 1, since the Al composition ratio of the support substrate 4 and the buffer layer 5 is the same, a step in the secondary ion intensity of Al does not appear at a position corresponding to the interface. The peak of oxygen concentration appears. By detecting this peak of oxygen concentration, the interface between the support substrate 4 and the buffer layer 5 can be specified.
[0033]
Next, various modifications of the buffer layer 5 shown in FIG. 1 will be described with reference to FIGS.
[0034]
The buffer layer 5A shown in FIG. 4A is formed of p-type Al 0.26 a 0.74 As doped with Zn by 1 × 10 18 cm −3 , and its thickness is 1 μm, and is shown in FIG. The buffer layer 5 has the same structure. The buffer layer shown in FIG. 4B is composed of a p-type In 0.005 (Al 0.26 Ga 0.74 ) 0.995 As layer 5B having a thickness of 1 μm. The Zn concentration of the buffer layer 5B is 1 × 10 18 cm −3 . Hereinafter, the buffer layer of FIGS. 4C to 5G is similarly doped with Zn by 1 × 10 18 cm −3 .
[0035]
The buffer layer shown in FIG. 4C is composed of an In 0.01 (Al 0.26 Ga 0.74 ) 0.99 As layer having a thickness of 1 μm. The buffer layer shown in FIG. 4D is composed of an Al 0.26 Ga 0.74 As layer 5Da having a thickness of 0.2 μm, an In 0.12 Ga 0.88 As layer 5Db having a thickness of 5 nm, and an Al layer having a thickness of 5 nm in this order from the support substrate 4 side. It has a three-layer structure in which a 0.26 Ga 0.74 As layer 5Dc is laminated.
[0036]
In the buffer layer 5 shown in FIG. 4E, an Al 0.26 Ga 0.74 As layer 5Ea having a thickness of 0.2 μm is disposed closest to the support substrate 4 side. A quantum well structure in which an In 0.12 Ga 0.88 As layer 5Eb having a thickness of 5 nm and an Al 0.26 Ga 0.74 As layer 5Ec having a thickness of 5 nm are alternately stacked is disposed thereon. Three InGaAs layers 5Eb are arranged, and two AlGaAs layers 5Ec are arranged.
[0037]
In the buffer layer 5 shown in FIG. 5F, an Al 0.26 Ga 0.74 As layer 5Fa having a thickness of 0.2 μm is disposed closest to the support substrate 4 side. A quantum well structure in which an In 0.12 Ga 0.88 As layer 5Fb having a thickness of 5 nm and an Al 0.26 Ga 0.74 As layer 5Fc having a thickness of 5 nm are alternately stacked is disposed thereon. Five InGaAs layers 5Fb are arranged, and four AlGaAs layers 5Fc are arranged.
[0038]
In the buffer layer 5 shown in FIG. 5G, an Al 0.26 Ga 0.74 As layer 5Ga having a thickness of 0.2 μm is disposed closest to the support substrate 4 side. On top of this, 5 nm thick In 0.12 Ga 0.88 As layers 5 Gb and 5 nm thick Al 0.26 Ga 0.74 As layers 5 Gc are alternately stacked. Five InGaAs layers 5Gb are arranged, and four AlGaAs layers 5Gc are arranged.
[0039]
On top of this, an Al 0.26 Ga 0.74 As layer 5Gd having a thickness of 0.2 μm is disposed. Furthermore, an In 0.12 Ga 0.88 As layer 5Ge having a thickness of 5 nm and an Al 0.26 Ga 0.74 As layer 5Gf having a thickness of 5 nm are alternately stacked thereon. Five InGaAs layers 5Ge are arranged, and four AlGaAs layers 5Gf are arranged.
[0040]
The samples having the structure shown in FIGS. 4A to 5G are referred to as samples A to G, respectively.
[0041]
FIG. 6 shows the relationship between the energization time of samples A to G and the normalized light output. The horizontal axis represents the energization time in the unit “time”, and the vertical axis represents the normalized light output. The normalized light output is a relative value where the initial value of the light output of each sample is 100. Curves A to G in the figure show the normalized light outputs of samples A to G, respectively. For comparison, the thickness of the AlGaAs layer 5A in FIG. 4A is 0.2 μm (the distance from the interface between the support substrate and the buffer layer to the lower surface of the active layer is 0.2 μm + 1.0 μm + 2 to 190 nm). The normalized light output of the semiconductor light emitting device (comparative example) is shown by a curve R. The bias current is 100 mA, and each sample has a square shape with one side of 370 μm × 370 μm.
[0042]
The light output of the comparative example decreases significantly as the energization time increases. Observation of the sample after energization for a long time revealed that there was a dark spot that did not emit light in the light output surface. It is considered that the support substrate 4 manufactured by LPE has poor crystallinity, and dark spots are generated in a portion with many crystal defects.
[0043]
In Sample A, a decrease in light output is suppressed as compared with the comparative example. This is because part of the crystal defects in the support substrate 4 does not propagate to the upper surface of the buffer layer 5A by increasing the thickness of the buffer layer 5A formed by MOCVD, and the crystal above the lower cladding layer 6 is crystallized. This is thought to be because of improved sex. Thus, by forming a buffer layer made of the same semiconductor material as that of the support substrate 4 to 2 μm or more, it is possible to suppress a decrease in light output. The same effect is expected even when the distance from the interface between the support substrate 4 and the buffer layer 5A to the lower surface of the active layer (strained quantum well layer 8) is 2 μm or more.
[0044]
By adopting the structures of Samples B and C, it can be seen that the decrease in light output can be suppressed as shown by curves B and C. This is presumably because the propagation of crystal defects was suppressed and the crystallinity was improved by adding In to the buffer layer.
[0045]
It can be seen that even if the structures of the samples D to G are employed, a decrease in light output can be suppressed as shown by the curves D to G. This is presumably because the propagation of crystal defects was suppressed and the crystallinity was improved by inserting an InGaAs layer in the buffer layer 5. The thickness of the InGaAs layer needs to be equal to or less than the maximum film thickness (critical film thickness) capable of absorbing the difference in lattice constant and epitaxially growing. The InGaAs layer may be a single layer as shown in FIG. 4D or a plurality of layers as shown in FIGS. 4E to 5G.
[0046]
The lattice constant of InAlGaAs or InGaAs is larger than the lattice constant of AlGaAs. Thus, by inserting a buffer layer made of a semiconductor material having a lattice constant larger than the lattice constant of the support substrate between the support substrate and the lower cladding layer, the crystallinity of the semiconductor layer grown thereon And lowering of the light output can be suppressed. The lower cladding layer, the lower carrier confinement layer, the upper carrier confinement layer, and the upper clad layer are substantially lattice-matched to the support substrate.
[0047]
The band gap of the buffer layer inserted between the support substrate and the lower clad layer is different from the band gap of the support substrate or the lower clad layer. For this reason, potential barriers appear at the interface between the support substrate and the buffer layer, the interface between the buffer layer and the lower cladding layer, or the like. There is a concern that the cutoff frequency is lowered due to the accumulation of carriers in the potential well defined by the potential barrier.
[0048]
FIG. 7 shows the cutoff frequencies of the comparative example and samples E, F, and G. The horizontal axis represents the sample, and the vertical axis represents the cut-off frequency in the unit “MHz”. Circle symbols and triangle symbols in the figure indicate cutoff frequencies when the bias current is 100 mA and 50 mA, respectively.
[0049]
Samples E, F, and G have three, five, and ten InGaAs layers, respectively. It can be seen that as the number of InGaAs layers increases, the cutoff frequency decreases more significantly. Samples E and F can have a cut-off frequency of 70 MHz or higher by setting the bias current to 100 mA. Therefore, in order to realize a communication speed of 100 Mbps, it is preferable that the number of InGaAs layers in the buffer layer is 5 or less. Note that the cutoff frequencies of Samples A to D were all higher than the cutoff frequency of Sample E.
[0050]
Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
[0051]
【The invention's effect】
As described above, according to the present invention, a buffer layer made of a semiconductor material having the same composition as the support substrate is formed on the support substrate, and the distance from the interface between the support substrate and the buffer layer to the lower surface of the active layer is increased. By setting it to 2 μm or more, the influence of crystal defects inherent in the support substrate can be reduced. Further, a buffer layer having a lattice constant larger than that of the support substrate is formed on the support substrate, and a desired semiconductor layer is grown on the buffer layer, thereby reducing the influence of crystal defects inherent in the support substrate. be able to. By forming a light emitting structure on such a buffer layer, it is possible to prevent a decrease in light output of the semiconductor light emitting device.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of a substrate for explaining a method of manufacturing a support substrate of a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 3 is a graph showing SIMS analysis results of a laminated structure in which an AlGaAs layer is formed by LPE on a GaAs temporary substrate and AlGaAs is formed thereon by MOCVD.
FIG. 4 is a cross-sectional view illustrating a configuration example of a buffer layer of a semiconductor light emitting device according to an example.
FIG. 5 is a cross-sectional view illustrating a configuration example of a buffer layer of a semiconductor light emitting device according to an example.
FIG. 6 is a graph showing a relationship between energization time and normalized light output of semiconductor light emitting devices according to examples and comparative examples.
FIG. 7 is a graph showing cutoff frequencies of semiconductor light emitting devices according to examples and comparative examples.
[Explanation of symbols]
1 Temporary substrate made of GaAs 2 AlGaAs high concentration layer 3 AlGaAs low concentration layer 4 Support substrate 5 Buffer layer 6 AlGaAs lower cladding layer 7 AlGaAs lower carrier confinement layer 8 AlGaAs active layer 9 AlGaAs upper carrier confinement layer 10 AlGaAs upper clad layer 11 AlGaAs current diffusion layer 12 GaAs contact layer 15 p-side electrode 16 n-side electrode

Claims (2)

半導体材料からなる支持基板と、
前記支持基板の上に配置され、前記支持基板の格子定数よりも大きな格子定数を有する半導体材料で形成された層を含むバッファ層と、
前記バッファ層の上に配置され、半導体材料で形成された下部キャリア閉込層と、
前記下部キャリア閉込層の上に形成され、前記下部キャリア閉込層よりもバンドギャップの小さな半導体材料からなる活性層と、
前記活性層の上に形成され、前記活性層よりも大きなバンドギャップを有する半導体材料で形成された上部キャリア閉込層と
を有し、
前記支持基板、下部キャリア閉込層、及び上部キャリア閉込層が、III族元素としてAl及びGaを含み、V族元素としてAsを含む化合物半導体材料で形成され、前記バッファ層が、In 1−x (Al Ga 1−z As(0<x<1、かつ0≦z≦1)で形成された層を含み、前記活性層が、III族元素としてIn及びGaを含み、V族元素としてAsを含む化合物半導体材料で形成されている半導体発光装置。
A support substrate made of a semiconductor material;
A buffer layer including a layer disposed on the support substrate and formed of a semiconductor material having a lattice constant larger than that of the support substrate;
A lower carrier confinement layer disposed on the buffer layer and formed of a semiconductor material;
An active layer formed on the lower carrier confinement layer and made of a semiconductor material having a smaller band gap than the lower carrier confinement layer;
Wherein formed on the active layer, it has a upper carrier confinement layer formed of a semiconductor material having a larger band gap than the active layer,
The support substrate, the lower carrier confinement layer, and the upper carrier confinement layer are formed of a compound semiconductor material including Al and Ga as a group III element and As as a group V element, and the buffer layer includes an In 1− comprising a layer formed by x (Al z Ga 1-z ) x as (0 <x <1, and 0 ≦ z ≦ 1), said active layer comprises in and Ga as group III elements, V group A semiconductor light emitting device formed of a compound semiconductor material containing As as an element .
半導体材料からなる仮基板の表面上に、該仮基板とは異なる半導体材料からなる支持層を、液相エピタキシャル成長させる工程と、
前記仮基板を除去し、前記支持層からなる支持基板を残す工程と、
前記支持基板の表面上に、該支持基板の格子定数よりも大きな格子定数を有する半導体材料からなる層を含むバッファ層を成長させる工程と、
前記バッファ層の上に、活性層、及び該活性層を挟み、該活性層よりもバンドギャップの大きな一対のキャリア閉込層を含む発光構造を形成する工程と
を有し、
前記仮基板がGaAsで形成され、前記支持層及びキャリア閉込層が、III族元素としてAl及びGaを含み、V族元素としてAsを含む化合物半導体材料で形成され、前記バッファ層が、In 1−x (Al Ga 1−z As(0<x<1、かつ0≦z≦1)で形成された層を含み、前記活性層が、III族元素としてIn及びGaを含み、V族元素としてAsを含む化合物半導体材料で形成されている半導体発光装置の製造方法。
A step of liquid phase epitaxial growth of a support layer made of a semiconductor material different from the temporary substrate on the surface of the temporary substrate made of a semiconductor material;
Removing the temporary substrate and leaving a support substrate comprising the support layer;
Growing a buffer layer including a layer made of a semiconductor material having a lattice constant larger than the lattice constant of the support substrate on the surface of the support substrate;
On the buffer layer, the active layer, and sandwiching the active layer, have a forming a light emitting structure including a large pair of carrier confinement layer of a band gap than the active layer,
The temporary substrate is made of GaAs, the support layer and the carrier confinement layer are made of a compound semiconductor material containing Al and Ga as group III elements and As as a group V element, and the buffer layer is made of In 1. comprising a layer formed by -x (Al z Ga 1-z ) x as (0 <x <1, and 0 ≦ z ≦ 1), said active layer comprises in and Ga as group III elements, V A method of manufacturing a semiconductor light emitting device formed of a compound semiconductor material containing As as a group element .
JP2001138719A 2001-05-09 2001-05-09 Semiconductor light emitting device and manufacturing method thereof Expired - Fee Related JP3967088B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001138719A JP3967088B2 (en) 2001-05-09 2001-05-09 Semiconductor light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001138719A JP3967088B2 (en) 2001-05-09 2001-05-09 Semiconductor light emitting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002335008A JP2002335008A (en) 2002-11-22
JP3967088B2 true JP3967088B2 (en) 2007-08-29

Family

ID=18985612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001138719A Expired - Fee Related JP3967088B2 (en) 2001-05-09 2001-05-09 Semiconductor light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3967088B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059873A (en) * 2005-07-26 2007-03-08 Sharp Corp Semiconductor light emitting device and its manufacturing method
JP2009088160A (en) * 2007-09-28 2009-04-23 Dowa Electronics Materials Co Ltd Light emitting diode and manufacturing method thereof
JP4605291B2 (en) 2008-06-03 2011-01-05 住友電気工業株式会社 AlxGa (1-x) As substrate, infrared LED epitaxial wafer, infrared LED, AlxGa (1-x) As substrate manufacturing method, infrared LED epitaxial wafer manufacturing method, and infrared LED manufacturing method
JP2010226067A (en) * 2008-06-03 2010-10-07 Sumitomo Electric Ind Ltd AlxGa(1-x)As SUBSTRATE, EPITAXIAL WAFER FOR INFRARED LED, INFRARED LED, METHOD OF MANUFACTURING AlxGa(1-x)As SUBSTRATE, METHOD OF MANUFACTURING EPITAXIAL WAFER FOR INFRARED LED, AND METHOD OF MANUFACTURING INFRARED LED
JP2010016353A (en) * 2008-06-03 2010-01-21 Sumitomo Electric Ind Ltd AlxGa(1-x)As SUBSTRATE, EPITAXIAL WAFER FOR INFRARED LED, INFRARED LED, METHOD OF MANUFACTURING AlxGa(1-x)As SUBSTRATE, METHOD OF MANUFACTURING EPITAXIAL WAFER FOR INFRARED LED, AND METHOD OF MANUFACTURING INFRARED LED

Also Published As

Publication number Publication date
JP2002335008A (en) 2002-11-22

Similar Documents

Publication Publication Date Title
US11348908B2 (en) Contact architectures for tunnel junction devices
JP5496104B2 (en) Contact for semiconductor light emitting devices
JP4794558B2 (en) Method for fabricating a horizontal semiconductor device
EP1326290A2 (en) Method of fabricating semiconductor structures
US6855959B2 (en) Nitride based semiconductor photo-luminescent device
JP5912217B2 (en) Semiconductor light emitting device
US7773649B2 (en) Semiconductor laser diode having wafer-bonded structure and method of fabricating the same
US20130105836A1 (en) Light emitting element, method of manufacturing the same, and light emitting device
JP2007066981A (en) Semiconductor device
US7084422B2 (en) Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers
JP2010016353A (en) AlxGa(1-x)As SUBSTRATE, EPITAXIAL WAFER FOR INFRARED LED, INFRARED LED, METHOD OF MANUFACTURING AlxGa(1-x)As SUBSTRATE, METHOD OF MANUFACTURING EPITAXIAL WAFER FOR INFRARED LED, AND METHOD OF MANUFACTURING INFRARED LED
JP2010021576A (en) Method of manufacturing semiconductor device
TWI766814B (en) Manufacturing method of semiconductor optical element
JP5205114B2 (en) Manufacturing method of semiconductor device
JPH08307013A (en) Semiconductor laser device and its manufacture
JP3872398B2 (en) Light emitting device manufacturing method and light emitting device
JP4121551B2 (en) Light emitting device manufacturing method and light emitting device
JP3967088B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2006294818A (en) Manufacturing method of compound semiconductor device
JP4605291B2 (en) AlxGa (1-x) As substrate, infrared LED epitaxial wafer, infrared LED, AlxGa (1-x) As substrate manufacturing method, infrared LED epitaxial wafer manufacturing method, and infrared LED manufacturing method
JP2002324913A (en) Iii nitride semiconductor and method of manufacturing the same, and semiconductor device and method of manufacturing the same
US6900467B2 (en) Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers
US4989050A (en) Self aligned, substrate emitting LED
JP4108439B2 (en) Light emitting device manufacturing method and light emitting device
JP3937290B2 (en) Manufacturing method of semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070530

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees