JP3967083B2

JP3967083B2 - Semiconductor photo detector

Info

Publication number: JP3967083B2
Application number: JP2001049868A
Authority: JP
Inventors: 浩史濱崎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-03-22
Filing date: 2001-02-26
Publication date: 2007-08-29
Anticipated expiration: 2021-02-26
Also published as: JP2001339095A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体受光素子に係わり、特に光通信や光伝送技術における半導体受光素子に関する。
【０００２】
【従来の技術】
半導体を利用した機器、例えばコンピュータや通信機器において、機器に搭載されるＩＣ等の半導体素子は年々大容量化してきている。それに伴い、信号伝送手段の大容量化が求められている。その傾向は通信の端末コンピュータの周辺機器にも及んでおり、ますます大容量の記憶装置が必要とされてきている。特に、可搬性がある光ディスクはますます需要が増え、ますますその大容量性が求められており、さまざまな方式が研究開発されている。
【０００３】
その中でも実用化が進んできているのが、光源の波長を短波長化することにより記録スポットの面積を小さくする方式である。この方式には、青色の半導体レーザを用いたシステムが有望である。これまでは、赤色の半導体レーザを用いるＤＶＤが市販されており、その際には受光素子としてシリコンのフォトダイオードが用いられてきた。このフォトダイオードは赤色で感度がよく信頼性も高い。また、大量生産の利点を生かし、プロセスの改善などにより非常に安価に製造することが可能となっている。
【０００４】
光ディスク信号を再生するために用いるフォトダイオードとして、例えば、特開平１０−２７０７４４に示す例が知られている。この例を図７に示す。図７において、８１はＰ型高比抵抗半導体基板、７２及び７５はＰ型分離拡散領域、７３はＰ型埋め込み拡散領域、７４はＮ型エピタキシャル層、７６はＮ型拡散領域、８２は酸化膜、８３は基板電位を取出す電極である。Ｐ型分離拡散領域７２及び７５は、Ｎ型エピタキシャル層７４を複数の領域に電気的に分離し、かつその両端の領域の外側も電気的に分離するように配設されている。分離されたそれぞれの領域はフォトダイオード（光検出部）として機能する。
【０００５】
しかしながら、各フォトダイオードのＮ型拡散領域７６が受光領域のほぼ全面に形成されているため、波長が短かくなる場合にはこのＮ型拡散領域７６における吸収が大きくなる。図８は、シリコンに４００ｎｍの青色光が入射した場合におけるＮ型拡散領域の入射表面からの深さと透過光強度との関係を示す特性図である。図８に示されるように、深さが深くなるにつれて透過光強度は著しく減少する。したがって、図７に示す従来のフォトダイオードの構造では短波長である青色の光に対して十分な感度を得ることができない。
【０００６】
そこで、Ｎ型拡散領域７６の厚さを例えば０．１μｍ程度と極端に薄くすることにより、光吸収による過剰損失を減らすことも考えられるが、高いプロセス制御性が要求されるため、コストの上昇を招くという問題があった。
【０００７】
【発明が解決しようとする課題】
以上で述べたように、半導体受光素子の表面拡散層における光吸収が大きくなる場合には、透過光強度が減少し、受光素子の感度特性が劣化するという問題がある。表面拡散層の厚さを極端に薄くすることにより、光吸収による過剰損失を減らすことも考えられるが、高いプロセス制御性が要求されるため、コストの上昇を招くという問題がある。
【０００８】
本発明は、かかる実情に鑑みてなされたものであり、感度が優れ、低コストの製造プロセスによって作製可能な半導体受光素子を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
（構成）
前述した課題を解決するため、本発明の第１は、第１導電型の半導体基板と、この半導体基板の受光側の第１の表面に形成された第１の半導体層と、この第１の半導体層の表面から前記半導体基板に達するとともに、互いに離間して形成された複数の第１導電型の第２の半導体層と、前記第１の半導体層の表面に選択的に形成されるとともに、前記第２の半導体層の各々を前記第１の半導体層を間に介して囲んで形成された第２導電型の第３の半導体層と、この第３の半導体層に設けられた第１の電極と、前記半導体基板の前記第１の表面に対して反対側の第２の表面に設けられた第２の電極とを備え、前記第２の半導体層と前記第３の半導体層間の前記第１の半導体層の領域は当該第２及び第３の半導体層各々よりも高抵抗であることを特徴とする半導体受光素子を提供する。
【００１０】
かかる本発明の第１において以下の構成要件を具備することが望ましい。
【００１１】
（１）前記第３の半導体層は、格子状若しくは網目状に形成されていること。
【００１２】
（２）前記第１の電極は、前記第３の半導体層上に格子状若しくは網目状に形成されていること。
【００１３】
（３）前記複数の第２の半導体層は、島状若しくはストライプ状に形成されていること。
【００１４】
（４）前記第１の電極と前記第２の電極間に逆バイアスが印加された状態で、前記第３の半導体層と前記複数の第２の半導体層との間は各々完全に空乏化すること。
【００１５】
（５）前記第１の電極と前記第２の電極間に逆バイアスが印加された状態で、前記第３の半導体層と前記半導体基板との間も完全に空乏化すること。
【００１６】
また、本発明の第２は、第１導電型の半導体基板と、この半導体基板の受光側の第１の表面に選択的に形成されるとともに、前記第１導電型の半導体基板の複数の表面部分を互いに離間して露出させてなる前記半導体基板より高抵抗の第１の半導体層と、この第１の半導体層の表面に選択的に形成されるとともに、前記半導体基板の複数の表面部分の各々を前記第１の半導体層を間に介して囲んで形成された第２導電型の第２の半導体層と、この第２の半導体層に設けられた第１の電極と、前記半導体基板の前記第１の表面に対して反対側の第２の表面に設けられた第２の電極とを具備することを特徴とする半導体受光素子を提供する。
【００１７】
かかる本発明の第２において以下の構成要件を具備することが望ましい。
【００１８】
（１）前記第２の半導体層は、格子状若しくは網目状に形成されていること。
【００１９】
（２）前記第１の電極は、前記第２の半導体層上に格子状若しくは網目状に形成されていること。
【００２０】
（３）前記半導体基板の複数の表面部分は、島状若しくはストライプ状に形成されていること。
【００２１】
（４）前記第１の電極と前記第２の電極間に逆バイアスが印加された状態で、前記第２の半導体層と前記半導体基板の複数の表面部分との間は各々完全に空乏化すること。
【００２２】
（５）前記第１の電極と前記第２の電極間に逆バイアスが印加された状態で、前記第２の半導体層と前記半導体基板との間も完全に空乏化すること。
【００２３】
なお、上述した本発明の第１及び第２において、前記半導体基板より低不純物濃度の第１の半導体層は、第１導電型の半導体層、第２導電型の半導体層のいずれであっても良い。その濃度は、上記したように完全な空乏化を図る観点から、１×１０¹⁴／ｃｍ^-3程度以下が好ましい。
【００２４】
（作用）
本発明の第１の半導体受光素子は、複数の第１導電型の第２の半導体層が互いに離間して第１導電型の半導体基板の第１の表面に形成され、これらの第１導電型の第２の半導体層の各々を、当該第２の半導体層より低不純物濃度の第１の半導体層を間に介して第２導電型の第３の半導体層が囲んだ構成となっている。即ち、第２の半導体層が受光面のほぼ全面に形成されるのではなく、第１の表面の一部分にのみ形成されている。さらに、複数の第２の半導体層は、上記半導体基板の第１の表面に対して反対側の第２の表面に設けられた第２の電極に対して当該半導体基板を介して電気的に接続されているので、受光素子を構成する一対の電極のうち片方のみ（第１の電極）を受光面内に設けることとなる。以上の構成により、低不純物濃度の第１の半導体層が受光面に対して占める面積を増加させることができる。
【００２５】
さらに、第２の半導体層と第３の半導体層との間に電界が印加された場合、その電界は上記半導体基板の表面に対して平行な成分を多く含むこととなる。したがって、空乏層は低不純物濃度の第１の半導体層内で基板表面に沿って横方向に広がり、受光面内に現れる第１の半導体層を、第２の半導体層と第３の半導体層との間において容易に完全に空乏化させることが可能である。
【００２６】
したがって、受光面内に占める面積が大きな第１の半導体層を完全に空乏化させることにより、第２の半導体層における光吸収を少なくさせながら、受光面に入射した光が光電流に寄与するようにさせて、これにより半導体受光素子の感度特性を優れたものとすることができる。上述した半導体受光素子の構成要素は、通常の半導体プロセスによって形成可能であり、製造プロセスの低コスト化も可能である。
【００２７】
本発明の第２の半導体受光素子においても、第１の半導体受光素子と同様に、受光面内に占める面積が大きな第１の半導体層を完全に空乏化させることにより、第１導電型の半導体基板の複数の表面部における光吸収を少なくさせながら、受光面に入射した光が光電流に寄与するようにさせて、これにより半導体受光素子の感度特性を優れたものとすることができる。かかる半導体受光素子の構成要素も、通常の半導体プロセスによって形成可能であり、製造プロセスの低コスト化が可能である。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。
【００２９】
（第１の実施形態）
図１は、本発明の半導体受光素子に係る第１の実施形態の構成を示す平面図及び断面図である。図１（ａ）は本実施形態の素子の平面図、図１（ｂ）は図１（ａ）の線分Ａ−Ａ´における断面図を示す。図１に示すように、ｎ⁺型シリコン基板１（不純物濃度１×１０¹⁹／ｃｍ^-3）の一方の表面上には高抵抗のｎ^-型シリコン層２（不純物濃度１×１０¹⁴／ｃｍ^-3。以下、ｉ層に相当。）が形成されている。このｎ^-型シリコン層２はｎ⁺型シリコン基板１上にエピタキシャル成長により形成された層である。
【００３０】
上記ｎ^-型シリコン層２の複数の領域において、ｎ^-型シリコン層２の表面からｎ⁺型シリコン基板１に達するようにｎ⁺型シリコン領域４（不純物濃度１×１０¹⁹／ｃｍ^-3）が拡散により形成されている。このｎ⁺型シリコン領域４は柱状に形成されており、その各々は図１（ａ）に示すように島状に形成されるとともに、二次元的にマトリックス状に配列されている。
【００３１】
ｎ^-型シリコン層２の表面には、ｎ⁺型シリコン領域４の周囲を取り囲むようにｐ⁺型シリコン領域３（不純物濃度１×１０¹⁹／ｃｍ^-3）が拡散により形成されている。この例では図１（ａ）に示されるように、ｐ⁺型シリコン領域３は格子状に形成されている。ｐ⁺型シリコン領域３の深さはｎ⁺型シリコン基板１に到達しない深さとなっており、ｐ⁺型シリコン領域３とｎ⁺型シリコン基板１との間にはｎ^-型シリコン層２が介在する構成となっている。
【００３２】
ｐ⁺型シリコン領域３の表面にはｐ側電極５が設けられており、図１（ａ）に示されるようにｐ側電極５はｐ⁺型シリコン領域３とほぼ重なるように格子状に形成されている。なお、これらは必ずしも重なる必要は無く、ｐ側電極５の形成される領域がｐ⁺型シリコン領域３内に含まれても良いし、ｐ側電極５がｎ⁺型シリコン基板１、ｎ^-型シリコン層２、ｎ⁺型シリコン層４のいずれとも電気的に絶縁されていれば、その逆であっても良い。ただし、受光量を多く確保する要求から前者の方がより好ましい。ｐ側電極５は引出し電極５´に電気的に接続されている。
【００３３】
一方、ｎ⁺型シリコン基板１の反対側の表面にはｎ側電極６が設けられている。図１（ｂ）において、７は絶縁膜であり、ｐ側電極５をｎ⁺型シリコン基板１、ｎ^-型シリコン層２、ｎ⁺型シリコン層４のいずれとも電気的に絶縁するとともに、ｎ⁺型シリコン基板１表面を保護して、ｎ⁺型シリコン領域４とｐ⁺型シリコン領域３間のリークを防止する働きをする。
【００３４】
本実施形態の半導体受光素子によれば、複数のｎ⁺型シリコン領域４が互いに離間してｎ⁺型シリコン基板１の第１の表面に形成され、これらのｎ⁺型シリコン領域４の各々を、ｎ^-型シリコン層２を間に介してｐ⁺型シリコン領域３が囲んだ構成となっている。即ち、ｎ⁺型シリコン領域４は受光面のほぼ全面に形成されるのではなく、上記第１の表面の一部分にのみ形成されている。さらに、複数のｎ⁺型シリコン領域４は、ｎ⁺型シリコン基板１の第１の表面に対して反対側の第２の表面に設けられたｎ側電極６に電気的に接続されているので、受光素子を構成する一対の電極のうち片方のみ（ｐ側電極５）を受光面内に設けることとなる。以上の構成により、ｎ^-型シリコン層２が受光面に対して占める面積を増加させることができる。
【００３５】
さらに、ｎ⁺型シリコン領域４とｐ⁺型シリコン領域３との間に電界が印加された場合、その電界はｎ⁺型シリコン基板１の表面に対して平行な成分を多く含むこととなる。したがって、空乏層はｎ^-型シリコン層２内で基板表面に沿って横方向に広がり、一定のバイアス電界以上では、受光面内に現れるｎ^-型シリコン層２を、ｎ⁺型シリコン領域４とｐ⁺型シリコン領域３との間において容易に完全に空乏化させることが可能である。
【００３６】
したがって、受光面内に占める面積が大きなｎ^-型シリコン層２を完全に空乏化させることにより、ｎ⁺型シリコン領域４における光吸収を少なくさせながら、受光面に入射した光が光電流に寄与するようにさせて、これにより半導体受光素子の感度特性を優れたものとすることができる。上述した半導体受光素子の構成要素は、通常の半導体プロセスによって形成可能であり、製造プロセスの低コスト化も可能である。
【００３７】
ｎ^-型シリコン層２の完全な空乏化に必要とされるバイアス電圧値はブレーク電圧やドライバＩＣなどの性能によって制限を受けるが、バイアス電圧を低く保つためには、メッシュを細かく構成すれば良い。例えば、逆バイアスが−２．５Ｖの場合、平行平板近似で計算したとき、ｐ⁺型シリコン領域３の不純物濃度を１×１０¹⁹ｃｍ^-3、ｎ^-型シリコン層２の不純物濃度を１×１０¹⁴ｃｍ^-3とすると、空乏層は約２０μｍ程度にまで達することが可能である。この場合には、ｐ⁺型シリコン領域３とｎ⁺型シリコン領域４間におけるｎ^-型シリコン層２の横方向の幅は約２０μｍ程度とすれば良い。
【００３８】
ｎ^-型シリコン層２内の空乏層に入射した光は、一部が吸収されて電子正孔対を生成する。ｐ⁺型シリコン領域３とｎ⁺型シリコン領域４間に印加される電圧により電子と正孔はドリフトするが、これらは空乏層内ではほとんど再結合せず、それぞれｎ⁺型シリコン領域４及びｐ⁺型シリコン領域３に入り光電流が生ずる。受光面内付近でｎ^-型シリコン層２がすべて空乏化されている場合、格子状のｐ⁺型シリコン領域３の幅を５μｍ、格子のピッチを３０μｍ、円状のｎ⁺型シリコン領域４の直径を５μｍとすると、受光面に対してｎ^-型シリコン層２が占める面積は受光面の約６７％となり、ほぼ同等の割合の入射光がｎ⁺型シリコン領域４を透過せずに空乏層に到達できる。４００ｎｍの青色光では、シリコンの場合、図８でも示したように０．３μｍの拡散層を透過できる割合は１０％足らずであり、この構造の素子によれば、感度を非常に高くすることが可能である。
【００３９】
次に上述した本実施形態の半導体受光素子を製造する方法について説明する。図２はその製造方法を示す工程断面図である。まず、図２（ａ）に示すように、ｎ⁺型シリコン基板１上に約１〜２μｍのｎ^-型シリコン層２ａをエピタキシャル成長で形成する。
【００４０】
次に、図２（ｂ）に示すように図示しないマスクを用いてｎ^-型シリコン層２ａの表面からｎ型不純物（例えばＰやＳｂなど）のイオンを部分的に注入する。この時、その後行うアニールの後には上記の如くイオン注入した不純物がｎ⁺型シリコン基板１に到達できる深さまでイオン注入しておく。さらにアニールを行うことにより、ｎ^-型シリコン層２ａの表面からｎ⁺型シリコン基板１に達するようにｎ⁺型シリコン領域４ａを形成する。
【００４１】
次に、図２（ｃ）に示すように再びｎ^-型シリコン層２ｂをエピタキシャル成長で約１〜２μｍ形成する。ｎ^-型シリコン層２ｂはｎ^-型シリコン層２ａと同濃度で形成され、これらは一体となってｎ^-型シリコン層２が形成される。
【００４２】
その後、図２（ｄ）に示すように、ｎ^-型シリコン層２ｂの表面から再度ｎ型不純物（例えばＰやＳｂなど）のイオンを注入し、さらにアニールを行うことにより、ｎ⁺型シリコン領域４ｂを形成する。この時、かかるアニールの後にはｎ⁺型シリコン領域４ｂがｎ⁺型シリコン領域４ａにつながるようにマスク合わせをしてイオン注入を行う。アニール後にはｎ⁺型シリコン領域４ｂがｎ⁺型シリコン領域４ａと同濃度で形成され、これらは一体となってｎ⁺型シリコン領域４が形成される。
【００４３】
次に、図示しないマスクを用いてｎ^-型シリコン層２ｂの表面からｐ型不純物（例えばＢなど）のイオンを注入する。この時、その後行うアニールの後には上記の如くイオン注入した不純物がｎ⁺型シリコン基板１に到達しない深さまでイオン注入しておく。さらにアニールを行うことにより、ｎ^-型シリコン層２ｂの表面にｐ⁺型シリコン領域３を形成する。ｐ⁺型シリコン領域３はｎ^-型シリコン層２ａに到達するように形成されている。
【００４４】
以下、図２（ｃ）及び図２（ｄ）に示した工程を繰り返すことにより、深さの深いｎ^-型シリコン層２を形成することが可能となる。この場合は、エピタキシャル成長ごとに高温のプロセスが入るため、不純物の過剰拡散には注意する。
【００４５】
なお、ｎ⁺型シリコン領域４ｂの形成とｐ⁺型シリコン領域３の形成の順番はいずれか先であっても良い。
【００４６】
さらに、図２（ｅ）に示すように、全面に絶縁膜７を形成し、絶縁膜７にコンタクトホールを開口してこのコンタクトホールを埋め込むようにｐ側電極５を形成する。この後、ｎ⁺型シリコン基板１の反対側の表面にｎ側電極６を形成する。ｐ側電極５の形成とｎ側電極６の形成の順番もいずれか先であっても良い。
【００４７】
以上の工程により、本実施形態の半導体受光素子が完成する。なお、以上述べたプロセスは特に精度を必要とせず、通常の半導体プロセスを用いてによって本実施形態の半導体受光素子を製造することが可能である。
【００４８】
（第２の実施形態）
第１の実施形態ではｐ⁺型シリコン領域３及びｐ側電極５のパターン形状を格子状とした例を示したが、本実施形態では異なるパターン形状について説明する。
【００４９】
図３は、本発明の半導体受光素子に係る第２の実施形態の構成を示す平面図及び断面図である。図３（ａ）は本実施形態の素子の平面図、図３（ｂ）は図３（ａ）の線分Ａ−Ａ´における断面図を示す。図１と同一部分には同一の符号を付して示し説明は省略する。
【００５０】
図３に示すように、ｎ⁺型シリコン基板１の一方の表面上には高抵抗のｎ^-型シリコン層３２（不純物濃度１×１０¹⁴／ｃｍ^-3。以下、ｉ層に相当。）が形成されている。このｎ^-型シリコン層３２はｎ⁺型シリコン基板１上にエピタキシャル成長により形成された層である。
【００５１】
上記ｎ^-型シリコン層３２の複数の領域において、ｎ^-型シリコン層３２の表面からｎ⁺型シリコン基板１に達するようにｎ⁺型シリコン領域３４（不純物濃度１×１０¹⁹／ｃｍ^-3）が拡散により形成されている。このｎ⁺型シリコン領域４は柱状に形成されており、その各々は図３（ａ）に示すようにストライプ状に形成されるとともに一方向に配列されている。
【００５２】
ｎ^-型シリコン層３２の表面には、ｎ⁺型シリコン領域３４の周囲を取り囲むようにｐ⁺型シリコン領域３３（不純物濃度１×１０¹⁹／ｃｍ^-3）が拡散により形成されている。この例では図３（ａ）に示されるように、ｐ⁺型シリコン領域３３の各々は網目状に形成されている。ｐ⁺型シリコン領域３３の深さはｎ⁺型シリコン基板１に到達しない深さとなっており、ｐ⁺型シリコン領域３３とｎ⁺型シリコン基板１との間にはｎ^-型シリコン層３２が介在する構成となっている。
【００５３】
ｐ⁺型シリコン領域３３の表面にはｐ側電極３５が設けられており、図３（ａ）に示されるようにｐ側電極３５はｐ⁺型シリコン領域３３とほぼ重なるように網目状に形成されている。なお、これらは必ずしも重なる必要は無く、ｐ側電極３５の形成される領域がｐ⁺型シリコン領域３３内に含まれても良いし、ｐ側電極３５がｎ⁺型シリコン基板１、ｎ^-型シリコン層３２、ｎ⁺型シリコン層３４のいずれとも電気的に絶縁されていれば、その逆であっても良い。ただし、受光量を多く確保する要求から前者の方がより好ましい。ｐ側電極５は引出し電極５´に電気的に接続されている。
【００５４】
本実施形態の半導体受光素子も第１の実施形態の素子と同様に、受光面内に占める面積が大きなｎ^-型シリコン層３２を完全に空乏化させることにより、ｎ⁺型シリコン領域３４における光吸収を少なくさせながら、受光面に入射した光が光電流に寄与するようにさせて、これにより半導体受光素子の感度特性を優れたものとすることができる。上述した半導体受光素子の構成要素は、通常の半導体プロセスによって形成可能であり、製造プロセスの低コスト化も可能である。
【００５５】
なお、本発明は上述した実施形態に限定されることはない。例えば、第１の実施形態ではｐ⁺型シリコン領域及びｐ側電極の形状を方形のメッシュを有する格子状のパターンとしたが、図４（ａ）の平面図に示すように角部が丸まった形状のメッシュを有する格子状のパターン（ｐ⁺型シリコン領域４３、ｐ側電極４５。）を用いることも可能である。図４（ｂ）は図４（ａ）の線分Ａ−Ａ´における断面図である。この場合、ｐ⁺型シリコン領域４３及びｐ側電極４５に急峻なエッジをなくすことにより、不要な電界集中を抑制できるので、より高耐圧の素子を得ることが可能である。
【００５６】
また、第２の実施形態に示される網目状のパターン以外に、図５（ａ）の平面図に示すような網目状のパターン（ｐ⁺型シリコン領域５３、ｐ側電極５５。）を用いることも可能である。図５（ｂ）は図５（ａ）の線分Ａ−Ａ´における断面図である。この場合は、ｐ⁺型シリコン領域４３及びｐ側電極４５の角部の角度を鈍角に形成することにより、図４に示す実施形態と同様に素子の高耐圧化を図りつつ、角度を大きくするための余分な領域を必要とせずに密に素子を分布させることができる。このため、ｐ側電極４５で遮光される受光表面部分の面積を減らすことができ、入射光の利用効率を上げることが可能である。なお、図５において、５２はｎ^-型シリコン層、５４はｎ⁺型シリコン領域である。
【００５７】
また、ｐ側電極はｐ⁺型シリコン領域と同じ形状である必要はなく、ｐ側電極のパターン形状はｐ⁺型シリコン領域の一部の領域を覆うパターン形状であっても良い。例えば、図６（ａ）の平面図に示すようにｐ側電極６５がｐ⁺型シリコン領域３の一部の領域を覆うパターン形状とすることが可能である。図６（ｂ）は図６（ａ）の線分Ａ−Ａ´における断面図である。この場合は、ｐ側電極の直列抵抗が大きくなりすぎない程度とすることは必要であるが、ｐ側電極４５で遮光される受光表面部分の面積を減らすことができ、入射光の利用効率を上げることが可能である。即ち、ｐ⁺シリコン領域３上にｐ側電極６５が無い受光表面部分では、入射光はｐ⁺シリコン領域３で吸収を受けながらも一部透過し光電流に寄与することが可能である。なお、図４、図５、及び図６において図１と同一部分には同一の符号を付して示し説明は省略する。
【００５８】
また、ｎ⁺型シリコン基板１とｎ⁺型シリコン領域４ａとは一体構造として形成されても良く、この場合には低不純物濃度の半導体基板を用いて半導体受光素子を作製することができる。即ち、低不純物濃度のｎ^-型半導体基板の片側の面からｎ型不純物をイオン注入したり拡散させたりすること等により、ｎ⁺型シリコン基板１に相当する部分を形成し、もう片側の面には第１の実施形態と同様にｎ⁺型シリコン領域４ａに相当する部分を形成する。ｎ⁺型シリコン基板１に相当する部分とｎ⁺型シリコン領域４ａに相当する部分とが互いに接触することにより、これらは一体化して上述した構造を作製することが可能である。ここで、ｎ⁺型シリコン領域４ａに相当する部分は、本発明の第２において、互いに離間した状態で露出された第１導電型の半導体基板の複数の表面部分に対応する。
【００５９】
さらにまた、設計の要求により素子構造の寸法、イオン種、導電型などを変えることは可能であり、上記実施形態に限定されるものではない。特に、シリコンに対する青色光などのように吸収係数が大きい場合には、光吸収層の厚さが薄くても高い吸収率を得ることができるため、素子を構成する各層の厚さを薄くすることが可能である。さらに、シリコン以外の材料を用いる場合にも、用いる材料の吸収係数及び波長に応じて本発明の素子構造を用いることによって、上記実施形態と同様の効果が得られる。
【００６０】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【００６１】
【発明の効果】
本発明によれば、半導体受光素子の感度特性を優れたものとすることができ、その製造プロセスの低コスト化も可能である。
【図面の簡単な説明】
【図１】本発明の半導体受光素子に係る第１の実施形態の構成を示す平面図及び断面図。
【図２】第１の実施形態に係る半導体受光素子を製造する方法を示す工程断面図。
【図３】本発明の半導体受光素子に係る第２の実施形態の構成を示す平面図及び断面図。
【図４】本発明の半導体受光素子に係る他の実施形態の構成を示す平面図。
【図５】本発明の半導体受光素子に係るさらに他の実施形態の構成を示す平面図。
【図６】本発明の半導体受光素子に係るさらに他の実施形態の構成を示す平面図。
【図７】従来の半導体受光素子の構成を示す断面図。
【図８】シリコンに４００ｎｍの青色光が入射した場合におけるＮ型拡散領域の入射表面からの深さと透過光強度との関係を示す特性図。
【符号の説明】
１…ｎ⁺型シリコン基板
２…ｎ^-型シリコン層（ｉ層）
３…ｐ⁺型シリコン領域
４…ｎ⁺型シリコン領域
５…ｐ側電極
５´…引出し電極
６…ｎ側電極
７…絶縁膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor light receiving element, and more particularly to a semiconductor light receiving element in optical communication or optical transmission technology.
[0002]
[Prior art]
In devices using semiconductors such as computers and communication devices, the capacity of semiconductor elements such as ICs mounted on the devices has been increasing year by year. Accordingly, there is a demand for an increase in capacity of signal transmission means. This tendency extends to peripheral devices of communication terminal computers, and an increasingly large capacity storage device is required. In particular, portable optical discs are increasingly in demand, and their large capacity is increasingly required, and various methods are being researched and developed.
[0003]
Among them, the practical application is a method of reducing the area of the recording spot by shortening the wavelength of the light source. A system using a blue semiconductor laser is promising for this method. Until now, DVDs using red semiconductor lasers are commercially available, and silicon photodiodes have been used as light receiving elements. This photodiode is red, sensitive and reliable. Moreover, it is possible to manufacture at a very low cost by taking advantage of mass production and improving the process.
[0004]
As a photodiode used for reproducing an optical disk signal, for example, an example disclosed in JP-A-10-270744 is known. An example of this is shown in FIG. In FIG. 7, 81 is a P-type high resistivity semiconductor substrate, 72 and 75 are P-type isolation diffusion regions, 73 is a P-type buried diffusion region, 74 is an N-type epitaxial layer, 76 is an N-type diffusion region, and 82 is an oxide film. 83 are electrodes for taking out the substrate potential. The P-type isolation diffusion regions 72 and 75 are disposed so as to electrically isolate the N-type epitaxial layer 74 into a plurality of regions and to electrically isolate the outside of the regions at both ends thereof. Each of the separated regions functions as a photodiode (light detection unit).
[0005]
However, since the N-type diffusion region 76 of each photodiode is formed on almost the entire surface of the light-receiving region, the absorption in the N-type diffusion region 76 increases when the wavelength is short. FIG. 8 is a characteristic diagram showing the relationship between the depth from the incident surface of the N-type diffusion region and the transmitted light intensity when 400 nm blue light is incident on silicon. As shown in FIG. 8, the transmitted light intensity decreases significantly as the depth increases. Therefore, the conventional photodiode structure shown in FIG. 7 cannot obtain sufficient sensitivity to blue light having a short wavelength.
[0006]
Therefore, it is conceivable to reduce the excess loss due to light absorption by making the thickness of the N-type diffusion region 76 extremely thin, for example, about 0.1 μm. However, since high process controllability is required, the cost increases. There was a problem of inviting.
[0007]
[Problems to be solved by the invention]
As described above, when light absorption in the surface diffusion layer of the semiconductor light receiving element increases, there is a problem that transmitted light intensity decreases and sensitivity characteristics of the light receiving element deteriorate. Although it is conceivable to reduce excess loss due to light absorption by making the thickness of the surface diffusion layer extremely thin, there is a problem in that the cost increases because high process controllability is required.
[0008]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a semiconductor light-receiving element that has excellent sensitivity and can be manufactured by a low-cost manufacturing process.
[0009]
[Means for Solving the Problems]
(Constitution)
In order to solve the above-described problems, a first aspect of the present invention includes a first conductivity type semiconductor substrate, a first semiconductor layer formed on a first surface on the light receiving side of the semiconductor substrate, and the first semiconductor layer. A plurality of first conductivity type second semiconductor layers formed separately from each other and reaching the semiconductor substrate from the surface of the semiconductor layer, and selectively formed on the surface of the first semiconductor layer, A second semiconductor layer of a second conductivity type formed by surrounding each of the second semiconductor layers with the first semiconductor layer interposed therebetween, and a first semiconductor layer provided in the third semiconductor layer An electrode, and a second electrode provided on a second surface opposite to the first surface of the semiconductor substrate, the second semiconductor layer and the third semiconductor layer between the first semiconductor layer The region of one semiconductor layer has a higher resistance than each of the second and third semiconductor layers. To provide a semiconductor light receiving element according to.
[0010]
In the first aspect of the present invention, it is desirable to have the following configuration requirements.
[0011]
(1) The third semiconductor layer is formed in a lattice shape or a mesh shape.
[0012]
(2) The first electrode is formed in a lattice shape or a mesh shape on the third semiconductor layer.
[0013]
(3) The plurality of second semiconductor layers are formed in an island shape or a stripe shape.
[0014]
(4) In a state where a reverse bias is applied between the first electrode and the second electrode, each of the third semiconductor layer and the plurality of second semiconductor layers is completely depleted. thing.
[0015]
(5) The third semiconductor layer and the semiconductor substrate are completely depleted in a state where a reverse bias is applied between the first electrode and the second electrode.
[0016]
According to a second aspect of the present invention, a first conductive type semiconductor substrate and a plurality of surfaces of the first conductive type semiconductor substrate are selectively formed on the first surface on the light receiving side of the semiconductor substrate. A first semiconductor layer having a higher resistance than that of the semiconductor substrate, the portions of which are exposed to be spaced apart from each other, and a surface selectively formed on the surface of the first semiconductor layer; A second semiconductor layer of a second conductivity type formed by surrounding each of the first semiconductor layers with the first semiconductor layer interposed therebetween; a first electrode provided on the second semiconductor layer; And a second electrode provided on a second surface opposite to the first surface. A semiconductor light receiving element is provided.
[0017]
In the second aspect of the present invention, it is desirable to have the following configuration requirements.
[0018]
(1) The second semiconductor layer is formed in a lattice shape or a mesh shape.
[0019]
(2) The first electrode is formed in a lattice shape or a network shape on the second semiconductor layer.
[0020]
(3) The plurality of surface portions of the semiconductor substrate are formed in an island shape or a stripe shape.
[0021]
(4) In a state where a reverse bias is applied between the first electrode and the second electrode, the space between the second semiconductor layer and the plurality of surface portions of the semiconductor substrate is completely depleted. thing.
[0022]
(5) Complete depletion of the second semiconductor layer and the semiconductor substrate with a reverse bias applied between the first electrode and the second electrode.
[0023]
In the first and second aspects of the present invention described above, the first semiconductor layer having a lower impurity concentration than the semiconductor substrate may be either a first conductivity type semiconductor layer or a second conductivity type semiconductor layer. good. The concentration is 1 × 10 from the viewpoint of complete depletion as described above. ¹⁴ / Cm ^-3 Less than about is preferred.
[0024]
(Function)
In the first semiconductor light receiving element of the present invention, a plurality of first conductive type second semiconductor layers are formed on the first surface of the first conductive type semiconductor substrate so as to be separated from each other. Each of the second semiconductor layers is configured such that a third semiconductor layer of the second conductivity type is surrounded by a first semiconductor layer having a lower impurity concentration than the second semiconductor layer. That is, the second semiconductor layer is not formed on almost the entire light receiving surface, but only on a portion of the first surface. Further, the plurality of second semiconductor layers are electrically connected to the second electrode provided on the second surface opposite to the first surface of the semiconductor substrate via the semiconductor substrate. Therefore, only one (first electrode) of the pair of electrodes constituting the light receiving element is provided in the light receiving surface. With the above structure, the area occupied by the first semiconductor layer having a low impurity concentration with respect to the light receiving surface can be increased.
[0025]
Further, when an electric field is applied between the second semiconductor layer and the third semiconductor layer, the electric field includes many components parallel to the surface of the semiconductor substrate. Therefore, the depletion layer extends in the lateral direction along the substrate surface in the first semiconductor layer having a low impurity concentration, and the first semiconductor layer appearing in the light receiving surface is divided into the second semiconductor layer and the third semiconductor layer. Can be easily and completely depleted in between.
[0026]
Therefore, by completely depleting the first semiconductor layer that occupies a large area in the light receiving surface, light incident on the light receiving surface contributes to the photocurrent while reducing light absorption in the second semiconductor layer. Thus, the sensitivity characteristics of the semiconductor light receiving element can be improved. The above-described components of the semiconductor light receiving element can be formed by a normal semiconductor process, and the manufacturing process can be reduced in cost.
[0027]
Also in the second semiconductor light receiving element of the present invention, as in the first semiconductor light receiving element, the first semiconductor layer having a large area in the light receiving surface is completely depleted, whereby the first conductive type semiconductor is obtained. While reducing light absorption at a plurality of surface portions of the substrate, light incident on the light receiving surface is allowed to contribute to the photocurrent, whereby the sensitivity characteristics of the semiconductor light receiving element can be improved. The components of the semiconductor light receiving element can also be formed by a normal semiconductor process, and the manufacturing process can be reduced in cost.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0029]
(First embodiment)
1A and 1B are a plan view and a cross-sectional view showing the configuration of the first embodiment of the semiconductor light receiving element of the present invention. FIG. 1A is a plan view of the element of this embodiment, and FIG. 1B is a cross-sectional view taken along line AA ′ in FIG. As shown in FIG. ⁺ Type silicon substrate 1 (impurity concentration 1 × 10 ¹⁹ / Cm ^-3 ) On one surface of high resistance n ^- Type silicon layer 2 (impurity concentration 1 × 10 ¹⁴ / Cm ^-3 . Hereinafter, it corresponds to the i layer. ) Is formed. This n ^- Type silicon layer 2 is n ⁺ It is a layer formed by epitaxial growth on the type silicon substrate 1.
[0030]
N above ^- N in the plurality of regions of the silicon layer 2 ^- N from the surface of the mold silicon layer 2 ⁺ N to reach the silicon substrate 1 ⁺ Type silicon region 4 (impurity concentration 1 × 10 ¹⁹ / Cm ^-3 ) Is formed by diffusion. This n ⁺ The mold silicon regions 4 are formed in a columnar shape, each of which is formed in an island shape as shown in FIG. 1A and is two-dimensionally arranged in a matrix.
[0031]
n ^- N-type silicon layer 2 has a surface with n ⁺ P so as to surround the periphery of the type silicon region 4 ⁺ Type silicon region 3 (impurity concentration 1 × 10 ¹⁹ / Cm ^-3 ) Is formed by diffusion. In this example, as shown in FIG. ⁺ The mold silicon region 3 is formed in a lattice shape. p ⁺ The depth of the silicon region 3 is n ⁺ The depth does not reach the type silicon substrate 1, and p ⁺ Type silicon region 3 and n ⁺ N between the type silicon substrate 1 ^- The type silicon layer 2 is interposed.
[0032]
p ⁺ A p-side electrode 5 is provided on the surface of the silicon region 3, and as shown in FIG. ⁺ It is formed in a lattice shape so as to substantially overlap the silicon region 3. Note that these do not necessarily overlap, and the region where the p-side electrode 5 is formed is p ⁺ May be included in the p-type silicon region 3, and the p-side electrode 5 is n ⁺ Type silicon substrate 1, n ^- Type silicon layer 2, n ⁺ As long as it is electrically insulated from any of the mold silicon layers 4, the opposite may be possible. However, the former is more preferable from the request of securing a large amount of received light. The p-side electrode 5 is electrically connected to the extraction electrode 5 ′.
[0033]
On the other hand, n ⁺ An n-side electrode 6 is provided on the opposite surface of the mold silicon substrate 1. In FIG. 1B, 7 is an insulating film, and the p-side electrode 5 is n ⁺ Type silicon substrate 1, n ^- Type silicon layer 2, n ⁺ Is electrically insulated from any of the silicon layers 4 and n ⁺ N type silicon substrate 1 to protect the surface ⁺ Type silicon region 4 and p ⁺ This serves to prevent leakage between the mold silicon regions 3.
[0034]
According to the semiconductor light receiving element of this embodiment, a plurality of n ⁺ Type silicon regions 4 are separated from each other by n ⁺ Formed on the first surface of the silicon substrate 1, and these n ⁺ Each of the mold silicon regions 4 is n ^- P-type silicon layer 2 in between ⁺ The type silicon region 3 is enclosed. That is, n ⁺ The mold silicon region 4 is not formed on almost the entire light receiving surface, but only on a part of the first surface. In addition, a plurality of n ⁺ Type silicon region 4 is n ⁺ Since it is electrically connected to the n-side electrode 6 provided on the second surface opposite to the first surface of the silicon substrate 1, only one of the pair of electrodes constituting the light receiving element ( The p-side electrode 5) is provided in the light receiving surface. With the above configuration, n ^- The area occupied by the mold silicon layer 2 with respect to the light receiving surface can be increased.
[0035]
And n ⁺ Type silicon region 4 and p ⁺ When an electric field is applied to the type silicon region 3, the electric field is n ⁺ A large amount of components parallel to the surface of the mold silicon substrate 1 are included. Therefore, the depletion layer is n ^- N spreads in the lateral direction along the substrate surface in the silicon layer 2 and appears in the light receiving surface above a certain bias electric field. ^- Type silicon layer 2 with n ⁺ Type silicon region 4 and p ⁺ It is possible to easily completely deplete the silicon region 3.
[0036]
Therefore, n is a large area in the light receiving surface. ^- N-type silicon layer 2 is completely depleted, ⁺ By making light incident on the light receiving surface contribute to the photocurrent while reducing light absorption in the mold silicon region 4, it is possible to improve the sensitivity characteristics of the semiconductor light receiving element. The above-described components of the semiconductor light receiving element can be formed by a normal semiconductor process, and the manufacturing process can be reduced in cost.
[0037]
n ^- The bias voltage value required for complete depletion of the type silicon layer 2 is limited by the performance of the break voltage, driver IC, and the like, but in order to keep the bias voltage low, the mesh may be finely configured. For example, when the reverse bias is −2.5 V, when calculated by the parallel plate approximation, p ⁺ The impurity concentration of the type silicon region 3 is 1 × 10 ¹⁹ cm ^-3 , N ^- The impurity concentration of the silicon layer 2 is 1 × 10 ¹⁴ cm ^-3 Then, the depletion layer can reach about 20 μm. In this case, p ⁺ Type silicon region 3 and n ⁺ N between type silicon regions 4 ^- The lateral width of the mold silicon layer 2 may be about 20 μm.
[0038]
n ^- A part of the light incident on the depletion layer in the silicon layer 2 is absorbed to generate electron-hole pairs. p ⁺ Type silicon region 3 and n ⁺ Electrons and holes drift due to the voltage applied between the p-type silicon regions 4, but these hardly recombine in the depletion layer, and n ⁺ Type silicon region 4 and p ⁺ A photocurrent is generated by entering the mold silicon region 3. N near the light receiving surface ^- When the silicon layer 2 is all depleted, the lattice-shaped p ⁺ Type silicon region 3 having a width of 5 μm, a lattice pitch of 30 μm, and a circular n ⁺ Assuming that the diameter of the silicon region 4 is 5 μm, n ^- The area occupied by the type silicon layer 2 is about 67% of the light receiving surface, and an incident light of almost the same ratio is n ⁺ The depletion layer can be reached without passing through the type silicon region 4. In the case of 400 nm blue light, in the case of silicon, as shown in FIG. 8, the rate of transmission through a 0.3 μm diffusion layer is less than 10%. Is possible.
[0039]
Next, a method for manufacturing the above-described semiconductor light receiving element of this embodiment will be described. FIG. 2 is a process sectional view showing the manufacturing method. First, as shown in FIG. ⁺ N of about 1 to 2 μm on the mold silicon substrate 1 ^- The type silicon layer 2a is formed by epitaxial growth.
[0040]
Next, as shown in FIG. ^- Ions of n-type impurities (for example, P and Sb) are partially implanted from the surface of the type silicon layer 2a. At this time, after the subsequent annealing, the impurity ion-implanted as described above is n ⁺ Ions are implanted to a depth that can reach the silicon substrate 1. By further annealing, n ^- N from the surface of the silicon layer 2a ⁺ N to reach the silicon substrate 1 ⁺ A type silicon region 4a is formed.
[0041]
Next, as shown in FIG. ^- The type silicon layer 2b is formed about 1-2 μm by epitaxial growth. n ^- Type silicon layer 2b is n ^- Is formed at the same concentration as the silicon layer 2a, and these are integrally formed ^- A mold silicon layer 2 is formed.
[0042]
Then, as shown in FIG. ^- N-type impurities (for example, P, Sb, etc.) are implanted again from the surface of the silicon layer 2b, and annealing is further performed. ⁺ A type silicon region 4b is formed. At this time, after such annealing, n ⁺ Type silicon region 4b is n ⁺ The mask is aligned so as to connect to the mold silicon region 4a and ion implantation is performed. N after annealing ⁺ Type silicon region 4b is n ⁺ Is formed at the same concentration as the type silicon region 4a, and these are integrally formed ⁺ A type silicon region 4 is formed.
[0043]
Next, n using a mask (not shown) ^- Ions of p-type impurities (for example, B) are implanted from the surface of the type silicon layer 2b. At this time, after the subsequent annealing, the impurity ion-implanted as described above is n ⁺ Ions are implanted to a depth that does not reach the mold silicon substrate 1. By further annealing, n ^- P on the surface of the silicon layer 2b ⁺ A type silicon region 3 is formed. p ⁺ Type silicon region 3 is n ^- It is formed to reach the mold silicon layer 2a.
[0044]
Thereafter, by repeating the steps shown in FIG. 2C and FIG. ^- The type silicon layer 2 can be formed. In this case, since a high-temperature process is entered every epitaxial growth, attention is paid to excessive diffusion of impurities.
[0045]
N ⁺ P type silicon region 4b and p ⁺ The order of forming the mold silicon region 3 may be any first.
[0046]
Further, as shown in FIG. 2E, an insulating film 7 is formed on the entire surface, a contact hole is opened in the insulating film 7, and a p-side electrode 5 is formed so as to fill the contact hole. After this, n ⁺ An n-side electrode 6 is formed on the opposite surface of the mold silicon substrate 1. The order of the formation of the p-side electrode 5 and the formation of the n-side electrode 6 may be any first.
[0047]
The semiconductor light receiving element of this embodiment is completed through the above steps. The process described above does not require any particular accuracy, and the semiconductor light receiving element of this embodiment can be manufactured by using a normal semiconductor process.
[0048]
(Second Embodiment)
In the first embodiment, p ⁺ Although an example in which the pattern shape of the mold silicon region 3 and the p-side electrode 5 is a lattice shape has been described, different pattern shapes will be described in the present embodiment.
[0049]
FIG. 3 is a plan view and a cross-sectional view showing the configuration of the second embodiment according to the semiconductor light receiving element of the present invention. FIG. 3A is a plan view of the element of this embodiment, and FIG. 3B is a cross-sectional view taken along line AA ′ in FIG. The same parts as those shown in FIG.
[0050]
As shown in FIG. ⁺ High resistance n on one surface of the silicon substrate 1 ^- Type silicon layer 32 (impurity concentration 1 × 10 ¹⁴ / Cm ^-3 . Hereinafter, it corresponds to the i layer. ) Is formed. This n ^- Type silicon layer 32 is n ⁺ It is a layer formed by epitaxial growth on the type silicon substrate 1.
[0051]
N above ^- N in the plurality of regions of the silicon layer 32 ^- N from the surface of the mold silicon layer 32 ⁺ N to reach the silicon substrate 1 ⁺ Type silicon region 34 (impurity concentration 1 × 10 ¹⁹ / Cm ^-3 ) Is formed by diffusion. This n ⁺ The mold silicon region 4 is formed in a columnar shape, and each of them is formed in a stripe shape and arranged in one direction as shown in FIG.
[0052]
n ^- N-type silicon layer 32 has n ⁺ P so as to surround the periphery of the type silicon region 34 ⁺ Type silicon region 33 (impurity concentration 1 × 10 ¹⁹ / Cm ^-3 ) Is formed by diffusion. In this example, as shown in FIG. ⁺ Each of the mold silicon regions 33 is formed in a mesh shape. p ⁺ The depth of the type silicon region 33 is n ⁺ The depth does not reach the type silicon substrate 1, and p ⁺ Type silicon region 33 and n ⁺ N between the type silicon substrate 1 ^- The type silicon layer 32 is interposed.
[0053]
p ⁺ A p-side electrode 35 is provided on the surface of the silicon region 33. As shown in FIG. ⁺ It is formed in a mesh shape so as to substantially overlap the mold silicon region 33. Note that these do not necessarily overlap, and the region where the p-side electrode 35 is formed is p ⁺ In the p-type silicon region 33, and the p-side electrode 35 is n ⁺ Type silicon substrate 1, n ^- Type silicon layer 32, n ⁺ As long as it is electrically insulated from any of the mold silicon layers 34, the opposite may be possible. However, the former is more preferable from the request of securing a large amount of received light. The p-side electrode 5 is electrically connected to the extraction electrode 5 ′.
[0054]
Similarly to the element of the first embodiment, the semiconductor light receiving element of this embodiment has a large area in the light receiving surface. ^- N-type silicon layer 32 is completely depleted, ⁺ The light absorption in the type silicon region 34 is reduced, and the light incident on the light receiving surface is caused to contribute to the photocurrent, whereby the sensitivity characteristic of the semiconductor light receiving element can be improved. The above-described components of the semiconductor light receiving element can be formed by a normal semiconductor process, and the manufacturing process can be reduced in cost.
[0055]
In addition, this invention is not limited to embodiment mentioned above. For example, in the first embodiment, p ⁺ The shape of the p-type silicon region and the p-side electrode is a lattice pattern having a square mesh. However, as shown in the plan view of FIG. 4A, a lattice pattern having a mesh with rounded corners ( p ⁺ Type silicon region 43, p-side electrode 45. ) Can also be used. FIG. 4B is a cross-sectional view taken along line AA ′ in FIG. In this case, p ⁺ By eliminating steep edges in the type silicon region 43 and the p-side electrode 45, unnecessary electric field concentration can be suppressed, so that a device with higher breakdown voltage can be obtained.
[0056]
In addition to the mesh pattern shown in the second embodiment, a mesh pattern (p) as shown in the plan view of FIG. ⁺ Type silicon region 53, p-side electrode 55. ) Can also be used. FIG. 5B is a cross-sectional view taken along line AA ′ in FIG. In this case, p ⁺ By forming the corners of the silicon region 43 and the p-side electrode 45 at obtuse angles, an extra region for increasing the angle can be obtained while increasing the breakdown voltage of the element as in the embodiment shown in FIG. Elements can be densely distributed without need. For this reason, the area of the light receiving surface portion shielded by the p-side electrode 45 can be reduced, and the utilization efficiency of incident light can be increased. In FIG. 5, 52 is n. ^- Type silicon layer, 54 is n ⁺ Type silicon region.
[0057]
The p-side electrode is p ⁺ The pattern shape of the p-side electrode is not necessarily the same shape as the silicon region. ⁺ It may be a pattern shape covering a part of the type silicon region. For example, as shown in the plan view of FIG. ⁺ The pattern shape may cover a part of the mold silicon region 3. FIG. 6B is a cross-sectional view taken along line AA ′ in FIG. In this case, it is necessary that the series resistance of the p-side electrode does not become too large, but the area of the light receiving surface portion shielded by the p-side electrode 45 can be reduced, and the utilization efficiency of incident light can be reduced. It is possible to raise. That is, p ⁺ In the light receiving surface portion where the p-side electrode 65 is not present on the silicon region 3, the incident light is p ⁺ While being absorbed in the silicon region 3, it can partially transmit and contribute to the photocurrent. 4, 5, and 6, the same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.
[0058]
N ⁺ Type silicon substrate 1 and n ⁺ The type silicon region 4a may be formed as an integral structure. In this case, a semiconductor light receiving element can be manufactured using a semiconductor substrate having a low impurity concentration. That is, n with a low impurity concentration ^- N-type impurities are ion-implanted or diffused from one surface of the semiconductor substrate, ⁺ A portion corresponding to the silicon substrate 1 is formed, and the other surface is n as in the first embodiment. ⁺ A portion corresponding to the mold silicon region 4a is formed. n ⁺ A portion corresponding to the silicon substrate 1 and n ⁺ When the portions corresponding to the mold silicon region 4a come into contact with each other, they can be integrated to produce the structure described above. Where n ⁺ In the second embodiment of the present invention, the portion corresponding to the type silicon region 4a corresponds to a plurality of surface portions of the first conductivity type semiconductor substrate exposed in a state of being separated from each other.
[0059]
Furthermore, it is possible to change the dimensions, ionic species, conductivity type, etc. of the element structure according to design requirements, and the present invention is not limited to the above embodiment. In particular, when the absorption coefficient is large, such as blue light for silicon, a high absorption rate can be obtained even if the thickness of the light absorption layer is thin. Therefore, the thickness of each layer constituting the element should be reduced. Is possible. Further, even when a material other than silicon is used, the same effect as that of the above embodiment can be obtained by using the element structure of the present invention in accordance with the absorption coefficient and wavelength of the material to be used.
[0060]
In addition, various modifications can be made without departing from the spirit of the present invention.
[0061]
【The invention's effect】
According to the present invention, the sensitivity characteristics of the semiconductor light receiving element can be improved, and the manufacturing process can be reduced in cost.
[Brief description of the drawings]
1A and 1B are a plan view and a cross-sectional view showing a configuration of a first embodiment according to a semiconductor light receiving element of the present invention.
FIG. 2 is a process cross-sectional view illustrating a method for manufacturing the semiconductor light receiving element according to the first embodiment.
3A and 3B are a plan view and a cross-sectional view showing a configuration of a second embodiment according to the semiconductor light receiving element of the present invention.
FIG. 4 is a plan view showing the configuration of another embodiment of the semiconductor light-receiving element of the present invention.
FIG. 5 is a plan view showing a configuration of still another embodiment of the semiconductor light-receiving element of the present invention.
FIG. 6 is a plan view showing a configuration of still another embodiment of the semiconductor light receiving element of the present invention.
FIG. 7 is a cross-sectional view showing a configuration of a conventional semiconductor light receiving element.
FIG. 8 is a characteristic diagram showing a relationship between a depth from an incident surface of an N-type diffusion region and transmitted light intensity when blue light of 400 nm is incident on silicon.
[Explanation of symbols]
1 ... n ⁺ Type silicon substrate
2 ... n ^- Type silicon layer (i layer)
3 ... p ⁺ Type silicon region
4 ... n ⁺ Type silicon region
5 ... p-side electrode
5 '... extraction electrode
6 ... n-side electrode
7 ... Insulating film

Claims

A semiconductor substrate of the first conductivity type, a first semiconductor layer formed on the first surface on the light receiving side of the semiconductor substrate, and the semiconductor substrate reaching the semiconductor substrate from the surface of the first semiconductor layer and spaced apart from each other A plurality of first conductivity type second semiconductor layers formed on the surface of the first semiconductor layer, and each of the second semiconductor layers is formed on the first semiconductor layer. A third semiconductor layer of a second conductivity type formed so as to be surrounded by a first electrode, a first electrode provided on the third semiconductor layer, and the first surface of the semiconductor substrate A second electrode provided on the second surface on the opposite side, and the region of the first semiconductor layer between the second semiconductor layer and the third semiconductor layer is the second and third semiconductors A semiconductor light-receiving element having a higher resistance than each of the layers.

The semiconductor light receiving element according to claim 1, wherein the third semiconductor layer is formed in a lattice shape or a mesh shape.

3. The semiconductor light receiving element according to claim 2, wherein the first electrode is formed in a lattice shape or a mesh shape on the third semiconductor layer.

4. The semiconductor light receiving element according to claim 1, wherein the plurality of second semiconductor layers are formed in an island shape or a stripe shape. 5.

The third semiconductor layer and the plurality of second semiconductor layers are each fully depleted in a state where a reverse bias is applied between the first electrode and the second electrode. The semiconductor light receiving element according to claim 1.

A first conductive type semiconductor substrate and a first surface on the light receiving side of the semiconductor substrate are selectively formed, and a plurality of surface portions of the first conductive type semiconductor substrate are exposed apart from each other. A first semiconductor layer having a higher resistance than that of the semiconductor substrate, and a first semiconductor layer selectively formed on a surface of the first semiconductor layer, and each of a plurality of surface portions of the semiconductor substrate being formed on the first semiconductor layer. A second semiconductor layer of a second conductivity type formed so as to be surrounded by, a first electrode provided in the second semiconductor layer, and opposite to the first surface of the semiconductor substrate And a second electrode provided on the second surface of the semiconductor light receiving element.

The semiconductor light receiving element according to claim 6, wherein the second semiconductor layer is formed in a lattice shape or a mesh shape.

8. The semiconductor light receiving element according to claim 7, wherein the first electrode is formed in a lattice shape or a mesh shape on the second semiconductor layer.

9. The semiconductor light receiving element according to claim 6, wherein a plurality of surface portions of the semiconductor substrate are formed in an island shape or a stripe shape.

In a state where a reverse bias is applied between the first electrode and the second electrode, each of the surface portions of the second semiconductor layer and the semiconductor substrate is completely depleted. The semiconductor light-receiving element according to claim 6.