JP3965877B2 - Oscillator and oscillator communication method - Google Patents

Oscillator and oscillator communication method Download PDF

Info

Publication number
JP3965877B2
JP3965877B2 JP2000224303A JP2000224303A JP3965877B2 JP 3965877 B2 JP3965877 B2 JP 3965877B2 JP 2000224303 A JP2000224303 A JP 2000224303A JP 2000224303 A JP2000224303 A JP 2000224303A JP 3965877 B2 JP3965877 B2 JP 3965877B2
Authority
JP
Japan
Prior art keywords
oscillator
signal
data
storage means
communication terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000224303A
Other languages
Japanese (ja)
Other versions
JP2002043847A (en
Inventor
正樹 若森
俊彦 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000224303A priority Critical patent/JP3965877B2/en
Publication of JP2002043847A publication Critical patent/JP2002043847A/en
Application granted granted Critical
Publication of JP3965877B2 publication Critical patent/JP3965877B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、発振器及び発振器の通信方法に関する。
【0002】
【従来の技術】
従来、内部のデータを書き換え可能な発振器1においては、図6に示すように、電源端子VDD、グランド端子GND、出力端子FOUTに加えて、通信用としてCE(チップイネーブル)端子、CLK(クロック)端子、DATA(データ)端子を備えたものがある。
この発振器1においては、図7にタイミングチャートを示すように、CE端子が所定電位に維持される間アクセス制限を解除すると共に、CLK端子から入力される外部クロックに同期したタイミングでDATA端子から入力されるデータ信号(書き込みアドレスや書き込みデータを含む信号)を検出することにより、外部から送信された書き込みデータ等を受信できるようになされている(図7に示すライト時)。
また、この発振器1においては、読み出しデータを送信する場合もCLK端子から入力される外部クロックに同期したタイミングで読み出しデータを送信するようになされている(図7に示すリード時)。
【0003】
【発明が解決しようとする課題】
ところで、この種の通信機能を有する発振器においては、図8に示すように、発振器内部の通信ラインの数を低減するためにCLK端子とDATA端子と出力端子FOUTを1の端子(以下、「X端子」という)で共用し、通信時(アクセス制限解除時)は、X端子のみで外部クロックとデータ信号の両方を送受信するようになされたものが提供されている。
この場合、発振器は、CE端子によりアクセス制限が解除された状態で、例えば、図9に示すような外部クロックとデータ信号を加算等して生成した信号SCDをX端子に入力することにより、この信号SCDから外部クロックとデータ信号をそれぞれ検出するようになされていた。すなわち、データ信号の「H」と「L」の判別は、予め定めた中間電位Vmを基準にして判別することとしていた。しかし、この通信方法では、外部クロックとデータ信号の両方を含む信号SCDを生成して送受信する必要があるため、通信方法が複雑になるだけでなく、外部クロックとデータ信号を分離検出するための回路(図8に示すデコーダ)などが必要となり、発振器の回路構成が複雑になってしまうという問題があった。
【0004】
そこで本発明の目的は、回路構成を複雑にすることなく、通信ラインの数を低減することができる発振器および発振器の通信方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記課題を解決するため本発明において、請求項1記載の構成は、通信機能を有する発振器において、振動子と、前記振動子の原振信号もしくは前記原振信号の分周信号を出力する出力端子と、データの書き込み或いは読み出しを行う記憶手段と、前記記憶手段のアクセス制御を行うと共に、通信用端子を介して外部機器との間でデータの送受信を行う制御手段と、を備え、前記制御手段は、前記通信用端子を介して受信される受信信号の電位を前記原振信号もしくは前記分周信号に同期したタイミングで検出し、予め定めたパターンの信号が検出された場合に、前記記憶手段へのアクセス制限を解除して、以降の検出結果を受信データとして前記記憶手段に対してデータの書き込み或いは読み出しを行わせることを特徴としている。
請求項2記載の構成は、請求項1記載の発振器において、前記制御手段は、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセス制限を解除し、前記判定後の前記検出結果を受信データとして検出することを特徴としている。
【0006】
請求項3記載の構成は、請求項1または2に記載の発振器において、前記受信信号は、前記外部機器が当該発振器の出力端子から出力される前記原振信号もしくは前記分周信号に同期させて当該発振器の通信用端子に入力されたことを特徴としている。
請求項4記載の構成は、請求項1ないし3のいずれかに記載の発振器において、当該発振器がデータを送信する場合は、前記データを前記原振信号もしくは前記分周信号に同期させて前記通信用端子から出力することを特徴としている。
【0007】
請求項5記載の構成は、請求項1ないし4のいずれかに記載の発振器において、前記制御手段は、アクセス制限を解除した後に、前記検出結果に基づいて予め定めたパターンの信号を検出すると、前記記憶手段へのアクセスを禁止することを特徴としている。
請求項6記載の構成は、請求項1ないし4のいずれかに記載の発振器において、前記制御手段は、アクセス制限を解除した後に、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセスを禁止することを特徴としている。
【0008】
請求項7記載の構成は、請求項1ないし6のいずれかに記載の発振器において、前記振動子を除く構成部品がワンチップICとして構成されていることを特徴としている。
請求項8記載の構成は、請求項7記載の発振器において、前記ワンチップIC及び前記振動子とが一つのパッケージ内に収納されていることを特徴としている。
【0009】
請求項9記載の構成は、振動子と、前記振動子の原振信号もしくは前記原振信号の分周信号を出力する出力端子と、データの書き込み或いは読み出しを行う記憶手段と、前記記憶手段のアクセス制御を行うと共に、通信用端子を介して外部機器との間でデータの送受信を行う制御手段と、を備える発振器の通信方法において、前記制御手段は、前記通信用端子を介して受信される受信信号の電位を前記原振信号もしくは前記分周信号に同期したタイミングで検出する工程と、予め定めたパターンの信号が検出された場合に、前記記憶手段へのアクセス制限を解除する工程と、以降の検出結果を受信データとして検出して、前記記憶手段に対してデータの書き込み或いは読み出しを行わせる工程と、を備えることを特徴としている。
【0010】
請求項10記載の構成は、請求項9記載の発振器の通信方法において、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセス制限を解除し、前記判定後の前記検出結果を受信データとして検出することを特徴としている。
【0011】
請求項11記載の構成は、請求項9または10に記載の発振器の通信方法において、前記受信信号は、前記外部機器により前記出力信号に同期されて当該発振器の通信用端子に入力されることを特徴としている。
請求項12記載の構成は、請求項9ないし11のいずれかに記載の発振器の通信方法において、当該発振器がデータを送信する場合は、前記データを前記出力信号に同期させて前記通信用端子から出力することを特徴としている。
【0012】
請求項13記載の構成は、請求項9ないし12のいずれかに記載の発振器の通信方法において、前記記憶手段へのアクセス制限を解除した後に、前記検出結果に基づいて予め定めたパターンの信号を検出すると、前記記憶手段へのアクセスを禁止することを特徴としている。
請求項14記載の構成は、請求項9ないし12のいずれかに記載の発振器の通信方法において、前記記憶手段へのアクセス制限を解除した後に、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセスを禁止することを特徴としている。
【0013】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施形態について説明する。
【0014】
(1) 実施形態
図1は、本発明の実施形態に係る発振器とライタ装置を示す概要構成図である。
図1に示すように、この発振器10は、水晶振動子11と、I/Oコントローラ12と、コントロール用ロジック回路13と、シフトレジスタ14と、ROM(Read Only Memory)15とを備え、入出力端子としては、電源端子VDD、グランド端子GND、出力端子FOUTと、通信用端子CE・DATAの4つの端子を備えて構成されている。
この発振器10においては、出力端子FOUTから出力される例えば32kHzの原振信号SfがI/Oコントローラ12に入力されている。
I/Oコントローラ12は、原振信号Sfに同期したタイミングで通信用端子CE・DATAの電位を検出する一方、読み出し時は、原振信号Sfに同期したタイミングでシフトレジスタ14から入力したデータを通信用端子CE・DATAに出力し、書き込み時は、ライタ装置20から出力されたデータを通信用端子CE・DATAから原振信号Sfに同期したタイミングでシフトレジスタ14に出力するようになされている。
【0015】
コントロール用ロジック回路13は、I/Oコントローラ12が検出した通信用端子CE・DATAの電位の検出結果を入力し、この検出結果に基づいて、ROM15へのアクセスを制御すると共に、ライタ装置20との間の通信処理を制御する。ここで、ライタ装置20は、この発振器10のROM15に所定のデータ(歩度調整データなど)を書き込んだり、ROM15に書き込まれたデータを読み出すための装置であり、発振器10の出力端子FOUTから出力される原振信号Sfを入力してこの原振信号Sfに同期したタイミングでデータの送受信を行うことにより、発振器10との間で同期通信を行うことができるようになされている。
【0016】
すなわち、図2に発振器10のタイミングチャートを示すように、発振器10は、ライタ装置20により通信用端子CE・DATAが図2(a)に示す原振信号Sfの8パルスに相当する期間だけHレベルに維持されると(図2中「preamble」で示す)、アクセス制限を解除し、ROM15を待ち受け状態にする。
そして、発振器10は、図2(b)に示すように、ライタ装置20により通信用端子CE・DATAが原振信号Sfの8パルスに相当する期間だけHレベルに維持された後もHレベルに維持された場合は、以降の通信用端子CE・DATAの電位の検出結果を書き込みアドレスと書き込みデータとして検出するライトモードに移行することにより、ライタ装置20との間の通信によってROM15にデータを書き込むことができるようになされている。
【0017】
これに対して、発振器10は、図2(c)に示すように、ライタ装置20により通信用端子CE・DATAが原振信号Sfの8パルスに相当する期間だけHレベルに維持された後にLレベルに変更された場合は、以降の通信用端子CE・DATAの電位の検出結果を読み出しアドレスとして検出するリードモードに移行するようになされており、これにより、発振器10は、ROM15に記録されたデータを読み出してライタ装置20に送信できるようになされている。
この場合、発振器10はROM15から読み出したデータを原振信号Sfに同期したタイミングで通信用端子CE・DATAに出力する一方、ライタ装置20は原振信号Sfに同期したタイミングでデータ受信を行うので、ライタ装置20は発振器10から出力されたデータを確実に受信できるようになされている。
そして、発振器10は、アクセス制限を解除した後に、ライタ装置20により通信用端子CE・DATAが原振信号Sfの25パルスに相当する期間以上、Lレベルに維持されると、ROM15へのアクセスを禁止して通信処理を終了するようになされている。
【0018】
このように、この発振器10とライタ装置20との間のデータ通信は、発振器10が必ず備える出力端子FOUTから出力される原振信号Sfに同期させて行うことにより、同期通信を簡易に行うことができる。
また、この発振器10は、発振器10のアクセス制御とライタ装置20との間のデータ通信を1つの通信用端子CE・DATAだけで行うことができ、通信ラインの数を1本にすることができる。
従って、この発振器10は、従来の発振器(図5)のようにアクセス制御を行うためのCE端子を独立して設ける必要や、同期をとるための信号(外部クロック)を入力するためのCLK端子を設ける必要がなく、また、従来の端子数を低減した発振器(図7)のように入力信号から同期をとるための信号(外部クロック)を抽出する回路(デコーダ)も必要としないので、従来の発振器に比して回路構成を複雑にすることなく、通信ラインの数を低減することができる。
【0019】
また、この発振器10は、回路構成が簡易で、かつ、端子数を低減することができるので、一つのパッケージで構成した場合のパッケージを小型化することができる。なお、この発振器10は、実際には、水晶振動子11を除く回路がワンチップICで形成され、図3に示すように、水晶振動子11を間に挟んで封止したセラミックパッケージ(図3(a))や、水晶振動子11とワンチップICをモールド封止したプラスチックパッケージ(図3(b))などで構成されることとなる。
【0020】
(2) 変形例
(2−1) 第1変形例
上述の実施形態においては、発振器10のアクセス制御を通信用端子CE・DATAの電位が予め定めた期間だけ所定レベルに維持されたか否かに応じて行う場合について述べたが、本発明はこれに限らず、通信用端子CE・DATAから予め定めたパターンの信号を検出したか否かに応じて発振器のアクセス制御を行ってもよい。
【0021】
(2−2) 第2変形例
上述の実施形態においては、アクセス制限を開放した後の通信用端子CE・DATAの電圧レベルに応じてライトモードまたはリードモードに移行する場合について述べたが、本発明はこれに限らず、図4に示すように、アクセス制限を開放した後のモード設定期間(例えば4パルスに相当する期間)に検出したデータに応じて所望のモードに移行するようにしてもよい。
【0022】
(2−3) 第3変形例
上述の実施形態においては、原振信号Sfをそのまま出力する発振器に本発明を適用する場合について述べたが、本発明はこれに限らず、分周比設定用の端子を複数備える分周多出力発振器やプログラマブル発振器、出力信号の周波数を変更可能な電圧制御型発振器、発振周波数を温度補償可能な温度補償型発振器、リアルタイムクロックなどに広く適用することができる。
ここで、図5は、温度補償型発振器(TCXO)に本発明を適用した場合の概略構成図である。なお、発振器は、水晶振動子を内蔵する発振器に限らず、セラミック振動子などの他の振動子を内蔵する発振器でもよいことはいうまでもない。
【0023】
【発明の効果】
上述したように本発明によれば、発振器の回路構成を複雑にすることなく通信ラインの数を低減することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る発振器とライタ装置を示す概要構成図である。
【図2】 前記発振器のタイミングチャートである。
【図3】 図3(a)は、前記発振器をセラミックパッケージで構成した場合の斜視図であり、図3(b)は、前記発振器をプラスチックパッケージで構成した場合の斜視図である。
【図4】 第2変形例に係る発振器のタイミングチャートである。
【図5】 第3変形例に係る温度補償型発振器を示す概略構成図である。
【図6】 従来の内部のデータを書き換え可能な発振器を示す概略構成図である。
【図7】 前記発振器のタイミングチャートである。
【図8】 従来の内部のデータを書き換え可能な発振器を示す概略構成図である。
【図9】 前記発振器に送信する信号の信号波形図である。
【符号の説明】
1、10……発振器、
11……水晶振動子、
12……I/Oコントローラ、
13……コントロール用ロジック回路、
14……シフトレジスタ、
15……ROM、
20……ライタ装置、
Sf……原振信号、
CE・DATA……通信用端子、
FOUT……出力端子、
GND……グランド端子、
VDD……電源端子。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an oscillator and an oscillator communication method.
[0002]
[Prior art]
Conventionally, in an oscillator 1 capable of rewriting internal data, as shown in FIG. 6, in addition to a power supply terminal VDD, a ground terminal GND, and an output terminal FOUT, a CE (chip enable) terminal and a CLK (clock) are used for communication. Some have a terminal and a DATA (data) terminal.
In the oscillator 1, as shown in the timing chart of FIG. 7, access restriction is canceled while the CE terminal is maintained at a predetermined potential, and input from the DATA terminal is performed in synchronization with an external clock input from the CLK terminal. By detecting a data signal (a signal including a write address and write data), the write data transmitted from the outside can be received (at the time of writing shown in FIG. 7).
The oscillator 1 also transmits read data at a timing synchronized with an external clock input from the CLK terminal when transmitting read data (at the time of reading shown in FIG. 7).
[0003]
[Problems to be solved by the invention]
By the way, in an oscillator having this kind of communication function, as shown in FIG. 8, in order to reduce the number of communication lines inside the oscillator, a CLK terminal, a DATA terminal, and an output terminal FOUT are connected to one terminal (hereinafter referred to as “X Terminals are commonly used, and at the time of communication (when access restriction is released), the X terminal is used to transmit and receive both an external clock and a data signal.
In this case, in the state where the access restriction is released by the CE terminal, the oscillator inputs this signal SCD generated by adding an external clock and a data signal as shown in FIG. An external clock and a data signal are respectively detected from the signal SCD. That is, “H” and “L” of the data signal are determined based on a predetermined intermediate potential Vm. However, in this communication method, it is necessary to generate and transmit / receive a signal SCD including both an external clock and a data signal, which not only complicates the communication method but also separates and detects the external clock and the data signal. There is a problem that a circuit (decoder shown in FIG. 8) or the like is required, and the circuit configuration of the oscillator becomes complicated.
[0004]
SUMMARY OF THE INVENTION An object of the present invention is to provide an oscillator and an oscillator communication method capable of reducing the number of communication lines without complicating the circuit configuration.
[0005]
[Means for Solving the Problems]
In order to solve the above problems, in the present invention, the configuration according to claim 1 is an oscillator having a communication function, and an output terminal for outputting an oscillator and an original signal of the oscillator or a divided signal of the original signal And a storage means for writing or reading data, and a control means for performing access control of the storage means and for transmitting / receiving data to / from an external device via a communication terminal. Detects the potential of the received signal received via the communication terminal at a timing synchronized with the original oscillation signal or the frequency-divided signal, and when the signal of a predetermined pattern is detected, the storage means The access restriction is released, and the storage means is made to write or read data as received data as the subsequent detection result.
According to a second aspect of the present invention, in the oscillator according to the first aspect, when the control unit determines that the potential of the communication terminal is maintained at a predetermined level for a predetermined period based on the detection result, the memory The access restriction to the means is released, and the detection result after the determination is detected as received data.
[0006]
According to a third aspect of the present invention, in the oscillator according to the first or second aspect, the received signal is synchronized with the original signal or the divided signal output from the output terminal of the oscillator by the external device. It is characterized by being input to the communication terminal of the oscillator.
According to a fourth aspect of the present invention, in the oscillator according to any one of the first to third aspects, when the oscillator transmits data, the communication is performed by synchronizing the data with the original oscillation signal or the divided signal. It outputs from the terminal for use.
[0007]
According to a fifth aspect of the present invention, in the oscillator according to any one of the first to fourth aspects, when the control unit detects a signal having a predetermined pattern based on the detection result after releasing the access restriction, Access to the storage means is prohibited.
According to a sixth aspect of the present invention, in the oscillator according to any one of the first to fourth aspects, the control unit determines a potential of the communication terminal based on the detection result after releasing the access restriction. If it is determined that the predetermined level is maintained for a period, access to the storage means is prohibited.
[0008]
According to a seventh aspect of the present invention, in the oscillator according to any one of the first to sixth aspects, the components excluding the vibrator are configured as a one-chip IC.
According to an eighth aspect of the present invention, in the oscillator according to the seventh aspect, the one-chip IC and the vibrator are housed in one package.
[0009]
According to a ninth aspect of the present invention, there is provided a vibrator, an output terminal for outputting the original vibration signal of the vibrator or the divided signal of the original vibration signal, storage means for writing or reading data, and the storage means A control means for performing access control and transmitting / receiving data to / from an external device via a communication terminal, wherein the control means is received via the communication terminal. A step of detecting a potential of a received signal at a timing synchronized with the original oscillation signal or the frequency-divided signal, and a step of releasing access restriction to the storage means when a signal of a predetermined pattern is detected; And a step of detecting subsequent detection results as received data and causing the storage means to write or read data.
[0010]
According to a tenth aspect of the present invention, in the communication method of the oscillator according to the ninth aspect, when it is determined that the potential of the communication terminal is maintained at a predetermined level for a predetermined period based on the detection result, the storage means The access restriction is canceled, and the detection result after the determination is detected as received data.
[0011]
The configuration according to claim 11 is the oscillator communication method according to claim 9 or 10, wherein the received signal is input to the communication terminal of the oscillator in synchronization with the output signal by the external device. It is a feature.
According to a twelfth aspect of the present invention, in the oscillator communication method according to any one of the ninth to eleventh aspects, when the oscillator transmits data, the data is synchronized with the output signal from the communication terminal. It is characterized by output.
[0012]
According to a thirteenth aspect of the present invention, in the oscillator communication method according to any one of the ninth to twelfth aspects, a signal having a predetermined pattern based on the detection result is obtained after the access restriction to the storage unit is released. If detected, access to the storage means is prohibited.
According to a fourteenth aspect of the present invention, in the oscillator communication method according to any one of the ninth to twelfth aspects, after the access restriction to the storage unit is released, the potential of the communication terminal is set based on the detection result. If it is determined that the predetermined level is maintained for a predetermined period, access to the storage means is prohibited.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings as appropriate.
[0014]
(1) Embodiment FIG. 1 is a schematic configuration diagram showing an oscillator and a writer device according to an embodiment of the present invention.
As shown in FIG. 1, the oscillator 10 includes a crystal resonator 11, an I / O controller 12, a control logic circuit 13, a shift register 14, and a ROM (Read Only Memory) 15. The terminal includes four terminals, that is, a power supply terminal VDD, a ground terminal GND, an output terminal FOUT, and a communication terminal CE / DATA.
In the oscillator 10, for example, a 32 kHz original vibration signal Sf output from the output terminal FOUT is input to the I / O controller 12.
The I / O controller 12 detects the potential of the communication terminal CE / DATA at a timing synchronized with the original oscillation signal Sf, while reading, the data input from the shift register 14 at the timing synchronized with the original oscillation signal Sf. At the time of writing, the data output from the writer device 20 is output from the communication terminal CE / DATA to the shift register 14 at a timing synchronized with the original oscillation signal Sf. .
[0015]
The control logic circuit 13 inputs the detection result of the potential of the communication terminal CE / DATA detected by the I / O controller 12, controls the access to the ROM 15 based on the detection result, and Control the communication process between the two. Here, the writer device 20 is a device for writing predetermined data (such as rate adjustment data) in the ROM 15 of the oscillator 10 and reading the data written in the ROM 15, and is output from the output terminal FOUT of the oscillator 10. The original oscillation signal Sf is input and data is transmitted and received at a timing synchronized with the original oscillation signal Sf, so that synchronous communication with the oscillator 10 can be performed.
[0016]
That is, as shown in the timing chart of the oscillator 10 in FIG. 2, the oscillator 10 is connected to the communication device CE / DATA by the writer device 20 for a period corresponding to 8 pulses of the original oscillation signal Sf shown in FIG. When the level is maintained (indicated by “preamble” in FIG. 2), the access restriction is canceled and the ROM 15 is set in a standby state.
As shown in FIG. 2B, the oscillator 10 remains at the H level after the writer device 20 maintains the communication terminal CE / DATA at the H level for a period corresponding to 8 pulses of the original oscillation signal Sf. If it is maintained, data is written to the ROM 15 by communication with the writer device 20 by shifting to a write mode in which the detection result of the potential of the subsequent communication terminals CE and DATA is detected as a write address and write data. It has been made so that it can.
[0017]
On the other hand, as shown in FIG. 2C, the oscillator 10 maintains the L level after the writer device 20 maintains the communication terminal CE / DATA at the H level for a period corresponding to 8 pulses of the original oscillation signal Sf. When the level is changed, a transition is made to a read mode in which the subsequent detection result of the potential of the communication terminal CE / DATA is detected as a read address, whereby the oscillator 10 is recorded in the ROM 15. Data can be read out and transmitted to the writer device 20.
In this case, the oscillator 10 outputs the data read from the ROM 15 to the communication terminal CE / DATA at a timing synchronized with the original oscillation signal Sf, while the writer device 20 receives the data at a timing synchronized with the original oscillation signal Sf. The writer device 20 can reliably receive the data output from the oscillator 10.
Then, after canceling the access restriction, the oscillator 10 maintains the access to the ROM 15 when the communication terminal CE / DATA is maintained at the L level for a period corresponding to 25 pulses of the original oscillation signal Sf by the writer device 20. The communication process is terminated with prohibition.
[0018]
As described above, the data communication between the oscillator 10 and the writer device 20 is performed in synchronization with the original oscillation signal Sf output from the output terminal FOUT that the oscillator 10 is necessarily provided, so that the synchronous communication can be easily performed. Can do.
Further, the oscillator 10 can perform access control of the oscillator 10 and data communication between the writer device 20 with only one communication terminal CE / DATA, and the number of communication lines can be reduced to one. .
Therefore, the oscillator 10 needs to be provided with a CE terminal for performing access control independently as in the conventional oscillator (FIG. 5), and a CLK terminal for inputting a signal (external clock) for synchronization. In addition, there is no need for a circuit (decoder) for extracting a signal (external clock) for synchronization from the input signal as in the conventional oscillator (FIG. 7) with a reduced number of terminals. The number of communication lines can be reduced without complicating the circuit configuration as compared with the oscillator.
[0019]
Further, since the oscillator 10 has a simple circuit configuration and can reduce the number of terminals, it is possible to reduce the size of the package when the oscillator 10 is configured as one package. The oscillator 10 is actually a ceramic package in which a circuit excluding the crystal unit 11 is formed by a one-chip IC and is sealed with the crystal unit 11 interposed therebetween as shown in FIG. (A)) or a plastic package (FIG. 3B) in which the crystal unit 11 and the one-chip IC are molded and sealed.
[0020]
(2) Modification (2-1) First Modification In the above-described embodiment, whether or not the potential of the communication terminal CE / DATA is maintained at a predetermined level for a predetermined period in the access control of the oscillator 10 is determined. However, the present invention is not limited to this, and the access control of the oscillator may be performed according to whether or not a signal having a predetermined pattern is detected from the communication terminal CE / DATA.
[0021]
(2-2) Second Modification In the above-described embodiment, the case where the mode is shifted to the write mode or the read mode in accordance with the voltage level of the communication terminal CE / DATA after the access restriction is released has been described. The invention is not limited to this, and as shown in FIG. 4, the mode may be shifted to a desired mode according to data detected in a mode setting period (for example, a period corresponding to 4 pulses) after the access restriction is released. Good.
[0022]
(2-3) Third Modification In the above-described embodiment, the case where the present invention is applied to the oscillator that outputs the original oscillation signal Sf as it is is described. However, the present invention is not limited to this and is used for setting the division ratio. The present invention can be widely applied to frequency-divided multi-output oscillators and programmable oscillators having a plurality of terminals, voltage-controlled oscillators that can change the frequency of output signals, temperature-compensated oscillators that can compensate for the oscillation frequency, and real-time clocks.
Here, FIG. 5 is a schematic configuration diagram when the present invention is applied to a temperature compensated oscillator (TCXO). Needless to say, the oscillator is not limited to an oscillator including a crystal resonator, and may be an oscillator including another resonator such as a ceramic resonator.
[0023]
【The invention's effect】
As described above, according to the present invention, the number of communication lines can be reduced without complicating the circuit configuration of the oscillator.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram showing an oscillator and a writer device according to an embodiment of the present invention.
FIG. 2 is a timing chart of the oscillator.
FIG. 3A is a perspective view when the oscillator is configured with a ceramic package, and FIG. 3B is a perspective view when the oscillator is configured with a plastic package.
FIG. 4 is a timing chart of an oscillator according to a second modification.
FIG. 5 is a schematic configuration diagram showing a temperature compensated oscillator according to a third modification.
FIG. 6 is a schematic configuration diagram showing a conventional oscillator capable of rewriting internal data.
FIG. 7 is a timing chart of the oscillator.
FIG. 8 is a schematic configuration diagram showing a conventional oscillator that can rewrite internal data.
FIG. 9 is a signal waveform diagram of a signal transmitted to the oscillator.
[Explanation of symbols]
1, 10 ... Oscillator,
11 …… Quartz crystal,
12 …… I / O controller,
13 …… Control logic circuit,
14: Shift register,
15 …… ROM,
20: Writer device,
Sf …… Source signal,
CE / DATA: Terminal for communication,
FOUT …… Output terminal
GND: Ground terminal,
VDD: Power supply terminal.

Claims (14)

通信機能を有する発振器において、
振動子と、前記振動子の原振信号もしくは前記原振信号の分周信号を出力する出力端子と、
データの書き込み或いは読み出しを行う記憶手段と、
前記記憶手段のアクセス制御を行うと共に、通信用端子を介して外部機器との間でデータの送受信を行う制御手段と、を備え、
前記制御手段は、前記通信用端子を介して受信される受信信号の電位を前記原振信号もしくは前記分周信号に同期したタイミングで検出し、予め定めたパターンの信号が検出された場合に、前記記憶手段へのアクセス制限を解除して、以降の検出結果を受信データとして前記記憶手段に対してデータの書き込み或いは読み出しを行わせる
ことを特徴とする発振器。
In an oscillator having a communication function,
A vibrator, and an output terminal for outputting the original vibration signal of the vibrator or the divided signal of the original vibration signal;
Storage means for writing or reading data;
Control means for performing access control of the storage means, and for transmitting and receiving data to and from an external device via a communication terminal,
The control means detects the potential of the received signal received through the communication terminal at a timing synchronized with the original oscillation signal or the divided signal, and when a signal of a predetermined pattern is detected, An oscillator characterized in that the access restriction to the storage means is released, and the subsequent detection result is used as received data to cause the storage means to write or read data.
請求項1記載の発振器において、
前記制御手段は、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセス制限を解除し、前記判定後の前記検出結果を受信データとして検出する
ことを特徴とする発振器。
The oscillator of claim 1, wherein
If the control means determines that the potential of the communication terminal is maintained at a predetermined level for a predetermined period based on the detection result, the control means releases the access restriction to the storage means, and the detection result after the determination An oscillator characterized by detecting as received data.
請求項1または2に記載の発振器において、
前記受信信号は、前記外部機器が当該発振器の出力端子から出力される前記原振信号もしくは前記分周信号に同期させて当該発振器の通信用端子に入力された
ことを特徴とする発振器。
The oscillator according to claim 1 or 2,
The oscillator is characterized in that the received signal is input to a communication terminal of the oscillator in synchronization with the original oscillation signal or the frequency-divided signal output from the output terminal of the oscillator by the external device.
請求項1ないし3のいずれかに記載の発振器において、
当該発振器がデータを送信する場合は、前記データを前記原振信号もしくは前記分周信号に同期させて前記通信用端子から出力する
ことを特徴とする発振器。
The oscillator according to any one of claims 1 to 3,
When the oscillator transmits data, the data is output from the communication terminal in synchronization with the original oscillation signal or the divided signal.
請求項1ないし4のいずれかに記載の発振器において、
前記制御手段は、アクセス制限を解除した後に、前記検出結果に基づいて予め定めたパターンの信号を検出すると、前記記憶手段へのアクセスを禁止する
ことを特徴とする発振器。
The oscillator according to any one of claims 1 to 4,
The oscillator prohibits access to the storage unit when detecting a signal having a predetermined pattern based on the detection result after releasing the access restriction.
請求項1ないし4のいずれかに記載の発振器において、
前記制御手段は、アクセス制限を解除した後に、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセスを禁止する
ことを特徴とする発振器。
The oscillator according to any one of claims 1 to 4,
If the control unit determines that the potential of the communication terminal is maintained at a predetermined level for a predetermined period based on the detection result after canceling the access restriction, the control unit prohibits access to the storage unit. Features an oscillator.
請求項1ないし6のいずれかに記載の発振器において、
前記振動子を除く構成部品がワンチップICとして構成されている
ことを特徴とする発振器。
The oscillator according to any one of claims 1 to 6,
The component except the vibrator is configured as a one-chip IC.
請求項7記載の発振器において、
前記ワンチップIC及び前記振動子とが一つのパッケージ内に収納されている
ことを特徴とする発振器。
The oscillator according to claim 7, wherein
The oscillator, wherein the one-chip IC and the vibrator are housed in one package.
振動子と、前記振動子の原振信号もしくは前記原振信号の分周信号を出力する出力端子と、データの書き込み或いは読み出しを行う記憶手段と、前記記憶手段のアクセス制御を行うと共に、通信用端子を介して外部機器との間でデータの送受信を行う制御手段と、を備える発振器の通信方法において、
前記制御手段は、前記通信用端子を介して受信される受信信号の電位を前記原振信号もしくは前記分周信号に同期したタイミングで検出する工程と、
予め定めたパターンの信号が検出された場合に、前記記憶手段へのアクセス制限を解除する工程と、
以降の検出結果を受信データとして検出して、前記記憶手段に対してデータの書き込み或いは読み出しを行わせる工程と、を備える
ことを特徴とする発振器の通信方法。
A vibrator, an output terminal for outputting the original vibration signal of the vibrator or the frequency-divided signal of the original vibration signal, storage means for writing or reading data, access control of the storage means, and communication In a communication method of an oscillator comprising a control means for transmitting and receiving data to and from an external device via a terminal,
The control means detects a potential of a received signal received via the communication terminal at a timing synchronized with the original oscillation signal or the frequency-divided signal;
Removing a restriction on access to the storage means when a signal of a predetermined pattern is detected;
And a step of detecting subsequent detection results as received data and causing the storage means to write or read data.
請求項9記載の発振器の通信方法において、
前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセス制限を解除し、前記判定後の前記検出結果を受信データとして検出する
ことを特徴とする発振器の通信方法。
The oscillator communication method according to claim 9, wherein
When it is determined that the potential of the communication terminal is maintained at a predetermined level for a predetermined period based on the detection result, the access restriction to the storage unit is released, and the detection result after the determination is detected as reception data. An oscillator communication method characterized by:
請求項9または10に記載の発振器の通信方法において、
前記受信信号は、前記外部機器により前記出力信号に同期されて当該発振器の通信用端子に入力される
ことを特徴とする発振器の通信方法。
The oscillator communication method according to claim 9 or 10,
The received signal is input to the communication terminal of the oscillator in synchronization with the output signal by the external device.
請求項9ないし11のいずれかに記載の発振器の通信方法において、
当該発振器がデータを送信する場合は、前記データを前記出力信号に同期させて前記通信用端子から出力する
ことを特徴とする発振器の通信方法。
The oscillator communication method according to any one of claims 9 to 11,
When the oscillator transmits data, the data is output from the communication terminal in synchronization with the output signal.
請求項9ないし12のいずれかに記載の発振器の通信方法において、
前記記憶手段へのアクセス制限を解除した後に、前記検出結果に基づいて予め定めたパターンの信号を検出すると、前記記憶手段へのアクセスを禁止する
ことを特徴とする発振器の通信方法。
The communication method for an oscillator according to any one of claims 9 to 12,
A method of communicating an oscillator, comprising: prohibiting access to the storage means when a signal having a predetermined pattern is detected based on the detection result after releasing the access restriction to the storage means.
請求項9ないし12のいずれかに記載の発振器の通信方法において、
前記記憶手段へのアクセス制限を解除した後に、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセスを禁止する
ことを特徴とする発振器の通信方法。
The communication method for an oscillator according to any one of claims 9 to 12,
After releasing the access restriction to the storage means, if it is determined that the potential of the communication terminal is maintained at a predetermined level for a predetermined period based on the detection result, access to the storage means is prohibited. An oscillator communication method characterized by the above.
JP2000224303A 2000-07-25 2000-07-25 Oscillator and oscillator communication method Expired - Fee Related JP3965877B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000224303A JP3965877B2 (en) 2000-07-25 2000-07-25 Oscillator and oscillator communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000224303A JP3965877B2 (en) 2000-07-25 2000-07-25 Oscillator and oscillator communication method

Publications (2)

Publication Number Publication Date
JP2002043847A JP2002043847A (en) 2002-02-08
JP3965877B2 true JP3965877B2 (en) 2007-08-29

Family

ID=18718289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000224303A Expired - Fee Related JP3965877B2 (en) 2000-07-25 2000-07-25 Oscillator and oscillator communication method

Country Status (1)

Country Link
JP (1) JP3965877B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085858A (en) * 2006-09-28 2008-04-10 Mitsumi Electric Co Ltd Crystal oscillator integrated circuit

Also Published As

Publication number Publication date
JP2002043847A (en) 2002-02-08

Similar Documents

Publication Publication Date Title
US20020126841A1 (en) Random number's seed generating circuit, driver having the same, and SD memory card system
KR100431419B1 (en) Delay locked loop, synchronizing method for the same and semiconductor device equipped with the same
KR920010932B1 (en) Semiconductor ic device
EP1425757B1 (en) Programming an electronic device including a non-volatile memory, in particular for adjusting the features of an oscillator
JP3965877B2 (en) Oscillator and oscillator communication method
JP4289868B2 (en) Semiconductor memory card, control method therefor, and interface device for semiconductor memory card
JPH06282523A (en) Bus circuit in ic
JP2819877B2 (en) Oscillation circuit
US6754112B2 (en) Integrated circuit devices having delay circuits for controlling setup/delay times of data signals that are provided to memory devices
JP2004304253A (en) Oscillator and electronic apparatus employing the same
US6486717B2 (en) Divider with cycle time correction
JP3892693B2 (en) Clock noise elimination circuit
JPH0548440A (en) Semiconductor integrated circuit
KR100605578B1 (en) Device for controlling jitter of delayed locked loop
JP2004303163A (en) Memory circuit and method for operating memory circuit
KR100386949B1 (en) Digital data processing system
KR100537206B1 (en) Double data rate synchronous dram
US6084442A (en) Digital oscillator for generating two fixed pulse signals from one clock
JP2001168640A (en) Temperature compensation type oscillator, radio communication equipment and electronic equipment
JP4032927B2 (en) Initialization circuit for large-scale integrated circuits
JPH05101204A (en) Data processing system
KR200161966Y1 (en) A sound control circuit
JPH0352087B2 (en)
JPH0619570A (en) Oscillation circuit
JPH03135790A (en) Pointer type electronic timepiece

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees