JP3958663B2

JP3958663B2 - USB target device

Info

Publication number: JP3958663B2
Application number: JP2002293625A
Authority: JP
Inventors: 淳史小澤; 清泰丸山; 恭輔吉本
Original assignee: Mitsubishi Electric Corp; NEC Display Solutions Ltd
Current assignee: Mitsubishi Electric Corp; Sharp NEC Display Solutions Ltd
Priority date: 2002-10-07
Filing date: 2002-10-07
Publication date: 2007-08-15
Anticipated expiration: 2022-10-07
Also published as: JP2004127166A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＵＳＢ（Universal Serial Bus）ホスト機器との間でＵＳＢ接続が可能なスレーブ機器であるＵＳＢターゲット機器に関するものである。
【０００２】
【従来の技術】
一般的に、コンピュータ本体などのＵＳＢホスト機器と周辺機器であるＵＳＢターゲット機器とはＵＳＢによって接続されている。図４は、従来技術におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。図４に示すように、従来技術におけるＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２との間の接続方式は、一対のデータ信号ライン（Ｄ＋、Ｄ−）と、図示しない電源ライン（ＶＢｕｓ）及びグランドライン（ＧＮＤ）によって接続された構成となっている。そして、ＵＳＢ信号の通信は、一対のデータ信号ラインＤ＋、Ｄ−の２本のラインが逆の位相で動作する差動データ信号によって行われている。また、ＵＳＢホスト機器２０１側では、Ｄ＋、Ｄ−の２本のデータ信号ラインは共にプルダウン抵抗２０７ａ，２０７ｂを用いてグランドライン（ＧＮＤ）にプルダウンされている。尚、シリーズＡのＵＳＢコネクタに何も接続されていない状態では、Ｄ＋、Ｄ−の２本のデータ信号ラインは共にＬｏｗ状態にある。したがって、このようなＬｏｗ状態では、ＵＳＢホスト機器２０１側は何も接続されていない無接続状態であると判断する。
【０００３】
一方、ＵＳＢターゲット機器２０２側では、ロースピードかフルスピードかの何れの転送スピードで通信を行うかを定義するために、必ず、Ｄ＋、Ｄ−の２本のデータ信号ラインの何れかを、ＵＳＢホスト機器側のプルダウン抵抗２０７ａ，２０７ｂより十分小さな値のプルアップ抵抗（転送スピード指定用プルアップ抵抗２０４）を用いて電圧源２０３にプルアップしている。
【０００４】
したがって、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２のＵＳＢコネクタ同士がＵＳＢケーブルによって接続されると、ＵＳＢホスト機器２０１側とＵＳＢターゲット機器２０２側で共通になったＤ＋、Ｄ−の２本のデータ信号ラインのうち、ＵＳＢターゲット機器２０２側でプルアップされている方のラインが、ＵＳＢホスト機器２０１側のプルダウン抵抗（２０７ａまたは２０７ｂ）とＵＳＢターゲット機器２０２側のプルアップ抵抗２０４の比によって、Ｈｉｇｈ状態にプルアップされることになる。但し、ＵＳＢホスト機器２０１側のプルダウン抵抗≫ＵＳＢターゲット機器２０２側のプルアップ抵抗、という関係にある。また、ＵＳＢホスト機器側２０１は、Ｄ＋、Ｄ−のどちらかのラインがＨｉｇｈ状態になることによってＵＳＢターゲット機器２０２が接続されたことを検出し、その状態から通信が開始される。ここで、通常、ＵＳＢターゲット機器２０２においては、２本のデータ信号ラインのうちプルアップされた側のラインは通信時以外はＬｏｗ状態になることはない。
【０００５】
図４に示すような、従来技術におけるＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２の接続方式においては、転送スピードがフルスピードの場合のＵＳＢターゲット機器２０２は、ＵＳＢホスト機器２０１とのＵＳＢ通信において転送スピードを定義するために差動データ信号（Ｄ＋、Ｄ−の２本の差動信号）を伝送するデータ信号ラインのうちＤ＋ラインをプルアップする転送スピード指定用プルアップ抵抗２０４と、プルアップ用の電圧源２０３と、差動データ信号の処理を行うＵＳＢデバイスコントローラ２０５と、このＵＳＢデバイスコントローラ２０５の動作を制御するＣＰＵ２０６とによって構成されている。
【０００６】
次に、このように構成された従来のＵＳＢターゲット機器２０２が、ＵＳＢホスト機器２０１との間でＵＳＢ接続される時の動作を説明する。最初に、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２が接続されていない場合は、ＵＳＢホスト機器２０１側では、ＵＳＢ信号である差動データ信号のＤ＋ライン、Ｄ−ラインが共にグランド（ＧＮＤ）へのプルダウン抵抗２０７ａ，２０７ｂ（１５ｋΩ）によってプルダウンされていてＬｏｗ状態にある。このためＵＳＢホスト機器２０１は、ＵＳＢターゲット機器２０２が無接続の状態であると判断しており、Ｄ＋、Ｄ−の何れかのラインがＨｉｇｈ状態に遷移するのを常に監視している。つまり、ＵＳＢホスト機器２０１は、ＵＳＢターゲット機器２０２が接続されるのを常時監視している状態にある。また、ＵＳＢターゲット機器２０２側では、ＵＳＢ信号（差動データ信号）のＤ＋ラインが、転送スピード指定用プルアップ抵抗２０４（１．５ｋΩ）によって、電圧源２０３（３．３Ｖ）にプルアップされてＨｉｇｈ状態にある。したがって、ＵＳＢターゲット機器２０２は、Ｄ＋ラインがＨｉｇｈ，Ｌｏｗを繰り返すＵＳＢホスト機器２０１側からのＵＳＢ信号（差動データ信号）の有無を常時監視している状態にある。
【０００７】
次に、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２が接続された場合、ＵＳＢホスト機器２０１側は、Ｄ＋ラインがＵＳＢホスト機器２０１側のプルダウン抵抗（２０７ａまたは２０７ｂ）とＵＳＢターゲット機器２０２側の転送スピード指定用プルアップ抵抗２０４との比（つまり、１５ｋΩと１．５ｋΩとの比）によってＨｉｇｈ状態に遷移するため、ＵＳＢターゲット機器２０２が接続されたと判断してＵＳＢ通信を開始する。これに伴って、ＵＳＢターゲット機器２０２側は、ＵＳＢホスト機器２０１側から、Ｄ＋、Ｄ−のラインが逆の位相でＨｉｇｈ，Ｌｏｗを繰り返すＵＳＢの差動データ信号が出力されるため、それに応答する形でＵＳＢ通信を開始する。これらの動作により、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２との間でＵＳＢ通信が行われることになる。
【０００８】
【特許文献１】
特開２００１−７５７１３号公報（図１、段落００３５）
【０００９】
【発明が解決しようとする課題】
しかしながら、図４に示すような従来技術におけるＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２の接続方式においては、以下に述べるような種々の問題点がある。先ず、第一の問題点は、従来のＵＳＢターゲット機器２０２は、Ｄ＋、Ｄ−のデータ信号ラインのうち、プルアップしている方のラインが、ＵＳＢホスト機器２０１からの正規な差動データ信号の受信以外の要因でＬｏｗ状態になったまま固定されてしまった場合は、ＵＳＢホスト機器２０１側のＵＳＢの差動データ信号と誤認識し、差動データ信号の続きをずっと待ち続けることになる。したがって、信号の待機時間の間は他の全ての処理が止まってしまい、ＵＳＢターゲット機器２０２全体のシステムが動作しなくなってしまう。つまり、従来のＵＳＢターゲット機器２０２のシステム構成やソフトウェアは、ＵＳＢの差動データ信号の受信以外の要因でＬｏｗ状態になった場合は、この差動データ信号の待機状態に入ってしまうので上述のような不具合を引き起こしてしまう。
また、このような異常待機状態を前もって考慮し、ＵＳＢターゲット機器２０２全体のシステムをコントロールするソフトウェアにおいて何らかの回避策を施すことも考えられるが、様々なシステム毎に最適なプログラムを設計しなければはならないので、ソフトウェアを開発するために多大な費用と工数負担をかけることになる。尚、このような問題は、ＵＳＢターゲット機器２０２がＵＳＢホスト機器２０１と接続されている状態において、ＵＳＢホスト機器２０１の電源をＯＦＦした時に、ＵＳＢホスト機器２０１内のＤ＋、Ｄ−の差動データ信号を出力するＩＣ２０８がグランド（ＧＮＤ）に対し低インピーダンスになるものがあり、それによって引き起こされることが考えられる。
【００１０】
次に、第二の問題点は、従来のＵＳＢターゲット機器２０２は、電源をＯＦＦしたとき、プルアップしている電圧源２０３をＯＦＦさせることでＤ＋、Ｄ−のデータ信号ラインを両方ともＬｏｗ状態にし、ＵＳＢホスト機器２０１に切断を認識させるという動作をしているが、プルアップ用の電圧ライン（電圧源２０３）には、通常、電圧安定化のためにコンデンサ類が接続されているため、プルアップしている電圧源２０３をＯＦＦさせてからこの電圧ラインがＬｏｗレベルに推移するまでには一定の時間がかかってしまう。従って、電圧源２０３をＯＦＦした後、早いタイミングで再度電圧源２０３をＯＮするような動作をさせた場合、２本のデータ信号ラインのうちプルアップされた側のラインがＬｏｗレベルに推移しきらずにハイレベルに戻ってしまう。つまり、電源ラインにプルアップされたままになってしまう現象が発生することが考えられる。このとき、ＵＳＢターゲット機器２０２のシステムは、一旦ＯＦＦして再起動するという処理を行うのに対し、ＵＳＢホスト機器２０１側は、接続が継続されているという認識のままであるので、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２のシステム間の認識及び動作の不一致が生じ、その後の正規の接続に支障をきたすなどの不具合を引き起こすおそれがある。
【００１１】
さらに、第三の問題点は、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２とが非接続状態のとき、ＣＰＵ２０６のみの電源がＯＮされている場合は、ＵＳＢの差動データ信号の有無を検出しているＣＰＵ２０６の入力ポートがフローティング（中間電位）になってしまうことがある。このようにＵＳＢホスト機器２０１から＋５Ｖの電源が供給されていないでＣＰＵ２０６のみに＋５Ｖの電源があると、ＣＰＵ２０６の入力ポートがフローティング（中間電位）になってしまい、ＣＰＵ２０６に貫通電流を流す要因となる。その結果、ＵＳＢターゲット機器２０２に不要な消費電力が増加する原因となる。
【００１２】
本発明は、上述の課題に鑑みてなされたもので、その目的は、ＵＳＢ通信システム全体の誤動作を回避しながら、ＵＳＢホスト機器との間で確実にＵＳＢ接続が行えるようなＵＳＢターゲット機器を提供することにある。さらに、別の目的は、ＣＰＵの貫通電流を防止しながらＵＳＢデータ信号の有無の検出を行うことができ、安全且つ確実にＵＳＢホスト機器とのＵＳＢ接続が行えるようなＵＳＢターゲット機器を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明のＵＳＢターゲット機器は、ＵＳＢホスト機器との間でＵＳＢ通信を行うＵＳＢターゲット機器において、ＵＳＢ通信を行うときの転送スピードを定義するために、ＵＳＢホスト機器から送信される差動データ信号を伝送する２本のデータ信号ラインの片側を電源にプルアップする転送スピード指定用プルアップ抵抗と、この転送スピード指定用プルアップ抵抗を電源にプルアップするための電圧源と、データ信号ラインを伝送する差動データ信号の処理を行うＵＳＢデバイスコントローラと、このＵＳＢデバイスコントローラに接続されるデータ信号ラインを断続するＵＳＢ信号断続回路と、ＵＳＢ信号断続回路がデータ信号ラインを断続するための制御、及びＵＳＢデバイスコントローラを動作させるための制御を行うＣＰＵと、ＵＳＢホスト機器からの正規な差動データ信号の有無を検出するために、ＵＳＢ信号断続回路より外側でデータ信号ラインの片側を電源にプルアップして擬似的にＵＳＢホスト機器への接続を認識させる擬似プルアップ抵抗と、この擬似プルアップ抵抗とデータ信号ラインの片側とを断続する擬似プルアップ抵抗断続回路とを備え、ＣＰＵが、ＵＳＢホスト機器からの正規なデータ信号の有無を検出し、検出結果を考慮してＵＳＢ信号断続回路と擬似プルアップ抵抗断続回路の断続を制御することを特徴とする。
【００１５】
また、本発明のＵＳＢターゲット機器は、さらに、ＣＰＵへ入力される差動データ信号の有無の検出を行う入力ポートをグランドにプルダウンさせるために一方の端子をグランドに接続するポートプルダウン抵抗と、ＵＳＢホスト機器から供給されるＶＢｕｓ信号の有無を検出し、検出結果に応じて制御信号を出力するＶＢｕｓ検出機能と、このＶＢｕｓ検出機能から出力される制御信号を受信し、その制御信号に基づいて、ポートプルダウン抵抗かＵＳＢのデータ信号ラインかの何れかをＣＰＵの入力ポートに対して接続する切替手段とを備えることを特徴とする。
【００１６】
また、本発明のＵＳＢターゲット機器においては、前記ＣＰＵは、電源ＯＮ時の一定時間の間、ＵＳＢ信号断続回路を切断状態にするように制御することを特徴とする。
【００１７】
また、本発明のＵＳＢターゲット機器においては、前記ＣＰＵは、電源ＯＮ時の一定時間の間、ＵＳＢ信号断続回路を切断状態にし、且つ、擬似プルアップ抵抗断続回路を接続状態にして、ＵＳＢホスト機器からの正規なデータ信号の有無を検出することを特徴とする。
【００１８】
また、本発明のＵＳＢターゲット機器においては、前記ＣＰＵは、ＵＳＢホスト機器からの正規なデータ信号が有ることを検出したとき、ＵＳＢ信号断続回路を接続状態にするように制御することを特徴とする。
【００１９】
また、本発明のＵＳＢターゲット機器は、ＵＳＢホスト機器から送信される信号にＶＢｕｓ信号があの場合はＣＰＵの入力ポートがＵＳＢホスト機器からの差動データ信号の有無の検出を行い、ＶＢｕｓ信号がない場合はＣＰＵの入力ポートがグランドにプルダウンされるように切替制御を行うことを特徴とする。
【００２０】
つまり、本発明のＵＳＢターゲット機器によれば、ＣＰＵは、一定時間の間に亘ってＵＳＢ信号断続回路を切断状態にし、且つ擬似プルアップ抵抗断続回路を切断接続状態にするよう制御することにより確実な切断状態を作りだす。そして、その後に、ＵＳＢ信号断続回路を切断状態にし、擬似プルアップ抵抗断続回路を接続状態にするように制御し、ＵＳＢホスト機器に擬似的に接続を認識させる。次に、ＵＳＢホスト機器の擬似的な接続によって、ＵＳＢホスト機器から出力されるデータ信号がＨｉｇｈとＬｏｗを繰り返す正規なものであるのかどうかを検出する。ここで、データ信号がＨｉｇｈとＬｏｗを繰り返す正規なものであると検出した場合にのみ、ＵＳＢ信号断続回路を接続状態にするように動作させる。これにより、ＵＳＢホスト機器が確実に接続され、且つ正規なＵＳＢ信号が出力される場合以外は、データ信号ラインを切断状態にしておくことができる。
【００２１】
また、本発明のＵＳＢターゲット機器によれば、ＵＳＢホスト機器が接続された場合は、ＶＢｕｓ検出機能はＶＢｕｓ信号があることを検出し、ＣＰＵが、切替手段をＣＰＵの入力ポートとＵＳＢのデータ信号ラインを接続する側へ切替えるように制御する。このとき、ＵＳＢのデータ信号ラインはホスト機器側でグランドにプルダウンされているので、ＣＰＵの入力ポートがフローティング（中間電位）状態になることはない。さらに、ＵＳＢホスト機器が接続されない場合は、ＶＢｕｓ検出機能はＶｂｕｓ信号が無いことを検出し、切替手段をＣＰＵの入力ポートとポートプルダウン抵抗を接続する側へ切替えるように制御する。このとき、ポートプルダウン抵抗が接続されることによって、ＣＰＵの入力ポートはフローティング（中間電位）になる虞はなくなる。このようにして、ＣＰＵの入力ポートは確実にフローティング（中間電位）状態を回避することができる。
【００２２】
【発明の実施の形態】
以下、図面を用いて、本発明におけるＵＳＢターゲット機器の実施の形態を詳細に説明する。本発明におけるＵＳＢターゲット機器は、自己の内部に一対の差動データ信号Ｄ＋，Ｄ−が伝送するデータ信号ラインを断続するためのスイッチ回路を設ける。そして、一対の差動データ信号Ｄ＋、Ｄ−のデータ信号ラインに現れる波形がＵＳＢホスト機器側からの正規なＵＳＢ信号であると認識するまで、このスイッチ回路の接続を行わない。さらに、ＵＳＢターゲット機器の電源ＯＮ時にはこのスイッチ回路を必ず一定時間の間だけ切断状態にする。つまり、ＵＳＢターゲット機器内において、ＵＳＢケーブルの抜き差しとスイッチ動作を実現できるような構成にすることにより、様々なＵＳＢ接続システムの構成においても、従来のソフトウェアをそのまま使用しながらシステム誤動作などの不具合を回避することができる。これにより、通信接続を確実に行うことができる接続手段を備えたＵＳＢターゲット機器を構築することができる。
【００２３】
以下、本発明における第１の実施の形態のＵＳＢターゲット機器について図面を参照しながら説明する。図１は、本発明の第１の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。つまり、図１は、転送スピードがフルスピードの場合における第１の実施の形態のＵＳＢホスト機器とＵＳＢターゲット機器のブロック図を示している。
【００２４】
図１に示すように、本発明のＵＳＢターゲット機器１０２は、ＵＳＢ通信において転送スピードをフルスピードにするために、差動データ信号（Ｄ＋、Ｄ−の２本の差動信号）を伝送するデータ信号ラインのうちＤ＋ラインをプルアップする転送スピード指定用プルアップ抵抗１０４と、プルアップ用の電圧源１０３と、差動データ信号の処理を行うＵＳＢデバイスコントローラ１０５と、このＵＳＢデバイスコントローラ１０５に接続されるデータ信号ラインを断続するＵＳＢ信号断続回路１０９と、ＵＳＢホスト機器１０１からの正規な差動データ信号の有無を検出するためにＵＳＢ信号断続回路１０９より外側でＤ＋ラインをプルアップし、擬似的にＵＳＢホスト機器１０１に接続されていると認識させる擬似プルアップ抵抗１０７と、この擬似プルアップ抵抗１０７とＤ＋ラインとを断続する擬似プルアップ抵抗断続回路１０８と、ＵＳＢホスト機器１０１からの正規な差動データ信号の有無を検出し、その結果によってＵＳＢ信号断続回路１０９と擬似プルアップ抵抗断続回路１０８の断続を制御したり、ＵＳＢデバイスコントローラ１０５の動作を制御したりするＣＰＵ１０６とによって構成されている。
【００２５】
図２は、本発明の第１の実施の形態におけるＵＳＢターゲット機器内のＣＰＵの制御遷移図である。したがって、図１と図２を用いて、本発明の第１の実施の形態におけるＵＳＢターゲット機器の具体的な動作を説明する。ＣＰＵ１０６は制御信号を出力して、先ず、電源ＯＮ時に一定時間の間ＵＳＢ信号断続回路１０９を切断状態にし、且つ擬似プルアップ抵抗断続回路１０８を切断状態にする（ステップＳ１）。
【００２６】
その後、ＵＳＢ信号断続回路１０９より外側でＵＳＢの差動データ信号（Ｄ＋、Ｄ−の２本の差動信号）を伝送するデータ信号ラインのうち、Ｄ＋ラインを常に監視し、このＤ＋ラインがＨｉｇｈとＬｏｗを早いタイミングで繰り返すことを検出して、ＵＳＢの差動データ信号が『有り』と判断する。また、ＨｉｇｈもしくはＬｏｗに固定されている期間が継続した場合はＵＳＢの差動データ信号が『無し』と判断する。ここで、ＵＳＢの差動データ信号の『有り』『無し』を監視している間は、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御信号を出力する（ステップＳ２）。
【００２７】
そして、ＵＳＢのデータ信号が『無し』を検出した場合は、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御信号を出力する（ステップＳ３）。一方、ＵＳＢのデータ信号が『有り』を検出した場合は、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を接続状態、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御信号を出力する（ステップＳ４）。
【００２８】
つまり、ＵＳＢのデータ信号が『無し』を検出した場合は、実際にはＵＳＢ信号断続回路１０９でＵＳＢのデータ信号ラインは切断状態にあるが、このＵＳＢ信号切断回路１０９の外側でＤ＋ラインが擬似プルアップされている状態を作り出し、ＵＳＢホスト機器１０１に接続があると擬似的に認識させる。それによって、ＵＳＢホスト機器１０１からＵＳＢターゲット機器１０２に呼びかけのために出力されるＵＳＢの差動データ信号が正規なものであることをＣＰＵ１０６が検出し、その後にＵＳＢ信号断続回路１０９を接続状態にするという構成としている。この状態は、ステップＳ３とステップＳ４において、ＵＳＢのデータ信号『有り』を検出した場合はＵＳＢ信号断続回路１０９を切断状態から接続状態へ、ＵＳＢのデータ信号『無し』を検出した場合は、擬似プルアップ抵抗断続回路１０８を切断状態から接続状態へ遷移している状態で示されている。
【００２９】
言い換えれば、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９でＵＳＢのデータ信号ラインを切断状態、擬似プルアップ抵抗断続回路１０８を接続状態に制御し、このＵＳＢ信号切断回路１０９の外側でＤ＋ラインが擬似プルアップ抵抗１０７（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされている状態を作り出し、ＵＳＢホスト機器１０１に接続があると擬似的に認識させる。それによってＵＳＢホスト機器１０１からＵＳＢターゲット機器１０２に呼びかけのために出力されるＵＳＢのデータ信号の有無をＣＰＵ１０６が検出し、ＵＳＢの差動データ信号が『有り』と判断した場合のみ、ＵＳＢ信号断続回路１０９を接続状態にするように制御する。
【００３０】
次に、正常な動作をしているＵＳＢホスト機器１０１がＵＳＢターゲット機器１０２に接続された場合について説明する。ＣＰＵ１０６は、ステップＳ１において、電源ＯＮ時における一定時間の間、ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御を行う。そして、一定時間が経過した後、ステップＳ２において、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態のままとし、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御を行う。
【００３１】
このとき、ＵＳＢ信号断続回路１０９の外側でのデータ信号ラインのうちＤ＋ラインは、ＵＳＢホスト機器１０１側のプルダウン抵抗１１３ｂ（１５ｋΩ）と擬似プルアップ抵抗１０７（１．５ｋΩ）の比（１５ｋΩ）１．５ｋΩ）によって、ほぼ電圧源１０３（３．３Ｖ）と同電位のＨｉｇｈ状態にプルアップされる。これにより、ＵＳＢホスト機器１０１は、ＵＳＢターゲット機器１０２が接続されたと判断してＵＳＢ通信を開始しようとする。すると、ＵＳＢホスト機器１０１からはＤ＋、Ｄ−のラインが逆の位相でＨｉｇｈ，Ｌｏｗを繰り返すＵＳＢの差動データ信号が出力される。
【００３２】
一方、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９の外側で差動データ信号のＤ＋ラインを常に監視しており、ＨｉｇｈとＬｏｗを早いタイミングで繰り返す信号を検出するので、ＵＳＢの差動データ信号は『有り』と判断する。これにより、ステップＳ４のように、ＵＳＢ信号断続回路１０９を接続状態に遷移するように制御してＵＳＢデバイスコントローラ１０５への接続が行われる。すると、ＵＳＢデバイスコントローラ１０５は、ＵＳＢホスト機器１０１からの呼びかけのデータ信号に応答する形でＵＳＢ通信を開始する。この時、転送スピード指定用プルアップ抵抗１０４（１．５ｋΩ）が有効になり、転送スピードを定義する電圧源１０３（３．３Ｖ）へのプルアップは保たれることから擬似プルアップ抵抗１０７は不要になる。このため、ＣＰＵ１０６は、擬似プルアップ抵抗断続回路１０８を切断状態に遷移するように制御する。そして、その後はＵＳＢの接続は継続される。
【００３３】
次に、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２が接続されていない場合について説明する。先ず、ＣＰＵ１０６は、ステップＳ１において、電源ＯＮ時における一定時間の間、ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御を行う。そして、一定時間が経過した後、ステップＳ２において、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態のままとし、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御を行う。
【００３４】
このとき、ＵＳＢ信号断続回路１０９の外側での差動データ信号のＤ＋ラインは何も接続されていないので、擬似プルアップ抵抗１０７（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされる。よって、差動データ信号のＤ＋ラインはＨｉｇｈ状態に固定される。ＣＰＵ１０６は、このＤ＋ラインを常に監視しており、Ｈｉｇｈ状態に固定されている期間が継続した場合はＵＳＢのデータ信号は『無し』と判断する。したがって、ステップＳ３に示すように、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９が切断状態、擬似プルアップ抵抗断続回路１０８が接続状態という制御のまま差動データ信号のＤ＋ラインの監視を続ける。ここで、ＵＳＢデバイスコントローラ１０５は、ＵＳＢ信号断続回路１０９が切断状態にあって差動データ信号が無く、データ信号のＤ＋ラインを転送スピード指定用プルアップ抵抗１０４（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされ、Ｈｉｇｈ状態のまま通常の切断状態と同じ構成になるため、システムへの悪影響を与えることはない。
【００３５】
次に、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２が接続されていて、ＵＳＢホスト機器１０１の電源がオフ時に、このＵＳＢホスト機器１０１内のＤ＋、Ｄ−の差動データ信号を出力するＩＣ１１４がグランド（ＧＮＤ）に対して低インピーダンスになるものがあり、それによって差動データ信号のＤ＋ラインがＬｏｗに引っ張られたままになってしまった場合について説明する。
【００３６】
ステップＳ１に示すように、ＣＰＵ１０６は、電源ＯＮ時に、一定時間の間ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御を行う。その後、ステップＳ２に示すように、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を接続状態にするよう制御を行う。ここで、ＵＳＢ信号断続回路１０９の外側での差動データ信号のＤ＋ラインは、擬似プルアップ抵抗１０７（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップしようとするがＬｏｗに引っ張られてしまう状態にある。よって、Ｄ＋ラインはＬｏｗ状態に固定される。
【００３７】
このとき、ＣＰＵ１０６はＤ＋ラインを常に監視しており、Ｌｏｗ状態に固定されている期間が継続した場合はＵＳＢの差動データ信号は『無し』と判断する。したがって、ステップＳ３に示すように、ＵＳＢ信号断続回路１０９は切断状態、擬似プルアップ抵抗断続回路１０８は接続状態という制御のまま、データ信号のＤ＋ラインの監視を続ける。ここで、ＵＳＢデバイスコントローラ１０５は、ＵＳＢ信号断続回路１０９が切断状態にあって差動データ信号が無く、差動データ信号のＤ＋ラインは転送スピード指定用プルアップ抵抗１０４（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされ、Ｈｉｇｈ状態のままにある通常の切断状態と同じ構成になるため、システムへの悪影響を与えることはない。
【００３８】
このように、ＣＰＵ１０６は、電源ＯＮ時には一定時間の間は各断続回路を切断状態にする。これによって、確実にＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２の切断状態を作りだすことができる。その後、ＣＰＵ１０６は、差動データ信号のＤ＋ラインの状態を常に監視し、その状態の違いによって上述したような一連の制御を行う。従って、ＵＳＢターゲット機器１０２は、正常に動作をしているＵＳＢホスト機器１０１と正しく接続され、ＵＳＢ通信のための正規な差動データ信号が出力されてくるときのみ、ＵＳＢデバイスコントローラ１０５との接続を行うという確実な接続動作を行うことができる。以上のような動作をさせることで、ＵＳＢターゲット機器１０２は正常に動作をしているＵＳＢホスト機器１０１と正しく接続され、ＵＳＢ通信のための差動データ信号が出力されるときのみ、ＵＳＢデバイスコントローラ１０５との接続を行うという動作を実現している。
【００３９】
このように、本発明における第１の実施の形態のＵＳＢターゲット機器によれば、ＵＳＢホスト機器内の差動データ信号出力用のＩＣの中にグランドに対して低インピーダンスとなるものが存在していても、ＵＳＢのデータ信号ラインを断続するスイッチ回路を設けることによって、このデータ信号ラインがＬｏｗに引っ張られたままになるという異常状態を回避することができる。したがって、ＵＳＢターゲット機器がＵＳＢホスト機器と接続されている状態において、ＵＳＢホスト機器の電源がＯＦＦ時にＵＳＢホスト機器からの異常信号をＵＳＢデータ信号と誤認識するおそれはなくなる。よって、本発明のＵＳＢターゲット機器は、ＵＳＢターゲット機器が差動データ信号の継続を待ち続けている間、他の処理が止まってしまったり、ＵＳＢターゲット機器自体が動作しなくなってしまうなどのシステム全体への悪影響を回避して、正規の差動データ信号のみを検出して確実にＵＳＢ信号の接続を行うことができる。
【００４０】
しかし、図１に示すようなＵＳＢターゲット機器１０２の構成の場合、例えば、ＵＳＢホスト機器１０１が非接続状態でＵＳＢ信号断続回路１０９が切断状態となっており、且つプルアップ用の電圧源１０３がＯＦＦされていて、ＣＰＵ１０６のみの電源がＯＮされている状態のような場合は、ＵＳＢの差動データ信号の有無を検出しているＣＰＵ１０６の入力ポートがフローティング（中間電位）になってしまう状態が存在する。このような状態でＣＰＵ１０６の入力ポートがフローティング（中間電位）になると、ＣＰＵ１０６に貫通電流を流す要因となり、結果的には、ＵＳＢターゲット機器１０２の消費電力が増加する原因となる。
【００４１】
また、ＣＰＵ１０６の入力ポートがフローティング（中間電位）になることを防止するために、ＵＳＢのデータ信号検出ラインにプルダウン抵抗を接続することが考えられるが、ＵＳＢホスト機器１０１から出力される本来の差動データ信号のレベルを低下させてしまうことになり、結果的には正常なＵＳＢ通信を妨げる要因となる。
【００４２】
したがって、このような不具合を解消するために、本発明における第２の実施の形態のＵＳＢターゲット機器を提案する。つまり、第２の実施の形態のＵＳＢターゲット機器は、図１に示す第１の実施の形態のＵＳＢターゲット機器に加えて、ＵＳＢの電源ラインの＋５Ｖを検出するセンス回路を設け、＋５Ｖが検出されたときのみＵＳＢホスト機器１０１が接続されていると見なす。つまり、ＵＳＢホスト機器１０１から供給されるＵＳＢの信号のうち、＋５ＶのＶＢｕｓ信号の有無によって、ＣＰＵ１０６のＵＳＢの信号を検出している入力ポートがフローティング（中間電位）になっているか否かを判断する。そして、フローティング（中間電位）になっている場合のみ、その入力ポートにプルダウン抵抗を接続させるような構成にすることにより、ＣＰＵの貫通電流やＵＳＢの差動データ信号のレベル変化を防止することができる。
【００４３】
以下、図面を用いて、本発明における第２の実施の形態のＵＳＢターゲット機器について説明する。図３は、本発明の第２の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。つまり、図３は、転送スピードがフルスピードの場合における第２の実施の形態のＵＳＢホスト機器とＵＳＢターゲット機器のブロック図を示している。図３に示す第２の実施の形態のＵＳＢターゲット機器が図１の構成と異なるところは、ＣＰＵ１０６でデータ信号有無の検出を行う入力ポートをグランドにプルダウンさせるために片側を接地したポートプルダウン抵抗１１１と、ＵＳＢホスト機器１０１から供給されるＶＢｕｓ信号の有無を検出し、検出結果によって制御信号を出力するＶＢｕｓ検出機能１１２と、このＶＢｕｓ検出機能１１２から出力される制御信号を受けてＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１かＵＳＢのデータ信号ラインかの接続を切替える切替手段１１０とが追加された点である。
【００４４】
図３に示すように、本発明における第２の実施の形態のＵＳＢターゲット機器１０２’は、ＵＳＢ通信において転送スピードをフルスピードにするためにデータ信号（Ｄ＋、Ｄ−の２本の差動信号）ラインのうちＤ＋ラインをプルアップする転送スピード指定用プルアップ抵抗１０４と、プルアップ用の電圧源１０３と、差動データ信号の処理を行うＵＳＢデバイスコントローラ１０５と、このＵＳＢデバイスコントローラ１０５に接続されるデータ信号ラインを断続するＵＳＢ信号断続回路１０９と、ＵＳＢホスト機器１０１からの正規なデータ信号の有無を検出するためにＵＳＢ信号断続回路１０９より外側でＤ＋ラインをプルアップし擬似的にＵＳＢホスト機器１０１に接続を認識させる擬似プルアップ抵抗１０７と、この擬似プルアップ抵抗１０７とＤ＋ラインとを断続する擬似プルアップ抵抗断続回路１０８と、ＵＳＢホスト機器１０１からの正規なデータ信号の有無を検出し、その結果によってＵＳＢ信号断続回路１０９と擬似プルアップ抵抗断続回路１０７の断続を制御したり、ＵＳＢデバイスコントローラ１０５の動作を制御したりするＣＰＵ１０６と、このＣＰＵ１０６でデータ信号有無の検出を行う入力ポートをプルダウンさせるために片側を接地したポートプルダウン抵抗１１１と、ＵＳＢホスト機器１０１から供給されるＶＢｕｓ信号の有無を検出し、検出結果によって制御信号を出力するＶＢｕｓ検出機能１１２と、このＶＢｕｓ検出機能１１２から出力される制御信号を受けてＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１かＵＳＢのデータ信号ラインかの接続を切替える切替手段１１０とによって構成されている。
【００４５】
次に、図３を用いて、本発明における第２の実施の形態のＵＳＢターゲット機器の動作を説明する。尚、ＣＰＵ１０６がＵＳＢのデータ信号の有無を判断し、Ｈｉｇｈ／Ｌｏｗ信号を検出したときのみＵＳＢホスト機器１０１からリクエストがきていると見なしてＵＳＢのデータ信号ラインを接続し、それ以外のときはＵＳＢのデータ信号ラインを接続しないという動作については、図１に示す第１の実施の形態の場合と同じであるので、その説明は省略する。したがって、図３に示す第２の実施の形態では、切替手段１１０、ポートプルダウン抵抗１１１、及びＶＢｕｓ検出機能１１２によってＵＳＢホスト機器１０１からの＋５Ｖを検出したときのみ、ＵＳＢホスト機器１０１が接続されていると見なしてＣＰＵ１０６の入力ポートにプルダウン抵抗を接続する動作について説明する。
【００４６】
通常、ＵＳＢの規格よってＵＳＢホスト機器１０１からのＶＢｕｓ信号の電位レベルは５Ｖである。今、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２の接続が行われると、ＶＢｕｓ信号の５ＶがＵＳＢターゲット機器１０２’に供給される。つまり、ＶＢｕｓ信号ラインに５Ｖが存在すれば、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’が正常に接続されている状態にある。また、ＵＳＢ信号のＤ＋ラインは、ＵＳＢホスト機器１０１側でプルダウン抵抗１１３ａ（１５ｋΩ）によってグランド（ＧＮＤ）にプルダウンされているため、ＣＰＵ１０６はフローティング（中間電位）状態にはならない。
【００４７】
また、ＶＢｕｓ検出機能１１２は、ＵＳＢホスト機器１０１からＶＢｕｓ信号（５Ｖ）の供給があるか否かを検出し、ＶＢｕｓ信号（５Ｖ）が『有り』と検出した場合は、ＣＰＵ１０６の入力ポートに対しＵＳＢ信号断続回路１０９より外側のＤ＋ラインが接続されるように切替手段１１０を制御する。一方、ＶＢｕｓ信号（５Ｖ）が『無し』と検出した場合は、ＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１が接続されるように切替手段１１０を制御する。
【００４８】
先ず、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’が接続されていない場合について説明する。ＶＢｕｓ検出機能１１２は、ＶＢｕｓ信号（５Ｖ）が存在しないので『無し』と検出する。すると、ＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１が接続されるように切替手段１１０を制御する。よって、ＣＰＵ１０６は、この入力ポートはＬｏｗ状態に固定されるため、ＵＳＢのデータ信号は『無し』と判断する。つまり、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’は接続されていないため正しい判断をしていることになる。
【００４９】
次に、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’が接続されている場合について説明する。ＵＳＢターゲット機器１０２’はＵＳＢホスト機器１０１からＶＢｕｓ信号（５Ｖ）の供給を受けることになり、ＶＢｕｓ検出機能１１２はＶＢｕｓ（５Ｖ）が『有り』と検出する。すると、ＣＰＵ１０６の入力ポートに対し、ＵＳＢ信号断続回路１０９より外側のＤ＋ラインが接続されるように切替手段１１０を制御する。よって、ＣＰＵ１０６は、この入力ポートでＵＳＢホスト機器１０１から出力されるＵＳＢの差動データ信号の検出を行うことになる。当然、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’の正しい接続であるため、ＵＳＢターゲット機器１０２’の擬似プルアップ動作によりＤ＋ラインにはＨｉｇｈとＬｏｗを早いタイミングで繰り返す信号が出力される。よって、ＣＰＵ１０６はこの信号を検出してＵＳＢのデータ信号は『有り』と判断する。
【００５０】
このように、ＵＳＢホスト機器１０１から供給されるＶＢｕｓ信号の有無を検出し、その状態からＣＰＵ１０６の入力ポートの接続先を切替えることによって、ＣＰＵ１０６の入力ポートがフローティング（中間電位）状態になることを確実に回避させながら、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’を正しくＵＳＢ接続することができる。
【００５１】
【発明の効果】
以上説明したように、本発明における第１の実施の形態のＵＳＢターゲット機器によれば、ＵＳＢホスト機器内の差動信号出力用のＩＣの中にグランドに対して低インピーダンスとなるものが存在していても、ＵＳＢのデータ信号ラインを断続するスイッチ回路（つまり、ＵＳＢ信号断続回路）を設けることによって、このデータ信号ラインがＬｏｗに引っ張られたままになるという異常状態を回避することができる。したがって、ＵＳＢターゲット機器がＵＳＢホスト機器と接続されている状態において、ＵＳＢホスト機器の電源がＯＦＦ時にＵＳＢホスト機器からの異常信号をＵＳＢデータ信号と誤認識するおそれはなくなる。したがって、ＵＳＢターゲット機器が信号の継続を待ち続けている間、他の処理が止まってしまったり、ＵＳＢターゲット機器自体が動作しなくなってしまうなどの、システム全体への悪影響を回避してＵＳＢ接続を確実に行うことができる。さらに、システム毎の従来のソフトウェアを変更する必要がなくなり、且つ、従来のソフトウェアを使用して最適なプログラムを作りこむというソフトウェア開発の手間と負担を大幅に軽減することができる。
【００５２】
また、通常のＵＳＢターゲット機器は、電源をＯＦＦした後に早いタイミングで再度電源をＯＮするような動作をさせたときは、２本のデータ信号ラインのうち、電源にプルアップされたラインがＬｏｗレベルに推移しきれずにＨｉｇｈレベルに戻ってしまったり、プルアップされたままになってしまうという現象が発生することがある。このような場合、ＵＳＢターゲット機器のシステムは切断後再起動という認識を行うのに対し、ＵＳＢホスト機器側は、接続が継続されているという認識のままであり、両機器の間の認識や動作に不一致が生じ、その後の接続に支障をきたす虞がある。しかし、本発明のＵＳＢターゲット機器のシステムでは、このような異なる認識や動作の不一致に基づく不具合を回避しながら確実にＵＳＢ接続を行うことができる。
【００５３】
また、本発明における第２の実施の形態のＵＳＢターゲット機器によれば、ＵＳＢホスト機器と接続があって＋５Ｖの電源が供給されているときのみ、ＵＳＢの差動データ信号の有無の検出を正しく且つ確実に行うことができ、それ以外のときは、差動データ信号の有無の検出を行っているＣＰＵの入力ポートを確実にプルダウンしておくことができる。従って、ＵＳＢターゲット機器が如何なる状態にあっても、ＣＰＵの入力ポートがフローティング（中間電位）になることを回避することができる。これによって、確実にＣＰＵの貫通電流を防止することができるので、不要な消費電力の増加を防ぎながら、品質レベルの高いＵＳＢ通信を行うことができる。また、ＵＳＢの差動データ信号の有無を検出しているときは、その入力ポートのプルダウンを行わないことで、ＵＳＢの差動データ信号のレベル低下がない高品質なＵＳＢ通信を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。
【図２】図１におけるＵＳＢターゲット機器内のＣＰＵの制御遷移図である。
【図３】本発明の第２の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。
【図４】従来技術におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。
【符号の説明】
１０１，２０１…ＵＳＢホスト機器、１０２，１０２’２０２…ＵＳＢターゲット機器、１０３，２０３…電圧源、１０４，２０４…転送スピード指定用プルアップ抵抗、１０５，２０５…ＵＳＢデバイスコントローラ、１０６、２０６…ＣＰＵ、１０７…擬似プルアップ抵抗、１０８…擬似プルアップ抵抗断続回路、１０９…ＵＳＢ信号断続回路、１１０…切替手段、１１１…ポートプルダウン抵抗、１１２…ＶＢｕｓ検出機能、１１３ａ，１１３ｂ、２０７ａ，２０７ｂ…プルダウン抵抗、１１４…ＩＣ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a USB target device which is a slave device capable of USB connection with a USB (Universal Serial Bus) host device.
[0002]
[Prior art]
Generally, a USB host device such as a computer main body and a USB target device that is a peripheral device are connected by USB. FIG. 4 is a block diagram showing a connection state between a USB host device and a USB target device in the prior art. As shown in FIG. 4, the connection method between the USB host device 201 and the USB target device 202 in the prior art is a pair of data signal lines (D +, D−), a power line (VBus) and a ground line (not shown). (GND) is connected. The communication of the USB signal is performed by a differential data signal in which two lines of a pair of data signal lines D + and D− operate with opposite phases. On the USB host device 201 side, the two data signal lines D + and D− are both pulled down to the ground line (GND) using pull-down resistors 207a and 207b. When nothing is connected to the series A USB connector, both the D + and D− data signal lines are in the low state. Therefore, in such a Low state, the USB host device 201 side determines that nothing is connected.
[0003]
On the other hand, on the USB target device 202 side, one of the two data signal lines D + and D− must be connected to the USB target device in order to define whether the communication is performed at a transfer speed of low speed or full speed. The voltage source 203 is pulled up using a pull-up resistor (transfer speed designation pull-up resistor 204) having a value sufficiently smaller than the pull-down resistors 207a and 207b on the host device side.
[0004]
Therefore, when the USB connectors of the USB host device 201 and the USB target device 202 are connected by a USB cable, two data signals D + and D− that are common to the USB host device 201 side and the USB target device 202 side are used. Of the lines, the line pulled up on the USB target device 202 side is in a high state depending on the ratio between the pull-down resistor (207a or 207b) on the USB host device 201 side and the pull-up resistor 204 on the USB target device 202 side. Will be pulled up. However, there is a relationship of pull-down resistance on the USB host device 201 side >> pull-up resistance on the USB target device 202 side. Also, the USB host device side 201 detects that the USB target device 202 is connected when one of the D + and D− lines is in a high state, and communication is started from this state. Here, normally, in the USB target device 202, the pulled-up line of the two data signal lines is not in a low state except during communication.
[0005]
In the conventional connection method between the USB host device 201 and the USB target device 202 as shown in FIG. 4, the USB target device 202 when the transfer speed is full speed is the transfer speed in USB communication with the USB host device 201. Of the data signal lines for transmitting differential data signals (D + and D−), a transfer speed specifying pull-up resistor 204 for pulling up the D + line, and a pull-up resistor The voltage source 203, a USB device controller 205 that processes differential data signals, and a CPU 206 that controls the operation of the USB device controller 205 are configured.
[0006]
Next, an operation when the conventional USB target device 202 configured as described above is USB-connected to the USB host device 201 will be described. First, when the USB host device 201 and the USB target device 202 are not connected, on the USB host device 201 side, both the D + line and the D− line of the differential data signal that is a USB signal are connected to the ground (GND). It is pulled down by pull-down resistors 207a and 207b (15 kΩ) and is in a low state. For this reason, the USB host device 201 determines that the USB target device 202 is not connected, and always monitors whether one of the D + and D− lines transitions to the High state. That is, the USB host device 201 is constantly monitoring the connection of the USB target device 202. On the USB target device 202 side, the D + line of the USB signal (differential data signal) is pulled up to the voltage source 203 (3.3 V) by the transfer speed designation pull-up resistor 204 (1.5 kΩ). High state. Therefore, the USB target device 202 is constantly monitoring the presence or absence of a USB signal (differential data signal) from the USB host device 201 side where the D + line repeats High and Low.
[0007]
Next, when the USB host device 201 and the USB target device 202 are connected, the USB host device 201 side has a D + line with a pull-down resistor (207a or 207b) on the USB host device 201 side and a transfer speed on the USB target device 202 side. Since the transition to the High state is made according to the ratio with the designated pull-up resistor 204 (that is, the ratio between 15 kΩ and 1.5 kΩ), it is determined that the USB target device 202 is connected, and USB communication is started. Along with this, the USB target device 202 side responds to the USB host device 201 side because a USB differential data signal in which the D + and D− lines repeat High and Low in opposite phases is output. Start USB communication in the form. With these operations, USB communication is performed between the USB host device 201 and the USB target device 202.
[0008]
[Patent Document 1]
JP 2001-75713 A (FIG. 1, paragraph 0035)
[0009]
[Problems to be solved by the invention]
However, the conventional method for connecting the USB host device 201 and the USB target device 202 as shown in FIG. 4 has various problems as described below. First, the first problem is that, in the conventional USB target device 202, the pulled-up line of the D + and D− data signal lines is a normal differential data signal from the USB host device 201. If it is fixed while being in the Low state due to a factor other than the reception of the signal, it is erroneously recognized as a USB differential data signal on the USB host device 201 side, and it continues to wait for the continuation of the differential data signal. . Therefore, all other processing stops during the signal waiting time, and the entire system of the USB target device 202 does not operate. That is, when the system configuration or software of the conventional USB target device 202 enters the low state due to a factor other than the reception of the USB differential data signal, the differential data signal enters the standby state. It will cause such troubles.
In addition, considering such an abnormal standby state in advance, it may be possible to apply some workaround in the software for controlling the entire system of the USB target device 202. However, an optimal program must be designed for each of various systems. Therefore, it takes a lot of cost and man-hours to develop software. Note that such a problem is that, when the USB target device 202 is connected to the USB host device 201, the D + and D− differential data in the USB host device 201 are turned off when the USB host device 201 is powered off. Some ICs 208 that output signals have a low impedance with respect to the ground (GND), which may be caused.
[0010]
Next, the second problem is that, when the conventional USB target device 202 is turned off, both the D + and D− data signal lines are in the Low state by turning off the voltage source 203 that is pulled up. The USB host device 201 recognizes the disconnection, but the pull-up voltage line (voltage source 203) is usually connected with capacitors for voltage stabilization. It takes a certain time from when the voltage source 203 being pulled up is turned off until this voltage line changes to the low level. Accordingly, when the voltage source 203 is turned off and then the voltage source 203 is turned on again at an early timing, the pulled-up line of the two data signal lines does not transition to the low level. Will return to high level. That is, it is conceivable that a phenomenon occurs in which the power supply line remains pulled up. At this time, the system of the USB target device 202 performs a process of once turning off and restarting, whereas the USB host device 201 still recognizes that the connection is continued. There is a risk that discrepancies in recognition and operation between the systems of the 201 and the USB target device 202 may occur, resulting in problems such as hindering subsequent normal connection.
[0011]
Further, the third problem is that when the USB host device 201 and the USB target device 202 are not connected and the power of only the CPU 206 is on, the presence or absence of a USB differential data signal is detected. The CPU 206 input port may become floating (intermediate potential). As described above, if the + 5V power is not supplied from the USB host device 201 and only the CPU 206 has the + 5V power, the input port of the CPU 206 becomes floating (intermediate potential), which causes a through current to flow to the CPU 206. Become. As a result, power consumption unnecessary for the USB target device 202 increases.
[0012]
The present invention has been made in view of the above-described problems, and an object thereof is to provide a USB target device that can reliably make a USB connection with a USB host device while avoiding a malfunction of the entire USB communication system. There is to do. Another object of the present invention is to provide a USB target device that can detect the presence or absence of a USB data signal while preventing a through current of a CPU, and can perform USB connection with a USB host device safely and reliably. It is in.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the USB target device of the present invention is a USB target device that performs USB communication with a USB host device, in order to define the transfer speed when performing USB communication. A pull-up resistor for specifying a transfer speed for pulling up one side of two data signal lines for transmitting a differential data signal to be transmitted to a power supply, and a voltage for pulling up the pull-up resistor for specifying the transfer speed to a power supply A USB device controller that processes a differential data signal that transmits a data signal line, a USB signal interrupt circuit that interrupts the data signal line connected to the USB device controller, and a USB signal interrupt circuit that is a data signal line Control to intermittently operate the USB device controller And a CPU for control of the eye In order to detect the presence or absence of a legitimate differential data signal from the USB host device, one side of the data signal line is pulled up to the power supply outside the USB signal interrupt circuit, and the connection to the USB host device is recognized in a pseudo manner And a pseudo pull-up resistor intermittent circuit that intermittently connects the pseudo pull-up resistor and one side of the data signal line, and the CPU detects the presence or absence of a regular data signal from the USB host device, Controls the interruption of the USB signal interruption circuit and the pseudo pull-up resistor interruption circuit in consideration of the detection result It is characterized by that.
[0015]
Further, the USB target device of the present invention further includes a port pull-down resistor that connects one terminal to the ground in order to pull down the input port for detecting the presence or absence of the differential data signal input to the CPU, and the USB. A VBus detection function that detects the presence or absence of a VBus signal supplied from the host device and outputs a control signal according to the detection result, and a control signal output from the VBus detection function are received, and based on the control signal, And switching means for connecting either the port pull-down resistor or the USB data signal line to the input port of the CPU.
[0016]
In the USB target device of the present invention, the CPU controls the USB signal interrupt circuit to be in a disconnected state for a predetermined time when the power is turned on.
[0017]
In the USB target device of the present invention, the CPU sets the USB signal interrupt circuit to the disconnected state and the pseudo pull-up resistor interrupt circuit to the connected state for a certain period of time when the power is turned on. The presence or absence of a regular data signal from is detected.
[0018]
In the USB target device of the present invention, when the CPU detects that there is a regular data signal from the USB host device, the CPU controls the USB signal intermittent circuit to be in a connected state. .
[0019]
In the USB target device of the present invention, when a VBus signal is included in the signal transmitted from the USB host device, the CPU input port detects whether there is a differential data signal from the USB host device, and there is no VBus signal. In this case, the switching control is performed so that the input port of the CPU is pulled down to the ground.
[0020]
In other words, according to the USB target device of the present invention, the CPU reliably controls the USB signal interrupt circuit to be disconnected for a certain period of time and the pseudo pull-up resistor interrupt circuit to be disconnected. To create a clear cutting state. Thereafter, the USB signal intermittent circuit is controlled to be disconnected, and the pseudo pull-up resistor intermittent circuit is controlled to be connected, so that the USB host device can recognize the connection in a pseudo manner. Next, it is detected whether the data signal output from the USB host device is a regular one that repeats High and Low by pseudo connection of the USB host device. Here, only when it is detected that the data signal is a regular one that repeats High and Low, the USB signal intermittent circuit is operated so as to be connected. As a result, the data signal line can be kept disconnected except when the USB host device is securely connected and a normal USB signal is output.
[0021]
Also, according to the USB target device of the present invention, when a USB host device is connected, the VBus detection function detects that there is a VBus signal, and the CPU switches the switching means between the CPU input port and the USB data signal. Control to switch the line to the connected side. At this time, since the USB data signal line is pulled down to the ground on the host device side, the input port of the CPU does not enter a floating (intermediate potential) state. Further, when the USB host device is not connected, the Vbus detection function detects that there is no Vbus signal, and controls the switching means to switch to the side connecting the CPU input port and the port pull-down resistor. At this time, since the port pull-down resistor is connected, there is no possibility that the input port of the CPU becomes floating (intermediate potential). In this way, the input port of the CPU can reliably avoid the floating (intermediate potential) state.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a USB target device according to the present invention will be described below in detail with reference to the drawings. The USB target device according to the present invention is provided with a switch circuit for intermittently connecting a data signal line for transmitting a pair of differential data signals D + and D−. The switch circuit is not connected until it is recognized that the waveform appearing on the data signal line of the pair of differential data signals D + and D− is a normal USB signal from the USB host device side. Further, when the USB target device is turned on, the switch circuit is always disconnected for a certain period of time. In other words, by configuring the USB target device so that the USB cable can be inserted and removed and the switch operation can be performed, even in various USB connection system configurations, problems such as system malfunctions can be obtained while using the conventional software as it is. It can be avoided. Thereby, it is possible to construct a USB target device including a connection unit that can reliably perform communication connection.
[0023]
The USB target device according to the first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a connection state between a USB host device and a USB target device according to the first embodiment of the present invention. That is, FIG. 1 shows a block diagram of the USB host device and USB target device of the first embodiment when the transfer speed is full speed.
[0024]
As shown in FIG. 1, the USB target device 102 of the present invention transmits data for transmitting differential data signals (two differential signals D + and D−) in order to make the transfer speed full speed in USB communication. Of the signal lines, a transfer speed specifying pull-up resistor 104 for pulling up the D + line, a voltage source 103 for pull-up, a USB device controller 105 for processing differential data signals, and a connection to the USB device controller 105 A USB signal interrupting circuit 109 that interrupts the data signal line to be generated, and a D + line pulled up outside the USB signal interrupting circuit 109 in order to detect the presence or absence of a normal differential data signal from the USB host device 101, A pseudo pull-up resistor 107 for recognizing that it is connected to the USB host device 101 The pseudo pull-up resistor 107 and the D + line are intermittently connected, and the presence / absence of a normal differential data signal from the USB host device 101 is detected. The CPU 106 controls the intermittent operation of the pull-up resistor intermittent circuit 108 and the operation of the USB device controller 105.
[0025]
FIG. 2 is a control transition diagram of the CPU in the USB target device according to the first embodiment of the present invention. Therefore, a specific operation of the USB target device according to the first embodiment of the present invention will be described with reference to FIGS. 1 and 2. The CPU 106 outputs a control signal. First, when the power is turned on, the USB signal intermittent circuit 109 is disconnected for a certain period of time, and the pseudo pull-up resistor intermittent circuit 108 is disconnected (step S1).
[0026]
Thereafter, of the data signal lines that transmit the USB differential data signals (D + and D− differential signals) outside the USB signal interrupt circuit 109, the D + line is always monitored, and the D + line is High. It is determined that the USB differential data signal is “present”. If the period fixed to High or Low continues, it is determined that the USB differential data signal is “none”. Here, while monitoring “existence” and “absence” of the USB differential data signal, the CPU 106 disconnects the USB signal interrupt circuit 109 and connects the pseudo pull-up resistor interrupt circuit 108 to the connection state. A control signal is output (step S2).
[0027]
If the USB data signal is detected as “none”, the CPU 106 outputs a control signal for setting the USB signal interrupt circuit 109 in a disconnected state and the pseudo pull-up resistor interrupt circuit 108 in a connected state (step S3). ). On the other hand, if the USB data signal is detected as “present”, the CPU 106 outputs a control signal for setting the USB signal interrupting circuit 109 in the connected state and the pseudo pull-up resistor interrupting circuit 108 in the disconnected state (step S4). ).
[0028]
That is, when the USB data signal is detected as “none”, the USB data signal line is actually disconnected in the USB signal interrupt circuit 109, but the D + line is simulated outside the USB signal disconnect circuit 109. A pull-up state is created, and a pseudo-recognition that the USB host device 101 is connected is made. As a result, the CPU 106 detects that the USB differential data signal output for calling from the USB host device 101 to the USB target device 102 is normal, and then the USB signal intermittent circuit 109 is connected. It is configured to do. In this state, in step S3 and step S4, when the USB data signal “present” is detected, the USB signal intermittent circuit 109 is changed from the disconnected state to the connected state, and when the USB data signal “none” is detected, The pull-up resistor interrupt circuit 108 is shown in a state where it is transitioning from a disconnected state to a connected state.
[0029]
In other words, the CPU 106 controls the USB data signal line to be disconnected by the USB signal interrupt circuit 109 and the pseudo pull-up resistor interrupt circuit 108 to be connected, and the D + line is pseudo-pulled up outside the USB signal disconnect circuit 109. A state of being pulled up to the voltage source 103 (3.3 V) by the resistor 107 (1.5 kΩ) is created, and the USB host device 101 is recognized in a pseudo manner. As a result, only when the CPU 106 detects the presence or absence of a USB data signal output for calling from the USB host device 101 to the USB target device 102 and determines that the USB differential data signal is “present”, the USB signal is intermittent. Control is performed so that the circuit 109 is connected.
[0030]
Next, a case where the USB host device 101 that is operating normally is connected to the USB target device 102 will be described. In step S1, the CPU 106 performs control such that the USB signal interrupt circuit 109 is disconnected and the pseudo pull-up resistor interrupt circuit 108 is disconnected for a certain period of time when the power is turned on. Then, after a predetermined time has elapsed, in step S2, the CPU 106 performs control such that the USB signal interrupting circuit 109 remains in a disconnected state and the pseudo pull-up resistor interrupting circuit 108 is connected.
[0031]
At this time, the D + line among the data signal lines outside the USB signal interrupt circuit 109 is a ratio (15 kΩ) 1 of the pull-down resistor 113b (15 kΩ) and the pseudo pull-up resistor 107 (1.5 kΩ) on the USB host device 101 side. .5 kΩ) is pulled up to a high state substantially the same potential as the voltage source 103 (3.3 V). As a result, the USB host device 101 determines that the USB target device 102 is connected and tries to start USB communication. Then, the USB host device 101 outputs a USB differential data signal in which the D + and D− lines repeat High and Low with opposite phases.
[0032]
On the other hand, since the CPU 106 constantly monitors the D + line of the differential data signal outside the USB signal interrupt circuit 109 and detects a signal that repeats High and Low at an early timing, the USB differential data signal is “Yes”. Judge that. As a result, as shown in step S4, the USB signal intermittent circuit 109 is controlled to transition to the connected state, and the connection to the USB device controller 105 is performed. Then, the USB device controller 105 starts USB communication in response to a call data signal from the USB host device 101. At this time, the pull-up resistor 104 (1.5 kΩ) for specifying the transfer speed becomes effective and the pull-up to the voltage source 103 (3.3 V) that defines the transfer speed is maintained. It becomes unnecessary. For this reason, the CPU 106 controls the pseudo pull-up resistor intermittent circuit 108 to transition to the disconnected state. Thereafter, the USB connection is continued.
[0033]
Next, a case where the USB host device 101 and the USB target device 102 are not connected will be described. First, in step S1, the CPU 106 performs control such that the USB signal interrupt circuit 109 is disconnected and the pseudo pull-up resistor interrupt circuit 108 is disconnected for a certain time when the power is turned on. Then, after a predetermined time has elapsed, in step S2, the CPU 106 performs control such that the USB signal interrupting circuit 109 remains in a disconnected state and the pseudo pull-up resistor interrupting circuit 108 is connected.
[0034]
At this time, since the D + line of the differential data signal outside the USB signal interrupt circuit 109 is not connected, it is pulled up to the voltage source 103 (3.3 V) by the pseudo pull-up resistor 107 (1.5 kΩ). Is done. Therefore, the D + line of the differential data signal is fixed to the high state. The CPU 106 always monitors the D + line, and determines that the USB data signal is “none” when the period of being fixed to the high state continues. Therefore, as shown in step S3, the CPU 106 continues to monitor the D + line of the differential data signal with the control that the USB signal interrupt circuit 109 is disconnected and the pseudo pull-up resistor interrupt circuit 108 is connected. Here, the USB device controller 105 has a voltage source 103 connected to the D + line of the data signal by the transfer speed designation pull-up resistor 104 (1.5 kΩ) with the USB signal interrupt circuit 109 in the disconnected state and no differential data signal. Since it is pulled up to (3.3 V) and has the same configuration as the normal disconnected state in the high state, it does not adversely affect the system.
[0035]
Next, when the USB host device 101 and the USB target device 102 are connected and the USB host device 101 is powered off, the IC 114 that outputs a D + and D− differential data signal in the USB host device 101 is grounded. A case will be described in which there is a low impedance with respect to (GND), and as a result, the D + line of the differential data signal remains pulled low.
[0036]
As shown in step S1, when the power is turned on, the CPU 106 performs control such that the USB signal intermittent circuit 109 is disconnected for a predetermined time and the pseudo pull-up resistor intermittent circuit 108 is disconnected. Thereafter, as shown in step S2, the CPU 106 controls the USB signal interrupt circuit 109 to be disconnected and the pseudo pull-up resistor interrupt circuit 108 to be connected. Here, the D + line of the differential data signal outside the USB signal intermittent circuit 109 tries to pull up to the voltage source 103 (3.3 V) by the pseudo pull-up resistor 107 (1.5 kΩ), but is pulled low. It is in the state where it is done. Therefore, the D + line is fixed to the low state.
[0037]
At this time, the CPU 106 always monitors the D + line, and determines that the USB differential data signal is “None” if the period fixed to the Low state continues. Therefore, as shown in step S3, the monitoring of the D + line of the data signal is continued with the control that the USB signal intermittent circuit 109 is disconnected and the pseudo pull-up resistor intermittent circuit 108 is connected. Here, in the USB device controller 105, the USB signal interrupting circuit 109 is in a disconnected state and there is no differential data signal, and the D + line of the differential data signal is voltageed by the transfer speed designation pull-up resistor 104 (1.5 kΩ). Since it has the same configuration as the normal disconnected state that is pulled up to the source 103 (3.3 V) and remains in the High state, there is no adverse effect on the system.
[0038]
Thus, the CPU 106 disconnects each intermittent circuit for a certain period of time when the power is turned on. As a result, the disconnected state of the USB host device 101 and the USB target device 102 can be surely created. Thereafter, the CPU 106 constantly monitors the state of the D + line of the differential data signal, and performs a series of controls as described above depending on the difference in the state. Accordingly, the USB target device 102 is connected to the USB device controller 105 only when the USB target device 102 is correctly connected to the normally operating USB host device 101 and a normal differential data signal for USB communication is output. A reliable connection operation can be performed. By performing the operation as described above, the USB device controller 102 is connected only to the USB host device 101 that is operating normally and a differential data signal for USB communication is output only. The operation of performing connection with 105 is realized.
[0039]
As described above, according to the USB target device of the first embodiment of the present invention, there is a differential data signal output IC in the USB host device that has a low impedance with respect to the ground. However, by providing a switch circuit for intermittently connecting the USB data signal line, an abnormal state in which the data signal line remains pulled low can be avoided. Accordingly, when the USB target device is connected to the USB host device, there is no possibility that an abnormal signal from the USB host device is erroneously recognized as a USB data signal when the power of the USB host device is turned off. Therefore, the USB target device of the present invention is an entire system in which other processing stops or the USB target device itself does not operate while the USB target device continues to wait for the differential data signal. By avoiding adverse effects on the USB signal, only the regular differential data signal can be detected and the USB signal can be reliably connected.
[0040]
However, in the case of the configuration of the USB target device 102 as shown in FIG. 1, for example, the USB host device 101 is not connected, the USB signal interrupt circuit 109 is disconnected, and the pull-up voltage source 103 is When the power of only the CPU 106 is turned off and the CPU 106 is turned off, the input port of the CPU 106 that detects the presence or absence of the USB differential data signal is in a floating state (intermediate potential). Exists. If the input port of the CPU 106 becomes floating (intermediate potential) in such a state, it causes a through current to flow through the CPU 106, resulting in an increase in power consumption of the USB target device 102.
[0041]
In order to prevent the input port of the CPU 106 from floating (intermediate potential), it is conceivable to connect a pull-down resistor to the USB data signal detection line, but the original difference output from the USB host device 101 is considered. As a result, the level of the dynamic data signal is lowered, and as a result, normal USB communication is hindered.
[0042]
Therefore, in order to eliminate such a problem, the USB target device of the second embodiment of the present invention is proposed. That is, the USB target device of the second embodiment is provided with a sense circuit for detecting + 5V of the USB power line in addition to the USB target device of the first embodiment shown in FIG. 1, and + 5V is detected. Only when the USB host device 101 is connected. That is, it is determined whether or not the input port detecting the USB signal of the CPU 106 is floating (intermediate potential) based on the presence or absence of the + 5V VBus signal among the USB signals supplied from the USB host device 101. To do. And only when it is floating (intermediate potential), it is possible to prevent the CPU through current and the level change of the USB differential data signal by connecting the pull-down resistor to the input port. it can.
[0043]
The USB target device according to the second embodiment of the present invention will be described below with reference to the drawings. FIG. 3 is a block diagram illustrating a connection state between the USB host device and the USB target device according to the second embodiment of the present invention. That is, FIG. 3 shows a block diagram of the USB host device and USB target device of the second embodiment when the transfer speed is full speed. The USB target device of the second embodiment shown in FIG. 3 is different from the configuration of FIG. 1 in that a port pull-down resistor 111 with one side grounded to pull down the input port for detecting the presence / absence of a data signal by the CPU 106. A VBus detection function 112 that detects the presence or absence of a VBus signal supplied from the USB host device 101 and outputs a control signal according to the detection result; and an input port of the CPU 106 that receives the control signal output from the VBus detection function 112 On the other hand, a switching means 110 for switching the connection between the port pull-down resistor 111 and the USB data signal line is added.
[0044]
As shown in FIG. 3, the USB target device 102 ′ according to the second embodiment of the present invention uses two differential signals, D + and D−, in order to make the transfer speed full speed in USB communication. ) Among the lines, a transfer speed specifying pull-up resistor 104 for pulling up the D + line, a voltage source 103 for pull-up, a USB device controller 105 for processing differential data signals, and a connection to the USB device controller 105 USB signal interrupting circuit 109 for interrupting the data signal line to be connected, and in order to detect the presence or absence of a regular data signal from the USB host device 101, the D + line is pulled up outside the USB signal interrupting circuit 109 to simulate the USB A pseudo pull-up resistor 107 that makes the host device 101 recognize the connection, and this pseudo pull-up resistor. Pseudo pull-up resistor intermittent circuit 108 for intermittently connecting the resistor 107 and the D + line, and the presence or absence of a normal data signal from the USB host device 101 are detected, and the USB signal intermittent circuit 109 and the pseudo pull-up resistor intermittent circuit are detected as a result. CPU 106 for controlling the intermittent operation of 107 or controlling the operation of USB device controller 105, port pull-down resistor 111 grounded on one side in order to pull down the input port for detecting the presence or absence of a data signal by this CPU 106, USB A VBus detection function 112 that detects the presence / absence of a VBus signal supplied from the host device 101 and outputs a control signal according to the detection result, and receives a control signal output from the VBus detection function 112 and is connected to the input port of the CPU 106 Pull-down resistor 111 or USB device It is constituted by a switching means 110 for switching whether data signal line connections.
[0045]
Next, the operation of the USB target device according to the second embodiment of the present invention will be described with reference to FIG. Note that the CPU 106 determines whether there is a USB data signal and detects a request from the USB host device 101 only when a High / Low signal is detected, and connects the USB data signal line. Otherwise, the USB data signal line is connected. Since the operation of not connecting the data signal lines is the same as that in the first embodiment shown in FIG. 1, the description thereof is omitted. Therefore, in the second embodiment shown in FIG. 3, the USB host device 101 is connected only when +5 V from the USB host device 101 is detected by the switching means 110, the port pull-down resistor 111, and the VBus detection function 112. The operation of connecting a pull-down resistor to the input port of the CPU 106 is described.
[0046]
Usually, according to the USB standard, the potential level of the VBus signal from the USB host device 101 is 5V. Now, when the USB host device 101 and the USB target device 102 are connected, 5 V of the VBus signal is supplied to the USB target device 102 ′. That is, if 5 V is present in the VBus signal line, the USB host device 101 and the USB target device 102 ′ are normally connected. Further, since the D + line of the USB signal is pulled down to the ground (GND) by the pull-down resistor 113a (15 kΩ) on the USB host device 101 side, the CPU 106 does not enter a floating (intermediate potential) state.
[0047]
Further, the VBus detection function 112 detects whether or not a VBus signal (5V) is supplied from the USB host device 101. If the VBus signal (5V) is detected as “present”, the VBus signal is detected with respect to the input port of the CPU 106. The switching means 110 is controlled so that the D + line outside the USB signal intermittent circuit 109 is connected. On the other hand, when the VBus signal (5 V) is detected as “none”, the switching unit 110 is controlled so that the port pull-down resistor 111 is connected to the input port of the CPU 106.
[0048]
First, a case where the USB host device 101 and the USB target device 102 ′ are not connected will be described. The VBus detection function 112 detects “None” because there is no VBus signal (5 V). Then, the switching unit 110 is controlled so that the port pull-down resistor 111 is connected to the input port of the CPU 106. Therefore, since the input port is fixed to the Low state, the CPU 106 determines that the USB data signal is “none”. That is, since the USB host device 101 and the USB target device 102 ′ are not connected, a correct determination is made.
[0049]
Next, a case where the USB host device 101 and the USB target device 102 ′ are connected will be described. The USB target device 102 ′ receives the supply of the VBus signal (5V) from the USB host device 101, and the VBus detection function 112 detects that the VBus (5V) is “present”. Then, the switching means 110 is controlled so that the D + line outside the USB signal intermittent circuit 109 is connected to the input port of the CPU 106. Therefore, the CPU 106 detects the USB differential data signal output from the USB host device 101 at this input port. Naturally, since the USB host device 101 and the USB target device 102 ′ are correctly connected, a signal that repeats High and Low at an early timing is output to the D + line by the pseudo pull-up operation of the USB target device 102 ′. Therefore, the CPU 106 detects this signal and determines that the USB data signal is “present”.
[0050]
In this way, by detecting the presence or absence of the VBus signal supplied from the USB host device 101 and switching the connection destination of the input port of the CPU 106 from this state, the input port of the CPU 106 is brought into a floating (intermediate potential) state. The USB host device 101 and the USB target device 102 ′ can be correctly connected to the USB while being surely avoided.
[0051]
【The invention's effect】
As described above, according to the USB target device of the first embodiment of the present invention, there are some differential signal output ICs in the USB host device that have a low impedance with respect to the ground. Even so, by providing a switch circuit that interrupts the USB data signal line (that is, the USB signal interrupt circuit), an abnormal state in which the data signal line remains pulled low can be avoided. Accordingly, when the USB target device is connected to the USB host device, there is no possibility that an abnormal signal from the USB host device is erroneously recognized as a USB data signal when the power of the USB host device is turned off. Therefore, while the USB target device continues to wait for the continuation of the signal, avoid other adverse effects on the entire system, such as stopping other processes or stopping the USB target device itself, and connect the USB. It can be done reliably. Further, it is not necessary to change the conventional software for each system, and the labor and burden of software development for creating an optimal program using the conventional software can be greatly reduced.
[0052]
In addition, when a normal USB target device is operated to turn on the power again at an early timing after the power is turned off, the line pulled up to the power source out of the two data signal lines is at the low level. In some cases, the phenomenon may occur that the level is returned to the high level without being fully shifted to the level of the value or pulled up. In such a case, the USB target device system recognizes that it is restarted after disconnection, while the USB host device side still recognizes that the connection is continued, and recognizes and operates between both devices. May be inconsistent and hinder subsequent connections. However, in the system of the USB target device of the present invention, it is possible to reliably perform the USB connection while avoiding problems based on such different recognition and mismatch of operations.
[0053]
In addition, according to the USB target device of the second embodiment of the present invention, the presence / absence of the USB differential data signal is correctly detected only when the USB host device is connected and + 5V power is supplied. In other cases, it is possible to reliably pull down the input port of the CPU that detects the presence or absence of the differential data signal. Therefore, it is possible to prevent the CPU input port from floating (intermediate potential) regardless of the state of the USB target device. As a result, a CPU through current can be reliably prevented, and USB communication with a high quality level can be performed while preventing an unnecessary increase in power consumption. Also, when the presence or absence of a USB differential data signal is detected, high-quality USB communication can be performed without lowering the level of the USB differential data signal by not pulling down the input port. .
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a connection state between a USB host device and a USB target device according to a first embodiment of the present invention.
FIG. 2 is a control transition diagram of a CPU in the USB target device in FIG.
FIG. 3 is a block diagram illustrating a connection state between a USB host device and a USB target device according to the second embodiment of the present invention.
FIG. 4 is a block diagram showing a connection state between a USB host device and a USB target device in the prior art.
[Explanation of symbols]
101, 201: USB host device, 102, 102'202: USB target device, 103, 203 ... voltage source, 104, 204 ... pull-up resistor for specifying transfer speed, 105, 205 ... USB device controller, 106, 206 ... CPU 107 ... Pseudo pull-up resistor, 108 ... Pseudo pull-up resistor intermittent circuit, 109 ... USB signal intermittent circuit, 110 ... Switching means, 111 ... Port pull-down resistor, 112 ... VBus detection function, 113a, 113b, 207a, 207b ... Pull down Resistance, 114 ... IC

Claims

In a USB target device that performs USB communication with a USB host device,
In order to define a transfer speed when performing USB communication, a pull-up resistor for specifying a transfer speed for pulling up one side of two data signal lines for transmitting a differential data signal transmitted from the USB host device to a power source When,
A voltage source for pulling up the pull-up resistor for specifying the transfer speed to a power source;
A USB device controller for processing a differential data signal transmitted through the data signal line;
A USB signal interrupting circuit for interrupting the data signal line connected to the USB device controller;
A CPU for controlling the USB signal interrupting circuit to interrupt the data signal line, and to operate the USB device controller ;
In order to detect the presence or absence of a regular differential data signal from the USB host device, one side of the data signal line is pulled up to the power source outside the USB signal interrupt circuit, and the USB host device is simulated. A pseudo pull-up resistor to recognize the connection,
A pseudo pull-up resistor intermittent circuit that intermittently connects the pseudo pull-up resistor and one side of the data signal line;
The CPU detects the presence or absence of a regular data signal from the USB host device, and controls the interruption of the USB signal interruption circuit and the pseudo pull-up resistor interruption circuit in consideration of the detection result. Target equipment.

further,
A port pull-down resistor that connects one terminal to the ground in order to pull down the input port for detecting the presence or absence of a differential data signal input to the CPU;
A VBus detection function for detecting the presence or absence of a VBus signal supplied from the USB host device and outputting a control signal according to the detection result;
Switching means for receiving a control signal output from the VBus detection function and connecting either the port pull-down resistor or the USB data signal line to the input port of the CPU based on the control signal; The USB target device according to claim 1 , further comprising:

The CPU puts the USB signal interrupt circuit in a disconnected state for a certain period of time when the power is turned on, and puts the pseudo pull-up resistor interrupt circuit in a connected state, so that the presence or absence of a regular data signal from the USB host device exists. USB target device according to claim 1 or claim 2, characterized in that to detect the.

When there is a VBus signal in the signal transmitted from the USB host device, the CPU input port detects whether there is a differential data signal from the USB host device, and when there is no VBus signal, the CPU The USB target device according to claim 2 , wherein the switching control is performed so that the input port is pulled down to ground.