JP3957696B2 - IP network terminal device - Google Patents
IP network terminal device Download PDFInfo
- Publication number
- JP3957696B2 JP3957696B2 JP2004076265A JP2004076265A JP3957696B2 JP 3957696 B2 JP3957696 B2 JP 3957696B2 JP 2004076265 A JP2004076265 A JP 2004076265A JP 2004076265 A JP2004076265 A JP 2004076265A JP 3957696 B2 JP3957696 B2 JP 3957696B2
- Authority
- JP
- Japan
- Prior art keywords
- packet data
- reception
- transmission
- received
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Communication Control (AREA)
Description
本発明は、IP(Internet Protocol)インタフェースを備え、インターネット等のネットワークからのデータの受信およびネットワークに対してのデータの送信を行うIPネットワーク端末装置に関する。 The present invention relates to an IP network terminal device that includes an IP (Internet Protocol) interface and receives data from a network such as the Internet and transmits data to the network.
従来のIPネットワーク端末装置について、図11を参照して説明する。この従来のIPネットワーク端末装置は、図11に示されるように、ETHER受信I/F302と、IP受信I/F303と、受信バッファ304と、CPU305と、送信バッファ306と、IP送信I/F307と、ETHER送信I/F308とから構成されている。
A conventional IP network terminal device will be described with reference to FIG. As shown in FIG. 11, the conventional IP network terminal apparatus includes an ETHER reception I /
ETHER受信I/F302は、ネットワーク回線受信の物理インタフェースとしてイーサネット(Ethernet)(登録商標)の終端機能を有する。ETHER受信I/F302は、自端末装置が受信すべきMAC(Media Access Control)アドレスであると判断した受信パケットデータをIP受信I/F303へ転送する。
The ETHER reception I / F 302 has a termination function of Ethernet (registered trademark) as a physical interface for network line reception. The ETHER reception I /
IP受信I/F303は、IP終端機能を有しており、自端末装置が受信すべきIPアドレスであると判断した受信パケットデータを、受信バッファ304へ格納する。
The IP reception I /
CPU305は、受信バッファ304より、未処理の受信パケットデータを読み取り、上位プロトコルに応じた処理を行う。一方、CPU305は、上位プロトコルにより生成した送信パケットデータを送信バッファ306へ格納する。
The
IP送信I/F307は、送信バッファ306より送信パケットデータを読み取り、宛先IPアドレスと、自端末装置を発信元IPアドレスとしたIPパケットデータを生成し、ETHER送信I/F308へ転送する。
The IP transmission I / F 307 reads transmission packet data from the
ETHER送信I/F308は、ネットワーク回線送信の物理インタフェースを行い、IPパケットデータをイーサネットパケットデータとして送信する。CPU305は、これら受信処理と送信処理を独立して非同期に行う。
The ETHER transmission I / F 308 performs a physical interface for network line transmission, and transmits IP packet data as Ethernet packet data. The
このような従来のIPネットワーク端末装置では、ひとつのCPUによりIPネットワーク回線に対する受信と送信の処理を行っている場合に、受信処理と送信処理は独立して非同期に処理されている。IPネットワークでは、送信側の端末装置やネットワークの特性により、受信側端末装置へのデータ到達時間に揺らぎが生じ、ある短い時間に多量のデータ受信が発生する場合がある。このような場合に、従来のIPネットワーク端末では、次のような問題がある。 In such a conventional IP network terminal device, when reception and transmission processing for an IP network line is performed by a single CPU, reception processing and transmission processing are independently performed asynchronously. In an IP network, the data arrival time at the receiving terminal device may fluctuate due to the characteristics of the transmitting terminal device and the network, and a large amount of data may be received in a short time. In such a case, the conventional IP network terminal has the following problems.
従来のIPネットワーク端末装置では、受信処理の状態に拘わらず、送信処理を行うため、短時間に多量のデータ受信が発生すると同時に、送信処理が偶発的に集中すると、一時的にCPUが処理能力不足の状態になることが起こりうる。この場合、受信処理が間に合わず、受信バッファがオーバーフローして、受信データの欠落が起こる。CPUが処理能力不足の状態から回復しないうちに、受信データの欠落を検出し、上位プロトコルによる再送要求が直ちに送信された場合、再送データが大量に到達し、連鎖的に処理能力不足の状態が継続することも起こりうる。 In a conventional IP network terminal device, transmission processing is performed regardless of the state of reception processing. Therefore, when a large amount of data is received in a short time and the transmission processing is accidentally concentrated, the CPU temporarily processes. It can happen that there is a shortage. In this case, reception processing is not in time, the reception buffer overflows, and reception data is lost. If the CPU detects a lack of received data before it recovers from a lack of processing power and a retransmission request is immediately sent by the higher-level protocol, a large amount of retransmission data arrives, and the state of insufficient processing power is chained. It can happen.
このような問題点を防ぐために受信負荷状態の判定や、送信処理を抑えて受信処理能力を確保する機能を備えたネットワーク端末装置が提案されている(例えば、特許文献1、2、3参照。)。しかし、このようなネットワーク端末装置では、受信負荷状態の判定や、送信処理を抑えて受信処理能力を確保する機能をCPUにおいて対応しているため、複雑なソフトウェア処理が必要となり、その処理自体が負荷となって、全体の処理能力を低下させることになる。
In order to prevent such problems, network terminal devices having functions for determining a reception load state and suppressing reception processing to ensure reception processing capability have been proposed (see, for example,
また、受信処理時間を稼ぐため、大容量の受信バッファを使用した場合、データの即時性を重視するプロトコルでは、該当データを処理するまでに遅延時間超過となり、データ破棄が起こりうる。 Further, when a large-capacity reception buffer is used to increase the reception processing time, in a protocol that places importance on the immediacy of data, the delay time is exceeded before the corresponding data is processed, and data can be discarded.
以上のことから、短時間に大量のデータ受信が発生するネットワーク環境においては、従来のIPネットワーク装置では、通信品質が劣化する場合がある。
上述した従来のIPネットワーク端末装置では、下記のような問題点があった。
(1)受信処理の状態に拘わらず、送信処理を行うため、短時間に多量のデータ受信が発生すると同時に、送信処理が偶発的に集中すると、一時的にCPUが処理能力不足の状態になることが起こり、安定した受信ができない。
(2)受信負荷の判定と、受信処理能力を確保するためには、CPUで受信負荷状態や送信負荷状態を判断して処理能力の配分を決定するような、複雑なソフトウェア処理が必要であるため、全体の処理能力が低下してしまう。
The above-described conventional IP network terminal device has the following problems.
(1) Since the transmission process is performed regardless of the state of the reception process, a large amount of data is received in a short time, and at the same time, if the transmission process is accidentally concentrated, the CPU temporarily becomes insufficient in processing capacity. Happen, and stable reception is not possible.
(2) In order to determine the reception load and to secure the reception processing capacity, a complicated software process is required in which the CPU determines the reception load state and the transmission load state and determines the distribution of the processing capacity. For this reason, the overall processing capacity is reduced.
本発明の目的は、簡単な回路構成によりPUの処理能力低下を生じさせることなく、一時的な受信負荷増加に適応して受信処理能力の調整を行うIPネットワーク端末装置を提供することにある。 An object of the present invention is to provide an IP network terminal device that adjusts reception processing capacity in response to a temporary increase in reception load without causing a reduction in PU processing capacity with a simple circuit configuration.
上記目的を達成するために、本発明は、IPインタフェースを備え、ネットワークからのデータの受信およびネットワークに対してのデータの送信を行うIPネットワーク端末装置であって、
自端末宛のパケットデータを受信するパケットデータ受信部と、
受信したパケットデータを格納するための受信バッファと、
送信しようとするパケットデータを格納するための送信バッファと、
前記送信バッファに格納されたパケットデータの送信を行うパケットデータ送信部と、
前記パケットデータ受信部により受信されたパケットデータを前記受信バッファへ格納し、前記受信バッファのデータ容量から格納したパケットデータのデータ容量を減算した値を前記受信バッファの残容量として管理し、前記受信バッファに格納されているパケットデータを処理した旨の通知を受けると、処理されたパケットデータのデータ容量分を前記残容量に加算し、現在の残容量を段階的に表した第1のレベル値として出力する受信バッファ管理回路と、
前記受信バッファに格納された受信パケットデータを読み取り、上位プロトコルにおける処理を行っていて、前記受信バッファから受信パケットデータを読み取ると、読み取った該パケットデータのデータ容量を前記受信バッファ管理回路へ通知し、読み取ったパケットデータ数の情報を受信パケット処理数として出力するとともに、入力された送信タイミングに基づいて送信すべきパケットデータを前記送信バッファへ格納するCPUと、
前記パケットデータ受信部により受信されたパケットデータ数から前記CPUにより通知された受信パケット処理数を差し引いた数を未処理の受信パケットデータ数とし、該未処理受信パケット数を段階的に表した第2のレベル値と、前記受信バッファ管理回路から通知された第1のレベル値とを乗算した結果を出力する受信負荷演算回路と、
前記受信負荷演算回路から出力された乗算結果の値により、一定周波数のクロックを分周して前記送信タイミングとして前記CPUに出力する送信タイミング生成回路と、を備えている。
In order to achieve the above object, the present invention provides an IP network terminal device that includes an IP interface and receives data from a network and transmits data to the network.
A packet data receiving unit for receiving packet data addressed to the own terminal;
A receive buffer for storing received packet data;
A transmission buffer for storing packet data to be transmitted;
A packet data transmitter for transmitting packet data stored in the transmission buffer;
The packet data received by the packet data receiving unit is stored in the reception buffer, a value obtained by subtracting the data capacity of the stored packet data from the data capacity of the reception buffer is managed as the remaining capacity of the reception buffer, and the reception When a notification that the packet data stored in the buffer has been processed is received, a data level of the processed packet data is added to the remaining capacity, and a first level value that represents the current remaining capacity stepwise A receive buffer management circuit that outputs as
When the received packet data stored in the reception buffer is read and the processing in the upper protocol is performed and the received packet data is read from the reception buffer, the data capacity of the read packet data is notified to the reception buffer management circuit. A CPU that outputs information on the number of read packet data as a received packet processing number and stores packet data to be transmitted based on the input transmission timing in the transmission buffer;
A number obtained by subtracting the number of received packet processes notified by the CPU from the number of packet data received by the packet data receiving unit is defined as the number of unprocessed received packet data, and the number of unprocessed received packets is represented stepwise. A reception load calculation circuit that outputs a result of multiplying the level value of 2 by the first level value notified from the reception buffer management circuit ;
The value of the multiplicative result output from the reception load calculation circuit, and a transmission timing generating circuit to be output to the CPU as the transmission timing by dividing the clock of a constant frequency.
本発明によれば、受信負荷演算回路において、第1のレベル値と第2のレベル値を乗算することにより、未処理パケット数の状態とバッファ残容量の状態を考慮して受信負荷状態を判定し、送信タイミング生成回路ではこの受信負荷状態に応じて送信タイミングを制御してCPUの送信負荷を抑制することで、受信処理能力を確保するようにしている。従って、一時的な受信負荷増加に適応して安定したデータ受信を行うことが可能となる。また、送信タイミング生成回路により送信間隔を生成しているので、CPUは複雑なソフトウェア処理を行うことなしに、送信処理の抑制を制御することができるようになる。 According to the present invention, the reception load operation circuit determines the reception load state in consideration of the state of the number of unprocessed packets and the state of the remaining buffer capacity by multiplying the first level value and the second level value. In the transmission timing generation circuit, the reception processing capability is ensured by controlling the transmission timing according to the reception load state and suppressing the transmission load of the CPU. Accordingly, stable data reception can be performed in response to a temporary increase in reception load. Further, since the transmission interval is generated by the transmission timing generation circuit, the CPU can control the suppression of the transmission process without performing complicated software processing.
以上説明したように、本発明によれば、下記のような効果を得ることができる。 As described above, according to the present invention, the following effects can be obtained.
(1)受信バッファに格納されている未処理パケット数と、受信バッファの残容量とをそれぞれレベル値に変換し、このレベル値どうしを乗算した演算結果に基づいて受信負荷状態を判定するようにしているため、未処理パケット数過多とバッファ残容量不足を同時に判定して一時的な受信負荷増加に適応して受信処理能力の調整を行うことができる。 (1) The number of unprocessed packets stored in the reception buffer and the remaining capacity of the reception buffer are converted into level values, respectively, and the reception load state is determined based on a calculation result obtained by multiplying the level values. Therefore, it is possible to simultaneously determine the excessive number of unprocessed packets and the shortage of the buffer remaining capacity, and adjust the reception processing capacity to adapt to the temporary increase in reception load.
(2)送信タイミング生成回路により送信間隔を生成しているので、CPUは複雑なソフトウェア処理を行うことなしに、送信処理の抑制を制御することができる。 (2) Since the transmission interval is generated by the transmission timing generation circuit, the CPU can control the suppression of the transmission process without performing complicated software processing.
次に、本発明の実施の形態について図面を参照して詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the drawings.
(第1の実施形態)
本発明は、CPUによるIPネットワークインタフェース機能を具備した端末装置において、受信側で一時的な負荷が発生しても、受信側の負荷状況に応じて送信側の処理を抑制することで、CPUの受信処理能力を確保し、安定した受信をできるようにしたことを特徴としている。このような本発明の第1の実施形態のIPネットワーク端末装置1の構成を図1に示す。
(First embodiment)
According to the present invention, in a terminal device having an IP network interface function by a CPU, even if a temporary load occurs on the receiving side, the processing on the transmitting side is suppressed by suppressing the processing on the transmitting side according to the load state on the receiving side. It is characterized by ensuring reception processing capability and enabling stable reception. FIG. 1 shows the configuration of the IP
本実施形態のIPネットワーク端末装置1は、図1に示されるように、ETHER受信I/F101と、IP受信I/F102と、受信バッファ管理回路103と、受信したパケットデータを格納するための受信バッファ104と、CPU105と、受信負荷演算回路106と、送信タイミング生成回路107と、送信しようとするパケットデータを格納するための送信バッファ108と、IP送信I/F109と、ETHER送信I/F110とを備えている。
As shown in FIG. 1, the IP
ETHER受信I/F101は、ネットワーク回線受信の物理インタフェースとしてイーサネットの終端機能を有する。ETHER受信I/F101は、ネットワーク回線からのEtherパケットデータを受信し、自端末装置が受信すべきMAC(Media Access Control)アドレスであると判断した受信パケットデータをIP受信I/F102へ転送する。
The ETHER reception I /
IP受信I/F102は、IP終端機能を有しており、ETHER受信I/F101から転送されてきたパケットデータのIPアドレスが、自端末装置が受信すべきIPアドレスであると判断した場合、その受信パケットデータを受信バッファ管理回路103へ転送する。また、IP受信I/F102は、受信パケットデータを受信バッファ管理回路103へ転送した旨を、毎回、受信負荷演算回路106へ通知する。
The IP reception I /
このETHER受信I/F101とIP受信I/F102とにより、自端末宛のパケットデータを受信するパケットデータ受信部が構成される。
The ETHER reception I /
受信バッファ管理回路103は、IP受信I/F102の受信パケットデータを受信バッファ104へ格納し、受信バッファ104のデータ容量から格納したパケットデータのデータ容量を減算した値を受信バッファ104の残容量として管理する。そして、受信バッファ管理回路103は、CPU105から受信バッファ104に格納されているパケットデータを処理した旨の通知を受けると、処理されたパケットデータのデータ容量分を前記残容量に加算し、現在の残容量を段階的に表した第1のレベル値として受信負荷演算回路106に通知する。
The reception
CPU105は、随時、受信バッファ104に格納された受信パケットデータを読み取り、上位プロトコルの処理を行う。CPU105は、受信バッファ104から受信パケットデータを読み取ると、読み取ったパケットデータのデータ容量を受信バッファ管理回路103へ通知し、読み取ったパケットデータ数の情報を受信パケット処理数として受信負荷演算回路106へ通知する。また、CPU105は、送信処理として、送信タイミング生成回路107から送信タイミングを入力されると、入力された送信タイミングに基づいて送信すべきパケットデータを送信バッファ108へ格納する動作を行う。送信タイミングは、割り込み信号として入力し、1回の割り込み入力で、規定数内の送信パケット数が送信バッファ108へ格納される。
The
受信負荷演算回路106は、受信バッファ104の残容量を段階的に表した第1のレベル値と、受信バッファ104に格納されている未処理の受信パケットデータ数を段階的に表した第2のレベル値との乗算結果を求めることにより、受信負荷状態を判定し、送信タイミング生成回路107の送信タイミングを制御する。未処理の受信パケット数は、IP受信I/F102から通知を受けることで1パケット加算し、CPU105から受信バッファ104の格納データを引き取って処理したパケット数の通知を受けると、処理されたパケット数だけ減算することで管理される。よって、IP受信I/F102により受信されたパケットデータ数からCPU105により通知された受信パケット処理数を差し引いた数が未処理の受信パケットデータ数となる。ここで、第2のレベル値は、未処理受信パケット数が多くなるほど値が大きくなるような判定が行われる。
The reception
また、受信負荷演算回路106から出力される乗算結果は、受信負荷が高い状態、すなわち、受信バッファ104の残容量が少なく、未処理パケット数が多い状態であると、大きな値となり、受信バッファ104の残容量が多く、受信負荷の低い状態では、小さな値となる。
The multiplication result output from the reception
送信タイミング生成回路107は、送信処理開始タイミングを一定間隔で生成してCPU105に出力していて、受信負荷演算回路106における受信負荷状態の判定結果に基づいて、受信負荷が高い場合には送信間隔が長くなるように送信タイミングを制御する。具体的には、送信タイミング生成回路107は、受信負荷演算回路106から出力されたる演算結果の値によって、送信タイミングを生成するクロックを分周する。受信負荷演算回路106の出力値が大きいほど、分周値が大きくなるため、送信タイミングの周期も長くなり、CPU105の送信出力処理が抑制される方向に作用する。
The transmission timing generation circuit 107 generates transmission processing start timings at regular intervals and outputs them to the
IP送信I/F109は、随時、送信バッファ108よりパケットデータを読み取り、宛先IPアドレスと、自端末装置を発信元IPアドレスとしたIPパケットデータを生成し、ETHER送信I/F110へ転送する。
The IP transmission I /
ETHER送信I/F110は、ネットワーク回線送信の物理インタフェースを行い、IPパケットデータをイーサネットパケットデータとして送信する。
The ETHER transmission I /
このETHER送信I/F110とIP送信I/F109とにより、送信バッファ108に格納されたパケットデータの送信を行うパケットデータ送信部が構成される。
The ETHER transmission I /
次に、受信負荷演算回路106と、送信タイミング生成回路107の構成について図2を用いて説明する。受信負荷演算回路106は、アップダウンカウンタ201と、レベル判定回路202、及び乗算器203から成る。
Next, the configuration of the reception
アップダウンカウンタ201は、受信バッファ104に格納された未処理の受信パケット数をカウントする。アップダウンカウンタ201は、IP受信I/F102からパケット受信の通知がある度にアップカウントし、CPU105から受信パケット処理数の通知がある度に処理数分をダウンカウントする。この繰り返し動作により、アップダウンカウンタ201のカウント値は、未処理のパケット数となる。
The up / down counter 201 counts the number of unprocessed received packets stored in the
レベル判定回路202は、アップダウンカウンタ201のカウント値の大きさによって、数段階の状態レベルを判定し、その判定結果を第2のレベル値として乗算器203へ入力する。乗算器203は、受信バッファ管理回路103から入力される残容量による第1のレベル値と、レベル判定回路202から入力される未処理パケット数による第2のレベル値を乗算した値を演算する。残容量による第1のレベル値は、バッファ104の残容量が少ないほど、大きな値となる。未処理パケット数による第2のレベル値は、未処理パケット数が多いほど、大きな値となる。すなわち、乗算器203の演算結果は、バッファ104の残容量が無く、未処理パケット数が最大の場合が、一番大きな値をとる。
The
また、送信タイミング生成回路107は、図2に示されるように、発振器206と、分周期205、及び可変分周器204から成る。
Further, as shown in FIG. 2, the transmission timing generation circuit 107 includes an
分周器205は、固定した分周比で発振器206の出力するクロックの分周を行い、CPU105へ入力する送信タイミングの最短間隔を決定する。可変分周器204は、分周器205から出力される分周クロックを、受信負荷演算回路106の乗算器203から出力される演算結果によって、さらに分周する。バッファ104の残容量が少なく、未処理パケット数が多いほど、可変分周器204の分周比は大きくなり、CPU105への送信タイミング間隔も長くなる。
The
次に、本実施形態のIPネットワーク端末装置1の動作を図面を参照して詳細に説明する。
Next, the operation of the IP
図1に示すIPネットワーク端末装置1おいて、IPパケットデータの受信が増加し、送信レートを低減させて送信処理負荷を抑制する動作を、図3のフローチャートを用いて説明する。
In the IP
図1において、IPネットワーク端末装置1がネットワーク回線からイーサネットパケットデータを受信すると、ETHER受信I/F101は、受信パケットデータのMACアドレスやCRC(Cyclic Redundancy Check)符号を確認し、自端末装置向けの正常な受信パケットデータをIP受信I/F102へ転送する。IP受信I/F102は、IPプロトコルを終端し、自端末装置が受信すべきIPアドレスの受信パケットデータを、受信バッファ管理回路103へ転送する。同時に、受信負荷演算回路106へ、受信パケットデータを転送したことを、パルス信号によって通知する(ステップ401)。
In FIG. 1, when the IP
受信バッファ管理回路103は、受信パケットデータを受信バッファ104へ格納する。受信バッファ管理回路103は、予め受信バッファ104の全体容量を把握しており、受信パケットデータを格納する度に、そのデータサイズに応じて、バッファ全体容量から減算し、バッファ104の残容量を計算する。受信バッファ管理回路103は、受信バッファ104の残容量を数段階に分けた第1のレベル値として、受信負荷演算回路106へ出力する(ステップ402)。
The reception
受信バッファ残容量と第1のレベル値の例を図4に示す。受信バッファ104の残容量100%から0%を4段階のレベルに分割し、残容量が少なくなるに従い、第1のレベル値は1、2、4、8と変化し、受信負荷演算回路106へ入力される。
An example of the remaining capacity of the reception buffer and the first level value is shown in FIG. The remaining
一方、IP受信I/F102からパルス信号を入力された受信演算回路106は、受信バッファ104に格納された未処理パケット数をカウントする(ステップ403)。カウントは、図2のアップダウンカウンタ201によって行う。受信バッファ104の容量全てに、最小のサイズのIP受信パケットが格納された場合が、アップダウンカウンタ201の最大カウント値となる。図2のレベル判定回路202は、アップダウンカウンタ201のカウント値より、数段階に分けた第2のレベル値を判定している。
On the other hand, the
カウント値と第2のレベル値の例を図5に示す。受信バッファ104に格納可能なパケット数、即ち、アップダウンカウンタ201の最大カウント値を1024とし、均等に4段階に分割し、カウント値が増えるに従い、第2のレベル値は、1、2、4、8と変化する。
An example of the count value and the second level value is shown in FIG. The number of packets that can be stored in the
受信バッファ104の残容量が55%から45%へ、未処理パケット数が250から300へ変化した場合、受信負荷演算回路106は、次のように動作する。図2において、アップダウンカウンタ201の値が250から300へ増加、レベル判定回路202は、図5の関係より、第2のレベル値を1から2へ更新する。受信バッファ管理回路103は、残容量が55%から45%で減少したことから、図4の関係より、第1のレベル値を2から4へ更新する。その結果、図2の乗算器203の演算結果は2から8へ変化する。受信負荷演算回路106は、演算結果を2から8へ更新して送信タイミング生成回路107へ出力する(ステップ404)。
When the remaining capacity of the
送信タイミング生成回路107は、図2に示した発振器206と分周器205から出力される最高送信レートタイミングを、可変分周器204により1/2分周していたタイミングから、1/8分周したタイミングへ変更し、CPU105へ出力する(ステップ405)。CPU105の送信処理タイミングは、最高レートの1/8まで低減される。その結果、送信処理負荷が抑制され、その分、受信処理が増進する。
The transmission timing generation circuit 107 divides the maximum transmission rate timing output from the
次に、図6のフローチャートを用いてCPU105の受信バッファ104内パケット処理が進むことで、送信処理の抑制が緩和される動作を説明する。CPU105が受信バッファ104内のパケットデータの処理を行うことにより、受信バッファ104の残容量が45%から50%へ、未処理パケット数が300から260へ変化した場合(ステップ501)、受信負荷演算回路106は次のように動作する。
Next, an operation in which the suppression of transmission processing is alleviated by the progress of packet processing in the
受信バッファ管理回路103は、図4の関係より、第1のレベル値を4から2へ更新して受信負荷演算回路106へ入力する(ステップ502)。受信負荷演算回路106ではアップダウンカウンタ201のカウンタ値がダウンカウントされるが(ステップ503)、図5の関係より、第2のレベル値は2のまま維持される。これらのレベル値の変化から、乗算器203の演算結果は8から4へ変化する。受信負荷演算回路106は、演算結果を8から4へ更新して送信タイミング生成回路107へ出力する(ステップ504)。送信タイミング生成回路107は、最高送信レートタイミングを、可変分周器204により1/8分周していたタイミングから、1/4分周したタイミングへ変更し、CPU105へ出力する(ステップ505)。CPU105の送信処理タイミングは、最高レートの1/8から1/4へ増加する。その結果、送信処理抑制が緩和され、受信処理の増進効果が減少する。
The reception
CPU105は、送信タイミングを割り込み信号として入力するが、1回の割り込みで1パケット送信では割り込み処理が過剰になる。このため、CPU105は、図7のフローチャートのように、1回の割り込み入力で、予め規定した数までの送信パケット数を送信バッファへ格納する。規定数を20パケットで、送信すべきパケットが30パケット存在した場合、CPU105は、送信タイミング生成回路107から送信タイミングとして割り込みを入力されると(ステップ601)、送信バッファ108へ上限の20パケットを格納する。次に送信タイミングが入力されると、CPU105は、残りの10パケットを送信バッファ108へ格納する(ステップ602)。IP送信I/F109は、随時、送信バッファ108よりパケットデータを読み取り、宛先IPアドレスと、自端末装置を発信元IPアドレスとしたIPパケットデータを生成する(ステップ603)。ETHER送信I/F110は、ネットワーク回線送信の物理インタフェースを行い、IPパケットデータをイーサネットパケットデータとして送信する。
The
上記で説明したように、本実施形態のIPネットワーク端末装置1では、受信バッファ管理回路103と受信負荷演算回路106により、受信バッファ104に格納された未処理の受信パケット数と、受信バッファの残容量を管理する。受信バッファの残容量があっても、格納されたパケットのサイズが小さく、数が多い状態は受信負荷としては高い。また、受信パケット数が少なくても、パケットサイズが大きく、バッファ残容量が少ない状態も受信負荷は高い。よって、本実施形態のIPネットワーク端末装置1では、未処理パケット数の状態とバッファ残容量の状態を、受信負荷演算回路106で掛け合わせることにより、受信バッファ104内の未処理パケット数と受信バッファ104の残容量を同時に評価することで受信負荷状態を判断し、受信負荷状態を判定する。そして、受信負荷が高い状態では、送信タイミング生成回路107の送信タイミング間隔を長くし、CPU105の送信負荷を抑制することで、受信処理能力を確保するようにしている。よって、一時的な受信負荷増加に適応して安定したデータ受信を行うことが可能となる。また、本実施形態では、送信タイミング生成回路107により送信間隔を生成しているので、CPU105は複雑なソフトウェア処理を行うことなしに、送信処理の抑制を制御することができる。
As described above, in the IP
(第2の実施形態)
次に、本発明の第2の実施形態のIPネットワーク端末装置について説明する。
(Second Embodiment)
Next, an IP network terminal apparatus according to the second embodiment of the present invention will be described.
本発明の第2の実施形態のIPネットワーク端末装置を図8に示す。図8において、図1中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。 An IP network terminal apparatus according to the second embodiment of the present invention is shown in FIG. In FIG. 8, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
本実施形態のIPネットワーク端末装置8は、図8に示されるように、図1に示した第1の実施形態のIPネットワーク端末装置1に対して、送信タイミング生成回路107を削除し、CPU105、受信負荷演算回路106を、それぞれCPU803、受信負荷演算回路801に置き換えた構成になっている。
As shown in FIG. 8, the IP
次に、図8中の受信負荷演算回路801の構成を図9に示す。図9において、図2中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。本実施形態における受信負荷演算回路801は、図9に示されるように、図2に示した受信負荷演算回路106に対して、乗算器203の後段にレベル判定回路802を追加した構成となっている。
Next, FIG. 9 shows the configuration of the reception
レベル判定回路802は、乗算器203からの乗算結果に基づいて送信優先度を決定し、この送信優先度に基づいた送信許可信号を生成して出力する。
The
本実施形態では、CPU803へ送信タイミングを入力する代わりに、受信負荷演算回路801から直接、送信優先度に応じた送信許可信号を入力することで、図8に示すように、図1で構成していた送信タイミング生成回路107が不要となる。
In this embodiment, instead of inputting the transmission timing to the
CPU803側の送信処理は、送信パケットのサービス種や送信宛先によって、予め4段階の優先レベルに分類する。最優先、優先度(1)、優先度(2)、優先度(3)の順とする。最優先のパケットは、受信側の負荷状態に関わらず任意のタイミングで送信可能とするが、CPU処理を占有しないよう最小限のパケット送信に留める。優先度(1)から(3)までのパケット送信は、受信負荷演算回路801の出力する送信許可信号に応じて送信する。受信負荷演算回路801の送信許可信号は図9のレベル判定回路802から出力される。
The transmission processing on the
受信負荷状態を示す乗算器203の演算値と、レベル判定回路802の関係を図10に示す。乗算器203の演算値の範囲0〜64を均等に4段階に分割し、受信負荷の低い状態を示す0〜15の間では、レベル判定回路802は優先度(1)〜(3)まで全ての送信許可信号を出力する。受信負荷が増加するに従い、優先度の低い順に送信許可信号は停止される。乗算器203が48〜64という受信負荷が高い状態では、送信許可信号は全て停止される。CPU803は、このように出力される送信許可信号に従い、許可状態にある優先度の送信パケットを送信バッファ108へ格納する。
FIG. 10 shows the relationship between the operation value of the
1 IPネットワーク端末装置
8 IPネットワーク端末装置
101 ETHER受信I/F
102 IP受信I/F
103 受信バッファ管理回路
104 受信バッファ
105 CPU
106 受信負荷演算回路
107 送信タイミング生成回路
108 送信バッファ
109 IP送信I/F
110 ETHER送信I/F
201 アップダウンカウンタ
202 レベル判定回路
203 乗算器
204 可変分周器
205 分周器
206 発振器
301 IPネットワーク端末装置
302 ETHER受信I/F
303 IP受信I/F
304 受信バッファ
305 CPU
306 送信バッファ
307 IP送信I/F
308 ETHER送信I/F
401〜405 ステップ
501〜505 ステップ
601〜603 ステップ
801 受信負荷演算回路
802 レベル判定回路
803 CPU
1 IP
102 IP reception I / F
103 reception
106 reception load calculation circuit 107 transmission
110 ETHER transmission I / F
201 Up /
303 IP reception I / F
306
308 ETHER transmission I / F
401 to 405
Claims (5)
自端末宛のパケットデータを受信するパケットデータ受信部と、
受信したパケットデータを格納するための受信バッファと、
送信しようとするパケットデータを格納するための送信バッファと、
前記送信バッファに格納されたパケットデータの送信を行うパケットデータ送信部と、
前記パケットデータ受信部により受信されたパケットデータを前記受信バッファへ格納し、前記受信バッファのデータ容量から格納したパケットデータのデータ容量を減算した値を前記受信バッファの残容量として管理し、前記受信バッファに格納されているパケットデータを処理した旨の通知を受けると、処理されたパケットデータのデータ容量分を前記残容量に加算し、現在の残容量を段階的に表した第1のレベル値として出力する受信バッファ管理回路と、
前記受信バッファに格納された受信パケットデータを読み取り、上位プロトコルにおける処理を行っていて、前記受信バッファから受信パケットデータを読み取ると、読み取った該パケットデータのデータ容量を前記受信バッファ管理回路へ通知し、読み取ったパケットデータ数の情報を受信パケット処理数として出力するとともに、入力された送信タイミングに基づいて送信すべきパケットデータを前記送信バッファへ格納するCPUと、
前記パケットデータ受信部により受信されたパケットデータ数から前記CPUにより通知された受信パケット処理数を差し引いた数を未処理の受信パケットデータ数とし、該未処理受信パケット数を段階的に表した第2のレベル値と、前記受信バッファ管理回路から通知された第1のレベル値とを乗算した結果を出力する受信負荷演算回路と、
前記受信負荷演算回路から出力された乗算結果の値により、一定周波数のクロックを分周して前記送信タイミングとして前記CPUに出力する送信タイミング生成回路と、を備えているIPネットワーク端末装置。 An IP network terminal device comprising an IP interface and receiving data from a network and transmitting data to the network,
A packet data receiving unit for receiving packet data addressed to the own terminal;
A receive buffer for storing received packet data;
A transmission buffer for storing packet data to be transmitted;
A packet data transmitter for transmitting packet data stored in the transmission buffer;
The packet data received by the packet data receiving unit is stored in the reception buffer, a value obtained by subtracting the data capacity of the stored packet data from the data capacity of the reception buffer is managed as the remaining capacity of the reception buffer, and the reception When a notification that the packet data stored in the buffer has been processed is received, a data level of the processed packet data is added to the remaining capacity, and a first level value that represents the current remaining capacity stepwise A receive buffer management circuit that outputs as
When the received packet data stored in the reception buffer is read and the processing in the upper protocol is performed and the received packet data is read from the reception buffer, the data capacity of the read packet data is notified to the reception buffer management circuit. A CPU that outputs information on the number of read packet data as a received packet processing number and stores packet data to be transmitted based on the input transmission timing in the transmission buffer;
A number obtained by subtracting the number of received packet processes notified by the CPU from the number of packet data received by the packet data receiving unit is defined as the number of unprocessed received packet data, and the number of unprocessed received packets is represented stepwise. A reception load calculation circuit that outputs a result of multiplying the level value of 2 by the first level value notified from the reception buffer management circuit ;
An IP network terminal apparatus comprising: a transmission timing generation circuit that divides a clock having a constant frequency according to a value of a multiplication result output from the reception load calculation circuit and outputs the divided clock to the CPU as the transmission timing.
前記パケットデータ受信部によりパケットデータが受信される毎にアップカウントし、前記CPUから受信パケット処理数の通知がある度にその処理数分をダウンカウントするアップダウンカウンタと、
前記アップダウンカウンタのカウント値の大きさに基づいて複数段階の状態レベルの判定を行い前記第2のレベル値として出力するレベル判定回路と、
前記第1のレベル値と、前記レベル判定回路からの第2のレベル値との乗算を行い前記乗算結果として出力する乗算器と、から構成されている請求項1記載のIPネットワーク端末装置。 The reception load calculation circuit is
An up-down counter that counts up each time packet data is received by the packet data receiving unit, and counts down the number of processes each time there is a notification of the number of received packet processes;
A level determination circuit that determines a plurality of state levels based on the magnitude of the count value of the up / down counter and outputs the state level as the second level value;
Wherein the first level value, the second level value and the multiplying performs the multiplier a multiplier for outputting a result, IP network terminal apparatus according to claim 1, characterized in that consists from the level determining circuit.
一定の周波数のクロックを生成して出力する発振器と、
前記発振器から出力されたクロックを固定した分周比で分周して出力する分周器と、
前記分周器から出力された分周クロックを、前記乗算器から出力される乗算結果によってさらに分周して前記CPUへの送信タイミングとして出力する可変分周器と、から構成されている請求項2記載のIPネットワーク端末装置。 The transmission timing generation circuit is
An oscillator that generates and outputs a clock with a constant frequency;
A frequency divider that divides and outputs a clock output from the oscillator by a fixed frequency division ratio;
A variable frequency divider configured to further divide the frequency-divided clock output from the frequency divider according to a multiplication result output from the multiplier and output the divided clock as a transmission timing to the CPU. 2. The IP network terminal device according to 2.
自端末宛のパケットデータを受信するパケットデータ受信部と、
受信したパケットデータを格納するための受信バッファと、
送信しようとするパケットデータを格納するための送信バッファと、
前記送信バッファに格納されたパケットデータの送信を行うパケットデータ送信部と、
前記パケットデータ受信部により受信されたパケットデータを前記受信バッファへ格納し、前記受信バッファのデータ容量から格納したパケットデータのデータ容量を減算した値を前記受信バッファの残容量として管理し、前記受信バッファに格納されているパケットデータを処理した旨の通知を受けると、処理されたパケットデータのデータ容量分を前記残容量に加算し、現在の残容量を段階的に表した第1のレベル値として出力する受信バッファ管理回路と、
前記受信バッファに格納された受信パケットデータを読み取り、上位プロトコルにおける処理を行っていて、前記受信バッファから受信パケットデータを読み取ると、読み取った該パケットデータのデータ容量を前記受信バッファ管理回路へ通知し、読み取ったパケットデータ数の情報を受信パケット処理数として出力するとともに、入力された送信許可信号に基づいて送信すべきパケットデータを前記送信バッファへ格納するCPUと、
前記パケットデータ受信部により受信されたパケットデータ数から前記CPUにより通知された受信パケット処理数を差し引いた数を未処理の受信パケットデータ数とし、該未処理受信パケット数を段階的に表した第2のレベル値と、前記受信バッファ管理回路から通知された第1のレベル値とを乗算した結果に基づいて送信優先度を決定し、該送信優先度に基づいた前記送信許可信号を前記CPUに出力する受信負荷演算回路と、を備えているIPネットワーク端末装置。 An IP network terminal device comprising an IP interface and receiving data from a network and transmitting data to the network,
A packet data receiving unit for receiving packet data addressed to the own terminal;
A receive buffer for storing received packet data;
A transmission buffer for storing packet data to be transmitted;
A packet data transmitter for transmitting packet data stored in the transmission buffer;
The packet data received by the packet data receiving unit is stored in the reception buffer, a value obtained by subtracting the data capacity of the stored packet data from the data capacity of the reception buffer is managed as the remaining capacity of the reception buffer, and the reception When a notification that the packet data stored in the buffer has been processed is received, a data level of the processed packet data is added to the remaining capacity, and a first level value that represents the current remaining capacity stepwise A receive buffer management circuit that outputs as
When the received packet data stored in the reception buffer is read and the processing in the upper protocol is performed and the received packet data is read from the reception buffer, the data capacity of the read packet data is notified to the reception buffer management circuit. A CPU that outputs information on the number of read packet data as a received packet processing number, and stores packet data to be transmitted based on the input transmission permission signal in the transmission buffer;
A number obtained by subtracting the number of received packet processes notified by the CPU from the number of packet data received by the packet data receiving unit is the number of unprocessed received packet data, and the number of unprocessed received packets is expressed step by step. 2 and a first level value notified from the reception buffer management circuit, a transmission priority is determined, and the transmission permission signal based on the transmission priority is sent to the CPU. An IP network terminal device comprising: a reception load calculation circuit for outputting.
前記パケットデータ受信部によりパケットデータが受信される毎にアップカウントし、前記CPUから受信パケット処理数の通知がある度にその処理数分をダウンカウントするアップダウンカウンタと、
前記アップダウンカウンタのカウント値の大きさに基づいて複数段階の状態レベルの判定を行い前記第2のレベル値として出力する第1のレベル判定回路と、
前記第1のレベル値と、前記第1のレベル判定回路からの第2のレベル値との乗算を行い前記乗算結果として出力する乗算器と、
前記乗算結果に基づいて送信優先度を決定し、該送信優先度に基づいた前記送信許可信号を生成して前記CPUに出力する第2のレベル判定回路と、から構成されている請求項4記載のIPネットワーク端末装置。 The reception load calculation circuit is
An up-down counter that counts up each time packet data is received by the packet data receiving unit, and counts down the number of processes each time there is a notification of the number of received packet processes;
A first level determination circuit that determines a plurality of state levels based on the count value of the up / down counter and outputs the state level as the second level value;
A multiplier that multiplies the first level value by a second level value from the first level determination circuit and outputs the multiplication result;
Wherein multiplying the transmission priority is determined based on the result, the transmission priority to the transmission permission signal is generated and claim 4 which is composed of a second level determining circuit for outputting to the CPU an based IP network terminal device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004076265A JP3957696B2 (en) | 2004-03-17 | 2004-03-17 | IP network terminal device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004076265A JP3957696B2 (en) | 2004-03-17 | 2004-03-17 | IP network terminal device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005269033A JP2005269033A (en) | 2005-09-29 |
JP3957696B2 true JP3957696B2 (en) | 2007-08-15 |
Family
ID=35093134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004076265A Expired - Fee Related JP3957696B2 (en) | 2004-03-17 | 2004-03-17 | IP network terminal device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3957696B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9137160B2 (en) | 2009-01-29 | 2015-09-15 | Qualcomm Incorporated | Method and apparatus for accomodating a receiver buffer to prevent data overflow |
WO2010119983A1 (en) * | 2009-04-17 | 2010-10-21 | 日本電気株式会社 | Communication control method and mobile communication terminal |
JP6234213B2 (en) * | 2013-12-20 | 2017-11-22 | オリンパス株式会社 | Data transfer control device, data transfer control method, and data processing device |
-
2004
- 2004-03-17 JP JP2004076265A patent/JP3957696B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005269033A (en) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10772081B2 (en) | Airtime-based packet scheduling for wireless networks | |
JP4407700B2 (en) | Communication terminal, communication system, congestion control method, and congestion control program | |
US11171862B2 (en) | Multi-subflow network transmission method and apparatus | |
JP4659654B2 (en) | Shaper circuit | |
CN108092908B (en) | Method for controlling flow and sending end equipment | |
US20220103465A1 (en) | Multi-Subflow Network Transmission Method and Apparatus | |
CN101707789B (en) | Method and system for controlling flow | |
CN113783793A (en) | Traffic scheduling method for time-sensitive data frame and related equipment | |
CN113242183A (en) | Data stream sending control method and device, intelligent terminal and storage medium | |
JP4648207B2 (en) | Transmission apparatus and line speed changing method | |
JP3957696B2 (en) | IP network terminal device | |
KR101417459B1 (en) | An improved data processing method and system on gateway used in real-time communication within vehicle components | |
WO2021101640A1 (en) | Method and apparatus of packet wash for in-time packet delivery | |
Yuen et al. | Price-based rate control in random access networks | |
JP2009278532A (en) | Transmission apparatus and congestion control method | |
JP2008010905A (en) | Priority control method and apparatus at packet transmission | |
EP1506644B1 (en) | Shared-communications channel utilization for applications having different class of service requirements | |
CN107797521A (en) | Numerical control device | |
JP2023531436A (en) | Method and apparatus for queue scheduling | |
CN113225830A (en) | Data network uplink scheduling method and device and electronic equipment | |
CN108271212A (en) | A kind of method and device of resource selection | |
CN116800693A (en) | Queue scheduling method and device | |
JP2016066835A (en) | Transmission device and transmission method | |
JP4601657B2 (en) | Traffic shaping apparatus and method | |
JP5654440B2 (en) | Wireless communication system, relay device, and communication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |