JP3956271B2 - Silicon wafer manufacturing method - Google Patents
Silicon wafer manufacturing method Download PDFInfo
- Publication number
- JP3956271B2 JP3956271B2 JP2000326466A JP2000326466A JP3956271B2 JP 3956271 B2 JP3956271 B2 JP 3956271B2 JP 2000326466 A JP2000326466 A JP 2000326466A JP 2000326466 A JP2000326466 A JP 2000326466A JP 3956271 B2 JP3956271 B2 JP 3956271B2
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- low
- heat treatment
- silicon wafer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はシリコンウェーハの製造方法、詳しくは酸素が析出しにくい低酸素シリコンウェーハ（例えばピュアシリコンウェーハ）の内部に、ＩＧ層を形成させたシリコンウェーハの製造方法に関する。
【０００２】
【従来の技術】
通常、デバイス製造プロセスで取り扱われるＣＺシリコン単結晶には、０．５×１０１７〜１．１×１０１７原子／ｃｍ３ という固溶度以上の酸素が不純物として混入されている（新ＡＳＴＭ）。つまり、ＣＺシリコン中、酸素は常に過飽和状態で存在しており、その結果、各種の熱処理によって、ウェーハ内部に酸素が酸化シリコン（酸素析出物）として析出されることになる。
そこで近年、磁界引き上げ方式のＭＣＺ法などにより、酸素濃度が０．５×１０１７原子／ｃｍ３ 以下の低酸素シリコンウェーハが作製されている（新ＡＳＴＭ）。ＭＣＺ法によれば、磁界印加によってシリコンの融液対流を抑制し、石英坩堝からシリコン融液中に溶け込む酸素量を減らすことができる。
低酸素シリコンウェーハは、一般的なシリコンウェーハよりも酸素濃度が低い。そのため、熱処理してもシリコンウェーハの内部に酸化シリコンは析出されない。
【０００３】
ところが、最近になって、デバイスメーカから、低酸素シリコンウェーハの内部にＩＧ層を形成して、デバイスが作製されるＤＺ層に存在する重金属をゲッタリング可能なシリコンウェーハの開発が求められてきた。
従来、この要請への対策として、例えばハロゲンランプを有する短時間アニール装置（ＲＴＡ）を採用したランプアニール法、または、７００℃程度の低い温度を維持して熱処理する低温熱処理法などが知られていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、前者のランプアニール法によれば、そのランプレートが２５〜１００℃／秒と高い。また、加熱炉に挿入されたシリコンウェーハは、そのウェーハ外周部が環状のサセプタまたは３本のピンによって支持される。そのため、シリコンウェーハは、この支持状態でハロゲンランプにより短時間で１２００℃まで昇温される。これにより、特にシリコンウェーハの支持部分やウェーハ外周部に、スリップなどが発生するおそれがあった。
また、後者の低温熱処理法にあっては、前述したように加熱の開始時から終了時まで、シリコンウェーハは７００℃の低温で熱処理されている。これにより、得られたＤＺ層の厚さ方向の幅は１０μｍ以下で、形成された酸素析出核が不安定になっていた。そのため、デバイスを作製するにはＤＺ層が薄すぎるという問題点があった。
【０００５】
そこで、発明者は、鋭意研究の結果、低酸素シリコンウェーハであっても、まず低温熱処理（５５０〜８００℃）によりウェーハ中に酸素析出核を生成し、次いでウェーハ表層にＤＺ層を形成し、析出核を臨界核以上まで大きくして安定化させる高温熱処理（１０００〜１２００℃）を施すという２段階の加熱処理を行えば、その後、低酸素シリコンウェーハを７５０〜１０００℃で加熱して、ウェーハ内部の酸素析出核に酸素を捕獲させて酸素析出物を成長させることにより、低酸素シリコンウェーハであっても、厚さ方向の幅が均一で大きなＤＺ層が形成されたＩＧ層を有する低酸素シリコンウェーハを作製することができることを見出し、この発明を完成させた。
また、低温熱処理から高温熱処理に移行する際のランプレートが従来のＲＴＡ装置よりも低い加熱装置を採用することで、急加熱・急冷却を原因とするウェーハのスリップの発生を解消することができることも見出し、この発明を完成させた。
【０００６】
【発明の目的】
この発明は、低酸素シリコンウェーハでありながら、ウェーハ表層に厚さ方向の幅が均一で大きなＤＺ層を有し、かつウェーハ内部にＩＧ層を有するシリコンウェーハの製造方法を提供することを、その目的としている。
また、この発明は、ＤＺ層の酸素濃度を低下させることができるシリコンウェーハの製造方法を提供することを、その目的としている。
さらに、この発明は、ウェーハのスリップの発生を解消することができるシリコンウェーハの製造方法を提供することを、その目的としている。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、酸素濃度が０．７×１０ １７ 原子／ｃｍ ３ 以下の低酸素シリコンウェーハを、加熱温度が５５０〜８００℃、加熱時間が０．５〜５時間、雰囲気ガスは窒素ガス、雰囲気ガスの流量が５〜４０リットル／分という熱処理条件で低温熱処理して、該低酸素シリコンウェーハに酸素析出核を生成する工程と、該酸素析出核が生成された低酸素シリコンウェーハを、加熱温度が１０００〜１２００℃、加熱時間が１〜７時間、雰囲気ガスはアルゴンガスまたは水素ガス、雰囲気ガスの流量が５〜４０リットル／分、低温熱処理から高温熱処理へ移行する際のランプレートが０．０５〜５℃／分という熱処理条件で高温熱処理して、該低酸素シリコンウェーハの表層にＤＺ層を形成するとともに、前記低温熱処理で形成した酸素析出核を臨界核以上まで大きくして安定化する工程と、該ＤＺ層が形成された低酸素シリコンウェーハをいったん炉外へ排出した後、再び炉内に挿入して加熱温度が７５０〜１１００℃、加熱時間が１０〜２０時間、この加熱中のランプレートが１〜１０℃／分、雰囲気ガスが窒素／酸素ガス、雰囲気ガスの流量が５〜４０リットル／分という条件で熱処理することにより、ウェーハ内部の酸素析出核に酸素を捕獲させて酸素析出物を成長させ、ウェーハ内部にＩＧ層を形成する工程とを備えたシリコンウェーハの製造方法である。
【０００８】
この低酸素シリコンウェーハは、例えばＭＣＺ法などによる引き上げ後、ウェーハ加工された酸素濃度が０．７×１０１７原子／ｃｍ３ 以下のシリコンウェーハである。
ここで、低酸素シリコンウェーハであるピュアシリコンウェーハの製造方法を概略説明する。
ピュアシリコンウェーハの具体的な作製方法の一例が、特開平８−３３０３１６号公報の「シリコン単結晶ウェーハおよびその製造方法」に記載されている。この公開特許公報によるピュアシリコンウェーハの作製方法を説明する。
【０００９】
すなわち、まずＣＺ法による単結晶シリコンインゴットを引き上げる際に、引き上げ速度をＶ（ｍｍ／ｍｉｎ）とし、シリコン融点から１３００℃までの温度範囲における引き上げ幅方向の結晶内温度勾配の平均値をＧ（℃／ｍｍ）とするとき、Ｖ／Ｇ値を、結晶中心位置から、結晶外周より半径方向内側へ３０ｍｍの位置までのインゴット中心部領域では０．２０〜０．２２ｍｍ２／℃・ｍｉｎとし、この結晶外周より半径方向内側へ３０ｍｍの位置から、結晶外周位置までのインゴット外周部領域では０．２０〜０．２２ｍｍ２ ／℃・ｍｉｎとするか、もしくは結晶外周に向かって徐々に増加させて、この単結晶シリコンインゴットを低速引き上げにより作製する。これにより、単結晶シリコンインゴット中から、酸化誘起体積欠陥を含む欠陥が排除される。
その後、こうして得られた単結晶シリコンインゴットを、順次、ブロック切断、スライス、面取り、研磨することにより、ピュアシリコンウェーハが作製される。
【００１０】
低酸素シリコンウェーハの加熱炉の種類は限定されない。例えば、バッチ式の縦型炉や横型炉などが挙げられる。
低温熱処理時のウェーハ加熱温度が５５０℃未満では酸素析出核が形成されないおそれがある。また、８００℃を超えると酸素析出核が形成されず、すでに存在している酸素析出核が粗大化するおそれがある。
低温熱処理時の加熱時間は０．５〜５時間、好ましくは１〜３時間である。０．５時間未満では十分な酸素析出核が形成されないおそれがある。また、５時間を超えると生産性が低下するおそれがある。
【００１１】
低温熱処理時の炉内の雰囲気ガスは窒素ガスが挙げられる。
低温熱処理時の雰囲気ガスの流量は、５〜４０リットル／分、好ましくは１０〜２０リットル／分である。５リットル／分未満では、パージが十分でなく、シリコンウェーハが炉内の不純物によって汚染される可能性がある。また、４０リットル／分を超えると、シリコンウェーハ間の温度が不均一になったり、ガス消費量が多くなって不経済になるおそれがある（ただし、ガス流量は、加熱炉の容積などに依存する）。
【００１２】
酸素析出核の生成は、一般的に、低温熱処理というプロセスで行われる。
高温熱処理時のウェーハ加熱温度が１０００℃未満では、主成した酸素析出核の安定化（臨界核以上の大きさへの成長）が図れない。また、１２００℃を超えると、炉内の不純物によりシリコンウェーハが汚染されたり、シリコンウェーハにスリップが発生したりするおそれがある。
このように、低温熱処理ウェーハに高温熱処理を施すと、ウェーハ表層では酸素が外方へ拡散する一方、ウェーハ内部では、低温熱処理時に生じた酸素析出核に酸素が捕獲され、これが臨界核以上の大きさまで成長されることになる。
高温熱処理時の加熱時間は１〜７時間、好ましくは３〜５時間である。１時間未満では酸素析出核の安定化が図れないことがある。また、７時間を超えると熱処理炉からのシリコンウェーハへの汚染やスリップが発生するおそれがある。
低温熱処理から高温熱処理への移行する際のランプレートは０．０５〜５℃／分で、好ましいランプレートは１〜３℃／分である。０．０５℃／分未満では経済的に問題が生じることがある。また、５℃／分を超えると、均一に酸素析出核が形成されないおそれがある。
【００１３】
高温熱処理時の炉内の雰囲気ガスはアルゴンガスのほか、水素ガスなどが挙げられる。この水素ガスを採用すると、高温熱処理時における酸素のウェーハ外方への拡散速度を増加させることができる。これは、ウェーハ表面に酸化膜が形成されないことから酸素濃度がゼロの条件が酸素の拡散を促進させたり、高温の水素還元作用によって析出酸素の溶解作用も発生するためと考えられる。
高温熱処理時の雰囲気ガスの流量は、５〜４０リットル／分、好ましくは１０〜２０リットル／分である。５リットル／分未満ではパージが不十分で、シリコンウェーハが炉内の不純物によって汚染されるおそれがある。また４０リットル／分を超えると炉内の温度の均一性が低下する懸念がある。
【００１４】
ＤＺ層の厚さは１０〜１００μｍ、好ましくは１０〜５０μｍである。１０μｍ未満ではデバイスのリーク不良が発生するおそれがある。また、１００μｍを超えるとデバイス近傍でのゲッタリングの能力が低下するおそれがある。
【００１５】
酸素析出核の成長を促す加熱時（以下、析出核成長熱処理時）は、ＤＺ層が形成された低酸素シリコンウェーハをいったん炉外へ排出した後、再び炉内に挿入して行われる。その加熱の好ましい温度は９００〜１１００℃である。７５０℃未満では、酸素析出核が小さくて、析出核が成長しないおそれがある。また、１１００℃を超えると、酸素析出核が粗大化したり、小さい酸素析出核が消失して密度が低下したりするおそれがある。
析出核成長加熱時の加熱時間は１０〜２０時間、好ましくは１４〜１８時間である。１０時間未満では酸素析出核が十分に成長しない。また、１８時間を超えると、酸素析出核が粗大化し過ぎて、シリコンウェーハが歪むおそれがある。
析出核成長加熱時のランプレートは１〜１０℃／分、特に３〜５℃／分が好ましい。１℃／分未満では処理時間がかかり過ぎて不経済になりやすい。また、１０℃／分を超えるとシリコンウェーハにスリップが発生するおそれがある。
【００１６】
析出核成長加熱時の炉内の雰囲気ガスは限定されない。例えば、窒素（Ｎ２ ）／酸素（Ｏ２ ）ガスなどが挙げられる。
高温熱処理時の雰囲気ガスの流量は５〜４０リットル／分、好ましくは１０〜２０リットル／分である。５リットル／分未満では、パージが十分でなく、シリコンウェーハが汚染されるおそれがある。また、４０リットル／分を超えると炉内の温度の均一性が低下する懸念がある。
【００１７】
【作用】
請求項１の発明によれば、まず酸素濃度が０．７×１０ １７ 原子／ｃｍ ３ 以下の低酸素シリコンウェーハを加熱炉に挿入して、加熱温度が５５０〜８００℃、加熱時間が０．５〜５時間、雰囲気ガスは窒素ガス、雰囲気ガスの流量が５〜４０リットル／分という熱処理条件で低温熱処理する。これにより、酸素濃度が低いウェーハではあるものの、この低酸素シリコンウェーハに、酸素析出核が均一に生成される。
次に、この低温熱処理された低酸素シリコンウェーハを、加熱温度が１０００〜１２００℃、加熱時間が１〜７時間、雰囲気ガスはアルゴンガスまたは水素ガス、雰囲気ガスの流量が５〜４０リットル／分、低温熱処理から高温熱処理へ移行する際のランプレートが０．０５〜５℃／分という熱処理条件で高温熱処理する。これにより、ウェーハ表層に存在する酸素がウェーハ表面から外方に拡散する一方、ウェーハ内部では酸素析出核に酸素が捕獲され、これが臨界核以上の大きさまで成長して安定化する。このようなウェーハ表面からの酸素の拡散によって、低酸素シリコンウェーハの表層に不純物が極めて少ないＤＺ層が形成される。
続いて、この高温熱処理された低酸素シリコンウェーハを、いったん炉外へ排出した後、再び炉内に挿入して加熱温度が７５０〜１１００℃、この熱中のランプレートが１〜１０℃／分、加熱時間が１０〜２０時間、雰囲気ガスが窒素／酸素ガス、雰囲気ガスの流量が５〜４０リットル／分という条件で加熱する。すると、ウェーハ内部で臨界核以上の大きさに達した酸素析出核に酸素が捕獲される。これにより、酸素析出物が成長して徐々にＩＧ層が形成される。その結果、低酸素シリコンウェーハであっても、従来の低温熱処理だけによるＩＧ層の形成方法では得られなかった、厚さ方向の幅が均一な完全度の高いＤＺ層を作製することができる。
【００１８】
また、低温熱処理は窒素ガスの雰囲気で行われる。窒素は、一般にシリコン結晶を強化し、酸素析出物を消滅させる作用があると言われている。これは、拡散係数が高い窒素が、シリコン結晶中に容易に拡散して酸素析出物の位置に集積するためである。
窒素ガスの場合には、このような集積作用によって、低温熱処理時にウェーハ表層の酸素析出核を低減させることができる。これにより、高温熱処理時に発生する、ＤＺ層の酸素析出物をさらに減らすことができる。
【００１９】
また、低温熱処理から高温熱処理へ移行する際のランプレートは、０．０５〜５℃／分である。したがって、低酸素シリコンウェーハをハロゲンランプなどで急加熱する従来のランプアニール法の問題点であったウェーハのスリップを解消することができる。すなわち、炉内温度は低温から高温へ比較的低い温度勾配で移行するため、低酸素シリコンウェーハの、ウェーハ支持部材との接触部分にスリップが発生しにくい。
【００２０】
【発明の実施の形態】
以下、この発明の実施例を図面を参照して説明する。図１は、この発明の第１の実施例に係るシリコンウェーハの拡大断面図である。図２は、この発明の第１の実施例に係るシリコンウェーハの製造方法を示すフローシートである。図３は、この発明の第１の実施例に係るシリコンウェーハの製造方法における熱処理工程での炉内温度のプロファイルである。
図１において、１０は低酸素シリコンウェーハであり、この低酸素シリコンウェーハ１０は、その表層に厚さ約１５μｍのＤＺ層１１が形成される一方、ウェーハ内部にＩＧ層１２が形成されている。
【００２１】
以下、図２および図３を参照して、この低酸素シリコンウェーハ１０の製造方法を説明する。
図２に示すように、この第１の実施例にあっては、スライス，面取り，ラップ，エッチング，表面研磨，仕上げ洗浄，低温熱処理，高温熱処理，析出核成長熱処理の各工程を経てシリコンウェーハ１０が作製される。以下、各工程を詳細に説明する。
【００２２】
前記ＭＣＺ法により引き上げられた、酸素濃度が０．７×１０１７原子／ｃｍ３ のシリコンインゴットは、スライス工程（Ｓ１０１）で、厚さ８６０μｍ程度の８インチの低酸素シリコンウェーハにスライスされる。
その後、このウェーハに面取り（Ｓ１０２）が施される。すなわち、ウェーハの外周部が＃６００〜＃１５００のメタル面取り用砥石により、所定の形状に面取りされる。これにより、ウェーハ外周部は所定の丸みを帯びた形状（例えばＭＯＳ型の面取り形状）に成形される。
【００２３】
面取りされた低酸素シリコンウェーハは、ラッピング工程（Ｓ１０３）でラッピングされる。具体的には、低酸素シリコンウェーハを、互いに平行に保たれたラップ定盤の間に配置し、アルミナ砥粒と分散剤と水の混合物であるラップ液を、ラップ定盤と低酸素シリコンウェーハとの間に流し込む。そして、加圧下で回転・すり合わせることで、ウェーハ表裏両面を機械的にラップする。この際のラップ量は、ウェーハの表裏両面を合わせて４０〜８０μｍ程度である。
【００２４】
続いて、このラッピング後のウェーハ（ラップドウェーハ）に、エッチングが施される（Ｓ１０４）。
この場合には、ラップドウェーハを、フッ酸と硝酸とを混合した混酸液からなる酸性エッチング液に浸漬し、ラップ加工での歪み、面取り加工での歪みなどを除去している。酸エッチはシリコンウェーハとの反応性が高くて、エッチング速度がアルカリエッチよりも速い。この際、エッチング温度は５０℃、エッチング時間は３０秒である。
次に、エッチドウェーハの表面には、バッチ式の鏡面研磨装置を用いて鏡面研磨が施される（Ｓ１０５）。このときの研磨量は１２μｍ程度である。
その後、鏡面ウェーハに洗浄工程（Ｓ１０６）が施される。具体的には、ＲＣＡ系の洗浄とする。
【００２５】
得られた片面鏡面の低酸素シリコンウェーハは、次にウェーハ内部にＩＧ層を形成するための２段階の熱処理が施される。
具体的には、まず低酸素シリコンウェーハを、縦型加熱装置の加熱炉に挿入する。そして、ここで前段の低温熱処理（Ｓ１０７）と、後段の高温熱処理（Ｓ１０８）とを順に行う。
図２に示すように、この炉内に窒素ガスが２０リットル／分で供給される。この炉内に、低酸素シリコンウェーハを、５ｃｍ／分の速度で、４５分かけて搬入する。このときの炉内温度は７００℃である。
次に、この７００℃を維持し、低温熱処理する。加熱時間は１８０分間である。これにより、ウェーハの全域で酸素析出核が生成される。この低温熱処理は、窒素ガスの雰囲気で行われている。この窒素はシリコンに対する拡散係数が高い。そのため、窒素がウェーハ表面から低酸素シリコンウェーハに容易に拡散し、ウェーハ表層に存在する酸素析出核に集積して、その総数を減らす。
【００２６】
その後、炉内雰囲気ガスを窒素ガスからアルゴンガス（２０リットル／分）に変更するとともに、ランプレート３℃／分で炉内温度を徐々に高める。１３３．３分後、炉内温度は１１００℃に達し、この温度を１２０分間維持することで低酸素シリコンウェーハの高温熱処理を行う。これにより、ウェーハ表層に存在する酸素がウェーハ表面から外方に拡散される一方、ウェーハ内部の酸素析出核は臨界核以上の大きさまで成長して安定化し、低酸素シリコンウェーハの表層に酸素析出物がほとんど存在しないＤＺ層が形成される。
このとき、低温熱処理時の雰囲気ガスに窒素ガスを採用して、あらかじめウェーハ表層の酸素析出核の総数を低減させているので、高温熱処理後にＤＺ層１１に存在する酸素析出物（酸素濃度）の総数は、例えば低温熱処理の雰囲気ガスにアルゴンガスなどの他の不活性ガスを採用した場合よりも低減する。これにより、単結晶シリコンからなるＤＺ層の純度をさらに高めることができる。
その後、加熱炉の炉内温度をランプレート３℃／分で徐々に下げる。これにより、１３３．３分後には、炉内温度が７００℃まで下がる。この温度に達したなら、雰囲気ガスをアルゴンガスから窒素ガスに変更し、５ｃｍ／分の速度で４５分間かけて、ＤＺ層を有する低酸素シリコンウェーハを炉外へ搬出する。
【００２７】
こうして得られた２段加熱処理後の低酸素シリコンウェーハは、その後、再び加熱炉の内部に挿入されて１０００℃の析出核成長加熱（Ｓ１０９）が行われる。すると、ウェーハ内部で臨界核以上の大きさまで達していた酸素析出核に酸素が捕獲される。これにより、酸素析出核が酸素析出物へと成長し、ウェーハの内部にＩＧ層１２が形成される。このＩＧ層１２によって、例えばＤＺ層１１に含まれる重金属などをゲッタリングすることができる。
このように、第１の実施例では低温熱処理後に高温熱処理を施すようにしたので、従来の低温熱処理だけによるＩＧ層の形成方法では得られなかった厚さ方向の幅が均一で完全性の高いＤＺ層を、この低酸素シリコンウェーハに作製することができる。
また、ここでは低温熱処理から高温熱処理へ移行する際のランプレートを３℃／分とした。その結果、従来のランプアニール法の問題点であったウェーハのスリップを解消することができる。これは、縦型加熱装置を採用し、炉内温度を、低温から高温に比較的低い温度勾配で移行させて、低酸素シリコンウェーハのウェーハ支持部材と接触する部分にスリップを発生しにくくしたためである。なお、前述した臨界核まで達していない微小な酸素析出核は、この析出核の成長熱処理時に縮小または溶解してしまう。
【００２８】
次に、図４に基づいて、この発明の第２の実施例に係るシリコンウェーハの製造方法を説明する。
図４は、この発明の第２の実施例に係るシリコンウェーハの製造方法における熱処理工程での炉内温度のプロファイルである。
この図４に示す第２の実施例では、低酸素シリコンウェーハの加熱炉内への搬入温度を変更する一方、２段階熱処理のうち、前段の低温熱処理の方法に第１の実施例とは異なる方法を採用した。
【００２９】
すなわち、加熱炉内に低酸素シリコンウェーハを搬入するときの炉内温度を５５０℃とする。それから、ランプレート１℃／分で炉内温度を徐々に上昇させて行き、１５０分後に炉内温度を７００℃まで昇温する。その後、この温度を３０分間維持する。
このような炉内温度のプロファイルを設定したので、より微細な酸素析出核を均一に析出させ、それを安定化させることができる。
その他の構成、作用、効果は第１の実施例と同様であるので説明を省略する。
【００３０】
次に、図５に基づいて、この発明の第３の実施例に係るシリコンウェーハの製造方法を説明する。
図５は、この発明の第３の実施例に係るシリコンウェーハの製造方法における熱処理工程での炉内温度のプロファイルである。
図５に示すように、この第３の実施例では、低酸素シリコンウェーハの加熱炉内への搬入温度を第２の実施例と同じ温度に変更する一方、前段の低温熱処理の方法を、第１の実施例および第２の実施例とは異なる方法とした。
【００３１】
すなわち、加熱炉内に低酸素シリコンウェーハを搬入する際の炉内温度を５５０℃とし、次いでこの炉内温度を５５０℃に保持し、そのまま１８０分、低温熱処理する。なお、低温熱処理の温度が第１の実施例の７００℃よりも１５０℃だけ低いので、高温熱処理時に際し、ランプレート３℃／分で炉内温度を上昇させていくと、目標温度の１１００℃に達するまでに、第１の実施例の１３３．３分より５０分も長い１８３．３分がかかることになる。
このような炉内温度のプロファイルを採用したので、より微細な酸素析出核を均一に分散させることができる。
その他の構成、作用、効果は第１の実施例と同様であるので説明を省略する。
【００３２】
次に、図６に基づいて、この発明の低温熱処理および高温熱処理という２段階の熱処理を施し、さらに７５０〜１１００℃の酸素析出物の析出熱処理を行った低酸素シリコンウェーハについて、ＢＭＤのピーク密度、ＢＭＤのバルク密度、ＤＺ層の厚さ方向の幅についての各試験データを報告する。
図６（ａ）は、この発明の低酸素シリコンウェーハの中心部から外周部にかけてのＢＭＤのバルク密度の分布を示すグラフである。図６（ｂ）は、この発明の低酸素シリコンウェーハの中心部から外周部にかけてのＤＺ層の厚さ方向の幅を示すグラフである。なお、この試験時には、光学系のマクロスコープを用いて、４００倍の倍率でＢＭＤの個数をカウントした。
【００３３】
図６のグラフ中、条件１は第１の実施例の炉内温度のプロファイルにしたがって低酸素シリコンウェーハを２段熱処理した際の試験データ、条件２は第２の実施例の炉内温度のプロファイルにしたがって低酸素シリコンウェーハを２段熱処理した際の試験データ、条件３は第３の実施例の炉内温度のプロファイルにしたがって低酸素シリコンウェーハを２段熱処理した際の試験データである。
図６（ａ）の折れ線グラフから明らかなように、ウェーハ内部（バルク）は高いＢＭＤの密度となっている。これにより、低酸素シリコンウェーハの内部に、酸素濃度が高いＩＧ層が形成されていることが分かった。
また、図６（ｂ）の折れ線グラフから明らかなように、ウェーハ表層にはウェーハ厚さ方向の幅が１０〜２０μｍという、従来の低温熱処理だけでＩＧ層を形成した場合に比べて、厚さ方向の幅が均一で大きなＤＺ層が形成されていた。
【００３４】
【発明の効果】
この発明によれば、低酸素シリコンウェーハを低温熱処理して酸素析出核を生成させた後、これを高温熱処理してＤＺ層を形成し、次いでいったん低酸素シリコンウェーハを炉外へ排出した後、再び炉内に挿入して所定温度による析出核成長加熱を行うので、ウェーハ内部の酸素析出核を酸素析出物に成長させて、このウェーハ内部にＩＧ層を形成させることができる。しかも、低温熱処理後に高温熱処理を施す工程としたので、ＤＺ層の厚さ方向の幅を均一で大きくすることができる。
【００３５】
また、低温熱処理時の炉内の雰囲気ガスとして窒素ガスを採用したので、窒素を低酸素シリコンウェーハの表面からその表層の酸素析出核に集積させて、ＤＺ層の酸素濃度をさらに低減させることができる。
【００３６】
さらに、低温熱処理から高温熱処理へ移行する際のランプレートを０．０５〜５℃／分としたので、低温熱処理から高温熱処理に移行する際に、従来法では低酸素シリコンウェーハを急加熱していたことで発生していたウェーハのスリップを解消することができる。
【図面の簡単な説明】
【図１】 この発明の第１の実施例に係るシリコンウェーハの拡大断面図である。
【図２】 この発明の第１の実施例に係るシリコンウェーハの製造方法を示すフローシートである。
【図３】 この発明の第１の実施例に係るシリコンウェーハの製造方法における熱処理工程での炉内温度のプロファイルである。
【図４】 この発明の第２の実施例に係るシリコンウェーハの製造方法における熱処理工程での炉内温度のプロファイルである。
【図５】 この発明の第３の実施例に係るシリコンウェーハの製造方法における熱処理工程での炉内温度のプロファイルである。
【図６】 （ａ）は、この発明の低酸素シリコンウェーハの中心部から外周部にかけてのＢＭＤのバルク密度の分布を示すグラフである。
（ｂ）は、この発明の低酸素シリコンウェーハの中心部から外周部にかけてのＤＺ層の厚さ方向の幅を示すグラフである。
【符号の説明】
１０ シリコンウェーハ、
１１ ＤＺ層、
１２ ＩＧ層。[0001]
BACKGROUND OF THE INVENTION
This invention is siliconWafer manufacturingMethod, specifically silicon with an IG layer formed inside a low-oxygen silicon wafer (for example, a pure silicon wafer) in which oxygen hardly precipitatesWafer manufacturingRegarding the method.
[0002]
[Prior art]
Usually, the CZ silicon single crystal handled in the device manufacturing process has 0.5 × 10 517~ 1.1 × 1017Atom / cm3 Oxygen with a solid solubility or higher is mixed as an impurity (new ASTM). That is, in CZ silicon, oxygen always exists in a supersaturated state, and as a result, oxygen is deposited as silicon oxide (oxygen precipitates) inside the wafer by various heat treatments.
Therefore, in recent years, the oxygen concentration has been reduced to 0.5 × 10 5 by the MCZ method using the magnetic field pulling method.17Atom / cm3 The following low oxygen silicon wafers have been fabricated (new ASTM). According to the MCZ method, the melt convection of silicon can be suppressed by applying a magnetic field, and the amount of oxygen dissolved from the quartz crucible into the silicon melt can be reduced.
The low oxygen silicon wafer has a lower oxygen concentration than a general silicon wafer. Therefore, silicon oxide is not deposited inside the silicon wafer even after heat treatment.
[0003]
Recently, however, device manufacturers have been demanding the development of silicon wafers that can getter heavy metals present in the DZ layer on which devices are fabricated by forming IG layers inside low-oxygen silicon wafers. .
Conventionally, for example, a lamp annealing method using a short time annealing apparatus (RTA) having a halogen lamp, or a low temperature heat treatment method in which heat treatment is performed while maintaining a low temperature of about 700 ° C. is known as a countermeasure for this requirement. It was.
[0004]
[Problems to be solved by the invention]
However, according to the former lamp annealing method, the ramp rate is as high as 25 to 100 ° C./second. The silicon wafer inserted into the heating furnace is supported by an annular susceptor or three pins on the outer periphery of the wafer. Therefore, the silicon wafer is heated to 1200 ° C. in a short time by the halogen lamp in this supported state. As a result, there is a possibility that slip or the like may occur particularly in the support portion of the silicon wafer or the outer peripheral portion of the wafer.
In the latter low-temperature heat treatment method, as described above, the silicon wafer is heat-treated at a low temperature of 700 ° C. from the start to the end of heating. Thereby, the width in the thickness direction of the obtained DZ layer was 10 μm or less, and the formed oxygen precipitation nuclei were unstable. Therefore, there is a problem that the DZ layer is too thin for manufacturing a device.
[0005]
Therefore, as a result of earnest research, the inventor first generated oxygen precipitation nuclei in the wafer by low-temperature heat treatment (550 to 800 ° C.), and then formed a DZ layer on the wafer surface, even for a low-oxygen silicon wafer. If a two-step heat treatment is performed in which high-temperature heat treatment (1000 to 1200 ° C.) is performed to increase the precipitation nuclei to the critical nuclei and stabilize, the low-oxygen silicon wafer is heated at 750 to 1000 ° C. Low oxygen having an IG layer in which a large DZ layer having a uniform width in the thickness direction is formed even by a low oxygen silicon wafer by growing oxygen precipitates by trapping oxygen in internal oxygen precipitation nuclei. The present invention was completed by finding that a silicon wafer can be produced.
In addition, the use of a heating device with a lower ramp rate than the conventional RTA equipment when shifting from low temperature heat treatment to high temperature heat treatment can eliminate the occurrence of wafer slip caused by rapid heating / cooling. The present invention was also completed.
[0006]
OBJECT OF THE INVENTION
Although the present invention is a low oxygen silicon wafer, silicon having a large DZ layer with a uniform width in the thickness direction on the surface of the wafer and an IG layer inside the waferWafer manufacturingIts purpose is to provide a method.
The present invention also provides silicon that can reduce the oxygen concentration of the DZ layer.Wafer manufacturingIts purpose is to provide a method.
Furthermore, the present invention provides a silicon that can eliminate the occurrence of wafer slip.Wafer manufacturingIts purpose is to provide a method.
[0007]
[Means for Solving the Problems]
The invention described in claim 1Oxygen concentration is 0.7 × 10 17 Atom / cm 3 belowLow oxygen silicon wafer,Heating temperature550-800 ° CThe heating time is 0.5 to 5 hours, the atmosphere gas is nitrogen gas, and the flow rate of the atmosphere gas is 5 to 40 liters / minute.A low-temperature heat treatment to generate oxygen precipitation nuclei in the low-oxygen silicon wafer; and a low-oxygen silicon wafer in which the oxygen precipitation nuclei are generated,Heating temperature1000-1200 ° C,Heating time is 1 to 7 hours, the atmosphere gas is argon gas or hydrogen gas, the flow rate of the atmosphere gas is 5 to 40 liters / minute, and the ramp rate when moving from low temperature heat treatment to high temperature heat treatment is 0.05 to 5 ° C./minute With the heat treatment conditionA high temperature heat treatment is performed to form a DZ layer on the surface layer of the low oxygen silicon wafer, and the low temperatureHeat treatmentA step of enlarging and stabilizing the oxygen precipitation nuclei formed in step 1 to a critical nucleus or higher, and a low oxygen silicon wafer on which the DZ layer is formed.Once discharged outside the furnace, it is inserted back into the furnace and the heating temperature is reduced.750-1100 ° C,Heat treatment is performed for 10 to 20 hours, the ramp rate during heating is 1 to 10 ° C./minute, the atmosphere gas is nitrogen / oxygen gas, and the flow rate of the atmosphere gas is 5 to 40 liters / minute.By doing so, the oxygen precipitation nucleus inside a wafer is made to capture oxygen, an oxygen precipitate is made to grow, and the process of forming an IG layer inside a wafer is provided.
[0008]
This low-oxygen silicon wafer is produced by, for example, oxygen processing after the wafer is lifted by the MCZ method.Concentration is 0.7× 1017Atom / cm3 The following silicon wafers.
Here, a manufacturing method of a pure silicon wafer which is a low oxygen silicon wafer will be schematically described.
An example of a specific method for producing a pure silicon wafer is described in “Silicon single crystal wafer and method for producing the same” in JP-A-8-330316. A method for producing a pure silicon wafer according to this published patent will be described.
[0009]
That is, when pulling up a single crystal silicon ingot by the CZ method, the pulling rate is V (mm / min), and the average value of the temperature gradient in the crystal in the pulling width direction in the temperature range from the silicon melting point to 1300 ° C. is G ( (° C./mm), the V / G value is 0.20 to 0.22 mm in the center area of the ingot from the crystal center position to the
Thereafter, the single crystal silicon ingot thus obtained is sequentially cut into blocks, sliced, chamfered, and polished to produce a pure silicon wafer.
[0010]
The kind of heating furnace of a low oxygen silicon wafer is not limited. For example, a batch type vertical furnace or horizontal furnace may be used.
If the wafer heating temperature during the low-temperature heat treatment is less than 550 ° C., oxygen precipitation nuclei may not be formed. Moreover, when it exceeds 800 degreeC, an oxygen precipitation nucleus will not be formed but there exists a possibility that the oxygen precipitation nucleus which already exists may coarsen.
The heating time during the low-temperature heat treatment is 0.5 to 5 hours, preferably 1 to 3 hours. If it is less than 0.5 hours, sufficient oxygen precipitation nuclei may not be formed. Moreover, when it exceeds 5 hours, there exists a possibility that productivity may fall.
[0011]
In the furnace during low-temperature heat treatmentAn example of the atmospheric gas is nitrogen gas.
The flow rate of the atmospheric gas during the low-temperature heat treatment is 5 to 40 liters / minute, preferably 10 to 20 liters / minute. Below 5 liters / minute, the purge is not sufficient and the silicon wafer can be contaminated by impurities in the furnace. Also, if it exceeds 40 liters / minute, the temperature between the silicon wafers may become non-uniform, and the gas consumption may increase, making it uneconomical (however, the gas flow rate depends on the volume of the heating furnace, etc. To do).
[0012]
Generation of oxygen precipitation nuclei is generally performed by a process called low-temperature heat treatment.
If the wafer heating temperature during high-temperature heat treatment is less than 1000 ° C., the main oxygen precipitation nuclei cannot be stabilized (growth to a size larger than the critical nuclei). Moreover, when it exceeds 1200 degreeC, there exists a possibility that a silicon wafer may be contaminated by the impurity in a furnace, or a slip may generate | occur | produce in a silicon wafer.
Thus, when high-temperature heat treatment is performed on a low-temperature heat-treated wafer, oxygen diffuses outward on the surface of the wafer, while inside the wafer, oxygen is captured by oxygen precipitation nuclei generated during the low-temperature heat treatment, which is larger than the critical nuclei. It will grow up.
The heating time during the high-temperature heat treatment is 1 to 7 hours, preferably 3 to 5 hours. If it is less than 1 hour, the oxygen precipitation nuclei may not be stabilized. Moreover, when it exceeds 7 hours, there exists a possibility that the silicon wafer may be contaminated or slipped from the heat treatment furnace.
The ramp rate when transitioning from low temperature heat treatment to high temperature heat treatmentThe preferred ramp rate is 0.05 to 5 ° C / min, and 1 to 3 ° C / min. If it is less than 0.05 ° C./min, an economical problem may occur. Moreover, when it exceeds 5 degree-C / min, there exists a possibility that an oxygen precipitation nucleus may not be formed uniformly.
[0013]
In addition to argon gas, the atmosphere gas in the furnace during the high temperature heat treatment includes hydrogen gas and the like. If this hydrogen gas is employed, the diffusion rate of oxygen to the outside of the wafer during the high-temperature heat treatment can be increased. This is probably because an oxide film is not formed on the wafer surface, so that the condition where the oxygen concentration is zero promotes the diffusion of oxygen, or the dissolved oxygen dissolves due to the high-temperature hydrogen reduction.
The flow rate of the atmospheric gas during the high-temperature heat treatment is 5 to 40 liters / minute, preferably 10 to 20 liters / minute. If it is less than 5 liters / minute, purging is insufficient and the silicon wafer may be contaminated by impurities in the furnace. Moreover, when it exceeds 40 liters / minute, there exists a possibility that the uniformity of the temperature in a furnace may fall.
[0014]
The thickness of the DZ layer is 10 to 100 μm, preferably 10 to 50 μm. If the thickness is less than 10 μm, there is a risk of device leakage failure. On the other hand, if it exceeds 100 μm, the ability of gettering in the vicinity of the device may be reduced.
[0015]
During heating to promote the growth of oxygen precipitation nuclei (hereinafter, during precipitation nucleation heat treatment)After the low-oxygen silicon wafer with the DZ layer formed is once discharged out of the furnace, it is inserted into the furnace again. Its heatingA preferred temperature is 900-1100 ° C. If it is less than 750 degreeC, there exists a possibility that an oxygen precipitation nucleus may be small and a precipitation nucleus may not grow. Moreover, when it exceeds 1100 degreeC, there exists a possibility that an oxygen precipitation nucleus may coarsen or a small oxygen precipitation nucleus may lose | disappear, and a density may fall.
The heating time at the time of precipitation nucleus growth heating is 10 to 20 hours, preferably 14 to 18 hours. If it is less than 10 hours, oxygen precipitation nuclei do not grow sufficiently. If it exceeds 18 hours, the oxygen precipitation nuclei are too coarse and the silicon wafer may be distorted.
The ramp rate during heating for precipitation nucleus growth is preferably 1 to 10 ° C./min, particularly 3 to 5 ° C./min. If it is less than 1 ° C./minute, it takes too much time and tends to be uneconomical. Moreover, when it exceeds 10 degreeC / min, there exists a possibility that a slip may generate | occur | produce in a silicon wafer.
[0016]
The atmospheric gas in the furnace at the time of precipitation nucleus growth heating is not limited. For example, nitrogen (N2 ) / Oxygen (O2 ) Gas.
The flow rate of the atmospheric gas during the high-temperature heat treatment is 5 to 40 liters / minute, preferably 10 to 20 liters / minute. If it is less than 5 liters / minute, the purge is not sufficient and the silicon wafer may be contaminated. Moreover, when it exceeds 40 liters / minute, there exists a possibility that the uniformity of the temperature in a furnace may fall.
[0017]
[Action]
Invention of Claim 1According to firstOxygen concentration is 0.7 × 10 17 Atom / cm 3 belowInsert a low-oxygen silicon wafer into the furnace,Heating temperature550-800 ° CThe heating time is 0.5 to 5 hours, the atmosphere gas is nitrogen gas, and the flow rate of the atmosphere gas is 5 to 40 liters / minute.Perform low-temperature heat treatment. Thereby, although it is a wafer with low oxygen concentration, oxygen precipitation nuclei are uniformly generated in this low oxygen silicon wafer.
Next, this low-temperature heat-treated low oxygen silicon waferHeating temperature1000-1200 ° C,Heating time is 1 to 7 hours, the atmosphere gas is argon gas or hydrogen gas, the flow rate of the atmosphere gas is 5 to 40 liters / minute, and the ramp rate when moving from low temperature heat treatment to high temperature heat treatment is 0.05 to 5 ° C./minute With the heat treatment conditionHigh temperature heat treatment. As a result, oxygen present on the surface of the wafer diffuses outward from the wafer surface, while oxygen is trapped in the oxygen precipitation nuclei inside the wafer, which grows to a size larger than the critical nuclei and stabilizes. Due to the diffusion of oxygen from the wafer surface, a DZ layer with very few impurities is formed on the surface layer of the low oxygen silicon wafer.
Then, this high temperature heat-treated low oxygen silicon waferOnce discharged outside the furnace, it is inserted back into the furnace and the heating temperature is reduced.750-1100 ° C,Under the conditions that the heating ramp rate is 1 to 10 ° C./minute, the heating time is 10 to 20 hours, the atmospheric gas is nitrogen / oxygen gas, and the atmospheric gas flow rate is 5 to 40 liters / minute.Heat. Then, oxygen is trapped in the oxygen precipitation nuclei that have reached a size larger than the critical nucleus inside the wafer. Thereby, oxygen precipitates grow and an IG layer is gradually formed. As a result, even with a low-oxygen silicon wafer, a highly complete DZ layer having a uniform width in the thickness direction, which cannot be obtained by a conventional IG layer forming method only by low-temperature heat treatment, can be produced.
[0018]
The low temperature heat treatment is performed in an atmosphere of nitrogen gas. Nitrogen is generally said to strengthen silicon crystals and eliminate oxygen precipitates. This is because nitrogen having a high diffusion coefficient diffuses easily into the silicon crystal and accumulates at the position of oxygen precipitates.
In the case of nitrogen gas, oxygen accumulation nuclei on the wafer surface layer can be reduced during the low-temperature heat treatment by such an accumulation action. Thereby, oxygen precipitates in the DZ layer that are generated during the high-temperature heat treatment can be further reduced.
[0019]
In addition, the ramp rate during the transition from low temperature heat treatment to high temperature heat treatment is 0.05 to 5 ° C./min.It is.Therefore, it is possible to eliminate wafer slip which has been a problem of the conventional lamp annealing method in which a low oxygen silicon wafer is rapidly heated with a halogen lamp or the like. That is, since the furnace temperature shifts from a low temperature to a high temperature with a relatively low temperature gradient, slip is unlikely to occur at the contact portion of the low oxygen silicon wafer with the wafer support member.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an enlarged cross-sectional view of a silicon wafer according to the first embodiment of the present invention. FIG. 2 is a flow sheet showing a silicon wafer manufacturing method according to the first embodiment of the present invention. FIG. 3 is a profile of the furnace temperature in the heat treatment step in the method for manufacturing a silicon wafer according to the first embodiment of the present invention.
In FIG. 1,
[0021]
Hereinafter, with reference to FIG. 2 and FIG. 3, the manufacturing method of this low
As shown in FIG. 2, in this first embodiment, the
[0022]
The oxygen concentration pulled up by the MCZ method is 0.7 × 1017Atom / cm3 The silicon ingot is sliced into an 8-inch low-oxygen silicon wafer having a thickness of about 860 μm in the slicing step (S101).
Thereafter, the wafer is chamfered (S102). That is, the outer peripheral portion of the wafer is chamfered into a predetermined shape by a # 600 to # 1500 metal chamfering grindstone. As a result, the outer periphery of the wafer is formed into a predetermined rounded shape (for example, a MOS type chamfered shape).
[0023]
The chamfered low oxygen silicon wafer is lapped in the lapping step (S103). Specifically, a low oxygen silicon wafer is placed between lap platens kept parallel to each other, and a lap liquid, which is a mixture of alumina abrasive grains, a dispersant and water, is applied to the lap platen and the low oxygen silicon wafer. Pour between. Then, the wafer front and back surfaces are mechanically wrapped by rotating and rubbing under pressure. The wrap amount at this time is about 40 to 80 μm in total on both the front and back surfaces of the wafer.
[0024]
Subsequently, etching is performed on the lapped wafer (wrapped wafer) (S104).
In this case, the lapped wafer is immersed in an acidic etching solution made of a mixed acid solution in which hydrofluoric acid and nitric acid are mixed to remove distortion caused by lapping and chamfering. Acid etching is highly reactive with silicon wafers and has a higher etching rate than alkali etching. At this time, the etching temperature is 50 ° C. and the etching time is 30 seconds.
Next, the surface of the etched wafer is subjected to mirror polishing using a batch-type mirror polishing apparatus (S105). The polishing amount at this time is about 12 μm.
Thereafter, the mirror wafer is subjected to a cleaning process (S106). Specifically, RCA cleaning is performed.
[0025]
The resulting single-sided mirrored low-oxygen silicon wafer is then subjected to a two-step heat treatment for forming an IG layer inside the wafer.
Specifically, first, a low oxygen silicon wafer is inserted into a heating furnace of a vertical heating apparatus. Then, the former low-temperature heat treatment (S107) and the latter high-temperature heat treatment (S108) are performed in this order.
As shown in FIG. 2, nitrogen gas is supplied into the furnace at 20 liters / minute. A low-oxygen silicon wafer is carried into the furnace at a rate of 5 cm / min over 45 minutes. The furnace temperature at this time is 700 degreeC.
Next, this 700 degreeC is maintained and low temperature heat processing is carried out. The heating time is 180 minutes. Thereby, oxygen precipitation nuclei are generated in the entire area of the wafer. This low-temperature heat treatment is performed in an atmosphere of nitrogen gas. This nitrogen has a high diffusion coefficient for silicon. Therefore, nitrogen easily diffuses from the wafer surface to the low-oxygen silicon wafer and accumulates on the oxygen precipitation nuclei existing on the wafer surface layer, thereby reducing the total number.
[0026]
Thereafter, the furnace atmosphere gas is changed from nitrogen gas to argon gas (20 liters / minute), and the furnace temperature is gradually increased at a ramp rate of 3 ° C./minute. After 133.3 minutes, the furnace temperature reaches 1100 ° C., and this temperature is maintained for 120 minutes to perform high-temperature heat treatment of the low-oxygen silicon wafer. As a result, oxygen present on the surface of the wafer is diffused outward from the wafer surface, while oxygen precipitation nuclei inside the wafer grow and stabilize to a size larger than the critical nucleus, and oxygen precipitates appear on the surface of the low-oxygen silicon wafer. A DZ layer in which almost no is present is formed.
At this time, nitrogen gas is employed as the atmospheric gas during the low-temperature heat treatment to reduce the total number of oxygen precipitation nuclei on the wafer surface layer in advance, so that oxygen precipitates (oxygen concentration) present in the
Thereafter, the furnace temperature in the heating furnace is gradually lowered at a ramp rate of 3 ° C./min. Thereby, the furnace temperature falls to 700 ° C. after 133.3 minutes. When this temperature is reached, the atmosphere gas is changed from argon gas to nitrogen gas, and the low-oxygen silicon wafer having the DZ layer is carried out of the furnace at a rate of 5 cm / min for 45 minutes.
[0027]
The low-oxygen silicon wafer after the two-stage heat treatment thus obtained is then inserted again into the heating furnace and subjected to precipitation nucleus growth heating (S109) at 1000 ° C. Then, oxygen is trapped in oxygen precipitation nuclei that have reached a size larger than the critical nucleus inside the wafer. Thereby, oxygen precipitation nuclei grow into oxygen precipitates, and the
As described above, in the first embodiment, since the high temperature heat treatment is performed after the low temperature heat treatment, the width in the thickness direction which is not obtained by the conventional IG layer forming method only by the low temperature heat treatment is uniform and highly complete. A DZ layer can be fabricated on this low oxygen silicon wafer.
Here, the ramp rate when shifting from the low temperature heat treatment to the high temperature heat treatment was set to 3 ° C./min. As a result, it is possible to eliminate the slip of the wafer, which is a problem of the conventional lamp annealing method. This is because a vertical heating device is used to shift the furnace temperature from a low temperature to a high temperature with a relatively low temperature gradient so that slippage is less likely to occur at the portion of the low oxygen silicon wafer that contacts the wafer support member. is there. Note that the minute oxygen precipitation nuclei that have not reached the critical nuclei described above are reduced or dissolved during the growth heat treatment of the precipitation nuclei.
[0028]
Next, referring to FIG. 4, the silicon according to the second embodiment of the inventionWafer manufacturingA method will be described.
FIG. 4 is a furnace temperature profile in the heat treatment step in the silicon wafer manufacturing method according to the second embodiment of the present invention.
In the second embodiment shown in FIG. 4, the temperature at which the low-oxygen silicon wafer is carried into the heating furnace is changed, but the two-stage heat treatment is different from the first embodiment in the method of the low-temperature heat treatment in the previous stage. The method was adopted.
[0029]
That is, the furnace temperature when the low oxygen silicon wafer is carried into the heating furnace is set to 550 ° C. Then, the furnace temperature is gradually increased at a ramp rate of 1 ° C./minute, and after 150 minutes, the furnace temperature is raised to 700 ° C. Thereafter, this temperature is maintained for 30 minutes.
Since such a furnace temperature profile is set, finer oxygen precipitation nuclei can be uniformly precipitated and stabilized.
Other configurations, operations, and effects are the same as those of the first embodiment, and thus description thereof is omitted.
[0030]
Next, referring to FIG. 5, the silicon wafer according to the third embodiment of the invention isManufacturing of YehaA method will be described.
FIG. 5 is a profile of the furnace temperature in the heat treatment step in the method for manufacturing a silicon wafer according to the third embodiment of the present invention.
As shown in FIG. 5, in the third embodiment, the temperature for bringing the low-oxygen silicon wafer into the heating furnace is changed to the same temperature as in the second embodiment, while the low-temperature heat treatment method in the previous stage is changed to the first embodiment. The method was different from those in the first and second embodiments.
[0031]
That is, the furnace temperature when the low-oxygen silicon wafer is carried into the heating furnace is set to 550 ° C., then the furnace temperature is maintained at 550 ° C., and the heat treatment is performed for 180 minutes as it is. Since the temperature of the low-temperature heat treatment is lower by 150 ° C. than 700 ° C. in the first embodiment, when the furnace temperature is increased at a ramp rate of 3 ° C./min during the high-temperature heat treatment, the target temperature of 1100 ° C. It takes 183.3 minutes, which is 50 minutes longer than 133.3 minutes in the first embodiment, to reach.
Since such a furnace temperature profile is employed, finer oxygen precipitation nuclei can be uniformly dispersed.
Other configurations, operations, and effects are the same as those of the first embodiment, and thus description thereof is omitted.
[0032]
Next, based on FIG. 6, the BMD peak density is obtained for a low-oxygen silicon wafer that has been subjected to two-stage heat treatment of low-temperature heat treatment and high-temperature heat treatment according to the present invention and further subjected to precipitation heat treatment of oxygen precipitates at 750 to 1100 ° C. Each test data about the bulk density of BMD and the width in the thickness direction of the DZ layer is reported.
FIG. 6A is a graph showing the distribution of the bulk density of BMD from the center to the outer periphery of the low oxygen silicon wafer of the present invention. FIG. 6B is a graph showing the width in the thickness direction of the DZ layer from the center to the outer periphery of the low oxygen silicon wafer of the present invention. In this test, the number of BMDs was counted at a magnification of 400 using an optical macroscope.
[0033]
In the graph of FIG. 6, condition 1 is test data when a low-oxygen silicon wafer is subjected to two-stage heat treatment in accordance with the furnace temperature profile of the first embodiment, and condition 2 is the furnace temperature profile of the second embodiment. Test data when the low-oxygen silicon wafer was subjected to two-stage heat treatment according to the above, Condition 3 is test data when the low-oxygen silicon wafer was subjected to two-stage heat treatment according to the in-furnace temperature profile of the third embodiment.
As is apparent from the line graph in FIG. 6A, the inside (bulk) of the wafer has a high BMD density. Thereby, it was found that an IG layer having a high oxygen concentration was formed inside the low oxygen silicon wafer.
Further, as is apparent from the line graph of FIG. 6B, the thickness of the wafer surface layer is 10 to 20 μm in width in the thickness direction of the wafer as compared with the case where the IG layer is formed only by the conventional low-temperature heat treatment. A large DZ layer having a uniform width in the direction was formed.
[0034]
【The invention's effect】
According to the present invention, a low-oxygen silicon wafer is subjected to low-temperature heat treatment to generate oxygen precipitation nuclei, and then subjected to high-temperature heat treatment to form a DZ layer,Once the low oxygen silicon wafer is discharged out of the furnace, it is inserted into the furnace again.Since precipitation nucleus growth heating is performed at a predetermined temperature, oxygen precipitation nuclei inside the wafer can be grown into oxygen precipitates, and an IG layer can be formed inside the wafer. In addition, since the high temperature heat treatment is performed after the low temperature heat treatment, the width in the thickness direction of the DZ layer can be made uniform and large.
[0035]
Also,Nitrogen gas was adopted as the atmospheric gas in the furnace during low-temperature heat treatmentSoNitrogen can be accumulated from the surface of the low-oxygen silicon wafer to the oxygen precipitation nuclei on the surface layer to further reduce the oxygen concentration of the DZ layer.
[0036]
In addition, low temperature heat treatmentBecause the ramp rate when moving from high temperature heat treatment to 0.05 to 5 ° C / min was changed from low temperature heat treatment to high temperature heat treatment, the conventional method caused rapid heating of low-oxygen silicon wafers. The slip of the wafer which has been performed can be eliminated.
[Brief description of the drawings]
FIG. 1 is an enlarged cross-sectional view of a silicon wafer according to a first embodiment of the present invention.
FIG. 2 is a flow sheet showing a method for manufacturing a silicon wafer according to a first embodiment of the present invention.
FIG. 3 is a furnace temperature profile in a heat treatment step in the method for manufacturing a silicon wafer according to the first embodiment of the present invention.
FIG. 4 is a furnace temperature profile in a heat treatment step in a method for producing a silicon wafer according to a second embodiment of the present invention.
FIG. 5 is a furnace temperature profile in a heat treatment step in a method for producing a silicon wafer according to a third embodiment of the present invention.
FIG. 6A is a graph showing the distribution of bulk density of BMD from the center to the outer periphery of the low oxygen silicon wafer of the present invention.
(B) is a graph which shows the width | variety of the thickness direction of the DZ layer from the center part of the low oxygen silicon wafer of this invention to an outer peripheral part.
[Explanation of symbols]
10 Silicon wafer,
11 DZ layer,
12 IG layer.
Claims (1)
該酸素析出核が生成された低酸素シリコンウェーハを、加熱温度が１０００〜１２００℃、加熱時間が１〜７時間、雰囲気ガスはアルゴンガスまたは水素ガス、雰囲気ガスの流量が５〜４０リットル／分、低温熱処理から高温熱処理へ移行する際のランプレートが０．０５〜５℃／分という熱処理条件で高温熱処理して、該低酸素シリコンウェーハの表層にＤＺ層を形成するとともに、前記低温熱処理で形成した酸素析出核を臨界核以上まで大きくして安定化する工程と、
該ＤＺ層が形成された低酸素シリコンウェーハをいったん炉外へ排出した後、再び炉内に挿入して加熱温度が７５０〜１１００℃、加熱時間が１０〜２０時間、この加熱中のランプレートが１〜１０℃／分、雰囲気ガスが窒素／酸素ガス、雰囲気ガスの流量が５〜４０リットル／分という条件で熱処理することにより、ウェーハ内部の酸素析出核に酸素を捕獲させて酸素析出物を成長させ、ウェーハ内部にＩＧ層を形成する工程とを備えたシリコンウェーハの製造方法。 Oxygen concentration is 0.7 × 10 17 atoms / cm 3 The following low-oxygen silicon wafers were subjected to low-temperature heat treatment under the heat treatment conditions of a heating temperature of 550 to 800 ° C. , a heating time of 0.5 to 5 hours, an atmospheric gas of nitrogen gas, and an atmospheric gas flow rate of 5 to 40 liters / minute. A step of generating oxygen precipitation nuclei in the low oxygen silicon wafer;
The low-oxygen silicon wafer on which the oxygen precipitation nuclei are generated has a heating temperature of 1000 to 1200 ° C., a heating time of 1 to 7 hours, an atmospheric gas of argon gas or hydrogen gas, and an atmospheric gas flow rate of 5 to 40 liters / minute. , and the high temperature heat treatment in the heat treatment condition ramp rate of 0.05 to 5 ° C. / minute at the time of transition from the low-temperature heat treatment to high temperature heat treatment, to form a DZ layer in the surface layer of the low oxygen silicon wafer, in the low-temperature heat treatment A process of enlarging and stabilizing the formed oxygen precipitation nuclei above the critical nuclei,
After the low-oxygen silicon wafer on which the DZ layer is formed is discharged out of the furnace, it is inserted into the furnace again, and the heating temperature is 750 to 1100 ° C., the heating time is 10 to 20 hours, Heat treatment is performed under conditions of 1 to 10 ° C./minute, the atmosphere gas is nitrogen / oxygen gas, and the flow rate of the atmosphere gas is 5 to 40 liters / minute , thereby trapping oxygen in the oxygen precipitation nuclei inside the wafer and A method for producing a silicon wafer, comprising the step of growing and forming an IG layer inside the wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326466A JP3956271B2 (en) | 2000-10-26 | 2000-10-26 | Silicon wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326466A JP3956271B2 (en) | 2000-10-26 | 2000-10-26 | Silicon wafer manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134516A JP2002134516A (en) | 2002-05-10 |
| JP3956271B2 true JP3956271B2 (en) | 2007-08-08 |
Family
ID=18803648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326466A Expired - Fee Related JP3956271B2 (en) | 2000-10-26 | 2000-10-26 | Silicon wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3956271B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2856194B1 (en) * | 2003-06-10 | 2005-08-26 | Soitec Silicon On Insulator | IMPROVED STABILIZATION RECOVERY METHOD |
| US6955718B2 (en) * | 2003-07-08 | 2005-10-18 | Memc Electronic Materials, Inc. | Process for preparing a stabilized ideal oxygen precipitating silicon wafer |
| JP5207706B2 (en) * | 2006-12-01 | 2013-06-12 | ジルトロニック アクチエンゲゼルシャフト | Silicon wafer and manufacturing method thereof |
| JP5207705B2 (en) * | 2006-12-07 | 2013-06-12 | ジルトロニック アクチエンゲゼルシャフト | Silicon wafer and manufacturing method thereof |
| JP2010045247A (en) * | 2008-08-14 | 2010-02-25 | Shin Etsu Handotai Co Ltd | Silicon wafer and method of manufacturing silicon wafer |
| JP5597378B2 (en) * | 2009-03-27 | 2014-10-01 | グローバルウェーハズ・ジャパン株式会社 | Heat treatment method for silicon wafer |
-
2000
- 2000-10-26 JP JP2000326466A patent/JP3956271B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134516A (en) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7977219B2 (en) | Manufacturing method for silicon wafer | |
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| US8476149B2 (en) | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process | |
| JP2013163598A (en) | Method for producing silicon wafer | |
| JP2003502836A (en) | Manufacturing method of epitaxial silicon wafer having intrinsic gettering | |
| JP5885305B2 (en) | Silicon wafer and manufacturing method thereof | |
| US20020127766A1 (en) | Semiconductor wafer manufacturing process | |
| JP4473571B2 (en) | Silicon wafer manufacturing method | |
| JP2004503086A (en) | Method and apparatus for manufacturing a silicon wafer having a denuded area | |
| JP4633977B2 (en) | Annealed wafer manufacturing method and annealed wafer | |
| JP3956271B2 (en) | Silicon wafer manufacturing method | |
| KR100847925B1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| US6204188B1 (en) | Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method | |
| WO2010131412A1 (en) | Silicon wafer and method for producing the same | |
| JP2004503084A (en) | Method and apparatus for forming an epitaxial silicon wafer having a surface ablated area | |
| EP0973190A2 (en) | Silicon wafer and method for producing it | |
| KR100911925B1 (en) | Silicon epitaxial wafer and its production method | |
| JP2013163597A (en) | Method for producing silicon wafer | |
| KR100432496B1 (en) | Manufacturing method for annealed wafer | |
| JP6317700B2 (en) | Silicon wafer manufacturing method | |
| JP3578396B2 (en) | Semiconductor disk having crystal lattice defects and method of manufacturing the same | |
| JP4078822B2 (en) | Silicon wafer manufacturing method | |
| JP7519784B2 (en) | Silicon wafer manufacturing method | |
| KR100685260B1 (en) | Heat treatment method for silicon wafer | |
| TW201909246A (en) | Wafer-manufacturing method and wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3956271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |