JP3955736B2

JP3955736B2 - Reference voltage generation circuit

Info

Publication number: JP3955736B2
Application number: JP2001026803A
Authority: JP
Inventors: 寧一中谷
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-02-02
Filing date: 2001-02-02
Publication date: 2007-08-08
Anticipated expiration: 2021-02-02
Also published as: JP2002229653A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路上に形成された基準電圧発生回路に関し、特に安定した電圧供給を実現する基準電圧発生回路に関する。
【０００２】
【従来の技術】
図４は、従来の基準電圧発生回路の例を示した回路図である。
図４で示した基準電圧発生回路１００は、基準電圧発生部１０１で生成し出力された所定の基準電圧ＶＲＥＦに対して、抵抗Ｒ０とコンデンサＣ０で立ち上がり時間を制御しようとするものである。基準電圧発生部１０１から演算増幅器１０２で形成されたボルテージホロワを介して出力された基準電圧ＶＲＥＦは、抵抗Ｒ０及びコンデンサＣ０で立ち上がり時間の制御が行われて出力端子であるＳＭＵＴＥ端子から出力される。
【０００３】
一方、外部から所定のスリープ信号ＳＬＰ、例えばハイ(Ｈｉｇｈ)レベルのスリープ信号ＳＬＰが入力されると、基準電圧発生部１０１は、基準電圧ＶＲＥＦの出力を停止して出力端はロー(Ｌｏｗ)レベルとなり、演算増幅器１０２は非活性化状態となって出力端はオープン状態となる。更に、スイッチ１０３はオンして導通状態となりＳＭＵＴＥ端子は接地される。このように、基準電圧発生回路１００に対して、基準電圧ＶＲＥＦの出力を停止させるパワーダウン時にハイレベルのスリープ信号ＳＬＰが入力され、基準電圧ＶＲＥＦを出力させるパワーダウン解除時にローレベルのスリープ信号ＳＬＰが入力される。
【０００４】
図５は、図４で示した基準電圧発生回路１００における各部の波形例を示したタイミングチャートである。なお、図４及び図５では、負側電源端子ＶＳＳが接地（ＧＮＤ）に接続されている場合を示している。図５から分かるように、パワーダウン解除時に、スリープ信号ＳＬＰがハイレベルからローレベルに立ち下がると、スイッチ１０３はオフして遮断状態となり、基準電圧発生部１０１は基準電圧ＶＲＥＦを出力すると共に演算増幅器１０２は活性化状態となってボルテージホロワとして動作する。このため、ＳＭＵＴＥ端子は、抵抗Ｒ０とコンデンサＣ０の時定数で決められた時間をかけて、接地レベルから基準電圧ＶＲＥＦまで上昇する。
【０００５】
ここで、ＳＭＵＴＥ端子からの出力電圧の立ち上がり期間を所定時間確保するために、抵抗Ｒ０とコンデンサＣ０の時定数を大きくしたい場合、抵抗Ｒ０又はコンデンサＣ０のいずれかを大きくすればよい。一方、半導体集積回路を数多く実装するような電子回路基板等では、各部品の物理的な大きさをできるだけ小さく設計することが望ましいとされている。このことから、コンデンサＣ０はあまり大きくせず、集積化が容易な抵抗Ｒ０を大きくすることで時定数を大きくしていた。
【０００６】
【発明が解決しようとする課題】
しかし、抵抗Ｒ０をあまり大きくするとＳＭＵＴＥ端子のインピーダンスが高くなり、外部からの雑音によってＳＭＵＴＥ端子からの出力電圧が不安定になり、抵抗Ｒ０自身による熱雑音も大きくなってしまうという問題があった。また、図５で示しているように、電源電圧ＶＤＤが印加されるＶＤＤ端子とＳＭＵＴＥ端子との間、及びＳＭＵＴＥ端子と接地との間に、それぞれ静電破壊対策用のダイオードを保護回路として挿入しなければならない場合があった。
【０００７】
このような保護回路では、電源電圧ＶＤＤとＳＭＵＴＥ端子との間に接続されたダイオードＤ０の漏れ電流によって、ＳＭＵＴＥ端子の電圧が所望の電圧値からずれてしまうといった問題が発生していた。更に、コンデンサＣ０に充電される電圧は、ＶＲＥＦ・{１−ｅ^−ｔ／ ⁽ ^{Ｃ０・Ｒ０} ⁾}といった漸近線をたどって増加し、コンデンサＣ０の充電完了時における最終到達電圧がＳＭＵＴＥ端子における所望の電圧となるため、該所望の電圧に到達するまでに必要以上の時間を要するという問題があった。
【０００８】
本発明は、上記のような問題を解決するためになされたものであり、出力する所定の基準電圧よりも高い電圧で時定数をなすコンデンサの充電を行い、該基準電圧まで充電されると出力端子のインピーダンスを下げるようにして、出力電圧が安定するまでに必要以上の時間を要することなく、該時間を設定するための時定数をなす抵抗値を小さくすることができると共に耐雑音特性を向上させることができる基準電圧発生回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る基準電圧発生回路は、外部から入力される所定の信号に応じて所定の基準電圧を生成して出力する基準電圧発生回路において、
上記外部からの信号に応じて、所定の基準電圧を生成して出力する基準電圧発生部と、
入力された電圧を抵抗を介してコンデンサに充電し、該充電電圧を出力端子から出力するＣＲ回路部と、
上記基準電圧発生部からの基準電圧を高入力インピーダンスで受けて低出力インピーダンスで送り出すインピーダンス変換を行って該ＣＲ回路部に出力するインピーダンス変換回路部と、
上記基準電圧よりも大きい電圧で一定の電流を上記ＣＲ回路部に出力する定電流回路部と、
上記出力端子の電圧を検知し、該検知した電圧に応じて、上記インピーダンス変換回路部及び該定電流回路部の内、いずれか一方を排他的に動作させる出力電圧検知部と、
を備え、
上記出力電圧検知部は、
上記出力端子の電圧が基準電圧未満のときは上記基準電圧を比較基準電圧として出力すると共に、上記出力端子の電圧が基準電圧になると上記基準電圧を分圧して該比較基準電圧を生成し出力する比較基準電圧生成部と、
上記出力端子の電圧と該比較基準電圧生成部からの比較基準電圧とを比較して、該比較結果に応じて上記インピーダンス変換回路部及び定電流回路部の動作制御を行う電圧比較部と、
を備え、
上記電圧比較部は、上記出力端子の電圧が上記比較基準電圧未満のときは定電流回路部を動作させ、上記出力端子の電圧が上記比較基準電圧になるとインピーダンス変換回路部を動作させるものである。
【００１１】
また、上記比較基準電圧生成部は、電圧比較部の比較結果に応じて比較基準電圧の切り替えを行うようにしてもよい。
【００１２】
一方、上記定電流回路部は、基準電圧よりも大きい電圧を電源として所定の定電流を供給する定電流源と、該定電流源からの電流に応じた電流をＣＲ回路部に出力するカレントミラー回路と、出力電圧検知部からの動作制御に応じて該カレントミラー回路の動作を制御する制御回路とを備えるようにした。
【００１３】
また、上記定電流回路部は、基準電圧よりも大きい電圧を電源として所定の定電流を供給する抵抗回路と、出力電圧検知部からの動作制御に応じて、該抵抗回路からの出力電流に対するＣＲ回路部への供給制御を行う制御回路とを備えるようにしてもよい。
【００１４】
更に、出力端子と正側電源電圧が印加される正側電源端子との間、及び負側電源電圧が印加される負側電源端子と出力端子との間にそれぞれ設けられた、逆電圧が印加されることを防止するための各ダイオードからなる保護回路部を備えるようにしてもよい。
【００１５】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
図１は、本発明の実施の形態における基準電圧発生回路の例を示した回路図である。なお、図１では、負側電源端子ＶＳＳを接地した場合を例にして示している。
図１において、基準電圧発生回路１は、所定の基準電圧ＶＲＥＦを生成して出力する基準電圧発生部２と、基準電圧発生部２から入力された基準電圧ＶＲＥＦのインピーダンス変換を行って出力するインピーダンス変換回路部３と、ＣＲ回路部４と、保護回路部５と、ＣＲ回路部４に定電流を供給する定電流回路部６と、検知した出力電圧に応じてインピーダンス変換回路部３と定電流回路部６の動作制御を行う出力電圧検知部７とで構成されている。
【００１６】
基準電圧発生部２は、外部から所定のスリープ信号ＳＬＰ、例えばハイレベルのスリープ信号ＳＬＰが入力されると、基準電圧ＶＲＥＦの出力を停止して出力端はローレベルとなり、ローレベルのスリープ信号ＳＬＰが入力されると、基準電圧ＶＲＥＦを出力端から出力する。インピーダンス変換回路部３は、ボルテージホロワを形成する演算増幅器１１と該演算増幅器１１に対する活性化信号を生成して出力するＯＲ回路１２とで形成されている。演算増幅器１１は、基準電圧発生部２から出力された基準電圧ＶＲＥＦに対してボルテージホロワとして動作する。
【００１７】
すなわち、演算増幅器１１は、基準電圧ＶＲＥＦを高入力インピーダンスで受けて、低出力インピーダンスで送り出す動作を行う。また、ＯＲ回路１２は、入力されるスリープ信号ＳＬＰの信号レベルと出力電圧検知部７の検知結果に応じて演算増幅器１１の活性化制御を行う。演算増幅器１１は、ＯＲ回路１２からハイレベルの信号が入力されると、非活性化状態となって出力端はハイインピーダンス状態となり、ＯＲ回路１２からローレベルの信号が入力されると活性化状態となってボルテージホロワとして動作する。
【００１８】
ＣＲ回路部４は、抵抗Ｒ１、コンデンサＣ１及びスイッチＳＷ１で構成され、演算増幅器１１の出力端と接地との間に抵抗Ｒ１とコンデンサＣ１が直列に接続され、抵抗Ｒ１とコンデンサＣ１との接続部が、基準電圧発生回路１の出力端子であるＳＭＵＴＥ端子をなす。更に、コンデンサＣ１と並列にスイッチＳＷ１が接続され、該スイッチＳＷ１は、スリープ信号ＳＬＰによってスイッチング制御される。例えば、スイッチＳＷ１は、スリープ信号ＳＬＰがハイレベルのときにオンして導通状態となり、スリープ信号ＳＬＰがローレベルのときにオフして遮断状態となる。また、保護回路部５は、電源電圧ＶＤＤが印加される正側電源端子であるＶＤＤ端子とＳＭＵＴＥ端子との間に順方向に接続されたダイオードＤ１と、ＳＭＵＴＥ端子と接地との間に順方向に接続されたダイオードＤ２とで構成されている。
【００１９】
次に、定電流回路部６は、ＣＲ回路部４に定電流を供給するものであり、カレントミラー回路をなすＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）Ｔｒ１及びＴｒ２と、該カレントミラー回路の動作制御を行うＰＭＯＳトランジスタＴｒ３と、定電流Ｉｒｅｆを生成する定電流源１５で構成されている。ＰＭＯＳトランジスタＴｒ１及びＴｒ２の各ゲートはそれぞれ接続され、該接続部はＰＭＯＳトランジスタＴｒ１及びＴｒ３の各ドレインにそれぞれ接続されている。また、ＰＭＯＳトランジスタＴｒ１〜Ｔｒ３の各ソースは、ＶＤＤ端子にそれぞれ接続され、ＰＭＯＳトランジスタＴｒ１のドレインと接地との間には定電流源１５が接続されると共に、ＰＭＯＳトランジスタＴｒ２のドレインは抵抗Ｒ１に接続されている。
【００２０】
一方、出力電圧検知部７は、電圧比較器２１、インバータ回路２２、抵抗Ｒ２，Ｒ３及びスイッチＳＷ２で構成されている。電圧比較器２１は、スリープ信号ＳＬＰによって活性化制御され、ハイレベルのスリープ信号ＳＬＰが入力されると非活性化状態となって出力端はローレベルとなり、ローレベルのスリープ信号ＳＬＰが入力されると活性化状態となり比較結果を出力する。
【００２１】
抵抗Ｒ２、Ｒ３及びスイッチＳＷ２の直列回路は、基準電圧発生部２の出力端と接地との間に接続されている。電圧比較器２１において、反転入力端は、抵抗Ｒ１とコンデンサＣ１の接続部、すなわちＳＭＵＴＥ端子に接続され、非反転入力端は、抵抗Ｒ２とＲ３との接続部に接続されている。更に、電圧比較器２１の出力端は、インバータ回路２２を介してスイッチＳＷ２の制御信号入力端、ＯＲ回路１２の一方の入力端及びＰＭＯＳトランジスタＴｒ３のゲートにそれぞれ接続されている。
【００２２】
このような構成において、基準電圧発生回路１は、ハイレベルのスリープ信号ＳＬＰが入力されると非活性化状態、すなわちパワーダウン状態となりＳＭＵＴＥ端子がローレベルになり、ローレベルのスリープ信号ＳＬＰが入力されると活性化状態、すなわちＳＭＵＴＥ端子が基準電圧ＶＲＥＦで一定となる。図２は、図１で示した基準電圧発生回路１の各部の波形例を示したタイミングチャートであり、図２を用いて基準電圧発生回路１の動作について説明する。なお、図２では、ＯＰＳＬＰはＯＲ回路１２の出力端の波形を、ＣＰＯＵＴは電圧比較器２１の出力端の波形を、ＣＰＲＥＦは電圧比較器２１の非反転入力端の波形をそれぞれ示している。
【００２３】
ハイレベルのスリープ信号ＳＬＰが入力されると、基準電圧発生部２及び電圧比較器２１はそれぞれ非活性化状態となって電圧比較器２１の出力端はローレベルとなり、ＰＭＯＳトランジスタＴｒ３がオンすると共にスイッチＳＷ２がオンして抵抗Ｒ３を接地する。ＰＭＯＳトランジスタＴｒ３がオンすると、ＰＭＯＳトランジスタＴｒ１及びＴｒ２の各ゲート電圧が上昇し、ＰＭＯＳトランジスタＴｒ１及びＴｒ２はオフして遮断状態となる。
【００２４】
このため、定電流回路部６は、抵抗Ｒ１への電流供給を停止する。また、スリープ信号ＳＬＰがハイレベルであることから、ＯＲ回路１２の出力端はハイレベルとなって演算増幅器１１は非活性化状態となり、演算増幅器１１の出力端はハイインピーダンスとなる。更に、スリープ信号ＳＬＰがハイレベルになると、スイッチＳＷ１がオンしてＳＭＵＴＥ端子が接地されローレベルになる。
【００２５】
次に、スリープ信号ＳＬＰがハイレベルからローレベルに立ち下がると、スイッチＳＷ１はオフして遮断状態となり、基準電圧発生部２及び電圧比較器２１はそれぞれ活性化状態となって基準電圧発生部２の出力端からは所定の基準電圧ＶＲＥＦが出力される。同時に、電圧比較器２１の非反転入力端の電圧が反転入力端の電圧よりも高いことから、電圧比較器２１の出力端はハイレベルとなり、スイッチＳＷ２はオフして遮断状態となる。スイッチＳＷ２がオフすると、電圧比較器２１の非反転入力端には基準電圧ＶＲＥＦが印加され、非反転入力端が反転入力端よりも電圧が高くなり、電圧比較器２１の出力端はハイレベルとなる。
【００２６】
更に、電圧比較器２１の出力端がハイレベルになることによって、ＰＭＯＳトランジスタＴｒ３がオフして遮断状態となり、定電流回路部６から抵抗Ｒ１に定電流Ｉｒｅｆに応じた電流ｉが供給される。このとき、ＯＲ回路１２の出力端はハイレベルであることから、演算増幅器１１の出力端はハイインピーダンス状態である。このため、コンデンサＣ１は、抵抗Ｒ１を介して定電流回路部６からの電流ｉが供給され、基準電圧ＶＲＥＦよりも高い電源電圧ＶＤＤで充電される。このため、ＳＭＵＴＥ端子は、ｄＶ／ｄｔ＝ｉ／Ｃ１（Ｃ１はコンデンサＣ１の容量を示している）の傾きで電圧が上昇し、この時点においても演算増幅器１１の出力端はハイインピーダンス状態である。
【００２７】
ＳＭＵＴＥ端子の電圧が上昇し、該電圧が基準電圧ＶＲＥＦを超えると、電圧比較器２１の出力端は、ハイレベルからローレベルになり、ＰＭＯＳトランジスタＴｒ３がオンして定電流回路部６からの電流ｉの供給が停止すると共にスイッチＳＷ２がオンして抵抗Ｒ３が接地される。更に、ＯＲ回路１２の出力端がローレベルとなり、演算増幅器１１は、活性化状態となって出力端から基準電圧ＶＲＥＦを出力する。
【００２８】
スイッチＳＷ２がオンすることにより、電圧比較器２１の非反転入力端には、基準電圧ＶＲＥＦを抵抗Ｒ２とＲ３で分圧した電圧が入力される。すなわち、ＣＰＲＥＦ＝ＶＲＥＦ×Ｒ３／(Ｒ２＋Ｒ３)となり（Ｒ２及びＲ３は、対応する抵抗Ｒ２，Ｒ３の抵抗値を示している）、電圧比較器２１の非反転入力端に印加される電圧は、基準電圧ＶＲＥＦよりも小さくなり電圧比較器２１が再び反転することを防止している。
【００２９】
このようにして、ＳＭＵＴＥ端子からの出力電圧の立ち上がり期間は終了して、ＳＭＵＴＥ端子からの出力電圧の保持期間となり、基準電圧発生回路１は、ＳＭＵＴＥ端子から所定の基準電圧ＶＲＥＦを出力する。次に、スリープ信号ＳＬＰがハイレベルに立ち上がって再びパワーダウン状態になると、スイッチＳＷ１がオンして導通状態となり、コンデンサＣ１に充電された電荷が放電されてＳＭＵＴＥ端子の電圧は低下し、やがてＳＭＵＴＥ端子は接地レベルになる。
【００３０】
ＳＭＵＴＥ端子のインピーダンスは、コンデンサＣ１への充電期間中はハイインピーダンスであったものが、コンデンサＣ１への充電完了後は、抵抗Ｒ１とコンデンサＣ１によるものだけとなり、低出力インピーダンス化を実現している。例えば、コンデンサＣ１を従来の基準電圧発生回路におけるコンデンサと等しいとすると、従来では数ＭΩの抵抗が必要な時定数の設定でも、本実施の形態では電流ｉを設定するだけでよく、抵抗Ｒ１の抵抗値を数ｋΩにすることで実現することができる。
【００３１】
なお、図１では、定電流回路部６を定電流源とカレントミラー回路を使用した場合を例にして示したが、ＶＤＤ端子からの電流を制限して一定にする固定抵抗を用いて定電流回路部を形成するようにしてもよく、このようにした場合の基準電圧発生回路の例を図３に示す。図３における図１との相違点は、図１の定電流回路部６を、ＰＭＯＳトランジスタＴｒ４、インバータ回路３１及び抵抗Ｒ４で形成したことにある。
【００３２】
図３の定電流回路部６おいて、ＶＤＤ端子と抵抗Ｒ１との間には、抵抗Ｒ４とＰＭＯＳトランジスタＴｒ４との直列回路が接続されており、電圧比較器２１の出力端がインバータ回路３１を介してＰＭＯＳトランジスタＴｒ４のゲートに接続されており、ＰＭＯＳトランジスタＴｒ４の動作に応じてＶＤＤ端子から抵抗Ｒ４を介して所定の電流ｉが抵抗Ｒ１に流れる。図３のようにすることによって、定電流回路部６の構成を簡単にすることができ、コストの低減を図ることができるが、電流ｉの値が図１の場合よりもばらつくため、該ばらつきが容認できる場合にコスト低減の効果を得ることができる。
【００３３】
上記のように、本実施の形態における基準電圧発生回路は、ＳＭＵＴＥ端子から出力する電圧が所定の基準電圧ＶＲＥＦになるまでは、定電流回路部６によって基準電圧ＶＲＥＦよりも高い電源電圧ＶＤＤでコンデンサＣ１の充電を行い、コンデンサＣ１が基準電圧ＶＲＥＦまで充電されると、インピーダンス変換回路部３によってＳＭＵＴＥ端子の電圧を基準電圧ＶＲＥＦで一定になるようにした。このことから、出力電圧が安定するまでに必要以上の時間を要することなく、該時間を設定するための時定数をなす抵抗値を小さくすることができると共に、ＳＭＵＴＥ端子が基準電圧ＶＲＥＦになるとＳＭＵＴＥ端子のインピーダンスを低下させることができ、耐雑音特性を向上させることができる。
【００３４】
なお、図１及び図２における各スイッチＳＷ１及びＳＷ２は、半導体素子で形成されたスイッチ回路を示しているが、機械的接点を有するスイッチであってもよい。また、上記説明ではＭＯＳトランジスタを使用した場合を例にして説明したが、該ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用してもよい。
【００３５】
【発明の効果】
上記の説明から明らかなように、本発明の基準電圧発生回路によれば、出力端子の電圧が基準電圧未満のときは、定電流回路部によって基準電圧よりも大きい電圧でＣＲ回路部のコンデンサの充電を行い、該コンデンサが基準電圧まで充電されると、インピーダンス変換回路部によって出力端子に基準電圧を印加してインピーダンスを低下させるようにした。このことから、出力端子から出力する電圧が目標電圧で安定するまでに必要以上の時間を要することなく、確実に出力電圧が目標電圧に達したことを検知することができると共に、出力端子のインピーダンスを低下させることができるため耐雑音特性を向上させることができる。更に、ＣＲ回路部においてコンデンサと時定数をなす抵抗の抵抗値を小さくすることができ、抵抗による熱雑音を防止することができる。
【００３６】
具体的には、出力電圧検知部は、出力端子の電圧に応じた比較基準電圧を生成して出力する比較基準電圧生成部と、出力端子の電圧と該比較基準電圧とを比較して、該比較結果に応じてインピーダンス変換回路部及び定電流回路部の動作制御を行う電圧比較部とを備えるようにした。このことから、雑音による電圧比較部の誤作動を防止することができ、出力端子電圧を安定させることができる。
【００３７】
また、比較基準電圧生成部は、電圧比較部の比較結果に応じて比較基準電圧の切り替えを行うようにしたことから、雑音による電圧比較部の誤作動をより確実に防止することができ、出力端子電圧の安定性を向上させることができる。
【００３８】
一方、定電流回路部は、具体的には、基準電圧よりも大きい電圧を電源として所定の定電流を供給する定電流源と、該定電流源からの電流に応じた電流をＣＲ回路部に出力するカレントミラー回路と、出力電圧検知部からの動作制御に応じて該カレントミラー回路の動作を制御する制御回路とを備えるようにした。このことから、出力端子から出力する電圧が所定の基準電圧で安定するまでに必要以上の時間を要することをなくすことができる。
【００３９】
また、上記定電流回路部は、具体的には、基準電圧よりも大きい電圧を電源として所定の定電流を供給する抵抗回路と、出力電圧検知部からの動作制御に応じて、該抵抗回路からの出力電流に対するＣＲ回路部への供給制御を行う制御回路とを備えるようにした。このことから、定電流回路部の構成を簡単にすることができ、コストアップの低減を図ることができると共に、出力端子から出力する電圧が所定の基準電圧で安定するまでに必要以上の時間を要することをなくすことができる。
【００４０】
更に、出力端子と正側電源端子との間、及び負側電源端子と出力端子との間にそれぞれダイオードを設けてなる保護回路部を備えるようにした。このことから、保護回路部のダイオードからの漏れ電流による出力端子電圧の変動を防止できると共に、静電破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における基準電圧発生回路の例を示した回路図である。
【図２】図１で示した基準電圧発生回路の各部の波形例を示したタイミングチャートである。
【図３】本発明の実施の形態における基準電圧発生回路の他の例を示した回路図である。
【図４】従来の基準電圧発生回路の例を示した回路図である。
【図５】図４の基準電圧発生回路における各部の波形例を示したタイミングチャートである。
【符号の説明】
１基準電圧発生回路
２基準電圧発生部
３インピーダンス変換回路部
４ＣＲ回路部
５保護回路部
６定電流回路部
７出力電圧検知部
１１演算増幅器
２１電圧比較器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a reference voltage generation circuit formed on a semiconductor integrated circuit, and more particularly to a reference voltage generation circuit that realizes stable voltage supply.
[0002]
[Prior art]
FIG. 4 is a circuit diagram showing an example of a conventional reference voltage generating circuit.
The reference voltage generation circuit 100 shown in FIG. 4 is intended to control the rise time with a resistor R0 and a capacitor C0 with respect to a predetermined reference voltage VREF generated and output by the reference voltage generator 101. The reference voltage VREF output from the reference voltage generator 101 through the voltage follower formed by the operational amplifier 102 is output from the SMUTE terminal which is the output terminal after the rise time is controlled by the resistor R0 and the capacitor C0. The
[0003]
On the other hand, when a predetermined sleep signal SLP, for example, a high level sleep signal SLP, is input from the outside, the reference voltage generator 101 stops outputting the reference voltage VREF and the output terminal is at a low level. Thus, the operational amplifier 102 is deactivated and the output terminal is opened. Further, the switch 103 is turned on and becomes conductive, and the SMUTE terminal is grounded. In this way, the high-level sleep signal SLP is input to the reference voltage generation circuit 100 at the time of power-down to stop the output of the reference voltage VREF, and the low-level sleep signal SLP at the time of the power-down release to output the reference voltage VREF. Is entered.
[0004]
FIG. 5 is a timing chart showing a waveform example of each part in the reference voltage generating circuit 100 shown in FIG. 4 and 5 show the case where the negative power supply terminal VSS is connected to the ground (GND). As can be seen from FIG. 5, when the sleep signal SLP falls from the high level to the low level at the time of canceling the power down, the switch 103 is turned off to be cut off, and the reference voltage generating unit 101 outputs the reference voltage VREF and performs the calculation. The amplifier 102 is activated and operates as a voltage follower. For this reason, the SMUTE terminal rises from the ground level to the reference voltage VREF over a time determined by the time constant of the resistor R0 and the capacitor C0.
[0005]
Here, in order to increase the time constant of the resistor R0 and the capacitor C0 in order to secure the rising period of the output voltage from the SMUTE terminal for a predetermined time, either the resistor R0 or the capacitor C0 may be increased. On the other hand, in an electronic circuit board or the like on which many semiconductor integrated circuits are mounted, it is desirable to design each component as small as possible. For this reason, the capacitor C0 is not so large, and the time constant is increased by increasing the resistance R0 that is easy to integrate.
[0006]
[Problems to be solved by the invention]
However, if the resistance R0 is increased too much, the impedance of the SMUTE terminal becomes high, the output voltage from the SMUTE terminal becomes unstable due to external noise, and the thermal noise due to the resistance R0 itself increases. Further, as shown in FIG. 5, a diode for preventing electrostatic breakdown is inserted as a protection circuit between the VDD terminal to which the power supply voltage VDD is applied and the SMUTE terminal, and between the SMUTE terminal and the ground. There was a case that had to be done.
[0007]
Such a protection circuit has a problem that the voltage at the SMUTE terminal is deviated from a desired voltage value due to the leakage current of the diode D0 connected between the power supply voltage VDD and the SMUTE terminal. Further, the voltage charged to the capacitor C0 increases along an asymptote of VREF · {1-e− ^{t /} ⁽ ^{C0 · R0} ⁾ }, and the final voltage at the completion of charging of the capacitor C0 is desired at the SMUTE terminal. Therefore, there is a problem that it takes more time than necessary to reach the desired voltage.
[0008]
The present invention has been made in order to solve the above-described problems, and charges a capacitor having a time constant at a voltage higher than a predetermined reference voltage to be output. By reducing the impedance of the terminal, it is possible to reduce the resistance value that forms the time constant for setting the time without increasing the time required for the output voltage to stabilize, and improve the noise resistance. An object of the present invention is to obtain a reference voltage generating circuit that can be made to operate.
[0009]
[Means for Solving the Problems]
The reference voltage generation circuit according to the present invention is a reference voltage generation circuit that generates and outputs a predetermined reference voltage in response to a predetermined signal input from the outside.
In response to a signal from the outside, a reference voltage generator for generating and outputting a predetermined reference voltage,
A CR circuit unit that charges the input voltage to a capacitor via a resistor and outputs the charging voltage from an output terminal;
An impedance conversion circuit section for outputting to the CR circuit performs impedance conversion for feeding at low output impedance reference voltage is received by a high input impedance from the reference voltage generator,
A constant current circuit unit for outputting to the CR circuit a constant current at a voltage greater than the reference voltage,
Detects the voltage of the output terminal, and said sensed in accordance with the voltage, among the impedance conversion circuit and the constant current circuit unit, the output voltage detection unit for exclusively operate either,
With
The output voltage detector is
When the voltage at the output terminal is less than the reference voltage, the reference voltage is output as a comparison reference voltage, and when the voltage at the output terminal reaches the reference voltage, the reference voltage is divided to generate and output the comparison reference voltage. A comparison reference voltage generator;
A voltage comparison unit that compares the voltage of the output terminal with the comparison reference voltage from the comparison reference voltage generation unit, and controls the operation of the impedance conversion circuit unit and the constant current circuit unit according to the comparison result;
With
The voltage comparator is, when the voltage of the output terminal is less than the comparison reference voltage to operate the constant current circuit part, the voltage of the output terminal is intended to operate the impedance conversion circuit becomes on the comparison reference voltage .
[0011]
The comparison reference voltage generation unit may switch the comparison reference voltage according to the comparison result of the voltage comparison unit.
[0012]
On the other hand, the constant current circuit unit includes a constant current source that supplies a predetermined constant current using a voltage higher than a reference voltage as a power source, and a current mirror that outputs a current corresponding to the current from the constant current source to the CR circuit unit. A circuit and a control circuit for controlling the operation of the current mirror circuit in accordance with the operation control from the output voltage detector.
[0013]
The constant current circuit unit includes a resistor circuit that supplies a predetermined constant current using a voltage higher than a reference voltage as a power source, and a CR for the output current from the resistor circuit according to operation control from the output voltage detector. You may make it provide the control circuit which performs supply control to a circuit part.
[0014]
Furthermore, reverse voltages are applied between the output terminal and the positive power supply terminal to which the positive power supply voltage is applied, and between the negative power supply terminal to which the negative power supply voltage is applied and the output terminal, respectively. It is also possible to provide a protection circuit unit made up of diodes for preventing this.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Next, the present invention will be described in detail based on the embodiments shown in the drawings.
FIG. 1 is a circuit diagram showing an example of a reference voltage generation circuit according to an embodiment of the present invention. FIG. 1 shows an example in which the negative power supply terminal VSS is grounded.
In FIG. 1, a reference voltage generation circuit 1 generates a reference voltage VREF by generating a predetermined reference voltage VREF, and impedance that is output by performing impedance conversion of the reference voltage VREF input from the reference voltage generation unit 2. Conversion circuit unit 3, CR circuit unit 4, protection circuit unit 5, constant current circuit unit 6 for supplying a constant current to CR circuit unit 4, impedance conversion circuit unit 3 and constant current according to the detected output voltage The output voltage detection unit 7 controls the operation of the circuit unit 6.
[0016]
When a predetermined sleep signal SLP, for example, a high level sleep signal SLP, is input from the outside, the reference voltage generation unit 2 stops outputting the reference voltage VREF, and the output terminal becomes a low level, so that the low level sleep signal SLP Is input, the reference voltage VREF is output from the output terminal. The impedance conversion circuit unit 3 includes an operational amplifier 11 that forms a voltage follower and an OR circuit 12 that generates and outputs an activation signal for the operational amplifier 11. The operational amplifier 11 operates as a voltage follower for the reference voltage VREF output from the reference voltage generator 2.
[0017]
That is, the operational amplifier 11 performs an operation of receiving the reference voltage VREF with a high input impedance and sending it with a low output impedance. The OR circuit 12 controls the activation of the operational amplifier 11 according to the signal level of the input sleep signal SLP and the detection result of the output voltage detector 7. The operational amplifier 11 is inactivated when a high level signal is input from the OR circuit 12 and the output terminal is in a high impedance state, and is activated when a low level signal is input from the OR circuit 12. It works as a voltage follower.
[0018]
The CR circuit unit 4 includes a resistor R1, a capacitor C1, and a switch SW1, and a resistor R1 and a capacitor C1 are connected in series between the output terminal of the operational amplifier 11 and the ground, and a connection portion between the resistor R1 and the capacitor C1. Constitutes the SMUTE terminal which is the output terminal of the reference voltage generating circuit 1. Further, a switch SW1 is connected in parallel with the capacitor C1, and the switch SW1 is switching-controlled by a sleep signal SLP. For example, the switch SW1 is turned on when the sleep signal SLP is at a high level and is turned on, and is turned off when the sleep signal SLP is at a low level and is turned off. The protection circuit unit 5 includes a diode D1 connected in the forward direction between the VDD terminal, which is a positive power supply terminal to which the power supply voltage VDD is applied, and the SMUTE terminal, and a forward direction between the SMUTE terminal and the ground. And a diode D2 connected to the.
[0019]
Next, the constant current circuit unit 6 supplies a constant current to the CR circuit unit 4, and includes P-channel MOS transistors (hereinafter referred to as PMOS transistors) Tr1 and Tr2 forming a current mirror circuit, and the current mirror. The circuit includes a PMOS transistor Tr3 that controls the operation of the circuit and a constant current source 15 that generates a constant current Iref. The gates of the PMOS transistors Tr1 and Tr2 are connected to each other, and the connection is connected to the drains of the PMOS transistors Tr1 and Tr3, respectively. The sources of the PMOS transistors Tr1 to Tr3 are connected to the VDD terminal, the constant current source 15 is connected between the drain of the PMOS transistor Tr1 and the ground, and the drain of the PMOS transistor Tr2 is connected to the resistor R1. It is connected.
[0020]
On the other hand, the output voltage detector 7 includes a voltage comparator 21, an inverter circuit 22, resistors R2 and R3, and a switch SW2. The voltage comparator 21 is activated and controlled by the sleep signal SLP. When the high-level sleep signal SLP is input, the voltage comparator 21 is inactivated and the output terminal is at the low level, and the low-level sleep signal SLP is input. It becomes activated and outputs the comparison result.
[0021]
A series circuit of the resistors R2 and R3 and the switch SW2 is connected between the output terminal of the reference voltage generator 2 and the ground. In the voltage comparator 21, the inverting input terminal is connected to the connection part of the resistor R1 and the capacitor C1, that is, the SMUTE terminal, and the non-inverting input terminal is connected to the connection part of the resistors R2 and R3. Further, the output terminal of the voltage comparator 21 is connected via the inverter circuit 22 to the control signal input terminal of the switch SW2, one input terminal of the OR circuit 12, and the gate of the PMOS transistor Tr3.
[0022]
In such a configuration, when the high-level sleep signal SLP is input, the reference voltage generation circuit 1 is in an inactive state, that is, a power-down state, and the SMUTE terminal becomes low level, and the low-level sleep signal SLP is input. Then, the activated state, that is, the SMUTE terminal becomes constant at the reference voltage VREF. FIG. 2 is a timing chart showing an example of the waveform of each part of the reference voltage generating circuit 1 shown in FIG. 1, and the operation of the reference voltage generating circuit 1 will be described with reference to FIG. In FIG. 2, OPSLP indicates the waveform of the output terminal of the OR circuit 12, CPOUT indicates the waveform of the output terminal of the voltage comparator 21, and CPREF indicates the waveform of the non-inverting input terminal of the voltage comparator 21.
[0023]
When the high-level sleep signal SLP is input, the reference voltage generator 2 and the voltage comparator 21 are inactivated, and the output terminal of the voltage comparator 21 is set to the low level, and the PMOS transistor Tr3 is turned on. The switch SW2 is turned on to ground the resistor R3. When the PMOS transistor Tr3 is turned on, the gate voltages of the PMOS transistors Tr1 and Tr2 are increased, and the PMOS transistors Tr1 and Tr2 are turned off to be cut off.
[0024]
For this reason, the constant current circuit unit 6 stops the current supply to the resistor R1. Since the sleep signal SLP is at a high level, the output terminal of the OR circuit 12 is at a high level, the operational amplifier 11 is inactivated, and the output terminal of the operational amplifier 11 is in a high impedance state. Further, when the sleep signal SLP becomes high level, the switch SW1 is turned on and the SMUTE terminal is grounded and becomes low level.
[0025]
Next, when the sleep signal SLP falls from the high level to the low level, the switch SW1 is turned off to be in a cut-off state, and the reference voltage generator 2 and the voltage comparator 21 are each activated and become the reference voltage generator 2 A predetermined reference voltage VREF is output from the output terminal. At the same time, since the voltage at the non-inverting input terminal of the voltage comparator 21 is higher than the voltage at the inverting input terminal, the output terminal of the voltage comparator 21 is at a high level, and the switch SW2 is turned off to be cut off. When the switch SW2 is turned off, the reference voltage VREF is applied to the non-inverting input terminal of the voltage comparator 21, the voltage at the non-inverting input terminal is higher than that at the inverting input terminal, and the output terminal of the voltage comparator 21 is at the high level. Become.
[0026]
Further, when the output terminal of the voltage comparator 21 is at a high level, the PMOS transistor Tr3 is turned off to be cut off, and the current i corresponding to the constant current Iref is supplied from the constant current circuit unit 6 to the resistor R1. At this time, since the output terminal of the OR circuit 12 is at a high level, the output terminal of the operational amplifier 11 is in a high impedance state. Therefore, the capacitor C1 is supplied with the current i from the constant current circuit unit 6 via the resistor R1, and is charged with the power supply voltage VDD higher than the reference voltage VREF. For this reason, the voltage at the SMUTE terminal rises at a slope of dV / dt = i / C1 (C1 indicates the capacitance of the capacitor C1), and the output terminal of the operational amplifier 11 is in a high impedance state even at this time. .
[0027]
When the voltage at the SMUTE terminal rises and the voltage exceeds the reference voltage VREF, the output terminal of the voltage comparator 21 changes from the high level to the low level, the PMOS transistor Tr3 is turned on, and the current from the constant current circuit unit 6 is turned on. The supply of i stops and the switch SW2 is turned on to ground the resistor R3. Further, the output terminal of the OR circuit 12 becomes low level, and the operational amplifier 11 is activated and outputs the reference voltage VREF from the output terminal.
[0028]
When the switch SW2 is turned on, a voltage obtained by dividing the reference voltage VREF by the resistors R2 and R3 is input to the non-inverting input terminal of the voltage comparator 21. That is, CPREF = VREF × R3 / (R2 + R3) (R2 and R3 indicate the resistance values of the corresponding resistors R2 and R3), and the voltage applied to the non-inverting input terminal of the voltage comparator 21 is the reference The voltage comparator 21 is prevented from being inverted again when the voltage becomes lower than the voltage VREF.
[0029]
In this way, the rising period of the output voltage from the SMUTE terminal ends, and the output voltage is held from the SMUTE terminal. The reference voltage generation circuit 1 outputs a predetermined reference voltage VREF from the SMUTE terminal. Next, when the sleep signal SLP rises to a high level and enters the power down state again, the switch SW1 is turned on and becomes conductive, the charge charged in the capacitor C1 is discharged, the voltage at the SMUTE terminal decreases, and eventually the SMUTE Terminal is at ground level.
[0030]
The impedance of the SMUTE terminal is high impedance during the charging period of the capacitor C1, but is only due to the resistor R1 and the capacitor C1 after the charging of the capacitor C1 is completed, thereby realizing a low output impedance. . For example, assuming that the capacitor C1 is equal to the capacitor in the conventional reference voltage generation circuit, the current i may be set in the present embodiment, even if the time constant is set to require a resistance of several MΩ in the past. This can be realized by setting the resistance value to several kΩ.
[0031]
1 shows an example in which the constant current circuit unit 6 uses a constant current source and a current mirror circuit. However, the constant current is limited by using a fixed resistor that limits the current from the VDD terminal to be constant. A circuit portion may be formed, and FIG. 3 shows an example of a reference voltage generation circuit in such a case. 3 is different from FIG. 1 in that the constant current circuit section 6 of FIG. 1 is formed of a PMOS transistor Tr4, an inverter circuit 31, and a resistor R4.
[0032]
In the constant current circuit section 6 of FIG. 3, a series circuit of a resistor R4 and a PMOS transistor Tr4 is connected between the VDD terminal and the resistor R1, and the output terminal of the voltage comparator 21 is connected to the inverter circuit 31. Is connected to the gate of the PMOS transistor Tr4, and a predetermined current i flows from the VDD terminal to the resistor R1 via the resistor R4 according to the operation of the PMOS transistor Tr4. 3 makes it possible to simplify the configuration of the constant current circuit unit 6 and reduce the cost. However, since the value of the current i varies from the case of FIG. The cost reduction effect can be obtained when it is acceptable.
[0033]
As described above, the reference voltage generation circuit according to the present embodiment is configured such that the constant current circuit unit 6 uses the power supply voltage VDD higher than the reference voltage VREF until the voltage output from the SMUTE terminal reaches the predetermined reference voltage VREF. When C1 is charged and the capacitor C1 is charged up to the reference voltage VREF, the impedance conversion circuit unit 3 makes the voltage at the SMUTE terminal constant at the reference voltage VREF. From this, it is possible to reduce the resistance value forming the time constant for setting the time without taking more time than necessary for the output voltage to stabilize, and when the SMUTE terminal becomes the reference voltage VREF, the SMUTE The impedance of the terminal can be reduced, and the noise resistance can be improved.
[0034]
In addition, although each switch SW1 and SW2 in FIG.1 and FIG.2 has shown the switch circuit formed with the semiconductor element, the switch which has a mechanical contact may be sufficient. In the above description, the MOS transistor is used as an example, but a bipolar transistor may be used instead of the MOS transistor.
[0035]
【The invention's effect】
As is apparent from the above description, according to the reference voltage generation circuit of the present invention, when the voltage at the output terminal is less than the reference voltage, the constant current circuit unit causes the capacitor of the CR circuit unit to have a voltage higher than the reference voltage. When the capacitor is charged to the reference voltage, the impedance is reduced by applying the reference voltage to the output terminal by the impedance conversion circuit unit. From this, it is possible to reliably detect that the output voltage has reached the target voltage without taking more time than necessary for the voltage output from the output terminal to stabilize at the target voltage, and the impedance of the output terminal. Therefore, the noise resistance can be improved. Further, the resistance value of the resistor that forms a time constant with the capacitor in the CR circuit portion can be reduced, and thermal noise due to the resistor can be prevented.
[0036]
Specifically, the output voltage detection unit generates a comparison reference voltage according to the voltage of the output terminal and outputs the comparison reference voltage, and compares the voltage of the output terminal with the comparison reference voltage, According to the comparison result, a voltage comparison unit that controls the operation of the impedance conversion circuit unit and the constant current circuit unit is provided. As a result, malfunction of the voltage comparison unit due to noise can be prevented, and the output terminal voltage can be stabilized.
[0037]
In addition, since the comparison reference voltage generation unit switches the comparison reference voltage according to the comparison result of the voltage comparison unit, it is possible to more reliably prevent malfunction of the voltage comparison unit due to noise and output. The stability of the terminal voltage can be improved.
[0038]
On the other hand, the constant current circuit unit specifically supplies a constant current source that supplies a predetermined constant current using a voltage higher than a reference voltage as a power source, and a current corresponding to the current from the constant current source to the CR circuit unit. An output current mirror circuit and a control circuit for controlling the operation of the current mirror circuit in accordance with the operation control from the output voltage detector are provided. From this, it is possible to eliminate the time required for the voltage output from the output terminal to become longer than necessary until the voltage is stabilized at the predetermined reference voltage.
[0039]
Further, the constant current circuit unit specifically includes a resistor circuit that supplies a predetermined constant current using a voltage larger than a reference voltage as a power source, and the resistor circuit in accordance with operation control from the output voltage detector. And a control circuit for controlling supply of the output current to the CR circuit unit. As a result, the configuration of the constant current circuit unit can be simplified, the cost increase can be reduced, and more time is required until the voltage output from the output terminal is stabilized at a predetermined reference voltage. It can eliminate the need.
[0040]
Furthermore, a protection circuit unit is provided in which a diode is provided between the output terminal and the positive power supply terminal and between the negative power supply terminal and the output terminal. From this, it is possible to prevent fluctuations in the output terminal voltage due to leakage current from the diode of the protection circuit section, and it is possible to prevent electrostatic breakdown.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an example of a reference voltage generation circuit in an embodiment of the present invention.
FIG. 2 is a timing chart showing a waveform example of each part of the reference voltage generation circuit shown in FIG. 1;
FIG. 3 is a circuit diagram showing another example of the reference voltage generation circuit in the embodiment of the present invention.
FIG. 4 is a circuit diagram showing an example of a conventional reference voltage generation circuit.
5 is a timing chart showing an example of waveforms at various parts in the reference voltage generation circuit of FIG. 4;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Reference voltage generation circuit 2 Reference voltage generation part 3 Impedance conversion circuit part 4 CR circuit part 5 Protection circuit part 6 Constant current circuit part 7 Output voltage detection part 11 Operational amplifier 21 Voltage comparator

Claims

In a reference voltage generation circuit that generates and outputs a predetermined reference voltage according to a predetermined signal input from the outside,
A reference voltage generator that generates and outputs a predetermined reference voltage in response to the external signal;
A CR circuit unit that charges the input voltage to a capacitor via a resistor and outputs the charging voltage from an output terminal;
An impedance conversion circuit unit that receives the reference voltage from the reference voltage generation unit with a high input impedance and performs an impedance conversion that is sent out with a low output impedance, and outputs the impedance conversion to the CR circuit unit;
A constant current circuit unit that outputs a constant current to the CR circuit unit at a voltage larger than the reference voltage;
An output voltage detection unit that detects the voltage of the output terminal and operates either one of the impedance conversion circuit unit and the constant current circuit unit exclusively according to the detected voltage;
With
The output voltage detector is
When the voltage at the output terminal is less than the reference voltage, the reference voltage is output as a comparison reference voltage, and when the voltage at the output terminal reaches the reference voltage, the reference voltage is divided to generate and output the comparison reference voltage. A comparison reference voltage generator;
A voltage comparison unit that compares the voltage of the output terminal with the comparison reference voltage from the comparison reference voltage generation unit, and controls the operation of the impedance conversion circuit unit and the constant current circuit unit according to the comparison result;
With
The voltage comparison unit operates the constant current circuit unit when the voltage at the output terminal is less than the comparison reference voltage, and operates the impedance conversion circuit unit when the voltage at the output terminal becomes the comparison reference voltage. Reference voltage generation circuit.

2. The reference voltage generation circuit according to claim 1, wherein the comparison reference voltage generation unit switches the comparison reference voltage in accordance with a comparison result of the voltage comparison unit .

The constant current circuit section is
A constant current source that supplies a predetermined constant current using a voltage larger than the reference voltage as a power source;
A current mirror circuit that outputs a current corresponding to the current from the constant current source to the CR circuit unit;
A control circuit for controlling the operation of the current mirror circuit according to the operation control from the output voltage detector;
Reference voltage generating circuit according to claim 1, wherein further comprising a.

The constant current circuit section is
A resistor circuit that supplies a predetermined constant current using a voltage higher than the reference voltage as a power source;
A control circuit that controls supply of the output current from the resistor circuit to the CR circuit unit according to operation control from the output voltage detection unit ;
Reference voltage generating circuit according to claim 1, wherein further comprising a.

A reverse voltage is applied between the output terminal and the positive power supply terminal to which the positive power supply voltage is applied, and between the negative power supply terminal to which the negative power supply voltage is applied and the output terminal. according to claim 1, 3 or 4 reference voltage generating circuit, wherein further comprising a protection circuit consisting of the diode for preventing the possible is.