JP3942479B2 - High frequency power amplification module - Google Patents

High frequency power amplification module Download PDF

Info

Publication number
JP3942479B2
JP3942479B2 JP2002125303A JP2002125303A JP3942479B2 JP 3942479 B2 JP3942479 B2 JP 3942479B2 JP 2002125303 A JP2002125303 A JP 2002125303A JP 2002125303 A JP2002125303 A JP 2002125303A JP 3942479 B2 JP3942479 B2 JP 3942479B2
Authority
JP
Japan
Prior art keywords
transistor
bias control
amplification module
power amplification
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002125303A
Other languages
Japanese (ja)
Other versions
JP2003318751A (en
Inventor
正己 大西
均 赤嶺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002125303A priority Critical patent/JP3942479B2/en
Priority to US10/368,475 priority patent/US6972627B2/en
Publication of JP2003318751A publication Critical patent/JP2003318751A/en
Application granted granted Critical
Publication of JP3942479B2 publication Critical patent/JP3942479B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波電力増幅モジュールに関し、特に、高周波信号の高出力増幅技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年、移動体通信の１つとして、携帯電話が広く普及しており、その機能に対しても多様性が求められている。たとえば、携帯電話に用いられる高周波電力増幅モジュールに対しては、通信時間の伸張や画像情報のやり取りなど、短時間により多くの情報を送信するために高効率、高線形性などが要求される。
【０００３】
そのため、高周波電力増幅モジュールに使用される電力増幅器に対して求められる仕様も厳しいものになっており、電力利得の出力依存性についても減少させ、かつ動作電流を低減させる必要がある。
【０００４】
この高効率、高線形性の特性を得るために、電力増幅器は、複数のＧａＡｓ ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を並列接続した、いわゆるマルチフィンガ構成となっている。
【０００５】
また、電力増幅器には、温度などによって電力増幅率や出力電力などが変化した際のバイアス補正を制御するバイアス制御回路が設けられている。
【０００６】
本発明者が検討したところによれば、バイアス制御回路は、たとえば、２つのトランジスタにより構成されたエミッタフォロワ回路が用いられており、該エミッタフォロワ回路で生成されたバイアス制御信号を電力増幅器におけるＨＢＴのベース端子に供給することにより、バイアス制御を行っている。
【０００７】
なお、この種の電力増幅器モジュールについて詳しく述べてある例としては、特開２００１−１２７７０１号公報があり、この文献には、電力増幅器の電力利得の制御技術について記載されている。
【０００８】
【発明が解決しようとする課題】
ところが、上記のような高周波電力増幅モジュールにおけるバイアス制御技術では、次のような問題点があることが本発明者により見い出された。
【０００９】
すなわち、エミッタフォロワを構成するトランジスタが、ＧａＡｓ ＨＢＴの場合、トランジスタにおいて動作可能なベース−エミッタ間電圧（Ｖｂｅ）は１．４Ｖ程度以上であるので、ここでは、２つのトランジスタがあるので、Ｖｂｅ＝Ｖｂｅ１＋Ｖｂｅ２（１．４Ｖ×２）＝２．８Ｖ程度以上のコントロール電圧が必要となる。
【００１０】
さらに、前述の２つのトランジスタを動作させるためのコレクタ電圧は、Ｖｂｅ電圧よりも大きな電圧が必要であり、コントロール電圧の低電力化が困難となってしまうという問題がある。
【００１１】
それにより、高圧のコントロール電圧を生成する電源回路などが必要となり、高周波電力増幅モジュールの小型化、低コスト化、および低消費電力化などの妨げとなっている。
【００１２】
また、マルチフィンガの電力増幅器を多段（たとえば、２段）接続した場合、ある一方の電力増幅器に入力された高周波信号が、バイアス制御回路を介して他方の電力増幅器に漏洩してしまい、隣接チャネル漏洩電力（ＡＣＰＲ：Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ）が劣化してしまうという問題がある。
【００１３】
本発明の目的は、ＨＢＴなどを用いて構成された電力増幅器のバイアス制御を行うバイアス電圧を低電圧化するとともに、ＡＣＰＲを向上させることのできる高周波電力増幅モジュールを提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
１．高周波電力増幅モジュールが、ベース端子に入力されるバイアス制御信号に基づいて電流増幅を行うトランジスタと、該バイアス制御信号を生成する第１のバイアス制御回路と、該第１のバイアス制御回路の出力部とトランジスタのベース端子との間に接続されたローパスフィルタと、変換電流から基準電圧を生成する基準電圧生成部とを備え、第１のバイアス制御回路は、バイアス電圧を電流に変換し変換電流を生成する電流変換部と、基準電圧生成部が生成した基準電圧をバッファリングするバッファとを含むものである。
【００１６】
また、本願のその他の発明の概要を簡単に示す。
２．前記第１項において、前記トランジスタの前段に接続され、ベース端子に入力されるバイアス制御信号に基づいて電流増幅を行う第２のトランジスタと、該第２のトランジスタに供給されるバイアス制御信号を生成する第２のバイアス制御回路と、変換電流から基準電圧を生成する基準電圧生成部とを備え、第２のバイアス制御回路は、バイアス電圧を電流に変換し、変換電流を生成する電流変換部と、基準電圧生成部が生成した基準電圧をバッファリングするバッファとを含むものである。
３．前記第１項または第２項において、前記電流変換部が、ボルテージフォロワ構成のオペアンプと、該オペアンプの出力部にゲートが接続され、電源電圧と基準電位との間に直列接続され、第１の電流を生成する第１のＭＯＳトランジスタと、オペアンプの出力部にゲートが接続され、電源電圧と前記基準電圧生成部との間に直列接続され、第１の電流と同じ程度の第２の電流を生成する第２のＭＯＳトランジスタとを含み、バッファはボルテージフォロワ結合されたオペアンプを含むものである。
４．前記第１項〜第３項のいずれかにおいて、ローパスフィルタが、第１のバイアス制御回路の出力部とトランジスタのベース端子との間に直列接続されたインダクタンスと、該インダクタンスと基準電位との間に接続された静電容量素子とよりなり、該インダクタンスが、ボンディングワイヤにより形成されたものである。
５．前記第１項〜第４項のいずれかにおいて、第１、および第２のバイアス制御回路の入力部が共通接続され、バイアス電圧が共通して入力されるものである。
６．前記第１項〜第５項のいずれかにおいて、前記バッファにおけるオペアンプの入力側端子にローパスフィルタを設けたものである。
７．前記第１項〜第６項のいずれかにおいて、前記トランジスタは、互いに並列接続された複数のトランジスタを含むものである。
８．前記第２項〜第７項のいずれかにおいて、前記第２のトランジスタは、互いに並列接続された複数の第２のトランジスタを含むものである。
９．前記第１項〜第８項のいずれかにおいて、前記トランジスタは、ＧａＡｓ ＨＢＴよりなるものである。
１０．前記第２項〜第９項のいずれかにおいて、前記第２のトランジスタは、ＧａＡｓ ＨＢＴよりなるものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
図１は、本発明の一実施の形態による移動体通信機器の概略を示すブロック図、図２は、図１の移動体通信機器に設けられた電力増幅モジュールのブロック図、図３は、図２の電力増幅モジュールの回路図、図４は、図３の電力増幅モジュールに設けられたローパスフィルタを構成するインダクタンスの説明図である。
【００１９】
本実施の形態において、携帯電話などの移動体通信機器１は、図１に示すように、アンテナ２、分波器３、低雑音増幅器４、および電力増幅モジュール（高周波電力増幅モジュール）５などから構成されている。
【００２０】
アンテナ２は、通信電波の授受を行う。このアンテナ２には分波器３が接続されており、該分波器３には、低雑音増幅器４、ならびに電力増幅モジュール５がそれぞれ接続されている。
【００２１】
分波器３は、アンテナ２から送受信される送信側信号と受信側信号とを分波するフィルタである。低雑音増幅器４は受信信号の増幅を行い、電力増幅モジュール５は送信信号の増幅を行う。
【００２２】
アンテナ２で受信された受信信号は、分波器３を介して低雑音増幅器４によって増幅され、その後、後段の周波数変換回路などに出力される。また、変調された送信信号は、電力増幅モジュール５によって基地局まで到達可能な電力まで増幅された後、分波器３を通りアンテナ２から送信される。
【００２３】
さらに、電力増幅モジュール５の構成について説明する。
【００２４】
電力増幅モジュール５は、図２に示すように、高周波増幅部６、およびバイアスコントロール回路７から構成されている。高周波増幅部６は、初段増幅器８と後段増幅器９とが直列接続された構成からなる。
【００２５】
初段増幅器８の入力部は高周波増幅部６の信号入力部となり、後段増幅器９の出力部は高周波増幅部６の信号出力部となる。初段増幅器８は分波器３を介して入力された入力信号を増幅し、後段増幅器９は、該初段増幅器８から出力された信号を増幅する。
【００２６】
バイアスコントロール回路７は、高周波増幅部６が温度などによって電力増幅率や出力電力などが変化した際のバイアス補正制御を行う。
【００２７】
さらに、電力増幅モジュール５の回路構成について、図３を用いて説明する。
【００２８】
高周波増幅部６は、初段増幅器８、後段増幅器９、基準電圧発生回路（基準電圧生成部）１０，１１、コンデンサ１２〜１４、チョークコイル１５，１６、ならびにローパスフィルタ１７，１８から構成されている。
【００２９】
初段増幅器８は、トランジスタ（第２のトランジスタ）ＨＢＴａ、および抵抗Ｒａ１，Ｒａ２から構成されており、後段増幅器９は、トランジスタＨＢＴｂ、ならびに抵抗Ｒｂ１，Ｒｂ２から構成されている。トランジスタＨＢＴａ，ＨＢＴｂは、ヘテロ接合バイポーラトランジスタによって構成されている。
【００３０】
ここで、図３において、初段増幅器８は、１つのトランジスタＨＢＴａからなる構成としたが、複数個のトランジスタＨＢＴａが並列接続された、いわゆるマルチフィンガトランジスタから構成するようにしてもよい。
【００３１】
後段増幅器９も同様に、図３では、１つのトランジスタＨＢＴｂよりなる構成としたが、複数個のトランジスタＨＢＴｂが並列接続された構成からなるマルチフィンガトランジスタであってもよい。
【００３２】
また、抵抗Ｒａ１，Ｒｂ１はバラスト抵抗であり、抵抗Ｒａ２，Ｒｂ２は電圧降下発生用抵抗である。これら抵抗Ｒａ２，Ｒｂ２は、温度上昇などによってトランジスタＨＢＴａ，ＨＢＴｂに流れる電流が増大した際に電圧降下を起こさせることにより、該トランジスタＨＢＴａ，ＨＢＴｂの熱暴走を抑制する。チョークコイル１５，１６は高周波信号の漏れを抑止する。
【００３３】
トランジスタＨＢＴａのベースには、抵抗Ｒａ１の一方の接続部が接続されており、該抵抗Ｒａ１の他方の接続部には、抵抗Ｒａ２の一方の接続部、およびコンデンサ１２の一方の接続部がそれぞれ接続されている。
【００３４】
コンデンサ１２の他方の接続部には、入力信号ＲＦｉｎが入力されるように接続されている。トランジスタＨＢＴａのコレクタには、チョークコイル１５の他方の接続部、およびコンデンサ１３の一方の接続部がそれぞれ接続されている。
チョークコイル１５の一方の接続部には、電源電圧ＶCCが接続されている。
【００３５】
コンデンサ１３の他方の接続部には、抵抗Ｒｂ１，Ｒｂ２の一方の接続部がそれぞれ接続されており、該抵抗Ｒｂ１の他方の接続部には、トランジスタＨＢＴｂのベースが接続されている。
【００３６】
トランジスタＨＢＴｂのコレクタには、コンデンサ１４の一方の接続部、およびチョークコイル１６の他方の接続部がそれぞれ接続されている。チョークコイル１６の一方の接続部には、電源電圧ＶCCが接続されており、コンデンサ１４を介して出力信号ＲＦｏｕｔが出力されるように接続されている。
【００３７】
トランジスタＨＢＴａ，ＨＢＴｂのエミッタには、基準電位ＶSS（グランド電位）がそれぞれ接続されている。
【００３８】
また、基準電圧発生回路１０，１１は、トランジスタＴｒ１，Ｔｒ２、ならびに抵抗Ｒ１，Ｒ２からそれぞれ構成されている。トランジスタＴｒ１，Ｔｒ２も同様に、ヘテロ接合バイポーラトランジスタからなり、ダイオード接続されている。
【００３９】
トランジスタＴｒ１，Ｔｒ２のベースには、抵抗Ｒ１，Ｒ２の一方の接続部が接続されている。このトランジスタＴｒ１，Ｔｒ２のエミッタには基準電位ＶSSが接続されており、該トランジスタＴｒ１，Ｔｒ２のコレクタには抵抗Ｒ１，Ｒ２の他方の接続部が接続されている。
【００４０】
バイアスコントロール回路７は、電流変換部７ａ，７ｂ、および増幅部７ｃ，７ｄから構成される。電流変換部（第１のバイアス制御回路）７ａは、バッファアンプ（オペアンプ）ＢＡ１、抵抗ＲＲ１〜ＲＲ３、トランジスタＴ１，Ｔ２からなる。
【００４１】
電流変換部（第２のバイアス制御回路）７ｂは、バッファアンプ（オペアンプ）ＢＡ３、抵抗ＲＲ４〜ＲＲ６、トランジスタＴ３，Ｔ４からなる。トランジスタＴ１〜Ｔ４はＭＯＳトランジスタからなる。
【００４２】
また、増幅部（第１のバイアス制御回路）７ｃはバッファアンプ（オペアンプ）ＢＡ２からなり、増幅部７ｄ（第２のバイアス制御回路）はバッファアンプ（オペアンプ）ＢＡ４から構成されている。
【００４３】
抵抗ＲＲ１，ＲＲ４の一方の接続部には、制御回路などから出力されるバイアス電圧Ｖｃｏｎｔが入力されるように接続されている。抵抗ＲＲ１の他方の接続部には、抵抗ＲＲ２の一方の接続部、およびバッファアンプＢＡ１の正（＋）側入力端子がそれぞれ接続されている。
【００４４】
バッファアンプＢＡ１の出力端子には、トランジスタＴ１，Ｔ２のゲートがそれぞれ接続されている。トランジスタＴ１，Ｔ２の一方の接続部には、電源電圧ＶCCが接続されている。
【００４５】
トランジスタＴ１の他方の接続部には、抵抗ＲＲ３の一方の接続部、ならびにバッファアンプＢＡ１の負（−）側端子がそれぞれ接続されている。抵抗ＲＲ２，ＲＲ３の他方の接続部には、基準電位ＶSSがそれぞれ接続されている。
【００４６】
トランジスタＴ２の他方の接続部には、バッファアンプＢＡ２の正側入力端子、および出力端子がそれぞれ接続されている。また、トランジスタＴ２の他方の接続部には、基準電圧発生回路１０におけるトランジスタＴｒ１のコレクタが接続されている。
【００４７】
バッファアンプＢＡ２の出力端子には、該バッファアンプＢＡ２の負側入力端子が接続されており、このバッファアンプＢＡ２の出力端子からバイアス制御信号ＢＣが出力される。
【００４８】
また、バッファアンプＢＡ３，ＢＡ４、抵抗ＲＲ４〜ＲＲ６、トランジスタＴ３，Ｔ４においても、前述したバッファアンプＢＡ１，ＢＡ２、抵抗ＲＲ１〜ＲＲ３、トランジスタＴ１，Ｔ２の接続構成と同様であるので説明は省略する。
【００４９】
ローパスフィルタ１７，１８は、インダクタンスＬｐ１、コンデンサ（静電容量素子）Ｃｐ１、およびインダクタンスＬｐ２、コンデンサ（静電容量素子）Ｃｐ２からそれぞれ構成されている。
【００５０】
コンデンサＣｐ１，Ｃｐ２は、変調された高周波信号のエンベロープ周波数でインピーダンスが０Ωに近づき、該エンベロープ周波数を減衰させる。インダクタンスンスＬｐ１，Ｌｐ２は、変調信号の搬送周波数でのインピーダンスの変化を抑える。
【００５１】
インダクタンスＬｐ１の一方の接続部には、コンデンサＣｐ１の一方の接続部、およびバッファアンプＢＡ２の出力端子が接続されており、インダクタンスＬｐ１の他方の接続部には、後段増幅器９における抵抗Ｒｂ２の他方の接続部が接続されている。
【００５２】
さらに、インダクタンスＬｐ２の一方の接続部には、コンデンサＣｐ２の一方の接続部、およびバッファアンプＢＡ４の出力端子が接続されており、インダクタンスＬｐ２の他方の接続部には、初段増幅器８における抵抗Ｒａ２の他方の接続部が接続されている。
【００５３】
よって、バッファアンプＢＡ２，ＢＡ４の出力端子から出力されるバイアス制御信号ＢＣは、ローパスフィルタ１７，１８を介してそれぞれ後段増幅器９、初段増幅器８に出力される。
【００５４】
次に、本実施の形態によるバイアスコントロール回路７の作用について説明する。
【００５５】
なお、ここでは、バッファアンプＢＡ１，ＢＡ２、抵抗ＲＲ１〜ＲＲ３、トランジスタＴ１，Ｔ２の動作について説明するが、バッファアンプＢＡ３，ＢＡ４、抵抗ＲＲ４〜ＲＲ６、トランジスタＴ３，Ｔ４においても同様の動作を行うものである。
【００５６】
まず、バイアスコントロール回路７にバイアス電圧Ｖｃｏｎｔが入力されると、抵抗ＲＲ１，ＲＲ２で分圧された電圧がバッファアンプＢＡ１の正側入力端子に入力される。
【００５７】
バッファアンプＢＡ１はボルテージフォロワ構成となっているので、バッファアンプＢＡ１の正側入力端子に入力された電圧が増幅されて該バッファアンプＢＡ１の出力端子から出力される。
【００５８】
バッファアンプＢＡ１から出力された電圧は、トランジスタＴ１によって電流変換される。トランジスタＴ２は、トランジスタＴ１に流れる電流を基準電流とし、その基準電流と同じ電流値を流す。
【００５９】
ここで、トランジスタＴ２はＭＯＳトランジスタであるので、該トランジスタＴ２における一方、および他方の接続部の間（ドレイン／ソース間）での電圧降下がほとんどなく、バイアス電圧Ｖｃｏｎｔの電圧値を低下させことができる。
よって、バイアス電圧Ｖｃｏｎｔの低電圧化が可能となる。
【００６０】
そして、トランジスタＴ２から供給された電流は、基準電圧発生回路１０によってある基準電圧が生成され、この基準電圧をバッファアンプＢＡ２が増幅し、バイアス制御信号ＢＣとして出力する。
【００６１】
バイアス制御信号ＢＣは、ローパスフィルタ１７を介して高周波増幅部６に出力される。ローパスフィルタ１７では、バイアス用ＤＣ成分は通過し、エンベロープ周波数はローインピーダンス、搬送周波数はハイインピーダンスとしている。これにより隣接チャネル漏洩電力を改善することができる。
【００６２】
また、ローパスフィルタ１７のインダクタンスＬｐ１の形成技術について、図４を用いて説明する。ここでは、インダクタンスＬｐ１について説明するが、インダクタンスＬｐ２においても同様に形成されている。
【００６３】
インダクタンスＬｐ１は、電力増幅モジュール５における高周波増幅部６とバイアスコントロール回路７とにそれぞれボンディング電極ＢＰ１，ＢＰ２を設けるとともに、それらボンディング電極ＢＰ１，ＢＰ２の間にも任意の位置に複数のボンディング電極ＢＰ３を設け、それらボンディング電極ＢＰ１〜ＢＰ３をボンディングワイヤＷによって接続することにより形成する。これにより、フレキシブルにインダクタンス成分を構成することができる。
【００６４】
それにより、実施の形態によれば、バイアスコントロール回路７のバイアス電圧Ｖｃｏｎｔを低電圧化することができるので、電力増幅モジュール５の小型化、低コスト化、ならびに低消費電力化などを実現することができる。
【００６５】
また、ローパスフィルタ１７，１８により、隣接チャネル漏洩電力の劣化を低減することができる。
【００６６】
さらに、本実施の形態では、高周波増幅部６とバイアスコントロール回路７との間にローパスフィルタ１７，１８を設けた構成としたが、たとえば、図５に示すように、バイアスコントロール回路７におけるバッファアンプＢＡ２，ＢＡ４にローパスフィルタ１９，２０を設けるようにしてもよい。
【００６７】
この場合、ローパスフィルタ１９は、抵抗Ｒｐ１，Ｒｐ２、およびコンデンサ（静電容量素子）Ｃｐ３，Ｃｐ４から構成されている。ローパスフィルタ２０においても、同様に、抵抗Ｒｐ３，Ｒｐ４、ならびにコンデンサＣｐ５，Ｃｐ６から構成されている。
【００６８】
ローパスフィルタ１９において、抵抗Ｒｐ２の一方の接続部には、トランジスタＴ２の他方の接続部が接続されており、該抵抗Ｒｐ２の他方の接続部には、抵抗Ｒｐ１の一方の接続部、およびコンデンサＣｐ３の一方の接続部がそれぞれ接続されている。
【００６９】
コンデンサＣｐ３の他方の接続部には、バッファアンプＢＡ２の出力端子が接続されており、抵抗Ｒｐ１の他方の接続部には、コンデンサＣｐ４の一方の接続部、ならびにバッファアンプＢＡ２の正側入力端子が接続されている。コンデンサＣｐ４の他方の接続部には、基準電位ＶSSが接続されている。
【００７０】
ローパスフィルタ２０における接続構成は、ローパスフィルタ１９と同一であるので説明は省略する。また、高周波増幅部６、およびバイアスコントロール回路７におけるその他の回路接続構成についても、図３と同じであるので説明は省略する。
【００７１】
このローパスフィルタ１９，２０が設けられたバッファアンプＢＡ２，ＢＡ４では、エンベロープ周波数（５ＭＨｚ程度以下）の帯域を減衰させる構成を持たせることで、バイアスコントロール回路７を介して漏れこむ雑音信号を低減させ、受信帯域雑音を低減することができる。また、上記した、隣接チャネル漏洩電力の低減にも効果がある。
【００７２】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７３】
たとえば、前記実施の形態においては、高周波増幅部の初段増幅器、および後段増幅器が、ローパスフィルタを介してバイアスコントロール信号を入力する構成としたが、このローパスフィルタは、後段増幅のみにローパスフィルタを介してバイアスコントロール信号を入力する構成としても、良好に隣接チャネル漏洩電力の劣化を低減することができる。
【００７４】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７５】
（１）バイアスコントロール制御回路のバイアス電圧を低電圧化することができるので、高周波電力増幅モジュールの小型化、低コスト化、ならびに低消費電力化などを実現することができる。
【００７６】
（２）また、ローパスフィルタにより、隣接チャネル漏洩電力の劣化を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による移動体通信機器の概略を示すブロック図である。
【図２】図１の移動体通信機器に設けられた電力増幅モジュールのブロック図である。
【図３】図２の電力増幅モジュールにおける回路図である。
【図４】図３の電力増幅モジュールに設けられたローパスフィルタを構成するインダクタンスの説明図である。
【図５】本発明の他の実施の形態による移動体通信機器に設けられた電力増幅モジュールの回路図である。
【符号の説明】
１ 移動体通信機器
２ アンテナ
３ 分波器
４ 低雑音増幅器
５ 電力増幅モジュール（高周波電力増幅モジュール）
６ 高周波増幅部
７ バイアスコントロール回路
７ａ 電流変換部（第１のバイアス制御回路）
７ｂ 電流変換部（第２のバイアス制御回路）
７ｃ 増幅部（第１のバイアス制御回路）
７ｄ 増幅部（第２のバイアス制御回路）
８ 初段増幅器
９ 後段増幅器
１０，１１ 基準電圧発生回路（基準電圧生成部）
１２〜１４ コンデンサ
１５，１６ チョークコイル
１７，１８ ローパスフィルタ
１９，２０ ローパスフィルタ
ＨＢＴａ トランジスタ（第２のトランジスタ）
ＨＢＴｂ トランジスタ
Ｔｒ１，Ｔｒ２ トランジスタ
Ｔ１〜Ｔ４ トランジスタ
Ｒａ１，Ｒａ２ 抵抗
Ｒｂ１，Ｒｂ２ 抵抗
Ｒ１，Ｒ２ 抵抗
ＲＲ１〜ＲＲ３ 抵抗
ＲＲ４〜ＲＲ６ 抵抗
Ｒｐ１，Ｒｐ２ 抵抗
ＢＡ１〜ＢＡ４ バッファアンプ（オペアンプ）
Ｌｐ１，Ｌｐ２ インダクタンス
Ｃｐ１，Ｃｐ２ コンデンサ（静電容量素子）
Ｃｐ３，Ｃｐ４ コンデンサ（静電容量素子）
ＢＰ１〜ＢＰ３ ボンディング電極
Ｗ ボンディングワイヤ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a high-frequency power amplification module, and more particularly to a technique effective when applied to a high-power amplification technique for a high-frequency signal.
[0002]
[Prior art]
In recent years, mobile phones have become widespread as one type of mobile communication, and diversity is required for their functions. For example, a high-frequency power amplification module used in a mobile phone is required to have high efficiency and high linearity in order to transmit a large amount of information in a short time such as communication time extension and image information exchange.
[0003]
For this reason, the specifications required for the power amplifier used in the high-frequency power amplification module are also strict, and it is necessary to reduce the output dependency of the power gain and reduce the operating current.
[0004]
In order to obtain the characteristics of high efficiency and high linearity, the power amplifier has a so-called multi-finger configuration in which a plurality of GaAs HBTs (Heterojunction Bipolar Transistors) are connected in parallel.
[0005]
In addition, the power amplifier is provided with a bias control circuit that controls bias correction when the power amplification factor, output power, or the like changes due to temperature or the like.
[0006]
According to a study by the present inventor, for example, an emitter follower circuit composed of two transistors is used as the bias control circuit, and the bias control signal generated by the emitter follower circuit is used as the HBT in the power amplifier. Bias control is performed by supplying to the base terminal.
[0007]
An example in which this type of power amplifier module is described in detail is Japanese Patent Laid-Open No. 2001-127701, which describes a technique for controlling the power gain of the power amplifier.
[0008]
[Problems to be solved by the invention]
However, the present inventors have found that the bias control technology in the high-frequency power amplification module as described above has the following problems.
[0009]
That is, when the transistor constituting the emitter follower is a GaAs HBT, the base-emitter voltage (Vbe) that can be operated in the transistor is about 1.4 V or more, and here, since there are two transistors, Vbe = A control voltage of about Vbe1 + Vbe2 (1.4V × 2) = 2.8V or more is required.
[0010]
Furthermore, the collector voltage for operating the above-mentioned two transistors requires a voltage higher than the Vbe voltage, which makes it difficult to reduce the control voltage.
[0011]
As a result, a power supply circuit that generates a high-voltage control voltage is required, which hinders downsizing, cost reduction, and power consumption reduction of the high-frequency power amplification module.
[0012]
In addition, when multi-finger power amplifiers are connected in multiple stages (for example, two stages), a high-frequency signal input to one power amplifier leaks to the other power amplifier via the bias control circuit, and the adjacent channel. There is a problem that leakage power (ACPR: Adjacent Channel Leakage Power Ratio) deteriorates.
[0013]
An object of the present invention is to provide a high-frequency power amplification module capable of lowering the bias voltage for performing bias control of a power amplifier configured using HBT or the like and improving the ACPR.
[0014]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0015]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
1. A high-frequency power amplification module includes a transistor that performs current amplification based on a bias control signal input to a base terminal, a first bias control circuit that generates the bias control signal, and an output unit of the first bias control circuit And a reference voltage generation unit that generates a reference voltage from the conversion current, and the first bias control circuit converts the bias voltage into a current and converts the conversion current into a current. A current converter to be generated and a buffer for buffering the reference voltage generated by the reference voltage generator are included.
[0016]
Moreover, the outline | summary of the other invention of this application is shown briefly.
2. In the first item, a second transistor connected to the previous stage of the transistor and performing current amplification based on a bias control signal input to a base terminal, and a bias control signal supplied to the second transistor are generated. A second bias control circuit that generates a reference voltage from the converted current, and the second bias control circuit converts the bias voltage into a current and generates a converted current; And a buffer for buffering the reference voltage generated by the reference voltage generation unit.
3. In the first or second item, the current conversion unit includes an operational amplifier having a voltage follower configuration, a gate connected to the output unit of the operational amplifier, and a series connection between a power supply voltage and a reference potential. A gate is connected to the first MOS transistor for generating current and the output section of the operational amplifier, and is connected in series between the power supply voltage and the reference voltage generating section, and a second current of the same level as the first current is supplied. The buffer includes a second MOS transistor to be generated, and the buffer includes a voltage follower-coupled operational amplifier.
4). In any one of the first to third items, the low pass filter includes an inductance connected in series between the output unit of the first bias control circuit and the base terminal of the transistor, and between the inductance and the reference potential. And the inductance is formed by a bonding wire.
5). In any one of the first to fourth terms, the input portions of the first and second bias control circuits are connected in common and the bias voltage is inputted in common.
6). In any one of the first to fifth terms, a low pass filter is provided at an input side terminal of an operational amplifier in the buffer.
7). In any one of the first to sixth aspects, the transistor includes a plurality of transistors connected in parallel to each other.
8). In any one of the second to seventh items, the second transistor includes a plurality of second transistors connected in parallel to each other.
9. In any one of the first to eighth items, the transistor is made of GaAs HBT.
10. In any one of the second to ninth terms, the second transistor is made of GaAs HBT.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0018]
FIG. 1 is a block diagram showing an outline of a mobile communication device according to an embodiment of the present invention, FIG. 2 is a block diagram of a power amplification module provided in the mobile communication device of FIG. 1, and FIG. 4 is a circuit diagram of the power amplification module of FIG. 2, and FIG. 4 is an explanatory diagram of the inductance constituting the low-pass filter provided in the power amplification module of FIG.
[0019]
In the present embodiment, a mobile communication device 1 such as a cellular phone includes an antenna 2, a duplexer 3, a low noise amplifier 4, a power amplification module (high frequency power amplification module) 5 and the like as shown in FIG. It is configured.
[0020]
The antenna 2 transmits and receives communication radio waves. A duplexer 3 is connected to the antenna 2, and a low noise amplifier 4 and a power amplification module 5 are connected to the duplexer 3.
[0021]
The duplexer 3 is a filter that demultiplexes the transmission side signal and the reception side signal transmitted and received from the antenna 2. The low noise amplifier 4 amplifies the reception signal, and the power amplification module 5 amplifies the transmission signal.
[0022]
The received signal received by the antenna 2 is amplified by the low noise amplifier 4 via the duplexer 3 and then output to a subsequent frequency conversion circuit or the like. The modulated transmission signal is amplified by the power amplification module 5 to a power that can reach the base station, and then transmitted from the antenna 2 through the duplexer 3.
[0023]
Further, the configuration of the power amplification module 5 will be described.
[0024]
As shown in FIG. 2, the power amplification module 5 includes a high frequency amplification unit 6 and a bias control circuit 7. The high frequency amplifier 6 has a configuration in which a first stage amplifier 8 and a rear stage amplifier 9 are connected in series.
[0025]
The input section of the first stage amplifier 8 becomes a signal input section of the high frequency amplification section 6, and the output section of the subsequent stage amplifier 9 becomes a signal output section of the high frequency amplification section 6. The first-stage amplifier 8 amplifies the input signal input via the duplexer 3, and the rear-stage amplifier 9 amplifies the signal output from the first-stage amplifier 8.
[0026]
The bias control circuit 7 performs bias correction control when the high-frequency amplifier 6 changes the power amplification factor, output power, or the like due to temperature or the like.
[0027]
Further, the circuit configuration of the power amplification module 5 will be described with reference to FIG.
[0028]
The high-frequency amplifier 6 includes a first-stage amplifier 8, a rear-stage amplifier 9, reference voltage generation circuits (reference voltage generation units) 10 and 11, capacitors 12 to 14, choke coils 15 and 16, and low-pass filters 17 and 18. .
[0029]
The first stage amplifier 8 includes a transistor (second transistor) HBTa and resistors Ra1 and Ra2, and the subsequent stage amplifier 9 includes a transistor HBTb and resistors Rb1 and Rb2. Transistors HBTa and HBTb are formed of heterojunction bipolar transistors.
[0030]
Here, in FIG. 3, the first stage amplifier 8 is configured by one transistor HBTa, but may be configured by a so-called multi-finger transistor in which a plurality of transistors HBTa are connected in parallel.
[0031]
Similarly, the post-amplifier 9 is configured by one transistor HBTb in FIG. 3, but may be a multi-finger transistor having a configuration in which a plurality of transistors HBTb are connected in parallel.
[0032]
The resistors Ra1 and Rb1 are ballast resistors, and the resistors Ra2 and Rb2 are resistors for generating a voltage drop. These resistors Ra2 and Rb2 suppress a thermal runaway of the transistors HBTa and HBTb by causing a voltage drop when the current flowing through the transistors HBTa and HBTb increases due to a temperature rise or the like. The choke coils 15 and 16 suppress high-frequency signal leakage.
[0033]
One connection portion of the resistor Ra1 is connected to the base of the transistor HBTa, and one connection portion of the resistor Ra2 and one connection portion of the capacitor 12 are connected to the other connection portion of the resistor Ra1, respectively. Has been.
[0034]
The other connection portion of the capacitor 12 is connected so that the input signal RFin is input. The other connection portion of the choke coil 15 and one connection portion of the capacitor 13 are connected to the collector of the transistor HBTa.
A power supply voltage V CC is connected to one connection portion of the choke coil 15.
[0035]
The other connection portion of the capacitor 13 is connected to one connection portion of the resistors Rb1 and Rb2, and the other connection portion of the resistor Rb1 is connected to the base of the transistor HBTb.
[0036]
One connection portion of the capacitor 14 and the other connection portion of the choke coil 16 are connected to the collector of the transistor HBTb. A power supply voltage V CC is connected to one connection portion of the choke coil 16 so that the output signal RFout is output via the capacitor 14.
[0037]
A reference potential V SS (ground potential) is connected to the emitters of the transistors HBTa and HBTb.
[0038]
The reference voltage generation circuits 10 and 11 are composed of transistors Tr1 and Tr2 and resistors R1 and R2, respectively. Similarly, the transistors Tr1 and Tr2 are heterojunction bipolar transistors and are diode-connected.
[0039]
One connection portion of the resistors R1 and R2 is connected to the bases of the transistors Tr1 and Tr2. A reference potential V SS is connected to the emitters of the transistors Tr1 and Tr2, and the other connection portions of the resistors R1 and R2 are connected to the collectors of the transistors Tr1 and Tr2.
[0040]
The bias control circuit 7 includes current converters 7a and 7b and amplifiers 7c and 7d. The current converter (first bias control circuit) 7a includes a buffer amplifier (op-amp) BA1, resistors RR1 to RR3, and transistors T1 and T2.
[0041]
The current converter (second bias control circuit) 7b includes a buffer amplifier (op-amp) BA3, resistors RR4 to RR6, and transistors T3 and T4. The transistors T1 to T4 are MOS transistors.
[0042]
The amplifying unit (first bias control circuit) 7c includes a buffer amplifier (operational amplifier) BA2, and the amplifying unit 7d (second bias control circuit) includes a buffer amplifier (operational amplifier) BA4.
[0043]
One of connection portions of the resistors RR1 and RR4 is connected so that a bias voltage Vcont output from a control circuit or the like is input. One connection portion of the resistor RR2 and the positive (+) side input terminal of the buffer amplifier BA1 are connected to the other connection portion of the resistor RR1.
[0044]
The gates of the transistors T1 and T2 are connected to the output terminal of the buffer amplifier BA1, respectively. A power supply voltage V CC is connected to one connection portion of the transistors T1 and T2.
[0045]
One connection portion of the resistor RR3 and the negative (−) side terminal of the buffer amplifier BA1 are connected to the other connection portion of the transistor T1. A reference potential V SS is connected to the other connection portion of the resistors RR2 and RR3.
[0046]
A positive input terminal and an output terminal of the buffer amplifier BA2 are connected to the other connection portion of the transistor T2. The collector of the transistor Tr1 in the reference voltage generation circuit 10 is connected to the other connection portion of the transistor T2.
[0047]
The negative input terminal of the buffer amplifier BA2 is connected to the output terminal of the buffer amplifier BA2, and the bias control signal BC is output from the output terminal of the buffer amplifier BA2.
[0048]
The buffer amplifiers BA3 and BA4, resistors RR4 to RR6, and transistors T3 and T4 are the same as the connection configuration of the buffer amplifiers BA1 and BA2, resistors RR1 to RR3, and transistors T1 and T2, and the description thereof is omitted.
[0049]
The low-pass filters 17 and 18 include an inductance Lp1, a capacitor (capacitance element) Cp1, an inductance Lp2, and a capacitor (capacitance element) Cp2.
[0050]
The capacitors Cp1 and Cp2 approach the impedance of 0Ω at the envelope frequency of the modulated high-frequency signal, and attenuate the envelope frequency. Inductances Lp1 and Lp2 suppress changes in impedance at the carrier frequency of the modulation signal.
[0051]
One connection part of the inductance Lp1 is connected to one connection part of the capacitor Cp1 and the output terminal of the buffer amplifier BA2, and the other connection part of the inductance Lp1 is connected to the other connection part of the resistor Rb2 in the post-stage amplifier 9. The connection is connected.
[0052]
Furthermore, one connection portion of the capacitor Cp2 and the output terminal of the buffer amplifier BA4 are connected to one connection portion of the inductance Lp2, and the other connection portion of the inductance Lp2 is connected to the resistor Ra2 in the first-stage amplifier 8. The other connection part is connected.
[0053]
Therefore, the bias control signal BC output from the output terminals of the buffer amplifiers BA2 and BA4 is output to the post-stage amplifier 9 and the first-stage amplifier 8 via the low-pass filters 17 and 18, respectively.
[0054]
Next, the operation of the bias control circuit 7 according to this embodiment will be described.
[0055]
Although the operation of the buffer amplifiers BA1 and BA2, resistors RR1 to RR3 and transistors T1 and T2 will be described here, the buffer amplifiers BA3 and BA4, resistors RR4 to RR6, and transistors T3 and T4 perform the same operation. It is.
[0056]
First, when the bias voltage Vcont is input to the bias control circuit 7, the voltage divided by the resistors RR1 and RR2 is input to the positive side input terminal of the buffer amplifier BA1.
[0057]
Since the buffer amplifier BA1 has a voltage follower configuration, the voltage input to the positive input terminal of the buffer amplifier BA1 is amplified and output from the output terminal of the buffer amplifier BA1.
[0058]
The voltage output from the buffer amplifier BA1 is converted into a current by the transistor T1. The transistor T2 uses the current flowing through the transistor T1 as a reference current, and passes the same current value as the reference current.
[0059]
Here, since the transistor T2 is a MOS transistor, there is almost no voltage drop between one and the other connection portions (between the drain and source) in the transistor T2, and the voltage value of the bias voltage Vcont can be lowered. it can.
Therefore, the bias voltage Vcont can be lowered.
[0060]
The current supplied from the transistor T2 generates a reference voltage by the reference voltage generation circuit 10, and the buffer amplifier BA2 amplifies the reference voltage and outputs it as a bias control signal BC.
[0061]
The bias control signal BC is output to the high frequency amplifier 6 via the low pass filter 17. In the low-pass filter 17, the bias DC component passes, the envelope frequency is low impedance, and the carrier frequency is high impedance. Thereby, adjacent channel leakage power can be improved.
[0062]
A technique for forming the inductance Lp1 of the low-pass filter 17 will be described with reference to FIG. Here, the inductance Lp1 will be described, but the inductance Lp2 is similarly formed.
[0063]
The inductance Lp1 is provided with bonding electrodes BP1 and BP2 in the high-frequency amplifier 6 and the bias control circuit 7 in the power amplification module 5, respectively, and a plurality of bonding electrodes BP3 are also provided at arbitrary positions between the bonding electrodes BP1 and BP2. The bonding electrodes BP1 to BP3 are connected by bonding wires W. Thereby, an inductance component can be constituted flexibly.
[0064]
Thereby, according to the embodiment, the bias voltage Vcont of the bias control circuit 7 can be lowered, so that the power amplification module 5 can be reduced in size, cost, and power consumption. Can do.
[0065]
Moreover, the low-pass filters 17 and 18 can reduce the degradation of adjacent channel leakage power.
[0066]
Further, in the present embodiment, the low-pass filters 17 and 18 are provided between the high-frequency amplifier 6 and the bias control circuit 7. For example, as shown in FIG. 5, a buffer amplifier in the bias control circuit 7 is used. Low pass filters 19 and 20 may be provided at BA2 and BA4.
[0067]
In this case, the low-pass filter 19 includes resistors Rp1 and Rp2 and capacitors (capacitance elements) Cp3 and Cp4. Similarly, the low-pass filter 20 includes resistors Rp3 and Rp4 and capacitors Cp5 and Cp6.
[0068]
In the low-pass filter 19, one connection portion of the resistor Rp2 is connected to the other connection portion of the transistor T2, and the other connection portion of the resistor Rp2 is connected to one connection portion of the resistor Rp1 and the capacitor Cp3. Are connected to each other.
[0069]
The output terminal of the buffer amplifier BA2 is connected to the other connection part of the capacitor Cp3, and one connection part of the capacitor Cp4 and the positive input terminal of the buffer amplifier BA2 are connected to the other connection part of the resistor Rp1. It is connected. A reference potential V SS is connected to the other connection portion of the capacitor Cp4.
[0070]
Since the connection configuration of the low-pass filter 20 is the same as that of the low-pass filter 19, description thereof is omitted. The other circuit connection configurations in the high-frequency amplifier 6 and the bias control circuit 7 are also the same as those in FIG.
[0071]
The buffer amplifiers BA2 and BA4 provided with the low-pass filters 19 and 20 have a configuration for attenuating the band of the envelope frequency (about 5 MHz or less), thereby reducing the noise signal leaked through the bias control circuit 7. The reception band noise can be reduced. In addition, the above-described adjacent channel leakage power can be reduced.
[0072]
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
[0073]
For example, in the above embodiment, the first-stage amplifier and the latter-stage amplifier of the high-frequency amplifier section are configured to input the bias control signal via the low-pass filter. Even when the bias control signal is input, deterioration of adjacent channel leakage power can be reduced well.
[0074]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed by the present application will be briefly described as follows.
[0075]
(1) Since the bias voltage of the bias control circuit can be lowered, the high-frequency power amplifier module can be reduced in size, cost, and power consumption.
[0076]
(2) Further, the deterioration of adjacent channel leakage power can be reduced by the low-pass filter.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an outline of a mobile communication device according to an embodiment of the present invention.
2 is a block diagram of a power amplification module provided in the mobile communication device of FIG. 1. FIG.
FIG. 3 is a circuit diagram of the power amplification module in FIG. 2;
4 is an explanatory diagram of inductance constituting a low pass filter provided in the power amplification module of FIG. 3;
FIG. 5 is a circuit diagram of a power amplification module provided in a mobile communication device according to another embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Mobile communication apparatus 2 Antenna 3 Demultiplexer 4 Low noise amplifier 5 Power amplification module (high frequency power amplification module)
6 High Frequency Amplifier 7 Bias Control Circuit 7a Current Converter (First Bias Control Circuit)
7b Current converter (second bias control circuit)
7c Amplifying section (first bias control circuit)
7d Amplifying unit (second bias control circuit)
8 First stage amplifier 9 Rear stage amplifier 10, 11 Reference voltage generation circuit (reference voltage generation unit)
12 to 14 Capacitors 15 and 16 Choke coils 17 and 18 Low-pass filter 19 and 20 Low-pass filter HBTa Transistor (second transistor)
HBTb transistor Tr1, Tr2 transistor T1-T4 transistor Ra1, Ra2 resistor Rb1, Rb2 resistor R1, R2 resistor RR1-RR3 resistor RR4-RR6 resistor Rp1, Rp2 resistor BA1-BA4 buffer amplifier (operational amplifier)
Lp1, Lp2 Inductance Cp1, Cp2 Capacitor (Capacitance element)
Cp3, Cp4 capacitors (capacitance elements)
BP1 to BP3 Bonding electrode W Bonding wire

Claims (10)

ベース端子に入力されるバイアス制御信号に基づいて電流増幅を行うトランジスタと、
前記バイアス制御信号を生成する第１のバイアス制御回路と、
前記第１のバイアス制御回路の出力部と前記トランジスタのベース端子との間に接続されたローパスフィルタと、
変換電流から基準電圧を生成する基準電圧生成部とを備え、
前記第１のバイアス制御回路は、
バイアス電圧を電流に変換し変換電流を生成する電流変換部と、
前記基準電圧生成部が生成した基準電圧をバッファリングし、バイアス制御信号とするバッファとを含み、
前記電流変換部は、
ボルテージフォロワ構成のオペアンプと、
前記オペアンプの出力部にゲートが接続され、電源電圧と基準電位との間に直列接続され、第１の電流を生成する第１のＭＯＳトランジスタと、
前記オペアンプの出力部にゲートが接続され、電源電圧と前記基準電圧生成部との間に直列接続され、前記第１の電流と同じ程度の第２の電流を生成する第２のＭＯＳトランジスタとを含むことを特徴とする高周波電力増幅モジュール。A transistor for current amplification based on a bias control signal input to the base terminal;
A first bias control circuit for generating the bias control signal;
A low pass filter connected between the output of the first bias control circuit and the base terminal of the transistor;
A reference voltage generation unit that generates a reference voltage from the converted current,
The first bias control circuit includes:
A current converter that converts a bias voltage into a current and generates a converted current;
A buffer that buffers the reference voltage generated by the reference voltage generation unit and serves as a bias control signal ;
The current converter is
Operational amplifier with voltage follower configuration,
A gate connected to the output of the operational amplifier, connected in series between a power supply voltage and a reference potential, and a first MOS transistor that generates a first current;
A gate is connected to the output part of the operational amplifier, and a second MOS transistor is connected in series between a power supply voltage and the reference voltage generation part, and generates a second current of the same level as the first current. A high-frequency power amplification module comprising: 請求項１記載の高周波電力増幅モジュールにおいて、
前記トランジスタの前段に接続され、ベース端子に入力されるバイアス制御信号に基づいて電流増幅を行う第２のトランジスタと、
前記第２のトランジスタに供給されるバイアス制御信号を生成する第２のバイアス制御回路と、
変換電流から基準電圧を生成する基準電圧生成部とを備え、
前記第２のバイアス制御回路は、
バイアス電圧を電流に変換し、変換電流を生成する電流変換部と、
前記基準電圧生成部が生成した基準電圧をバッファリングするバッファとを含むことを特徴とする高周波電力増幅モジュール。The high frequency power amplification module according to claim 1,
A second transistor connected to the previous stage of the transistor and performing current amplification based on a bias control signal input to a base terminal;
A second bias control circuit for generating a bias control signal supplied to the second transistor;
A reference voltage generation unit that generates a reference voltage from the converted current,
The second bias control circuit includes:
A current converter that converts a bias voltage into a current and generates a converted current;
And a buffer for buffering a reference voltage generated by the reference voltage generator. 請求項１または２記載の高周波電力増幅モジュールにおいて、
前記バッファはボルテージフォロワ結合されたオペアンプを含むことを特徴とする高周波電力増幅モジュール。In the high frequency power amplification module according to claim 1 or 2 ,
Before Symbol high frequency power amplifier module, wherein the buffer containing the operational amplifier is a voltage follower coupled. 請求項１〜３のいずれか１項に記載の高周波電力増幅モジュールにおいて、
前記ローパスフィルタが、
前記第１のバイアス制御回路の出力部と前記トランジスタのベース端子との間に直列接続されたインダクタンスと、
前記インダクタンスと基準電位との間に接続された静電容量素子とを含み、
前記インダクタンスが、ボンディングワイヤにより形成されていることを特徴とする高周波電力増幅モジュール。In the high frequency power amplification module according to any one of claims 1 to 3 ,
The low pass filter is
An inductance connected in series between the output of the first bias control circuit and the base terminal of the transistor;
A capacitive element connected between the inductance and a reference potential,
A high frequency power amplification module, wherein the inductance is formed by a bonding wire. 請求項１〜４のいずれか１項に記載の高周波電力増幅モジュールにおいて、
前記第１、および第２のバイアス制御回路の入力部が共通接続され、前記バイアス電圧が共通して入力されることを特徴とする高周波電力増幅モジュール。In the high frequency power amplification module according to any one of claims 1 to 4,
A high-frequency power amplification module, wherein the input portions of the first and second bias control circuits are connected in common and the bias voltage is input in common. 請求項１〜５のいずれか１項に記載の高周波電力増幅モジュールにおいて、前記バッファにおけるオペアンプの入力側端子にローパスフィルタを設けたことを特徴とする高周波電力増幅モジュール。  6. The high frequency power amplification module according to claim 1, wherein a low pass filter is provided at an input side terminal of the operational amplifier in the buffer. 請求項１〜６のいずれか１項に記載の高周波電力増幅モジュールにおいて、前記トランジスタは、互いに並列接続された複数のトランジスタを含むことを特徴とする高周波電力増幅モジュール。  7. The high frequency power amplification module according to claim 1, wherein the transistor includes a plurality of transistors connected in parallel to each other. 請求項２〜７のいずれか１項に記載の高周波電力増幅モジュールにおいて、前記第２のトランジスタは、互いに並列接続された複数の第２のトランジスタを含むことを特徴とする高周波電力増幅モジュール。  The high frequency power amplification module according to claim 2, wherein the second transistor includes a plurality of second transistors connected in parallel to each other. 請求項１〜８のいずれか１項に記載の高周波電力増幅モジュールにおいて、前記トランジスタは、ＧａＡｓ ＨＢＴであることを特徴とする高周波電力増幅モジュール。  9. The high frequency power amplification module according to claim 1, wherein the transistor is a GaAs HBT. 請求項２〜９のいずれか１項に記載の高周波電力増幅モジュールにおいて、前記第２のトランジスタは、ＧａＡｓ ＨＢＴであることを特徴とする高周波電力増幅モジュール。  10. The high-frequency power amplification module according to claim 2, wherein the second transistor is a GaAs HBT. 11.
JP2002125303A 2002-04-26 2002-04-26 High frequency power amplification module Expired - Lifetime JP3942479B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002125303A JP3942479B2 (en) 2002-04-26 2002-04-26 High frequency power amplification module
US10/368,475 US6972627B2 (en) 2002-04-26 2003-02-20 High frequency power amplifier module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002125303A JP3942479B2 (en) 2002-04-26 2002-04-26 High frequency power amplification module

Publications (2)

Publication Number Publication Date
JP2003318751A JP2003318751A (en) 2003-11-07
JP3942479B2 true JP3942479B2 (en) 2007-07-11

Family

ID=29243768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002125303A Expired - Lifetime JP3942479B2 (en) 2002-04-26 2002-04-26 High frequency power amplification module

Country Status (2)

Country Link
US (1) US6972627B2 (en)
JP (1) JP3942479B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961553B2 (en) * 2003-04-11 2005-11-01 Motorola, Inc. Bidirectional distributed amplifier
JP2005143079A (en) * 2003-10-14 2005-06-02 Matsushita Electric Ind Co Ltd High-frequency power amplifier
US7180367B2 (en) 2005-01-07 2007-02-20 U.S. Monolithics, L.L.C. Systems, methods and devices for differential active bias of multi-stage amplifiers
US11036262B1 (en) 2008-01-14 2021-06-15 Micro Mobio Corporation Radio frequency power amplifier with adjacent channel leakage correction circuit
US9088258B2 (en) * 2008-01-14 2015-07-21 Micro Mobio Corporation RF power amplifier with linearity control
CN102097539B (en) * 2011-01-20 2012-09-19 南昌航空大学 Device and method for continuously modulating photoinduced voltage of semiconductor hetetrojunction
US10938360B1 (en) 2011-10-26 2021-03-02 Micro Mobio Corporation Multimode multiband wireless device with broadband power amplifier
RU2522042C1 (en) * 2013-04-26 2014-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") High-speed capacitive load driver
JP5900756B2 (en) * 2014-02-28 2016-04-06 株式会社村田製作所 Power amplification module
US11140493B2 (en) * 2017-10-17 2021-10-05 Ams International Ag Input current-tolerant amplifier input stage for MEMS sensors and other devices
US10608595B1 (en) * 2018-09-24 2020-03-31 Nxp Usa, Inc. Systems and methods for automatically biasing power amplifiers
US11515617B1 (en) 2019-04-03 2022-11-29 Micro Mobio Corporation Radio frequency active antenna system in a package
US10972054B2 (en) 2019-05-10 2021-04-06 Nxp Usa, Inc. Systems and methods for automatically biasing power amplifiers using a controllable current source

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592204Y2 (en) * 1992-10-09 1999-03-17 ジーイー横河メディカルシステム株式会社 Temperature compensation circuit for power amplifier
JP2002542708A (en) * 1999-04-16 2002-12-10 クゥアルコム・インコーポレイテッド System and method for selectively controlling amplifier performance
JP2001094361A (en) * 1999-09-17 2001-04-06 New Japan Radio Co Ltd High frequency amplifier circuit
JP2001127701A (en) * 1999-10-28 2001-05-11 Hitachi Ltd Power amplifier module
JP3851073B2 (en) * 1999-10-29 2006-11-29 株式会社ルネサステクノロジ Wireless communication device and semiconductor device
JP3474825B2 (en) * 2000-03-13 2003-12-08 富士通カンタムデバイス株式会社 High frequency power amplifier and communication device

Also Published As

Publication number Publication date
JP2003318751A (en) 2003-11-07
US6972627B2 (en) 2005-12-06
US20030201827A1 (en) 2003-10-30

Similar Documents

Publication Publication Date Title
Noh et al. PCS/W-CDMA dual-band MMIC power amplifier with a newly proposed linearizing bias circuit
CN101043202B (en) High-frequency power amplifier
KR101126993B1 (en) Dynamic bias control in power amplifier
US7728662B2 (en) Saturated power amplifier with selectable and variable output power levels
JP4014072B2 (en) Power amplifier module
US10355653B2 (en) Power amplifier circuit
US8564366B2 (en) High-frequency power amplifier device
JP4330549B2 (en) High frequency power amplifier
JP3942479B2 (en) High frequency power amplification module
US7944306B2 (en) Dual bias control circuit
JP2006333060A (en) High frequency power amplifier and radio communication device using the same
JP3664990B2 (en) High frequency circuit and communication system
Hassan et al. High efficiency envelope tracking power amplifier with very low quiescent power for 20 MHz LTE
JP3631060B2 (en) Linear amplifier and radio communication apparatus using the same
US6897732B2 (en) Amplifier
JP2007019585A (en) High frequency power amplifier and radio communication apparatus
JP2006157435A (en) Distortion compensating circuit, power amplifier using the same and communications apparatus having the power amplifier
JP2004521545A (en) High frequency amplifier with direct bias circuit
WO2008004034A1 (en) Integrated amplifier bias circuit
CN116232246A (en) Radio frequency power amplifier
JP2006093773A (en) High frequency power amplification module
JP2007174553A (en) Electronic component for high-frequency power amplification, and wireless communication apparatus
KR100591062B1 (en) Linear power amplifier for predistortion by using reverse diode
Shinjo et al. A 20 mA quiescent current CV/CC parallel operation HBT power amplifier for W-CDMA terminals
Park et al. Demonstration of on-chip appended power amplifier for improved efficiency at low power region

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070403

R150 Certificate of patent or registration of utility model

Ref document number: 3942479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term