JP3937642B2 - Analog to digital converter - Google Patents

Analog to digital converter Download PDF

Info

Publication number
JP3937642B2
JP3937642B2 JP08009899A JP8009899A JP3937642B2 JP 3937642 B2 JP3937642 B2 JP 3937642B2 JP 08009899 A JP08009899 A JP 08009899A JP 8009899 A JP8009899 A JP 8009899A JP 3937642 B2 JP3937642 B2 JP 3937642B2
Authority
JP
Japan
Prior art keywords
analog
conversion
digital conversion
value
voltage dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08009899A
Other languages
Japanese (ja)
Other versions
JP2000278129A (en
Inventor
伸 武山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP08009899A priority Critical patent/JP3937642B2/en
Publication of JP2000278129A publication Critical patent/JP2000278129A/en
Application granted granted Critical
Publication of JP3937642B2 publication Critical patent/JP3937642B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば充電電池の残量の測定に使用して好適なアナログデジタル変換装置に関する。詳しくは変換精度を余り要求しないアナログデジタル変換において、簡単な構成でアナログデジタル変換の分解能を向上させるものである。
【0002】
【従来の技術】
例えば充電電池の残量の測定においては、充電電池の端子電圧をアナログデジタル変換した変換値をマイクロコンピュータを用いて判断することが行われている。この場合にアナログデジタル変換は、例えばマイクロコンピュータに内蔵される変換手段を用いて行われるが、このような内蔵の変換手段でのアナログデジタル変換の分解能は通常は4〜5ビット程度である。しかしながらこのような分解能はできるだけ多い方が好ましいとされているものである。
【0003】
そこで従来から、いわゆるディザや三角波の信号を入力信号に加算して、複数回のアナログデジタル変換から統計的手法を用いて分解能を向上させることが行われている。しかしながらこのような方法では、統計的な演算を行うなどのマイクロコンピュータでのソフトウェアの負担が増加し、例えば充電電池の残量の測定に用いられるようないわゆるワンチップマイクロコンピュータでは、実現が困難なものである。
【0004】
これに対して、例えば入力アナログ信号のレベルに応じて入力アナログ信号あるいは参照信号のレベルをシフトして、用いられるアナログデジタル変換手段の能力の数倍の分解能を得る手段が提案(特開平6−204876号公報、特開平10−163873号公報等参照)されている。しかしながらこれらの方法では、レベルをシフトするための回路構成が複雑になり、上述の充電電池の残量の測定のような元々小規模の回路には実現が困難なものである。
【0005】
また、このようなソフトウェアの負担が増加や回路構成の複雑化に対しては、例えば大型のマイクロコンピュータや回路自体を大規模にすれば可能なものもあるが、製造コストの削減や装置の小型化等が求められる中にあっては、そのようなマイクロコンピュータの大型化や回路の規模を増大させることは、事実上不可能な状況となってしまうものである。
【0006】
【発明が解決しようとする課題】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、アナログデジタル変換の分解能を向上させるために従来から用いられている統計的な手法や信号のレベルをシフトする方法では、ソフトウェアの負担や回路の規模が増加し、特に安価で小型の装置への採用に関しては、実現が事実上不可能な状況であったというものである。
【0007】
【課題を解決するための手段】
このため本発明においては、アナログデジタル変換手段の入力路に分圧回路が着脱可能に設けられ、この分圧回路を着脱したときの第1及び第2の変換値を制御手段で判断して所望の変換値を得るようにしたものであって、これによれば、分圧回路を着脱可能に設けるだけの簡単な構成と、第1及び第2の変換値の簡単な判断だけで、極めて容易にアナログデジタル変換の分解能を向上させることができる。
【0008】
【発明の実施の形態】
すなわち本発明においては、アナログ信号をデジタル値に変換する変換手段と、この変換手段のアナログ信号の入力路に着脱可能に設けられる分圧回路と、変換手段からの変換値の判断と分圧回路の着脱の制御を行う制御手段とを有し、分圧回路を除いたときの変換手段からの第1の変換値と分圧回路を付加したときの変換手段からの第2の変換値とを制御手段で判断して所望の変換値を得てなる。これによって、極めて容易にアナログデジタル変換の分解能を向上させることができる。
【0009】
以下、図面を参照して本発明を説明するに、図1は本発明を適用したアナログデジタル変換装置の一実施形態の構成を示すブロック図である。
【0010】
図1において、本発明のアナログデジタル変換装置を形成する例えばマイクロコンピュータ10のアナログデジタル変換入力(A/D)に、アナログデジタル変換されるアナログ信号の入力端子1が分圧回路を構成する抵抗器2を通じて接続される。また、この抵抗器2とマイクロコンピュータ10のアナログデジタル変換入力(A/D)との接続中点が、分圧回路を構成する抵抗器3とスイッチング素子4を通じて接地される。
【0011】
そしてこのマイクロコンピュータ10の制御出力(CNT)からの制御信号によってスイッチング素子4のオンオフが制御され、例えば最初にスイッチング素子4をオフにした状態でアナログデジタル変換入力(A/D)に供給されたアナログ信号の1回目のアナログデジタル変換が行われる。次にスイッチング素子4をオンにした状態でアナログデジタル変換入力(A/D)に供給されたアナログ信号の2回目のアナログデジタル変換が行われる。
【0012】
すなわちこの回路において、スイッチング素子4をオフにした状態では、入力端子1に供給されるアナログ信号はそのままマイクロコンピュータ10のアナログデジタル変換入力(A/D)に供給される。これに対してスイッチング素子4をオンにした状態では、入力端子1に供給されるアナログ信号は抵抗器2、3の抵抗値をR1 、R2 と置いて、R2 /(R1 +R2 )に分圧されてマイクロコンピュータ10のアナログデジタル変換入力(A/D)に供給される。
【0013】
そこで例えばアナログデジタル変換の変換域を0〜1.6Vとすると、まずスイッチング素子4をオフにした1回目の状態では、例えば図2の左側に示すように、0〜0.2V、0.2〜0.4V、0.4〜0.6V、0.6〜0.8V、0.8〜1.0V、1.0〜1.2V、1.2〜1.4V、1.4〜1.6Vの8通りの変換レベルでデジタル値に変換されることになる。なおこの説明では簡略化のため8通り(3ビット)で説明するが、さらに多ビットの場合も同様である。
【0014】
これに対して上述の抵抗器2、3の分圧比を、例えばR2 /(R1 +R2 )=0.9とすると、スイッチング素子4をオンにした2回目の状態での変換レベルは、等価的に図2の右側に示すように、0〜0.22V、0.22〜0.44V、0.44〜0.67V、0.67〜0.89V、0.89〜1.10V、1.10〜1.33V、1.33〜1.56V、1.56〜1.6Vとなり、これらの変換レベルでデジタル値に変換されることになる。
【0015】
従ってこれらを統合することにより、例えば上述の例では、0〜0.2V、0.2〜0.22V、0.22〜0.4V、0.4〜0.44V、0.44〜0.6V、0.6〜0.67V、0.67〜0.8V、0.8〜0.89V、0.89〜1.0V、1.0〜1.10V、1.10〜1.2V、1.2〜1.33V、1.33〜1.4V、1.4〜1.56V、1.56〜1.6Vの15通りの変換を行うことができる。
【0016】
すなわち、例えば最初にスイッチング素子4をオフにする制御信号をマイクロコンピュータ10の制御出力(CNT)から出力して1回目の変換を行い、この時の変換値を記憶する。次にスイッチング素子4をオンにする制御信号をマイクロコンピュータ10の制御出力(CNT)から出力して2回目の変換を行い、この時の変換値と記憶された1回目の変換値とを比較し、これらが一致したときはその値を出力変換値とし、異なるときはその中間の値を出力変換値とする。
【0017】
なお、上述の例では、例えば1回目と2回目のそれぞれの変換される値を0、2、4、6、8、10、12、14と置いて、1回目と2回目の変換値が同じときはその値(0、2、4、6、8、10、12、14)を変換値とし、異なるときはそれらの中間の値(1、3、5、7、9、11、13)を変換値とすることによって、0〜14の15通りの値を取り出すことができる。このようにして設けられたアナログデジタル変換の分解能を向上させることができる。
【0018】
従ってこの装置において、アナログデジタル変換手段のアナログ信号の入力路に分圧回路が着脱可能に設けられ、この分圧回路を着脱したときの第1及び第2の変換値を制御手段で判断して所望の変換値を得ることによって、分圧回路を着脱可能に設けるだけの簡単な構成と、第1及び第2の変換値の簡単な判断だけで、極めて容易にアナログデジタル変換の分解能を向上させることができる。
【0019】
これによって、アナログデジタル変換の分解能を向上させるために従来から用いられている統計的な手法や信号のレベルをシフトする方法では、ソフトウェアの負担や回路の規模が増加し、特に安価で小型の装置への採用に関しては、実現が事実上不可能な状況であったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【0020】
なお上述の装置において、アナログデジタル変換の精度(リニアリティ)は、図2からも明らかなように良好なものではない。従ってこの装置は、音声や映像信号のアナログデジタル変換のような厳密な精度(リニアリティ)の要求されるものには使用できないが、例えば上述の充電電池の残量の測定ように変換精度を余り要求しないアナログデジタル変換においては、簡単な構成でアナログデジタル変換の分解能を向上させることができるものである。
【0021】
さらに図3には、本発明を適用したアナログデジタル変換装置の他の実施形態の構成のブロック図を示す。この図3の実施形態においては、本発明のアナログデジタル変換装置を形成する例えばマイクロコンピュータ10のアナログデジタル変換入力(A/D)には、アナログデジタル変換されるアナログ信号の入力端子1が直接接続される。
【0022】
これに対して、マイクロコンピュータ10のアナログデジタル変換の参照入力(Vref)に、参照電圧の入力端子5が分圧回路を構成する抵抗器6を通じて接続される。また、この抵抗器6とマイクロコンピュータ10の参照入力(Vref)との接続中点が、分圧回路を構成する抵抗器7とスイッチング素子8を通じて接地される。
【0023】
そしてこのマイクロコンピュータ10の制御出力(CNT)からの制御信号によってスイッチング素子8のオンオフが制御され、例えば最初にスイッチング素子8をオフにした状態で参照入力(Vref)に供給される参照電圧を用いてアナログデジタル変換入力(A/D)に供給されたアナログ信号の1回目のアナログデジタル変換が行われる。次にスイッチング素子8をオンにした状態で2回目のアナログデジタル変換が行われる。
【0024】
すなわちこの回路において、スイッチング素子8をオフにした状態では、入力端子5に供給される参照電圧はそのままマイクロコンピュータ10の参照入力(Vref)に供給される。これに対してスイッチング素子8をオンにした状態では、入力端子5に供給される参照電圧は抵抗器6、7の抵抗値をR3 、R4 と置いて、R4 /(R3 +R4 )に分圧されてマイクロコンピュータ10の参照入力(Vref)に供給される。
【0025】
そこで例えばアナログデジタル変換の変換域を0〜1.6Vとすると、まずスイッチング素子8をオフにした1回目の状態では図4の左側に示すように、0〜0.2V、0.2〜0.4V、0.4〜0.6V、0.6〜0.8V、0.8〜1.0V、1.0〜1.2V、1.2〜1.4V、1.4〜1.6Vの8通りの変換レベルでデジタル値に変換されることになる。
【0026】
これに対して上述の抵抗器6、7の分圧比を、例えばR4 /(R3 +R4 )=0.9とすると、スイッチング素子8をオンにした2回目の状態での変換レベルは、等価的に図4の右側に示すように、0〜0.18V、0.18〜0.36V、0.36〜0.54V、0.54〜0.72V、0.72〜0.90V、0.90〜1.08V、1.08〜1.26V、1.26〜1.6Vとなり、これらの変換レベルでデジタル値に変換されることになる。
【0027】
従ってこれらを統合することにより、例えば上述の例では、0〜0.18V、0.18〜0.2V、0.2〜0.36V、0.36〜0.4V、0.4〜0.54V、0.54〜0.6V、0.6〜0.72V、0.72〜0.8V、0.8〜0.90V、0.90〜1.0V、1.0〜1.08V、1.08〜1.2V、1.2〜1.26V、1.26〜1.4V、1.4〜1.6Vの15通りの変換を行うことができる。
【0028】
すなわち、例えば最初にスイッチング素子8をオフにする制御信号をマイクロコンピュータ10の制御出力(CNT)から出力して1回目の変換を行い、この時の変換値を記憶する。次にスイッチング素子8をオンにする制御信号をマイクロコンピュータ10の制御出力(CNT)から出力して2回目の変換を行い、この時の変換値と記憶された1回目の変換値とを比較し、これらが一致したときはその値を出力変換値とし、異なるときはその中間の値を出力変換値とする。
【0029】
なお、上述の例では、例えば1回目と2回目のそれぞれの変換される値を0、2、4、6、8、10、12、14と置いて、1回目と2回目の変換値が同じときはその値(0、2、4、6、8、10、12、14)を変換値とし、異なるときはそれらの中間の値(1、3、5、7、9、11、13)を変換値とすることによって、0〜14の15通りの値を取り出すことができる。このようにして設けられたアナログデジタル変換の分解能を向上させることができる。
【0030】
従ってこの装置において、アナログデジタル変換手段の参照電圧の入力路に分圧回路が着脱可能に設けられ、この分圧回路を着脱したときの第1及び第2の変換値を制御手段で判断して所望の変換値を得ることによって、分圧回路を着脱可能に設けるだけの簡単な構成と、第1及び第2の変換値の簡単な判断だけで、極めて容易にアナログデジタル変換の分解能を向上させることができる。
【0031】
これによって、アナログデジタル変換の分解能を向上させるために従来から用いられている統計的な手法や信号のレベルをシフトする方法では、ソフトウェアの負担や回路の規模が増加し、特に安価で小型の装置への採用に関しては、実現が事実上不可能な状況であったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【0032】
なお上述の装置において、アナログデジタル変換の精度(リニアリティ)は、図4からも明らかなように良好なものではない。従ってこの装置は、音声や映像信号のアナログデジタル変換のような厳密な精度(リニアリティ)の要求されるものには使用できないが、例えば上述の充電電池の残量の測定ように変換精度を余り要求しないアナログデジタル変換においては、簡単な構成でアナログデジタル変換の分解能を向上させることができるものである。
【0033】
さらに上述の装置において、着脱可能な分圧回路の構成をアナログ信号の入力路と参照電圧の入力路の両方に設けることによって、アナログデジタル変換の分解能をさらに向上させることができる。すなわち例えば上述の基本が8通りのアナログデジタル変換手段においては、着脱可能な分圧回路の構成を両方に設け、3回の変換を行うことによって、22通りの分解能を得ることができる。
【0034】
また上述の装置において、例えば図5に示すようにアナログ信号の入力端子1を直接第1のアナログデジタル変換入力(A/D1)に接続し、抵抗器2、3の分圧回路の分圧出力を第2のアナログデジタル変換入力(A/D2)に接続し、これらの第1及び第2のアナログデジタル変換入力をマイクロコンピュータ10の内部のスイッチ9で選択してアナログデジタル変換ブロック11に接続するようにしても、上述と同様の作用効果を得ることができる。
【0035】
この場合に、マイクロコンピュータ10においては、アナログデジタル変換入力(A/D)の端子の数が増加することになるが、制御出力(CNT)の端子の数を削減することができるので、全体の入出力の端子の数は不変である。そしてこの場合には、さらに外付けの回路素子としてのスイッチング素子を削減することができるものである。
【0036】
さらに上述の装置において、抵抗器2、3あるいは抵抗器6、7の分圧比は、上述の0.9に限定されるものではなく、例えば用いられるアナログデジタル変換手段の基本の分解能に応じて決定されるものであって、通常は、基本の分解能の最大値の領域で、分圧後の値が本来の分解能を外れない値になるように定められる。
【0037】
こうして上述のアナログデジタル変換装置によれば、アナログ信号をデジタル値に変換する変換手段と、この変換手段のアナログ信号の入力路に着脱可能に設けられる分圧回路と、変換手段からの変換値の判断と分圧回路の着脱の制御を行う制御手段とを有し、分圧回路を除いたときの変換手段からの第1の変換値と分圧回路を付加したときの変換手段からの第2の変換値とを制御手段で判断して所望の変換値を得ることにより、極めて容易にアナログデジタル変換の分解能を向上させることができるものである。
【0038】
なお本発明は、上述の説明した実施の形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【0039】
【発明の効果】
従って請求項1の発明によれば、アナログデジタル変換手段の参照電圧の入力路に分圧回路が着脱可能に設けられ、この分圧回路を着脱したときの第1及び第2の変換値を制御手段で判断して所望の変換値を得ることによって、分圧回路を着脱可能に設けるだけの簡単な構成と、第1及び第2の変換値の簡単な判断だけで、極めて容易にアナログデジタル変換の分解能を向上させることができるものである。
【0040】
これによって、アナログデジタル変換の分解能を向上させるために従来から用いられている統計的な手法や信号のレベルをシフトする方法では、ソフトウェアの負担や回路の規模が増加し、特に安価で小型の装置への採用に関しては、実現が事実上不可能な状況であったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【図面の簡単な説明】
【図1】本発明によるアナログデジタル変換装置の一実施形態の構成図である。
【図2】その説明のための図である。
【図3】本発明によるアナログデジタル変換装置の他の実施形態の構成図である。
【図4】その説明のための図である。
【図5】本発明によるアナログデジタル変換装置の他の実施形態の構成図である。
【符号の説明】
10…マイクロコンピュータ、1…入力端子、2,3…分圧回路を構成する抵抗器、4…スイッチング素子、A/D…マイクロコンピュータ10のアナログデジタル変換入力、CNT…マイクロコンピュータ10の制御出力
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an analog-digital conversion device suitable for use in, for example, measurement of the remaining amount of a rechargeable battery. Specifically, in analog-digital conversion that does not require much conversion accuracy, the resolution of analog-digital conversion is improved with a simple configuration.
[0002]
[Prior art]
For example, in the measurement of the remaining amount of the rechargeable battery, a conversion value obtained by analog-digital conversion of the terminal voltage of the rechargeable battery is determined using a microcomputer. In this case, the analog-digital conversion is performed using, for example, conversion means built in the microcomputer. The resolution of analog-digital conversion by such built-in conversion means is usually about 4 to 5 bits. However, it is considered that such a resolution as much as possible is preferable.
[0003]
Therefore, conventionally, a so-called dither or triangular wave signal is added to an input signal, and resolution is improved by using a statistical method from a plurality of analog-digital conversions. However, such a method increases the burden of software on the microcomputer, such as performing statistical calculations, and is difficult to implement with a so-called one-chip microcomputer that is used, for example, for measuring the remaining battery charge. Is.
[0004]
On the other hand, for example, a means is proposed in which the level of the input analog signal or reference signal is shifted in accordance with the level of the input analog signal to obtain a resolution several times the capability of the analog-to-digital conversion means used (Japanese Patent Laid-Open No. 6-1994). No. 204876, JP-A-10-163873, etc.). However, in these methods, the circuit configuration for shifting the level becomes complicated, and it is difficult to realize it for an originally small circuit such as the measurement of the remaining amount of the rechargeable battery.
[0005]
In addition, for example, a large microcomputer or a circuit itself can be made large in order to cope with such an increase in software load and a complicated circuit configuration. In the midst of demands for making the system and the like, it is practically impossible to increase the size of the microcomputer and the scale of the circuit.
[0006]
[Problems to be solved by the invention]
This application has been made in view of the above points, and the problem to be solved is a statistical technique or signal level conventionally used to improve the resolution of analog-digital conversion. In the method of shifting, the burden of software and the scale of the circuit increase, and in particular, it is practically impossible to realize it in an inexpensive and small-sized device.
[0007]
[Means for Solving the Problems]
For this reason, in the present invention, a voltage dividing circuit is detachably provided in the input path of the analog / digital converting means, and the first and second conversion values when the voltage dividing circuit is attached / detached are determined by the control means. According to this, it is extremely easy to obtain a simple configuration in which a voltage dividing circuit is detachably provided and only a simple determination of the first and second conversion values. In addition, the resolution of analog-digital conversion can be improved.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
That is, in the present invention, a conversion means for converting an analog signal into a digital value, a voltage dividing circuit detachably provided on an analog signal input path of the conversion means, a determination of a conversion value from the conversion means, and a voltage dividing circuit A first conversion value from the conversion means when the voltage dividing circuit is removed and a second conversion value from the conversion means when the voltage dividing circuit is added. A desired conversion value is obtained by judgment by the control means. As a result, the resolution of analog-digital conversion can be improved very easily.
[0009]
Hereinafter, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an embodiment of an analog-digital conversion apparatus to which the present invention is applied.
[0010]
In FIG. 1, for example, an analog signal input terminal 1 for analog-to-digital conversion to an analog-to-digital conversion input (A / D) of a microcomputer 10 forming an analog-to-digital conversion device of the present invention constitutes a voltage divider circuit. 2 is connected. Further, the midpoint of connection between the resistor 2 and the analog / digital conversion input (A / D) of the microcomputer 10 is grounded through the resistor 3 and the switching element 4 constituting the voltage dividing circuit.
[0011]
The on / off state of the switching element 4 is controlled by a control signal from the control output (CNT) of the microcomputer 10 and supplied to the analog / digital conversion input (A / D) with the switching element 4 turned off, for example. The first analog-digital conversion of the analog signal is performed. Next, the second analog-digital conversion of the analog signal supplied to the analog-digital conversion input (A / D) with the switching element 4 turned on is performed.
[0012]
That is, in this circuit, when the switching element 4 is turned off, the analog signal supplied to the input terminal 1 is supplied as it is to the analog / digital conversion input (A / D) of the microcomputer 10. On the other hand, in the state where the switching element 4 is turned on, the analog signal supplied to the input terminal 1 sets the resistance values of the resistors 2 and 3 as R 1 and R 2, and R 2 / (R 1 + R 2 ) And supplied to the analog / digital conversion input (A / D) of the microcomputer 10.
[0013]
Therefore, for example, when the conversion range of analog-digital conversion is set to 0 to 1.6 V, first, in the first state in which the switching element 4 is turned off, for example, as shown on the left side of FIG. ~ 0.4V, 0.4 ~ 0.6V, 0.6 ~ 0.8V, 0.8 ~ 1.0V, 1.0 ~ 1.2V, 1.2 ~ 1.4V, 1.4 ~ 1 It is converted into a digital value at 8 conversion levels of 6V. In this description, for simplicity, description will be made in eight ways (3 bits), but the same applies to the case of more bits.
[0014]
On the other hand, if the voltage dividing ratio of the resistors 2 and 3 is R 2 / (R 1 + R 2 ) = 0.9, for example, the conversion level in the second state when the switching element 4 is turned on is Equivalently, as shown on the right side of FIG. 2, 0 to 0.22V, 0.22 to 0.44V, 0.44 to 0.67V, 0.67 to 0.89V, 0.89 to 1.10V, 1.10 to 1.33V, 1.33 to 1.56V, and 1.56 to 1.6V, which are converted into digital values at these conversion levels.
[0015]
Therefore, by integrating these, for example, in the above-described example, 0 to 0.2 V, 0.2 to 0.22 V, 0.22 to 0.4 V, 0.4 to 0.44 V, 0.44 to 0. 6V, 0.6 to 0.67V, 0.67 to 0.8V, 0.8 to 0.89V, 0.89 to 1.0V, 1.0 to 1.10V, 1.10 to 1.2V, Fifteen conversions of 1.2 to 1.33 V, 1.33 to 1.4 V, 1.4 to 1.56 V, and 1.56 to 1.6 V can be performed.
[0016]
That is, for example, a control signal for turning off the switching element 4 is first output from the control output (CNT) of the microcomputer 10 to perform the first conversion, and the conversion value at this time is stored. Next, a control signal for turning on the switching element 4 is output from the control output (CNT) of the microcomputer 10 to perform the second conversion, and the conversion value at this time is compared with the stored first conversion value. When they match, the value is set as an output conversion value, and when they are different, the intermediate value is set as an output conversion value.
[0017]
In the above example, for example, the first and second converted values are set as 0, 2, 4, 6, 8, 10, 12, and 14, and the first and second converted values are the same. When the value (0, 2, 4, 6, 8, 10, 12, 14) is converted, the intermediate value (1, 3, 5, 7, 9, 11, 13) is used. By using the converted value, 15 values of 0 to 14 can be extracted. The resolution of the analog-digital conversion provided in this way can be improved.
[0018]
Therefore, in this apparatus, a voltage dividing circuit is detachably provided in an analog signal input path of the analog-digital converting means, and the control means determines the first and second conversion values when the voltage dividing circuit is attached / detached. By obtaining a desired conversion value, the resolution of analog-to-digital conversion can be improved very easily with only a simple configuration in which a voltage dividing circuit is detachably provided and simple determination of the first and second conversion values. be able to.
[0019]
As a result, statistical methods and signal level shifting methods that have been used in the past to improve the resolution of analog-to-digital conversion increase the burden of software and the scale of the circuit. According to the present invention, it is possible to easily solve these problems, which have been practically impossible in terms of adoption.
[0020]
In the above-described apparatus, the accuracy (linearity) of analog-digital conversion is not good as is apparent from FIG. Therefore, this device cannot be used for devices that require strict accuracy (linearity), such as analog-digital conversion of audio and video signals. However, it requires extra conversion accuracy, for example, to measure the remaining amount of a rechargeable battery. In analog-to-digital conversion, the resolution of analog-to-digital conversion can be improved with a simple configuration.
[0021]
FIG. 3 is a block diagram showing the configuration of another embodiment of the analog-digital conversion apparatus to which the present invention is applied. In the embodiment of FIG. 3, the analog signal input terminal 1 for analog-digital conversion is directly connected to the analog-digital conversion input (A / D) of the microcomputer 10 forming the analog-digital conversion apparatus of the present invention. Is done.
[0022]
On the other hand, a reference voltage input terminal 5 is connected to a reference input (Vref) for analog-digital conversion of the microcomputer 10 through a resistor 6 constituting a voltage dividing circuit. The midpoint of connection between the resistor 6 and the reference input (Vref) of the microcomputer 10 is grounded through the resistor 7 and the switching element 8 constituting the voltage dividing circuit.
[0023]
The on / off state of the switching element 8 is controlled by a control signal from the control output (CNT) of the microcomputer 10. For example, the reference voltage supplied to the reference input (Vref) with the switching element 8 turned off first is used. Thus, the first analog-digital conversion of the analog signal supplied to the analog-digital conversion input (A / D) is performed. Next, the second analog-digital conversion is performed with the switching element 8 turned on.
[0024]
That is, in this circuit, when the switching element 8 is turned off, the reference voltage supplied to the input terminal 5 is supplied as it is to the reference input (Vref) of the microcomputer 10. In a state in which to turn on the switching element 8 the contrary, the reference voltage supplied to the input terminal 5 is the resistance value of the resistor 6 and 7 at the R 3, R 4, R 4 / (R 3 + R 4 ) And supplied to the reference input (Vref) of the microcomputer 10.
[0025]
Therefore, for example, when the conversion range of analog-digital conversion is set to 0 to 1.6 V, in the first state where the switching element 8 is turned off, as shown on the left side of FIG. .4V, 0.4-0.6V, 0.6-0.8V, 0.8-1.0V, 1.0-1.2V, 1.2-1.4V, 1.4-1.6V These are converted into digital values at the eight conversion levels.
[0026]
On the other hand, if the voltage dividing ratio of the resistors 6 and 7 is R 4 / (R 3 + R 4 ) = 0.9, for example, the conversion level in the second state when the switching element 8 is turned on is Equivalently, as shown on the right side of FIG. 4, 0 to 0.18V, 0.18 to 0.36V, 0.36 to 0.54V, 0.54 to 0.72V, 0.72 to 0.90V, 0.90 to 1.08V, 1.08 to 1.26V, and 1.26 to 1.6V, and these values are converted into digital values.
[0027]
Therefore, by integrating these, for example, in the above-described example, 0 to 0.18 V, 0.18 to 0.2 V, 0.2 to 0.36 V, 0.36 to 0.4 V, 0.4 to 0. 54V, 0.54 to 0.6V, 0.6 to 0.72V, 0.72 to 0.8V, 0.8 to 0.90V, 0.90 to 1.0V, 1.0 to 1.08V, Fifteen conversions of 1.08 to 1.2V, 1.2 to 1.26V, 1.26 to 1.4V, and 1.4 to 1.6V can be performed.
[0028]
That is, for example, a control signal for turning off the switching element 8 is first output from the control output (CNT) of the microcomputer 10 to perform the first conversion, and the conversion value at this time is stored. Next, a control signal for turning on the switching element 8 is output from the control output (CNT) of the microcomputer 10 to perform the second conversion, and the conversion value at this time is compared with the stored first conversion value. When they match, the value is set as an output conversion value, and when they are different, the intermediate value is set as an output conversion value.
[0029]
In the above example, for example, the first and second converted values are set as 0, 2, 4, 6, 8, 10, 12, and 14, and the first and second converted values are the same. When the value (0, 2, 4, 6, 8, 10, 12, 14) is converted, the intermediate value (1, 3, 5, 7, 9, 11, 13) is used. By using the converted value, 15 values of 0 to 14 can be extracted. The resolution of the analog-digital conversion provided in this way can be improved.
[0030]
Therefore, in this apparatus, a voltage dividing circuit is detachably provided in the reference voltage input path of the analog-digital converting means, and the control means determines the first and second conversion values when the voltage dividing circuit is attached and detached. By obtaining a desired conversion value, the resolution of analog-to-digital conversion can be improved very easily with only a simple configuration in which a voltage dividing circuit is detachably provided and simple determination of the first and second conversion values. be able to.
[0031]
As a result, statistical methods and signal level shifting methods that have been used in the past to improve the resolution of analog-to-digital conversion increase the burden of software and the scale of the circuit. According to the present invention, it is possible to easily solve these problems, which have been practically impossible in terms of adoption.
[0032]
In the above-described apparatus, the accuracy (linearity) of analog-digital conversion is not good as is apparent from FIG. Therefore, this device cannot be used for devices that require strict accuracy (linearity), such as analog-digital conversion of audio and video signals. However, it requires extra conversion accuracy, for example, to measure the remaining amount of a rechargeable battery. In analog-to-digital conversion, the resolution of analog-to-digital conversion can be improved with a simple configuration.
[0033]
Further, in the above-described apparatus, the resolution of the analog-digital conversion can be further improved by providing the detachable voltage dividing circuit configuration in both the analog signal input path and the reference voltage input path. That is, for example, in the above-described eight analog-digital conversion means, 22 removable resolutions can be obtained by providing a removable voltage dividing circuit configuration in both and performing three conversions.
[0034]
In the above-described apparatus, the analog signal input terminal 1 is directly connected to the first analog-digital conversion input (A / D1), for example, as shown in FIG. Are connected to the second analog-digital conversion input (A / D2), and the first and second analog-digital conversion inputs are selected by the switch 9 in the microcomputer 10 and connected to the analog-digital conversion block 11. Even if it does so, the effect similar to the above-mentioned can be acquired.
[0035]
In this case, in the microcomputer 10, the number of analog-digital conversion input (A / D) terminals increases, but the number of control output (CNT) terminals can be reduced. The number of input / output terminals is unchanged. In this case, switching elements as external circuit elements can be further reduced.
[0036]
Further, in the above-described apparatus, the voltage dividing ratio of the resistors 2 and 3 or the resistors 6 and 7 is not limited to the above-mentioned 0.9, and is determined according to the basic resolution of the analog-digital conversion means used, for example. In general, it is determined so that the value after the partial pressure does not deviate from the original resolution in the region of the maximum value of the basic resolution.
[0037]
Thus, according to the analog-digital conversion device described above, the conversion means for converting the analog signal into a digital value, the voltage dividing circuit detachably provided in the analog signal input path of the conversion means, and the conversion value from the conversion means Control means for controlling determination and attachment / detachment of the voltage dividing circuit, and a first converted value from the converting means when the voltage dividing circuit is removed and a second converted value from the converting means when the voltage dividing circuit is added. The conversion value is determined by the control means to obtain a desired conversion value, so that the resolution of analog-digital conversion can be improved very easily.
[0038]
Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
[0039]
【The invention's effect】
Therefore, according to the first aspect of the present invention, the voltage dividing circuit is detachably provided in the reference voltage input path of the analog-digital converting means, and the first and second conversion values when the voltage dividing circuit is attached and detached are controlled. By simply obtaining the desired conversion value by means of means, it is very easy to perform analog-to-digital conversion with only a simple configuration in which a voltage dividing circuit is detachably provided and simple determination of the first and second conversion values. Resolution can be improved.
[0040]
As a result, statistical methods and signal level shifting methods that have been used in the past to improve the resolution of analog-to-digital conversion increase the burden of software and the scale of the circuit. According to the present invention, it is possible to easily solve these problems, which have been practically impossible in terms of adoption.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of an embodiment of an analog-digital conversion apparatus according to the present invention.
FIG. 2 is a diagram for explaining that;
FIG. 3 is a configuration diagram of another embodiment of the analog-digital conversion apparatus according to the present invention.
FIG. 4 is a diagram for explaining that;
FIG. 5 is a configuration diagram of another embodiment of the analog-digital conversion apparatus according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Microcomputer, 1 ... Input terminal, 2, 3 ... Resistor which comprises voltage dividing circuit, 4 ... Switching element, A / D ... Analog-digital conversion input of microcomputer 10, CNT ... Control output of microcomputer 10

Claims (1)

アナログ信号をデジタル値に変換する変換手段と、
この変換手段の前記アナログ信号の入力路に着脱可能に設けられる分圧回路と、
前記変換手段からの変換値の判断と前記分圧回路の着脱の制御を行う制御手段とを有し、
前記分圧回路を除いたときの前記変換手段からの第1の変換値と、前記分圧回路を付加したときの前記変換手段からの第2の変換値とを、前記制御手段で判断して所望の変換値を得る
ことを特徴とするアナログデジタル変換装置。
Conversion means for converting an analog signal into a digital value;
A voltage dividing circuit detachably provided in an input path of the analog signal of the conversion means;
Control means for performing determination of a conversion value from the conversion means and control of attachment / detachment of the voltage dividing circuit;
The control means determines the first converted value from the converting means when the voltage dividing circuit is removed and the second converted value from the converting means when the voltage dividing circuit is added. An analog-digital converter characterized by obtaining a desired conversion value.
JP08009899A 1999-03-24 1999-03-24 Analog to digital converter Expired - Fee Related JP3937642B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08009899A JP3937642B2 (en) 1999-03-24 1999-03-24 Analog to digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08009899A JP3937642B2 (en) 1999-03-24 1999-03-24 Analog to digital converter

Publications (2)

Publication Number Publication Date
JP2000278129A JP2000278129A (en) 2000-10-06
JP3937642B2 true JP3937642B2 (en) 2007-06-27

Family

ID=13708724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08009899A Expired - Fee Related JP3937642B2 (en) 1999-03-24 1999-03-24 Analog to digital converter

Country Status (1)

Country Link
JP (1) JP3937642B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043093A (en) * 2010-05-25 2011-05-04 长沙中联重工科技发展股份有限公司 Method for measuring resistance value of conversion resistor of current-mode analog to digital converter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5546020B2 (en) * 2011-03-28 2014-07-09 パナソニック株式会社 AD converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043093A (en) * 2010-05-25 2011-05-04 长沙中联重工科技发展股份有限公司 Method for measuring resistance value of conversion resistor of current-mode analog to digital converter
WO2011147273A1 (en) * 2010-05-25 2011-12-01 长沙中联重工科技发展股份有限公司 Method for measuring resistance value of conversion resistance of current mode analog /digital converter
CN102043093B (en) * 2010-05-25 2013-01-23 中联重科股份有限公司 Method for measuring resistance value of conversion resistor of current-mode analog-to-digital converter

Also Published As

Publication number Publication date
JP2000278129A (en) 2000-10-06

Similar Documents

Publication Publication Date Title
US7288985B2 (en) Current mirror with programmable floating gate
JPH06152420A (en) A/d converter
EP0338655A3 (en) Analog to digital converter with integral linearity error compensation
EP0332118B1 (en) Parallel analog-to-digital converter
JP3937642B2 (en) Analog to digital converter
JP2837726B2 (en) Digital to analog converter
KR940007545B1 (en) D/a converter
EP0061199A2 (en) Digital-to-analog converter
JP2896221B2 (en) A / D converter
JPS6184116A (en) Method and circuit for controlling bias of digital-analog converter
JPH06268523A (en) D/a converter
US20030160716A1 (en) Shared parallel digital-to-analog conversion
JPH0846515A (en) D/a converter
JPH02105632A (en) Analog/digital conversion circuit
US5684483A (en) Floating point digital to analog converter
JPH11340830A (en) Successive comparison a/d converter circuit
JP2589318B2 (en) Analog / digital conversion circuit
JPS62155621A (en) Analog-digital converter
JPH03101047U (en)
JPH0310420A (en) Analog/digital converter
JPH0622330B2 (en) DA converter
JP2874218B2 (en) A / D converter
JP3072576B2 (en) Automatic adjustment circuit
JPH01245622A (en) D/a conversion method
JPH04326625A (en) A/d converter circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees