JP3932696B2 - Horizontal deflection circuit - Google Patents

Horizontal deflection circuit Download PDF

Info

Publication number
JP3932696B2
JP3932696B2 JP27953398A JP27953398A JP3932696B2 JP 3932696 B2 JP3932696 B2 JP 3932696B2 JP 27953398 A JP27953398 A JP 27953398A JP 27953398 A JP27953398 A JP 27953398A JP 3932696 B2 JP3932696 B2 JP 3932696B2
Authority
JP
Japan
Prior art keywords
correction
coil
horizontal
modulation
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27953398A
Other languages
Japanese (ja)
Other versions
JP2000115569A (en
Inventor
壽郎 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP27953398A priority Critical patent/JP3932696B2/en
Publication of JP2000115569A publication Critical patent/JP2000115569A/en
Application granted granted Critical
Publication of JP3932696B2 publication Critical patent/JP3932696B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Details Of Television Scanning (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はテレビジョン受像機の水平偏向回路に関する。
【0002】
【従来の技術】
従来の水平偏向回路として例えば、特公平6−38633号公報が提案されており、図5は前記公報における左右ピンクッション歪み補正回路を示す。
図5において、符号1は水平出力トランジスタで、水平出力トランジスタのベースには水平ドライブ回路より水平周期のドライブ信号が入力され、コレクタには直流電源2よりフライバックトランスの一次巻線3を通して電源電圧が供給される。そしてエミッタは接地される。
第1のダンパーダイオード4と第1の共振コンデンサ6が並列に接続された第1の並列共振回路が構成され、第2のダンパーダイオード5と第2の共振コンデンサ7が並列に接続された第2の並列共振回路が構成され、この第1、第2の並列共振回路が直列に接続されて、水平出力トランジスタ1のコレクタ、エミッタ間に並列に接続される。
【0003】
また、第1、第2の並列共振回路の中点と水平出力トランジスタ1のコレクタ間に、第1のS字補正コンデンサ11と補正コイルの2次巻線13b、第2のS字補正コンデンサ12と偏向コイルの水平巻線14が直列に接続される。補正コイルの2次巻線13bは補正コイル13aとトランス結合され、補正コイル13aの一方は第1のS字補正コンデンサ11補正コイルの2次巻線13bの中点に接続され、他方は接地される。
更に、第1、第2の並列共振回路の中点にはピンクッション補正用変調コイル8が接続され、変調源10より垂直周期の変調信号Vmが加えられる。また変調源10とピンクッション補正用変調コイル8の間にはコンデンサ9が接続され、他方は接地される。
【0004】
このような偏向回路において、変調源10から図6に示す様な下向きの垂直周期パラボラ電圧Vmを加えると、偏向コイルの水平巻線14を図5の矢印の向きに偏向電流Iyが流れ、補正コイル13aには図5の矢印の向きにVmによる変調電流I’が流れる。
この時、水平偏向電流Iyは水平出力トランジスタ1のコレクタ電圧Vcpと変調電圧Vmの差に応じたパラボラ電圧で変調され、左右ピンクッション歪みが補正される。また、偏向コイルの水平巻線14のインダクタンスをLy、ピンクッション補正用コイル8のインダクタンスをLm、第1の共振コンデンサ6の容量をCf1、第2の共振コンデンサ7の容量をCf2として、LyCf1=LmCf2の関係が成り立ち、I’が流れない時、VcpはVmに影響されず、高圧出力がVmにより変動することはない。
【0005】
水平偏向回路では電子ビームを走査する際に画面中心部と左右周辺部では偏向中心からの距離が異なる為、水平偏向電流は直線的な鋸波ではなく、S字状にする必要がある。
また、偏向中心からの距離は画面の上下端では遠く、左右中央部では近い。このため、S字補正量が一定であると、画面左右端のピンクッション歪が無くなるように補正した場合、画面中間部でピンクッション歪が過補正となり、図7に示すようなインナーピン歪みを生じる。
【0006】
図5に示す回路ではこの問題を解決する為、S字補正を第1のS字補正コンデンサ11と第2のS字補正コンデンサ12の2つを用いて行う。第1のS字補正コンデンサ11にはVmに応じて垂直周期、及び水平周期で変化する変調電流I’が流れる為、S字補正量はVmに応じて垂直レートで変化する。よって画面中央部と上下端でS字補正量が変化し、画面中間部に残るインナーピン歪みが解消される。インナーピン歪みの補正量を大きくする為には、2つのS字補正コンデンサの直列容量を変えずに第1のS字補正コンデンサ11の容量を小さくするとよい。
【0007】
すなわち、第1のS字補正コンデンサ11には、偏向電流Iyと変調電流I’が互いに逆向きに流れているため、第1のS字補正コンデンサ11の容量が小さいほど、このコンデンサの両端に発生するS字補正電圧が大きくなる。
しかし、偏向電流Iyが大きくなると、第1のS字補正コンデンサ11に発生する電圧が大きくなり過ぎ、変調電圧Vmによる変調能率が低下する。このため、補正コイル13aをトランス構造とし、補正コイルの2次側13bに偏向電流Iyを流すことにより、変調電流I’を小さくし変調能率の低下を防止する。
【0008】
【発明が解決しようとする課題】
しかしながら、従来の構成では変調能率の低下を防止するために、トランス構造の補正コイル13a及び13bが必要であり、コストが高くなる。
また、電流I’は2本のダンパーダイオードと共振コンデンサ及び変調源により構成されたブリッジ回路の外に流出するため、LyCf1=LmCf2の関係が成り立つ場合でも高圧変動及び高圧変動による振幅変動が生じる。
更に、補正コイル13aに流れる電流I’は図8の様になるが、この電流I’がちょうど0になる点が、水平偏向電流Iyが0になる点と合わずに時間tだけずれ、画面中央にもピンクッション補正がかかり、図9の様に画面中央部縦線が弓状に歪む問題点が確認された。
この現象は第1のS字補正コンデンサ11と第2のS字補正コンデンサ12の容量差が大きいほど顕著であり、インナーピン歪みの補正量を大きくしようとする場合に、著しく不利になる。
【0009】
【課題を解決するための手段】
上記課題を解決するために、本発明ではトランス構造の補正コイル13aに代わり、通常のコイルを用い、ブリッジ回路の外に電流を出さない回路構造として、高圧変動及び振幅変動を解決すると共に、変調能率の低下を防止する。
また、画面中央でピンクッション補正がかからないよう着磁させた補正コイルを用い、I’に流れる電流の向きにより、I’の大きさを制御するように回路を構成する。
【0010】
【発明の実施の形態】
本発明における第1の発明は、ダンパーダイオードと共振コンデンサが並列に接続された第1、第2の並列回路と水平出力トランジスタ、第1、第2のS字補正コンデンサ、ピンクッション補正用変調コイル及びインナーピンクッション補正用コイルを有し、上記第1及び第2の並列回路が直列に接続されて水平出力トランジスタのコレクタ、エミッタ間に接続されると共に、ピンクッション補正用変調コイルが第1、第2の並列回路の中点と変調源の間に接続され、また、第1、第2のS字補正コンデンサと偏向ヨークの水平巻線が直列に接続されると共に、この直列回路が水平出力トランジスタのコレクタと第1、第2の並列回路の中点に接続され、第1、第2のS字補正コンデンサの中点と変調源の間にインナーピン補正用コイルが接続される水平偏向回路としたもので、コストを低減し、インナーピン補正時に発生する高圧変動及び弓状歪みを解消する。
【0011】
さらに、第2の発明は、ダンパーダイオードと共振コンデンサが並列に接続された第1、第2の並列回路と水平出力トランジスタ、第1、第2のS字補正コンデンサ、ピンクッション補正用変調コイル及び着磁したインナーピンクッション補正用コイルを有し、上記第1及び第2の並列回路が直列に接続されて水平出力トランジスタのコレクタ、エミッタ間に接続されると共に、ピンクッション補正用変調コイルが第1、第2の並列回路の中点と変調源の間に接続され、また、第1、第2のS字補正コンデンサと偏向ヨークの水平巻線が直列に接続されると共に、この直列回路が水平出力トランジスタのコレクタと第1、第2の並列回路の中点に接続され、第1、第2のS字補正コンデンサの中点と変調源の間に着磁したインナーピン補正用コイルが接続される水平偏向回路としたもので、コストを低減し、インナーピン補正時に発生する高圧変動及び弓状歪みを解消する。
【0012】
【実施例】
以下、本発明の実施例における水平偏向回路について図面を参照しながら説明する。
【0013】
(実施例1)
図1は本発明の第1の実施例における水平偏向回路の回路図を示す。図1において、符号1は水平出力トランジスタ、2は電源、3はフライバックトランスの一次巻線、4は第1のダンパーダイオード、5は第2のダンパーダイオード、6は第1の共振コンデンサ、7は第2の共振コンデンサ、8はピンクッション補正用変調コイル、9はコンデンサ、10は変調源、11は第1のS字補正コンデンサ、12は第2のS字補正コンデンサ、14は偏向コイルの水平巻線、15はインナーピン補正用コイルである。
【0014】
以上のように構成された回路構成について、以下にその動作を説明する。
まず、直流電源2からフライバックトランスの1次巻線3を通して電源電圧が供給され、水平出力トランジスタ1のベースには水平ドライブ回路より水平周期のドライブ信号が入力され、水平出力トランジスタ1をスイッチングすることにより、水平偏向回路として動作する。
そして、変調源10から図6に示す様な下向きの垂直周期パラボラ電圧Vmを加えると、偏向コイルの水平巻線14を図1の矢印の向きに偏向電流Iyが流れ、インナーピン補正用コイル15には図1の矢印の向きにVmによる変調電流I’が流れる。この時、水平偏向電流Iyは水平出力トランジスタのコレクタ電圧Vcpと変調電圧Vmの差に応じたパラボラ電圧で変調され、左右ピンクッション歪みが補正される。
【0015】
インナーピンの補正は、第1のS字補正コンデンサ11と第2のS字補正コンデンサ12の2つを用いて行う。第1のS字補正コンデンサ11にはVmに応じて垂直周期、及び水平周期で変化する変調電流I’が流れる為、S字補正量はVmに応じて垂直レートで変化する。よって画面中央部と上下端でS字補正量が変化し、画面中間部に残るインナーピン歪みが解消される。
インナーピン歪みの補正量を大きくする為には、2つのS字補正コンデンサの直列容量を変えずに第1のS字補正コンデンサ11の容量を小さくするとよい。
ここで、第1のS字補正コンデンサ11には、偏向電流Iyと変調電流I’が互いに逆向きに流れているため、第1のS字補正コンデンサ11の容量が小さいほど、このコンデンサの両端に発生するS字補正電圧が大きくなる。
しかし、偏向電流Iyが大きくなると、第1のS字補正コンデンサ11に発生する電圧が大きくなり過ぎ、変調電圧Vmによる変調能率が低下する。
本発明では、インナーピン補正用コイル15はピンクッション補正用変調コイル8の一部として動作するため、変調能率の低下は発生しない。
【0016】
また、インナーピン補正用コイル15の片側はピンクッション補正用変調コイル8と変調源10との間に接続されているため、電流I’が第1のダンパーダイオード4と第2のダンパーダイオード5、及び第1の共振コンデンサ6と第2の共振コンデンサ7からなるブリッジ回路の外に流出することはない。
よって、電流I’により上記ブリッジ回路の平衡条件が崩れる事が無く、水平出力トランジスタ1のコレクタ電圧VcpはVmに影響されない。
すなわち、フライバックトランスの1次巻線3の両端に発生する電圧はVmに影響されず、高圧出力がVmにより変動することはない。高圧変動及び高圧変動による振幅変動が発生しない条件は、偏向コイルの水平巻線14のインダクタンスをLy、ピンクッション補正用変調コイル8とインナーピン補正用コイル15の並列インダクタンスをLm’、第1の共振コンデンサ6の容量をCf1、第2の共振コンデンサ7の容量をCf2とすると、LyCf1=Lm’Cf2であることが実験的に確認された。
(実施例2)
以下、本発明の第2の実施例における水平偏向回路について図2を参照しながら説明するが、実施例1と同一の部分については説明を省略する。図2は本発明の一実施例における回路構成図を示す。
図2において、符号16は着磁したインナーピン補正用コイルである。実施例1と異なるのは、インナーピン補正コイル15の代わりに着磁したインナーピン補正コイル16を使用する点である。
実施例1では第1のS字補正コンデンサ11と第2のS字補正コンデンサ12の容量とインナーピン補正コイル15のインダクタンスにより、インナーピン補正コイルに流れる電流I’の波形が決定される。
インナーピン補正量が小さい場合、すなわちインナーピン補正コイル15のインダクタンスが大きく、かつ第1のS字補正コンデンサ11と第2のS字補正コンデンサ12の容量差が小さい場合は特に問題にならないが、インナーピン補正量を大きくする場合は電流I’の波形は図8に示す様に電流の+側と−側で非対称になる。
【0017】
この時、図8に示す様に電流I’が0になる時間と偏向電流Iyが時間がtだけずれ、結果図9に示すように画面中央縦線が弓状に歪む。
第2の実施例ではこの問題点を解決するため、着磁したインナーピン補正コイル16を使用する。
着磁したインナーピン補正コイル16の特性例を図3に示す。図3のようにコイルを通過する電流が−側の時インダクタンスが小さくなるようなコイルを使用すると、電流I’が−側になると電流が増えることになる。
すなわち、コイルの着磁量によって電流I’の+側、−側の電流値を制御することが出来るため、図4に示すように電流I’が0になる時間と、偏向電流Iyが0になる時間を合わせることが出来る。
このようにして画面中央部にピンクッション補正がかからないようにし、画面中央縦線の弓状歪みを解消することが出来る。
【0018】
【発明の効果】
本発明は上記構成により、高圧変動及び振幅変動特性を悪化させずに中間ピンクッション歪み、及び画面中央部縦線の弓状歪みを解消する。
また、変調効率を落とさずピンクッション補正を行うことが出来る。これらはブラウン管の大型化、フラット化にとって極めて有効である。
【図面の簡単な説明】
【図1】本発明の第1の実施例における水平偏向回路の回路図
【図2】本発明の第2の実施例における水平偏向回路の回路図
【図3】図2における着磁したインナーピン補正コイルの特性図
【図4】図2における着磁したインナーピン補正コイルに流れる電流波形図
【図5】従来の水平偏向回路例の回路図
【図6】従来の垂直周期のパラボラ電圧Vmの波形図
【図7】従来のインナーピン歪みを示す図
【図8】従来の回路に流れる電流を示す波形図
【図9】従来の画面中央縦線の弓状歪みを示す図
【符号の説明】
1 水平出力トランジスタ
2 直流電源
3 フライバックトランスの一次巻線
4 第1のダンパーダイオード
5 第2のダンパーダイオード
6 第1の共振コンデンサ
7 第2の共振コンデンサ
8 ピンクッション補正用変調コイル
9 コンデンサ
10 変調源
11 第1のS字補正コンデンサ
12 第2のS字補正コンデンサ
13a 補正コイル
13b 補正コイルの2次側
14 偏向コイルの水平巻線
15 インナーピン補正用コイル
16 インナーピン補正用着磁コイル
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a horizontal deflection circuit of a television receiver.
[0002]
[Prior art]
For example, Japanese Patent Publication No. 6-38633 has been proposed as a conventional horizontal deflection circuit, and FIG. 5 shows a left and right pincushion distortion correction circuit in the publication.
In FIG. 5, reference numeral 1 denotes a horizontal output transistor. A horizontal drive signal is input to the base of the horizontal output transistor from a horizontal drive circuit, and a power supply voltage is supplied to a collector from a DC power source 2 through a primary winding 3 of a flyback transformer. Is supplied. The emitter is grounded.
A first parallel resonant circuit is configured in which the first damper diode 4 and the first resonant capacitor 6 are connected in parallel, and a second damper diode 5 and the second resonant capacitor 7 are connected in parallel. The first and second parallel resonant circuits are connected in series, and are connected in parallel between the collector and the emitter of the horizontal output transistor 1.
[0003]
Further, between the middle point of the first and second parallel resonant circuits and the collector of the horizontal output transistor 1, the first S-shaped correction capacitor 11, the secondary winding 13b of the correction coil, and the second S-shaped correction capacitor 12 are provided. And the horizontal winding 14 of the deflection coil are connected in series. The secondary winding 13b of the correction coil is transformer-coupled to the correction coil 13a. One of the correction coils 13a is connected to the middle point of the secondary winding 13b of the first S-shaped correction capacitor 11 and the other is grounded. The
Further, a pincushion correction modulation coil 8 is connected to the midpoint between the first and second parallel resonance circuits, and a modulation signal Vm having a vertical period is applied from the modulation source 10. A capacitor 9 is connected between the modulation source 10 and the pincushion correction modulation coil 8, and the other is grounded.
[0004]
In such a deflection circuit, when a downward vertical period parabolic voltage Vm as shown in FIG. 6 is applied from the modulation source 10, a deflection current Iy flows through the horizontal winding 14 of the deflection coil in the direction of the arrow in FIG. A modulation current I ′ by Vm flows through the coil 13a in the direction of the arrow in FIG.
At this time, the horizontal deflection current Iy is modulated with a parabolic voltage corresponding to the difference between the collector voltage Vcp of the horizontal output transistor 1 and the modulation voltage Vm, and the left and right pincushion distortion is corrected. Further, assuming that the inductance of the horizontal winding 14 of the deflection coil is Ly, the inductance of the pincushion correction coil 8 is Lm, the capacitance of the first resonance capacitor 6 is Cf1, and the capacitance of the second resonance capacitor 7 is Cf2, LyCf1 = When the relationship of LmCf2 is established and I ′ does not flow, Vcp is not affected by Vm, and the high voltage output does not vary with Vm.
[0005]
In the horizontal deflection circuit, when the electron beam is scanned, the distance from the deflection center is different between the central portion of the screen and the left and right peripheral portions. Therefore, the horizontal deflection current needs to be S-shaped instead of a linear sawtooth wave.
In addition, the distance from the deflection center is far at the upper and lower ends of the screen and close at the left and right center. For this reason, when the S-curve correction amount is constant, when correction is made so that the pincushion distortion at the left and right ends of the screen is eliminated, the pincushion distortion is overcorrected at the middle part of the screen, and the inner pin distortion as shown in FIG. Arise.
[0006]
In the circuit shown in FIG. 5, in order to solve this problem, the S-shaped correction is performed using the first S-shaped correcting capacitor 11 and the second S-shaped correcting capacitor 12. Since the modulation current I ′ that changes in the vertical period and the horizontal period according to Vm flows through the first S-shaped correction capacitor 11, the S-shaped correction amount changes at the vertical rate according to Vm. Therefore, the S-curve correction amount changes between the center and upper and lower ends of the screen, and the inner pin distortion remaining in the middle portion of the screen is eliminated. In order to increase the correction amount of the inner pin distortion, it is preferable to reduce the capacitance of the first S-shaped correction capacitor 11 without changing the series capacitance of the two S-shaped correction capacitors.
[0007]
That is, since the deflection current Iy and the modulation current I ′ flow in the first S-shaped correction capacitor 11 in opposite directions, the smaller the capacity of the first S-shaped correction capacitor 11 is, The generated S-shaped correction voltage increases.
However, when the deflection current Iy increases, the voltage generated in the first S-shaped correction capacitor 11 becomes too large, and the modulation efficiency due to the modulation voltage Vm decreases. For this reason, the correction coil 13a has a transformer structure, and the deflection current Iy is allowed to flow to the secondary side 13b of the correction coil, thereby reducing the modulation current I ′ and preventing the modulation efficiency from being lowered.
[0008]
[Problems to be solved by the invention]
However, in the conventional configuration, the correction coils 13a and 13b having a transformer structure are necessary to prevent a decrease in modulation efficiency, which increases the cost.
Further, since the current I ′ flows out of the bridge circuit constituted by the two damper diodes, the resonant capacitor, and the modulation source, even when the relationship of LyCf1 = LmCf2 is established, the high-voltage fluctuation and the amplitude fluctuation due to the high-voltage fluctuation occur.
Furthermore, the current I ′ flowing through the correction coil 13a is as shown in FIG. 8, but the point at which this current I ′ is exactly 0 is shifted from the point at which the horizontal deflection current Iy is 0 and shifted by time t, The pincushion correction was also applied to the center, and it was confirmed that the vertical line at the center of the screen was distorted like a bow as shown in FIG.
This phenomenon becomes more conspicuous as the capacitance difference between the first S-shaped correction capacitor 11 and the second S-shaped correction capacitor 12 is larger, and becomes extremely disadvantageous when trying to increase the correction amount of the inner pin distortion.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, in the present invention, a normal coil is used in place of the correction coil 13a having a transformer structure, and a circuit structure that does not output current outside the bridge circuit solves high voltage fluctuations and amplitude fluctuations, and also modulates. Prevent efficiency loss.
Also, a correction coil magnetized so that pincushion correction is not applied at the center of the screen is used, and the circuit is configured to control the magnitude of I ′ according to the direction of the current flowing through I ′.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
According to a first aspect of the present invention, first and second parallel circuits and horizontal output transistors in which a damper diode and a resonant capacitor are connected in parallel, first and second S-shaped correction capacitors, and a modulation coil for pincushion correction And the inner pincushion correction coil, the first and second parallel circuits are connected in series and connected between the collector and emitter of the horizontal output transistor, and the pincushion correction modulation coil is the first, It is connected between the midpoint of the second parallel circuit and the modulation source, and the first and second S-shaped correction capacitors and the horizontal winding of the deflection yoke are connected in series. An inner pin correction coil is connected between the collector of the transistor and the midpoint of the first and second parallel circuits, and between the midpoint of the first and second S-shaped correction capacitors and the modulation source. It is the obtained by the horizontal deflection circuit, to reduce costs, eliminate the high pressure fluctuations and arcuate distortion generated at the time of inner pincushion correction.
[0011]
Furthermore, the second invention is the first and second parallel circuit and the horizontal output transistor in which the damper diode and the resonance capacitor are connected in parallel, the first and second S-shaped correction capacitors, the pincushion correction modulation coil, and A magnetized inner pincushion correction coil, wherein the first and second parallel circuits are connected in series and connected between the collector and emitter of the horizontal output transistor, and the pincushion correction modulation coil is The first and second parallel circuits are connected between the midpoint and the modulation source, and the first and second S-shaped correction capacitors and the horizontal winding of the deflection yoke are connected in series. For correcting the inner pin connected between the collector of the horizontal output transistor and the midpoint of the first and second parallel circuits and magnetized between the midpoint of the first and second S-shaped correction capacitors and the modulation source Yl in which has a horizontal deflection circuit coupled to reduce the cost, to eliminate the high-pressure fluctuation and arcuate distortion generated at the time of inner pincushion correction.
[0012]
【Example】
Hereinafter, a horizontal deflection circuit according to an embodiment of the present invention will be described with reference to the drawings.
[0013]
Example 1
FIG. 1 is a circuit diagram of a horizontal deflection circuit according to the first embodiment of the present invention. In FIG. 1, reference numeral 1 is a horizontal output transistor, 2 is a power source, 3 is a primary winding of a flyback transformer, 4 is a first damper diode, 5 is a second damper diode, 6 is a first resonant capacitor, 7 Is a second resonance capacitor, 8 is a modulation coil for pincushion correction, 9 is a capacitor, 10 is a modulation source, 11 is a first S-shaped correction capacitor, 12 is a second S-shaped correction capacitor, and 14 is a deflection coil. A horizontal winding 15 is an inner pin correction coil.
[0014]
The operation of the circuit configuration configured as described above will be described below.
First, a power supply voltage is supplied from a DC power supply 2 through a primary winding 3 of a flyback transformer, and a horizontal cycle drive signal is input from the horizontal drive circuit to the base of the horizontal output transistor 1 to switch the horizontal output transistor 1. Thus, it operates as a horizontal deflection circuit.
Then, when a downward vertical period parabolic voltage Vm as shown in FIG. 6 is applied from the modulation source 10, a deflection current Iy flows through the horizontal winding 14 of the deflection coil in the direction of the arrow in FIG. In FIG. 1, a modulation current I ′ by Vm flows in the direction of the arrow in FIG. At this time, the horizontal deflection current Iy is modulated with a parabolic voltage corresponding to the difference between the collector voltage Vcp of the horizontal output transistor and the modulation voltage Vm, and the left and right pincushion distortion is corrected.
[0015]
The inner pin is corrected using two of the first S-shaped correction capacitor 11 and the second S-shaped correction capacitor 12. Since the modulation current I ′ that changes in the vertical period and the horizontal period according to Vm flows through the first S-shaped correction capacitor 11, the S-shaped correction amount changes at the vertical rate according to Vm. Therefore, the S-curve correction amount changes between the center and upper and lower ends of the screen, and the inner pin distortion remaining in the middle portion of the screen is eliminated.
In order to increase the correction amount of the inner pin distortion, it is preferable to reduce the capacitance of the first S-shaped correction capacitor 11 without changing the series capacitance of the two S-shaped correction capacitors.
Here, since the deflection current Iy and the modulation current I ′ flow through the first S-shaped correction capacitor 11 in opposite directions, the smaller the capacitance of the first S-shaped correction capacitor 11, the more the both ends of the capacitor. The S-shaped correction voltage generated at the time increases.
However, when the deflection current Iy increases, the voltage generated in the first S-shaped correction capacitor 11 becomes too large, and the modulation efficiency due to the modulation voltage Vm decreases.
In the present invention, the inner pin correction coil 15 operates as a part of the pincushion correction modulation coil 8, so that the modulation efficiency does not decrease.
[0016]
Also, since one side of the inner pin correction coil 15 is connected between the pin cushion correction modulation coil 8 and the modulation source 10, the current I ′ is supplied to the first damper diode 4 and the second damper diode 5, Moreover, it does not flow out of the bridge circuit composed of the first resonance capacitor 6 and the second resonance capacitor 7.
Therefore, the equilibrium condition of the bridge circuit is not broken by the current I ′, and the collector voltage Vcp of the horizontal output transistor 1 is not affected by Vm.
That is, the voltage generated at both ends of the primary winding 3 of the flyback transformer is not affected by Vm, and the high-voltage output does not vary with Vm. The conditions under which the high voltage fluctuation and the amplitude fluctuation due to the high voltage fluctuation do not occur are that the inductance of the horizontal winding 14 of the deflection coil is Ly, the parallel inductance of the pincushion correction modulation coil 8 and the inner pin correction coil 15 is Lm ′, It was experimentally confirmed that LyCf1 = Lm′Cf2, where Cf1 is the capacity of the resonant capacitor 6 and Cf2 is the capacity of the second resonant capacitor 7.
(Example 2)
Hereinafter, the horizontal deflection circuit according to the second embodiment of the present invention will be described with reference to FIG. 2, but the description of the same parts as those of the first embodiment will be omitted. FIG. 2 shows a circuit configuration diagram in one embodiment of the present invention.
In FIG. 2, reference numeral 16 denotes a magnetized inner pin correction coil. The difference from the first embodiment is that a magnetized inner pin correction coil 16 is used instead of the inner pin correction coil 15.
In the first embodiment, the waveform of the current I ′ flowing through the inner pin correction coil is determined by the capacitances of the first S-shaped correction capacitor 11 and the second S-shaped correction capacitor 12 and the inductance of the inner pin correction coil 15.
When the inner pin correction amount is small, that is, when the inductance of the inner pin correction coil 15 is large and the capacitance difference between the first S-shaped correction capacitor 11 and the second S-shaped correction capacitor 12 is small, there is no particular problem. When the inner pin correction amount is increased, the waveform of the current I ′ becomes asymmetric between the positive side and the negative side of the current as shown in FIG.
[0017]
At this time, as shown in FIG. 8, the time when the current I ′ becomes 0 and the deflection current Iy are shifted by t, and as a result, the vertical line at the center of the screen is distorted like a bow as shown in FIG.
In the second embodiment, a magnetized inner pin correction coil 16 is used to solve this problem.
An example of the characteristics of the magnetized inner pin correction coil 16 is shown in FIG. As shown in FIG. 3, when a coil having a small inductance when the current passing through the coil is on the negative side, the current increases when the current I 'becomes negative.
That is, since the current value on the + side and the − side of the current I ′ can be controlled by the amount of magnetization of the coil, the time when the current I ′ becomes 0 and the deflection current Iy becomes 0 as shown in FIG. Can be timed.
In this way, pincushion correction is not applied to the center of the screen, and arcuate distortion in the vertical line at the center of the screen can be eliminated.
[0018]
【The invention's effect】
The present invention eliminates the intermediate pincushion distortion and the arcuate distortion in the vertical line at the center of the screen without deteriorating the high voltage fluctuation and amplitude fluctuation characteristics.
Further, pincushion correction can be performed without reducing the modulation efficiency. These are extremely effective for increasing the size and flattening of CRTs.
[Brief description of the drawings]
1 is a circuit diagram of a horizontal deflection circuit according to a first embodiment of the present invention. FIG. 2 is a circuit diagram of a horizontal deflection circuit according to a second embodiment of the present invention. FIG. 3 is a magnetized inner pin in FIG. Fig. 4 is a characteristic diagram of a correction coil. Fig. 4 is a waveform diagram of a current flowing in a magnetized inner pin correction coil in Fig. 2. Fig. 5 is a circuit diagram of a conventional horizontal deflection circuit. Waveform diagram [Fig. 7] Diagram showing conventional inner pin distortion [Fig. 8] Waveform diagram showing current flowing in the conventional circuit [Fig. 9] Diagram showing conventional bow distortion at the center vertical line of the screen [Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Horizontal output transistor 2 DC power supply 3 Primary winding 4 of a flyback transformer 1st damper diode 5 2nd damper diode 6 1st resonance capacitor 7 2nd resonance capacitor 8 Pin cushion correction modulation coil 9 Capacitor 10 Modulation Source 11 First S-Correcting Capacitor 12 Second S-Correcting Capacitor 13a Correction Coil 13b Secondary Side of Correction Coil 14 Horizontal Winding of Deflection Coil 15 Inner Pin Correction Coil 16 Inner Pin Correction Magnetization Coil

Claims (2)

ダンパーダイオードと共振コンデンサが並列に接続された第1、第2の並列回路と水平出力トランジスタ、第1、第2のS字補正コンデンサ、ピンクッション補正用変調コイル及びインナーピンクッション補正用コイルを有し、上記第1及び第2の並列回路が直列に接続されて水平出力トランジスタのコレクタ、エミッタ間に接続されると共に、ピンクッション補正用変調コイルが第1、第2の並列回路の中点と変調源の間に接続され、また、第1、第2のS字補正コンデンサと偏向ヨークの水平巻線が直列に接続されると共に、この直列回路が水平出力トランジスタのコレクタと第1、第2の並列回路の中点に接続され、第1、第2のS字補正コンデンサの中点と変調源の間にインナーピン補正用コイルが接続される水平偏向回路。1st and 2nd parallel circuit and horizontal output transistor with damper diode and resonant capacitor connected in parallel, 1st and 2nd S-shaped correction capacitor, modulation coil for pincushion correction and coil for inner pincushion correction The first and second parallel circuits are connected in series and connected between the collector and emitter of the horizontal output transistor, and the pincushion correction modulation coil is connected to the midpoint of the first and second parallel circuits. The first and second S-shaped correction capacitors and the horizontal winding of the deflection yoke are connected in series, and this series circuit is connected between the collector of the horizontal output transistor and the first and second. A horizontal deflection circuit in which an inner pin correction coil is connected between the midpoint of the first and second S-shaped correction capacitors and the modulation source. ダンパーダイオードと共振コンデンサが並列に接続された第1、第2の並列回路と水平出力トランジスタ、第1、第2のS字補正コンデンサ、ピンクッション補正用変調コイル及び着磁したインナーピンクッション補正用コイルを有し、上記第1及び第2の並列回路が直列に接続されて水平出力トランジスタのコレクタ、エミッタ間に接続されると共に、ピンクッション補正用変調コイルが第1、第2の並列回路の中点と変調源の間に接続され、また、第1、第2のS字補正コンデンサと偏向ヨークの水平巻線が直列に接続されると共に、この直列回路が水平出力トランジスタのコレクタと第1、第2の並列回路の中点に接続され、第1、第2のS字補正コンデンサの中点と変調源の間に着磁したインナーピン補正用コイルが接続される水平偏向回路。First and second parallel circuits and horizontal output transistors in which a damper diode and a resonant capacitor are connected in parallel, first and second S-shaped correction capacitors, a pincushion correction modulation coil, and a magnetized inner pincushion correction The first and second parallel circuits are connected in series and connected between the collector and emitter of the horizontal output transistor, and the pincushion correction modulation coil is connected to the first and second parallel circuits. The first and second S-shaped correction capacitors and the horizontal winding of the deflection yoke are connected in series, and the series circuit is connected between the collector of the horizontal output transistor and the first output. Horizontally connected to the midpoint of the second parallel circuit and connected to the inner pin correction coil magnetized between the midpoint of the first and second S-shaped correction capacitors and the modulation source Direction circuit.
JP27953398A 1998-10-01 1998-10-01 Horizontal deflection circuit Expired - Fee Related JP3932696B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27953398A JP3932696B2 (en) 1998-10-01 1998-10-01 Horizontal deflection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27953398A JP3932696B2 (en) 1998-10-01 1998-10-01 Horizontal deflection circuit

Publications (2)

Publication Number Publication Date
JP2000115569A JP2000115569A (en) 2000-04-21
JP3932696B2 true JP3932696B2 (en) 2007-06-20

Family

ID=17612341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27953398A Expired - Fee Related JP3932696B2 (en) 1998-10-01 1998-10-01 Horizontal deflection circuit

Country Status (1)

Country Link
JP (1) JP3932696B2 (en)

Also Published As

Publication number Publication date
JP2000115569A (en) 2000-04-21

Similar Documents

Publication Publication Date Title
JP2938451B2 (en) Deflection device
JPH09149283A (en) Image distortion correction device
JP3932696B2 (en) Horizontal deflection circuit
JPS6363284A (en) Line deflection circuit
US5420483A (en) Television deflection distortion correcting circuit
CN1309242C (en) Raster distortion correction circuit
JPH09331466A (en) Horizontal linearity correction circuit
EP1135927B1 (en) Dynamic s-correction
JPH0828827B2 (en) Horizontal output circuit
JP3082423B2 (en) Horizontal deflection current control circuit, horizontal deflection circuit including the same, high voltage / horizontal deflection integrated circuit, and pincushion distortion correction circuit
US6060846A (en) Diode modulator generating a line S-correction
JPS6276972A (en) Horizontal deflection circuit
JP2847751B2 (en) Flyback pulse width switching circuit in diode modulation correction circuit
JP2562597Y2 (en) Horizontal deflection output circuit
KR0153220B1 (en) Automatic horizontal raster control circuit for tv
JPH11252395A (en) Power supplying, modulating and deflecting apparatus
JPH0591360A (en) Deflection current generating circuit
JPH0591361A (en) Deflection circuit
JP2000106634A (en) Image distortion correcting apparatus
JPH0759017A (en) Television receiver with large aspect ratio
JPH09247700A (en) Distortion correction device and dynamic focus device
JPH07312698A (en) Horizontal deflection circuit
JP2007110634A (en) Horizontal deflection circuit and cathode-ray tube device with same
JPS59122083A (en) Correcting circuit of pincushion distortion
JPH11127363A (en) Horizontal deflection circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050928

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070312

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees