JP3927367B2 - Integrated circuit for image processing - Google Patents

Integrated circuit for image processing Download PDF

Info

Publication number
JP3927367B2
JP3927367B2 JP2001007730A JP2001007730A JP3927367B2 JP 3927367 B2 JP3927367 B2 JP 3927367B2 JP 2001007730 A JP2001007730 A JP 2001007730A JP 2001007730 A JP2001007730 A JP 2001007730A JP 3927367 B2 JP3927367 B2 JP 3927367B2
Authority
JP
Japan
Prior art keywords
image processing
image
data
integrated circuit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001007730A
Other languages
Japanese (ja)
Other versions
JP2002218539A (en
JP2002218539A5 (en
Inventor
育男 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2001007730A priority Critical patent/JP3927367B2/en
Publication of JP2002218539A publication Critical patent/JP2002218539A/en
Publication of JP2002218539A5 publication Critical patent/JP2002218539A5/ja
Application granted granted Critical
Publication of JP3927367B2 publication Critical patent/JP3927367B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Telephone Function (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話機やＰＤＡ（Personal Digital Assistants）などの携帯型通信端末機における画像処理回路に関する。
【０００２】
【従来の技術】
近年の携帯電話機やＰＤＡなどの携帯型通信端末機は、機能の複合化が進行し、通話データのみならず、音楽データや画像データなどの多種類のデータを処理できる機能を有し、インターネットなどのネットワークのインターフェース機能をも有する。この種の機能の複合化に伴い、携帯型通信端末機の電力消費量は増大する傾向にあるが、小型軽量な携帯型通信端末機に搭載できる電源容量の制限は厳しいため、電力消費量の低い携帯型通信端末機用ＬＳＩの開発が望まれている。
【０００３】
例えば、ＭＰＥＧ（Moving Picture Experts Group）方式やモーションＪＰＥＧ（Joint Photographic Experts Group）方式などによる符号化データを復号化したり、携帯型通信端末機に搭載されるＣＣＤなどの固体撮像素子で撮像した画像データを圧縮符号化したりする画像処理機能を備えた画像処理用ＬＳＩは、高品質で大容量の画像データに対応するため複雑化し且つ大規模となり、その画像処理に要する電力消費量は大きくなる傾向にある。このような事情から、携帯型通信端末機には画像処理に特化した専用ＬＳＩが搭載されていることが多い。
【０００４】
また、その種の画像処理用ＬＳＩで復号化した画像データを表示するＬＣＤ装置を駆動するのにも大きな電力を要する。また、その種の画像処理用ＬＳＩで圧縮符号化したデータを、半導体メモリ・カードなどの記憶媒体や内蔵メモリに転送し格納するための電力も必要である。
【０００５】
またネットワーク対応の携帯型通信端末機には、画像データをダウンロードして動画像データに復号化し実時間再生（ストリーミング）する機能も求められており、画像処理用ＬＳＩの処理量は増大する傾向にある。
【０００６】
【発明が解決しようとする課題】
上述した通り、携帯型通信端末機の機能の複合化に伴い画像処理に要する電力消費量が多大となるため、低電力消費量で長時間連続動作し得る画像処理用ＬＳＩの開発が望まれているのが現状である。
【０００７】
そこで、本発明が解決しようとするところは、画像処理用ＬＳＩが複雑化し大規模化しても低電力消費で動作し得る画像処理集積回路を提供する点にある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、請求項１に係る発明は、メモリ及び画像表示部を備えた携帯型通信端末機に搭載される画像処理用集積回路であって、動作クロック信号を供給されて動作し、符号化された画像データを復号して得られた動画像データと、前記動画像データとは別に、予め前記メモリに記録された表示データとを前記画像表示部に向けて出力する画像処理部と、前記表示データを、前記画像処理部を迂回して前記画像表示部に向けて伝送する迂回伝送路と、を備え、前記符号化された画像データを受信しているときに、前記動画像データおよび前記表示データを前記画像表示部に向けて出力し、前記符号化された画像データを受信していないときに、前記画像処理部への前記動作クロックの供給を停止することを特徴とするものである。
【０００９】
また請求項２に係る発明は、携帯型通信端末機に搭載される画像処理用集積回路であって、動作クロック信号を供給されて動作し画像処理した動画像データおよびキャラクタ・データを画像表示部に向けて出力する画像処理部と、前記画像処理部を迂回して前記画像表示部に表示する前記キャラクタ・データを前記画像表示部に向けて伝送する迂回伝送路と、外部の制御部の制御によって、（ｉ）前記動画像データを表示するときに、前記画像処理部から前記動画像データおよび前記キャラクタ・データが出力される伝送路を選択して前記画像表示部に接続し、且つ（ｉｉ）前記動画像データを表示しないときに、動作クロック信号なしに動作し前記迂回伝送路を選択して前記画像表示部に接続する、マルチプレクサと、を備え、前記動画像データを表示しないときには、前記画像処理部への前記動作クロックの供給を停止することを特徴とするものである。
【００１０】
また請求項３に係る発明は、請求項２記載の画像処理用集積回路であって、動作クロック信号なしに動作し、前記制御部から伝達される信号により設定内容を書き換えられて前記マルチプレクサに対して前記伝送路と前記迂回伝送路との何れか一方を選択せしめる選択制御信号を出力するレジスタ、をさらに備える。
【００１１】
そして請求項４に係る発明は、請求項２または請求項３に記載の画像処理用集積回路であって、前記画像処理部は動画像データの符号化手段および復号化手段を有し、該復号化手段で復号化した動画像データを前記画像表示部に向けて出力するものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態に係る画像処理用集積回路（画像処理用チップ）について説明する。図１は、その実施の形態に係る携帯型通信端末機に搭載された画像処理用集積回路１の全体構成を示す機能ブロック図である。
【００１３】
本実施の形態に係る画像処理用集積回路１は、ＣＣＤ（電荷結合素子）デバイスやＣＭＯＳデバイスなどの固体撮像素子１１で撮像した画像データを画像処理する画像処理部２を備えている。この画像処理部２は、固体撮像素子１１から出力される画像信号を取り込んでフィルタリング処理するフィルタリング回路２Ａと、ＭＰＥＧ方式などに従い画像信号の符号化および復号化を実行するビデオ・コーデック回路２Ｂと、このビデオ・コーデック回路２Ｂで復号化した画像データをフィルタリングしてマルチプレクサ４に出力するフィルタリング回路２Ｃとを備えており、それら各回路２Ａ，２Ｂ，２Ｃはメモリ・バスＢ２に接続されている。画像処理部２で処理した画像データはマルチプレクサ４を介して画像表示装置１４に向けて出力される。またこのメモリ・バスＢ２には、画像表示装置１４に転送する表示データを格納するＳＤＲＡＭ（Synchronous DRAM）などのメモリ１３がインターフェース９を介して接続されている。
【００１４】
また、画像処理用集積回路１では、ＲＩＳＣ（Reduced Instruction Set Computer）型などのＣＰＵ５、レジスタ３Ａを備えた周辺回路インターフェース３および音声信号処理回路６がメイン・バスＢ１を介して相互に接続されている。そのＣＰＵ５は、メイン・バスＢ１に接続されたＲＡＭ７を作業領域として当該画像処理用集積回路１を構成する各回路の制御や、バスＢ１，Ｂ２を介した各回路間のデータ転送の制御を実行する。また、メイン・バスＢ１にはフラッシュ・メモリもしくはＳＲＡＭなどの補助メモリ１０を接続できる。この補助メモリ１０は、ＣＰＵ５の作業領域の増設や制御プログラムの記憶領域の確保のために利用され得る。
【００１５】
また画像処理用集積回路１は、携帯電話制御部１８と接続された周辺回路インターフェース３を備える。携帯電話制御部１８は画像処理用集積回路１に対して動作クロック信号を生成しそれを供給するクロック生成器（図示せず）を制御したり、外部の基地局（図示せず）と無線通信する送受信部２２で受信した信号を画像処理用集積回路１に転送したりする。尚、図示しないが、周辺回路インターフェース３には、ＵＡＲＴ（非同期シリアル通信用送受信回路）や汎用のＩ／Ｏ回路などの各種周辺回路が接続されている。
【００１６】
また音声信号処理回路６は、音声信号を符号化および復号化する音声コーデック１２とサウンド・メモリ・カード１７とに対応したインターフェース機能を有する。音声コーデック１２はマイクロフォン２０から入力したアナログ音声信号にＡ／Ｄ変換などを施して音声信号処理回路６に出力する。また送受信部２２で受信されて周辺回路インターフェース３に入力する符号化された音声データは、音声信号処理回路６を介して音声コーデック１２に出力され、アナログ信号に変換された後にスピーカ１９から音波出力される。またサウンド・メモリ・カード１７は、不正コピーを防ぐため、暗号化や電子透かしなどを施した音楽データを格納でき、音声信号処理回路６はサウンド・メモリ・カード１７から読出した暗号化データを復号化したり、電子透かしを施した音楽データに埋め込まれた著作権情報を検知し照合したりすることができる。
【００１７】
またメイン・バスＢ１とメモリ・バスＢ２との間にはＤＲＡＭなどのキャッシュ・メモリ８が介在し、双方のバスＢ１，Ｂ２間のデータ転送を実行する。
【００１８】
図２および図３は、以上の画像処理用集積回路１を簡略化した構成を示す機能ブロック図である。
【００１９】
上記マルチプレクサ４は、画像処理部２と画像表示装置１４との間に介在し、画像処理部２から出力される画像データおよびキャラクタ・データを伝送する伝送路ＴBの一端に接続する第１の入力端子Ｂと、その画像処理部２を迂回（バイパス）して画像データを除くキャラクタ・データを伝送する伝送路ＴAの一端に接続する第２の入力端子Ａとを有している。また周辺回路インターフェース３は動作クロック信号を供給されなくとも動作するため、上記レジスタ３Ａは画像処理部２とは非同期に動作し、マルチプレクサ４に対して前記第１の入力端子と前記第２の入力端子との何れか一方を選択して画像表示装置１４と接続させる選択制御信号ＳＬ１を出力する。このレジスタ３Ａにおける選択制御信号ＳＬ１の設定内容は携帯電話制御部１８から伝達される信号により書き換えられる。また携帯電話制御部１８はクロック生成器１６を制御して、画像処理部２への動作クロック信号ＣＬＫの供給とその供給の停止とを切り換えることができる。
【００２０】
このような構成の画像処理用集積回路１の動作について以下に詳説する。図４（ａ）は、画像処理用集積回路１を備えた携帯型通信端末機が画像信号を受信している「通信モード（第１モード）」時の状態を示す模式図、同図（ｂ）は、当該携帯型通信端末機が画像信号を受信していない「通信待機モード（第２モード）」時の状態を示す模式図である。また図２は通信モード時の状態、図３は通信待機モード時の状態をそれぞれ示す機能ブロック図である。
【００２１】
画像処理用集積回路１が前記通信モードにある時、図２に示すようにクロック生成器１６は携帯電話制御部１８の制御により画像処理用集積回路１すなわち画像処理部２に動作クロック信号ＣＬＫを供給しており、上記周辺回路インターフェース３に組み込まれているレジスタ３Ａは、伝送路ＴBを選択させる選択制御信号ＳＬ１をマルチプレクサ４に出力している。よってこの時、マルチプレクサ４は伝送路ＴBと画像表示装置１４との間を接続する。図１と図２に示すように上記送受信部２２で受信した通信データは、符号化された音声データ（以下、符号化音声データと呼ぶ。）と符号化された画像データ（以下、符号化画像データと呼ぶ。）とに分離され、周辺回路インターフェース３に出力される。その後、符号化画像データは、ＣＰＵ・バスＢ１からキャッシュ・メモリ８を介してメモリ・バスＢ２に転送され画像処理部２に出力される。そして、その符号化画像データはビデオ・コーデック回路２Ｂで復号化された後に、フィルタリング回路２Ｃでフィルタリングされてマルチプレクサ４を介して画像表示装置１４に出力される。また、携帯電話制御部１８は所定の制御プログラムに従ってキャラクタ・データを生成し、このキャラクタ・データは画像処理部２からマルチプレクサ４を介して画像表示装置１４へ出力される。ここで、前記キャラクタ・データは、携帯電話制御部１８で生成する代わりに送受信部２２で受信された通信データでもよい。尚、前記符号化音声データは音声信号処理回路６を介して音声コーデック１２に転送後、復号化されてスピーカ１９から音声出力される。
【００２２】
このように、上記通信モード時では、画像処理用集積回路１には動作クロック信号ＣＬＫが供給されており、図４（ａ）に示すように、符号化画像データおよびキャラクタ・データは画像処理部２に入力し、符号化画像データは動画像データに復号化されフィルタリング処理を受けて画像表示装置１４に出力され、キャラクタ・データは画像処理部２を通して画像表示装置１４に出力される。画像表示装置１４の表示画面２１には、そのキャラクタ・データに対応する文字または記号を表示させる文字表示領域２１ｃ、動画像を表示させる画像表示領域２１ｂ、そしてキャラクタ・データを基にして受信レベルや日時情報、バッテリー容量の残量などを表示する表示領域２１ａが設定されており、画像表示領域２１ｂに動画像が表示されると共に、文字表示領域２１ｃや表示領域２１ａにキャラクタ・データのコードに対応する文字や記号などが表示される。
【００２３】
また上記通信モード時において、上記キャラクタ・データを、インターフェース９を介してメモリ１３に転送し蓄積してもよい。メモリ１３に、画像表示装置１４における所定の表示領域に対応した複数種類のデータを蓄積しておくと、携帯電話制御部１８がメモリ１３上の読出しアドレスを指定するだけで、当該読出しアドレスに対応した表示データ（キャラクタ・データ）をメモリ・バスＢ２とマルチプレクサ４とを介して画像表示装置１４に転送し表示することが可能となる。
【００２４】
尚、固体撮像素子１１で撮像した画像データを送受信部２２から無線伝送してもよい。すなわち、固体撮像素子１１で撮像した画像データをフィルタリング回路２Ａで取り込み、ビデオ・コーデック回路２Ｂで符号化された画像データ（符号化画像データ）を生成する。その符号化画像データは、周辺回路インターフェース３を介して携帯電話制御部１８に出力後、送受信部２２で通信データに変換されて伝送される。
【００２５】
他方、画像処理用集積回路１が上記通信待機モードにある時、図３に示すように携帯電話制御部１８はレジスタ３Ａの設定内容を書き換えることで、マルチプレクサ４に伝送路ＴAを選択させ、伝送路ＴAと画像表示装置１４とを接続させるように制御する。また、携帯電話制御部１８はクロック生成器１６を制御して画像処理用集積回路１への動作クロック信号の供給を停止させるように制御する。この時、周辺回路インターフェース３とマルチプレクサ４とは、クロック生成器１６から動作クロック信号の供給を受けなくても動作する。よって、携帯電話制御部１８は周辺回路インターフェース３およびバスＢ１，Ｂ２を介してマルチプレクサ４にキャラクタ・データを転送し、マルチプレクサ４は入力端子Ａに入力するそのキャラクタ・データを画像表示装置１４に出力できる。そして図４（ｂ）に示すように、画像表示装置１４における表示画面２１上の表示領域２１ａ，２１ｃは、そのキャラクタ・データを基にした文字や記号などを表示する。
【００２６】
尚、図４（ａ），（ｂ）で示した画像表示装置１４の表示画面では、動画像の表示領域２１ｂとキャラクタ・データに対応する文字や記号などの表示領域２１ａ，２１ｃとは固定されているが、本発明ではこれに限らず、画像表示装置１４の表示画面上の任意領域において、例えばキャラクタ・データに対応する文字や記号などを表示する画素領域以外の領域に透明色を指定し、その透明色を指定した画素領域に動画像を多重表示させるように画像表示装置１４を制御しても構わない。
【００２７】
また、以上の実施の形態では、通信待機モード時に画像処理用集積回路１への動作クロック信号の供給を停止しているが、本発明では通信待機モード時に限らず、画像処理部２で画像処理を行わない期間中は、画像処理用回路１への動作クロック信号の供給を停止し且つマルチプレクサ４に入力する伝送路を伝送路ＴAに切り換えるように制御することができる。これにより、画像処理用回路１の電力消費量をより一層低減できる。
【００２８】
このように上記画像処理用集積回路１では、通信待機モード時などの、画像処理部２で画像処理がなされない期間中は当該画像処理部２に動作クロック信号を供給せずに画像処理部２の動作を停止させ、通信モード時などの画像処理部２で画像処理する期間のみに当該画像処理部２に動作クロック信号を供給することができるため、画像処理用集積回路１の全体の電力消費量が低減される。
【００２９】
また、上記周辺回路インターフェース３およびマルチプレクサ４は、動作クロック信号を供給されなくても動作するため、画像処理用集積回路１全体への動作クロック信号の供給を停止させても、レジスタ３Ａから選択制御信号ＳＬ１を受けたマルチプレクサ４は当該画像処理部２を迂回する伝送路ＴAを選択でき、画像データ以外のキャラクタ・データを画像表示装置１４に出力し表示させることができる。従って、電源容量が制限された携帯型通信端末機の連続使用時間を大幅に延ばすことが可能となる。
【００３０】
【発明の効果】
以上の如く、請求項１に係る画像処理用集積回路によれば、符号化された画像データを受信しているときには、当該画像データを復号化して動画像データを求め、これを画像表示部に伝送することができる。他方、符号化された画像データを受信していないときには、予めメモリに記録された表示データを表示するので、画像処理部の動作は不要であり、動作クロック信号を停止することができる。よって電力消費の低下を享受できる。
【００３１】
また請求項２に係る画像処理用集積回路によれば、動画像データを表示しているときは、画像処理部が画像処理を行うので動作クロックが必要であるが、動画像データを表示しない場合には動作クロックの供給は不要である。しかも迂回伝送路からは動作クロックなしにキャラクタ・データが画像表示部に与えられる。よって動画像データを表示するときだけ動作クロックが必要となり、キャラクタ・データだけを表示するときには動作クロックが不要となる。よって電力消費の低下を享受できる。また、動画像データを表示していないときに、上記マルチプレクサは動作クロック信号なしに動作して上記迂回伝送路を選択し、その迂回伝送路から伝達される表示データを上記画像表示部に向けて確実に転送し表示させることが可能となる。
【００３２】
また請求項３に係る画像処理用集積回路よれば、動画像データを表示していないときに、レジスタは、上記マルチプレクサと同様に、動作クロック信号なしに動作して請求項１記載のマルチプレクサに対し上記迂回伝送路を選択する旨の選択制御信号を出力できる。このため、上記マルチプレクサは上記迂回伝送路を選択して、表示データを確実に画像処理部に出力することが可能となる。また動画像データを表示しないときは、上記画像処理部のみならず画像処理用集積回路全体への動作クロック信号の供給を停止しても上記マルチプレクサやレジスタは動作するため、電力消費量を更に低減させることが可能となる。
【００３３】
そして請求項４に係る画像処理用集積回路によれば、特に上記画像処理部が比較的電力消費量の多い動画像データの符号化手段と復号化手段とを有する場合でも、画像処理用集積回路の消費電力を大幅に低減させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る携帯型通信端末機の画像処理用集積回路の概略構成を示す機能ブロック図である。
【図２】実施の形態に係る画像処理用集積回路を簡略化した構成を示す機能ブロック図である。
【図３】実施の形態に係る画像処理用集積回路を簡略化した構成を示す機能ブロック図である。
【図４】（ａ）は、実施の形態に係る画像処理用集積回路を搭載した携帯型通信端末機が通信モード時にある状態を示す模式図、（ｂ）は、その携帯型通信端末機が通信待機モード時にある状態を示す模式図である。
【符号の説明】
１ 画像処理用集積回路
２ 画像処理部
４ マルチプレクサ
１４ 画像表示装置
１６ クロック生成器
１８ 携帯電話制御部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image processing circuit in a portable communication terminal such as a cellular phone or PDA (Personal Digital Assistants).
[0002]
[Prior art]
In recent years, mobile communication terminals such as mobile phones and PDAs have become more complex in function, and have functions that can process not only call data but also various types of data such as music data and image data, such as the Internet. Network interface function. With this type of combination of functions, the power consumption of portable communication terminals tends to increase, but the power capacity that can be installed in small and light portable communication terminals is severely limited. Development of low-speed LSIs for portable communication terminals is desired.
[0003]
For example, image data captured by a solid-state image sensor such as a CCD mounted on a portable communication terminal or decoded from MPEG (Moving Picture Experts Group) or Motion JPEG (Joint Photographic Experts Group). Image processing LSIs with an image processing function that compresses and encodes images become complex and large-scale to accommodate high-quality and large-capacity image data, and the power consumption required for the image processing tends to increase. is there. For these reasons, portable communication terminals are often equipped with dedicated LSIs specialized for image processing.
[0004]
Also, a large amount of power is required to drive an LCD device that displays image data decoded by this type of image processing LSI. In addition, power for transferring and storing data compressed and encoded by this type of image processing LSI to a storage medium such as a semiconductor memory card or a built-in memory is also required.
[0005]
Also, network-compatible portable communication terminals are required to have a function of downloading image data, decoding it into moving image data, and reproducing it in real time (streaming), and the processing amount of the image processing LSI tends to increase. is there.
[0006]
[Problems to be solved by the invention]
As described above, the power consumption required for image processing increases with the combination of the functions of a portable communication terminal, so the development of an image processing LSI that can operate continuously for a long time with low power consumption is desired. The current situation is.
[0007]
Accordingly, an object of the present invention is to provide an image processing integrated circuit that can operate with low power consumption even if the image processing LSI becomes complicated and large-scale.
[0008]
[Means for Solving the Problems]
To solve the above problems, the invention according to claim 1 is an image processing integrated circuit mounted on the mobile communication terminal having a memory and an image display unit is supplied with operating clock signal operating Image processing for outputting moving image data obtained by decoding the encoded image data and display data previously recorded in the memory separately from the moving image data to the image display unit And a detour transmission path that detours the image processing unit and transmits the display data to the image display unit, and receives the encoded image data. The image data and the display data are output to the image display unit, and the supply of the operation clock to the image processing unit is stopped when the encoded image data is not received. To do .
[0009]
According to a second aspect of the present invention, there is provided an image processing integrated circuit mounted on a portable communication terminal, wherein moving image data and character data which have been operated and processed by receiving an operation clock signal are displayed on an image display unit. An image processing unit that outputs to the image display unit, a bypass transmission path that bypasses the image processing unit and transmits the character data to be displayed on the image display unit toward the image display unit, and control of an external control unit (I) when displaying the moving image data , select a transmission path through which the moving image data and the character data are output from the image processing unit, connect to the image display unit, and (ii) ) when not displaying the moving image data, operates without the operation clock signal to select the bypass transmission line connected to said image display unit comprises a multiplexer, the said moving picture When not displaying the data, set is characterized in that stops the supply of the operation clock to the image processing unit.
[0010]
According to a third aspect of the present invention, there is provided the image processing integrated circuit according to the second aspect, wherein the integrated circuit operates without an operation clock signal, and the setting contents are rewritten by a signal transmitted from the control unit to the multiplexer. And a register for outputting a selection control signal for selecting one of the transmission line and the bypass transmission line.
[0011]
The invention according to claim 4 is the integrated circuit for image processing according to claim 2 or claim 3, wherein the image processing unit includes moving image data encoding means and decoding means, The moving image data decoded by the converting means is output to the image display unit.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an integrated circuit for image processing (an image processing chip) according to an embodiment of the present invention will be described. FIG. 1 is a functional block diagram showing an overall configuration of an image processing integrated circuit 1 mounted in a portable communication terminal according to the embodiment.
[0013]
The image processing integrated circuit 1 according to the present embodiment includes an image processing unit 2 that performs image processing on image data captured by a solid-state image sensor 11 such as a CCD (charge coupled device) device or a CMOS device. The image processing unit 2 includes a filtering circuit 2A that takes in an image signal output from the solid-state imaging device 11 and performs a filtering process, a video codec circuit 2B that performs encoding and decoding of the image signal in accordance with an MPEG system, and the like. A filtering circuit 2C that filters the image data decoded by the video codec circuit 2B and outputs it to the multiplexer 4 is connected to the memory bus B2. The image data processed by the image processing unit 2 is output to the image display device 14 via the multiplexer 4. A memory 13 such as an SDRAM (Synchronous DRAM) that stores display data to be transferred to the image display device 14 is connected to the memory bus B2 via an interface 9.
[0014]
In the integrated circuit 1 for image processing, a CPU 5 such as a RISC (Reduced Instruction Set Computer) type, a peripheral circuit interface 3 having a register 3A, and an audio signal processing circuit 6 are connected to each other via a main bus B1. Yes. The CPU 5 executes control of each circuit constituting the integrated circuit 1 for image processing and control of data transfer between the respective circuits via the buses B1 and B2 using the RAM 7 connected to the main bus B1 as a work area. To do. An auxiliary memory 10 such as a flash memory or SRAM can be connected to the main bus B1. The auxiliary memory 10 can be used for expanding the work area of the CPU 5 and securing a storage area for the control program.
[0015]
Further, the image processing integrated circuit 1 includes a peripheral circuit interface 3 connected to the mobile phone control unit 18. The mobile phone control unit 18 generates an operation clock signal for the image processing integrated circuit 1 and controls a clock generator (not shown) for supplying the operation clock signal, or wirelessly communicates with an external base station (not shown). The signal received by the transmitting / receiving unit 22 is transferred to the image processing integrated circuit 1. Although not shown, the peripheral circuit interface 3 is connected to various peripheral circuits such as a UART (transmission / reception circuit for asynchronous serial communication) and a general-purpose I / O circuit.
[0016]
The audio signal processing circuit 6 has an interface function corresponding to the audio codec 12 for encoding and decoding the audio signal and the sound memory card 17. The audio codec 12 performs A / D conversion on the analog audio signal input from the microphone 20 and outputs the analog audio signal to the audio signal processing circuit 6. The encoded audio data received by the transmission / reception unit 22 and input to the peripheral circuit interface 3 is output to the audio codec 12 via the audio signal processing circuit 6, converted into an analog signal, and then output from the speaker 19 as a sound wave. Is done. The sound memory card 17 can store music data that has been encrypted or digitally watermarked to prevent unauthorized copying, and the audio signal processing circuit 6 decrypts the encrypted data read from the sound memory card 17. Or copyright information embedded in music data with a digital watermark can be detected and collated.
[0017]
A cache memory 8 such as a DRAM is interposed between the main bus B1 and the memory bus B2, and executes data transfer between both the buses B1 and B2.
[0018]
2 and 3 are functional block diagrams showing a simplified configuration of the image processing integrated circuit 1 described above.
[0019]
The multiplexer 4 is interposed between the image processing unit 2 and the image display device 14, a first connecting to one end of the transmission line T B for transmitting image data and character data output from the image processing unit 2 of It has an input terminal B, and a second input terminal a to be connected to one end of the transmission line T a for transmitting the character data except the image processing section 2 the bypass (bypass) to the image data. Further, since the peripheral circuit interface 3 operates without being supplied with an operation clock signal, the register 3A operates asynchronously with the image processing unit 2, and the first input terminal and the second input to the multiplexer 4 are operated. A selection control signal SL1 for selecting one of the terminals and connecting to the image display device 14 is output. The setting content of the selection control signal SL1 in the register 3A is rewritten by a signal transmitted from the mobile phone control unit 18. Further, the mobile phone control unit 18 can control the clock generator 16 to switch between supply of the operation clock signal CLK to the image processing unit 2 and stop of the supply.
[0020]
The operation of the image processing integrated circuit 1 having such a configuration will be described in detail below. FIG. 4A is a schematic diagram showing a state in the “communication mode (first mode)” in which the portable communication terminal equipped with the image processing integrated circuit 1 is receiving an image signal. ) Is a schematic diagram illustrating a state in a “communication standby mode (second mode)” in which the portable communication terminal is not receiving an image signal. 2 is a functional block diagram showing the state in the communication mode, and FIG. 3 is a functional block diagram showing the state in the communication standby mode.
[0021]
When the image processing integrated circuit 1 is in the communication mode, the clock generator 16 sends an operation clock signal CLK to the image processing integrated circuit 1, that is, the image processing unit 2 under the control of the mobile phone control unit 18 as shown in FIG. has been supplied, the register 3A incorporated in the peripheral circuit interface 3 outputs a selection control signal SL1 for selecting the transmission path T B to the multiplexer 4. Therefore, at this time, the multiplexer 4 is connected between the transmission line T B and the image display device 14. As shown in FIGS. 1 and 2, the communication data received by the transmission / reception unit 22 includes encoded audio data (hereinafter referred to as encoded audio data) and encoded image data (hereinafter referred to as encoded image). And is output to the peripheral circuit interface 3. Thereafter, the encoded image data is transferred from the CPU bus B 1 to the memory bus B 2 via the cache memory 8 and output to the image processing unit 2. The encoded image data is decoded by the video codec circuit 2B, filtered by the filtering circuit 2C, and output to the image display device 14 via the multiplexer 4. Further, the cellular phone control unit 18 generates character data according to a predetermined control program, and this character data is output from the image processing unit 2 to the image display device 14 via the multiplexer 4. Here, the character data may be communication data received by the transmission / reception unit 22 instead of being generated by the mobile phone control unit 18. The encoded audio data is transferred to the audio codec 12 via the audio signal processing circuit 6 and then decoded and output from the speaker 19 as audio.
[0022]
As described above, in the communication mode, the operation clock signal CLK is supplied to the image processing integrated circuit 1, and the encoded image data and the character data are stored in the image processing unit as shown in FIG. 2, the encoded image data is decoded into moving image data, subjected to filtering processing and output to the image display device 14, and the character data is output to the image display device 14 through the image processing unit 2. The display screen 21 of the image display device 14 has a character display area 21c for displaying characters or symbols corresponding to the character data, an image display area 21b for displaying moving images, and a reception level or the like based on the character data. A display area 21a for displaying date and time information, remaining battery capacity, and the like is set, a moving image is displayed in the image display area 21b, and a character data code is displayed in the character display area 21c and the display area 21a. The characters and symbols to be displayed are displayed.
[0023]
In the communication mode, the character data may be transferred and stored in the memory 13 via the interface 9. If a plurality of types of data corresponding to a predetermined display area in the image display device 14 is stored in the memory 13, the mobile phone control unit 18 can specify the read address on the memory 13 and correspond to the read address. The displayed data (character data) can be transferred to the image display device 14 via the memory bus B2 and the multiplexer 4 and displayed.
[0024]
Note that image data captured by the solid-state imaging device 11 may be wirelessly transmitted from the transmission / reception unit 22. That is, image data captured by the solid-state image sensor 11 is captured by the filtering circuit 2A, and image data (encoded image data) encoded by the video codec circuit 2B is generated. The encoded image data is output to the mobile phone control unit 18 via the peripheral circuit interface 3 and then converted into communication data by the transmission / reception unit 22 and transmitted.
[0025]
On the other hand, when the image processing integrated circuit 1 is in the communication standby mode, the mobile phone controller 18 as shown in FIG. 3 by rewriting the setting contents of the register 3A, to select a transmission path T A to the multiplexer 4, Control is performed so that the transmission line T A and the image display device 14 are connected. In addition, the mobile phone control unit 18 controls the clock generator 16 to stop the supply of the operation clock signal to the image processing integrated circuit 1. At this time, the peripheral circuit interface 3 and the multiplexer 4 operate without receiving an operation clock signal from the clock generator 16. Therefore, the cellular phone controller 18 transfers the character data to the multiplexer 4 via the peripheral circuit interface 3 and the buses B1 and B2, and the multiplexer 4 outputs the character data input to the input terminal A to the image display device 14. it can. As shown in FIG. 4B, the display areas 21a and 21c on the display screen 21 in the image display device 14 display characters and symbols based on the character data.
[0026]
In the display screen of the image display device 14 shown in FIGS. 4A and 4B, the moving image display area 21b and the display areas 21a and 21c such as characters and symbols corresponding to the character data are fixed. However, the present invention is not limited to this, and a transparent color is designated in an arbitrary area on the display screen of the image display device 14, for example, an area other than a pixel area for displaying characters and symbols corresponding to character data. The image display device 14 may be controlled so as to multiplex-display moving images in the pixel area designated with the transparent color.
[0027]
In the above embodiment, the supply of the operation clock signal to the image processing integrated circuit 1 is stopped in the communication standby mode. However, the present invention is not limited to the communication standby mode, and the image processing unit 2 performs image processing. During the period in which the transmission is not performed, the supply of the operation clock signal to the image processing circuit 1 can be stopped and the transmission line input to the multiplexer 4 can be controlled to be switched to the transmission line T A. Thereby, the power consumption of the image processing circuit 1 can be further reduced.
[0028]
As described above, the image processing integrated circuit 1 does not supply an operation clock signal to the image processing unit 2 during a period when the image processing unit 2 does not perform image processing, such as in the communication standby mode. The operation clock signal can be supplied to the image processing unit 2 only during a period in which the image processing unit 2 performs image processing such as in the communication mode, so that the overall power consumption of the image processing integrated circuit 1 is reduced. The amount is reduced.
[0029]
Further, since the peripheral circuit interface 3 and the multiplexer 4 operate without being supplied with an operation clock signal, even if the supply of the operation clock signal to the entire image processing integrated circuit 1 is stopped, selection control is performed from the register 3A. multiplexer 4 receives the signal SL1 can select a transmission path T a to bypass the image processing section 2, and outputs the character data other than the image data to the image display device 14 can be displayed. Accordingly, it is possible to greatly extend the continuous use time of the portable communication terminal whose power supply capacity is limited.
[0030]
【The invention's effect】
As described above, according to the image processing integrated circuit of the first aspect, when the encoded image data is received, the image data is decoded to obtain the moving image data, and this is obtained in the image display unit. Can be transmitted. On the other hand, when the encoded image data is not received, the display data recorded in advance in the memory is displayed. Therefore, the operation of the image processing unit is unnecessary, and the operation clock signal can be stopped. Therefore, a reduction in power consumption can be enjoyed.
[0031]
According to the image processing integrated circuit of the second aspect , when moving image data is displayed, the image processing unit performs image processing, so an operation clock is required, but moving image data is not displayed. Does not require operation clock supply. In addition, character data is provided from the detour transmission path to the image display unit without an operation clock. Therefore, an operation clock is required only when moving image data is displayed, and an operation clock is not required when only character data is displayed. Therefore, a reduction in power consumption can be enjoyed. Further, when the moving image data is not displayed, the multiplexer operates without an operation clock signal, selects the bypass transmission path, and directs display data transmitted from the bypass transmission path to the image display unit. It is possible to reliably transfer and display.
[0032]
According to the image processing integrated circuit of claim 3 , when the moving image data is not displayed , the register operates without an operation clock signal as in the case of the multiplexer. A selection control signal for selecting the bypass transmission path can be output. Therefore, the multiplexer can select the bypass transmission path and reliably output the display data to the image processing unit. Further, when moving image data is not displayed , the power consumption is further reduced because the multiplexer and the register operate even when the supply of the operation clock signal to the entire image processing integrated circuit as well as the image processing unit is stopped. It becomes possible to make it.
[0033]
According to the image processing integrated circuit of claim 4 , even when the image processing unit includes a moving image data encoding unit and a decoding unit that consume a relatively large amount of power, the image processing integrated circuit The power consumption can be greatly reduced.
[Brief description of the drawings]
FIG. 1 is a functional block diagram showing a schematic configuration of an integrated circuit for image processing of a portable communication terminal according to an embodiment of the present invention.
FIG. 2 is a functional block diagram showing a simplified configuration of the image processing integrated circuit according to the embodiment.
FIG. 3 is a functional block diagram showing a simplified configuration of the image processing integrated circuit according to the embodiment.
4A is a schematic diagram illustrating a state in which a portable communication terminal equipped with an image processing integrated circuit according to an embodiment is in a communication mode, and FIG. 4B is a diagram illustrating the state of the portable communication terminal. It is a schematic diagram which shows a state in the communication standby mode.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Image processing integrated circuit 2 Image processing part 4 Multiplexer 14 Image display apparatus 16 Clock generator 18 Mobile phone control part

Claims (4)

メモリ及び画像表示部を備えた携帯型通信端末機に搭載される画像処理用集積回路であって、
動作クロック信号を供給されて動作し、符号化された画像データを復号して得られた動画像データと、前記動画像データとは別に、予め前記メモリに記録された表示データとを前記画像表示部に向けて出力する画像処理部と、
前記表示データを、前記画像処理部を迂回して前記画像表示部に向けて伝送する迂回伝送路と、
を備え、
前記符号化された画像データを受信しているときに、前記動画像データおよび前記表示データを前記画像表示部に向けて出力し、
前記符号化された画像データを受信していないときに、前記画像処理部への前記動作クロックの供給を停止することを特徴とする画像処理用集積回路。An image processing integrated circuit mounted on a portable communication terminal having a memory and an image display unit ,
The operation clock signal operates when supplied with a moving picture data obtained by decoding the encoded image data, apart from the moving image data, and display data recorded in advance in the memory the image An image processing unit for output to the display unit;
A detour transmission path for detouring the image processing unit and transmitting the display data to the image display unit ;
Equipped with a,
When the encoded image data is received, the moving image data and the display data are output to the image display unit,
An integrated circuit for image processing , wherein supply of the operation clock to the image processing unit is stopped when the encoded image data is not received . 携帯型通信端末機に搭載される画像処理用集積回路であって、
動作クロック信号を供給されて動作し画像処理した動画像データおよびキャラクタ・データを画像表示部に向けて出力する画像処理部と、
前記画像処理部を迂回して前記画像表示部に表示する前記キャラクタ・データを前記画像表示部に向けて伝送する迂回伝送路と、
外部の制御部の制御によって、（ｉ）前記動画像データを表示するときに、前記画像処理部から前記動画像データおよび前記キャラクタ・データが出力される伝送路を選択して前記画像表示部に接続し、且つ（ｉｉ）前記動画像データを表示しないときに、動作クロック信号なしに動作し前記迂回伝送路を選択して前記画像表示部に接続する、マルチプレクサと、
を備え、
前記動画像データを表示しないときには、前記画像処理部への前記動作クロックの供給を停止することを特徴とする画像処理用集積回路。 An integrated circuit for image processing mounted on a portable communication terminal,
An image processing unit that outputs image data and moving image data and character data that have been supplied with an operation clock signal to operate and perform image processing;
A detour transmission path for detouring the image processing unit and transmitting the character data to be displayed on the image display unit toward the image display unit;
Under the control of an external control unit , (i) when displaying the moving image data, a transmission path through which the moving image data and the character data are output from the image processing unit is selected and displayed on the image display unit. And (ii) a multiplexer that operates without an operation clock signal and selects the bypass transmission line and connects to the image display unit when not displaying the moving image data ;
With
Wherein when not displaying the moving image data, image processing integrated circuit you characterized by stopping the supply of the operation clock to the image processing unit. 請求項２記載の画像処理用集積回路であって、動作クロック信号なしに動作し、前記制御部から伝達される信号により設定内容を書き換えられて前記マルチプレクサに対して前記伝送路と前記迂回伝送路との何れか一方を選択せしめる選択制御信号を出力するレジスタ、をさらに備える画像処理用集積回路。  3. The integrated circuit for image processing according to claim 2, wherein the transmission line and the bypass transmission line operate without an operation clock signal, and the setting contents are rewritten by a signal transmitted from the control unit. And a register for outputting a selection control signal for selecting any one of the image processing integrated circuit. 請求項２または請求項３に記載の画像処理用集積回路であって、
前記画像処理部は動画像データの符号化手段および復号化手段を有し、該復号化手段で復号化した動画像データを前記画像表示部に向けて出力する、画像処理用集積回路。An integrated circuit for image processing according to claim 2 or claim 3,
The image processing unit includes a moving image data encoding unit and a decoding unit, and outputs the moving image data decoded by the decoding unit to the image display unit.
JP2001007730A 2001-01-16 2001-01-16 Integrated circuit for image processing Expired - Fee Related JP3927367B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001007730A JP3927367B2 (en) 2001-01-16 2001-01-16 Integrated circuit for image processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001007730A JP3927367B2 (en) 2001-01-16 2001-01-16 Integrated circuit for image processing

Publications (3)

Publication Number Publication Date
JP2002218539A JP2002218539A (en) 2002-08-02
JP2002218539A5 JP2002218539A5 (en) 2005-06-16
JP3927367B2 true JP3927367B2 (en) 2007-06-06

Family

ID=18875446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001007730A Expired - Fee Related JP3927367B2 (en) 2001-01-16 2001-01-16 Integrated circuit for image processing

Country Status (1)

Country Link
JP (1) JP3927367B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003223236A (en) * 2002-01-30 2003-08-08 Matsushita Electric Ind Co Ltd Data processing system
JP2010016888A (en) * 2002-10-01 2010-01-21 Seiko Epson Corp Printer, method of printing, program, and printing system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232797A (en) * 1993-01-29 1994-08-19 Murata Mach Ltd Portable telephone set
JPH06233289A (en) * 1993-02-02 1994-08-19 Nippon Telegr & Teleph Corp <Ntt> Image communication terminal
JPH08149178A (en) * 1994-11-25 1996-06-07 Canon Inc Composite communication terminal equipment and power application control method for composite communication terminal equipment
JP3631868B2 (en) * 1996-12-20 2005-03-23 株式会社東芝 Motion vector detection apparatus and method
JP3719482B2 (en) * 1998-07-29 2005-11-24 株式会社デンソー Wireless communication device
JP2001306196A (en) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd Image processing integrated circuit, image communication device and method of image communication
JP2002027145A (en) * 2000-07-05 2002-01-25 Toshiba Corp Radio communication terminal

Also Published As

Publication number Publication date
JP2002218539A (en) 2002-08-02

Similar Documents

Publication Publication Date Title
JP4993856B2 (en) Image conversion device, direct memory access device for image conversion, and camera interface supporting image conversion
US20090041363A1 (en) Image Processing Apparatus For Reducing JPEG Image Capturing Time And JPEG Image Capturing Method Performed By Using Same
JP2001238190A (en) Image processing apparatus and its control processing method
JP2005150985A (en) Image information processing system and image information processing method
JP2005025582A (en) Portable terminal device
KR100663380B1 (en) Imaging device and method for transferring image signal
JP2009194720A (en) Image processing apparatus, imaging apparatus, and image processing method
CN100551008C (en) Carry out the apparatus and method of Video processing
JP3927367B2 (en) Integrated circuit for image processing
JP2007147901A (en) Personal digital assistant
US7675545B2 (en) Camera module having image processing procedure and method for integrating the same with host
JP2001238189A (en) Image processing apparatus, and operation control method for the same
JP3359526B2 (en) Digital electronic camera
JP4773533B2 (en) System and method enabling high-speed extraction of interleaved video data
JP4540422B2 (en) Semiconductor integrated circuit and imaging device
KR20050004810A (en) Photographed image display device and photographed image display method
JP2005110157A (en) Mobile telephone with camera and power supply control method
JP4003919B2 (en) Data processing apparatus and data processing method
JP4265204B2 (en) Information communication terminal with videophone function and videophone display switching method
US7750954B2 (en) Camera control device
JP2005327206A (en) Mobile terminal and data recording method
JP2002290547A (en) Method of controlling image processing integrated circuit
JP3359525B2 (en) Digital electronic camera
JPH10224523A (en) Information processing system, transmitter and transmission method
JP2004180040A (en) Mobile terminal device and signal control circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070302

R150 Certificate of patent or registration of utility model

Ref document number: 3927367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160309

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees