JP3926980B2 - サイリスタで制御される直列コンデンサの制御保護装置 - Google Patents
サイリスタで制御される直列コンデンサの制御保護装置 Download PDFInfo
- Publication number
- JP3926980B2 JP3926980B2 JP2000392509A JP2000392509A JP3926980B2 JP 3926980 B2 JP3926980 B2 JP 3926980B2 JP 2000392509 A JP2000392509 A JP 2000392509A JP 2000392509 A JP2000392509 A JP 2000392509A JP 3926980 B2 JP3926980 B2 JP 3926980B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- series capacitor
- phase
- controlled
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Protection Of Static Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電力系統のサイリスタで制御される直列コンデンサの制御保護装置、特に不平衡事故時に健全相を安定に運転するために好適なサイリスタで制御される直列コンデンサの制御保護装置に関する。
【０００２】
【従来の技術】
定態安定度と過渡安定度の向上に効果がある直列補償(直列コンデンサ)装置が、長距離送電の多い北欧や北・南米を中心に適用されている。しかし直列補償効果を大きくするためにその補償量を大きくすると、送電線や発電機のインダクタンスＬと直列コンデンサのキャパシタンスＣによって起こる電気的な共振周波数が商用周波数に近づき、近くに発電所がある場合にはいわゆる発電機の軸ねじれ(ＳＳＲ)現象を発生するという問題がある。
【０００３】
その対策として直列コンデンサ容量をサイリスタの位相制御により変えるサイリスタで制御される直列コンデンサ(Thyristor Controlled Series Compensator、以下ＴＣＳＣと略称する)がアメリカの電力研究所（Electrical Power Research Institute、EＲＩと略称する)中心に開発され、実際に運転計画が進められている。
【０００４】
このようなサイリスタで制御される直列コンデンサの制御方式として、不平衡事故時の安定度向上や各相送電線のインピーダンスのバラツキや負荷の不平衡を抑制するために、各相毎に制御する方法が検討されている。
【０００５】
しかし不平衡事故時に各相毎に制御演算結果に従って各相の直列コンデンサを制御しようとしても、系統が弱い場合とか系統構成によっては不平衡事故などによって健全相の位相や波形歪が発生することがあり、各相制御装置の指令に従った満足な制御が行えない場合がある。
【０００６】
特に、サイリスタで制御される直列コンデンサは送電線に直列に挿入されているため、制御保護動作を適切に行わないと制御動作が逆に系統に外乱を与える可能性がある。
【０００７】
【発明が解決しようとする課題】
本発明は、系統の不平衡事故時にも各相制御装置からの制御指令値に従った安定な制御を可能とし、系統の安定度を高めることができるサイリスタで制御される直列コンデンサの制御保護装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の一特徴は、交流送電線に直列に挿入され、そのインピーダンスを補償する直列コンデンサと、直列接続されたサイリスタとリアクトルからなる直列回路とを備え、前記直列コンデンサの容量を可変制御するために前記直列回路が前記直列コンデンサと並列接続されているサイリスタで制御される直列コンデンサの制御装置において、前記交流送電線の各相ごとに制御を行なう各相制御手段と、前記各相制御手段により各相毎に制御演算された結果に基づき前記サイリスタを制御するためのゲートパルスを出力するパルス発生手段と、ゲートパルスをゲートブロックするゲートブロック手段を備え、不平衡事故時に健全相のサイリスタを前もって規定された期間、ゲートブロックすることである。
【０００９】
【発明の実施の形態】
本発明の適用対象であるサイリスタ制御される直列コンデンサの構成例を図１に示す。図中、記号に付けたサフィックスｕ、ｖ、ｗ、ｘ、ｙ、ｚは三相交流の各相を表している。以下の説明では、一相のみ説明しているが、その他の相についても同じである。
【００１０】
発電機や負荷を含む交流系統１、２は三相送電線により連結されている。直列コンデンサＣは、それらの送電線に直列に挿入され、送電線のインピーダンスを補償する（打ち消す）。
【００１１】
リアクトルＬは、サイリスタで制御される直列コンデンサＣに並列に接続され、交流送電線のインビーダンスを打ち消す。二つのサイリスタＴｈは、リアクトルＬに流れる電流を位相制御するもので、両方向の電流を位相制御するために互いに逆並列接続されている。
【００１２】
直列コンデンサＣ、リアクトルＬ、逆並列接続されたサイリスタＴｈ、直列コンデンサＣを保護するためのアレスタＡｒ、直列コンデンサＣをバイパスするためのバイパススイッチＢＰＳによってサイリスタで制御される直列コンデンサ（ＴＣＳＣ）を構成する。これらのサイリスタで制御される直列コンデンサＴＣＳＣは、送電線の各相に接続されている。
【００１３】
サイリスタで制御される直列コンデンサの各相制御装置２００は、インピーダンス指令値Ｚｐを入力に持っている。交流電圧検出器２０１は、サイリスタで制御される直列コンデンサの両端電圧を検出する。交流電流検出器２０２は、サイリスタで制御される直列コンデンサが接続された送電線に流れる電流を検出する。パルス発生回路２１０は、制御装置からの制御演算された結果に基づいてサイリスタThを制御するための各相毎の点弧パルスを出力する。
【００１４】
図２は本発明の制御保護回路ブロックを示す詳細図である。各相毎のインピーダンス検出回路ＤＺＣは、各相のインピーダンスを演算するために、電圧検出器２０１で直列コンデンサ両端の電圧Vｕ、Ｖｖ、Ｖｗを、前記電流検出器２０２で送電線に流れる電流Iｕ、Ｉｖ、Ｉｗを検出し、各々の瞬時値を取り込む。
【００１５】
取り込まれた瞬時電圧Ｖと瞬時電流Ｉは、実効値へ変換され各相毎に電圧を電流で除算してインピーダンスＺｆが求められる。インピーダンス制御回路ＡＺＲ（ＡＺｕＲ、ＡＺｖＲ、ＡＺｗＲ）は、指令所から制御すべき値として与えられるインピーダンス指令値Ｚｐと、インピーダンス検出回路ＤＺＣにより各相毎に求められたインピーダンスＺｆを入力とし、各相のインピーダンス値を指令値のＺｐに制御するためフィードバック制御を行う。
【００１６】
パルス発生回路２１０は前述したように、インピーダンス制御回路ＡＺＲからの制御演算された制御角指令値に基づきサイリスタを制御するための各相毎の点弧パルスを出力する。
【００１７】
ゲートブロック信号作成回路２２０は、前記インピーダンス検出回路ＤＺＣにより実効値へ変換された電圧Ｕと電流Ｊの値からサイリスタのゲートブロック信号Prを作成する。パルス制御回路２３０は、制御パルスをサイリスタに供給する。これらのゲートブロック信号作成回路２２０及びパルス制御回路２３０の詳細を図４及び図６に示しているが、詳細は後述する。
【００１８】
図３に従来から考えられているサイリスタで制御される直列コンデンサの系統事故時の保護シーケンスを示す。通常の制御モードから系統事故により、サイリスタで制御される直列コンデンサに過電流や過電圧が発生する（条件Ｃ１）と、サイリスタで制御される直列コンデンサを保護するためにサイリスタの全期間導通するフル導通にする。
【００１９】
フル導通の状態で過電流や過電圧が解除される（条件Ｃ２）と元の通常制御状態に戻されるが、過電流や過電圧が規定時間以上続く、例えば主保護の７０ｍｓ以上続く、またはアレスタＡｒの処理エネルギが所定レベルを超える（条件Ｃ３）場合はバイパススイッチBPSを投入する。そして過電流や過電圧が解除され、かつ事故が除去される。または事故区間の送電線が再閉路される（条件Ｃ４）と元の通常制御動作に戻るといった保護動作を各相毎に行なう。
【００２０】
ここで不平衡事故時の動作を考えると、不平衡事故により事故相は過電流または過電圧によってサイリスタはフル導通状態となり、事故相の直列コンデンサはサイリスタとリアクトルＬで短絡される。
【００２１】
一方、健全相は事故前と同様に制御動作を継続することになるが、事故相の影響を受けて直列コンデンサＣの電圧の零点（パルスの基準点）が移動したり波形歪の影響で正常な制御動作（サイリスタの点弧動作）を行なうのが難しくなる。このために誤った制御動作が系統に外乱を与えることになりかねない。
本発明では保護動作に至らない過電流または過電圧で健全相のサイリスタをゲートブロックする。
【００２２】
即ち、サイリスタを非導通状態にし、固定の直列コンデンサを挿入状態とする。更に事故除去後も或る規定時間サイリスタをゲートブロックとしておいて、その後、通常の制御動作に入る制御保護動作をとる。
【００２３】
図４は、健全相のゲートブロック信号作成回路の１相分を示す。比較器２２１は電流、比較器２２２は電圧の比較器である。比較器２２１は電流の実効値Ｊｆｘを入力とし、この値が前もって設定された基準値Ｊｓｘより大きくなったときレベル１を出力し、その他のときはレベル０である。
【００２４】
比較器２２２は、電圧の実効値Ｕｆｘを入力とし、この値が前もって設定された基準値Ｕｓｘより大きくなったときレベル１を出力し、その他のときはレベル０である。なお、高速な動作が必要なときは入力に実効値でなく電圧・電流の瞬時値Ｖ・Ｉを使ってもよく、この場合、過電流や過電圧が継続している間は比較器２２１または２２２の出力を継続期間中１にホールドさせておく必要がある。
【００２５】
タイマー回路２２３は、故障除去信号Ｃ（故障除去信号またはこれに相当する信号が得られるものとする）を入力として、この信号が１となったときに故障が除去されたことを表わし、この時点から前もって定められた期間ｔｍの間出力が１となる。ノアー回路２２４は、比較器２２１と２２１またはタイマー回路２２３のいずれかの出力が１のときは出力は０となり、すべてが０のときにのみ出力が１となる。この回路動作を図５に示す。
【００２６】
図５は、電流（電圧）の瞬時値Ｉ（Ｖ）とその実効値Ｊｆｘ（Ｕｆｘ）を示し、これらの値が規定値Ｊｓｘ（Ｕｓｘ）を超えると、時刻Ｔ１でこれが検出されて比較器２２１（または２２２）が１を出力する。このためノアー回路の出力が０となる。
【００２７】
時間Ｔ２で事故原因が除去されると、過電圧や過電流は解消されるが、タイマー回路２２３の出力が前もって定められた期間ｔｍの間１を出力し、ノアー回路２２４の出力を０に保つ。時間Ｔ３でタイマー回路２２３がリセットされるとその出力が０となり、この時点でノアー回路２２４の出力が事故前の状態の１に戻る。
【００２８】
ノアー回路２２４の出力はそのままゲートブロック信号Ｐｒｘとなる。図４の１相のゲートブロック信号作成回路は、３相分がゲートブロック信号作成回路２２０に備わっており、図２にしめすように各相毎のゲートブロック信号Ｐｒｕ，Ｐｒｖ，Ｐｒｗが作られる。
【００２９】
図６は１相分のパルス制御回路２３０を示している。記号に付けたサフィックスｘは任意の相（ｕ、ｖ、ｗ）を表わしている。パルス移相回路２３５は前記各相制御回路２００からの制御角指令値Ｃｏｎｘを入力として、直列コンデンサ両端の電圧の零点に基づき作成された基準パルスを制御角指令値Ｃｏｎｘに応じて移相する。
【００３０】
この出力パルス（ゲートパルス）をＰｕｌｘで表す。アンド回路２３６は、ゲートパルスＰｕｌと前述のゲートブロック信号Ｐｒｘを入力とする。動作はＰｒｘが１のときゲートパルスがそのまま出力され、ゲートブロック信号Ｐｒｘが０のときはゲートパルスが出力されずブロックされる。
【００３１】
ゲートブロック信号Ｐｒｘを作成するゲートブロック信号作成回路２２０によってゲートブロックされるのは事故期間中で過電流または過電圧が検出されたときから事故除去後のタイマーで定められ期間ｔｍ後までである。
【００３２】
この回路はパルス制御回路２３０の中に各相毎に備わっている。なお、ゲートブロック信号Ｐｒは、サイリスタの導通可能な前記間導通させるためのフル導通指令が優先度として高くなるように構成されており、事故相がゲートブロックされることはない。
【００３３】
なお、詳細を述べなかったが事故相の保護動作と健全相の上記動作は時間協調を取る必要があることは明らかである。
【００３４】
事故時に健全相のみにゲートブロックを行う方法を図７に示す。図７は１相分について示し、ｘは相（ｕ、ｖ、ｗ）を表している。健全相の検出は送電線電圧が事故中にも関わらず電圧の低下がないことから行える。
【００３５】
これを行うために、各相毎に送電線の電圧を検出する電圧検出手段２０５、検出された電圧値が規定値以下となったことを検出する比較器２０６からなる電圧低下検出手段を備え、この検出出力を反転する反転回路２０７の出力と前記ゲートブロック信号Ｐｒｘとのオアをオア回路２０８でとり、この出力を新たなゲートブロック信号Ｐｒｘ’とし、この信号をパルス制御回路２３０に導くことによって健全相のゲートブロックが実現できる。
【００３６】
この回路によって、不平衡事故により健全相に過電流や過電圧が検出されると、サイリスタで制御される直列コンデンサのサイリスタがゲートブロックされることになり、健全相のサイリスタで制御される直列コンデンサが誤動作することがないので、系統に外乱を与えることはなく、事故中及び事故後の安定な動作が得られる。健全相のゲートブロックの後サイリスタで制御される直列コンデンサの通常制御動作を行なうことにより確実に系統の安定性を高めることができる。
【００３７】
これらの装置により、各相インピーダンスが的確に求まり、サイリスタで制御される直列コンデンサの安定な各相インピーダンス制御が行え、各相の不平衡やバラツキを抑制することのできる。
【００３８】
【発明の効果】
不平衡事故時にサイリスタで制御される直列コンデンサの健全相の誤動作により系統が動揺するのを防止するために、健全相の過電流や過電圧を検出しサイリスタをゲートブロックするので、誤動作することがなく、事故中及び事故後の直列コンデンサの安定な動作が得られる。
【図面の簡単な説明】
【図１】本発明の対象とするサイリスタで制御される直列コンデンサの構成図である。
【図２】本発明のサイリスタで制御される直列コンデンサの各相制御保護回路である。
【図３】従来の保護シーケンス図である。
【図４】本発明のゲートブロック信号作成回路である。
【図５】本発明のゲートブロック信号作成回路の動作説明図である。
【図６】パルス制御回路の詳細図である。
【図７】健全相にのみゲートブロックを行う回路の説明図である。
【符号の説明】
１、２…交流系統、Ｃ…直列コンデンサ、Ｌ…リアクトル、Ｔｈ…サイリスタ、Ａｒ…アレスタ、ＢＰＳ…バイパススイッチ、２００…サイリスタで制御される直列コンデンサの制御装置、２０１、２０３、２０５…交流電圧検出器、２０２…交流電流検出器、２０６…比較器、２０７…反転回路、２０８…オア回路、２１０…パルス発生回路、２２０…ゲートブロック信号作成回路、２２１、２２２…比較器、２２３…タイマー回路、２２４…ノアー回路、２３０…パルス制御回路、２３５…パルス位相回路、２３６…アンド回路、ＤＺＣ…インピーダンス検出回路、ＡＺＲ…インピーダンス制御回路、Ｉ…電流の瞬時値、Ｖ…（直列コンデンサ）電圧の瞬時値、Ｖｔ…送電線電圧の瞬時値、Ｊ…電流の実効値、Ｕ…（直列コンデンサ）電圧の実効値、Ｐｒ…ゲートブロック信号。
【発明の属する技術分野】
本発明は電力系統のサイリスタで制御される直列コンデンサの制御保護装置、特に不平衡事故時に健全相を安定に運転するために好適なサイリスタで制御される直列コンデンサの制御保護装置に関する。
【０００２】
【従来の技術】
定態安定度と過渡安定度の向上に効果がある直列補償(直列コンデンサ)装置が、長距離送電の多い北欧や北・南米を中心に適用されている。しかし直列補償効果を大きくするためにその補償量を大きくすると、送電線や発電機のインダクタンスＬと直列コンデンサのキャパシタンスＣによって起こる電気的な共振周波数が商用周波数に近づき、近くに発電所がある場合にはいわゆる発電機の軸ねじれ(ＳＳＲ)現象を発生するという問題がある。
【０００３】
その対策として直列コンデンサ容量をサイリスタの位相制御により変えるサイリスタで制御される直列コンデンサ(Thyristor Controlled Series Compensator、以下ＴＣＳＣと略称する)がアメリカの電力研究所（Electrical Power Research Institute、EＲＩと略称する)中心に開発され、実際に運転計画が進められている。
【０００４】
このようなサイリスタで制御される直列コンデンサの制御方式として、不平衡事故時の安定度向上や各相送電線のインピーダンスのバラツキや負荷の不平衡を抑制するために、各相毎に制御する方法が検討されている。
【０００５】
しかし不平衡事故時に各相毎に制御演算結果に従って各相の直列コンデンサを制御しようとしても、系統が弱い場合とか系統構成によっては不平衡事故などによって健全相の位相や波形歪が発生することがあり、各相制御装置の指令に従った満足な制御が行えない場合がある。
【０００６】
特に、サイリスタで制御される直列コンデンサは送電線に直列に挿入されているため、制御保護動作を適切に行わないと制御動作が逆に系統に外乱を与える可能性がある。
【０００７】
【発明が解決しようとする課題】
本発明は、系統の不平衡事故時にも各相制御装置からの制御指令値に従った安定な制御を可能とし、系統の安定度を高めることができるサイリスタで制御される直列コンデンサの制御保護装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の一特徴は、交流送電線に直列に挿入され、そのインピーダンスを補償する直列コンデンサと、直列接続されたサイリスタとリアクトルからなる直列回路とを備え、前記直列コンデンサの容量を可変制御するために前記直列回路が前記直列コンデンサと並列接続されているサイリスタで制御される直列コンデンサの制御装置において、前記交流送電線の各相ごとに制御を行なう各相制御手段と、前記各相制御手段により各相毎に制御演算された結果に基づき前記サイリスタを制御するためのゲートパルスを出力するパルス発生手段と、ゲートパルスをゲートブロックするゲートブロック手段を備え、不平衡事故時に健全相のサイリスタを前もって規定された期間、ゲートブロックすることである。
【０００９】
【発明の実施の形態】
本発明の適用対象であるサイリスタ制御される直列コンデンサの構成例を図１に示す。図中、記号に付けたサフィックスｕ、ｖ、ｗ、ｘ、ｙ、ｚは三相交流の各相を表している。以下の説明では、一相のみ説明しているが、その他の相についても同じである。
【００１０】
発電機や負荷を含む交流系統１、２は三相送電線により連結されている。直列コンデンサＣは、それらの送電線に直列に挿入され、送電線のインピーダンスを補償する（打ち消す）。
【００１１】
リアクトルＬは、サイリスタで制御される直列コンデンサＣに並列に接続され、交流送電線のインビーダンスを打ち消す。二つのサイリスタＴｈは、リアクトルＬに流れる電流を位相制御するもので、両方向の電流を位相制御するために互いに逆並列接続されている。
【００１２】
直列コンデンサＣ、リアクトルＬ、逆並列接続されたサイリスタＴｈ、直列コンデンサＣを保護するためのアレスタＡｒ、直列コンデンサＣをバイパスするためのバイパススイッチＢＰＳによってサイリスタで制御される直列コンデンサ（ＴＣＳＣ）を構成する。これらのサイリスタで制御される直列コンデンサＴＣＳＣは、送電線の各相に接続されている。
【００１３】
サイリスタで制御される直列コンデンサの各相制御装置２００は、インピーダンス指令値Ｚｐを入力に持っている。交流電圧検出器２０１は、サイリスタで制御される直列コンデンサの両端電圧を検出する。交流電流検出器２０２は、サイリスタで制御される直列コンデンサが接続された送電線に流れる電流を検出する。パルス発生回路２１０は、制御装置からの制御演算された結果に基づいてサイリスタThを制御するための各相毎の点弧パルスを出力する。
【００１４】
図２は本発明の制御保護回路ブロックを示す詳細図である。各相毎のインピーダンス検出回路ＤＺＣは、各相のインピーダンスを演算するために、電圧検出器２０１で直列コンデンサ両端の電圧Vｕ、Ｖｖ、Ｖｗを、前記電流検出器２０２で送電線に流れる電流Iｕ、Ｉｖ、Ｉｗを検出し、各々の瞬時値を取り込む。
【００１５】
取り込まれた瞬時電圧Ｖと瞬時電流Ｉは、実効値へ変換され各相毎に電圧を電流で除算してインピーダンスＺｆが求められる。インピーダンス制御回路ＡＺＲ（ＡＺｕＲ、ＡＺｖＲ、ＡＺｗＲ）は、指令所から制御すべき値として与えられるインピーダンス指令値Ｚｐと、インピーダンス検出回路ＤＺＣにより各相毎に求められたインピーダンスＺｆを入力とし、各相のインピーダンス値を指令値のＺｐに制御するためフィードバック制御を行う。
【００１６】
パルス発生回路２１０は前述したように、インピーダンス制御回路ＡＺＲからの制御演算された制御角指令値に基づきサイリスタを制御するための各相毎の点弧パルスを出力する。
【００１７】
ゲートブロック信号作成回路２２０は、前記インピーダンス検出回路ＤＺＣにより実効値へ変換された電圧Ｕと電流Ｊの値からサイリスタのゲートブロック信号Prを作成する。パルス制御回路２３０は、制御パルスをサイリスタに供給する。これらのゲートブロック信号作成回路２２０及びパルス制御回路２３０の詳細を図４及び図６に示しているが、詳細は後述する。
【００１８】
図３に従来から考えられているサイリスタで制御される直列コンデンサの系統事故時の保護シーケンスを示す。通常の制御モードから系統事故により、サイリスタで制御される直列コンデンサに過電流や過電圧が発生する（条件Ｃ１）と、サイリスタで制御される直列コンデンサを保護するためにサイリスタの全期間導通するフル導通にする。
【００１９】
フル導通の状態で過電流や過電圧が解除される（条件Ｃ２）と元の通常制御状態に戻されるが、過電流や過電圧が規定時間以上続く、例えば主保護の７０ｍｓ以上続く、またはアレスタＡｒの処理エネルギが所定レベルを超える（条件Ｃ３）場合はバイパススイッチBPSを投入する。そして過電流や過電圧が解除され、かつ事故が除去される。または事故区間の送電線が再閉路される（条件Ｃ４）と元の通常制御動作に戻るといった保護動作を各相毎に行なう。
【００２０】
ここで不平衡事故時の動作を考えると、不平衡事故により事故相は過電流または過電圧によってサイリスタはフル導通状態となり、事故相の直列コンデンサはサイリスタとリアクトルＬで短絡される。
【００２１】
一方、健全相は事故前と同様に制御動作を継続することになるが、事故相の影響を受けて直列コンデンサＣの電圧の零点（パルスの基準点）が移動したり波形歪の影響で正常な制御動作（サイリスタの点弧動作）を行なうのが難しくなる。このために誤った制御動作が系統に外乱を与えることになりかねない。
本発明では保護動作に至らない過電流または過電圧で健全相のサイリスタをゲートブロックする。
【００２２】
即ち、サイリスタを非導通状態にし、固定の直列コンデンサを挿入状態とする。更に事故除去後も或る規定時間サイリスタをゲートブロックとしておいて、その後、通常の制御動作に入る制御保護動作をとる。
【００２３】
図４は、健全相のゲートブロック信号作成回路の１相分を示す。比較器２２１は電流、比較器２２２は電圧の比較器である。比較器２２１は電流の実効値Ｊｆｘを入力とし、この値が前もって設定された基準値Ｊｓｘより大きくなったときレベル１を出力し、その他のときはレベル０である。
【００２４】
比較器２２２は、電圧の実効値Ｕｆｘを入力とし、この値が前もって設定された基準値Ｕｓｘより大きくなったときレベル１を出力し、その他のときはレベル０である。なお、高速な動作が必要なときは入力に実効値でなく電圧・電流の瞬時値Ｖ・Ｉを使ってもよく、この場合、過電流や過電圧が継続している間は比較器２２１または２２２の出力を継続期間中１にホールドさせておく必要がある。
【００２５】
タイマー回路２２３は、故障除去信号Ｃ（故障除去信号またはこれに相当する信号が得られるものとする）を入力として、この信号が１となったときに故障が除去されたことを表わし、この時点から前もって定められた期間ｔｍの間出力が１となる。ノアー回路２２４は、比較器２２１と２２１またはタイマー回路２２３のいずれかの出力が１のときは出力は０となり、すべてが０のときにのみ出力が１となる。この回路動作を図５に示す。
【００２６】
図５は、電流（電圧）の瞬時値Ｉ（Ｖ）とその実効値Ｊｆｘ（Ｕｆｘ）を示し、これらの値が規定値Ｊｓｘ（Ｕｓｘ）を超えると、時刻Ｔ１でこれが検出されて比較器２２１（または２２２）が１を出力する。このためノアー回路の出力が０となる。
【００２７】
時間Ｔ２で事故原因が除去されると、過電圧や過電流は解消されるが、タイマー回路２２３の出力が前もって定められた期間ｔｍの間１を出力し、ノアー回路２２４の出力を０に保つ。時間Ｔ３でタイマー回路２２３がリセットされるとその出力が０となり、この時点でノアー回路２２４の出力が事故前の状態の１に戻る。
【００２８】
ノアー回路２２４の出力はそのままゲートブロック信号Ｐｒｘとなる。図４の１相のゲートブロック信号作成回路は、３相分がゲートブロック信号作成回路２２０に備わっており、図２にしめすように各相毎のゲートブロック信号Ｐｒｕ，Ｐｒｖ，Ｐｒｗが作られる。
【００２９】
図６は１相分のパルス制御回路２３０を示している。記号に付けたサフィックスｘは任意の相（ｕ、ｖ、ｗ）を表わしている。パルス移相回路２３５は前記各相制御回路２００からの制御角指令値Ｃｏｎｘを入力として、直列コンデンサ両端の電圧の零点に基づき作成された基準パルスを制御角指令値Ｃｏｎｘに応じて移相する。
【００３０】
この出力パルス（ゲートパルス）をＰｕｌｘで表す。アンド回路２３６は、ゲートパルスＰｕｌと前述のゲートブロック信号Ｐｒｘを入力とする。動作はＰｒｘが１のときゲートパルスがそのまま出力され、ゲートブロック信号Ｐｒｘが０のときはゲートパルスが出力されずブロックされる。
【００３１】
ゲートブロック信号Ｐｒｘを作成するゲートブロック信号作成回路２２０によってゲートブロックされるのは事故期間中で過電流または過電圧が検出されたときから事故除去後のタイマーで定められ期間ｔｍ後までである。
【００３２】
この回路はパルス制御回路２３０の中に各相毎に備わっている。なお、ゲートブロック信号Ｐｒは、サイリスタの導通可能な前記間導通させるためのフル導通指令が優先度として高くなるように構成されており、事故相がゲートブロックされることはない。
【００３３】
なお、詳細を述べなかったが事故相の保護動作と健全相の上記動作は時間協調を取る必要があることは明らかである。
【００３４】
事故時に健全相のみにゲートブロックを行う方法を図７に示す。図７は１相分について示し、ｘは相（ｕ、ｖ、ｗ）を表している。健全相の検出は送電線電圧が事故中にも関わらず電圧の低下がないことから行える。
【００３５】
これを行うために、各相毎に送電線の電圧を検出する電圧検出手段２０５、検出された電圧値が規定値以下となったことを検出する比較器２０６からなる電圧低下検出手段を備え、この検出出力を反転する反転回路２０７の出力と前記ゲートブロック信号Ｐｒｘとのオアをオア回路２０８でとり、この出力を新たなゲートブロック信号Ｐｒｘ’とし、この信号をパルス制御回路２３０に導くことによって健全相のゲートブロックが実現できる。
【００３６】
この回路によって、不平衡事故により健全相に過電流や過電圧が検出されると、サイリスタで制御される直列コンデンサのサイリスタがゲートブロックされることになり、健全相のサイリスタで制御される直列コンデンサが誤動作することがないので、系統に外乱を与えることはなく、事故中及び事故後の安定な動作が得られる。健全相のゲートブロックの後サイリスタで制御される直列コンデンサの通常制御動作を行なうことにより確実に系統の安定性を高めることができる。
【００３７】
これらの装置により、各相インピーダンスが的確に求まり、サイリスタで制御される直列コンデンサの安定な各相インピーダンス制御が行え、各相の不平衡やバラツキを抑制することのできる。
【００３８】
【発明の効果】
不平衡事故時にサイリスタで制御される直列コンデンサの健全相の誤動作により系統が動揺するのを防止するために、健全相の過電流や過電圧を検出しサイリスタをゲートブロックするので、誤動作することがなく、事故中及び事故後の直列コンデンサの安定な動作が得られる。
【図面の簡単な説明】
【図１】本発明の対象とするサイリスタで制御される直列コンデンサの構成図である。
【図２】本発明のサイリスタで制御される直列コンデンサの各相制御保護回路である。
【図３】従来の保護シーケンス図である。
【図４】本発明のゲートブロック信号作成回路である。
【図５】本発明のゲートブロック信号作成回路の動作説明図である。
【図６】パルス制御回路の詳細図である。
【図７】健全相にのみゲートブロックを行う回路の説明図である。
【符号の説明】
１、２…交流系統、Ｃ…直列コンデンサ、Ｌ…リアクトル、Ｔｈ…サイリスタ、Ａｒ…アレスタ、ＢＰＳ…バイパススイッチ、２００…サイリスタで制御される直列コンデンサの制御装置、２０１、２０３、２０５…交流電圧検出器、２０２…交流電流検出器、２０６…比較器、２０７…反転回路、２０８…オア回路、２１０…パルス発生回路、２２０…ゲートブロック信号作成回路、２２１、２２２…比較器、２２３…タイマー回路、２２４…ノアー回路、２３０…パルス制御回路、２３５…パルス位相回路、２３６…アンド回路、ＤＺＣ…インピーダンス検出回路、ＡＺＲ…インピーダンス制御回路、Ｉ…電流の瞬時値、Ｖ…（直列コンデンサ）電圧の瞬時値、Ｖｔ…送電線電圧の瞬時値、Ｊ…電流の実効値、Ｕ…（直列コンデンサ）電圧の実効値、Ｐｒ…ゲートブロック信号。
Claims (7)
- 交流送電線に直列に挿入され、そのインピーダンスを補償する直列コンデンサと、直列接続されたサイリスタとリアクトルからなる直列回路とを備え、前記直列コンデンサの容量を可変制御するために前記直列回路が前記直列コンデンサと並列接続されているサイリスタで制御される直列コンデンサの制御保護装置において、前記交流送電線の各相ごとに直列コンデンサの容量を可変制御する各相制御手段と、前記各相制御手段により各相毎に制御演算された結果に基づき前記サイリスタの導通制御を行うとともに、事故時に健全相のサイリスタを前もって規定された期間、その導通を阻止するサイリスタ制御器を備えることを特徴とするサイリスタで制御される直列コンデンサの制御保護装置。
- 交流送電線に直列に挿入され、そのインピーダンスを補償する直列コンデンサと、直列接続されたサイリスタとリアクトルからなる直列回路とを備え、前記直列コンデンサの容量を可変制御するために前記直列回路が前記直列コンデンサと並列接続されているサイリスタで制御される直列コンデンサの制御保護装置において、前記交流送電線の各相ごとに制御を行なう各相制御手段と、前記各相制御手段により各相毎に制御演算された結果に基づき前記サイリスタを制御するためのゲートパルスを出力するパルス発生手段と、ゲートパルスをゲートブロックするゲートブロック手段を備え、事故時に健全相のサイリスタを前もって規定された期間、ゲートブロックすることを特徴とするサイリスタで制御される直列コンデンサの制御保護装置。
- 請求項１記載のサイリスタで制御される直列コンデンサの制御保護装置において、健全相のサイリスタで制御される直列コンデンサの電流の大きさを検出する電流検出手段と、過電流が規定されたレベルを超えたことを検出する過電流検出手段とを設け、過電流が規定されたレベルを超えた場合に、健全相のサイリスタで制御される直列コンデンサのサイリスタを規定された期間、ゲートブロックするゲートブロック手段を備えたサイリスタで制御される直列コンデンサの制御保護装置。
- 請求項１記載のサイリスタで制御される直列コンデンサの制御保護装置において、健全相のサイリスタで制御される直列コンデンサの電圧の大きさを検出する電圧検出手段と、過電圧があるレベルを超えたことを検出する過電圧検出手段とを設け、過電圧が規定されたレベルを超えた場合に、健全相のサイリスタで制御される直列コンデンサのサイリスタを規定された期間、ゲートブロックするゲートブロック手段を備えたサイリスタで制御される直列コンデンサの制御保護装置。
- 請求項２または請求項３記載のサイリスタで制御される直列コンデンサの制御保護装置において、ゲートブロックする期間は、事故中で過電圧または過電流が検出された時点以降、および事故除去後規定された期間とするサイリスタで制御される直列コンデンサの制御保護装置。
- 請求項１ないし請求項４の何れか一つに記載のサイリスタで制御される直列コンデンサの制御保護装置において、サイリスタを導通可能な全期間導通状態にするフル導通指令をゲートブロック信号よりも優先させるサイリスタで制御される直列コンデンサの制御保護装置。
- 請求項１または請求項４記載のサイリスタで制御される直列コンデンサの制御保護装置において、各相毎に送電線の電圧を検出する電圧検出手段と、検出された電圧値が規定値以下となったことを検出する電圧低下検出手段とを備え、健全相の検出を事故期間中で、かつ、送電線電圧が規定値以下となっていない条件で行うサイリスタで制御される直列コンデンサの制御保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000392509A JP3926980B2 (ja) | 2000-12-25 | 2000-12-25 | サイリスタで制御される直列コンデンサの制御保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000392509A JP3926980B2 (ja) | 2000-12-25 | 2000-12-25 | サイリスタで制御される直列コンデンサの制御保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002199587A JP2002199587A (ja) | 2002-07-12 |
| JP3926980B2 true JP3926980B2 (ja) | 2007-06-06 |
Family
ID=18858487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000392509A Expired - Fee Related JP3926980B2 (ja) | 2000-12-25 | 2000-12-25 | サイリスタで制御される直列コンデンサの制御保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3926980B2 (ja) |
-
2000
- 2000-12-25 JP JP2000392509A patent/JP3926980B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002199587A (ja) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2740012C1 (ru) | Продольный компенсатор и способ управления | |
| Choi et al. | A series compensator with fault current limiting function | |
| JP3432640B2 (ja) | 変換器保護装置 | |
| EP2978094B1 (en) | Hybrid thyristor-controlled series capacitor and passive damping filter for series capacitors | |
| MXPA02003775A (es) | Rele diferencial del tipo limitador mejorado. | |
| US7605499B2 (en) | Systems and methods of dynamic reactive support for a power transmission system | |
| US5384528A (en) | Method and apparatus for recognizing defects in a triggering system of a controlled series compensator | |
| US6775117B2 (en) | Zero threshold surge suppressor | |
| US8411400B2 (en) | Method and apparatus for mitigation of dynamic overvoltage | |
| CN114977131A (zh) | 一种串并联型柔性互联开关及其配电系统和故障保护方法 | |
| KR20150136534A (ko) | 한류·조류 제어 장치 | |
| US6359422B1 (en) | Surge resistor for protecting active source of variable inductance in a power-factor correction arrangement | |
| Deotale et al. | Transient stability improvement using thyristor switched series capacitor (tssc) facts device | |
| WO1994024622A1 (en) | Turnoff thyristor controlled series compensation system | |
| Thankachen et al. | Hysteresis controller based fault current interruption using DVR | |
| JP3926980B2 (ja) | サイリスタで制御される直列コンデンサの制御保護装置 | |
| Dahiwale et al. | Review on fault management in hybrid microgrid | |
| WO2010105658A1 (en) | Method for preventing overvoltages, reactive power compensator, control system and computer program products | |
| CA1229659A (en) | Protective circuit for thyristor switches used in static var generators | |
| EP3547476B1 (en) | Overvoltage protection device of variable speed power generation system | |
| Voss et al. | Transient performance an design issues for a parallel-connected voltage sag outage compensator | |
| JP4078217B2 (ja) | 電力系統保護装置 | |
| Thankachen et al. | Flux Charge Controller for Fault Current Interruption Using DVR | |
| SATYABRAHMANI et al. | Analysis and Performance of the Dynamic Voltage Restorer as Fault Current Interrupter using Fuzzy Logic Controller | |
| JPH0833199A (ja) | コンデンサ保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |