JP3925373B2

JP3925373B2 - 多値出力回路

Info

Publication number: JP3925373B2
Application number: JP2002277759A
Authority: JP
Inventors: 永祥土橋
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2002-09-24
Filing date: 2002-09-24
Publication date: 2007-06-06
Anticipated expiration: 2022-09-24
Also published as: US20040056714A1; CN100426659C; US6882183B2; CN1485979A; JP2004120106A

Description

【０００１】
【発明の属する技術分野】
本発明は多値出力回路に係り、特に、複数レベルの信号を選択的に出力できる多値出力回路に関する。
【０００２】
【従来の技術】
図３は従来の三値出力回路の一例の回路構成図を示す。
【０００３】
従来の三値出力回路１は、ハイレベル出力回路１１、ミドルレベル出力回路１２、ローレベル出力回路１３から構成されている。
【０００４】
ハイレベル出力回路１１は、基準電圧源２１、アンプ２２、スイッチ２３を含む構成とされている。基準電圧源２１は、基準電圧Ｖref1を生成する。基準電圧源２１で生成された基準電圧Ｖref1は、アンプ２２の非反転入力端子に供給される。
【０００５】
アンプ２２は、非反転増幅回路を構成している。アンプ２２には、スイッチ２３を介して駆動電圧Ｖccが供給されている。スイッチ２３は、制御端子Ｔc1に接続されており、制御端子Ｔc1の電圧がハイレベルのときにオンし、ローレベルのときにオフする。
【０００６】
アンプ２２は、スイッチ２３がオンされた状態では動作状態となり、基準電圧Ｖref1を出力端子Ｔoutに供給する。また、アンプ２２は、スイッチ２３がオフされた状態では、非動作状態となり、出力端子Ｔoutを開放状態とする。
【０００７】
ミドルレベル出力回路１２は、基準電圧源３１、アンプ３２、スイッチ３３を含む構成とされている。基準電圧源３１は、基準電圧Ｖref1より小さいミドルレベルの基準電圧Ｖref2を生成する。基準電圧源２１で生成された基準電圧Ｖref2は、アンプ３２の非反転入力端子に供給される。
【０００８】
アンプ３２は、非反転増幅回路を構成している。アンプ３２には、スイッチ３３を介して駆動電圧Ｖccが供給されている。スイッチ３３は、制御端子Ｔc2に接続されており、制御端子Ｔc2の電圧がハイレベルのときにオンし、ローレベルのときにオフする。
【０００９】
アンプ３２は、スイッチ３３がオンされた状態では動作状態となり、基準電圧Ｖref2を出力端子Ｔoutに供給する。また、アンプ３２は、スイッチ３３がオフされた状態では、非動作状態となり、出力端子Ｔoutを開放状態とする。
【００１０】
ローレベル出力回路１３は、抵抗Ｒ１から構成される。抵抗Ｒ１は、出力端子Ｔoutと接地との間に接続されている。ローレベル出力回路１３は、ハイレベル出力回路１１及びミドルレベル出力回路１２が非動作状態となったときに、出力端子Ｔoutを接地に接続し、出力端子Ｔoutをローレベルにする。
【００１１】
図４は、従来の三値出力回路の一例の動作説明図を示す。図４（Ａ）は制御端子Ｔc1の電圧、図４（Ｂ）は制御端子Ｔc2の電圧、図４（Ｃ）は出力端子Ｔoutの電圧波形を示す。
【００１２】
期間Ｔ1で、制御端子Ｔc1の電圧がハイレベル、制御端子Ｔc2の電圧がローレベルの場合、スイッチ２３がオンし、スイッチ３３がオフする。スイッチ２３がオンすると、オペアンプ２２に駆動電圧Ｖccが印加され、基準電圧Ｖref1が出力端子Ｔoutに供給される。また、スイッチ３３がオフすると、オペアンプ３２に駆動電圧Ｖccが印加されないので、オペアンプ３２は非動作状態となる。これによって、出力端子Ｔoutには、オペアンプ２２の出力電圧Ｖref1が供給され、図４（Ｃ）に示すようにハイレベルとなる。
【００１３】
期間Ｔ2で、制御端子Ｔc1の電圧がローレベル、制御端子Ｔc2の電圧がハイレベルになると、スイッチ２３がオフ、スイッチ３３がオンする。スイッチ２３がオフすると、オペアンプ２２に駆動電圧Ｖccが供給されず、オペアンプ２２は、非動作状態となる。また、スイッチ３３がオンすると、オペアンプ３２に駆動電圧Ｖccが印加されるため、オペアンプ３２は動作状態となる。これによって、出力端子Ｔoutには、オペアンプ３２の出力電圧Ｖref2が供給され、図４（Ｃ）に示すようにミドルレベルとなる。
【００１４】
期間Ｔ3で、制御端子Ｔc1の電圧及び制御端子Ｔc2の電圧が共にローレベルになると、スイッチ２３、３３が共にオフする。スイッチ２３がオフすると、オペアンプ２２には駆動電圧Ｖccが印加されないので、オペアンプ２２は非動作状態となる。また、スイッチ３３がオフすると、オペアンプ３２には駆動電圧Ｖccが印加されないので、オペアンプ３２は非動作状態となる。このため、出力端子Ｔoutには、ハイレベル出力回路１１及びミドルレベル出力回路１２のいずれからも電圧が供給されないので、抵抗Ｒ1を介して接地された状態となり、図４（Ｃ）に示すようにローレベルとなる。
【００１５】
以上のようにして、出力レベルをハイ、ミドル、ローの３つのレベルを選択的に出力していた。
【００１６】
このような３値出力回路として、上記のような回路が従来、知られていた。ただし、上記のような３値出力回路に相当する技術文献は発見し得なかった。
【００１７】
【発明が解決しようとする課題】
しかるに、従来の三値出力回路は、ハイレベルを出力するためのハイレベル出力回路１１、ミドルレベルを出力するためのミドルレベル出力回路１２、ローレベルを出力するためのローレベル出力回路１３の３つの回路が必要であったため、回路構成が複雑になるなどの問題点があった。
【００１８】
本発明は上記の点に鑑みてなされたもので、回路構成を簡略化できる多値出力回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、一定の入力電圧を増幅して出力する増幅回路（１１２）と、増幅回路（１１２）の増幅率（α）を切り換えるスイッチ手段（１１３、１１４）とを有し、増幅回路（１１２）は演算増幅回路（１２１）と、演算増幅回路（１２１）の非反転入力端子に基準電圧を印加する基準電圧源（１１１）と、演算増幅回路（１２１）の出力端子と反転入力端子との間に接続された第１抵抗（Ｒｆ）と、演算増幅回路（１２１）の反転入力端子に一端が接続された第２抵抗（Ｒｓ）とを有し、第１抵抗（Ｒｆ）と第２抵抗（Ｒｓ）との比に応じた増幅率（α）で基準電圧を非反転増幅して出力し、スイッチ手段（１１３、１１４）は第２抵抗（Ｒｓ）の他端と所定電圧（ＧＮＤ）との間に接続された第１スイッチ（１１４）と、演算増幅回路（１２１）への駆動電圧（Ｖｃｃ）の供給をスイッチングする第２スイッチ（１１３）とを有し、第１スイッチ（１１４）と第２スイッチ（１１３）との切り換えの組み合わせにより異なるレベルの信号を選択的に出力可能としたことを特徴とする。
【００２０】
本発明によれば、増幅回路（１１２）の増幅率（α）をスイッチ手段（１１３、１１４）により切り換えることにより異なるレベルの信号を選択的に出力する構成としたため、各レベル毎に回路を設ける必要がないので、簡単な構成で多値出力回路を実現できる。
【００２１】
また、本発明の増幅回路（１１２）は、第２スイッチ（１１３）がオンの場合に、第１スイッチ（１１４）がオフのとき出力をハイレベル出力とし、第１スイッチ（１１４）がオンのとき出力をミドルレベル出力とすることを特徴とする。
【００２２】
さらに、本発明の増幅回路（１１２）は第２スイッチ（１１３）がオフの場合に、第１スイッチ（１１４）がオンのとき出力をローレベル出力とし、第１スイッチ（１１４）がオフのとき出力をハイインピーダンス状態とすることを特徴とする。
【００２３】
また、本発明の第１抵抗（ R ｆ）及び第２抵抗（Ｒｓ）は、増幅回路（１１２）の増幅率（α）を設定するとともに、ローレベル時の出力抵抗として作用することを特徴とする。
【００２４】
本発明によれば、一定の入力電圧を増幅して出力する増幅回路（１１２）と、増幅回路（１１２）の増幅率（α）を切り換えるスイッチ手段（１１３、１１４）とを設け、増幅回路（１１２）に演算増幅回路（１２１）と、演算増幅回路（１２１）の非反転入力端子に基準電圧を印加する基準電圧源（１１１）と、演算増幅回路（１２１）の出力端子と反転入力端子との間に接続された第１抵抗（Ｒｆ）と、演算増幅回路（１２１）の反転入力端子に一端が接続された第２抵抗（Ｒｓ）を設け、第１抵抗（Ｒｆ）と第２抵抗（Ｒｓ）との比に応じた増幅率（α）で基準電圧を非反転増幅して出力する構成とし、スイッチ手段（１１３、１１４）を第２抵抗（Ｒｓ）の他端と所定電圧（ＧＮＤ）との間に接続された第１スイッチ（１１４）と、演算増幅回路（１２１）への駆動電圧（Ｖｃｃ）の供給をスイッチングする第２スイッチ（１１３）とから構成し、、第１スイッチ（１１４）と第２スイッチ（１１３）との切り換えの組み合わせにより異なるレベルの信号を選択的に出力することにより、出力をハイレベル・ミドルレベル・ローレベルの多値に切り換えることが可能となる。
【００２６】
さらに、本発明によれば、第１抵抗（Ｒｆ）及び第２抵抗（Ｒｓ）を、増幅回路（１１２）の増幅率（α）を設定するために用いるとともに、出力抵抗として作用させることにより、素子数の増加を抑制できる。
【００２７】
なお、上記参照符号は、あくまでも参考であり、特許請求の範囲を制限するものではない。
【００２８】
【発明の実施の形態】
ここでは、多値出力回路の一実施例として三値出力回路について説明する。
【００２９】
図１は本発明の一実施例の回路構成図を示す。
【００３０】
本実施例の三値出力回路１００は、基準電圧源１１１、増幅回路１１２、スイッチ１１３、１１４から構成される。
【００３１】
基準電圧源１１１は、基準電圧Ｖref0を生成する。基準電圧源１１１で生成された基準電源Ｖref0は、増幅回路１１２に供給される。
【００３２】
増幅回路１１２は、オペアンプ１２１、抵抗Ｒf、Ｒsから構成され、非反転増幅回路を構成している。基準電圧源１１１で生成された基準電圧Ｖref0は、オペアンプ１２１の非反転入力端子に供給される。抵抗Ｒfは、帰還抵抗であり、オペアンプ１２１の出力端子と、反転入力端子との間に接続されている。抵抗Ｒsは、一端がオペアンプ１２１の反転入力端子に接続され、他端がスイッチ１１４を介して接地されている。また、オペアンプ１２１には、スイッチ１１３を介して駆動電圧Ｖccが供給されている。
【００３３】
スイッチ１１３は、オペアンプ１２１への駆動電圧Ｖccの供給をスイッチング制御するスイッチである。スイッチ１１３は、例えば、ＮＰＮトランジスタＱ１から構成されている。トランジスタＱ１は、ベースが制御端子Ｔc1に接続されており、制御端子Ｔc1がハイレベルのとき、オンしてオペアンプ１２１に駆動電圧Ｖccを印加し、制御端子Ｔc1がローレベルのとき、オフしてオペアンプ１２１への駆動電圧Ｖccの供給を停止する。
【００３４】
スイッチ１１４は、抵抗Ｒsの接地への接続をスイッチング制御するスイッチである。スイッチ１１４は、例えば、ＮＰＮトランジスタＱ２から構成されている。トランジスタＱ２は、ベースが制御端子Ｔc2に接続されており、制御端子Ｔc2がハイレベルのとき、オンして抵抗Ｒsの他端を接地に接続し、制御端子Ｔc2がローレベルのとき、オフして抵抗Ｒsの他端を開放状態にする。
【００３５】
抵抗Ｒf、Ｒsは、例えば、
Ｒf＝Ｒs
に設定されている。
【００３６】
したがって、増幅回路１１２の増幅率αは、
α＝（Ｒf＋Ｒs）／Ｒs＝２Ｒs／Ｒs＝２
で求められる。
【００３７】
これによって、ミドルレベルは、ハイレベルの１／２となる。抵抗Ｒf、Ｒsの比を変えることにより、ミドルレベル及びハイレベルを自在に設定することができる。
【００３８】
また、抵抗Ｒf、Ｒsは、増幅回路１１２が動作状態の時には増幅率αを設定するように作用するが、ローレベルを出力するとき、すなわち、増幅回路１１２が非動作状態であり、スイッチ１１４がオン状態のときには、出力端子Ｔoutと接地との間に接続され、出力用抵抗として作用する。
【００３９】
次に、本実施例の三値出力回路１００の動作を説明する。
【００４０】
図２は、本発明の一実施例の動作説明図を示す。図２（Ａ）は制御端子Ｔc1の電圧、図２（Ｂ）は制御端子Ｔc2の電圧、図２（Ｃ）は出力端子Ｔoutの電圧波形を示す。
【００４１】
期間Ｔ11で、制御端子Ｔc1の電圧及び制御端子Ｔc2の電圧が共にハイレベルの場合、スイッチ１１３、１１４が共にオンする。スイッチ１１３がオンすると、オペアンプ１２１に駆動電圧Ｖccが印加され、増幅回路１１２が動作状態となる。
【００４２】
また、スイッチ１１４がオンすると、抵抗Ｒsが接地に接続されるので、増幅回路１１２の増幅率αは２倍となる。したがって、基準電圧源１１１で生成される基準電圧Ｖref0の２倍の電圧（２×Ｖref0）が出力端子Ｔoutから出力される。これによって、出力端子Ｔoutの出力レベルは、図２（Ｃ）に示すようにハイレベルとなる。
【００４３】
期間Ｔ12で、制御端子Ｔc1の電圧がハイレベル、制御端子Ｔc2の電圧がローレベルになると、スイッチ１１３がオン、スイッチ１１４がオフする。スイッチ１１３がオンすると、オペアンプ１２１に駆動電圧Ｖccが印加され、増幅回路１１２が動作状態となる。また、スイッチ１１４がオフすると、抵抗Ｒsの他端が開放状態となる。これによって、増幅回路１１２の増幅率αは１倍となる。したがって、基準電圧源１１１で生成される基準電圧Ｖref0の１倍の電圧Ｖref0が出力端子Ｔoutから出力される。これによって、出力端子Ｔoutの出力レベルは、図２（Ｃ）に示すようにミドルレベルとなる。
【００４４】
期間Ｔ13で、制御端子Ｔc1の電圧がローレベル、制御端子Ｔc2の電圧がハイレベルになると、スイッチ１１３がオフ、スイッチ１１４がオンする。スイッチ１１３がオフすると、オペアンプ１２１には駆動電圧Ｖccが印加されないので、増幅回路１１２は非動作状態となる。また、スイッチ１１４がオンすると、抵抗Ｒsの他端が接地に接続された状態となる。これによって、出力端子Ｔoutが抵抗Ｒf及び抵抗Ｒsを介して接地に接続された状態となり、出力端子Ｔoutは接地レベルとなる。これによって、出力端子Ｔoutの出力レベルは、図２（Ｃ）に示すようにローレベルとなる。
【００４５】
また、期間Ｔ14で、制御端子Ｔc1の電圧、及び、制御端子Ｔc2の電圧が共にローレベルになると、スイッチ１１３、１１４が共にオフする。スイッチ１１３がオフすると、オペアンプ１２１には駆動電圧Ｖccが印加されないので、増幅回路１１２は非動作状態となる。また、スイッチ１１４がオフすると、抵抗Ｒsの他端が開放状態となる。これによって、出力端子Ｔoutが開放状態となり、出力端子Ｔoutの出力インピーダンスは、ハイインピーダンス状態となる。
【００４６】
以上のように、本実施例によれば、増幅回路１１２の増幅率（α）をスイッチ１１３、１１４により切り換え、異なるレベルの信号を選択的に出力する構成とすることにより、各レベル毎に回路を設ける必要がないので、簡単な構成で三値出力回路１００を実現できる。
【００４７】
また、ローレベル時には、オペアンプ１２１を非動作状態とし、抵抗Ｒf、Ｒsを介して接地することにより、ローレベル時の出力抵抗をオペアンプ１２１の増幅率設定用の抵抗Ｒf、Ｒsと共用できるため、不要な素子数増加を行うことなく三値出力回路１００を実現できる。
【００４８】
また、スイッチ１１３、１１４を共にオフすることにより、必要に応じて出力端子Ｔoutをハイインピーダンス状態にできる。
【００４９】
なお、本実施例では、説明を簡単にするために多値出力回路として三値出力回路を例に説明を行ったが、抵抗及びスイッチを増加させることにより三値以上のレベルを出力させることも可能である。
【００５０】
【発明の効果】
上述の如く、本発明によれば、増幅回路の増幅率をスイッチ手段により切り換えることにより異なるレベルの信号を選択的に出力する構成としたため、各レベル毎に回路を設ける必要がないので、簡単な構成で多値出力回路を実現できる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の動作説明図である。
【図３】従来の一例の回路構成図である。
【図４】従来の一例の動作説明図である。
【符号の説明】
１００三値出力回路、１１１基準電圧源、１１２増幅回路
１１３、１１４スイッチ、１２１オペアンプ
Ｒf、Ｒs 抵抗、Ｑ１、Ｑ２トランジスタ
Ｔc1、Ｔc2 制御端子、Ｔout 出力端子

Claims

一定の入力電圧を増幅して出力する増幅回路と、
前記増幅回路の増幅率を切り換えるスイッチ手段とを有し、
前記増幅回路は、演算増幅回路と、
前記演算増幅回路の非反転入力端子に基準電圧を印加する基準電圧源と、
前記演算増幅回路の出力端子と反転入力端子との間に接続された第１抵抗と、前記演算増幅回路の反転入力端子に一端が接続された第２抵抗とを有し、前記第１抵抗と前記第２抵抗との比に応じた増幅率で前記基準電圧を非反転増幅して出力し、
前記スイッチ手段は、前記第２抵抗の他端と所定電圧との間に接続された第１スイッチと、
前記演算増幅回路への駆動電圧の供給をスイッチングする第２スイッチとを有し、
前記第１スイッチと前記第２スイッチとの切り換えの組み合わせにより異なるレベルの信号を選択的に出力可能としたことを特徴とする多値出力回路。
前記増幅回路は、前記第２スイッチがオンの場合に、前記第１スイッチがオフのとき出力をハイレベル出力とし、前記第１スイッチがオンのとき出力をミドルレベル出力とすることを特徴とする請求項１記載の多値出力回路。
前記増幅回路は、前記第２スイッチがオフの場合に、前記第１スイッチがオンのとき出力をローレベル出力とし、前記第１スイッチがオフのとき出力をハイインピーダンス状態とすることを特徴とする請求項１又は２記載の多値出力回路。
前記第１抵抗及び前記第２抵抗は、前記増幅回路の増幅率を設定するとともに、前記ローレベル時の出力抵抗として作用することを特徴とする請求項１記載の多値出力回路。