JP3918192B2 - データ処理装置および方法、プログラム、並びに記録媒体 - Google Patents

データ処理装置および方法、プログラム、並びに記録媒体 Download PDF

Info

Publication number
JP3918192B2
JP3918192B2 JP2004221242A JP2004221242A JP3918192B2 JP 3918192 B2 JP3918192 B2 JP 3918192B2 JP 2004221242 A JP2004221242 A JP 2004221242A JP 2004221242 A JP2004221242 A JP 2004221242A JP 3918192 B2 JP3918192 B2 JP 3918192B2
Authority
JP
Japan
Prior art keywords
data
tap
image processing
coefficient
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004221242A
Other languages
English (en)
Other versions
JP2005020767A (ja
Inventor
哲二郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004221242A priority Critical patent/JP3918192B2/ja
Publication of JP2005020767A publication Critical patent/JP2005020767A/ja
Application granted granted Critical
Publication of JP3918192B2 publication Critical patent/JP3918192B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、データ処理装置および方法、プログラム、並びに記録媒体に関し、特に、例えば、テレビジョン受像機を、追加的に高機能化することができるようにするデータ処理装置および方法、プログラム、並びに記録媒体に関する。
例えば、テレビジョン受像機においては、テレビジョン放送信号が受信され、テレビジョン放送番組としての画像が表示されるとともに、その画像に付随する音声が出力される。
ところで、近年においては、テレビジョン受像機におけるＹ／Ｃ分離処理その他の各種の信号処理は、急速に高機能化しており、より高機能の信号処理を行うテレビジョン受像機が、次々に開発、販売されている。
しかしながら、従来においては、ユーザが所有しているテレビジョン受像機よりも高機能の信号処理を行うテレビジョン受像機が販売された場合には、ユーザは、テレビジョン受像機を買い換えない限り、その高機能を享受することができなかった。
一方、例えば、コンピュータにおいては、画像処理ボードや音声処理ボード等の、所定の機能を有するボードの装着が可能となっており、例えば、テレビジョン放送を受信してＭＰＥＧエンコードを行う画像処理ボードを、コンピュータに装着することで、そのコンピュータにおいては、テレビジョン放送番組を、リアルタイムで、ＭＰＥＧエンコードしながら録画することが可能となる。
そこで、テレビジョン受像機も、コンピュータと同様に、新たな機能を追加するためのボードを装着可能なように構成することが考えられる。この場合、ユーザは、新たな機能の信号処理を行うボードを購入し、自身が所有するテレビジョン受像機に装着することで、テレビジョン受像機自体を買い換えなくても、新たな機能を享受することが可能となる。
しかしながら、ある機能の信号処理を行うボードの販売後に、その機能をより高機能化した信号処理を行うボードが新たに販売された場合には、前に販売されたボードは不要になる。
従って、上述したように、信号処理が急速に高機能化している現在においては、ある機能のボードが販売されても、すぐに、より高機能のボードが販売されることから、ユーザがボードを購入しようとするインセンティブが働きにくくなることになる。
一方、あるボードの機能を享受するために、それ以前に販売されたボードが必要であれば、即ち、以前に販売されたボードに、新たに販売されたボードを追加することによって、テレビジョン受像機の機能が、追加的に高機能化されるのであれば、ユーザがボードを購入しようとするインセンティブが働きやすくなる。
本発明は、このような状況に鑑みてなされたものであり、テレビジョン受像機等を、追加的に高機能化することができるようにするものである。
本発明のデータ処理装置は、第１乃至第Ｎの記憶装置が装着される着脱手段と、着脱手段に装着された第１乃至第Ｎ'（≦Ｎ）の記憶装置のうちの１または複数の記憶装置の生成情報と、所定のパラメータとを用いた演算処理によるタップ係数の生成を制御するタップ係数生成制御手段と、第１乃至第Ｎ'の記憶装置それぞれに対するデータの入出力ルートを設定する入出力ルート設定手段と、入出力ルート設定手段において設定された入出力ルートにしたがって、第１乃至Ｎ'の記憶手段のうちの１つの記憶装置から他の１つの記憶装置へのデータの供給を制御するデータ供給制御手段とを備え、第１乃至第Ｎ'の記憶装置それぞれは、他の記憶装置が装着されている場合と装着されていない場合とで、異なるタップ係数を生成するように制御されることを特徴とする。
１つの記憶装置には、タップ係数の種となる係数種データを、生成情報として記憶させ、他の１つの記憶装置には、１つの記憶装置に記憶された係数種データを用いて自身の係数種データを生成可能な情報を、生成情報として記憶させ、タップ係数生成制御手段には、１つの記憶装置に記憶された係数種データと、他の１つの記憶装置に記憶された生成情報とを用いて、他の１つの記憶装置自身の係数種データを生成させ、その係数種データからタップ係数を生成するように、他の１つの記憶装置を制御させることができる。
他の１つの記憶装置には、自身の係数種データと、１つの記憶装置における係数種データとの差分を、生成情報として記憶させ、タップ係数生成制御手段には、１つの記憶装置における係数種データと、他の１つの記憶装置に記憶された生成情報とを加算することにより、自身の係数種データを生成させ、その係数種データからタップ係数を生成するように、他の１つの記憶装置を制御させることができる。
本発明のデータ処理方法は、着脱手段に装着された第１乃至第Ｎ'（≦Ｎ）の記憶装置のうちの１または複数の記憶装置の生成情報と、所定のパラメータとを用いた演算処理によるタップ係数の生成を制御するタップ係数生成制御ステップと、第１乃至第Ｎ'の記憶装置それぞれに対するデータの入出力ルートを設定する入出力ルート設定ステップと、入出力ルート設定ステップにおいて設定された入出力ルートにしたがって、第１乃至Ｎ'の記憶手段のうちの１つの記憶装置から他の１つの記憶装置へのデータの供給を制御するデータ供給制御ステップとを備え、第１乃至第Ｎ'の記憶装置それぞれは、他の記憶装置が装着されている場合と装着されていない場合とで、異なるタップ係数を生成するように制御されることを特徴とする。
本発明の記録媒体に記録されているプログラムは、着脱手段に装着された第１乃至第Ｎ'（≦Ｎ）の記憶装置のうちの１または複数の記憶装置の生成情報と、所定のパラメータとを用いた演算処理によるタップ係数の生成を制御するタップ係数生成制御ステップと、第１乃至第Ｎ'の記憶装置それぞれに対するデータの入出力ルートを設定する入出力ルート設定ステップと、入出力ルート設定ステップにおいて設定された入出力ルートにしたがって、第１乃至Ｎ'の記憶手段のうちの１つの記憶装置から他の１つの記憶装置へのデータの供給を制御するデータ供給制御ステップとを備え、第１乃至第Ｎ'の記憶装置それぞれは、他の記憶装置が装着されている場合と装着されていない場合とで、異なるタップ係数を生成するように制御されることを特徴とする。
本発明のプログラムは、着脱手段に装着された第１乃至第Ｎ'（≦Ｎ）の記憶装置のうちの１または複数の記憶装置の生成情報と、所定のパラメータとを用いた演算処理によるタップ係数の生成を制御するタップ係数生成制御ステップと、第１乃至第Ｎ'の記憶装置それぞれに対するデータの入出力ルートを設定する入出力ルート設定ステップと、入出力ルート設定ステップにおいて設定された入出力ルートにしたがって、第１乃至Ｎ'の記憶手段のうちの１つの記憶装置から他の１つの記憶装置へのデータの供給を制御するデータ供給制御ステップとを備え、第１乃至第Ｎ'の記憶装置それぞれは、他の記憶装置が装着されている場合と装着されていない場合とで、異なるタップ係数を生成するように制御される処理をコンピュータに実行させることを特徴とする。
本発明においては、着脱手段に装着された第１乃至第Ｎ'（≦Ｎ）の記憶装置のうちの１または複数の記憶装置の生成情報と、所定のパラメータとを用いた演算処理によるタップ係数の生成が制御され、第１乃至第Ｎ'の記憶装置それぞれに対するデータの入出力ルートが設定され、設定された入出力ルートにしたがって、第１乃至Ｎ'の記憶手段のうちの１つの記憶装置から他の１つの記憶装置へのデータの供給が制御される。また、第１乃至第Ｎ'の記憶装置それぞれは、他の記憶装置が装着されている場合と装着されていない場合とで、異なるタップ係数を生成するように制御される。
本発明によれば、装置の機能を、追加的に高機能化することができる。
以下に本発明の実施の形態を説明するが、請求項に記載の構成要件と、発明の実施の形態における具体例との対応関係を例示すると、次のようになる。この記載は、請求項に記載されている発明をサポートする具体例が、発明の実施の形態に記載されていることを確認するためのものである。従って、発明の実施の形態中には記載されているが、構成要件に対応するものとして、ここには記載されていない具体例があったとしても、そのことは、その具体例が、その構成要件に対応するものではないことを意味するものではない。逆に、具体例が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その具体例が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
請求項１に記載のデータ処理装置は、
第１のデータを、その第１のデータよりも高品質の第２のデータに変換するデータ変換処理を行うための所定のクラスごとのタップ係数を生成するための生成情報を記憶する第１乃至第Ｎの記憶装置が着脱可能なデータ処理装置において、
前記第１乃至第Ｎの記憶装置が装着される着脱手段（例えば、図３のスロット１２1乃至１２6）と、
前記着脱手段に装着された前記第１乃至第Ｎ'（≦Ｎ）の記憶装置のうちの１または複数の記憶装置の前記生成情報と、所定のパラメータとを用いた演算処理による前記タップ係数の生成を制御するタップ係数生成制御手段（例えば、図７のステップＳ５の処理を実行するインタフェースコントローラ８１）と、
前記第１乃至第Ｎ'の記憶装置それぞれに対するデータの入出力ルートを設定する入出力ルート設定手段（例えば、図７のステップＳ６の処理を実行するインタフェースコントローラ８１）と、
前記入出力ルート設定手段において設定された前記入出力ルートにしたがって、前記第１乃至Ｎ'の記憶手段のうちの１つの記憶装置から他の１つの記憶装置へのデータの供給を制御するデータ供給制御手段（例えば、図５のカードインタフェース８３）と
を備え、
前記第１乃至第Ｎ'の記憶装置それぞれは、他の記憶装置が装着されている場合と装着されていない場合とで、異なる前記タップ係数を生成するように制御される
ことを特徴とする。
以下、図を参照して、本発明の実施の形態について説明する。
図１は、本発明を適用したテレビジョン受像機の一実施の形態の外観構成例を示している。
図１の実施の形態において、テレビジョン受像機は、本体１とリモコン（リモートコントローラ）２から構成されている。
本体１の正面には、ＣＲＴ(Cathod Ray Tube)１１が設けられており、ＣＲＴ１１には、例えば、テレビジョン放送番組等の画像が表示される。
また、本体１の下部には、６つのスロット１２1乃至１２6が設けられている。スロット１２iには、画像処理カード１３jを着脱することができるようになっている。
なお、図１の実施の形態では、６つのスロット１２1乃至１２6のうちのスロット１２1には、いわばデフォルトの画像処理カード１３1が既に装着されており、さらに、そのスロット１２1は、そこに最初から装着されている画像処理カード１３1を容易に抜き差しすることができないように、カバーで覆われている。
また、図１の実施の形態では、６つのスロット１２1乃至１２6が設けられているが、スロット数は、６スロットに限定されるものではなく、５スロット以下や７スロット以上とすることが可能である。
画像処理カード１３は、テレビジョン受像機の本体１に機能を付加していくことができるＩＣ(Integrated Curcuit)カードまたはメモリカードで、スロット１２iに装着することで、ユーザに、後述するような各種の機能を提供する。
ここで、画像処理カード１３としては、例えば、PCMCIA(Personal Computer Memory Card International Association)等の既存の規格に準拠したものを採用することができる。但し、画像処理カード１３としては、独自規格のものを採用することも可能である。
リモコン２は、本体１における受信チャンネルや音量の変更その他を指示を与えるときに操作される。そして、リモコン２は、その操作に対応した赤外線を出射し、本体１では、この赤外線が受光され、リモコン２の操作に対応した処理が行われる。
なお、リモコン２としては、赤外線の他、例えば、Bluetooth（商標）等の電波を出射するものを採用することが可能である。
次に、図２は、図１の本体１の背面を示している。
本体１の背面には、図示せぬアンテナ（に接続されたケーブル）が接続されるアンテナ端子２１、本体１に画像および音声を入力する入力端子２２、並びに本体１から画像および音声を出力する出力端子２３が設けられている。
なお、図１の実施の形態において、本体１の正面に設けたスロット１２1乃至１２6は、図２に示すように、本体１の背面に設けるようにすることが可能である。
また、スロット１２1乃至１２6は、そのすべてを、本体１の正面または背面のうちのいずれか一方に設けるのではなく、一部を正面に、残りを背面に、それぞれ設けるようにすることが可能である。
さらに、本実施の形態では、画像処理カード１３jをＰＣＭＣＩＡカードのように構成するようにしたが、画像処理カード１３jは、その他、例えば、コンピュータの増設メモリなどで採用されているＰＣＩ(Peripheral Component Interconnect)カードのように構成することが可能である。この場合、スロット１２iは、ＰＣＩカードを装着することのできるコネクタのように構成する必要がある。
次に、図３は、図１の本体１の電気的構成例を示している。
チューナ３１には、アンテナ端子２１から、図示せぬアンテナで受信された受信信号が供給されるようになっており、チューナ３１は、コントローラ３７の制御の下、所定のチャンネルのテレビジョン放送信号を検波、復調し、Ａ／Ｄ(Analog/Digital)変換器３２に供給する。
Ａ／Ｄ変換器３２は、チューナ３１からのテレビジョン放送信号をＡ／Ｄ変換し、そのＡ／Ｄ変換結果のうちの画像データを、Ｙ／Ｃ分離部３３に供給する。
ここで、Ａ／Ｄ変換器３２は、テレビジョン放送信号のうちの音声データも出力するが、この音声データは、図示せぬスピーカに供給されて出力される。
Ｙ／Ｃ分離部３３は、Ａ／Ｄ変換器３２からの画像データについて、Ｙ／Ｃ分離を行い、セレクタ３４に供給する。セレクタ３４は、コントローラ３７の制御にしたがい、Ｙ／Ｃ分離部３３から供給される画像データ、または入力端子２２から供給される画像データのうちのいずれか一方を選択し、フレームメモリ３５に供給する。
フレームメモリ３５は、セレクタ３４から供給される画像データを記憶し、そのまま、出力端子２３およびマトリクス変換部３６に供給する。あるいは、また、フレームメモリ３５は、セレクタ３４から供給される画像データを記憶し、その記憶した画像データを、画像処理インタフェース４０に供給する。さらに、フレームメモリ３５は、画像処理インタフェース４０から供給される、所定の画像処理が施された画像データを記憶し、出力端子２３およびマトリクス変換部３６に供給する。
なお、フレームメモリ３５は、例えば、１フレーム（またはフィールド）分の画像データを記憶することのできる、少なくとも第１乃至第４のバンクを有している。そして、フレームメモリ３５では、第１と第２のバンクに、交互に、セレクタ３４からの画像データが書き込まれるとともに、その第１と第２のバンクのうちの、セレクタ３４からの画像データの書き込みが行われていない方のバンクから、画像データが読み出され、画像処理インタフェース４０に供給される。さらに、フレームメモリ３５では、第３と第４のバンクに、交互に、画像処理インタフェース４０が出力する画像データが書き込まれるとともに、その第３と第４のバンクのうち、画像処理インタフェース４０からの画像データの書き込みが行われていない方のバンクから、画像データが読みされ、マトリクス変換部３６に供給される。
フレームメモリ３５では、例えば、上述のようなバンク切り換えが行われることによって、セレクタ３４から供給される画像データの記憶、画像処理インタフェース４０への画像データの読み出し、画像処理インタフェース４０からの画像データの書き込み、およびマトリクス変換部３６への画像データの読み出しをリアルタイムで行うことができるようになっている。
マトリクス変換部３６は、フレームメモリ３５から供給される画像データを、ＲＧＢ(Red,Green,Blue)の画像データに変換し、Ｄ／Ａ変換して出力する。マトリクス変換部３６が出力する画像データは、ＣＲＴ１１に供給されて表示される。
コントローラ３７は、ＣＰＵ(Central Processing Unit)３７Ａ，ＥＥＰＲＯＭ(Electrically Erasable Programable Read Only Memory)３７Ｂ，ＲＡＭ(Random Access Memory)３７Ｃなどから構成され、チューナ３１や、セレクタ３４，通信インタフェース３８、および画像処理インタフェース４０などを制御する。
即ち、ＣＰＵ３７Ａ、ＥＥＰＲＯＭ３７Ｂに記憶されているプログラムにしたがって各種の処理を実行し、これにより、例えば、チューナ３１や、セレクタ３４、通信インタフェース３８、および画像処理インタフェース４０を制御する。また、ＣＰＵ３７Ａは、ＩＲ(Infrared Ray)インタフェース３９から供給されるコマンドに対応した処理を実行する。さらに、ＣＰＵ３７Ａは、通信インタフェース３８を制御することにより、電話回線等を通じて、図示せぬサーバにアクセスし、バージョンアップされたプログラムや必要なデータを取得する。
ＥＥＰＲＯＭ３７Ｂは、電源オフ後も保持しておきたいデータやプログラムを記憶する。なお、ＥＥＰＲＯＭ３７Ｂに記憶されたデータやプログラムは、そこに上書きすることで、バージョンアップすることができる。
ＲＡＭ３７Ｃは、ＣＰＵ３７Ａの動作上必要なデータやプログラムを一時記憶する。
通信インタフェース３８は、例えば、アナログモデムや、ＡＤＳＬ(Asymmetric Digital Subscriber Line)モデム、ＤＳＵ(Digital Service Unit)およびＴＡ(Terminal Adapter)、ＬＡＮ(Local Area Network)カードなどで構成され、コントローラ３７の制御の下、電話回線その他の通信回線を介しての通信制御を行う。
ＩＲインタフェース３９は、リモコン２からの赤外線を受光して光電変換し、対応する電気信号を、コントローラ３７に供給する。
画像処理インタフェース４０は、画像処理カード１３1乃至１３6が装着されるスロット１２1乃至１２6を有しており、そのスロット１２iに装着された画像処理カード１３jとともに、フレームメモリ３５に記憶された画像データに対して、後述するような画像処理（データ変換処理）を施す。
なお、図３の実施の形態では、画像処理カード１３iが、スロット１２iに装着されるようになっているが、画像処理カード１３iは、６つのスロット１２1乃至１２6のうちの任意のスロットに装着することが可能である。但し、本実施の形態では、説明を簡単にするため、画像処理カード１３iは、スロット１２iに装着されるものとする。
また、本実施の形態では、画像処理インタフェース４０には、６つのスロット１２1乃至１２6が設けられており、従って、６種類の画像処理カード１３1乃至１３6を装着することができるようになっている。図３の実施の形態では、スロット１２1乃至１２3に、３種類の画像処理カード１３1乃至１３3がそれぞれ装着されている。
さらに、本実施の形態では、スロット１２i内部には、所定の端子が設けられており、この端子と、画像処理カード１３iとが物理的に接触することで、画像処理カード１３iと、画像処理インタフェース４０とが電気的に接続され、それらの間で各種のデータがやりとりされる。但し、画像処理カード１３iと、画像処理インタフェース４０との間のデータのやりとりは、その他、無線通信によって行うようにすることも可能である。
次に、図４は、リモコン２の構成例を示す平面図である。
セレクトボタンスイッチ５１は、上下左右方向の４つの方向の他、その中間の４つの斜め方向の合計８個の方向に操作（方向操作）することができる。さらに、セレクトボタンスイッチ５１は、リモコン２の上面に対して垂直方向にも押下操作（セレクト操作）することができる。メニューボタンスイッチ５４は、本体１のＣＲＴ１１に、各種の設定や、所定の処理を行うことを指令するコマンドの入力を行うためのメニュー画面を表示させるときに操作される。
ここで、メニュー画面が表示された場合には、そのメニュー画面における項目等を指示するカーソルが、ＣＲＴ１１に表示される。このカーソルは、セレクトボタンスイッチ５１を方向操作することで、その操作に対応する方向に移動する。また、カーソルが、所定の項目上の位置にあるときに、セレクトボタンスイッチ５１がセレクト操作されると、その項目の選択が確定される。なお、メニューには、アイコンを表示させることが可能であり、セレクトボタンスイッチ５１は、アイコンをクリックするときも、セレクト操作される。
イグジットボタンスイッチ５５は、メニュー画面から元の通常の画面に戻る場合などに操作される。
ボリウムボタンスイッチ５２は、ボリウムをアップまたはダウンさせるときに操作される。チャンネルアップダウンボタンスイッチ５３は、受信する放送チャンネルの番号を、アップまたはダウンするときに操作される。
０乃至９の数字が表示されている数字ボタン（テンキー）スイッチ５８は、表示されている数字を入力するときに操作される。エンタボタンスイッチ５７は、数字ボタンスイッチ５８の操作が完了したとき、数字入力終了の意味で、それに続いて操作される。なお、チャンネルを切り換えたときは、本体１のＣＲＴ１１に、新たなチャンネルの番号などが、所定の時間、ＯＳＤ(On Screen Display)表示される。ディスプレイボタン５６は、現在選択しているチャンネルの番号や、現在の音量等のＯＳＤ表示のオン／オフを切り換えるときに操作される。
テレビ／ビデオ切換ボタンスイッチ５９は、本体１の入力を、チューナ３１、または入力端子２２からの入力に切り換えるときに操作される。テレビ／ＤＳＳ切換ボタンスイッチ６０は、チューナ３１において地上波による放送を受信するテレビモード、または衛星放送を受信するＤＳＳ(Digital Satellite System(Hughes Communications社の商標))モードを選択するときに操作される。数字ボタンスイッチ５８を操作してチャンネルを切り換えると、切り換え前のチャンネルが記憶され、ジャンプボタンスイッチ６１は、この切り換え前の元のチャンネルに戻るときに操作される。
ランゲージボタン６２は、２カ国語以上の言語により放送が行われている場合において、所定の言語を選択するときに操作される。ガイドボタンスイッチ６３は、ＣＲＴ１１にＥＰＧ(Electric Program Guide)を表示させるときに操作される。フェイバリッドボタンスイッチ６４は、あらかじめ設定されたユーザの好みのチャンネルを選択する場合に操作される。
ケーブルボタンスイッチ６５、テレビスイッチ６６、およびＤＳＳボタンスイッチ６７は、リモコン２から出射される赤外線に対応するコマンドコードの機器カテゴリを切り換えるためのボタンスイッチである。即ち、リモコン２は、テレビジョン受像機の本体１の他、図示せぬＳＴＢやＩＲＤを遠隔制御することができるようになっており、ケーブルボタンスイッチ６５は、ＣＡＴＶ網を介して伝送されてくる信号を受信するＳＴＢ(Set Top Box)を、リモコン２によって制御する場合に操作される。ケーブルボタンスイッチ６５の操作後は、リモコン２からは、ＳＴＢに割り当てられた機器カテゴリのコマンドコードに対応する赤外線が出射される。同様に、テレビボタンスイッチ６６は、本体１を、リモコン２によって制御する場合に操作される。ＤＳＳボタンスイッチ６７は、衛星を介して伝送されている信号を受信するＩＲＤ(Integrated Receiver and Decorder)を、リモコン２によって制御する場合に操作される。
ＬＥＤ(Light Emitting Diode)６８，６９，７０は、それぞれケーブルボタンスイッチ６５、テレビボタンスイッチ６６、またはＤＳＳボタンスイッチ６７がオンにされたとき点灯し、これにより、リモコン２が、現在、どのカテゴリの装置の制御が可能になっているのかが、ユーザに示される。なお、ＬＥＤ６８，６９，７０は、それぞれケーブルボタンスイッチ６５、テレビボタンスイッチ６６、またはＤＳＳボタンスイッチ６７がオフにされたときは消灯する。
ケーブル電源ボタンスイッチ７１、テレビ電源ボタンスイッチ７２、ＤＳＳ電源ボタンスイッチ７３は、ＳＴＢ、本体１、またはＩＲＤの電源をオン／オフするときに操作される。
ミューティングボタンスイッチ７４は、本体１のミューティング状態を設定または解除するときに操作される。スリープボタンスイッチ７５は、所定の時刻になった場合、または所定の時間が経過した場合に、自動的に電源をオフするスリープモードを設定または解除するときに操作される。
発光部７６は、リモコン２が操作された場合に、その操作に対応する赤外線を出射するようになっている。
次に、図５は、図３の画像インタフェース４０の第１実施の形態の構成例を示している。
インタフェースコントローラ８１は、メモリインタフェース８２を制御する。さらに、インタフェースコントローラ８１は、接続検出部８４の出力に基づいて、スロット１２iに対する画像処理カード１３iの着脱を認識し、その認識結果に基づいて、カードインタフェース８３を制御する。また、インタフェースコントローラ８１は、メモリインタフェース８２とカードインタフェース８２との間の画像データのやりとりを制御する。
メモリインタフェース８２は、インタフェースコントローラ８１の制御の下、フレームメモリ３５（図３）から画像データを読み出し、インタフェースコントローラ８１に供給する。また、メモリインタフェース８２は、インタフェースコントローラ８１から供給される画像データを受信し、線順次変換部８５に供給する。
カードインタフェース８３は、インタフェースコントローラ８１の制御にしたがい、インタフェースコントローラ８１から供給される画像データを、スロット１２iに装着された画像処理カード１３iに供給する。
即ち、カードインタフェース８３は、スロット１２1乃至１２6に接続されており、インタフェースコントローラ８１から供給される画像データや制御信号その他のデータを受信し、スロット１２iに装着された画像処理カード１３iに供給する。
さらに、カードインタフェース８３は、スロット１２iに装着された画像処理カード１３iから供給される画像データや制御信号その他のデータを受信し、インタフェースコントローラ８１、または他のスロット１２jに装着された他の画像処理カード１３jに供給する。
また、カードインタフェース８３は、スロット１２iが有する図示せぬ端子の電圧（端子電圧）を、接続検出部８４に供給する。
接続検出部８４は、カードインタフェース８３を介して、例えば、スロット１２1乃至１２6の端子電圧を監視しており、その端子電圧の変化に基づいて、スロット１２iに対する画像処理カード１３iの装着または抜き取りを検出し、その検出結果を、インタフェースコントローラ８３に供給する。なお、画像処理カード１３iの着脱の検出は、その他、機械的に行うことも可能である。
線順次変換部８５は、メモリインタフェース８２から供給される画像データの走査方式を、必要に応じて、インタレース走査方式から順次走査（ノンインタレース走査）方式、または順次走査方式からインタレース走査方式に変換し、フレームメモリ３５に供給して記憶させる。
次に、図６は、画像処理インタフェース４０が図５に示したように構成される場合の、画像処理カード１３iの構成例を示している。
図６の実施の形態では、画像処理カード１３iは、そこに供給される画像データを、第１の画像データとして、その第１の画像データを、その第１の画像データよりも高画質の第２の画像データに変換するデータ変換処理を行うようになっている。
ここで、例えば、第１の画像データを低解像度の画像データとするとともに、第２の画像データを高解像度の画像データとすれば、データ変換処理は、解像度を向上させる解像度向上処理ということができる。また、例えば、第１の画像データを低Ｓ／Ｎ(Siginal/Noise)の画像データとするとともに、第２の画像データを高Ｓ／Ｎの画像データとすれば、データ変換処理は、ノイズを除去するノイズ除去処理ということができる。さらに、例えば、第１の画像データを所定のサイズの画像データとするとともに、第２の画像データを、第１の画像データのサイズを大きくまたは小さくした画像データとすれば、データ変換処理は、画像のリサイズ（拡大または縮小）を行うリサイズ処理ということができる。
従って、データ変換処理によれば、第１および第２の画像データをどのように定義するかによって、様々な処理を実現することができる。
タップ抽出部９１および９２には、カードインタフェース８３（図５）から、データ変換処理の対象としての第１の画像データが供給される。
タップ抽出部９１は、第２の画像データを構成する画素を、順次、注目画素とし、さらに、その注目画素の画素値を予測するのに用いる第１の画像データを構成する画素（の画素値）の幾つかを、予測タップとして抽出する。
具体的には、タップ抽出部９１は、注目画素に対応する、第１の画像データの画素（第１の画像データ上の、注目画素の位置と同一位置から、例えば、最も近くにある第１の画像データの画素）に対して、空間的または時間的に近い位置にある複数の画素（例えば、注目画素に対応する、第１の画像データの画素と、それに空間的に隣接する画素など）を、予測タップとして抽出する。
タップ抽出部９２は、注目画素を、幾つかのクラスのうちのいずれかにクラス分けするクラス分類を行うのに用いる第１の画像データを構成する画素の幾つかを、クラスタップとして抽出する。
なお、タップ抽出部９１および９２に対しては、カードコントローラ９８から制御信号が供給されるようになっており、タップ抽出部９１で構成される予測タップのタップ構造と、タップ抽出部９２で構成されるクラスタップのタップ構造は、カードコントローラ９８からの制御信号にしたがって設定されるようになっている。
ここで、予測タップとクラスタップは、同一のタップ構造とすることもできるし、異なるタップ構造とすることもできる。
タップ抽出部９１で得られた予測タップは、予測部９５に供給され、タップ抽出部９２で得られたクラスタップは、クラス分類部９３に供給される。
クラス分類部９３は、タップ抽出部９２からのクラスタップに基づき、注目画素をクラス分類し、その結果得られるクラスに対応するクラスコードを、係数メモリ９４に供給する。
ここで、クラス分類を行う方法としては、例えば、ADRC(Adaptive Dynamic Range Coding)等を採用することができる。
ADRCを用いる方法では、クラスタップを構成する画素の画素値が、ADRC処理され、その結果得られるADRCコードにしたがって、注目画素のクラスが決定される。
なお、KビットADRCにおいては、例えば、クラスタップを構成する画素の画素値の最大値MAXと最小値MINが検出され、DR=MAX-MINを、集合の局所的なダイナミックレンジとし、このダイナミックレンジDRに基づいて、クラスタップを構成する画素値がKビットに再量子化される。即ち、クラスタップを構成する各画素の画素値から、最小値MINが減算され、その減算値がDR/2Kで除算（量子化）される。そして、以上のようにして得られる、クラスタップを構成するKビットの各画素の画素値を、所定の順番で並べたビット列が、ADRCコードとして出力される。従って、クラスタップが、例えば、１ビットADRC処理された場合には、そのクラスタップを構成する各画素の画素値は、最小値MINが減算された後に、最大値MAXと最小値MINとの平均値で除算され（小数点以下切り捨て）、これにより、各画素の画素値が１ビットとされる（２値化される）。そして、その１ビットの画素値を所定の順番で並べたビット列が、ADRCコードとして出力される。
なお、クラス分類部９３には、例えば、クラスタップを構成する画素の画素値のレベル分布のパターンを、そのままクラスコードとして出力させることも可能である。しかしながら、この場合、クラスタップが、Ｎ個の画素の画素値で構成され、各画素の画素値に、Ｋビットが割り当てられているとすると、クラス分類部９３が出力するクラスコードの場合の数は、（２N）K通りとなり、画素の画素値のビット数Ｋに指数的に比例した膨大な数となる。
従って、クラス分類部９３においては、クラスタップの情報量を、上述のADRC処理や、あるいはベクトル量子化等によって圧縮することにより、クラス分類を行うのが好ましい。
なお、クラス分類は、上述したように、クラスタップを構成する画素の画素値のレベル分布のパターンに基づいて行う他、例えば、そのクラスタップの注目画素に対応する画素の部分にエッジが存在するかどうかや、その画素の動きの有無（あるいは、動きの大きさや方向など）に基づいて行うことも可能である。
係数メモリ９４は、係数生成部９６から、係数正規化部９９を介して供給されるクラスごとのタップ係数を記憶し、さらに、その記憶したタップ係数のうちの、クラス分類部９３から供給されるクラスコードに対応するアドレスに記憶されているタップ係数（クラス分類部９３から供給されるクラスコードが表すクラスのタップ係数）を、予測部９５に供給する。
ここで、タップ係数とは、ディジタルフィルタにおける、いわゆるタップにおいて入力データと乗算される係数に相当するものである。
予測部９５は、タップ抽出部９１が出力する予測タップと、係数メモリ９４が出力するタップ係数とを取得し、その予測タップとタップ係数とを用いて、注目画素の真値の予測値を求める所定の予測演算を行う。これにより、予測部９５は、注目画素の画素値（の予測値）、即ち、第２の画像データを構成する画素の画素値を求めて出力する。
係数生成部９６は、生成情報記憶部９７に記憶されている生成情報と、カードコントローラ９８から供給されるパラメータとに基づいて、クラスごとのタップ係数を生成し、係数正規化部９９を介して、係数メモリ９４に供給し、上書きする形で記憶させる。
生成情報記憶部９７は、クラスごとのタップ係数を生成するための生成情報を記憶している。
なお、生成情報としては、例えば、タップ係数の、いわば種となる、後述する学習によって求められる係数種データそのもの、あるいは、その係数種データを生成することのできる情報を採用することができる。
また、画像処理インタフェース４０のスロット１２1乃至１２6それぞれに装着される画像処理カード１３1乃至１３6は、すべて図６に示したように構成されるが、生成情報記憶部９７に記憶される生成情報は、異なる画像処理カード１３の間では、異なるタップ係数を生成することのできるものとなっている。
生成情報記憶部９７は、さらに、画像処理カード１３iが行う画像処理としてのデータ変換処理の内容を表す処理情報も記憶している。
なお、処理情報には、タップ抽出部９１で生成（構成）される予測タップ、およびタップ抽出部９２で生成されるクラスタップのタップ構造を表す情報、クラス分類部９３で行われるクラス分類の方法（クラス分類方法）を表す情報（例えば、クラス分類を、画素値のレベル分布のパターン、エッジの有無、あるいは画素の動きの有無に基づいて行うなどといった情報）、生成情報から生成されるタップ係数のクラス数などが含まれる。
さらに、処理情報には、画像処理カード１３iのカードＩＤ(Identification)が含まれる。ここで、カードＩＤは、画像処理カード１３iを、いわば順番付けるもので、本実施の形態では、６つのスロット１２1乃至１２6それぞれに装着される画像処理カード１３1乃至１３6に対して、例えば１乃至６のカードＩＤがそれぞれ割り当てられている。
そして、カードＩＤが最高順位である＃１の画像処理カード１３1を除き、カードＩＤが＃ｉの画像処理カード１３iは、それより１つ順位の大きいカードＩＤが＃ｉ−１の画像処理カード１３i-1が存在しない場合には、動作しないようになっている。
従って、カードＩＤが＃６の画像処理カード１３6を動作させるためには、カードＩＤが＃５の画像処理カード１３5の存在が必要であり、その、カードＩＤが＃５の画像処理カード１３5を動作させるためには、カードＩＤが＃４の画像処理カード１３4の存在が必要である。以下、同様にして、結局、カードＩＤが＃６の画像処理カード１３6を動作させるには、それより順位が上のすべての画像処理カード１３1乃至１３5が必要となる。
なお、本実施の形態では、カードＩＤ＃ｉの画像処理カード１３iの処理情報には、その画像処理カード１３i自体が行うデータ変換処理の内容を表す処理情報の他、その画像処理カード１３iとともに、それより順位が上のすべての画像処理カード１３i-1，１３i-2，・・・，１３1が装着された場合に、その各画像処理カード１３i-1，１３i-2，・・・，１３1が行うデータ変換処理の内容を表す処理情報も含まれている。
即ち、例えば、カードＩＤ＃１の画像処理カード１３1を例にすれば、本実施の形態では、画像処理カード１３1については、それだけが装着された場合と、画像処理カード１３1および１３2が装着された場合とで、その機能（データ変換処理の内容）を変化させることができるようになっている。このため、画像処理カード１３1だけが装着された場合の、その画像処理カード１３1のデータ変換処理の内容は、その画像処理カード１３1の処理情報に規定されており、画像処理カード１３1および１３2の両方が装着された場合の、画像処理カード１３1のデータ変換処理の内容は、画像処理カード１３2の処理情報に規定されている。なお、画像処理カード１３1および１３2の両方が装着された場合の、画像処理カード１３2のデータ変換処理の内容は、画像処理カード１３2の処理情報に規定されている。
同様にして、画像処理カード１３1乃至１３iが装着された場合の、画像処理カード１３1乃至１３iそれぞれのデータ変換処理の内容は、最もカードＩＤが大きい（最も順位が低い）画像処理カード１３iの処理情報に規定されている。
従って、本実施の形態では、画像処理カード１３1乃至１３iが装着された場合の、各画像処理カード１３1乃至１３iのデータ変換処理の内容は、最もカードＩＤが大きい画像処理カード１３iの処理情報を参照することによって認識することができる。
カードコントローラ９８は、カードインタフェース８３（図５）との間で、画像データやその他のデータのやりとりを制御する。さらに、カードコントローラ９８は、タップ抽出部９１および９２、並びにクラス分類部９３を制御する。また、カードコントローラ９８は、画像処理インタフェース４０からの要求に応じて、生成情報記憶部９７から処理情報を読み出し、画像処理インタフェース４０に供給する。また、カードコントローラ９８は、係数生成部９６に対して、後述するパラメータを与える。
係数正規化部９９は、係数生成部９６から供給されるタップ係数を正規化し、その正規化後のタップ係数を、係数メモリ９４に供給して記憶させる。
次に、図７のフローチャートを参照して、図５の画像処理インタフェース４０の処理について説明する。
画像処理インタフェース４０では、まず最初に、ステップＳ１において、インタフェースコントローラ８１は、接続検出部８４の出力に基づき、スロット１２1乃至１２6のうちのいずれかのスロット１２iに対して、画像処理カード１３iが新たに装着（挿入）されたかどうかを判定する。
ステップＳ１において、スロット１２iに対して、画像処理カード１３iが装着されたと判定された場合、即ち、画像処理カード１３iが、スロット１２iに装着されることにより、そのスロット１２iの端子電圧が変化し、その変化が、接続検出部８４において検出された場合、ステップＳ２をスキップして、ステップＳ３に進む。
また、ステップＳ１において、スロット１２iに対して、画像処理カード１３iが装着されていないと判定された場合、ステップＳ２に進み、インタフェースコントローラ８１は、接続検出部８４の出力に基づき、スロット１２1乃至１２6のうちのいずれかのスロット１２iに装着されている画像処理カード１３iが抜き取られたかどうかを判定する。
ステップＳ２において、スロット１２iから、画像処理カード１３iが抜き取られていないと判定された場合、ステップＳ１に戻り、以下、同様の処理が繰り返される。
また、ステップＳ２において、スロット１２iから、画像処理カード１３iが抜き取られたと判定された場合、即ち、画像処理カード１３iが、スロット１２iから抜き取られることにより、そのスロット１２iの端子電圧が変化し、その変化が、接続検出部８４において検出された場合、ステップＳ３に進み、インタレースコントローラ８１は、カードインタフェース８３を制御することにより、スロット１２1乃至１２6のうち、画像処理カード１３が装着されているものの、その装着されている画像処理カード１３（以下、適宜、装着カードという）すべてから、処理情報を読み出す。
即ち、この場合、処理情報を要求する制御信号が、カードインタフェース８３から、スロット１２iを介して、そこに装着されている画像処理カード１３iのカードコントローラ９８（図６）に供給される。カードコントローラ９８は、処理情報を要求する制御信号を受信すると、生成情報記憶部７９から処理情報を読み出し、カードインタフェース８３に供給する。カードインタフェース８３は、このようにして画像処理カード１３iから供給される処理情報を受信し、インタフェースコントローラ８１に供給する。
その後、ステップＳ４に進み、インタフェースコントローラ８１は、装着カードとしての画像処理カード１３から読み出した処理情報に含まれるカードＩＤを調査し、これにより、動作させる装着カード（以下、適宜、有効カードという）を決定する。
即ち、インタフェースコントローラ８１は、装着カードとしての画像処理カード１３のすべてのカードＩＤを昇順に並べ、１からｎまでのカードＩＤが連続している場合には、そのカードＩＤが１乃至ｎそれぞれの画像処理カード（装着カード）１３1乃至１３nを、有効カードとする。
従って、スロット１２1乃至１２6のうちの複数のスロットそれぞれに、画像処理カード１３が装着されていたとしても、カードＩＤ＃１の画像処理カード１３1が装着されていない場合には、いずれの画像処理カード１３も、有効カードとはされない。また、例えば、カードＩＤ＃１の画像処理カード１３1およびカードＩＤ＃３の画像処理カード１３3が装着されていても、カードＩＤ＃２の画像処理カード１３2が装着されていない場合には、有効カードとされるのは、カードＩＤ＃１の画像処理カード１３1だけであり、カードＩＤ＃３の画像処理カード１３3は、有効カードとはされない。
ここで、スロット１２1乃至１２6のうちの複数に、同一のカードＩＤの画像処理カード１３が装着された場合には、インタフェースコントローラ８１は、例えば、その同一のカードＩＤの画像処理カード１３の中から、１つを選択し、有効カードとする。
なお、このように、同一のカードＩＤの画像処理カード１３が複数装着されている場合や、上述したように、連続していないカードＩＤの画像処理カードが装着されている場合には、インタフェースコントローラ８１は、例えば、その旨を表す制御信号を、コントローラ３７に供給する。この場合、コントローラ３７は、セレクタ３４、フレームメモリ３５、およびマトリクス変換部３６を介して、ＣＲＴ１１に所定のメッセージを表示させ、これにより、同一のカードＩＤの画像処理カード１３が複数装着されている旨や、連続していないカードＩＤの画像処理カードが装着されている旨を、ユーザに報知する。
インタフェースコントローラ８１は、ステップＳ４において、上述したように、有効カードを決定すると、ステップＳ５に進み、カードインタフェース８３を制御することにより、有効カードとしての各画像処理カード１３iのカードコントローラ９８（図６）に対して、有効カードとしての画像処理カード１３iの中で、最大のカードＩＤの画像処理カード１３i(max)から読み出した処理情報（以下、適宜、最大ＩＤ処理情報という）を送信し、これにより、有効カードとなっている各画像処理カード１３iにおける予測タップおよびクラスタップのタップ構造、クラス分類方法、並びにタップ係数の生成などを制御する。
ここで、有効カードとしての各画像処理カード１３iは、画像処理インタフェース４０（のインタフェースコントローラ８１）から供給される最大ＩＤ処理情報を参照することで、自身が行うべきデータ変換処理の内容を認識し、これにより、その最大ＩＤ処理情報にしたがったタップ構造の予測タップおよびクラスタップの生成、所定のクラス分類方法によるクラス分類、並びに所定のタップ係数の生成を行う。
その後、ステップＳ６において、インタフェースコントローラ８１は、有効カードになっている画像処理カード１３に対する画像データの入出力ルートを決定し、その入出力ルートにしたがって、画像データの転送を行うように、カードインタフェース８３を設定して、ステップＳ１に戻る。
即ち、インタフェースコントローラ８１は、有効カードになっている画像処理カード１３について、そのカードＩＤの順位順に、フレームメモリ３５から読み出された画像データを転送するように、その入出力ルートを決定する。従って、例えば、カードインタフェース８３に接続されているすべてのスロット１２1乃至１２6に、カードＩＤが＃１乃至＃６の画像処理カード１３1乃至１３6がそれぞれ装着されている場合には、画像処理カード１３1，１３2，１３3，１３4，１３5，１３6の順で、画像データを転送するように、入出力ルートが決定される。
そして、その後は、カードインタフェース８３において、決定された入出力ルートにしたがって、画像データが転送される。従って、例えば、上述したように、画像処理カード１３1，１３2，１３3，１３4，１３5，１３6の順で、画像データを転送するように、入出力ルートが決定された場合、カードインタフェース８３は、メモリインタフェース８２によってフレームメモリ３５から読み出され、インタフェースコントローラ８１を介して供給された画像データを、画像処理カード１３1に転送する。そして、カードインタフェース８３は、画像処理カード１３1において、画像データについてデータ変換処理が行われ、そのデータ変換処理後の画像データを受信すると、その画像データを、画像処理カード１３2に転送する。以下、同様に、カードインタフェース８３は、画像データを、画像処理カード１３3，１３4，１３5，１３6の順で転送していき、最後の画像処理カード１３6から画像データを受信すると、その画像データを、インタフェースコントローラ８１に供給する。このインタレースコントローラ８１に供給された画像データは、メモリインタレース８２および線順次変換部８５を介して、フレームメモリ３５に記憶され、その後、ＣＲＴ１１で表示される。
なお、以上のように、画像データは、有効カードとされた画像処理カード１３にしか転送されないため、有効カードとされていない画像処理カード１３では、処理されない（画像データが供給されないため、処理することができない）。
次に、図８のフローチャートを参照して、図６の画像処理カード１３iの処理（データ変換処理）について説明する。
まず最初に、ステップＳ１１において、カードコントローラ９８は、上述した図７のステップＳ５でインタフェースコントローラ８１（図５）が送信してくる処理情報を受信したかどうかを判定する。
ここで、図７のステップＳ５でインタフェースコントローラ８１（図５）が送信してくる処理情報は、最大ＩＤ処理情報であり、従って、有効カードとなっている各画像処理カード１３iが行うべきデータ変換処理の内容を有している。
ステップＳ１１において、処理情報を受信したと判定された場合、即ち、スロット１２1乃至１２6のうちのいずれかに、新たに、画像処理カード１３が装着されるか、または、スロット１２1乃至１２6に装着されていた画像処理カードのいずれかが抜き出され、これにより、最大のカードＩＤを有する画像処理カード１３が変化し、その最大のカードＩＤを有する画像処理カード１３が記憶している処理情報（最大ＩＤ処理情報）が、画像処理インタフェース４０（のカードインタフェース８３）からカードコントローラ９８に送信され、カードコントローラ９８で受信された場合、ステップＳ１２に進み、カードコントローラ９８は、その最大ＩＤ処理情報を参照することにより、自身が行うべきデータ変換処理の内容を認識し、その認識結果にしたがって、タップ抽出部９１および９２、クラス分類部９３を制御する。
即ち、カードコントローラ９８は、例えば、最大ＩＤ処理情報に記述されているタップ構造の予測タップまたはクラスタップを構成するように、タップ抽出部９１または９２の動作モードを設定する。さらに、カードコントローラ９８は、最大ＩＤ処理情報に記述されているクラス分類方法によるクラス分類を行うように、クラス分類部９３の動作モードを設定する。
そして、ステップＳ１３に進み、カードコントローラ９８は、最大ＩＤ処理情報に基づき、係数生成部９６を制御することにより、生成情報から、タップ係数を生成させる。
即ち、処理情報には、生成情報から生成すべきタップ係数の情報（以下、適宜、タップ係数情報という）が含まれており、カードコントローラ９８は、そのタップ係数情報にしたがい、生成情報から、タップ係数を生成するように、係数生成部９６を制御する。これにより、係数生成部９６は、カードコントローラ９８の制御にしたがい、生成情報記憶部９７に記憶された生成情報から、クラスごとのタップ係数を生成し、係数正規化部９９に供給する。なお、このとき、カードコントローラ９８は、係数生成部９６において生成情報からタップ係数を生成するのに必要な、後述するパラメータを、係数生成部９６に供給する。
係数生成部９６においてクラスごとのタップ係数が生成され、係数正規化部９９に供給されると、係数正規化部９９は、ステップＳ１４において、そのクラスごとのタップ係数について、後述するレベル調整のための正規化処理し、その正規化後のクラスごとのタップ係数を、係数メモリ９４に供給して記憶させ、ステップＳ１５に進む。
ステップＳ１５では、タップ抽出部９１が、カードインタフェース８３（図５）から、図７のステップＳ６で設定された入出力ルートにしたがって供給される画像データを、データ変換処理対象の第１の画像データとして、その第１の画像データに対する第２の画像データ（データ変換処理後の画像データ）を構成する各画素を、順次、注目画素とし、その注目画素について、ステップＳ１２で設定されたタップ構造の予測タップとする第１の画像データの画素を抽出する。さらに、ステップＳ１５では、タップ抽出部９２が、注目画素について、ステップＳ１２で設定されたタップ構造のクラスタップとする第１の画像データの画素を抽出する。そして、予測タップは、タップ抽出部９１から予測部９５に供給され、クラスタップは、タップ抽出部９２からクラス分類部９３に供給される。
クラス分類部９３は、タップ抽出部９２から、注目画素についてのクラスタップを受信し、ステップＳ１６において、そのクラスタップに基づき、ステップＳ１２で設定されたクラス分類方法によって、注目画素をクラス分類する。さらに、クラス分類部９３は、そのクラス分類の結果得られる注目画素のクラスを表すクラスコードを、係数メモリ９４に出力し、ステップＳ１７に進む。
ステップＳ１７では、係数メモリ９４が、クラス分類部９３から供給されるクラスコードに対応するアドレスに記憶されているタップ係数、即ち、クラスコードに対応するクラスのタップ係数を読み出して出力する。さらに、ステップＳ１７では、予測部９５が、係数メモリ９４が出力するタップ係数を取得し、ステップＳ１８に進む。
ステップＳ１８では、予測部９５が、タップ抽出部９１が出力する予測タップと、係数メモリ９４から取得したタップ係数とを用いて、所定の予測演算（後述する式（１）の予測演算）を行う。これにより、予測部９５は、注目画素の画素値を求め、カードインタフェース８３（図５）に供給する。そして、ステップＳ１１に戻り、以下、同様の処理が繰り返される。
一方、ステップＳ１１において、処理情報を受信していないと判定された場合、ステップＳ１２乃至Ｓ１４をスキップして、ステップＳ１５に進み、以下、上述した場合と同様の処理が行われる。従って、この場合、ステップＳ１５乃至Ｓ１８の処理は、カードコントローラ９８において前回受信された処理情報（最大ＩＤ処理情報）にしたがって行われる。
次に、図６の予測部９５における予測演算、係数生成部９６におけるタップ係数の生成、および生成情報記憶部９７に記憶させる生成情報の１つである係数種データの学習について説明する。
いま、高画質の画像データ（高画質画像データ）を第２の画像データとするとともに、その高画質画像データをＬＰＦ(Low Pass Filter)によってフィルタリングする等してその画質（解像度）を低下させた低画質の画像データ（低画質画像データ）を第１の画像データとして、低画質画像データから予測タップを抽出し、その予測タップと所定のタップ係数を用いて、高画質画素の画素値を、所定の予測演算によって求める（予測する）ことを考える。
いま、所定の予測演算として、例えば、線形１次予測演算を採用することとすると、高画質画素の画素値ｙは、次の線形１次式によって求められることになる。
Figure 0003918192
 ・・・（１）
但し、式（１）において、ｘnは、高画質画素ｙについての予測タップを構成する、ｎ番目の低画質画像データの画素（以下、適宜、低画質画素という）の画素値を表し、ｗnは、ｎ番目の低画質画素（の画素値）と乗算されるｎ番目のタップ係数を表す。
なお、式（１）では、予測タップが、Ｎ個の低画質画素ｘ1，ｘ2，・・・，ｘNで構成されるものとしてある。この場合、式（１）によれば、高画質画素ｙは、Ｎ個の低画質画素ｘ1，ｘ2，・・・，ｘNを、Ｎ個のタップ係数ｗ1，ｗ2，・・・，ｗNを重みとして、重み付け加算することによって求められていると考えることができる。従って、式（１）によって求められる高画質画素ｙのレベル変動を防止するために、重みであるタップ係数ｗ1，ｗ2，・・・，ｗNは、その総和が１である必要がある。そこで、画像処理カード１３の係数正規化部９９（図６）は、係数生成部９６から供給されるタップ係数について、各クラスごとのタップ係数の総和を求め、その総和によって、対応するクラスのタップ係数を除算することにより、タップ係数を正規化するようになっている。
ここで、高画質画素の画素値ｙは、式（１）に示した線形１次式ではなく、２次以上の高次の式によって求めるようにすることも可能である。
ところで、いま、第ｋサンプルの高画質画素の画素値の真値をｙkと表すとともに、式（１）によって得られるその真値ｙkの予測値をｙk'と表すと、その予測誤差ｅkは、次式で表される。
Figure 0003918192
 ・・・（２）
いま、式（２）の予測値ｙk'は、式（１）にしたがって求められるため、式（２）のｙk'を、式（１）にしたがって置き換えると、次式が得られる。
Figure 0003918192
 ・・・（３）
但し、式（３）において、ｘn,kは、第ｋサンプルの高画質画素についての予測タップを構成するｎ番目の低画質画素を表す。
式（３）の予測誤差ｅkを０とするタップ係数ｗnが、高画質画素を予測するのに最適なものとなるが、すべての高画質画素について、そのようなタップ係数ｗnを求めることは、一般には困難である。
そこで、タップ係数ｗnが最適なものであることを表す規範として、例えば、最小自乗法を採用することとすると、最適なタップ係数ｗnは、次式で表される自乗誤差の総和Ｅを最小にすることで求めることができる。
Figure 0003918192
 ・・・（４）
但し、式（４）において、Ｋは、高画質画素ｙkと、その高画質画素ｙkについての予測タップを構成する低画質画素ｘ1,k，ｘ2,k，・・・，ｘN,kとのセットのサンプル数（学習用のサンプルの数）を表す。
式（４）の自乗誤差の総和Ｅを最小（極小）にするタップ係数ｗnは、その総和Ｅをタップ係数ｗnで偏微分したものを０とするものであり、従って、次式を満たす必要がある。
Figure 0003918192
 ・・・（５）
そこで、上述の式（３）をタップ係数ｗnで偏微分すると、次式が得られる。
Figure 0003918192
 ・・・（６）
式（５）と（６）から、次式が得られる。
Figure 0003918192
 ・・・（７）
式（７）のｅkに、式（３）を代入することにより、式（７）は、式（８）に示す正規方程式で表すことができる。
Figure 0003918192
 ・・・（８）
式（８）の正規方程式は、例えば、掃き出し法（Gauss-Jordanの消去法）などを用いることにより、タップ係数ｗnについて解くことができる。
式（８）の正規方程式をクラスごとにたてて解くことにより、最適なタップ係数（ここでは、自乗誤差の総和Ｅを最小にするタップ係数）ｗnを、クラスごとに求めることができる。
図９は、式（８）の正規方程式をたてて解くことによりクラスごとのタップ係数ｗnを求める学習を行うタップ係数の学習装置の構成例を示している。
学習装置には、学習に用いられる学習用画像データが入力されるようになっている。ここで、学習用画像データは、第２の画像データに対応するもので、例えば、解像度の高い高画質画像データを用いることができる。
学習装置において、学習用画像データは、教師データ生成部１１１と生徒データ生成部１１３に供給される。
教師データ生成部１１１は、そこに供給される学習用画像データから教師データを生成し、教師データ記憶部１１２に供給する。即ち、ここでは、教師データ生成部１１１は、学習用画像データとしての高画質画像データを、例えば、そのまま教師データとして、教師データ記憶部１１２に供給する。
教師データ記憶部１１２は、教師データ生成部１１１から供給される教師データとしての高画質画像データを記憶する。
生徒データ生成部１１３は、学習用画像データから、第１の画像データに対応する生徒データを生成し、生徒データ記憶部１１４に供給する。即ち、生徒データ生成部１１３は、例えば、学習用画像データとしての高画質画像データをフィルタリングすることにより、その解像度を低下させることで、低画質画像データを生成し、この低画質画像データを、生徒データとして、生徒データ記憶部１１４に供給する。
生徒データ記憶部１１４は、生徒データ生成部１１３から供給される生徒データを記憶する。
タップ抽出部１１５は、教師データ記憶部１１２に記憶された教師データとしての高画質画像データを構成する画素を、順次、注目教師画素とし、その注目教師画素について、生徒データ記憶部１１４に記憶された生徒データとしての低画質画像データを構成する低画質画素のうちの所定のものを抽出することにより、図６のタップ抽出部９１が構成するのと同一のタップ構造の予測タップを構成し、足し込み部１１８に供給する。
タップ抽出部１１６は、注目教師画素について、生徒データ記憶部１１４に記憶された生徒データとしての低画質画像データを構成する低画質画素のうちの所定のものを抽出することにより、図６のタップ抽出部９２が構成するのと同一のタップ構造のクラスタップを構成し、クラス分類部１１７に供給する。
なお、タップ抽出部１１５と１１６には、処理情報生成部１２０が生成する処理情報が供給されるようになっており、タップ抽出部１１５と１１６は、処理情報生成部１２０から供給される処理情報が表すタップ構造の予測タップとクラスタップをそれぞれ構成する。
クラス分類部１１７は、タップ抽出部１１６が出力するクラスタップに基づき、図６のクラス分類部９３と同一のクラス分類を行い、その結果得られるクラスに対応するクラスコードを、足し込み部１１８に出力する。
なお、クラス分類部１１７には、処理情報生成部１２０が生成する処理情報が供給されるようになっており、クラス分類部１１７は、処理情報生成部１２０から供給される処理情報が表すクラス分類方法によりクラス分類を行う。
足し込み部１１８は、教師データ記憶部１１２から、注目教師画素を読み出し、その注目教師画素と、タップ抽出部１１５から供給される注目教師画素について構成された予測タップを構成する生徒データを対象とした足し込みを、クラス分類部１１７から供給されるクラスコードごとに行う。
即ち、足し込み部１１８は、クラス分類部１１７から供給されるクラスコードに対応するクラスごとに、予測タップ（生徒データ）ｘi,k（ｘj,k）を用い、式（８）の左辺の行列におけるコンポーネントを求めるための生徒データどうしの乗算（ｘi,kｘj,k）と、サメーション（Σ）に相当する演算を行う。
さらに、足し込み部１１８は、やはり、クラス分類部１１７から供給されるクラスコードに対応するクラスごとに、予測タップ（生徒データ）ｘi,kと、教師データｙkを用い、式（８）の右辺のベクトルにおけるコンポーネントを求めるための生徒データｘi,kと教師データｙkの乗算（ｘi,kｙk）と、サメーション（Σ）に相当する演算を行う。
即ち、足し込み部１１８は、前回、注目教師画素とされた教師データについて求められた式（８）における左辺の行列のコンポーネントと、右辺のベクトルのコンポーネントを、その内蔵するメモリ（図示せず）に記憶しており、その行列のコンポーネントまたはベクトルのコンポーネントに対して、新たに注目教師画素とされた教師データについて、その教師データｙkと生徒データｘi,k(ｘj,k)を用いて計算される、対応するコンポーネントｘi,kｘj,kまたはｘi,kｙkをそれぞれ足し込む。
そして、足し込み部１１８は、教師データ記憶部１１２に記憶された教師データすべてを注目教師画素として、上述の足し込みを行うことにより、各クラスについて、式（８）に示した正規方程式をたてると、その正規方程式を、タップ係数算出部１１９に供給する。
タップ係数算出部１１９は、足し込み部１１８から供給されるクラスごとの正規方程式を解くことにより、各クラスごとのタップ係数ｗnを求めて出力する。
処理情報生成部１２０は、画像処理カード１３1乃至１３6それぞれに構成させる予測タップおよびクラスタップのタップ構造や、画像処理カード１３1乃至１３6それぞれに行わせるクラス分類のクラス分類方法などを含む処理情報を生成し、タップ抽出部１１５および１１６、並びにクラス分類部１１７に供給する。なお、処理情報生成部１２０において処理情報に含ませるタップ構造やクラス分類方法などは、処理情報生成部１２０に、あらかじめ記憶（登録）されているものとする。
次に、図１０のフローチャートを参照して、図９の学習装置の処理（学習処理）について説明する。
まず最初に、ステップＳ２１において、教師データ生成部１１１と生徒データ生成部１１３が、学習用画像データから、教師データと生徒データを、それぞれ生成して出力する。即ち、教師データ生成部１１１は、学習用画像データを、そのまま、教師データとして出力する。また、生徒データ生成部１１１は、学習用画像データを、ＬＰＦによってフィルタリングすることにより、各フレーム（またはフィールド）の教師データ（学習用画像データ）について、生徒データを生成して出力する。
教師データ生成部１１１が出力する教師データは、教師データ記憶部１１２に供給されて記憶され、生徒データ生成部１１３が出力する生徒データは、生徒データ記憶部１１４に供給されて記憶される。
その後、ステップＳ２２に進み、処理情報生成部１２０は、所定の処理情報を生成し、タップ抽出部１１５および１１６、並びにクラス分類部１１７に供給し、これにより、タップ抽出部１１５に構成させる予測タップのタップ構造、タップ抽出部１１６に構成させるクラスタップのタップ構造、およびクラス分類部１７７におけるクラス分類方法を設定する。
そして、ステップＳ２３に進み、タップ抽出部１１５は、教師データ記憶部１１２に記憶された教師データのうち、まだ、注目教師画素としていないものを、注目教師画素とする。さらに、ステップＳ２３では、タップ抽出部１１５が、注目教師画素について、生徒データ記憶部１１４に記憶された生徒データから予測タップを構成し、足し込み部１１８に供給するとともに、タップ抽出部１１６が、やはり、注目教師画素について、生徒データ記憶部１１４に記憶された生徒データからクラスタップを構成し、クラス分類部１１７に供給する。
なお、タップ抽出部１１５は、ステップＳ２２で設定されたタップ構造の予測タップを構成する。タップ抽出部１１６も、ステップＳ２２で設定されたタップ構造のクラスタップを構成する。
その後、ステップＳ２４に進み、クラス分類部１１７は、注目教師画素についてのクラスタップに基づき、注目教師画素のクラス分類を行い、その結果得られるクラスに対応するクラスコードを、足し込み部１１８に出力して、ステップＳ２５に進む。
なお、クラス分類部１１７では、ステップＳ２２で設定されたクラス分類方法によるクラス分類が行われる。
ステップＳ２５では、足し込み部１１８は、教師データ記憶部１１２から注目教師画素を読み出し、その注目教師画素と、タップ抽出部１１５から供給される予測タップを用い、式（８）における左辺の行列のコンポーネントｘi,Kｘj,Kと、右辺のベクトルのコンポーネントｘi,KｙKを計算する。さらに、足し込み部１１８は、既に得られている行列のコンポーネントとベクトルのコンポーネントのうち、クラス分類部１１７からのクラスコードに対応するものに対して、注目画素と予測タップから求められた行列のコンポーネントｘi,Kｘj,Kとベクトルのコンポーネントｘi,KｙKをそれぞれ足し込み、ステップＳ２６に進む。
ステップＳ２６では、タップ抽出部１１５が、教師データ記憶部１１２に、まだ、注目教師画素としていない教師データが記憶されているかどうかを判定する。ステップＳ２６において、注目教師画素としていない教師データが、まだ、教師データ記憶部１１２に記憶されていると判定された場合、タップ抽出部１１５は、まだ注目教師画素としていない教師データを、新たに、注目教師画素として、ステップＳ２３に戻り、以下、同様の処理が繰り返される。
また、ステップＳ２６において、注目教師画素としていない教師データが、教師データ記憶部１１２に記憶されていないと判定された場合、足し込み部１１８は、いままでの処理によって得られたクラスごとの式（８）における左辺の行列と、右辺のベクトルを、タップ係数算出部１１９に供給し、ステップＳ２７に進む。
ステップＳ２７では、タップ係数算出部１１９は、足し込み部１１８から供給されるクラスごとの式（８）における左辺の行列と右辺のベクトルによって構成されるクラスごとの正規方程式を解くことにより、各クラスごとに、タップ係数ｗnを求めて出力し、処理を終了する。
ここで、学習用画像データの数が十分でないこと等に起因して、タップ係数ｗnを求めるのに必要な数の正規方程式が得られないクラスが生じることがあり得るが、そのようなクラスについては、タップ係数算出部１１９は、例えば、デフォルトのタップ係数を出力するようになっている。
なお、上述の場合には、学習用画像データを、そのまま第２の画像データに対応する教師データとするとともに、その学習用画像データの空間解像度を劣化させた低画質画像データを、第１の画像データに対応する生徒データとして、タップ係数の学習を行うようにしたことから、タップ係数としては、第１の画像データを、その解像度を向上させた第２の画像データに変換する解像度向上処理としてのデータ変換処理を行うものを得ることができる。
従って、画像処理カード１３の係数メモリ９４（図６）に、そのタップ係数を記憶させることにより、画像処理カード１３では、画像データの空間解像度を向上させることができる。
ここで、第１の画像データに対応する生徒データと、第２の画像データに対応する教師データとする画像データの選択の仕方によって、タップ係数としては、各種のデータ変換処理を行うものを得ることができる。
即ち、例えば、高画質画像データを教師データとするとともに、その教師データとしての高画質画像データに対して、ノイズを重畳した画像データを生徒データとして、学習処理を行うことにより、タップ係数としては、第１の画像データを、そこに含まれるノイズを除去（低減）した第２の画像データに変換するノイズ除去処理としてのデータ変換処理を行うものを得ることができる。
また、例えば、ある画像データを教師データとするとともに、その教師データとしての画像データの画素数を間引いた画像データを生徒データとして、または、所定サイズの画像データを生徒データとするとともに、その生徒データとしての画像データの画素を所定の間引き率で間引いた画像データを教師データとして、学習処理を行うことにより、タップ係数としては、第１の画像データを、拡大または縮小した第２の画像データに変換するリサイズ処理としてのデータ変換処理を行うものを得ることができる。
従って、画像処理カード１３の係数メモリ９４（図６）に、ノイズ除去処理用のタップ係数や、リサイズ処理用のタップ係数を記憶させることにより、画像処理カード１３では、画像データのノイズ除去やリサイズ（拡大または縮小）を行うことができる。
以上のように、タップ係数の学習に用いる教師データと生徒データのセット（以下、適宜、学習対ともいう）によって、タップ係数としては、解像度の向上や、ノイズ除去、リサイズ等の、各種の画質の改善を行うものを得ることができ、従って、このような各種の画質改善を行うタップ係数を、画像処理カード１３1乃至１３6に記憶させることにより、各画像処理カード１３iでは、各種の画質改善のためのデータ変換処理を行うことができる。
なお、その他、例えば、高画質画像データを教師データとするとともに、その教師データとしての高画質画像データの空間解像度を低下させ、さらに、ノイズを重畳した画像データを生徒データとして、学習処理を行うことにより、タップ係数としては、第１の画像データを、そこに含まれるノイズを除去（低減）し、さらに、その空間解像度を向上させた第２の画像データに変換するノイズ除去処理と解像度向上処理の両方を、データ変換処理として行うものを得ることができる。
但し、ノイズ除去処理と解像度向上処理の両方を行うタップ係数を用いてデータ変換処理を行った画像データと、ノイズ除去処理を行うタップ係数を用いてデータ変換処理を行い、さらに、解像度向上処理を行うタップ係数を用いてデータ変換処理を行った画像データとでは、各データ変換処理の条件が同一であれば、画質に差が生じる。
即ち、ノイズ除去処理と解像度向上処理の両方を行うタップ係数を用いたデータ変換処理、ノイズ除去処理を行うタップ係数を用いたデータ変換処理、および解像度向上処理を行うタップ係数を用いたデータ変換処理において、いずれも、同一のタップ構造の予測タップおよびクラスタップを用いるとともに、同一のクラス分類方法（クラス数も同一）を採用した場合には、ノイズ除去処理を行うタップ係数を用いてデータ変換処理を行い、さらに、解像度向上処理を行うタップ係数を用いてデータ変換処理を行った画像データの方が、ノイズ除去処理と解像度向上処理の両方を行うタップ係数を用いてデータ変換処理を行った画像データよりも高画質になる。
ところで、画像処理カード１３の生成情報記憶部９７には、図９の学習装置によって求められるクラスごとのタップ係数を、生成情報として記憶させておくことが可能である。
しかしながら、この場合、クラス数をＺとするとともに、１クラスあたりのタップ係数のセット（式（１）を規定するタップ係数ｗ1，ｗ2，・・・，ｗNのセット）の容量をＢとすると、画像処理カード１３を構成する生成情報記憶部９７としては、少なくともＺ×Ｂの容量のメモリが必要となる。
そこで、ここでは、タップ係数ｗ1，ｗ2，・・・，ｗNのセットのうちのｎ番目のタップ係数ｗnにおけるサフィックスｎをタップ番号として、クラスごとのタップ係数ｗ1乃至ｗNを、例えば、タップ番号ごとに圧縮し、その圧縮結果を、生成情報として、生成情報記憶部９７（図６）に記憶させることができる。この場合、生成情報記憶部９７に必要な記憶容量を削減することができる。
クラスごとのタップ係数ｗ1乃至ｗNの、タップ番号ごとの圧縮は、例えば、次のようにして行うことができる。
即ち、いま、タップ係数ｗnを、その種となる係数種データと、所定のパラメータとから、例えば、次式にしたがって生成することを考える。
Figure 0003918192
 ・・・（９）
但し、式（９）において、βm,nは、ｎ番目のタップ係数ｗnを求めるのに用いられるｍ番目の係数種データを表し、ｚは、パラメータを表す。なお、式（９）では、タップ係数ｗnが、Ｍ個の係数種データβn,1，βn,2，・・・，βn,Mを用いて求められるようになっている。
ここで、係数種データβm,nとパラメータｚから、タップ係数ｗnを求める式は、式（９）に限定されるものではない。
いま、式（９）におけるパラメータｚによって決まる値ｚm-1を、新たな変数ｔmを導入して、次式で定義する。
Figure 0003918192
 ・・・（１０）
式（１０）を、式（９）に代入することにより、次式が得られる。
Figure 0003918192
 ・・・（１１）
式（１１）によれば、タップ係数ｗnは、係数種データβn,mと変数ｔmとの線形１次式によって求められる（予測される）ことになるが、いま、この式（１１）によって求められるタップ係数を、ｗn'と表すこととすると、次の式（１２）で表される、最適なタップ係数ｗnと式（１１）により求められるタップ係数ｗn'との誤差ｅnを０とする係数種データβn,mが、最適なタップ係数ｗnを求めるのに最適なものとなるが、すべてのタップ係数ｗnについて、そのような係数種データβn,mを求めることは、一般には困難である。
Figure 0003918192
 ・・・（１２）
なお、式（１２）は、その右辺のｗn'に式（１１）を代入することによって、次式のように変形することができる。
Figure 0003918192
 ・・・（１３）
そこで、係数種データβn,mが最適なものであることを表す規範として、例えば、やはり、最小自乗法を採用することとすると、最適な係数種データβn,mは、次式で表される自乗誤差の総和Ｅを最小にすることで求めることができる。
Figure 0003918192
 ・・・（１４）
式（１４）の自乗誤差の総和Ｅの最小値（極小値）は、式（１５）に示すように、総和Ｅを係数種データβn,mで偏微分したものを０とするβn,mによって与えられる。
Figure 0003918192
 ・・・（１５）
式（１３）を、式（１５）に代入することにより、次式が得られる。
Figure 0003918192
 ・・・（１６）
いま、Ｘi,j,とＹiを、式（１７）と（１８）に示すように定義する。
Figure 0003918192
 ・・・（１７）
Figure 0003918192
 ・・・（１８）
この場合、式（１６）は、Ｘi,jとＹiを用いた式（１９）に示す正規方程式で表すことができる。
Figure 0003918192
 ・・・（１９）
式（１９）の正規方程式も、例えば、掃き出し法（Gauss-Jordanの消去法）などを用いることにより、係数種データβn,mについて解くことができる。
式（１９）の正規方程式を解くことにより求められる係数種データβn,mによれば、式（９）にしたがい、各パラメータｚについて、タップ係数ｗnを得ることができる。
ところで、パラメータｚとして、例えば、タップ係数のクラスを採用した場合には、パラメータ（クラス）ｚと、係数種データβn,mとによって、式（９）から、クラス＃ｚのタップ係数のセットを求めることができる。
そこで、いま、クラス＃ｚのｎ番目のタップ係数ｗnを、ｗ(z) nと表すこととすると、このクラス＃ｚのｎ番目のタップ係数ｗ(z) nを、式（９）にしたがって求めるための係数種データβn,mは、図９の学習装置によって求められる各クラス＃１，＃２，・・・，＃Ｚのｎ番目のタップ係数ｗ(1) n，ｗ(2) n，・・・，ｗ(Z) nを、それぞれ教師データとし、クラスを表すパラメータ＃１，＃２，・・・，＃Ｚを、そのクラスの教師データに対する生徒データとして、式（１９）の正規方程式をたてて解くことにより求めることができる。
図１１は、上述のようにして、クラス＃ｚのｎ番目のタップ係数ｗ(z) nを求めるための係数種データβn,mを求める学習を行う学習装置の構成例を示している。なお、図中、図９における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
タップ係数メモリ１２１は、タップ係数算出部１１９が出力するクラスごとのタップ係数のセットを記憶する。
足し込み部１２２は、タップ番号ｎごとに、クラスを表すパラメータ＃ｚ（に対応する変数ｔm）と、タップ係数メモリ１２１に記憶された各クラス＃ｚのタップ係数ｗ(z) nを対象とした足し込みを行う。
即ち、足し込み部１２２は、パラメータｚから式（１０）によって求められる変数ｔi（ｔj）を用い、式（１９）の左辺の行列における、式（１７）で定義されるコンポーネントＸi,jを求めるためのパラメータｚに対応する変数ｔi（ｔj）どうしの乗算（ｔiｔj）と、サメーション（Σ）に相当する演算を、タップ番号ｎごとに行う。
さらに、足し込み部１２２は、パラメータｚから式（１０）によって求められる変数ｔiと、タップ係数ｗ(z) nとを用い、式（１９）の右辺のベクトルにおける、式（１８）で定義されるコンポーネントＹiを求めるためのパラメータｚに対応する変数ｔiおよびタップ係数ｗnの乗算（ｔiｗn）と、サメーション（Σ）に相当する演算を、タップ番号ｎごとに行う。
足し込み部１２２は、タップ番号ｎごとに、式（１７）で表されるコンポーネントＸi,jと、式（１８）で表されるコンポーネントＹiを求めることにより、各タップ番号ｎについて、式（１９）の正規方程式をたてると、その正規方程式を、係数種算出部１２３に供給する。
なお、図１１の実施の形態では、処理情報生成部１２０が出力する処理情報が、足し込み部１２２に供給されるようになっている。この場合、処理情報には、係数種データβm,nからタップ係数ｗ(z) nを求めるタップ演算式としての式（９）の項数を表すＭが含まれており、足し込み部１２２は、情報処理生成部１２０から供給される処理情報を参照することで、タップ演算式の項数Ｍを認識し、式（１９）の正規方程式をたてるようになっている。
係数種算出部１２３は、足し込み部１２２から供給されるタップ番号ｎごとの式（１９）の正規方程式を解くことにより、各タップ番号ｎごとの係数種データβm,nを求めて出力する。
次に、図１２のフローチャートを参照して、図１１の学習装置の処理（学習処理）について説明する。
ステップＳ３１乃至Ｓ３７では、図１０のステップＳ２１乃至Ｓ２７における場合とそれぞれ同様の処理が行われ、これにより、タップ係数算出部１１９で求められるクラスごとのタップ係数は、タップ係数メモリ１２１に供給されて記憶される。
なお、ステップＳ３２では、タップ抽出部１１５に構成させる予測タップのタップ構造、タップ抽出部１１６に構成させるクラスタップのタップ構造、およびクラス分類部１１７におけるクラス分類方法の他、足し込み部１２２で式（１９）の正規方程式をたてるのに必要なタップ演算式（９）の項数Ｍも設定される。
即ち、図１１の学習装置における処理情報生成部１２０は、画像処理カード１３1乃至１３6それぞれに構成させる予測タップおよびクラスタップのタップ構造や、画像処理カード１３1乃至１３6それぞれに行わせるクラス分類のクラス分類方法の他、画像処理カード１３1乃至１３6において係数種データβm,nからタップ係数ｗnを生成するためのタップ演算式（９）の項数Ｍも含む処理情報を生成し、タップ抽出部１１５および１１６、クラス分類部１１７、並びに足し込み部１２２に供給するようになっており、足し込み部１２２は、その処理情報に含まれる項数Ｍにしたがって、式（１９）の正規方程式をたてるように、その動作モードを設定する。
その後、ステップＳ３８に進み、足し込み部１２２は、タップ番号ｎごとに、クラスを表すパラメータ＃ｚ（に対応する変数ｔm）と、タップ係数メモリ１２１に記憶された各クラス＃ｚのタップ係数ｗ(z) nを対象として、上述したような足し込みを行い、これにより、各タップ番号ｎについて、式（１９）の正規方程式をたて、係数種算出部１２３に供給して、ステップＳ３９に進む。
なお、ステップＳ３８では、足し込み部１２２は、ステップＳ３２で設定されたタップ演算式（９）の項数Ｍにしたがって、式（１９）の正規方程式をたてる。
ステップＳ３９では、係数種算出部１２３は、足し込み部１２２から供給されるタップ番号ｎごとの式（１９）の正規方程式を解くことにより、各タップ番号ｎごとの係数種データβm,nを求めて出力し、処理を終了する。
図１１の学習装置では、学習対および処理情報を適宜変更して、図１２の学習処理を行い、これにより、各種の画質改善を行うことのできる係数種データβm,nが求められる。そして、このようにして求められた各種の画質改善を行うことのできる係数種データβm,nのうちの異なるものが、画像処理カード１３1乃至１３6それぞれに記憶されている。
なお、１クラスのタップ係数ｗnの個数がＮ個であり、クラス数がＺクラスであるとすると、タップ係数ｗnの総数は、Ｎ×Ｚ個になる。
一方、１クラスのタップ係数ｗnの個数がＮ個であり、タップ演算式（９）の項数がＭであるとすると、係数種データβm,nの総数は、Ｎ×Ｍ個になる。
従って、１つのタップ係数ｗnと係数種データβm,nが同一のデータ量であるとすると、すべての係数種データβm,nのデータ量は、すべてのタップ係数ｗnのデータ量のＭ／Ｚになる。
そこで、ＭとＺを比較すると、Ｍは、タップ演算式（９）の項数であり、１桁、または多くても、例えば、１０数などの２桁程度の値が採用される。一方、Ｚは、クラス数を表すが、クラスを求めるクラス分類は、例えば、上述したように、クラスタップをADRC処理することにより求められる。従って、例えば、いま、５×５画素の２５画素で構成されるクラスタップを、１ビットADRC処理することによりクラス分類を行うこととすると、クラス数は、２25クラスとなる。
以上から、Ｍ／Ｚは、十分小さな値となり、従って、タップ係数ｗnは、十分に少ないデータ量の係数種データβm,nに圧縮されているということができる。
従って、係数種データβm,nを、生成情報として、生成情報記憶部９７（図６）に記憶させることにより、タップ係数ｗnを記憶させる場合に比較して、生成情報記憶部９７に必要な記憶容量を大きく削減することができる。
ここで、図６に示した画像処理カード１３iに記憶されている処理情報には、タップ構造やクラス分類方法の他、タップ演算式（９）の項数Ｍや、クラス分類部９３におけるクラス分類によるクラス数Ｚも含まれており、係数生成部９６では、処理情報を参照することにより、タップ演算式（９）の項数Ｍが認識される。さらに、カードコントローラ９８は、処理情報を参照することにより、クラス数Ｚを認識し、１乃至Ｚの整数値を、パラメータｚとして、係数生成部９６に与える。そして、係数生成部９６では、生成情報としての係数種データβm,nと、カードコントローラ９８から供給されるパラメータｚとを用い、タップ演算式（９）の右辺におけるＭ項からなるサメーションを演算し、これにより、各クラスのタップ係数ｗnを求める。
次に、上述したように、図１１の学習装置によれば、図１３に示すように、高画質画像データを教師データとするとともに、その画質を低下させた低画質画像データを生徒データとして学習が行われ、Ｚクラス分のタップ係数のセットが生成される。さらに、図１１の学習装置によれば、そのＺクラス分のタップ係数のセットが圧縮され、予測タップのタップ数であるＮタップ分の係数種データのセットが生成される。
そして、学習において、どのような学習対（教師データと生徒データ）を用いるかによって、異なる種類の画質改善（例えば、ノイズの低減や、解像度の向上など）を行うタップ係数を生成することのできる係数種データを求めることができる。さらに、学習において採用する予測タップのタップ構造（予測タップとする画素の位置関係の他、タップ数も含む）や、クラスタップのタップ構造、クラス分類方法、タップ演算式（９）の項数Ｍなどによって、画質改善の程度が異なるタップ係数を生成することのできる係数種データを求めることができる。
画像処理カード１３1乃至１３6それぞれには、異なる種類や程度の画質改善を行うタップ係数ｗnを生成する係数種データを、生成情報として記憶させておくことができるが、以下、図１４乃至図１９を参照して、画像処理カード１３1乃至１３6のうちの、例えば、画像処理カード１３1と１３2に記憶させる係数種データの例について説明する。
まず、画像処理カード１３1には、例えば、図１４に示すように、高画質画像データを教師データとするとともに、その解像度を低下させ、かつノイズを付加した低画質画像データを生徒データとして学習を行い、解像度を向上させ、かつノイズを除去する解像度向上／ノイズ除去用の６４クラス分のタップ係数のセットを生成し、さらに、その６４クラス分のタップ係数のセットを圧縮し、解像度向上／ノイズ除去用の９タップ分の係数種データのセットを生成し、この９タップ分の係数種データのセットを、生成情報として記憶させておくことができる。
また、画像処理カード１３1には、図１４の解像度向上／ノイズ除去用の９タップ分の係数種データのセットに加えて、例えば、図１５に示すように、高画質画像データを教師データとするとともに、その解像度を低下させた低画質画像データを生徒データとして学習を行い、解像度を向上させる解像度向上用の６４クラス分のタップ係数のセットを生成し、さらに、その６４クラス分のタップ係数のセットを圧縮し、解像度向上用の２５タップ分の係数種データのセットを生成し、この２５タップ分の係数種データのセットを、生成情報として記憶させておくことができる。
一方、画像処理カード１３2には、例えば、図１６に示すように、高画質画像データを教師データとするとともに、それにノイズを加えた低画質画像データを生徒データとして学習を行い、ノイズを除去するノイズ除去用の６４クラス分のタップ係数のセットを生成し、さらに、その６４クラス分のタップ係数のセットを圧縮し、ノイズ除去用の２５タップ分の係数種データのセットを生成し、この２５タップ分の係数種データのセットを、生成情報として記憶させておくことができる。
この場合、画像処理インタフェース４０に、画像処理カード１３1のみが装着されたときには、画像処理カード１３1では、例えば、図１７に示すように、解像度向上／ノイズ除去用の９タップ分の係数種データのセットと、解像度向上用の２５タップ分の係数種データのセットのうちの、例えば、解像度向上／ノイズ除去用の９タップ分の係数種データのセットから、解像度向上／ノイズ除去用の６４クラス分のタップ係数のセットが生成される。そして、画像処理カード１３1では、解像度向上／ノイズ除去用の６４クラス分のタップ係数のセットを用いて、フレームメモリ３５（図３）から供給される第１の画像データについて、データ変換処理が行われ、これにより、解像度が向上し、かつノイズが除去された第２の画像データが出力される。
なお、画像処理カード１３1の生成情報記憶部９７（図６）に記憶された処理情報には、解像度向上／ノイズ除去用の９タップ分の係数種データのセットからタップ係数を生成する旨の情報が含まれており、画像処理カード１３1のカードコントローラ９８（図６）では、この処理情報にしたがって係数生成部９６が制御されることにより、解像度向上／ノイズ除去用の９タップ分の係数種データのセットから、解像度向上／ノイズ除去用の６４クラス分のタップ係数のセットが生成される。
一方、画像処理インタフェース４０に、画像処理カード１３1と１３2が装着された場合、画像処理カード１３1では、例えば、図１８に示すように、解像度向上／ノイズ除去用の９タップ分の係数種データのセットと、解像度向上用の２５タップ分の係数種データのセットのうちの、例えば、解像度向上用の２５タップ分の係数種データのセットから、解像度向上用の６４クラス分のタップ係数のセットが生成される。
また、画像処理カード１３2では、図１８に示すように、ノイズ除去用の２５タップ分の係数種データのセットから、ノイズ除去用の６４クラス分のタップ係数のセットが生成される。
そして、画像処理カード１３1では、解像度向上用の６４クラス分のタップ係数のセットを用いて、フレームメモリ３５（図３）から供給される第１の画像データについて、データ変換処理が行われ、これにより、解像度が向上した第２の画像データが出力される。
この第２の画像データは、画像処理インタフェース４０のカードインタフェース８３を経由して、画像処理カード１３2に、第１の画像データとして供給される。
画像処理カード１３2では、ノイズ除去用の６４クラス分のタップ係数のセットを用いて、そこに供給される第１の画像データについて、データ変換処理が行われ、これにより、ノイズが除去された第２の画像データが出力される。
即ち、フレームメモリ３５に記憶された画像データは、画像処理カード１３1と画像処理カード１３2それぞれにおいてデータ変換処理されることで、解像度が向上し、かつノイズが除去された画像データとされる。
なお、画像処理カード１３2の生成情報記憶部９７（図６）に記憶された処理情報には、画像処理カード１３1において、解像度向上用の２５タップ分の係数種データのセットからタップ係数を生成する旨の情報が含まれており、画像処理カード１３1のカードコントローラ９８（図６）では、この画像処理カード１３2の処理情報（いまの場合、画像処理カード１３2の処理情報が最大ＩＤ処理情報であり、図８で説明したように、画像処理カード１３1では、最大ＩＤ処理情報にしたがって、タップ係数が生成される）にしたがって係数生成部９６が制御されることにより、解像度向上用の２５タップ分の係数種データのセットから、解像度向上用の６４クラス分のタップ係数のセットが生成される。
ここで、画像処理カード１３1だけが装着された場合も、画像処理カード１３1と１３2が装着された場合も、最終的に得られる画像データは、解像度が向上し、かつノイズが除去された画像データである。
しかしながら、画像処理カード１３1だけが装着された場合においては、画像処理カード１３1において、解像度の向上とノイズ除去を、いわば兼用する解像度向上／ノイズ除去用の６４クラス分のタップ係数のセットを用いてデータ変換処理が行われる。一方、画像処理カード１３1と１３2が装着された場合においては、画像処理カード１３1において、解像度の向上に、いわば専用の解像度向上用の６４クラス分のタップ係数のセットを用いてデータ変換処理が行われ、さらに、画像処理カード１３2において、ノイズの除去に専用のノイズ除去用の６４クラス分のタップ係数のセットを用いてデータ変換処理が行われる。
従って、画像処理カード１３1だけが装着された場合であっても、解像度が向上し、かつノイズが除去された画像データを得ることができるが、画像処理カード１３1と１３2が装着された場合には、解像度がより向上し、かつノイズもより除去された画像データを得ることができる。
即ち、画像処理カード１３1を装着後、画像処理カード１３2を追加装着することで、テレビジョン受像機の本体１（図１）は、いわば追加的に、より高機能になる。
その結果、ユーザにおいては、画像処理カード１３1を購入し、さらに、画像処理カード１３2を購入するというインセンティブが働くことになる。
ここで、上述の場合、画像処理カード１３1においては、画像処理カード１３1だけが装着されたときには、解像度向上／ノイズ除去用の９タップ分の係数種データのセットから、解像度向上／ノイズ除去用の６４クラス分のタップ係数のセットが生成され、画像処理カード１３1と１３2が装着されたときには、解像度向上用の２５タップ分の係数種データのセットから、解像度向上用の６４クラス分のタップ係数のセットが生成される。従って、画像処理カード１３1だけが装着されたときの予測タップのタップ数は９タップであるのに対して、画像処理カード１３1と１３2が装着されたときの予測タップのタップ数は２５タップであり、このように、予測タップのタップ数が多いことからも、画像処理カード１３1と１３2が装着された場合の解像度の向上の程度は、一般に、画像処理カード１３1だけが装着された場合の解像度の向上の程度よりも大になる。
なお、上述の場合、テレビジョン受像機の本体１に注目すれば、画像処理カード１３1だけが装着されている状態から、画像処理カード１３1と１３2が装着された状態となることによって、解像度を向上させる機能と、ノイズを除去する機能とが、より向上することになり、その機能の種類自体は変化しない。一方、画像処理カード１３1だけに注目すれば、画像処理カード１３1の機能は、ノイズを解像度を向上させ、かつノイズを除去する機能から、解像度を向上させる機能だけに変化することになり、その機能の種類自体が変化することになる。
また、例えば、画像処理カード１３3には、画像の拡大を行う拡大用タップ係数を生成する係数種データを、生成情報として記憶させておくことができ、この場合、画像処理カード１３1には、拡大を行い、ノイズを除去し、かつ解像度を向上させる拡大／ノイズ除去／解像度向上用のタップ係数、拡大を行い、かつ解像度を向上させる拡大／解像度向上用のタップ係数解像度向上用のタップ係数をそれぞれ生成する３種類の係数種データを記憶させることができる。
そして、この場合、画像処理カード１３1のみが装着されたときには、画像処理カード１３1において、拡大／ノイズ除去／解像度向上用のタップ係数を用いてデータ変換処理を行うようにすることができる。また、画像処理カード１３1と１３2が装着された場合には、画像処理カード１３1において、拡大／解像度向上用のタップ係数を用いてデータ変換処理を行い、画像処理カード１３2において、ノイズ除去用のタップ係数を用いて、データ変換処理を行うようにすることができる。さらに、画像処理カード１３1乃至１３3が装着された場合には、画像処理カード１３1乃至１３3において、解像度向上用のタップ係数、ノイズ除去用のタップ係数、拡大用のタップ係数を用いて、それぞれデータ変換処理を行うようにすることができる。
次に、上述の場合には、画像処理カード１３2に、ノイズ除去用の２５タップ分の係数種データのセットそのものを記憶させるようにしたが、画像処理カード１３2には、図１９に示すように、そのノイズ除去用の２５タップ分の係数種データと、画像処理カード１３1に記憶された解像度向上用の２５タップ分の係数種データとの差分データのセットを記憶させておくようにすることが可能である。
この場合、画像処理カード１３1と１３2が画像処理インタフェース４０に装着されると、画像処理カード１３2では、カードコントローラ９８（図６）が、画像処理インタフェース４０のカードインタフェース８３（図５）を経由して、画像処理カード１３1から解像度向上用の２５タップ分の係数種データを読み出し、画像処理カード１３2が記憶している差分データと加算することで、ノイズ除去用の２５タップ分の係数種データを生成する。そして、カードコントローラ９８は、ノイズ除去用の２５タップ分の係数種データを、係数生成部９６（図６）に供給することで、ノイズ除去用の６４クラス分のタップ係数を生成させる。
ここで、画像処理カード１３2に記憶されている生成情報が、上述のような差分データであることと、その差分データの復元方法は、例えば、画像処理カード１３2の処理情報に記述しておくことができ、従って、画像処理カード１３2のカードコントローラ９８は、その処理情報を参照することで、生成情報としての差分データを、係数種データに復元する。
この場合、画像処理カード１３2がデータ変換処理に用いるノイズ除去用の６４クラス分のタップ係数のセットは、画像処理カード１３1に記憶された解像度向上用の２５タップ分の係数種データがないと生成することができないため、画像処理カード１３1を有していないユーザが、画像処理カード１３2におけるデータ変換処理に用いられるノイズ除去用の６４クラス分のタップ係数のセットを、不正に取得しようとすることを防止することができる。
なお、他の画像処理カード１３iにも、その画像処理カード１３iがデータ変換処理に用いるタップ係数を生成するための係数種データと、それより１つ順位の高いカードＩＤの画像処理カード１３i-1がデータ変換処理に用いるタップ係数を生成するための係数種データとの差分データを記憶させるようにすることが可能である。
次に、図２０は、画像処理カード１３iの他の構成例を示している。なお、図中、図６における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、図２０の画像処理カード１３iは、係数メモリ９４に代えて、メモリ空間共有制御部１００が設けられており、さらに、そのメモリ空間共有制御部１００に、係数メモリ９４が接続されている他は、基本的に、図６における場合と同様に構成されている。
メモリ空間共有制御部１００は、画像処理カード１３iが有する係数メモリ９４のメモリ空間と、他の画像処理カード１３i'が有する係数メモリ９４のメモリ空間との共有を制御する。
即ち、メモリ空間共有制御部１００は、画像処理カード１３iが有する係数メモリ９４だけでは、容量が十分でない場合、画像処理インタフェース４０のカードインタフェース８３（図５）を介して、他の画像処理カード１３i'のメモリ空間共有制御部１００と通信し、他の画像処理カード１３i'における係数メモリ９４の容量が余っている場合には、その余っているメモリ空間と、画像処理カード１３iの係数メモリ９４の実メモリ空間とを、画像処理カード１３iの仮想的なメモリ空間（仮想メモリ空間）とする。
これにより、メモリ空間共有制御部１００は、係数正規化部９９が出力するタップ係数のセットを、仮想メモリ空間（画像処理カード１３iにおける係数メモリ９４の実メモリ空間、または他の画像処理カード１３i'における係数メモリ９４の実メモリ空間）に記憶させる。さらに、メモリ空間共有制御部１００は、クラス分類部９３からクラスコードを受信すると、そのクラスコードに対応するクラスのタップ係数のセットを、仮想メモリ空間から読み出し、予測部９５に供給する。
従って、係数正規化部９９およびクラス分類部９３からは、メモリ空間共有制御部１００は、図６の実施の形態における係数メモリ９４と等価に見える。
なお、仮想メモリ空間として、どのような容量のメモリ空間が必要であるかは、その仮想メモリ空間に記憶させるタップ係数の容量による。そして、仮想メモリ空間に記憶させるタップ係数の容量は、１つのタップ係数のサイズが既知であるとすれば、あとは、予測タップのタップ数Ｎとクラス数Ｚから計算することができる。そこで、カードコントローラ９８は、生成情報記憶部９７の処理情報に記述されている予測タップのタップ数Ｎとクラス数Ｚを参照することにより、係数生成部９６が生成するタップ係数の総容量を計算し、これを、必要なメモリ空間のサイズとして、メモリ空間共有制御部１００に供給するようになっている。
メモリ空間共有制御部１００は、上述したようにして、カードコントローラ９８から供給される必要なメモリ空間のサイズの仮想メモリ空間を確保する。
また、メモリ空間共有制御部１００は、画像処理カード１３iが有する係数メモリ９４の容量が余る場合には、他の画像処理カード１３i'のメモリ空間共有制御部１００からの要求に応じて、その余っているメモリ空間の使用を許可し、残りを、画像処理カード１３iの仮想メモリ空間として確保して使用する。
複数の画像処理カード１３の間で、上述したように、係数メモリ９４を共有するのは、次のような理由による。
即ち、図６の実施の形態では、係数メモリ９４の容量について、特に言及せず、従って、係数正規化部９９から出力されるタップ係数を記憶するのに十分な記憶容量を有するものとした。
従って、例えば、図１７の実施の形態で説明した場合には、画像処理カード１３1では、解像度向上／ノイズ除去用の９タップの係数種データのセットから、解像度向上／ノイズ除去用の６４クラス分のタップ係数のセットが生成されるので、この６４クラス分の、１クラスあたり９タップのタップ係数のセットを記憶するには、１つのタップ係数のサイズを、Ｓとすると、６４×９×Ｓのサイズの容量が必要となる。
一方、例えば、図１８の実施の形態で説明した場合には、画像処理カード１３1では、解像度向上用の２５タップの係数種データのセットから、解像度向上用の６４クラス分のタップ係数のセットが生成されるから、この６４クラス分の、１クラスあたり２５タップのタップ係数のセットを記憶するには、６４×２５×Ｓのサイズの容量が必要となる。
従って、図６の実施の形態では、画像処理カード１３1の係数メモリ９４としては、６４×２５×Ｓのサイズの容量が必要となる。
しかしながら、係数メモリ９４において、その６４×２５×Ｓのサイズの全体が使用されるのは、画像処理カード１３1と１３2が装着された場合であり、画像処理カード１３1だけが装着された場合には、６４×９×Ｓのサイズしか使用されず、この場合、係数メモリ９４の２／３（≒（２５−９）／２５）に近い容量が無駄になる。
そこで、図２０の実施の形態では、係数メモリ９４は、そのような無駄な容量が生じない、所定のタップ数Ｎの、所定のクラス数Ｚのタップ係数のセットを記憶することのできる分だけの記憶容量を有している。
即ち、再び、画像処理カード１３1と１３2を例に説明すれば、画像処理カード１３1には、生成情報として、例えば、図２１に示すように、解像度向上／ノイズ除去用の係数種データのセットと、解像度向上用の係数種データのセットとが記憶されており、画像処理カード１３1だけが、画像処理インタフェース４０に装着された場合には、図２１に示すように、解像度向上／ノイズ除去用の係数種データのセットから、解像度向上／ノイズ除去用の６４クラス分のタップ係数のセットが生成され、また、画像処理カード１３1と１３2が、画像処理インタフェース４０に装着された場合には、図２２に示すように、解像度向上用の４８クラス分のタップ係数のセットが生成されるものとする。
一方、画像処理カード１３2には、生成情報として、例えば、図２２に示すように、ノイズ除去用の係数種データのセットが記憶されており、画像処理カード１３1と１３2が、画像処理インタフェース４０に装着された場合には、ノイズ除去用の係数種データのセットから、ノイズ除去用の８０クラス分のタップ係数のセットが生成されるものとする。
なお、いまの場合、説明を簡単にするため、予測タップのタップ数、即ち、１クラスあたりのタップ係数のタップ数は、Ｎで一定であるとして、無視する。
そして、画像処理カード１３1および１３2の係数メモリ９４は、いずれも、６４クラス分のタップ係数のセット分の容量を有するものとする。
この場合、画像処理カード１３1だけが、画像処理インタフェース４０に装着されたときには、画像処理カード１３1においては、図２３に示すように、解像度向上／ノイズ除去用の係数種データのセットから生成される解像度向上／ノイズ除去用の６４クラス分のタップ係数のセットを、その画像処理カード１３1の係数メモリ９４に記憶させることができる。なお、この場合、画像処理カード１３1の係数メモリ９４の容量と、生成された６４クラス分のタップ係数のセットのサイズとは同一であり、従って、係数メモリ９４の容量は余らない。
また、画像処理カード１３1と１３2が、画像処理インタフェース４０に装着されたときにも、画像処理カード１３1においては、図２４に示すように、解像度向上用の係数種データのセットから生成される解像度向上用の４０クラス分のタップ係数のセットを、その画像処理カード１３1の係数メモリ９４に記憶させることができる。なお、この場合、生成された４８クラス分のタップ係数のセットのサイズは、画像処理カード１３1の係数メモリ９４の容量より、１６クラス分のタップ係数のセット分だけ小さく、従って、係数メモリ９４の容量は、その分だけ余る。
しかしながら、画像処理カード１３1と１３2が、画像処理インタフェース４０に装着された場合、画像処理カード１３2においては、図２５に示すように、解像度向上用の係数種データのセットから、解像度向上用の８０クラス分のタップ係数のセットが生成されるため、そのすべてを、その画像処理カード１３2の、６４クラス分のタップ係数のセット分の容量しか有しない係数メモリ９４に記憶させることはできない。即ち、この場合、画像処理カード１３2においては、生成される８０クラス分のタップ係数のセットのサイズが、画像処理カード１３2の係数メモリ９４の容量より、１６クラス分のタップ係数のセット分だけ大きく、従って、そのすべてのタップ係数のセットを記憶させるには、画像処理カード１３2の係数メモリ９４だけでは、１６クラス分のタップ係数のセット分の容量だけ足りない。
そこで、図２０の実施の形態では、画像処理カード１３2のメモリ空間共有制御部１００は、図２６に示すように、画像処理カード１３1のメモリ空間共有制御部１００に対して、その係数メモリ９４の実メモリ空間Ｒ1のうちの１６クラス分のタップ係数のセット分の容量のメモリ空間Ｒ1'を要求する。
この場合、画像処理カード１３1のメモリ空間共有制御部１００は、自身に必要なメモリ空間が、上述したように、４８クラス分のタップ係数を記憶することのできるサイズであることを認識し、その結果、係数メモリ９４の実メモリ空間Ｒ1のうちの１６クラスのタップ係数のセット分の容量が余ることから、図２６に示すように、自身の仮想メモリ空間ｒ1として、４８クラス分のタップ係数を記憶することのできる容量を確保する。さらに、画像処理カード１３1のメモリ空間共有制御部１００は、画像処理カード１３2のメモリ空間共有制御部１００に対して、１６クラス分のタップ係数のセット分の容量のメモリ空間Ｒ1'の使用を許可する。
これにより、画像処理カード１３2のメモリ空間共有制御部１００は、図２６に示すように、その画像処理カード１３2の係数メモリ９４の実メモリ空間Ｒ2と、使用を許可された、画像処理カード１３1の係数メモリ９４の１６クラス分のタップ係数のセット分の容量の実メモリ空間Ｒ1'とをあわせた８０クラス分のタップ係数のセット分の容量の仮想メモリ空間ｒ2を確保し、そこに、８０クラス分のタップ係数のセットを記憶させる。
次に、図２７のフローチャートを参照して、図２０の画像処理カード１３の処理について説明する。
図２０の画像処理カード１３では、ステップＳ５１において、カードコントローラ９８は、上述した図７のステップＳ５でインタフェースコントローラ８１（図５）が送信してくる処理情報（最大ＩＤ処理情報）を受信したかどうかを判定する。
ステップＳ５１において、最大ＩＤ処理情報を受信していないと判定された場合、ステップＳ５２乃至Ｓ５５をスキップして、ステップＳ５６に進む。
また、ステップＳ５１において、最大ＩＤ処理情報を受信したと判定された場合、ステップＳ５２に進み、カードコントローラ９８は、その最大ＩＤ処理情報を参照することにより、図８のステップＳ１２における場合と同様に、自身が行うべきデータ変換処理の内容を認識し、その認識結果にしたがって、タップ抽出部９１および９２、クラス分類部９３を制御する。
そして、ステップＳ５３に進み、カードコントローラ９８は、ステップＳ５１で画像処理インタフェース４０から受信されたと判定された処理情報（最大ＩＤ処理情報）を参照することで、係数生成部９６が生成するタップ係数のセットのサイズを認識し、メモリ空間共有制御部１００に供給する。即ち、最大ＩＤ処理情報には、生成情報としての係数種データから生成されるタップ係数のクラス数Ｚおよびタップ数Ｎの情報も記述されており、カードコントローラ９８は、これらの情報に基づき、係数生成部９６で生成されるタップ係数のサイズを認識し、メモリ空間共有制御部１００に供給する。
さらに、ステップＳ５３では、メモリ空間共有制御部１００が、カードコントローラ９８から受信したサイズの仮想メモリ空間を、上述したようにして確保し、ステップＳ５４に進む。
ステップＳ５４では、カードコントローラ９８は、図８のステップＳ１３における場合と同様にして、最大ＩＤ処理情報に基づき、係数生成部９６を制御することにより、生成情報から、クラスごとのタップ係数を生成させる。このタップ係数は、係数正規化部９９に供給される。
係数正規化部９９は、ステップＳ５５において、係数生成部９６からのクラスごとのタップ係数を正規化処理し、その正規化後のクラスごとのタップ係数を、メモリ空間共有制御部１００に供給する。ステップＳ５５では、さらに、メモリ空間共有部１３１が、係数正規化部９９からのクラスごとのタップ係数を、ステップＳ５３で確保した仮想メモリ空間に記憶させ、ステップＳ５６に進む。
ステップＳ５６では、タップ抽出部９１と９２が、図８のステップＳ１５における場合と同様に、注目画素について、予測タップとクラスタップをそれぞれ構成し、予測タップは、タップ抽出部９１から予測部９５に供給され、クラスタップは、タップ抽出部９２からクラス分類部９３に供給される。
そして、ステップＳ５７に進み、クラス分類部９３は、タップ抽出部９２から供給される注目画素についてのクラスタップに基づき、注目画素をクラス分類し、そのクラスを表すクラスコードを、メモリ空間共有制御部１００に供給して、ステップＳ５８に進む。
ステップＳ５８では、メモリ空間共有制御部１３３が、クラス分類部９３から供給されるクラスコードに対応するアドレスに記憶されているタップ係数を、仮想メモリ空間から読み出すことにより取得する。このタップ係数は、メモリ空間共有制御部１００から予測部９５に供給され、ステップＳ５９に進む。
ステップＳ５９では、予測部９５が、タップ抽出部９１が出力する予測タップと、メモリ空間共有制御部１００から供給されるタップ係数とを用いて、式（１）の予測演算を行う。これにより、予測部９５は、注目画素の画素値を求め、カードインタフェース８３（図５）に供給する。そして、ステップＳ５１に戻り、以下、同様の処理が繰り返される。
以上のように、複数の画像処理カード１３において、その係数メモリ９４の実メモリ空間を共有し、タップ係数を記憶するのに必要最小限の仮想メモリ空間を確保することにより、係数メモリ９４の記憶容量に無駄が生じることを防止することができる。
さらに、図２１乃至図２６で説明した例では、画像処理カード１３2は、画像処理カード１３1とともに、画像処理インタフェース４０に装着されない限り、その係数生成部９６で生成される８０クラス分のタップ係数のセットを記憶させることができないから、画像処理カード１３2だけでは、データ変換処理を行うことができない。従って、画像処理カード１３1を有していないユーザが、画像処理カード１３2だけで、不正に、データ変換処理を行うことを防止することができる。
次に、いま、画質改善として、例えば、画像の空間解像度を向上させることに注目すると、画像処理カード１３1には、例えば、図２８に示すように、超高画質画像データを教師データとするとともに、その空間解像度を低下させた高画質画像データの空間解像度をさらに低下させた低画質画像データを生徒データとして学習を行い、解像度を大きく向上させる超解像度向上用の６４クラス分のタップ係数のセットを生成し、さらに、その６４クラス分のタップ係数のセットを圧縮し、超解像度向上用の２５タップ分の係数種データのセットを生成し、この２５タップ分の係数種データのセットを、生成情報として記憶させておくことができる。
また、画像処理カード１３1には、図２８の超解像度向上用の２５タップ分の係数種データのセットに加えて、例えば、図２９に示すように、高画質画像データを教師データとするとともに、その空間解像度を低下させた低画質画像データを生徒データとして学習を行い、解像度をある程度向上させる通常解像度向上用の６４クラス分のタップ係数のセットを生成し、さらに、その６４クラス分のタップ係数のセットを圧縮し、通常解像度向上用の２５タップ分の係数種データのセットを生成し、この２５タップ分の係数種データのセットを、生成情報として記憶させておくことができる。
そして、画像処理カード１３1では、画像処理カード１３1だけが、画像処理インタフェース４０に装着された場合には、通常解像度向上用の２５タップ分の係数種データから、通常解像度向上用の６４クラス分のタップ係数を生成し、そのタップ係数を用いて、データ変換処理を行い、画像処理カード１３1と１３2が、画像処理インタフェース４０に装着された場合には、超解像度向上用の２５タップ分の係数種データから、超解像度向上用の６４クラス分のタップ係数を生成し、そのタップ係数を用いて、データ変換処理を行うようにすることができる。
この場合、画像処理カード１３1では、画像処理カード１３1だけが装着されても、画像処理カード１３1と１３2が装着されても、解像度向上という同じ種類の画質改善を行うデータ変換処理が行われる。但し、画像処理カード１３1だけが装着された場合には、通常解像度向上用の６４クラス分のタップ係数が用いられるのに対して、画像処理カード１３1と１３2が装着された場合には、通常解像度向上用の６４クラス分のタップ係数とは異なる、超解像度向上用の６４クラス分のタップ係数が用いられるため、データ変換処理の結果得られる画像データの空間解像度をより向上させることができる。
ところで、本実施の形態では、係数種データβm,nからのタップ係数ｗnの生成は、式（９）のタップ演算式によって行われる。
そこで、画質改善として、図２８および図２９における場合と同様に、画像の空間解像度を向上させることに注目すると、画像処理カード１３1には、例えば、図３０に示すように、高画質画像データを教師データとするとともに、その空間解像度を低下させた低画質画像データを生徒データとして学習を行い、解像度を向上させる超解像度向上用の６４クラス分のタップ係数のセットを生成し、さらに、その６４クラス分のタップ係数のセットを圧縮し、超解像度向上用の２５タップ分の係数種データのセットを生成し、この２５タップ分の係数種データのセットを、生成情報として記憶させておくことができる。但し、この場合、タップ係数を係数種データに圧縮する際の式（９）のタップ演算式としては、項数がＭ'個のＭ'次の式が用いられるものとする。従って、この場合、１タップ分の係数種データのセットは、Ｍ'個の係数種データで構成される。
また、画像処理カード１３1には、図３０の解像度向上用の２５タップ分の係数種データのセットに加えて、例えば、図３１に示すように、高画質画像データを教師データとするとともに、その空間解像度を低下させた低画質画像データを生徒データとして学習を行い、解像度を向上させる解像度向上用の６４クラス分のタップ係数のセットを生成し、さらに、その６４クラス分のタップ係数のセットを圧縮し、解像度向上用の２５タップ分の係数種データのセットを生成し、この２５タップ分の係数種データのセットを、生成情報として記憶させておくことができる。但し、この場合、タップ係数を係数種データに圧縮する際の式（９）のタップ演算式としては、項数が、図３０におけるＭ'個より多いＭ''個のＭ''次の式が用いられるものとする。従って、この場合、１タップ分の係数種データのセットは、Ｍ'個より多いＭ''個の係数種データで構成される。
そして、画像処理カード１３1では、画像処理カード１３1だけが、画像処理インタフェース４０に装着された場合には、１タップ分あたりＭ'個の、解像度向上用の２５タップ分の係数種データから、解像度向上用の６４クラス分のタップ係数を生成し、そのタップ係数を用いて、データ変換処理を行い、画像処理カード１３1と１３2が、画像処理インタフェース４０に装着された場合には、１タップ分あたりＭ''個の解像度向上用の２５タップ分の係数種データから、解像度向上用の６４クラス分のタップ係数を生成し、そのタップ係数を用いて、データ変換処理を行うようにすることができる。
この場合、画像処理カード１３1では、画像処理カード１３1だけが装着されても、画像処理カード１３1と１３2が装着されても、解像度向上という同じ種類の画質改善を行うデータ変換処理が行われる。但し、画像処理カード１３1だけが装着された場合には、データ変換処理に用いられるタップ係数が、１タップ分あたりＭ'個の、解像度向上用の２５タップ分の係数種データから、項数がＭ'個のタップ演算式（９）によって生成されるのに対して、画像処理カード１３1と１３2が装着された場合には、データ変換処理に用いられるタップ係数が、１タップ分あたりＭ''個の、解像度向上用の２５タップ分の係数種データから、項数がＭ'より多いＭ''個のタップ演算式（９）によって生成されるため、タップ係数を、より精度良く復元することができる。従って、図２８および図２９における場合と同様に、画像処理カード１３1では、画像処理カード１３1と１３2が装着された場合の方が、画像処理カード１３1だけが装着された場合に比較して、データ変換処理の結果得られる画像データの空間解像度をより向上させることができる。
次に、図３２は、図３の画像処理インタフェース４０の第２の構成例を示している。なお、図中、図５における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図３２の実施の形態では、画像処理インタフェース４０は、そこに装着される、後述する図３３の画像処理カード１３から生成情報を読み出し、タップ係数を生成する。そして、画像処理インタフェース４０は、そのタップ係数を用いて、フレームメモリ３５（図３）に記憶された画像データを対象に、データ変換処理を行うようになっている。
即ち、タップ抽出部１３１および１３２には、メモリインタフェース８２から、フレームメモリ３５から読み出された、データ変換処理の対象としての第１の画像データが供給される。
タップ抽出部１３１は、図６のタップ抽出部９１と同様に、第２の画像データを構成する画素を、順次、注目画素とし、さらに、その注目画素の画素値を予測するのに用いる第１の画像データを構成する画素（の画素値）の幾つかを、予測タップとして抽出する。
タップ抽出部１３２は、図６のタップ抽出部９２と同様に、注目画素を、幾つかのクラスのうちのいずれかにクラス分けするクラス分類を行うのに用いる第１の画像データを構成する画素の幾つかを、クラスタップとして抽出する。
なお、タップ抽出部１３１および１３２に対しては、インタフェースコントローラ８１から制御信号が供給されるようになっており、タップ抽出部１３１で構成される予測タップのタップ構造と、タップ抽出部１３２で構成されるクラスタップのタップ構造は、インタフェースコントローラ８１からの制御信号にしたがって設定されるようになっている。即ち、インタフェースコントローラ８１は、カードインタフェース８３を介して、画像処理インタフェース４０に装着された、後述する図３３の画像処理カード１３から処理情報を読み出し、その処理情報に基づき、タップ抽出部１３１および１３２におけるタップ構造を制御するようになっている。
タップ抽出部１３１で得られた予測タップは、予測部１３５に供給され、タップ抽出部１３２で得られたクラスタップは、インタフェースコントローラ８１に供給される。
クラス分類部１３３は、インタフェースコントローラ８１から供給される情報に基づき、注目画素をクラス分類し、その結果得られるクラスに対応するクラスコードを、係数メモリ１３４に供給する。即ち、インタフェースコントローラ８１は、タップ抽出部１３２から供給される注目画素についてのクラスタップを、カードインタフェース８３を介して、画像処理インタフェース４０に装着された、後述する図３３の画像処理カード１３に供給し、注目画素についてのクラス分類を要求する。そして、インタフェースコントローラ８１は、その要求に応じて、画像処理カード１３がクラス分類を行って返してくるクラスコードを、カードインタフェース８３を介して受信し、クラス分類部１３３に供給する。クラス分類部１３３は、このようにして、インタフェースコントローラ８１から供給される、画像処理インタフェース４０に装着された画像処理カード１３の１以上のクラス分類結果としてのクラスコードを合成し、最終的なクラス分類結果としてのクラスコードを得て、係数メモリ１３４に供給する。
なお、画像処理カード１３におけるクラス分類方法は、例えば、インタフェースコントローラ８１が、画像処理インタフェース４０に装着された画像処理カード１３から読み出した処理情報に基づいて指定する。
係数メモリ１３４は、係数生成部１３６から供給されるクラスごとのタップ係数を記憶し、さらに、その記憶したタップ係数のうちの、クラス分類部１３３から供給されるクラスコードに対応するアドレスに記憶されているタップ係数（クラス分類部１３３から供給されるクラスコードが表すクラスのタップ係数）を、予測部１３５に供給する。
予測部１３５は、図６の予測部９５と同様に、タップ抽出部１３１が出力する予測タップと、係数メモリ１３４が出力するタップ係数とを取得し、その予測タップとタップ係数とを用いて、注目画素の真値の予測値を求める式（１）の予測演算を行う。これにより、予測部１３５は、注目画素の画素値（の予測値）、即ち、第２の画像データを構成する画素の画素値を求めて出力する。
係数生成部１３６は、インタフェースコントローラ８１が、カードインタフェース８３を介して、画像処理インタフェース４０に装着された画像処理カード１３から読み出す生成情報を受信し、その生成情報からクラスごとのタップ係数を生成する。このクラスごとのタップ係数は、係数メモリ１３４に供給されて記憶される。
次に、図３３は、画像処理インタフェース４０が図３２に示したように構成される場合の、画像処理カード１３の構成例を示している。なお、図中、図６における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜、省略する。即ち、図３３の画像処理カード１３は、図６におけるクラス分類部９３、生成情報記憶部９７、およびカードコントローラ９８で構成されている。
次に、図３４のフローチャートを参照して、図３２の画像処理インタフェース４０の処理について説明する。
画像処理インタフェース４０では、ステップＳ７１乃至Ｓ７４において、図７のステップＳ１乃至Ｓ４における場合とそれぞれ同様の処理が行われる。
そして、ステップＳ７４において、インタフェースコントローラ８１が、有効カードとしての画像処理カード１３iを決定すると、ステップＳ７５に進み、インタフェースコントローラ８１は、有効カードとしての画像処理カード１３iすべてから、カードインタフェース８３を介して、生成情報を読み出す。即ち、インタフェースコントローラ８１は、カードインタフェース８３を介して、有効カードとしての画像処理カード１３iのカードコントローラ９８（図３３）に、生成情報を要求する。この場合、カードコントローラ９８は、生成情報記憶部９７から生成情報を読み出し、カードインタフェース８３を介して、インタフェースコントローラ８１に供給する。これにより、インタフェースコントローラ８１は、有効カードとしての画像処理カード１３iのすべての生成情報を取得する。
従って、画像処理インタフェース４０に、例えば、画像処理カード１３1乃至１３3が装着されている場合には、画像処理カード１３1乃至１３3すべてが有効カードとなるから、インタフェースコントローラ８１は、画像処理カード１３1乃至１３3それぞれの生成情報を受信する。また、画像処理インタフェース４０に、例えば、画像処理カード１３1，１３2、および１３4が装着されている場合には、画像処理カード１３1および１３2が有効カードとなるから、インタフェースコントローラ８１は、画像処理カード１３1と１３2それぞれの生成情報を受信する。
その後、ステップＳ７６に進み、インタフェースコントローラ８１は、有効カードとしての各画像処理カード１３iから読み出した処理情報の中で、最大のカードＩＤの画像処理カード１３i(max)から読み出した処理情報（最大ＩＤ処理情報）に基づき、行うべきデータ変換処理の内容を認識し、その認識結果にしたがって、タップ抽出部１３１および１３２、クラス分類部１３３、並びに有効カードとしての画像処理カード１３iを制御する。
即ち、インタフェースコントローラ８１は、例えば、最大ＩＤ処理情報に記述されているタップ構造の予測タップまたはクラスタップを構成するように、タップ抽出部１３１または１３２の動作モードを設定する。
さらに、インタフェースコントローラ８１は、最大ＩＤ処理情報に記述されている合成方法により、有効カードとしてのクラスコードを合成するように、クラス分類部１３３の動作モードを設定する。即ち、本実施の形態では、画像処理カード１３iの処理情報には、クラスコードの合成方法（例えば、画像処理カード１３1で得られるクラスコードの下位ビットに、画像処理カード１３2で得られるクラスコードを付加して、最終的なクラスコードを生成するといった情報）も記述されており、インタフェースコントローラ８１は、その情報にしたがってクラスコードを合成するように、クラス分類部１３３の動作モードを設定する。
また、インタフェースコントローラ８１は、最大ＩＤ処理情報に記述されているクラス分類方法によるクラス分類を行うように、有効カードとしての各画像処理カード１３iの動作モードを、カードインタフェース８３を介して設定する。即ち、本実施の形態では、画像処理カード１３iの処理情報には、画像処理カード１３1乃至１３iそれぞれのクラス分類部９３に行わせるクラス分類のクラス分類方法が記述されており、インタフェースコントローラ８１は、そのクラス分類方法によるクラス分類を行うように、有効カードとしての各画像処理カード１３iのクラス分類部９３（図３３）の動作モードを設定する。
そして、ステップＳ７７に進み、インタフェースコントローラ８１は、有効カードとしての画像処理カード１３iから読み出した生成情報を、係数生成部１３６に供給し、これにより、その生成情報から、クラスごとのタップ係数を生成させる。
係数生成部１３６は、クラスごとのタップ係数を生成すると、ステップＳ７７からＳ７８に進み、そのクラスごとのタップ係数について、レベル調整のための正規化処理を施し、係数メモリ１３４に供給して記憶させる。
そして、ステップＳ７９に進み、タップ抽出部１３１が、メモリインタフェース８２から供給される、フレームメモリ３５（図３）に記憶された画像データを、データ変換処理対象の第１の画像データとして、その第１の画像データに対する第２の画像データ（データ変換処理後の画像データ）を構成する各画素を、順次、注目画素とし、その注目画素について、ステップＳ７６で設定されたタップ構造の予測タップとする第１の画像データの画素を抽出する。さらに、ステップＳ７９では、タップ抽出部１３２が、注目画素について、ステップＳ７６で設定されたタップ構造のクラスタップとする第１の画像データの画素を抽出する。そして、予測タップは、タップ抽出部１３１から予測部１３５に供給され、クラスタップは、タップ抽出部１３２からインタフェースコントローラ８１に供給される。
インタフェースコントローラ８１は、タップ抽出部１３２から供給されるクラスタップを受信すると、ステップＳ８０において、カードインタフェース８３を制御することにより、有効カードとなっている各画像処理カード１３iに対して、タップ抽出部１３２からのクラスタップを供給し、クラス分類を要求する。
ここで、有効カードとなっている各画像処理カード１３iは、後述する図３５で説明するように、インタフェースコントローラ８１からの要求に対応して、同じくインタフェースコントローラ８１からのクラスタップに基づき、注目画素をクラス分類し、そのクラス分類結果としてのクラスコードを、カードインタフェース８３を介して、インタフェースコントローラ８１に供給する。
その後、ステップＳ８１に進み、インタフェースコントローラ８１は、有効カードとなっているすべての画像処理カード１３iから、クラス分類結果としてのクラスコードを受信したかどうかを判定する。
ステップＳ８１において、有効カードとなっているすべての画像処理カード１３iから、クラス分類結果としてのクラスコードを、まだ受信していないと判定された場合、ステップＳ８１に戻る。
また、ステップＳ８１において、有効カードとなっているすべての画像処理カード１３iから、クラス分類結果としてのクラスコードを受信したと判定された場合、そのすべてのクラスコードを、クラス分類部１３３に供給して、ステップＳ８２に進む。
ステップＳ８２では、クラス分類部１３３は、インタフェースコントローラ８１から供給される、有効カードとなっている各画像処理カード１３iからのクラスコードを合成し、これにより、注目画素の最終的なクラス分類結果としてのクラスコードを得て、係数メモリ１３４に供給し、ステップＳ８３に進む。
ステップＳ８３では、係数メモリ１３４が、クラス分類部１３３から供給されるクラスコードに対応するアドレスに記憶されているタップ係数、即ち、クラスコードに対応するクラスのタップ係数を読み出して出力する。さらに、ステップＳ８３では、予測部１３５が、係数メモリ１３４が出力するタップ係数を取得し、ステップＳ８４に進む。
ステップＳ８４では、予測部１３５が、タップ抽出部１３１が出力する予測タップと、係数メモリ１３４から取得したタップ係数とを用いて、式（１）の予測演算を行う。これにより、予測部１３５は、注目画素の画素値を求め、線順次変換部８５に供給する。そして、ステップＳ７１に戻り、以下、同様の処理が繰り返される。
次に、図３５のフローチャートを参照して、有効カードとなった画像処理カード１３iの処理について説明する。
有効カードとなった画像処理カード１３iでは、まず最初に、ステップＳ９１において、カードコントローラ９８が、画像処理インタフェース４０（のインタフェースコントローラ８１）から、クラスタップとともに、クラス分類の要求があったかどうかを判定し、ないと判定した場合、ステップＳ９１に戻る。
また、ステップＳ９１において、クラス分類の要求があったと判定された場合、ステップＳ９２に進み、カードコントローラ９８は、そのクラス分類の要求とともに、画像処理インタフェース４０から供給されるクラスタップを受信し、クラス分類部９３に、そのクラスタップに基づくクラス分類を要求する。これにより、クラス分類部９３では、図３４のステップＳ７６で設定されたクラス分類方法により、クラスタップに基づく注目画素のクラス分類が行われ、その結果得られるクラスコードを、カードコントローラ９８に供給する。
そして、ステップＳ９３に進み、カードコントローラ９８は、クラス分類部９３からのクラスコードを、画像処理インタフェース４０に送信する。そして、ステップＳ９１に戻り、以下、同様の処理が繰り返される。
次に、有効カードとされた各画像処理カード１３iのクラス分類部９３（図３３）におけるクラス分類と、そのクラス分類結果としてのクラスコードを合成する画像処理インタフェース４０のクラス分類部１３３（図３２）の処理について、さらに説明する。
なお、ここでは、タップ抽出部１３２が、注目画素について、例えば、３×３画素の合計９画素でなるクラスタップを構成するものとする。
例えば、いま、画像処理カード１３1乃至１３3が、画像処理インタフェース４０に装着され、有効カードとされたとすると、画像処理カード１３iのクラス分類部９３（図３３）は、例えば、クラスタップを１ビットADRC処理することによるクラス分類を行い、これにより、９ビットのクラスコードを出力する。
また、画像処理カード１３2のクラス分類部９３（図３３）は、例えば、クラスタップの中心の画素（中心画素）の動きベクトルを検出し、その動きベクトルの大きさを、所定の閾値と比較することにより、中心画素の動きの有無を判定し、その動きの有無を表す１ビットのクラスコードを出力する。なお、この場合、画像処理カード１３2のクラス分類部９３は、例えば、１フレーム前にクラスタップとして供給された１フレーム前の画像データを記憶しており、その１フレーム前の画像データと、クラスタップとを用いたブロックマッチングを行うことにより、動きベクトルを検出する。そして、画像処理カード１３2のクラス分類部９３は、例えば、動きベクトルの大きさが所定の閾値より大である場合には、動きありと判定し、そうでない場合には、動きなしと判定する。
さらに、画像処理カード１３3のクラス分類部９３（図３３）は、例えば、クラスタップの中心画素と、それに隣接する画素の差分を演算し、その差分の絶対値を所定の閾値と比較することにより、中心画素におけるエッジの有無を判定し、そのエッジの有無を表す１ビットのクラスコードを出力する。なお、この場合、画像処理カード１３3のクラス分類部９３は、例えば、中心画素と、それに隣接する画素の差分の絶対値の中に、所定の閾値より大のものが存在する場合には、エッジありと判定し、そうでない場合は、エッジなしと判定する。
ここで、以下、適宜、画像処理カード１３iのクラス分類部９３で行われるクラス分類を、第ｉクラス分類という。また、第ｉクラス分類の結果得られるクラスコードを、第ｉクラスコードという。
この場合、画像処理インタフェース４０のクラス分類部１３３（図３２）は、例えば、画像処理カード１３1のクラス分類部９３の第１クラス分類により得られる第１クラスコードの下位ビットとして、画像処理カード１３2のクラス分類部９３の第２クラス分類により得られる第２クラスコードを付加し、さらに、その下位ビットとして、画像処理カード１３3のクラス分類部９３の第３クラス分類により得られる第３クラスコードを付加する。
即ち、例えば、画像処理インタフェース４０に、画像処理カード１３1しか装着されていない場合には、画像処理インタフェース４０のクラス分類部１３３（図３２）は、画像処理カード１３1のクラス分類部９３の第１クラス分類により得られる９ビットの第１クラスコードを、そのまま最終的なクラスコード（以下、適宜、最終クラスコードという）として出力する。
また、例えば、画像処理インタフェース４０に、画像処理カード１３1と１３2が装着されている場合には、画像処理インタフェース４０のクラス分類部１３３（図３２）は、画像処理カード１３1のクラス分類部９３の第１クラス分類により得られる９ビットの第１クラスコードの下位ビットに、画像処理カード１３2のクラス分類部９３の第２クラス分類により得られる１ビットの第２クラスコードを付加し、その結果得られる１０ビットを、最終クラスコードとして出力する。
さらに、例えば、画像処理インタフェース４０に、画像処理カード１３1乃至１３3が装着されている場合には、画像処理インタフェース４０のクラス分類部１３３（図３２）は、画像処理カード１３1のクラス分類部９３の第１クラス分類により得られる９ビットの第１クラスコードの下位ビットに、画像処理カード１３2のクラス分類部９３の第２クラス分類により得られる１ビットの第２クラスコードを付加し、さらに、画像処理カード１３3のクラス分類部９３の第３クラス分類により得られる１ビットの第３クラスコードを付加し、その結果得られる１１ビットを、最終クラスコードとして出力する。
上述のように、画像処理カード１３1乃至１３iの装着時に、クラス分類部１３３が出力する最終クラスコードが、画像処理カード１３1乃至１３i-1の装着時に、クラス分類部１３３が出力する最終クラスコードよりも１ビット増加する場合には、図３６に示すように、画像処理インタフェース４０に装着される、有効カードとしての画像処理カード１３iの数によって、クラス数が変動する。
即ち、画像処理インタフェース４０に、画像処理カード１３1しか装着されていない場合には、最終クラスコードは９ビットとなり、そのクラス数は、５１２（＝２9）クラスとなる（図３６の最左欄）。また、画像処理インタフェース４０に、画像処理カード１３1と１３2が装着されている場合には、最終クラスコードは、１０ビットとなり、そのクラス数は、１０２４（＝２10）クラスとなる（図３６の左から２番目の欄）。さらに、画像処理インタフェース４０に、画像処理カード１３1乃至１３3が装着されている場合には、最終クラスコードは１１ビットとなり、そのクラス数は、２０４８（＝２11）クラスとなる（図３６の最右欄）。
このため、画像処理カード１３1には、例えば、図１１の学習装置において、クラス分類部１１７のクラス分類方法として、第１クラス分類により得られる第１クラスコードを出力するクラス分類を採用して学習を行い、５１２クラス分の第１クラス分類によるタップ係数のセットを生成し、さらに、その５１２クラス分のタップ係数のセットを圧縮して生成した第１クラス分類による係数種データのセットが、生成情報として記憶されている。
さらに、画像処理カード１３2には、例えば、図１１の学習装置において、クラス分類部１１７のクラス分類方法として、第１クラス分類により得られる第１クラスコードの下位ビットに第２クラス分類により得られる第２クラスコードを付加したクラスコードを出力するクラス分類を採用して学習を行い、１０２４クラス分の第１クラス分類と第２クラス分類によるタップ係数のセットを生成し、さらに、その１０２４クラス分のタップ係数のセットを圧縮して生成した第１クラス分類と第２クラス分類による係数種データのセットが、生成情報として記憶されている。
この場合、画像処理インタフェース４０に、画像処理カード１３1のみが装着されたときには、画像処理インタフェース４０では、図３７に示すように、有効カードのうちの最高順位の画像処理カード１３1に記憶された生成情報としての第１クラス分類による係数種データのセットが読み出され、係数生成部１３６において、その係数種データのセットから、５１２クラス分の第１クラス分類によるタップ係数のセットが生成される。さらに、画像処理カード１３1のクラス分類部９３では、第１クラス分類が行われることにより、９ビットの第１クラスコードが出力され、画像処理インタフェース４０では、クラス分類部１３３において、その第１クラスコードが、そのまま最終クラスコードとして出力される。そして、画像処理カード１３1では、５１２クラス分の第１クラス分類によるタップ係数のセットのうちの、９ビットの第１クラスコードに対応するタップ係数のセットが、データ変換処理（予測部１３５（図３２）による式（１）の演算）に用いられる。
また、画像処理インタフェース４０に、画像処理カード１３1と１３2が装着されたときには、画像処理インタフェース４０では、図３８に示すように、有効カードのうちの最低順位の画像処理カード１３2に記憶された生成情報としての第１クラス分類と第２クラス分類による係数種データのセットが読み出され、係数生成部１３６において、その係数種データのセットから、１０２４クラス分の第１クラス分類と第２クラス分類によるタップ係数のセットが生成される。さらに、画像処理カード１３1のクラス分類部９３では、第１クラス分類が行われることにより、９ビットの第１クラスコードが出力され、画像処理カード１３2のクラス分類部９３では、第２クラス分類が行われることにより、１ビットの第２クラスコードが出力される。そして、画像処理インタフェース４０では、クラス分類部１３３において、第１クラスコードの下位ビットに第２クラスコードが付加されることにより、１０ビットの最終クラスコードが生成されて出力される。さらに、画像処理インタフェース４０では、１０２４クラス分の第１クラス分類と第２クラス分類によるタップ係数のセットのうちの、１０ビットの最終クラスコードに対応するタップ係数のセットが、データ変換処理に用いられる。
従って、この場合、画像処理カード４０に装着され、有効カードとされる画像処理カード１３iの数が増えるほど、クラス数の多いタップ係数を用いて、データ変換処理が行われるので、画質改善の程度も向上することになる。
即ち、例えば、第１クラス分類と第２クラス分類によるタップ係数のセットの学習と、第１クラス分類によるタップ係数のセットの学習を、同一の学習対を用いて行ったとしても、第１クラス分類と第２クラス分類によるタップ係数のセットは、第１クラス分類によるタップ係数のセットよりもクラス数が多いため、第１クラス分類と第２クラス分類によるタップ係数のセットを用いてデータ変換処理を行う場合には、第１クラス分類によるタップ係数のセットを用いてデータ変換処理を行う場合よりも、画質改善の程度が向上することになる。
なお、画像処理カード１３1と１３2には、同種の画質改善を行う係数種データを記憶させておく他、異なる種類の画質改善を行う係数種データを記憶させておくことも可能である。即ち、例えば、画像処理カード１３1には、ノイズ除去を行う係数種データを記憶させておき、画像処理カード１３2には、空間解像度を向上させる係数種データを記憶させておくことが可能である。さらに、この場合、図３２の画像処理インタフェース４０においては、フレームメモリ３５（図３）に記憶された画像データを対象に、画像処理カード１３1に記憶された係数種データが生成されるタップ係数を用いてデータ変換処理を行い、その結果得られる画像データを対象に、画像処理データ１３2に記憶された係数種データから生成されるタップ係数を用いてデータ変換処理を行うようにすることが可能である。
また、下位の画像処理カード１３2には、上位の画像処理カード１３1に記憶された係数種データによる画質改善に加えて、他の種類の画質改善を行う係数種データを記憶させておくことも可能である。即ち、例えば、画像処理カード１３1には、ノイズ除去を行う係数種データを記憶させておき、画像処理カード１３2には、ノイズを除去し、かつ空間解像度を向上させる係数種データを記憶させておくことが可能である。なお、本実施の形態では、画像処理カード１３2の係数種データから生成されるタップ係数のクラス数は、画像処理カード１３1の係数種データから生成されるタップ係数のクラス数の２倍になることから、画像処理カード１３2の係数種データから生成されるタップ係数によるノイズ除去の程度は、画像処理カード１３1の係数種データから生成されるタップ係数によるノイズ除去の程度と同程度になると考えられる。従って、画像処理カード１３1と１３2が装着された場合には、画像処理カード１３1だけが装着された場合と同程度のノイズ除去が行われ、さらに解像度が向上することになる。
画像処理カード１３1と１３2以外の画像処理カード１３iについても、同様のタップ係数を記憶させることが可能であり、この場合、最上位の画像処理カード１３1から、順次、下位の画像処理カード１３iを装着していくことで、改善される画質の種類が増加していくことになるので、即ち、テレビジョン受像機の本体１の機能が、追加的に高機能化していくので、ユーザが画像処理カード１３を購入しようとするインセンティブが働きやすくなることになる。
なお、上述した場合においても、最上位の画像処理カード１３1以外の画像処理カード１３iには、図１９で説明したように、係数種データそのものではなく、差分データを記憶させておくようにすることが可能である。
次に、上述の場合には、図３３の画像処理カード１３iに、係数種データ、または、１つ上位の画像処理カード１３i-1で用いられる係数種データとの差分データを、生成情報として記憶させるようにしたが、最上位の画像処理カード１３1を除く画像処理カード１３iには、１つ上位の画像処理カード１３i-1で用いられるタップ係数から、それとは異なる新たなタップ係数を生成するための情報（差分データ以外の情報）を、生成情報として記憶させるようにすることが可能である。
この場合、画像処理インタフェース４０に、画像処理カード１３1と１３2が装着された場合には、図３９に示すように、画像処理インタフェース４０の係数生成部１３６（図３２）において、画像処理カード１３1に記憶された第１クラス分類による係数種データのセットから、第１クラス分類によるタップ係数のセットが生成される。さらに、画像処理インタフェース４０の係数生成部１３６では、その第１クラス分類によるタップ係数のセットと、画像処理カード１３2に記憶された生成情報とから、第１クラス分類と第２クラス分類によるタップ係数のセットが生成される。
そこで、第１クラス分類と第２クラス分類によるタップ係数のセットを、第１クラス分類によるタップ係数のセットとともに生成する生成情報の例について説明する。
なお、以下、適宜、第１クラス分類による第１クラスコードを、そのまま最終クラスコードとした場合の、その最終クラスコードを、第１の合成クラスコードといい、第１クラスコードの下位ビットに、第２クラス分類による第２クラスコードを付加して最終クラスコードとした場合の、その最終クラスコードを、第２の合成クラスコードという。また、以下、適宜、第１クラスコードの下位ビットに、第２クラスコードを付加し、さらに、第３クラスコードを付加して最終クラスコードとした場合の、その最終クラスコードを、第３の合成クラスコードという。
この場合、第２の合成クラスコードは、第１の合成クラスコードの下位ビットに、１ビットの第２クラスコードを付加したものであり、第３の合成クラスコードは、第２の合成クラスコードに、１ビットの第３クラスコードを付加したものとなる。
従って、ある第１の合成クラスコード＃ｃは、その第１の合成クラスコード＃ｃの下位ビットに、１ビットの０を付加した第２の合成クラスコード＃ｃ０と、１ビットの１を付加した第２の合成クラスコード＃ｃ１の２つに対応付けることができる。同様に、ある第２の合成クラスコード＃ｃ'は、その第２の合成クラスコード＃ｃ'の下位ビットに、１ビットの０を付加した第３の合成クラスコード＃ｃ'０と、１ビットの１を付加した第３の合成クラスコード＃ｃ'１の２つに対応付けることができる。
そして、１つのクラスコードについては、１セットのタップ係数が存在するから、上述のように、第１の合成クラスコード＃ｃと、２つの第２の合成クラスコード＃ｃ０および＃ｃ１とを対応付けた場合には、図４０に示すように、第１クラス分類による第１の合成クラスコード＃ｃのタップ係数のセットと、第１と第２のクラス分類による第２の合成クラスコード＃ｃ０，＃ｃ１それぞれのタップ係数のセットとを対応付けることができる。
この場合、生成情報としては、第１と第２のクラス分類による第２の合成クラスコード＃ｃ０，＃ｃ１それぞれのタップ係数のセットを、第１クラス分類による第１の合成クラスコード＃ｃのタップ係数のセットととともに生成することができるものを採用することができる。
そこで、図４１のフローチャートを参照して、第１と第２のクラス分類による第２の合成クラスコード＃ｃ０のタップ係数のセットを生成する場合を例に、生成情報の生成の仕方について説明する。
この場合、まず最初に、ステップＳ１０１において、第１の合成クラスコード＃ｃのタップ係数のセットのうちの中央タップ係数と、その第１の合成クラスコード＃ｃに対応付けられた第２の合成クラスコード＃ｃ０のタップ係数のセットのうちの中央タップ係数とが比較される。
ここで、あるクラスのタップ係数のセットの中央タップ係数とは、そのクラスのタップ係数を、タップ番号順に並べた場合に、中央に位置するタップ係数を意味する。従って、例えば、図４０に示すように、第１の合成クラスコード＃ｃのタップ係数をタップ番号順に並べたものが、(0.2,-0.1,0.8,-0.1,0.2)である場合には、その中央タップ係数は、0.8になる。また、第２の合成クラスコード＃ｃ０のタップ係数をタップ番号順に並べたものが、(0.3,-0.4,1.2,-0.4,0.3)である場合には、その中央タップ係数は、1.2となる。
ステップＳ１０１で、中央タップ係数どうしが比較された後は、ステップＳ１０２に進み、第２の合成クラスコード＃ｃ０の中央タップ係数が、第１の合成クラスコード＃ｃの中央タップ係数より大（以上）であるかどうかが判定される。
ステップＳ１０２において、第２の合成クラスコード＃ｃ０の中央タップ係数が、第１の合成クラスコード＃ｃの中央タップ係数より大であると判定された場合、ステップＳ１０３に進み、第２の合成クラスコード＃ｃ０のタップ係数のセットのうちの正のタップ係数それぞれについて、第１の合成クラスコード＃ｃの対応するタップ係数に対する変化率（比）が求められる。さらに、ステップＳ１０３では、その変化率の平均値が求められ、平均変化率ｖとされる。
従って、図４０に示した場合には、第２の合成クラスコード＃ｃ０の中央タップ係数が1.2であり、第１の合成クラスコード＃ｃの中央タップ係数である0.8よりも大であるから、ステップＳ１０３において、第２の合成クラスコード＃ｃ０のタップ係数の正のタップ係数、即ち、１番目のタップ係数である0.3、３番目のタップ係数（中央タップ係数）である1.2、５番目のタップ係数である0.3それぞれについて、第１の合成クラスコード＃ｃの対応するタップ係数に対する変化率（比）が求められる。
いまの場合、第１の合成クラスコード＃ｃの１番目、３番目、５番目のタップ係数は、それぞれ、0.2,0.8,0.2であるから、１番目のタップ係数については、0.3/0.2が、３番目のタップ係数については、1.2/0.8が、３番目のタップ係数については、0.3/0.2が、それぞれ変化率として求められる。
また、これらの変化率の平均値は、1.5であり、従って、この1.5が平均変化率ｖとして求められる。
ステップＳ１０３の処理後は、ステップＳ１０４に進み、平均変化率ｖに、＋の符号が付加されることにより、＋ｖとされ、この＋ｖが、第１の合成クラスコード＃ｃのタップ係数のセットから、それに対応付けられた第２の合成クラスコード＃ｃ０のタップ係数のセットを生成する生成情報（第２の合成クラスコード＃ｃ０についての生成情報）とされ、処理を終了する。
従って、上述の例では、+1.5が、第１の合成クラスコード＃ｃのタップ係数のセットから、第２の合成クラスコード＃ｃ０のタップ係数のセットを生成する生成情報とされる。
一方、ステップＳ１０２において、第２の合成クラスコード＃ｃ０の中央タップ係数が、第１の合成クラスコード＃ｃの中央タップ係数より大でないと判定された場合、ステップＳ１０５に進み、第２の合成クラスコード＃ｃ０のタップ係数のセットのうちの負のタップ係数それぞれについて、第１の合成クラスコード＃ｃの対応するタップ係数に対する変化率（比）が求められる。さらに、ステップＳ１０５では、その変化率の平均値が求められ、平均変化率ｖとされる。
ステップＳ１０５の処理後は、ステップＳ１０６に進み、平均変化率ｖに、−の符号が付加されることにより、−ｖとされ、この−ｖが、第１の合成クラスコード＃ｃのタップ係数のセットから、それに対応付けられた第２の合成クラスコード＃ｃ０のタップ係数のセットを生成する生成情報とされ、処理を終了する。
なお、例えば、図４０に示した第１と第２のクラス分類による第２の合成クラスコード＃ｃ１のタップ係数のセットを生成するための生成情報を生成する場合においては、第２の合成クラスコード＃ｃ１のタップ係数のセットは、(0.17,-0.02,0.7,-0.02,0.17)であるから、その中央タップ係数が0.7であり、第１の合成クラスコード＃ｃの中央タップ係数である0.8以下の値である。
従って、この場合、第２の合成クラスコード＃ｃ１のタップ係数の負のタップ係数、即ち、２番目のタップ係数である-0.02、４番目のタップ係数である-0.02それぞれについて、第１の合成クラスコード＃ｃの対応するタップ係数に対する変化率（比）が求められる（ステップＳ１０５）。
いまの場合、第１の合成クラスコード＃ｃの２番目、４番目のタップ係数は、それぞれ、-0.1,-0.1であるから、２番目のタップ係数については、0.02/0.1が、４番目のタップ係数については、0.02/0.1が、それぞれ変化率として求められる。
また、これらの変化率の平均値は、0.2であり、従って、この0.2が平均変化率ｖとして求められる（ステップＳ１０５）。
そして、この場合は、平均変化率ｖである0.2に、−の符号が付加された-0.2が、第１の合成クラスコード＃ｃのタップ係数のセットから、第２の合成クラスコード＃ｃ１のタップ係数のセットを生成する生成情報（第２の合成クラスコード＃ｃ１についての生成情報）とされる（ステップＳ１０６）。
次に、図４２のフローチャートを参照して、第１のクラス分類による第１の合成クラスコード＃ｃのタップ係数のセットと、図４１の処理によって生成される生成情報から、第１と第２のクラス分類による第２の合成クラスコード＃ｃ０のタップ係数のセットを新たに生成する場合を例に、図３２の係数生成部１３６の処理について説明する。
係数生成部１３６は、ステップＳ１１１において、第２の合成クラスコード＃ｃ０についての生成情報の符号を判定し、＋であると判定した場合は、ステップＳ１１２に進み、−であると判定した場合は、ステップＳ１１４に進む。
ステップＳ１１２では、係数生成部１３６は、第２の合成クラスコード＃ｃ０に対応付けられた第１の合成クラスコード＃ｃのタップ係数のセットのうち、正のタップ係数に、生成情報における平均変化率ｖを乗算し、その乗算結果のタップ係数のセットを、第２の合成クラスコード＃ｃ０のタップ係数のセットとして、ステップＳ１１３に進む。
ステップＳ１１３では、係数生成部１３６は、ステップＳ１１２で求めた第２の合成クラスコード＃ｃ０のタップ係数のセットについて、ゲイン調整のための正規化処理を施し、処理を終了する。即ち、ステップＳ１１３では、係数生成部１３６は、ステップＳ１１２で求めた第２の合成クラスコード＃ｃ０のタップ係数のセットのうちの負のタップ係数を、全体の総和が１になるように調整する。
一方、ステップＳ１１４では、係数生成部１３６は、第２の合成クラスコード＃ｃ０に対応付けられた第１の合成クラスコード＃ｃのタップ係数のセットのうち、負のタップ係数に、生成情報における平均変化率ｖを乗算し、その乗算結果のタップ係数のセットを、第２の合成クラスコード＃ｃ０のタップ係数のセットとして、ステップＳ１１５に進む。
ステップＳ１１５では、係数生成部１３６は、ステップＳ１１４で求めた第２の合成クラスコード＃ｃ０のタップ係数のセットについて、ゲイン調整のための正規化処理を施し、処理を終了する。即ち、ステップＳ１１５では、係数生成部１３６は、ステップＳ１１４で求めた第２の合成クラスコード＃ｃ０のタップ係数のセットのうちの正のタップ係数を、全体の総和が１になるように調整する。
図４２の処理によれば、例えば、第１の合成クラスコード＃ｃのタップ係数のセットが、図４０に示したように、(0.2,-0.1,0.8,-0.1,0.2)であり、第２の合成クラスコード＃ｃ０についての生成情報が、図４１で説明したように、+1.5である場合には、生成情報の符号が＋であるから、第１の合成クラスコード＃ｃのタップ係数のセット(0.2,-0.1,0.8,-0.1,0.2)のうちの正のタップ係数に、1.5が乗算され、その乗算結果(0.3,-0.1,1.2,-0.1,0.3)が、第２の合成クラスコード＃ｃ０のタップ係数のセットとされる（ステップＳ１１２）。さらに、その第２の合成クラスコード＃ｃ０のタップ係数のセット(0.3,-0.1,1.2,-0.1,0.3)のうちの負のタップ係数を調整することにより、全体の総和が１となるように調整される。即ち、いまの場合、(0.3,-0.1,1.2,-0.1,0.3)の総和は、1.6であるため、負のタップ係数である２番目と４番目のタップ係数が、例えば、-0.1から-0.4に、同一の量だけ調整されることにより、第２の合成クラスコード＃ｃ０のタップ係数のセットが、その総和が１となる(0.3,-0.4,1.2,-0.4,0.3)とされる。
この第２の合成クラスコード＃ｃ０のタップ係数のセット(0.3,-0.4,1.2,-0.4,0.3)は、図４０に示した元のタップ係数のセットと一致しており、従って、第１の合成クラスコード＃ｃのタップ係数のセット(0.2,-0.1,0.8,-0.1,0.2)と、生成情報である+1.5から、その第１の合成クラスコード＃ｃに対応付けられている第２の合成クラスコード＃ｃ０のタップ係数のセット(0.3,-0.4,1.2,-0.4,0.3)を生成することができる。同様にして、第２の合成クラスコード＃ｃ１のタップ係数のセットも、それに対応付けられている第１の合成クラスコード＃ｃのタップ係数のセットと、図４１で説明したようにして生成される生成情報である−０．２から生成することができる。
ここで、画像処理カード１３3乃至１３6それぞれについても、上述の場合と同様に、その１つ上位の画像処理カード１３iの生成情報から生成されるタップ係数とともに、新たなタップ係数を生成する生成情報を生成して記憶させることができる。
なお、図４１の実施の形態では、＋または−の符号に、平均変化率をそのまま付加したものを、第２の合成クラスコード＃ｃ０についての生成情報とするようにしたが、その他、例えば、平均変化率を、第２の合成クラスコード＃ｃ０や、それに対応付けられている第１の合成クラスコード＃ｃ、あるいは、第２の合成クラスコード＃ｃ０を生成するのに用いられる第１クラスコードや第２クラスコードなどに基づいて補正し、その補正後の平均変化率に、＋または−の符号を付加したものを、第２の合成クラスコード＃ｃ０についての生成情報とすることが可能である。
また、図４１の実施の形態では、第２の合成クラスコード＃ｃ０の中央タップ係数が、第１の合成クラスコード＃ｃの中央タップ係数より大きい場合は、第２の合成クラスコード＃ｃ０の正のタップ係数について、平均変化率ｖを求め、大きくない場合には、第２の合成クラスコード＃ｃ０の負のタップ係数について、平均変化率ｖを求め、その平均変化率ｖに、＋または−の符号を付加して、生成情報（以下、適宜、第１の生成情報という）を生成するようにしたが、逆に、第２の合成クラスコード＃ｃ０の中央タップ係数が、第１の合成クラスコード＃ｃの中央タップ係数より大きくない場合は、第２の合成クラスコード＃ｃ０の正のタップ係数について、平均変化率ｖを求め、大きい場合には、第２の合成クラスコード＃ｃ０の負のタップ係数について、平均変化率ｖを求め、その平均変化率ｖに、＋または−の符号を付加して、生成情報（以下、適宜、第２の生成情報という）を生成するようにすることなどが可能である。
即ち、第２の合成クラスコード＃ｃ０についての生成情報を用いて、図４２の処理により、第２の合成クラスコード＃ｃ０のタップ係数のセットを求めた場合、元の値からずれることがある。そこで、第１と第２の生成情報のうち、それぞれから求められる第２の合成クラスコード＃ｃ０のタップ係数のセットの、元の値に対するずれ量（誤差）が小さくなる方を、第２の合成クラスコード＃ｃ０についての最終的な生成情報として採用することが可能である。なお、第１と第２の生成情報のうちのいずれを最終的な生成情報として採用するかは、第２の合成クラスコードや、それに対応付けられている第１の合成クラスコード、あるいは、第２の合成クラスコードを生成するのに用いられる第１クラスコードや第２クラスコードなどごとに設定することが可能である。
また、第１の合成クラスコード＃ｃのタップ係数のセットから、それに対応付けられている第２の合成クラスコード＃ｃ０のタップ係数のセットを生成するための生成情報としては、図４１の処理によって生成されるものの他、例えば、図９の学習装置において、第１の合成クラスコード＃ｃのタップ係数のセットを生徒データとするとともに、第２の合成クラスコード＃ｃ０のタップ係数のセットを生徒データとして、学習を行い、その結果得られるタップ係数のセットを採用することなどが可能である。
次に、図４３は、図３の画像処理インタフェース４０の第３の構成例を示している。なお、図中、図３２における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、図４３の画像処理インタフェース４０は、係数メモリ１３４に代えて、メモリ空間共有制御部１４１が設けられている他は、図３２における場合と同様に構成されている。
メモリ空間共有制御部１４１は、画像処理インタフェース４０に装着された、後述する図４４の画像処理カード１３の係数メモリ９４を対象として、図２０のメモリ空間共有制御部１００と同様に、係数生成部１３６が生成するタップ係数のセットを記憶させる仮想メモリ空間を確保し、その仮想メモリ空間に、タップ係数のセットを記憶させ、また、クラス分類部１３３が出力するクラスコードのタップ係数のセットを、仮想メモリ空間から読み出して、予測部１３５に供給する。
即ち、図４４は、画像処理インタフェース４０が図４３に示したように構成される場合の画像処理カード１３の構成例を示している。なお、図中、図３３における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、図４４の画像処理カード１３は、図３３の画像処理カード１３に対して、図２０に示した係数メモリ９４を設けて構成されている。
図３６で説明したように、画像処理インタフェース４０に装着される、有効カードとしての画像処理カード１３1乃至１３iが増加すると、画像処理インタフェース４０の係数生成部１３６で生成されるタップ係数のクラス数は増加し、従って、そのタップ係数のセット全体のサイズも増大する。
図４４の実施の形態では、画像処理カード１３1乃至１３iが装着された場合に、その画像処理カード１３1乃至１３iそれぞれの係数メモリ９４の容量の総和が、画像処理インタフェース４０の係数生成部１３６で生成されるタップ係数のセット全体のサイズと一致するように、画像処理カード１３iの係数メモリ９４の容量が設計されており、従って、画像処理カード１３1乃至１３iの記憶内容を不正に読み出して、タップ係数のセットを生成しても、画像処理カード１３1乃至１３iが画像処理インタフェース４０に装着されていない限り、そのタップ係数のセットを記憶することができないようになっている。この場合、ユーザが、画像処理カード１３1乃至１３iの記憶内容を不正に読み出し、タップ係数のセットを生成して使用することを防止することができる。
ここで、図４３のメモリ空間共有制御部１４１は、クラス分類部１３３、係数生成部１３６、および予測部１３５から、メモリ空間共有制御部１４１を見た場合に、画像処理インタフェース４０に装着された有効カードとしての画像処理カード１３1乃至１３iそれぞれのｉ個の係数メモリ９４の実メモリ空間が、全体として、１つの連続したメモリ空間として見えるように、仮想メモリ空間を確保する。
また、上述の場合には、画像処理インタフェース４０に装着された画像処理カード１３1乃至１３iの係数メモリ９４の容量の総和が、生成されれるタップ係数のサイズと一致するように、係数メモリ９４の容量を設計するようにしたが、係数メモリ９４の容量は、画像処理カード１３1乃至１３iが装着されたときに生成されるタップ係数のサイズが、ｉ−１個の係数メモリ９４の容量より大で、i個の係数メモリ９４の容量以下となるような値とすることが可能である。
なお、図３３および図４４の実施の形態では、各画像処理カード１３iに、クラス分類部９３を設けるようにしたが、この各画像処理カード１３iに設けたクラス分類部９３は、各画像処理カード１３iではなく、図３２または図４３の画像処理インタフェース４０に設けるようにすることが可能である。
次に、上述した一連の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。
そこで、図４５は、上述した一連の処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。
プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク３０５やＲＯＭ３０３に予め記録しておくことができる。
あるいはまた、プログラムは、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)，MO(Magneto Optical)ディスク，DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体３１１に、一時的あるいは永続的に格納（記録）しておくことができる。このようなリムーバブル記録媒体３１１は、いわゆるパッケージソフトウエアとして提供することができる。
なお、プログラムは、上述したようなリムーバブル記録媒体３１１からコンピュータにインストールする他、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを、通信部３０８で受信し、内蔵するハードディスク３０５にインストールすることができる。
コンピュータは、CPU(Central Processing Unit)３０２を内蔵している。CPU３０２には、バス３０１を介して、入出力インタフェース３１０が接続されており、CPU３０２は、入出力インタフェース３１０を介して、ユーザによって、キーボードや、マウス、マイク等で構成される入力部３０７が操作等されることにより指令が入力されると、それにしたがって、ROM(Read Only Memory)３０３に格納されているプログラムを実行する。あるいは、また、CPU３０２は、ハードディスク３０５に格納されているプログラム、衛星若しくはネットワークから転送され、通信部３０８で受信されてハードディスク３０５にインストールされたプログラム、またはドライブ３０９に装着されたリムーバブル記録媒体３１１から読み出されてハードディスク３０５にインストールされたプログラムを、RAM(Random Access Memory)３０４にロードして実行する。これにより、CPU３０２は、上述したフローチャートにしたがった処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU３０２は、その処理結果を、必要に応じて、例えば、入出力インタフェース３１０を介して、LCD(Liquid CryStal Display)やスピーカ等で構成される出力部３０６から出力、あるいは、通信部３０８から送信、さらには、ハードディスク３０５に記録等させる。
ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラムを記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。
また、プログラムは、１のコンピュータにより処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。
なお、本実施の形態では、本発明を、画像データの画質改善に適用した場合について説明したが、本発明は、音声（音響）データの音質改善に適用することも可能である。
さらに、本実施の形態では、本発明を、アナログのテレビジョン受像機に適用した場合について説明したが、本発明は、その他、例えば、ディジタルのテレビジョン受像機、その他の画像データや音声データを処理するＶＴＲ(Video Tape Recoder)その他の装置に適用可能である。
また、本実施の形態では、特に、ノイズ除去や、空間解像度を向上させるタップ係数を生成する生成情報を、画像処理カード１３に記憶させておくようにしたが、画像処理カード１３に記憶させる生成情報は、これらに限定されるものではない。即ち、画像処理カード１３には、例えば、時間解像度を向上させるタップ係数や、画素の階調（画素値のビット数）を向上させるタップ係数、エッジを強調するタップ係数、画像を構成する画素数や画像のサイズを変換するタップ係数、その他の画質改善効果のあるタップ係数を生成する生成情報を記憶させることが可能である。
さらに、画像処理カード１３1乃至１３6それぞれに記憶させる生成情報は、同種の画質改善であって、程度の異なるものを実現するタップ係数を生成するものであっても良いし、異なる画質改善を実現するタップ係数を生成するものであっても良い。
また、本実施の形態では、画像処理カード１３に、あらかじめ生成情報を記憶させておくようにしたが、各順位の画像処理カード１３iは、生成情報を記憶させずに、販売することが可能である。この場合、生成情報は、生成情報を提供する生成情報サーバからダウンロードして、画像処理カード１３iに記憶させるようにすることが可能である。即ち、画像処理インタフェース４０に、画像処理カード１３iが装着された場合には、図３のコントローラ３７において、通信インタフェース３８を制御することにより、生成情報サーバにアクセスし、相互認証を行った後に、生成情報サーバから、生成情報をダウンロードするようにすることができる。この場合、生成情報のダウンロードに対する対価は、そのダウンロードに対応して、ユーザの銀行口座等から引き落としするようにしても良いし、あらかじめ、画像処理カード１３iの販売価格に含めておいても良い。
なお、画像処理カード１３は、より下位のものが装着されるほど、本体１の機能が高機能化することから、画像処理カード１３iの販売価格、あるいは、生成情報のダウンロードに対する対価は、画像処理カード１３iの順位が下がるほど、高価格にすることができる。
また、本実施の形態では、テレビジョン受像機に、あらかじめ、最高順位の画像処理カード１３1が装着された状態となっているものとしたが、最高順位の画像処理カード１３1も、他の画像処理カード１３iと同様に、テレビジョン受像機とは別売りにすることが可能である。但し、最初に、最高順位の画像処理カード１３1が装着された状態のテレビジョン受像機を購入したユーザについては、最高順位の画像処理カード１３1が装着されていない状態のテレビジョン受像機を購入したユーザよりも、下位の順位の画像処理カード１３iの販売価格を低価格にすることが可能である。
なお、図３に示したテレビジョン受像機の本体１は、大雑把には、例えば、一般的なアナログのテレビジョン受像機に、画像処理インタフェース４０を追加するとともに、コントローラ３７に実行させるプログラムを変更することで構成することが可能である。従って、図３のテレビジョン受像機の本体は、一般的なアナログのテレビジョン受像機を利用して、比較的容易に製造することができるので、画像処理カード１３が装着されることにより提供される上述したような機能を考慮すれば、そのコストメリット（コストパフォーマンス）は高いと言うことができる。
本発明を適用したテレビジョン受像機の一実施の形態の構成例を示す斜視図である。 本体１の背面図である。 本体１の電気的構成例を示すブロック図である。 リモコン２の構成例を示す平面図である。 画像処理インタフェース４０の第１の構成例を示すブロック図である。 画像処理カード１３の第１の構成例を示すブロック図である。 画像処理インタフェース４０の処理を説明するフローチャートである。 画像処理カード１３の処理を説明するフローチャートである。 タップ係数を求める学習装置の構成例を示すブロック図である。 タップ係数を求める学習処理を説明するフローチャートである。 係数種データを求める学習装置の構成例を示すブロック図である。 係数種データを求める学習処理を説明するフローチャートである。 生徒データと教師データから生成されるタップ係数と係数種データを示す図である。 画像処理カード１３に記憶される係数種データの生成方法を説明する図である。 画像処理カード１３に記憶される係数種データの生成方法を説明する図である。 画像処理カード１３に記憶される係数種データの生成方法を説明する図である。 画像処理カード１３1の処理を説明する図である。 画像処理カード１３1と１３2の処理を説明する図である。 差分データから、係数種データを生成する生成方法を説明する図である。 画像処理カード１３の第２の構成例を示すブロック図である。 画像処理カード１３1の処理を説明する図である。 画像処理カード１３1と１３2の処理を説明する図である。 画像処理カード１３1の実メモリ空間を示す図である。 画像処理カード１３1の実メモリ空間を示す図である。 画像処理カード１３2の実メモリ空間を示す図である。 仮想メモリ空間に、タップ係数が記憶された状態を示す図である。 画像処理カード１３の処理を説明するフローチャートである。 画像処理カード１３に記憶される係数種データの生成方法を説明する図である。 画像処理カード１３に記憶される係数種データの生成方法を説明する図である。 画像処理カード１３に記憶される係数種データの生成方法を説明する図である。 画像処理カード１３に記憶される係数種データの生成方法を説明する図である。 画像処理インタフェース４０の第２の構成例を示すブロック図である。 画像処理カード１３の第３の構成例を示すブロック図である。 画像処理インタフェース４０の処理を説明するフローチャートである。 画像処理カード１３の処理を説明するフローチャートである。 装着された画像処理カード１３の数によって、クラス数が増加することを示す図である。 画像処理カード１３1と画像処理インタフェース４０の処理を説明する図である。 画像処理カード１３1と１３2、および画像処理インタフェース４０の処理を説明する図である。 画像処理カード１３1と１３2、および画像処理インタフェース４０の処理を説明する図である。 第１の合成クラスコードのタップ係数と、第２の合成クラスコードのタップ係数との対応関係を示す図である。 生成情報を生成する方法を説明するフローチャートである。 画像処理インタフェース４０の係数生成部１３６の処理を説明するフローチャートである。 画像処理インタフェース４０の第３の構成例を示すブロック図である。 画像処理カード１３の第４の構成例を示すブロック図である。 本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
符号の説明
１ 本体， ２ リモコン， １１ ＣＲＴ， １２1乃至１２6 スロット， １３，１３1乃至１３6 画像処理カード， ２１ アンテナ端子， ２２ 入力端子， ２３ 出力端子， ３１ チューナ， ３２ Ａ／Ｄ変換器， ３３ Ｙ／Ｃ分離部， ３４ セレクタ， ３５ フレームメモリ， ３６ マトリクス変換部， ３７ コントローラ， ３７Ａ ＣＰＵ， ３７Ｂ ＥＥＰＲＯＭ， ３７Ｃ ＲＡＭ， ３８ 通信インタフェース， ３９ ＩＲインタフェース， ４０ 画像処理インタフェース， ５１ セレクトボタンスイッチ， ５２ ボリウムボタンスイッチ， ５３ チャンネルアップダウンボタンスイッチ， ５４ メニューボタンスイッチ， ５５ イグジットボタンスイッチ， ５６ ディスプレイボタン， ５７ エンタボタンスイッチ， ５８ 数字ボタン（テンキー）スイッチ， ５９ テレビ／ビデオ切換ボタンスイッチ， ６０ テレビ／ＤＳＳ切換ボタンスイッチ， ６１ ジャンプボタンスイッチ， ６２ ランゲージボタン， ６３ ガイドボタンスイッチ， ６４ フェイバリットボタンスイッチ， ６５ ケーブルボタンスイッチ， ６６ テレビスイッチ， ６７ ＤＳＳボタンスイッチ， ６８乃至７０ ＬＥＤ， ７１ ケーブル電源ボタンスイッチ， ７２ テレビ電源ボタンスイッチ， ７３ ＤＳＳ電源ボタンスイッチ， ７４ ミューティングボタンスイッチ， ７５ スリープボタンスイッチ， ７６ 発光部， ８１ インタフェースコントローラ， ８２ メモリインタフェース， ８３ カードインタフェース， ８４ 接続検出部， ８５ 線順次変換部， ９１，９２ タップ抽出部， ９３ クラス分類部， ９４ 係数メモリ， ９５ 予測部， ９６ 係数生成部， ９７ 生成情報記憶部， ９８ カードコントローラ， ９９ 係数正規化部， １００ メモリ空間共有制御部， １１１ 教師データ生成部， １１２ 教師データ記憶部， １１３ 生徒データ生成部， １１４ 生徒データ記憶部， １１５，１１６ タップ抽出部， １１７ クラス分類部， １１８ 足し込み部， １１９ タップ係数算出部， １２０ 処理情報生成部， １２１ タップ係数メモリ， １２２ 足し込み部， １２３ 係数種算出部， １３１，１３２ タップ抽出部， １３３ クラス分類部， １３４ 係数メモリ， １３５ 予測部， １３６ 係数生成部， １４１ メモリ空間共有制御部， ３０１ バス， ３０２ CPU， ３０３ ROM， ３０４ RAM， ３０５ ハードディスク， ３０６ 出力部， ３０７ 入力部， ３０８ 通信部， ３０９ ドライブ， ３１０ 入出力インタフェース， ３１１ リムーバブル記録媒体

Claims (6)

  1. 第１のデータを、その第１のデータよりも高品質の第２のデータに変換するデータ変換処理を行うための所定のクラスごとのタップ係数を生成するための生成情報を記憶する第１乃至第Ｎの記憶装置が着脱可能なデータ処理装置において、
    前記第１乃至第Ｎの記憶装置が装着される着脱手段と、
    前記着脱手段に装着された前記第１乃至第Ｎ'（≦Ｎ）の記憶装置のうちの１または複数の記憶装置の前記生成情報と、所定のパラメータとを用いた演算処理による前記タップ係数の生成を制御するタップ係数生成制御手段と、
    前記第１乃至第Ｎ'の記憶装置それぞれに対するデータの入出力ルートを設定する入出力ルート設定手段と、
    前記入出力ルート設定手段において設定された前記入出力ルートにしたがって、前記第１乃至Ｎ'の記憶手段のうちの１つの記憶装置から他の１つの記憶装置へのデータの供給を制御するデータ供給制御手段と
    を備え、
    前記第１乃至第Ｎ'の記憶装置それぞれは、他の記憶装置が装着されている場合と装着されていない場合とで、異なる前記タップ係数を生成するように制御される
    ことを特徴とするデータ処理装置。
  2. 前記１つの記憶装置は、前記タップ係数の種となる係数種データを、前記生成情報として記憶し、
    前記他の１つの記憶装置は、前記１つの記憶装置に記憶された係数種データを用いて自身の係数種データを生成可能な情報を、前記生成情報として記憶し、
    前記タップ係数生成制御手段は、前記１つの記憶装置に記憶された係数種データと、前記他の１つの記憶装置に記憶された前記生成情報とを用いて、前記他の１つの記憶装置自身の係数種データを生成し、その係数種データからタップ係数を生成するように、前記他の１つの記憶装置を制御する
    ことを特徴とする請求項１に記載のデータ処理装置。
  3. 前記他の１つの記憶装置は、自身の係数種データと、前記１つの記憶装置における係数種データとの差分を、前記生成情報として記憶し、
    前記タップ係数生成制御手段は、前記１つの記憶装置における係数種データと、前記他の１つの記憶装置に記憶された前記生成情報とを加算することにより、自身の係数種データを生成し、その係数種データからタップ係数を生成するように、前記他の１つの記憶装置を制御する
    ことを特徴とする請求項２に記載のデータ処理装置。
  4. 第１のデータを、その第１のデータよりも高品質の第２のデータに変換するデータ変換処理を行うための所定のクラスごとのタップ係数を生成するための生成情報を記憶する第１乃至第Ｎの記憶装置が着脱可能なデータ処理装置であって、前記第１乃至第Ｎの記憶装置が装着される着脱手段を有するデータ処理装置のデータ処理方法において、
    前記着脱手段に装着された前記第１乃至第Ｎ'（≦Ｎ）の記憶装置のうちの１または複数の記憶装置の前記生成情報と、所定のパラメータとを用いた演算処理による前記タップ係数の生成を制御するタップ係数生成制御ステップと、
    前記第１乃至第Ｎ'の記憶装置それぞれに対するデータの入出力ルートを設定する入出力ルート設定ステップと、
    前記入出力ルート設定ステップにおいて設定された前記入出力ルートにしたがって、前記第１乃至Ｎ'の記憶手段のうちの１つの記憶装置から他の１つの記憶装置へのデータの供給を制御するデータ供給制御ステップと
    を備え、
    前記第１乃至第Ｎ'の記憶装置それぞれは、他の記憶装置が装着されている場合と装着されていない場合とで、異なる前記タップ係数を生成するように制御される
    ことを特徴とするデータ処理方法。
  5. 第１のデータを、その第１のデータよりも高品質の第２のデータに変換するデータ変換処理を行うための所定のクラスごとのタップ係数を生成するための生成情報を記憶する第１乃至第Ｎの記憶装置が着脱可能なデータ処理装置であって、前記第１乃至第Ｎの記憶装置が装着される着脱手段を有するデータ処理装置におけるデータ処理を、コンピュータに行わせるプログラムにおいて、
    前記着脱手段に装着された前記第１乃至第Ｎ'（≦Ｎ）の記憶装置のうちの１または複数の記憶装置の前記生成情報と、所定のパラメータとを用いた演算処理による前記タップ係数の生成を制御するタップ係数生成制御ステップと、
    前記第１乃至第Ｎ'の記憶装置それぞれに対するデータの入出力ルートを設定する入出力ルート設定ステップと、
    前記入出力ルート設定ステップにおいて設定された前記入出力ルートにしたがって、前記第１乃至Ｎ'の記憶手段のうちの１つの記憶装置から他の１つの記憶装置へのデータの供給を制御するデータ供給制御ステップと
    を備え、
    前記第１乃至第Ｎ'の記憶装置それぞれは、他の記憶装置が装着されている場合と装着されていない場合とで、異なる前記タップ係数を生成するように制御される
    ことを特徴とするプログラム。
  6. 第１のデータを、その第１のデータよりも高品質の第２のデータに変換するデータ変換処理を行うための所定のクラスごとのタップ係数を生成するための生成情報を記憶する第１乃至第Ｎの記憶装置が着脱可能なデータ処理装置であって、前記第１乃至第Ｎの記憶装置が装着される着脱手段を有するデータ処理装置におけるデータ処理を、コンピュータに行わせるプログラムが記録されている記録媒体において、
    前記着脱手段に装着された前記第１乃至第Ｎ'（≦Ｎ）の記憶装置のうちの１または複数の記憶装置の前記生成情報と、所定のパラメータとを用いた演算処理による前記タップ係数の生成を制御するタップ係数生成制御ステップと、
    前記第１乃至第Ｎ'の記憶装置それぞれに対するデータの入出力ルートを設定する入出力ルート設定ステップと、
    前記入出力ルート設定ステップにおいて設定された前記入出力ルートにしたがって、前記第１乃至Ｎ'の記憶手段のうちの１つの記憶装置から他の１つの記憶装置へのデータの供給を制御するデータ供給制御ステップと
    を備え、
    前記第１乃至第Ｎ'の記憶装置それぞれは、他の記憶装置が装着されている場合と装着されていない場合とで、異なる前記タップ係数を生成するように制御されるプログラムが記録されている
    ことを特徴とする記録媒体。
JP2004221242A 2004-07-29 2004-07-29 データ処理装置および方法、プログラム、並びに記録媒体 Expired - Fee Related JP3918192B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004221242A JP3918192B2 (ja) 2004-07-29 2004-07-29 データ処理装置および方法、プログラム、並びに記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221242A JP3918192B2 (ja) 2004-07-29 2004-07-29 データ処理装置および方法、プログラム、並びに記録媒体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001399869A Division JP3596770B2 (ja) 2001-12-28 2001-12-28 記憶装置、データ処理装置およびデータ処理方法、プログラムおよび記録媒体、並びにデータ処理システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004263016A Division JP4038732B2 (ja) 2004-09-09 2004-09-09 記憶装置

Publications (2)

Publication Number Publication Date
JP2005020767A JP2005020767A (ja) 2005-01-20
JP3918192B2 true JP3918192B2 (ja) 2007-05-23

Family

ID=34191674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221242A Expired - Fee Related JP3918192B2 (ja) 2004-07-29 2004-07-29 データ処理装置および方法、プログラム、並びに記録媒体

Country Status (1)

Country Link
JP (1) JP3918192B2 (ja)

Also Published As

Publication number Publication date
JP2005020767A (ja) 2005-01-20

Similar Documents

Publication Publication Date Title
JP5263565B2 (ja) 画像処理装置、画像処理方法、及びプログラム
JP5093557B2 (ja) 画像処理装置、画像処理方法、及びプログラム
US7911533B2 (en) Method and apparatus for processing information, storage medium, and program
JP3596770B2 (ja) 記憶装置、データ処理装置およびデータ処理方法、プログラムおよび記録媒体、並びにデータ処理システム
KR100913861B1 (ko) 데이터 처리 장치 및 데이터 처리 방법, 데이터 처리 시스템, 기록 매체
JP4560897B2 (ja) 通信装置、通信方法及び媒体
JP4193871B2 (ja) 画像処理装置、画像処理方法、およびプログラム
US20060187353A1 (en) Information-processing apparatus and removable substrate used therein
KR20070000365A (ko) 화상 처리 장치, 화상 처리 방법, 및 프로그램
KR100968987B1 (ko) 데이터 변환 장치 및 데이터 변환 방법, 학습 장치 및 학습 방법, 및 기록 매체
KR20060136335A (ko) 화상 처리 장치, 화상 처리 방법, 및 프로그램
JP3918191B2 (ja) 記憶装置、データ処理装置およびデータ処理方法、プログラムおよび記録媒体、並びにデータ処理システム
JP3918192B2 (ja) データ処理装置および方法、プログラム、並びに記録媒体
JP4038732B2 (ja) 記憶装置
JP4803279B2 (ja) 画像信号処理装置および方法、記録媒体、並びにプログラム
JP2002314903A (ja) 収納ラックおよび接続装置、並びに収納ラックシステム
JP4329453B2 (ja) 画像信号処理装置および方法、記録媒体、並びにプログラム
JP4560707B2 (ja) 情報管理システムおよび方法、センター処理装置および方法、プログラム、並びに記録媒体
JP4655483B2 (ja) 情報信号処理装置およびその方法、プログラム、並びに記録媒体
JP2007243633A (ja) 信号処理装置および方法、記録媒体、並びにプログラム
JP2004247991A (ja) 情報処理システム、情報処理装置および方法、記録媒体、並びにプログラム
JP2005117175A (ja) 電子機器、それにおける情報信号処理方法、その処理方法を実行させるためのプログラム、およびそれが接続される情報信号処理装置
JP2007243632A (ja) 信号処理装置および方法、記録媒体、並びにプログラム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees