JP3915729B2 - How to detect mobile charge - Google Patents
How to detect mobile charge Download PDFInfo
- Publication number
- JP3915729B2 JP3915729B2 JP2003097040A JP2003097040A JP3915729B2 JP 3915729 B2 JP3915729 B2 JP 3915729B2 JP 2003097040 A JP2003097040 A JP 2003097040A JP 2003097040 A JP2003097040 A JP 2003097040A JP 3915729 B2 JP3915729 B2 JP 3915729B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- semiconductor substrate
- floating gate
- change
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、半導体基板上の絶縁膜中の可動電荷を検出する方法に関する。
【0002】
【従来の技術】
半導体装置の製造時、半導体基板上の絶縁膜中に、ナトリウムイオンや水素イオン等、同絶縁膜中を移動しやすい可動電荷が混入することがある。そして、こうした可動電荷が絶縁膜中に含まれた半導体装置にあっては、その内部に生じる電界等によって可動電荷が移動することにより、同半導体装置の信頼性が損なわれるおそれがある。したがって、半導体装置の信頼性を確保するためには、半導体装置に備えられる絶縁膜中の可動電荷量を低く抑える必要がある。
【0003】
そこで従来、BT(Bias Temperature)処理とC−V法とによって、半導体基板上の絶縁膜中の可動電荷を検出することも提案されている。すなわち、図11に示すように、高温状態とされた半導体基板100上の絶縁膜110の上に形成されるゲート電極120に電圧を印加するBT処理を施す。これにより、絶縁膜110のうちゲート電極120近傍の領域の可動電荷が半導体基板近傍に集まり、フラットバンド電圧が変化する。そして、C―V法により、フラットバンド電圧の変化を、ゲート電極と半導体基板との間の容量の変化として検出する。これにより、ゲート電極と半導体基板との間の容量の変化に基づき、可動電荷を測定することができる(特許文献1)。
【0004】
【特許文献1】
特開平06−085024号公報
【0005】
【発明が解決しようとする課題】
ところで、上記C−V法によれば、半導体基板100及びゲート電極120間の絶縁膜110中の可動電荷を検出することはできるものの、ゲート電極120の上方の層間絶縁膜等、複数の絶縁膜中に存在する可動電荷を検出することは極めて困難なものとなっている。
【0006】
したがって、例えば浮遊ゲートが制御ゲートで覆われていない不揮発性メモリ等が搭載された半導体装置にあっては、浮遊ゲートに引き寄せられる可動電荷に起因した閾値の変動を正確に検出することができない。このため、不揮発メモリの閾値の変動量が当該半導体装置にとっての許容範囲となるか否かを正確に評価することも極めて困難なものとなる。
【0007】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、半導体基板上の絶縁膜中の可動電荷をより適切に検出することのできる可動電荷の検出方法を提供することにある。
【0008】
【課題を解決するための手段】
こうした目的を達成すべく、請求項1記載の可動電荷の検出方法では、前記半導体基板上に浮遊ゲートの少なくとも一部が制御ゲートに覆われていないメモリを形成し、前記制御ゲートへの印加電圧をVcg、当該半導体基板の温度をTとするとき、「T>177.6(1/Vcg)+15.6 (但し、浮遊ゲートの面積は「28μm 2 」)」にて表記される関係を満たすようにして前記制御ゲートに電圧を印加させたときの前記メモリの閾値の変化の検出に基づき前記半導体基板上の絶縁膜中の可動電荷を検出するようにした。
【0009】
上記検出方法において、制御ゲートに電圧を印加すると、浮遊ゲートと半導体基板との間に電位差が生じる。このため、絶縁膜中の可動電荷が浮遊ゲートに集まることとなる。そして、浮遊ゲートに可動電荷が集まると、メモリの閾値が変化する。このように、このメモリの閾値の変化と絶縁膜中の可動電荷との間には相関がある。
【0010】
この点、上記検出方法では、メモリの閾値の変化を検出することで、絶縁膜中の可動電荷を適切に検出することができるようになる。しかも、浮遊ゲートの少なくとも一部が制御ゲートに覆われていない構成としたために、この浮遊ゲートへの可動電荷の収集能力を向上させることができ、ひいては、可動電荷の検出精度を向上させることができる。
ところで、可動電荷の検出に際しては、当該半導体基板の温度が低いほど閾値の変化速度が低減する。また、制御ゲートへの印加電圧が低いほど閾値の変化速度が低減する。一方、閾値の変化の検出精度には限界があり、所定値以下の閾値の変化についてはこれを精度よく検出することができない。したがって、閾値の変化速度が過度に小さいと、可動電荷の検出にかかる時間が増大することとなる。
この点、上記検出方法によれば、可動電荷の検出にかかる時間を許容できる時間内としつつも適切な可動電荷の検出を行うことができるようになる。
【0011】
なお、「半導体基板上にメモリを形成する」との言明は、メモリの一部が半導体基板内に形成される場合を含むこととする。
また、請求項2記載の可動電荷の検出方法では、当該可動電荷の検出を、前記閾値の変化の検出として行うようにする。
【0012】
上述したように、メモリの閾値の変化と絶縁膜中の可動電荷との間には相関がある。したがって、可動電荷についてはこれを直接的に定量化せずとも、上記メモリの閾値の変化として把握することができる。
【0013】
この点、上記検出方法によれば、閾値の変化の検出結果を直接用いることで、可動電荷量の算出等の処理を行うことを回避することができる。
また、請求項3記載の可動電荷の検出方法では、前記制御ゲートに印加される電圧の値を、当該メモリのソース領域及びドレイン領域のいずれかと前記浮遊ゲートとの間に電流が流れない値に設定する。
【0014】
制御ゲート及び半導体基板間の電位差が大きすぎると、当該メモリのソース領域及びドレイン領域のいずれかと浮遊ゲートとの間に電流が流れる。そして、この場合、浮遊ゲートの周りに可動電荷が集まることによるメモリの閾値の変化と可動電荷との相関関係に基づく可動電荷の検出を安定して行うことができないおそれがある。
【0015】
この点、上記検出方法によれば、制御ゲートに印加する電圧の値を当該メモリのソース領域及びドレイン領域のいずれかと前記浮遊ゲートとの間に電流が流れない値とすることで、可動電荷の検出を安定して行うことができるようになる。
【0016】
また、請求項4記載の可動電荷の検出方法では、前記制御ゲートとソース領域とドレイン領域とが前記半導体基板に形成した。
例えば浮遊ゲートの上方に制御ゲートが形成される不揮発性メモリの場合、通常のトランジスタの製造工程に新たな製造工程を追加する必要が生じる。
【0017】
これに対し、上記検出方法のメモリは、制御ゲートとソース領域とドレイン領域とを半導体基板に形成することで、通常のトランジスタの製造工程を用いて形成することができる。
【0018】
また、請求項5記載の可動電荷の検出方法では、前記半導体基板は半導体装置を構成する複数の領域を有するものであって、且つ前記可動電荷の検出に用いるメモリを、同半導体装置を構成する複数の領域以外の領域に形成するようにした。
【0019】
上記検出方法によれば、可動電荷の検出に用いるメモリを半導体装置を構成する複数の領域以外の領域に形成するために、例えば制御ゲートへ電圧を印加するための配線やパッド等、閾値の変化の検出に用いる手段を、半導体装置の仕様からの制約を受けずに形成することができるようになる。
【0022】
この点、上記検出方法によれば、可動電荷の検出にかかる時間を許容できる時間内としつつも適切な可動電荷の検出を行うことができるようになる。
【0023】
【発明の実施の形態】
以下、本発明にかかる半導体基板上の絶縁膜中の可動電荷の検出方法の一実施形態を図面を参照しつつ説明する。
【0024】
図1に、本実施形態において半導体装置を製造するための半導体ウエハを示す。同図1に示すように、半導体ウエハ1上には、各半導体装置を構成する複数の領域CAと、これら複数の領域CA間を分割するカットラインCLとが形成されている。ここで、カットラインCLは、半導体装置の各製造工程において、様々な検査を行うための素子が形成される領域ともなっている。
【0025】
図2に、上記カットラインCLに形成される不揮発性メモリの断面構成を示す。同図2に示すように、N型の導電型を有する半導体基板10(半導体ウエハ1)上にP型の導電型を有するPウェル12、14が形成されている。また、半導体基板10の表面には、フィールド酸化膜20、22、24とゲート酸化膜26、28とが形成されている。
【0026】
そして、上記Pウェル14のうち、ゲート酸化膜28直下の領域にはN型の導電型を有する拡散領域からなる制御ゲート16が形成されている。また、ゲート酸化膜26の上方からゲート酸化膜28の上方に渡って浮遊ゲート30が形成されている。
【0027】
更に、これら浮遊ゲート30や、フィールド酸化膜20、24の上方には、層間絶縁膜としてのBPSG(boro-phospho silicate glass)膜40、TEOS(tetraethylorthosilicate)膜42と、保護膜としてのシリコン窒化膜44とが順次積層形成されている。
【0028】
図3に、上記不揮発メモリの平面構成を示す。なお、ここでは、上記フィールド酸化膜20、22、24については、便宜上その記載を割愛した。
同図3に示されるように、ゲート酸化膜26の直下の領域の両側には、N型の導電型を有するソース領域17及びドレイン領域18が形成されている。そして、これらはコンタクトホール50、52を介してソース配線54、ドレイン配線56とそれぞれ接続されている。また、制御ゲート16は、コンタクトホール60を介して、ゲート配線62と接続されている。
【0029】
次に、本実施形態において製造対象となる半導体装置及びその製造工程について説明する。
上記半導体装置は、図2及び図3に示す不揮発メモリを備えるものとなっている。換言すれば、本実施形態では、これら図2及び図3に示す不揮発メモリが、先の図1に示した領域CAにも形成されている。そして、上記カットラインCL上及び上記領域CA上に形成される不揮発性メモリは、同一の工程にて形成される。
【0030】
ちなみに、図2及び図3に示す構成を有する不揮発性メモリは、通常のCMOS(complementary metal-oxide semiconductor)技術を用いて製造することが可能なものとなっている。すなわち、制御ゲート16とソース領域17及びドレイン領域18とが共に半導体基板10に形成される構成となっているため、浮遊ゲート上に制御ゲートを形成する場合のように、CMOS回路の形成工程に、制御ゲートの形成工程を新たに追加することを回避している。
【0031】
ここで、本実施形態にかかる絶縁膜中の可動電荷の検出方法について説明する。
本実施形態では、上記図2及び図3に示す不揮発性メモリを形成した後、上記フィールド酸化膜20、22、24や、ゲート酸化膜26、28、BPSG膜40、TEOS膜42、シリコン窒化膜44等の絶縁膜中の可動電荷を検出する。そして、この可動電荷の検出に基づき、当該半導体装置の信頼性を評価する。
【0032】
この可動電荷の検出は、上記制御ゲート16に電圧を印加したときの不揮発性メモリの閾値の変化の検出に基づき行う。これは、不揮発性メモリの閾値と絶縁膜中の可動電荷との相関関係に着目したものである。
【0033】
すなわち、制御ゲート16に電圧を印加すると、浮遊ゲート30と半導体基板10との間に電位差が生じる。このため、絶縁膜中の可動電荷が浮遊ゲート30の周囲に集まることとなる。そして、浮遊ゲート30の周囲に可動電荷が集まると、不揮発性メモリの閾値が変化する。このように、不揮発性メモリの閾値と絶縁膜中の可動電荷との間には相関がある。
【0034】
ちなみに、制御ゲート16に電圧が印加されたときの浮遊ゲート30の周囲の電界の状態のシミュレーション結果を図4に示す。ここでは、制御ゲート16に「5.5V」の電圧を印加するとともに、半導体基板10側を接地する条件とした。これにより、浮遊ゲート30の電位は、同図4に示すように「5V」となる。そして、同図4では、こうした条件下において、先の図3に示すB−Bに沿った断面内における浮遊ゲート30の周囲に生じる電界を示した。同図4から、浮遊ゲート30の周りの絶縁膜中の負の可動電荷が浮遊ゲート30に集まることがわかる。
【0035】
以下、上記閾値の変化の検出の手順について説明する。
(イ)先の図2、図3に示した不揮発性メモリの形成後、浮遊ゲート30に紫外線を照射する。これは、当該不揮発性メモリの製造工程において、浮遊ゲート30に電荷が蓄積されることがあるためであり、この紫外線の照射によって浮遊ゲート30を電気的に略中性とする。
【0036】
(ロ)不揮発性メモリの閾値の初期値を測定する。すなわち、例えばソース領域17を接地するとともにドレイン領域18に「0.5V」程度の電圧をかける等、ソース領域17及びドレイン領域18間に所定の電位差を持たせた状態で、制御ゲート16に印加する電圧を徐変させる。そして、ソース領域17及びドレイン領域18間に所定以上の電流が流れるときの制御ゲート16に印加されている電圧の値を上記閾値として測定する。
【0037】
(ハ)ソース領域17及びドレイン領域18を接地する等、ソース領域17及びドレイン領域18の電位を固定しつつ、制御ゲート16に所定の電圧を印加する。この際、制御ゲート16の電位は、半導体基板10の電位と異なるようにする。これにより、例えば浮遊ゲート30の電位を半導体基板10の電位に対して正の電位とすることで、浮遊ゲート30の周りに負の可動電荷を集めることができる。また、例えば浮遊ゲート30の電位を半導体基板10の電位に対して負の電位とすることで、浮遊ゲート30の周りに正の可動電荷を集めることができる。
【0038】
なお、制御ゲート16へ印加する電圧の値は、浮遊ゲート30とソース領域17及びドレイン領域18との間に電流が流れない値に設定する。これは、浮遊ゲート30とソース領域17及びドレイン領域18との間に電流が流れると、可動電荷の検出を安定して行うことができない可能性があるためである。なお、ここでは、例えばゲート酸化膜28の膜厚が「30nm」程度とし、且つ制御ゲート16のへの印加電圧を「15V」以下とすることが望ましい。
【0039】
(ニ)制御ゲート16への電圧印加を一旦中止した後、直ちに上記(ロ)に示した態様にて不揮発性メモリの閾値を測定する。
(ホ)上記(ロ)及び上記(ニ)の工程において測定された閾値から閾値の変化を検出する。なお、この閾値の変化は、上記(ハ)及び上記(ニ)の工程を繰り返して3つ以上の閾値の時系列データを取得することで検出するようにしてもよい。
【0040】
図5に、こうした不揮発性メモリの閾値の変化についての計測データを示す。この計測データは、上記(ロ)の工程において制御ゲート16に「5.5V」の電圧を印加し、且つ浮遊ゲート30の表面積を「28μm2」として取得されたものである。更に、図5は、上記(イ)〜(ニ)の一連の工程時の半導体基板10の温度を「23℃」、「85℃」、「150℃」のそれぞれに設定した場合についての計測データを示している。
【0041】
同図5に示されるように、電圧の印加時間が長くなるほど、閾値の変化量ΔVthが増大する。これは、電圧の印加時間が長くなるにつれて、浮遊ゲート30の周りに可動電荷が徐々に集まってくるためである。また、同図5に示されるように、上記(イ)〜(ニ)の一連の工程時の半導体基板10の温度が高いほど、閾値の変化が大きくなる。これは、絶縁膜の温度が高いほど、可動電荷の可動性が増大するためである。
【0042】
次に、上記態様にて検出される閾値の変化に基づいて検出される電荷の量について考察する。
図6に、先の図2及び図3に示した不揮発性メモリの等価回路を示す。同図6においては、先の図2に示すように、ゲート酸化膜26、フィールド酸化膜22、ゲート酸化膜28をそれぞれ介した半導体基板10及び浮遊ゲート30間の容量を、容量Cfc、Cfb、Cfgとする。また、浮遊ゲート30に蓄えられている電荷量のうち、上記各容量Cfc、Cfb、Cfgに対応する電荷量をそれぞれ電荷量Qc、Qb、Qgとする。
【0043】
ここで制御ゲート16に電圧Vcgが印加されたとき、上記各電荷量Qg、Qc、Qbは、浮遊ゲート30の電位Vfgを併せ用いて、下式(c1)〜(c3)にて表される。
【0044】
Qg=Cfg(Vfg−Vcg) …(c1)
Qc=Cfc×Vfg …(c2)
Qb=Cfb×Vfg …(c3)
したがって、時刻tにおいて浮遊ゲート30に蓄えられている電荷量「−Q(t)」は、下式(c4)で表される。
【0045】
−Q(t)=Qg+Qc+Qb
ここで、上記(ロ)の工程を時刻t=0とし、このときの浮遊ゲートの電荷量を「0」とすると、測定される閾値Vthは下式(c5)で表される。
【0046】
(Cfg+Cfc+Cfb)×Vfg=Cfg×Vth …(c5)
また、時刻tにおける浮遊ゲート30の電荷の変化量「−ΔQ(t)」は、閾値の変化量ΔVthを用いて下式(c6)にて表される。
【0047】
上式(c6)に上式(c5)を代入して、下式(c7)を得る。
【0048】
ΔQ(t)=Cfg×ΔVth …(c7)
上式(c7)は、任意の時刻における閾値の変化量ΔVthと、浮遊ゲート30の周囲に集められる電荷量との関係を示す式である。
【0049】
ここで、本実施形態では、浮遊ゲート30の表面積を「28μm2=2.8×10-7cm2」、浮遊ゲート30のうち容量Cfg部分の面積Sを「8μm2=8×10-8cm2」、ゲート酸化膜28の膜厚dを「35nm=3.5×10-6cm」としている。このため、容量Cfgは、真空の誘電率ε0、及びゲート酸化膜28の比誘電率εsを用いると以下のようになる。
【0050】
また、上記閾値の変化量ΔVthは、「0.1V」程度の値であれば十分な精度で検出することができることから、上式(7)より検出可能な電荷の変化量「−ΔQ(t)」は以下のようになる。
【0051】
ΔQ(t)=Cfg×ΔVth=7.9×10―16C
すなわち、本実施形態によれば、「7.9×10―16C」程度の電荷を十分に検出することが可能となっている。ちなみに、ここで電子1個当たりの電荷は、「1.60218×10―19C」であるから、上記電荷の変化量「7.9×10―16C」に対応する可動電荷数Nは、以下となる。
【0052】
N=7.9×10―16/1.60218×10―19≒4930
そして、浮遊ゲート30に集まった可動電荷は、浮遊ゲート30全体に均一に分布するとすると、単位面積当たりの可動電荷量は、「4930/2.8×10―7=1.8×1010(cm-2)」となる。
【0053】
このように本実施形態によれば、微量の可動電荷を検出することが可能となる。そして、本実施形態では、可動電荷の検出に基づいて、当該半導体装置の信頼性を評価する。
【0054】
ここで、当該半導体装置の「信頼性」とは、「所定の使用条件下、予め設定された期間、その機能を正しく遂行する機能」をいう。ただし、予め設定された期間は、通常、非常に長く、当該半導体装置の製造時に予め設定された期間にわたる信頼性を直接的に評価する試験を行うことは現実的でない場合が多い。
【0055】
そこで、本実施形態では、上記予め設定された期間よりも短い期間にて行われる所定の試験における可動電荷の変化と当該半導体装置の信頼性を直接的に評価する試験との相関関係に基づき、当該半導体装置の信頼性を評価する。そしてこの際、所定の試験における可動電荷の変化と当該半導体装置の信頼性を直接的に評価する試験との相関関係を、試作された半導体装置についての信頼性を直接的に評価する試験や、過去の類似の半導体装置の有するデータ等に基づき取得しておく。これにより、所定の試験における可動電荷の変化に基づき当該半導体装置の信頼性を評価することができる。
【0056】
更に、本実施形態では、所定の試験における可動電荷の変化の検出を、同所定の試験における閾値の変化の検出として行うようにする。これにより、所定の試験における閾値の測定のみから当該半導体装置の信頼性を評価することができる。
【0057】
図7に、上述した予め試作された半導体装置についての信頼性を直接的に評価する試験の結果を示す。同図7は、温度「150℃」で「1000時間」に渡って制御ゲート16に「4V」の電圧を印加したときに閾値の変化量を所定の値以下とするとの信頼性についての要求仕様を満たすか否かの試験の結果を示している。
【0058】
同図7には、制御ゲート16への電圧の印加時間に対する閾値の変化量ΔVthの推移が示されている。ここで、信頼性の要求仕様が、上記閾値の変化量ΔVthが例えば「0.3V」以下であるとする場合、200時間を過ぎた当たりで試験対象としている半導体装置が要求仕様を満たさないものであることがわかる。しかし、例えば半導体装置が複数形成される半導体ウエハ毎に必ずしもこうした長時間にわたる試験をする必要はない。すなわち、図7に例示するようなデータを用いることで、短時間での閾値の変化量ΔVthから長時間に渡る閾値の変化量ΔVthを推定するようにすればよい。例えば印加時間が「1時間」以内であるときの閾値の変化量ΔVthに基づいて1000時間後の閾値の変化量ΔVthを推定することができる。
【0059】
次に、こうした図7のような半導体装置の信頼性を直接的に評価する試験と相関を有する所定の試験について、これの満たすべき条件を考察する。
上述したように、不揮発性メモリの閾値については、「0.05V」程度の変化量を十分に検出することが可能である。したがって、所定の試験には、「0.05V」以上の閾値の変化が生じることが条件の1つとなる。また、半導体装置の信頼性の評価の試験時間は、生産効率の要請から短時間であることが望まれる。そして、通常、信頼性の試験時間は、数時間以内であると要請されることが多い。ここで、本実施形態では、上記可動電荷の検出(閾値の変化の検出)を、各半導体ウエハにおいて数カ所で行うことを考慮し、1回当たりの試験時間を「1000秒」以下とする。
【0060】
したがって、上記信頼性の評価のために行われる所定の試験としては、「1000秒」以内に「0.05V」の閾値の変化を示すような条件設定が望まれることとなる。こうした条件設定にかかるパラメータとしては、半導体基板の温度と制御ゲートへの印加電圧値と浮遊ゲートの面積とがある。以下、これについて更に説明する。
【0061】
図8は、制御ゲート16への電圧の印加時間を「1000秒」としたときの不揮発性メモリの閾値の変化について、半導体基板の温度及び印加電圧への依存性を示す。なお、ここで用いられる不揮発性メモリは、上述したものであり、浮遊ゲートの面積は「28μm2」となっている。同図8に示されるように、閾値の変化量は、温度が高いほど、また、制御ゲートへの印加電圧が大きいほど、大きくなる。
【0062】
図9に、制御ゲートへの電圧の印加時間を「1000秒」としたときの不揮発性メモリの閾値の変化について、その半導体基板の温度及び浮遊ゲートの面積への依存性を示す。同図9に示されるように、閾値の変化量は、温度が高いほど、また、浮遊ゲートの面積が大きいほど、大きくなる。
【0063】
図10に、「1000秒」の間制御ゲートへ電圧を印加した際に閾値の変化量ΔVthが「0.05V」となるときの上記3つのパラメータの条件を示す。
同図10には、浮遊ゲートの面積Sをそれぞれ「13μm2」、「22μm2」、「28μm2」としたときの半導体基板の温度と印加電圧との関係を示している。同図10において、これら浮遊ゲートの面積Sがそれぞれ「13μm2」、「22μm2」、「28μm2」であるときの半導体基板の温度と印加電圧との関係は、下式(c8)〜(c10)にて近似される。
【0064】
T=177.5(1/Vcg)+117.8 …(c8)
T=177.6(1/Vcg)+52.7 …(c9)
T=177.6(1/Vcg)+15.6 …(c10)
したがって、半導体基板の温度をTとし、試験時間を「1000秒」としたとき、これら浮遊ゲートの面積Sがそれぞれ「13μm2」、「22μm2」、「28μm2」であるときの制御ゲートへの印加電圧の条件は、下式(c11)〜(c13)となる。
【0065】
T>177.5(1/Vcg)+117.8 …(c11)
T>177.6(1/Vcg)+52.7 …(c12)
T>177.6(1/Vcg)+15.6 …(c13)
なお、先の図7に例示したような信頼性を直接的に評価する試験の条件は、実際に各半導体装置の信頼性の評価を行うときの浮遊ゲートの面積や制御ゲートへの印加電圧、半導体基板の温度についての条件と一致するようにすることが望ましい。これにより、信頼性の評価を精度よく行うことができる。しかしながら、図8や図9に例示するように、半導体基板の温度、印加電圧、浮遊ゲート面積の3つのパラメータを変更したときの試験結果同士の相関関係を示すデータを有している場合には、必ずしもこれらを一致させなくても、所定の試験に基づき半導体基板の信頼性の評価を行うことが可能である。
【0066】
こうした条件に設定して信頼性を評価するための試験を行うことで、例えば先の図1に示した領域CAに、先の図2及び図3に示した不揮発性メモリと同一構成の不揮発性メモリが形成されている場合、この不揮発性メモリの信頼性の評価を適切に行うことができる。すなわち、実際の半導体装置において、不揮発性メモリの閾値の変化量が許容範囲となるか否かを適切に評価することができる。
【0067】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
(1)不揮発性メモリの閾値の変化を検出することで、絶縁膜中の可動電荷を適切に検出することができるようになる。しかも、浮遊ゲート30を、少なくとも一部が制御ゲート16に覆われていない構成としたために、この浮遊ゲート30への可動電荷の収集能力を向上させることができ、ひいては、可動電荷の検出精度を向上させることができる。
【0068】
(2)当該可動電荷の検出を閾値の変化の検出として行うようにしたため、可動電荷量の算出等の処理を行うことを回避することができる。
(3)制御ゲート16に印加される電圧の値を、ソース領域17及びドレイン領域18のいずれかと浮遊ゲート30との間に電流が流れない値に設定したため、可動電荷の検出を安定して行うことができるようになる。
【0069】
(4)制御ゲート16とソース領域17とドレイン領域18とを半導体基板10に形成することで、通常のトランジスタの製造工程を用いて可動電荷の検出に用いる不揮発性メモリを形成することができる。
【0070】
(5)可動電荷の検出に用いる不揮発性メモリを、半導体装置を構成する複数の領域CA以外の領域であるカットラインCLに形成したため、例えば制御ゲートへ電圧を印加するための配線やパッド等、閾値の変化の検出に用いる手段を、半導体装置の仕様からの制約を受けずに形成することができるようになる。
【0071】
(6)制御ゲート16への電圧印加時間が「1000秒」であるときの閾値の変化量が「0.05V」以上となるように、浮遊ゲート30の面積、制御ゲート16への印加電圧、半導体基板10の温度を調整した。これにより、可動電荷の検出にかかる時間を許容できる時間内としつつも適切な可動電荷の検出を行うことができるようになる。
【0072】
なお、上記各実施形態は、以下のように変更して実施してもよい。
・可動電荷の検出に用いるメモリとしては、先の図2及び図3に例示したものに限らない。例えば制御ゲートが半導体基板に形成されていない場合であれ、浮遊ゲートの上面の少なくとも一部が制御ゲートに覆われていない構成であれば、上記実施形態に準じた効果を得ることができる。
【0073】
・可動電荷の検出に用いるメモリを形成する領域としては、上記カットラインCLに限らず、例えばテスト用のチップの形成領域等でもよい。また、半導体装置がこうしたメモリを備える場合にはこれを用いて可動電荷の検出を行ってもよい。
【0074】
・可動電荷の検出に基づく半導体装置の信頼性の評価としては、可動電荷の検出に用いるメモリと同一の構成を有するメモリの信頼性の評価に限らない。例えば、可動電荷の検出に用いるメモリとは異なる素子の信頼性を評価する場合であれ、その信頼性が可動電荷によって影響される場合には、この素子の信頼性の評価に閾値の変化の検出に基づく可動電荷の検出を用いることができる。なお、この際にも、可動電荷と閾値の変化との間に相関があることに鑑みれば、可動電荷量を直接算出することなく、閾値の変化量によってこうした素子の信頼性を直接評価することもできる。
【0075】
・可動電荷の検出に際しての制御ゲートへの印加電圧と浮遊ゲートの面積と半導体基板の温度の関係は、上式(c11)〜(c13)に例示したものに限らない。例えば浮遊ゲートの断面積を「13〜28μm2」の任意の値に設定する場合であれ、制御ゲートへの印加電圧及び半導体基板の温度として、上式(c13)に例示した領域内の適宜の値を用いることは有効である。ただし、加速試験を行う際には、半導体基板の温度を「85℃」以上とし、また、制御ゲートへの印加電圧は、「4V」以上とすることが望ましい。
【0076】
更に、先の図10に示した特性は、先の図2に示した上記フィールド酸化膜20、22、24や、ゲート酸化膜26、28、BPSG膜40、TEOS膜42、シリコン窒化膜44等の絶縁膜を同図2に示した態様にて備える構成のものに対する特性である。しかし、これと異なる絶縁膜を有する場合であれ、閾値の変化と可動電荷との間には相関関係があることに鑑みれば、上式(c11)〜(c13)に例示した関係を満たすような条件設定の下に可動電荷を検出することは有効である。
【0077】
なお、可動電荷の検出に際しての制御ゲートへの印加電圧と浮遊ゲートの面積と半導体基板の温度の関係は、当該半導体装置に要求される信頼性についての仕様に応じて、上式(c13)に例示する領域以外に設定してもよい。
【0078】
・可動電荷を閾値の変化として検出する代わりに、例えば上式(c7)等を用いてこれを直接測定(算出)するようにしてもよい。
【図面の簡単な説明】
【図1】本発明にかかる可動電荷の検出方法の一実施形態における半導体ウエハを示す平面図。
【図2】同実施形態において可動電荷の検出に用いる不揮発性メモリの断面図。
【図3】上記不揮発性メモリの平面図。
【図4】同不揮発性メモリの浮遊ゲート付近の電位分布のシミュレーション結果を示す断面図。
【図5】上記実施形態における制御ゲートへの電圧印加時間と閾値の変化と半導体基板の温度との関係を示す図。
【図6】同実施形態の不揮発性メモリの等価回路を示す回路図。
【図7】制御ゲートへの電圧印加時間と閾値の変化との関係を示す図。
【図8】制御ゲートへの電圧印加時間と閾値の変化と半導体基板の温度との関係を示す図。
【図9】浮遊ゲートの面積と閾値の変化と半導体基板の温度との関係を示す図。
【図10】制御ゲートへ1000秒間電圧を印加したときに閾値の変化が0.05Vとなる印加電圧及び半導体基板の温度を示す図。
【図11】BT処理の手法を示す断面図。
【符号の説明】
1…半導体ウエハ、10…半導体基板、12,14…Pウェル、16…制御ゲート、17…ソース領域、18…ドレイン領域、20、22,24…フィールド酸化膜、26、28…ゲート酸化膜、30…浮遊ゲート、40…BPSG膜、42…TEOS膜、44…シリコン窒化膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for detecting a movable charge in an insulating film on a semiconductor substrate.
[0002]
[Prior art]
At the time of manufacturing a semiconductor device, movable charges such as sodium ions and hydrogen ions that easily move in the insulating film may be mixed into the insulating film on the semiconductor substrate. And in a semiconductor device in which such a movable charge is contained in an insulating film, there is a possibility that the reliability of the semiconductor device is impaired by the movement of the movable charge due to an electric field generated inside the semiconductor device. Therefore, in order to ensure the reliability of the semiconductor device, it is necessary to reduce the amount of movable charges in the insulating film provided in the semiconductor device.
[0003]
Therefore, conventionally, it has also been proposed to detect a movable charge in an insulating film on a semiconductor substrate by a BT (Bias Temperature) process and a CV method. That is, as shown in FIG. 11, a BT process for applying a voltage to the
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 06-085024
[0005]
[Problems to be solved by the invention]
By the way, according to the CV method, a movable charge in the
[0006]
Therefore, for example, in a semiconductor device in which a nonvolatile memory or the like in which the floating gate is not covered with the control gate is mounted, it is not possible to accurately detect the threshold fluctuation due to the movable charge drawn to the floating gate. For this reason, it is extremely difficult to accurately evaluate whether or not the fluctuation amount of the threshold value of the nonvolatile memory falls within an allowable range for the semiconductor device.
[0007]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a movable charge detection method capable of more appropriately detecting a movable charge in an insulating film on a semiconductor substrate.
[0008]
[Means for Solving the Problems]
In order to achieve such an object, in the movable charge detection method according to
[0009]
In the above detection method, when a voltage is applied to the control gate, a potential difference is generated between the floating gate and the semiconductor substrate. For this reason, the movable charge in the insulating film is collected in the floating gate. When the movable charge collects at the floating gate, the threshold value of the memory changes. Thus, there is a correlation between the change in the threshold value of the memory and the movable charge in the insulating film.
[0010]
In this regard, in the detection method described above, it is possible to appropriately detect the movable charge in the insulating film by detecting the change in the threshold value of the memory. In addition, since at least a part of the floating gate is not covered with the control gate, it is possible to improve the ability of collecting the movable charge to the floating gate, and to improve the detection accuracy of the movable charge. it can.
By the way, when detecting the movable charges, the lower the temperature of the semiconductor substrate, the lower the threshold change speed. In addition, the threshold change rate decreases as the applied voltage to the control gate decreases. On the other hand, there is a limit to the detection accuracy of a change in threshold value, and it is impossible to detect a change in threshold value below a predetermined value with high accuracy. Therefore, if the change rate of the threshold is excessively small, the time required for detecting the mobile charge increases.
In this regard, according to the above detection method, it is possible to perform appropriate mobile charge detection while keeping the time required for detection of mobile charge within an allowable time.
[0011]
Note that the statement “a memory is formed on a semiconductor substrate” includes a case where a part of the memory is formed in the semiconductor substrate.
According to a second aspect of the present invention, the movable charge is detected as a change in the threshold value.
[0012]
As described above, there is a correlation between the change in the threshold value of the memory and the movable charge in the insulating film. Therefore, the movable charge can be grasped as a change in the threshold value of the memory without directly quantifying it.
[0013]
In this regard, according to the detection method, it is possible to avoid performing processing such as calculation of the amount of movable charge by directly using the detection result of the change in the threshold value.
According to a third aspect of the present invention, the voltage applied to the control gate is set to a value that prevents current from flowing between one of the source region and the drain region of the memory and the floating gate. Set.
[0014]
If the potential difference between the control gate and the semiconductor substrate is too large, a current flows between one of the source region and the drain region of the memory and the floating gate. In this case, the mobile charge may not be detected stably based on the correlation between the change in the threshold value of the memory due to the collection of the mobile charge around the floating gate and the mobile charge.
[0015]
In this respect, according to the detection method, the value of the voltage applied to the control gate is set such that no current flows between one of the source region and the drain region of the memory and the floating gate. Detection can be performed stably.
[0016]
According to another aspect of the present invention, the control gate, the source region, and the drain region are formed on the semiconductor substrate.
For example, in the case of a nonvolatile memory in which a control gate is formed above a floating gate, a new manufacturing process needs to be added to a normal transistor manufacturing process.
[0017]
On the other hand, the memory of the detection method can be formed using a normal transistor manufacturing process by forming the control gate, the source region, and the drain region on the semiconductor substrate.
[0018]
Further, in the movable charge detection method according to
[0019]
According to the above detection method, in order to form the memory used for detecting the movable charge in a region other than a plurality of regions constituting the semiconductor device, for example, a change in threshold value such as a wiring or a pad for applying a voltage to the control gate It is possible to form the means used for detection without being restricted by the specifications of the semiconductor device.
[0022]
In this regard, according to the above detection method, it is possible to perform appropriate mobile charge detection while keeping the time required for detection of mobile charge within an allowable time.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a method for detecting a movable charge in an insulating film on a semiconductor substrate according to the present invention will be described with reference to the drawings.
[0024]
FIG. 1 shows a semiconductor wafer for manufacturing a semiconductor device in the present embodiment. As shown in FIG. 1, a plurality of areas CA constituting each semiconductor device and a cut line CL dividing the plurality of areas CA are formed on the
[0025]
FIG. 2 shows a cross-sectional configuration of the nonvolatile memory formed on the cut line CL. As shown in FIG. 2,
[0026]
In the P well 14, a
[0027]
Further, above the floating
[0028]
FIG. 3 shows a planar configuration of the nonvolatile memory. Here, the description of the
As shown in FIG. 3, a source region 17 and a
[0029]
Next, a semiconductor device to be manufactured in the present embodiment and a manufacturing process thereof will be described.
The semiconductor device includes the nonvolatile memory shown in FIGS. In other words, in the present embodiment, the nonvolatile memories shown in FIGS. 2 and 3 are also formed in the area CA shown in FIG. The nonvolatile memories formed on the cut line CL and the area CA are formed in the same process.
[0030]
Incidentally, the nonvolatile memory having the configuration shown in FIGS. 2 and 3 can be manufactured by using a normal CMOS (complementary metal-oxide semiconductor) technique. That is, since the
[0031]
Here, a method for detecting a movable charge in the insulating film according to the present embodiment will be described.
In the present embodiment, after the nonvolatile memory shown in FIGS. 2 and 3 is formed, the
[0032]
The detection of the movable charge is performed based on detection of a change in the threshold value of the nonvolatile memory when a voltage is applied to the
[0033]
That is, when a voltage is applied to the
[0034]
Incidentally, FIG. 4 shows a simulation result of the state of the electric field around the floating
[0035]
Hereinafter, a procedure for detecting the change in the threshold value will be described.
(A) After forming the nonvolatile memory shown in FIGS. 2 and 3, the floating
[0036]
(B) The initial value of the threshold value of the nonvolatile memory is measured. That is, for example, the source region 17 is grounded and a voltage of about “0.5 V” is applied to the
[0037]
(C) A predetermined voltage is applied to the
[0038]
Note that the value of the voltage applied to the
[0039]
(D) After the voltage application to the
(E) A change in the threshold value is detected from the threshold values measured in the steps (b) and (d). Note that the change in the threshold value may be detected by acquiring the time series data of three or more threshold values by repeating the steps (c) and (d).
[0040]
FIG. 5 shows measurement data regarding such a change in threshold value of the nonvolatile memory. In the measurement data, a voltage of “5.5 V” is applied to the
[0041]
As shown in FIG. 5, the threshold change amount ΔVth increases as the voltage application time increases. This is because movable charges gradually gather around the floating
[0042]
Next, the amount of charge detected based on the change in threshold value detected in the above aspect will be considered.
FIG. 6 shows an equivalent circuit of the nonvolatile memory shown in FIGS. In FIG. 6, as shown in FIG. 2, the capacitance between the
[0043]
Here, when the voltage Vcg is applied to the
[0044]
Qg = Cfg (Vfg−Vcg) (c1)
Qc = Cfc × Vfg (c2)
Qb = Cfb × Vfg (c3)
Therefore, the charge amount “−Q (t)” stored in the floating
[0045]
−Q (t) = Qg + Qc + Qb
Here, when the process (b) is time t = 0 and the charge amount of the floating gate at this time is “0”, the measured threshold value Vth is expressed by the following equation (c5).
[0046]
(Cfg + Cfc + Cfb) × Vfg = Cfg × Vth (c5)
Further, the change amount “−ΔQ (t)” of the charge of the floating
[0047]
Substituting the above equation (c5) into the above equation (c6), the following equation (c7) is obtained.
[0048]
ΔQ (t) = Cfg × ΔVth (c7)
The above expression (c7) is an expression showing the relationship between the threshold change amount ΔVth at an arbitrary time and the amount of charge collected around the floating
[0049]
Here, in this embodiment, the surface area of the floating
[0050]
In addition, since the threshold change amount ΔVth can be detected with sufficient accuracy if it is a value of about “0.1 V”, the charge change amount “−ΔQ (t ) "Is as follows.
[0051]
ΔQ (t) = Cfg × ΔVth = 7.9 × 10−16C
That is, according to the present embodiment, “7.9 × 10−16It is possible to sufficiently detect charges of the order of “C”. By the way, the charge per electron here is “1.60218 × 10−19C ”, the amount of change in charge is“ 7.9 × 10−16The number N of movable charges corresponding to “C” is as follows.
[0052]
N = 7.9 × 10−16/1.60218×10-19≈ 4930
If the movable charges collected in the floating
[0053]
Thus, according to the present embodiment, it is possible to detect a small amount of movable charge. In this embodiment, the reliability of the semiconductor device is evaluated based on the detection of the movable charge.
[0054]
Here, the “reliability” of the semiconductor device refers to “a function for correctly performing the function for a preset period under a predetermined use condition”. However, the preset period is usually very long, and it is often not practical to perform a test for directly evaluating the reliability over a preset period when the semiconductor device is manufactured.
[0055]
Therefore, in the present embodiment, based on the correlation between the change in the movable charge in the predetermined test performed in a period shorter than the preset period and the test that directly evaluates the reliability of the semiconductor device, The reliability of the semiconductor device is evaluated. At this time, the correlation between the change in the mobile charge in the predetermined test and the test for directly evaluating the reliability of the semiconductor device, the test for directly evaluating the reliability of the prototyped semiconductor device, It is acquired based on data or the like possessed by a similar semiconductor device in the past. Thereby, the reliability of the semiconductor device can be evaluated based on the change of the movable charge in a predetermined test.
[0056]
Furthermore, in this embodiment, detection of a change in movable charge in a predetermined test is performed as detection of a change in threshold value in the predetermined test. Thereby, the reliability of the semiconductor device can be evaluated only from the measurement of the threshold value in a predetermined test.
[0057]
FIG. 7 shows the results of a test for directly evaluating the reliability of the above-described semiconductor device prototyped in advance. FIG. 7 shows a required specification for reliability that the amount of change in the threshold value is not more than a predetermined value when a voltage of “4 V” is applied to the
[0058]
FIG. 7 shows the transition of the threshold change amount ΔVth with respect to the voltage application time to the
[0059]
Next, conditions to be satisfied for a predetermined test having a correlation with a test for directly evaluating the reliability of the semiconductor device as shown in FIG. 7 will be considered.
As described above, with respect to the threshold value of the nonvolatile memory, it is possible to sufficiently detect a change amount of about “0.05 V”. Accordingly, one of the conditions is that a predetermined threshold change of “0.05 V” or more occurs in the predetermined test. Further, it is desirable that the test time for evaluating the reliability of the semiconductor device is a short time because of the demand for production efficiency. In general, the reliability test time is often required to be within several hours. Here, in the present embodiment, considering that the detection of the movable charge (detection of the change in threshold value) is performed at several places on each semiconductor wafer, the test time per time is set to “1000 seconds” or less.
[0060]
Therefore, as a predetermined test performed for the reliability evaluation, it is desired to set conditions that show a change in threshold value of “0.05 V” within “1000 seconds”. Parameters for setting such conditions include the temperature of the semiconductor substrate, the voltage applied to the control gate, and the area of the floating gate. This will be further described below.
[0061]
FIG. 8 shows the dependence of the threshold value of the nonvolatile memory on the temperature of the semiconductor substrate and the applied voltage when the voltage application time to the
[0062]
FIG. 9 shows the dependence on the temperature of the semiconductor substrate and the area of the floating gate with respect to the change of the threshold value of the nonvolatile memory when the voltage application time to the control gate is “1000 seconds”. As shown in FIG. 9, the amount of change in the threshold value increases as the temperature increases and the area of the floating gate increases.
[0063]
FIG. 10 shows the conditions of the above three parameters when the threshold change amount ΔVth is “0.05 V” when a voltage is applied to the control gate for “1000 seconds”.
In FIG. 10, the area S of the floating gate is “13 μm”.2”,“ 22 μm2”,“ 28 μm2The relationship between the temperature of the semiconductor substrate and the applied voltage is shown. In FIG. 10, the area S of each floating gate is “13 μm.2”,“ 22 μm2”,“ 28 μm2], The relationship between the temperature of the semiconductor substrate and the applied voltage is approximated by the following equations (c8) to (c10).
[0064]
T = 177.5 (1 / Vcg) +117.8 (c8)
T = 177.6 (1 / Vcg) +52.7 (c9)
T = 177.6 (1 / Vcg) +15.6 (c10)
Therefore, when the temperature of the semiconductor substrate is T and the test time is “1000 seconds”, the area S of these floating gates is “13 μm”, respectively.2”,“ 22 μm2”,“ 28 μm2The conditions of the voltage applied to the control gate when “” are expressed by the following equations (c11) to (c13).
[0065]
T> 177.5 (1 / Vcg) +117.8 (c11)
T> 177.6 (1 / Vcg) +52.7 (c12)
T> 177.6 (1 / Vcg) +15.6 (c13)
Note that the test conditions for directly evaluating the reliability as illustrated in FIG. 7 are the area of the floating gate and the voltage applied to the control gate when the reliability of each semiconductor device is actually evaluated. It is desirable to match the conditions for the temperature of the semiconductor substrate. Thereby, the reliability can be accurately evaluated. However, as illustrated in FIG. 8 and FIG. 9, when there is data indicating the correlation between the test results when the three parameters of the semiconductor substrate temperature, applied voltage, and floating gate area are changed, Even if they do not necessarily match, it is possible to evaluate the reliability of the semiconductor substrate based on a predetermined test.
[0066]
By performing a test for evaluating the reliability under such conditions, for example, in the area CA shown in FIG. 1, the nonvolatile memory having the same configuration as the nonvolatile memory shown in FIGS. When the memory is formed, the reliability of the nonvolatile memory can be appropriately evaluated. That is, in an actual semiconductor device, it is possible to appropriately evaluate whether or not the amount of change in the threshold value of the nonvolatile memory falls within an allowable range.
[0067]
According to the embodiment described in detail above, the following effects can be obtained.
(1) By detecting a change in the threshold value of the nonvolatile memory, it is possible to appropriately detect the movable charge in the insulating film. In addition, since the floating
[0068]
(2) Since the detection of the movable charge is performed as detection of the change in the threshold value, it is possible to avoid performing processing such as calculation of the amount of movable charge.
(3) Since the value of the voltage applied to the
[0069]
(4) By forming the
[0070]
(5) Since the nonvolatile memory used for the detection of the movable charge is formed in the cut line CL which is a region other than the plurality of regions CA constituting the semiconductor device, for example, a wiring or a pad for applying a voltage to the control gate, etc. The means used for detecting the change in threshold value can be formed without being restricted by the specifications of the semiconductor device.
[0071]
(6) The area of the floating
[0072]
Each of the above embodiments may be modified as follows.
The memory used for detecting the movable charge is not limited to those illustrated in FIGS. For example, even when the control gate is not formed on the semiconductor substrate, the effect according to the above embodiment can be obtained as long as at least a part of the upper surface of the floating gate is not covered with the control gate.
[0073]
The area for forming the memory used for detecting the movable charge is not limited to the cut line CL, and may be, for example, a test chip formation area. Further, when the semiconductor device includes such a memory, the movable charge may be detected using the memory.
[0074]
The evaluation of the reliability of the semiconductor device based on the detection of the movable charge is not limited to the evaluation of the reliability of the memory having the same configuration as the memory used for the detection of the movable charge. For example, even when evaluating the reliability of an element different from the memory used for detecting the mobile charge, if the reliability is affected by the mobile charge, the change of the threshold value is detected in the evaluation of the reliability of the element. Mobile charge detection based on can be used. In this case as well, in view of the correlation between the mobile charge and the change in threshold, the reliability of such an element can be directly evaluated by the change in threshold without directly calculating the amount of mobile charge. You can also.
[0075]
The relationship between the voltage applied to the control gate, the area of the floating gate, and the temperature of the semiconductor substrate at the time of detection of the movable charge is not limited to those exemplified in the above equations (c11) to (c13). For example, the cross-sectional area of the floating gate is “13 to 28 μm.2It is effective to use appropriate values in the region exemplified in the above formula (c13) as the voltage applied to the control gate and the temperature of the semiconductor substrate even when the value is set to an arbitrary value. However, when performing the acceleration test, it is desirable that the temperature of the semiconductor substrate is “85 ° C.” or higher, and the voltage applied to the control gate is “4 V” or higher.
[0076]
Further, the characteristics shown in FIG. 10 are the above-mentioned
[0077]
Note that the relationship between the voltage applied to the control gate, the area of the floating gate, and the temperature of the semiconductor substrate when detecting the movable charge is expressed by the above equation (c13) in accordance with the reliability specifications required for the semiconductor device. You may set other than the area | region illustrated.
[0078]
Instead of detecting the movable charge as a change in threshold value, this may be directly measured (calculated) using, for example, the above equation (c7).
[Brief description of the drawings]
FIG. 1 is a plan view showing a semiconductor wafer in an embodiment of a movable charge detection method according to the present invention.
FIG. 2 is a cross-sectional view of a nonvolatile memory used for detecting movable charges in the embodiment.
FIG. 3 is a plan view of the nonvolatile memory.
FIG. 4 is a cross-sectional view showing a simulation result of a potential distribution near a floating gate of the nonvolatile memory.
FIG. 5 is a diagram showing the relationship between the voltage application time to the control gate, the change in threshold value, and the temperature of the semiconductor substrate in the embodiment.
FIG. 6 is an exemplary circuit diagram showing an equivalent circuit of the nonvolatile memory according to the embodiment;
FIG. 7 is a diagram showing a relationship between a voltage application time to a control gate and a change in threshold value.
FIG. 8 is a diagram showing the relationship between the voltage application time to the control gate, the change in threshold value, and the temperature of the semiconductor substrate.
FIG. 9 is a diagram showing the relationship between the area of the floating gate, the change in threshold value, and the temperature of the semiconductor substrate.
FIG. 10 is a diagram showing an applied voltage at which a change in threshold value becomes 0.05 V when a voltage is applied to the control gate for 1000 seconds and the temperature of the semiconductor substrate.
FIG. 11 is a cross-sectional view showing a method of BT treatment.
[Explanation of symbols]
DESCRIPTION OF
Claims (5)
前記半導体基板上に浮遊ゲートの少なくとも一部が制御ゲートに覆われていないメモリを形成し、前記制御ゲートへの印加電圧をVcg、当該半導体基板の温度をTとするとき、
T>177.6(1/Vcg)+15.6 (但し、浮遊ゲートの面積は「28μm 2 」)
にて表記される関係を満たすようにして前記制御ゲートに電圧を印加したときの前記メモリの閾値の変化の検出に基づき前記可動電荷を検出する
ことを特徴とする可動電荷の検出方法。In a method for detecting a movable charge in an insulating film on a semiconductor substrate,
When a memory in which at least a part of the floating gate is not covered with the control gate is formed on the semiconductor substrate, the applied voltage to the control gate is Vcg, and the temperature of the semiconductor substrate is T,
T> 177.6 (1 / Vcg) +15.6 (However, the area of the floating gate is “28 μm 2 ”)
The movable charge is detected based on detection of a change in the threshold value of the memory when a voltage is applied to the control gate so as to satisfy the relationship expressed by the above.
請求項1記載の可動電荷の検出方法。The method of detecting a mobile charge according to claim 1, wherein the detection of the mobile charge is performed as detection of a change in the threshold value.
請求項1又は2記載の可動電荷の検出方法。The method for detecting a movable charge according to claim 1, wherein a value of a voltage applied to the control gate is set to a value at which a current does not flow between one of a source region and a drain region of the memory and the floating gate. .
請求項1〜3のいずれかに記載の可動電荷の検出方法。The method for detecting a movable charge according to claim 1, wherein the memory includes the control gate, the source region, and the drain region formed on the semiconductor substrate.
前記半導体基板は半導体装置を構成する複数の領域を有するものであって、且つ前記可動電荷の検出に用いるメモリを、同半導体装置を構成する複数の領域以外の領域に形成する
ことを特徴とする可動電荷の検出方法。In the detection method of the movable electric charge in any one of Claims 1-4,
The semiconductor substrate has a plurality of regions constituting a semiconductor device, and the memory used for detecting the movable charge is formed in a region other than the plurality of regions constituting the semiconductor device. Method for detecting mobile charge.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003097040A JP3915729B2 (en) | 2003-03-31 | 2003-03-31 | How to detect mobile charge |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003097040A JP3915729B2 (en) | 2003-03-31 | 2003-03-31 | How to detect mobile charge |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004304051A JP2004304051A (en) | 2004-10-28 |
JP3915729B2 true JP3915729B2 (en) | 2007-05-16 |
Family
ID=33408933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003097040A Expired - Fee Related JP3915729B2 (en) | 2003-03-31 | 2003-03-31 | How to detect mobile charge |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3915729B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7463049B2 (en) | 2016-03-17 | 2024-04-08 | ヴィンタートゥール ガス アンド ディーゼル アーゲー | Cylinder for large uniflow scavenging two-stroke diesel engine and large diesel engine |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4435095B2 (en) * | 2006-01-04 | 2010-03-17 | 株式会社東芝 | Semiconductor system |
-
2003
- 2003-03-31 JP JP2003097040A patent/JP3915729B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7463049B2 (en) | 2016-03-17 | 2024-04-08 | ヴィンタートゥール ガス アンド ディーゼル アーゲー | Cylinder for large uniflow scavenging two-stroke diesel engine and large diesel engine |
Also Published As
Publication number | Publication date |
---|---|
JP2004304051A (en) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9964516B2 (en) | Methods and apparatus for an ISFET | |
US9299622B2 (en) | On-chip plasma charging sensor | |
US20110074459A1 (en) | Structure and method for semiconductor testing | |
US6806101B2 (en) | Ferroelectric capacitor plasma charging monitor | |
US5394101A (en) | Method for detecting mobile ions in a semiconductor device | |
USRE40597E1 (en) | Evaluation TEG for semiconductor device and method of evaluation | |
US8241928B2 (en) | Test structure and method for detecting charge effects during semiconductor processing | |
JP3915729B2 (en) | How to detect mobile charge | |
KR101593604B1 (en) | Device for Charge and UV Analysis | |
US20070236237A1 (en) | A test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique | |
JP3799277B2 (en) | Semiconductor device evaluation method and semiconductor device manufacturing method | |
US10529631B1 (en) | Test structures and method for electrical measurement of FinFET fin height | |
CN100421230C (en) | High sensitivity testing structure for evaluating plasma antenna effect | |
US6975102B2 (en) | Apparatus and method for analyzing capacitance of insulator | |
CN103367330A (en) | Testing structure of power semiconductor device and manufacture method of testing structure | |
US20060115910A1 (en) | Method for predicting lifetime of insulating film | |
KR100958623B1 (en) | Method for measuring depth of depletion region in trasistor, pattern for measuring the depth, and method for manufacturing the pattern | |
US20090032813A1 (en) | Test Wafer, Manufacturing Method Thereof and Method for Measuring Plasma Damage | |
CN116936543B (en) | Capacitance test structure, preparation method, test method and application | |
JP2009238858A (en) | Method of evaluating charge center position of semiconductor device, evaluation apparatus and program therefor | |
KR19980014354A (en) | Method of calculating floating gate voltage of EEPROM device | |
Tareq et al. | An extended floating gate gas sensor using polypyrrole as a sensing polymer | |
CN113497001A (en) | Semiconductor structure | |
CN112993004A (en) | Semiconductor structure, manufacturing method thereof and capacitance detection method | |
JP2001257278A (en) | Device for evaluating nonvolatile semiconductor memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |