JP3915154B2

JP3915154B2 - Semiconductor nonvolatile memory device and manufacturing method thereof

Info

Publication number: JP3915154B2
Application number: JP33576096A
Authority: JP
Inventors: 洋高橋; 万千雄山岸
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-12-16
Filing date: 1996-12-16
Publication date: 2007-05-16
Anticipated expiration: 2016-12-16
Also published as: JPH10178112A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体不揮発性記憶装置及びその製造方法に関し、特にトランジスタのゲート電極とチャネル形成領域の間に電荷を蓄積する積層絶縁膜を有する半導体不揮発性記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
フロッピーディスクなどの磁気記憶装置に代わり、電気的に書き換え可能な半導体不揮発性記憶装置（ＥＥＰＲＯＭ：Electrically Erasable and Programmable ROM）が使われ始めている。ＥＥＰＲＯＭとしては、ＦＬＯＴＯＸ型、ＴＥＸＴＵＲＥＤＰＯＬＹ型、ＭＮＯＳ型あるいはＭＯＮＯＳ型など、様々な特徴を有する構造のものが開発されている。
【０００３】
ＥＥＰＲＯＭの１つであるＭＯＮＯＳ型記憶装置は、例えば図９に示すような構造を持っている。半導体基板１０上に、例えばシリコン酸化膜からなるボトム絶縁膜２３があり、その上層に例えばシリコン窒化膜からなる電荷トラップ絶縁膜２４があり、さらにその上層に例えばシリコン酸化膜からなるトップ絶縁膜２５がある。これら、３層の絶縁膜を積層させた積層絶縁膜ＣＡは、電荷を蓄積することができる電荷蓄積層となる。トップ絶縁膜２５の上層には、例えばポリシリコンからなるコントロールゲート電極３１がある。半導体基板１０中には図示しないソース・ドレイン拡散層がある。
【０００４】
上記の構造のＭＯＮＯＳ型記憶装置において、積層絶縁膜ＣＡの中央にある電荷トラップ絶縁膜２４は膜中の丸印で示した欠陥に電荷をトラップする役割を持ち、ボトム絶縁膜２３及びトップ絶縁膜２５は電荷を電荷トラップ絶縁膜２４中に閉じ込め、保持する役割を持つ。また、ボトム絶縁膜２３と電荷トラップ絶縁膜２４の界面、及び電荷トラップ絶縁膜２４とトップ絶縁膜２５の界面にもトラップ準位が形成される。
【０００５】
上記のＭＯＮＯＳ型記憶装置の電荷蓄積の動作について説明する。コントロールゲート電極と半導体基板間に５〜１０Ｖの低電圧を印加することで、半導体基板から電子が２ｎｍ前後の膜厚を持つボトム絶縁膜を図９中の矢印のように通過し、電荷トラップ絶縁膜２４に注入される。注入された電子は電荷トラップ絶縁膜中を伝導していき、図中丸印で示した電荷トラップ絶縁膜中のトラップ準位、あるいはボトム絶縁膜２３と電荷トラップ絶縁膜２４の界面及び電荷トラップ絶縁膜２４とトップ絶縁膜２５の界面に形成されたトラップ準位にトラップされ蓄積される。
【０００６】
上記のように積層絶縁膜に電荷が蓄積されると、この蓄積電荷により電界が発生するため、トランジスタの閾値電圧が変化する。この変化によりデータの記憶が可能となる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の従来の半導体不揮発記憶装置は、データの記憶を制御するためには、充分な閾値電圧の変化を必要とする。しかし、ＭＯＮＯＳ構造の不揮発性記憶装置で要求される低電圧の印加によるデータの書き込み、消去においては、ボトム絶縁膜を約２ｎｍ程度に薄くしなければ、充分な注入電子量を確保することができない。充分な注入電子量が得られない場合には、充分なトランジスタの閾値電圧変化を生じさせることができないので、不揮発性記憶装置の正常な動作が不可能になる。
【０００８】
一方で、充分な注入電子量を確保するためにボトム絶縁膜を約２ｎｍ程度に薄くすると、このような極薄酸化膜は既にダイレクトトンネリング現象による電荷の移動が起こる領域であり、電荷トラップ絶縁膜中などのトラップ準位にトラップされた電荷が、熱や放射線などの影響で容易に半導体基板側に抜け出てしまう危険性が高くなっている。実際に、データの書き込み、消去を繰り返し行うことで徐々に電荷の保持能力が弱まり、閾値電圧の変化が小さくなってしまう現象が確認されている。
【０００９】
従って、本発明は上記の問題点を鑑みてなされたものであり、印加電圧を低電圧化しても注入電子量に不足を生じにくく、さらに、蓄積した電荷をリークしにくい、電荷の保持能力に優れた積層絶縁膜を有する半導体不揮発性記憶装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体不揮発性記憶装置は、半導体基板上に形成された積層絶縁膜に電荷を蓄積する半導体不揮発性記憶装置であって、第１ボトム絶縁膜と第１電荷トラップ絶縁膜を有する第１積層絶縁膜と、第２ボトム絶縁膜と第２電荷トラップ絶縁膜を有する第２積層絶縁膜と、前記第２積層絶縁膜から前記第１積層絶縁膜への電荷の移動を可能にする接続部とを有し、前記第１積層絶縁膜は前記第２積層絶縁膜よりも電荷保持能力が高く設定されており、前記第１電荷トラップ絶縁膜が前記第２電荷トラップ絶縁膜よりも電荷トラップ密度の高い部分を有する。
【００１１】
上記の本発明の半導体不揮発性記憶装置は、電荷を蓄積する積層絶縁膜を２つの領域に分割することにより、膜厚や膜質の異なるボトム絶縁膜を有する２種類の積層絶縁膜を持つことが可能となり、一方を充分な電荷注入量を得る積層絶縁膜、他方を電荷保持能力の高い積層絶縁膜とすることができる。また、電荷注入量の多い積層絶縁膜から電荷保持能力の高い積層絶縁膜への電荷の移動が可能なので、電荷を電荷保持能力の高い積層絶縁膜へ移動させて保持させることにより、２つの積層絶縁膜全体として、印加電圧を低電圧化しても注入電子量に不足を生じにくく、さらに、蓄積した電荷をリークしにくい、電荷の保持能力に優れた積層絶縁膜とすることが可能となる。さらに、電荷の注入と放出を繰り返して磨耗劣化を経てもなお、トラップされた電荷の保持能力を維持することができる。
【００１２】
電荷は第１ボトム絶縁膜と第２ボトム絶縁膜で注入量に差があるが、それぞれの膜から注入される。これらの電荷はエネルギーを失いながら電荷トラップ絶縁膜中を移動し、２種の電荷トラップ絶縁膜中を区別なく分布する。しかし、第１電荷トラップ絶縁膜と第２電荷トラップ絶縁膜とで、第１電荷トラップ絶縁膜の方が電荷トラップ密度が高いため、トラップされて安定した準位に固定される電子の数は第１電荷トラップ絶縁膜の方が多くなる。電子の大部分は電荷保持能力の高いボトム絶縁膜上の第１電荷トラップ絶縁膜中に保持されることとなる。
【００１３】
上記の本発明の半導体不揮発性記憶装置は、好適には、前記第１ボトム絶縁膜の膜厚が前記第２ボトム絶縁膜の膜厚よりも厚い。膜厚を厚くすることにより、電荷の保持能力を上げることができるので、ボトム絶縁膜の厚い領域と薄い領域に分けることで、一方を低電圧の印加によって充分な注入電子量を得ることができるボトム絶縁膜、他方を電荷保持能力の高い積層絶縁膜とすることができる。
【００１４】
上記の本発明の半導体不揮発性記憶装置は、好適には、前記第１積層絶縁膜と前記第２積層絶縁膜が半導体基板上に並設して設けられており、前記第１電荷トラップ絶縁膜と前記第２電荷トラップ絶縁膜が接触させて前記接続部が構成されている。第１積層絶縁膜と第２積層絶縁膜が半導体基板上に並設されていることでそれぞれの積層絶縁膜中の第１電荷トラップ絶縁膜と第２電荷トラップ絶縁膜に接触部を有することが容易なものとなっており、この接触部を有することで第２積層絶縁膜から第１積層絶縁膜への電荷の移動が可能になっている。
【００１５】
上記の本発明の半導体不揮発性記憶装置は、好適には、前記第１電荷トラップ絶縁膜と前記第２電荷トラップ絶縁膜の上層にトップ絶縁膜を有する。トップ絶縁膜を有することにより、さらに電荷の保持能力を上げることができる。
【００１６】
上記の本発明の半導体不揮発性記憶装置は、好適には、前記第１ボトム絶縁膜及び前記第２ボトム絶縁膜がシリコン半導体基板を熱酸化して形成されたシリコン酸化膜である。シリコン半導体基板を熱酸化して得られるシリコン酸化膜は、電荷の保持能力の高い良質なボトム絶縁膜となる。
【００１７】
上記の本発明の半導体不揮発性記憶装置は、好適には、前記第１電荷トラップ絶縁膜及び前記第２電荷トラップ絶縁膜がＣＶＤにより形成されたシリコン窒化膜である。ＣＶＤ法によれば、使用する反応ガスの組成により、形成するシリコン窒化膜の電荷トラップの密度を変えることができる。従って、反応ガスの組成を制御して、電荷トラップ密度の高い領域と低い領域を作り分けることが可能となる。
【００２３】
さらに、上記の目的を達成するため、本発明の半導体不揮発性記憶装置の製造方法は、半導体基板上に形成された積層絶縁膜に電荷を蓄積する半導体不揮発性記憶装置の製造方法であって、半導体基板上に第１ボトム絶縁膜を形成する工程と、前記第１ボトム絶縁膜の上層に第１電荷トラップ絶縁膜の下層部分を形成する工程と、前記第１ボトム絶縁膜と前記第１電荷トラップ絶縁膜の下層部分に対してレジストをマスクにしたエッチングを施し、残された第１ボトム絶縁膜の隣接部の半導体基板を露出させる工程と、前記エッチングにより露出された半導体基板上に第２ボトム絶縁膜を形成する工程と、前記第２ボトム絶縁膜と前記第１電荷トラップ絶縁膜の下層部分を被覆して全面に電荷トラップ絶縁膜を堆積し、第１電荷トラップ絶縁膜の上層部分と第２電荷トラップ絶縁膜を一体に形成する工程とを有する。
【００２４】
上記の本発明の半導体不揮発性記憶装置の製造方法は、第１積層絶縁膜を有する領域と第２積層絶縁膜を有する領域を形成することが可能であり、それぞれの積層絶縁膜のボトム絶縁膜は別工程で形成するので、それぞれ異なる膜厚、膜質を選択できる。また、第１積層絶縁膜には第２積層絶縁膜にはない第１電荷トラップ絶縁膜の下層部分を有するので、第１積層絶縁膜と第２積層絶縁膜とで電荷トラップの密度を変えることが可能となる。また、第１電荷トラップ絶縁膜の上層部分と第２電荷トラップ絶縁膜を一体に形成するので、第１電荷トラップ絶縁膜と第２電荷トラップ絶縁膜が接触部を有し、第２積層絶縁膜から第１積層絶縁膜への電荷の移動を可能となっている。
【００２５】
上記の本発明の半導体不揮発性記憶装置の製造方法は、好適には、前記第１ボトム絶縁膜及び第２ボトム絶縁膜をシリコン半導体基板を熱酸化したシリコン酸化膜により形成する。電荷の保持能力の高い良質なボトム絶縁膜を形成することができる。
【００２６】
上記の本発明の半導体不揮発性記憶装置の製造方法は、好適には、前記第１電荷トラップ絶縁膜及び第２電荷トラップ絶縁膜を窒素含有ガスを用いたＣＶＤにより形成する。窒素含有ガスを用いるＣＶＤによれば、反応ガスの組成を変えることによって、電荷トラップの密度が異なるシリコン窒化膜を形成できる。これにより、電荷トラップの密度を制御することが容易となる。
【００３２】
【発明の実施の形態】
以下に、本発明の半導体不揮発性記憶装置及びその製造方法の実施の形態について、下記の実施例により図面を参照して説明する。
【００３３】
実施例１
図２は本発明の実施例１の半導体不発性記憶装置の平面図である。素子分離絶縁膜２０で区切られた半導体基板上あるコントロールゲート電極には、第１ボトム絶縁膜と第１電荷トラップ絶縁膜を有する第１積層絶縁膜を持つ領域Ａと、第２ボトム絶縁膜と第２電荷トラップ絶縁膜を持つ領域Ｂとがあり、領域Ａと領域Ｂは並設され、接続されて形成されており、第２積層絶縁膜から第１積層絶縁膜への電荷の移動が可能となっており、さらに第１積層絶縁膜は第２積層絶縁膜よりの電荷保持能力が高く設定されている。コントロールゲート電極の両側にはソース拡散層Ｓとドレイン拡散層Ｄがある。
【００３４】
図１は、本発明の実施例１の半導体不揮発性記憶装置の断面図であり、図２の平面図中のＸ−Ｘ’における断面図に相当する。図１（ａ）に示すように、図示しない素子分離絶縁膜で区切られた半導体基板１０上に、図２の平面図に示した領域Ａと領域Ｂとを有するコントロールゲート電極がある。領域Ａにおいては、半導体基板１０上に例えば３ｎｍ程度の膜厚のシリコン酸化膜である第１ボトム絶縁膜２１があり、その上層には例えば４ｎｍ程度の膜厚のシリコン窒化膜２２と例えば４ｎｍ程度の膜厚のシリコン窒化膜２４との積層体である第１電荷トラップ絶縁膜２６があり、さらにその上層には例えば４ｎｍ程度の膜厚のシリコン窒化膜であるトップ絶縁膜２５があり、これらの第１ボトム絶縁膜２３、第１電荷トラップ絶縁膜２６及びトップ絶縁膜２５により第１積層絶縁膜ＣＡ１を形成している。トップ絶縁膜２５の上層にはコントロールゲート電極３１がある。
【００３５】
また、領域Ｂにおいては、半導体基板１０上に例えば２ｎｍ程度の膜厚のシリコン酸化膜である第２ボトム絶縁膜２３があり、その上層には例えば４ｎｍ程度の膜厚のシリコン窒化膜である第２電荷トラップ絶縁膜２４があり、さらにその上層には例えば４ｎｍ程度の膜厚のシリコン酸化膜であるトップ絶縁膜２５があり、これらの第２ボトム絶縁膜２３、第２電荷トラップ絶縁膜２４及びトップ絶縁膜２５により第２積層絶縁膜ＣＡ２を形成している。トップ絶縁膜２５の上層にはコントロールゲート電極３１がある。
【００３６】
第２積層絶縁膜ＣＡ２の第２ボトム絶縁膜２３は、膜厚が２ｎｍ程度に薄くされており、低電圧の印加によって充分な注入電子量を得ることが可能である。一方、第１積層絶縁膜ＣＡ１の第１ボトム絶縁膜２１は膜厚が３ｎｍ程度に厚く、低電圧の印加によって充分な注入電子量を得ることはできないが、電荷の保持能力は高い。このように、膜厚の異なるボトム絶縁膜を有する２種類の積層絶縁膜を持つ領域とすることにより、一方を充分な電荷注入量を得る積層絶縁膜、他方を電荷保持能力の高い積層絶縁膜とすることが可能となる。
【００３７】
また、第１電荷トラップ絶縁膜２６は電荷トラップ絶縁膜２２と電荷トラップ絶縁膜２４の積層体であり、この内下層部分の電荷トラップ絶縁膜２２は図１（ａ）中の丸印の密度で示すように、上層部分の電荷トラップ絶縁膜２４よりも電荷トラップ密度が高い膜となっている。一方で第２電荷トラップ絶縁膜２４は電荷トラップ密度の相対的に低い膜である。従って、第２電荷トラップ絶縁膜２４よりも第１電荷トラップ絶縁膜２６のほうが電荷トラップ密度が高いものとなっている。これにより、第２積層絶縁膜ＣＡ２よりも第１積層絶縁膜ＣＡ１のほうが電荷保持能力の高い積層絶縁膜となっている。
【００３８】
上記の構造において、第１積層絶縁膜と第２積層絶縁膜は、それぞれの電荷トラップ絶縁膜が接触しており、接続されている。従って、第２電荷トラップ絶縁膜から第１電荷トラップ絶縁膜への電荷の移動が可能となっている。
【００３９】
上記構造の半導体不揮発性記憶装置は、電子の注入においては、図１（ｂ）に示すように、コントロールゲート電極３１に電圧を印加することにより、領域Ａと領域Ｂの膜厚の異なるボトム絶縁膜はどちらもトンネル酸化膜として機能するが、領域Ｂのボトム絶縁膜は２ｎｍ程度と薄いのでダイレクトトンネルを起こし、３ｎｍ程度の膜厚である領域Ａと比較して数桁多い注入電子量が得られる。これらの電子はエネルギーを失いながら電荷トラップ絶縁膜中を移動し、領域Ａと領域Ｂとで区別なく分布する。しかし、領域Ａと領域Ｂとでは、電荷トラップ密度の点で領域Ａの方が高いため、トラップされて安定した準位に固定される電子の数は領域Ａの方が多く、結果として図中右向きの矢印で示すような領域Ｂから領域Ａへの電子の移動が生じる。電子の大部分は領域Ａの電荷トラップ絶縁膜２２中に保持されることとなる。
【００４０】
さらに、上記構造の半導体不揮発性記憶装置は、電子の放出においては、図１（ｃ）に示すように、コントロールゲート電極から全面に電界を印加することにより、一括放出することが可能である。これは、領域Ａ及び領域Ｂのボトム絶縁膜はどちらも充分トンネル酸化膜として機能する膜厚であるからである。
【００４１】
上記の構造の半導体不揮発性記憶装置で、シリコン窒化膜において電荷トラップ密度を高くすると、ポリシリコンに近い特性となり、電荷トラップ絶縁膜中の電荷はトラップを介しての移動が可能となる。このとき、下層のボトム絶縁膜の膜厚が領域Ａのように薄いと、電荷は半導体基板へ拡散しやすいが、領域Ａのように厚ければ安定的に保持される。特に、シリコン半導体基板を熱酸化して得られるシリコン酸化膜は、電荷の保持能力の高い良質なボトム絶縁膜となる。さらに、電荷トラップ絶縁膜の上層にトップ絶縁膜を有していることから、電荷の保持能力はさらに高められている。
【００４２】
また、電荷の注入と放出を繰り返す内に、ボトム絶縁膜が薄い領域Ｂではトラップされた電荷の保持能力が弱くなり、やがてほとんど半導体基板に拡散してしまうようになる。しかし、ボトム絶縁膜が厚い領域Ａでは上記の磨耗劣化を経てもなお、トラップされた電荷の保持能力を維持することができる。前述のようにトラップされた電荷は大部分がボトム絶縁膜の厚い領域Ａに保持されるため、素子全体の電荷保持能力はほとんど変化せずに維持することができる。
【００４３】
次に、本発明の実施例１の半導体不揮発性記憶装置の製造方法について説明する。まず、図３（ａ）に示すように、シリコン半導体基板１０上にＬＯＣＯＳなどの素子分離絶縁膜２０を形成する。
【００４４】
次に、図３（ｂ）に示すように、熱酸化により、半導体基板１０表面にシリコン酸化膜である領域Ａの第１ボトム絶縁膜２１を例えば３ｎｍの膜厚で形成する。
【００４５】
次に、図３（ｃ）に示すように、ＣＶＤにより、第１ボトム絶縁膜２１の上層に電荷トラップ密度の高いシリコン窒化膜である電荷トラップ絶縁膜２２を例えば４ｎｍの膜厚で堆積させる。
【００４６】
次に、図３（ｄ）に示すように、電荷トラップ絶縁膜２２の上にレジストＲをパターニングして、ＲＩＥ（反応性イオンエッチング）などのドライエッチングにより、領域Ａに相当する部分の第１ボトム絶縁膜２１と電荷トラップ絶縁膜２２を残し、それ以外の部分を除去し、領域Ｂに相当する部分の半導体基板１０表面を露出させる。
【００４７】
次に、図４（ｅ）に示すように、レジストＲを除去し、適当な洗浄工程を経た後に、熱酸化により、領域Ｂに相当する半導体基板１０表面に第２ボトム絶縁膜２３を例えば２ｎｍの膜厚で形成する。
【００４８】
次に、図４（ｆ）に示すように、熱ＣＶＤにより、第２ボトム絶縁膜２３と電荷トラップ絶縁膜２２を全面に被覆して、電荷トラップ密度の低いシリコン窒化膜である電荷トラップ絶縁膜２４を例えば４ｎｍの膜厚で堆積させる。
【００４９】
ここで、上記の熱ＣＶＤによるシリコン窒化膜の形成においては、ジクロロシラン（SiH₂Cl₂ ）とアンモニア（NH₃ ）の混合ガスを熱分解反応させて成膜する工程であり、ＣＶＤの条件により電荷トラップの密度を変えることができる。図６（ａ）はＣＶＤの反応ガスの組成を（SiH₂Cl₂:NH₃=1:20）というアンモニアの多い条件で堆積させたシリコン窒化膜のＣ（容量）−Ｖ（電圧）曲線であり、そのヒステリシス幅Ｗａは、図６（ｂ）に示すＣＶＤに反応ガスの組成を（SiH₂Cl₂:NH₃=10:10 ）というジクロロシランの多い条件として堆積させたシリコン窒化膜のＣ−Ｖ曲線のヒステリシス幅Ｗｂよりも狭い。電荷トラップの密度が高いほどヒステリシス幅が広くなるので、ＣＶＤに用いる反応ガスの組成比を変えることにより、成膜されたシリコン窒化膜の電荷トラップの密度を制御することが可能である。
【００５０】
次に、図４（ｇ）に示すように、高温熱酸化（ＨＴＯ）のＣＶＤにより、電荷トラップ絶縁膜２４を全面に被覆して、シリコン酸化膜であるトップ絶縁膜２５を例えば３ｎｍの膜厚で堆積させる。
【００５１】
次に、図５（ｈ）に示すように、例えばＣＶＤなどによりシリサイドを堆積させ、コントロールゲート電極層３１を形成する。
【００５２】
次に、図５（ｉ）に示すように、レジストパターニングしてエッチングすることによりゲート電極様に加工する。この後は、通常の方法により、イオン注入によるソース・ドレイン拡散層の形成、層間絶縁膜の形成、コンタクトホールの開孔、上層電極の配線などにより、所望の半導体不揮発性記憶装置を形成する。
【００５３】
上記の本発明の実施例１の半導体不揮発性記憶装置の製造方法によれば、印加電圧を低電圧化しても注入電子量に不足を生じにくく、さらに、蓄積した電荷をリークしにくい、電荷の保持能力に優れた積層絶縁膜を有する半導体不揮発性記憶装置を製造することができる。
【００５４】
参考例１
図７は、本発明の参考例１の半導体不揮発性記憶装置の断面図である。図７（ａ）に示すように、半導体基板１０上の素子分離絶縁膜２０で区切られた領域上に、例えば膜厚２．２ｎｍのシリコン酸化膜であるボトム絶縁膜２３、例えば膜厚１０ｎｍのシリコン窒化膜である電荷トラップ絶縁膜２４及び例えば膜厚４ｎｍのシリコン酸化膜であるトップ絶縁膜２５からなる電荷を蓄積する機能を有する積層絶縁膜ＣＡがあり、その上層にコントロールゲート電極３１がある。コントロールゲート電極３１の両側にはサイドウォール絶縁膜２７があり、その両側部の半導体基板中にＬＤＤ構造を有するソース・ドレイン拡散層１１、１２がある。
【００５５】
図７（ａ）のゲート電極近傍を拡大した図を図７（ｂ）に示す。電荷を蓄積する積層絶縁膜ＣＡはボトム絶縁膜２３、電荷トラップ絶縁膜２４及びトップ絶縁膜２５からなるが、そのなかで電荷トラップ絶縁膜２４は、その膜中上方に×印で示した電荷トラップ密度の高い領域Ｔを有している。
【００５６】
上記の構造の半導体不揮発性記憶装置は、充分な量の注入電子量を得るためにボトム絶縁膜２３を２．２ｎｍ程度に薄くしても、注入された電子の大部分は、電荷トラップ絶縁膜中の上方の電荷トラップ密度の高い領域Ｔに保持されることとなる。従って、ボトム絶縁膜２３自体は薄いので電荷の保持能力が低いものの、実際の電荷は半導体基板から離れた領域に保持されており、電荷の拡散を防いで安定に保持することができる。さらに、電子の注入と放出を繰り返して磨耗劣化を経てもなお、トラップされた電荷の保持能力を維持することができる。
【００５７】
次に、本発明の参考例１の半導体不揮発性記憶装置の製造方法について説明する。まず、図８（ａ）に示すように、シリコン半導体基板１０上に図示しない素子分離絶縁膜を設けて区切られた領域に、熱酸化により膜厚約２．２ｎｍのシリコン酸化膜を形成し、ボトム絶縁膜２３とする。次に、ボトム絶縁膜２３上に、例えばＣＶＤにより膜厚１０ｎｍのシリコン窒化膜を堆積させ、電荷トラップ絶縁膜２４を形成する。次に、電荷トラップ絶縁膜２４上に、例えばＣＶＤにより膜厚４ｎｍのシリコン酸化膜を堆積させ、トップ酸化膜２５を形成する。
【００５８】
次に、図８（ｂ）に示すように、トップ酸化膜２５の上方から例えば酸素イオンＩを斜めに角度αをつけて注入する。イオンが注入された場所に電荷トラップ準位を発生させることができる。これにより、電荷トラップ準位増やすことができるほか、電荷トラップ準位の多い領域を選択して形成することが可能である。電荷トラップ準位としては、半導体基板から離れているほうが、電荷の拡散を防ぐことができるので、電荷トラップ絶縁膜の中の上方、トップ絶縁膜との界面近傍に形成することが好ましい。トップ絶縁膜が４ｎｍと薄い場合でも、イオン注入の角度を斜めにすることにより、トップ絶縁膜を通過して電荷トラップ絶縁膜中の上方に効率良く選択的にイオンを注入することができる。例えば、トップ絶縁膜の膜厚が４ｎｍで、酸素イオンの非行距離が８ｎｍとするときには、注入角度αを６０度に設定することにより、電荷トラップ絶縁膜の中の上方、トップ絶縁膜との界面近傍にイオン注入することができる。図８（ｃ）中の×印により、このようにして形成された電荷トラップ密度の高い領域Ｔを示す。使用するイオン種としては、酸素イオン、窒素イオン、シリコンイオン、その他重い原子のイオンを挙げることができる。尚、注入角度はトップ絶縁膜の種類と膜厚、注入するイオン種及びイオンのエネルギーの兼ね合いによって最適な値が選択されればよい。
【００５９】
次に、図８（ｃ）に示すように、トップ絶縁膜２５の上層に例えばシリサイドをＣＶＤにより堆積し、コントロールゲート電極層３１を形成する。
【００６０】
次に、図８（ｄ）に示すように、レジストパターニングしてエッチングすることによりゲート電極様に加工する。この後は、通常の方法により、イオン注入によりソース・ドレイン拡散層の形成、サイドウォール絶縁膜の形成、層間絶縁膜の形成、コンタクトホールの開孔、上層電極の配線などにより、所望の半導体不揮発性記憶装置を形成する。
【００６１】
上記の本発明の参考例１の半導体不揮発性記憶装置の製造方法によれば、実施例１と同様、印加電圧を低電圧化しても注入電子量に不足を生じにくく、さらに、蓄積した電荷をリークしにくい、電荷の保持能力に優れた積層絶縁膜を有する半導体不揮発性記憶装置を製造することができる。
【００６２】
本発明の半導体不揮発性記憶装置及びその製造方法は、上記の実施の形態に限定されない。例えば、コントロールゲート電極はシリサイド１層としているが、ポリシリコンや、あるいはポリサイドなどの多層構成とする工程としてよい。また、ソース・ドレイン拡散層は、ＬＤＤ構造などを採用してよい。半導体記憶装置としてはＮＯＲ型、ＮＡＮＤ型、どちらでもよい。電荷の積層絶縁膜への注入は、データの書き込み、消去のどちらに相当する場合でも構わない。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００６３】
【発明の効果】
本発明の半導体不揮発性記憶装置及びその製造方法によれば、印加電圧を低電圧化しても注入電子量に不足を生じにくく、さらに、蓄積した電荷をリークしにくい、電荷の保持能力に優れた積層絶縁膜を有する半導体不揮発性記憶装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の実施例１に係る半導体不揮発性記憶装置の断面図であり、（ａ）は電荷を保持している状態、（ｂ）は電荷を注入するときの動作、（ｃ）は電荷を放出するときの動作を示す。
【図２】図２は本発明の実施例１に係る半導体不揮発性記憶装置の平面図である。
【図３】図３は本発明の実施例１に係る半導体不揮発性記憶装置の製造方法の製造工程を示す断面図であり、（ａ）は素子分離絶縁膜の形成工程まで、（ｂ）は第１ボトム絶縁膜の形成工程まで、（ｃ）は第１電荷トラップ絶縁膜の下層部分の形成工程まで、（ｄ）はエッチングによるパターニング工程までを示す。
【図４】図４は図３の続きの工程を示す断面図であり、（ｅ）は第２ボトム絶縁膜の形成工程まで、（ｆ）は第１電荷トラップ絶縁膜の上層部分と第２電荷トラップ絶縁膜の形成工程まで、（ｇ）はトップ絶縁膜の形成工程までを示す。
【図５】図５は図４の続きの工程を示す断面図であり、（ｈ）はコントロールゲート電極層の形成工程まで、（ｉ）はゲート電極の加工工程までを示す。
【図６】図６は本発明の実施例１に係るジクロロシランとアンモニアの混合ガスを用いたＣＶＤにより成膜する電荷トラップ絶縁膜のＣ（容量）−Ｖ（電圧）曲線のヒステリシスを示す図であり、（ａ）はアンモニアの多い組成の条件、（ｂ）はジクロロシランの多い組成の条件を示す。
【図７】図７（ａ）は本発明の参考例１に係る半導体不揮発性記憶装置の断面図であり、図７（ｂ）はゲート電極近傍の拡大図を示す。
【図８】図８は本発明の参考例１に係る半導体不揮発性記憶装置の製造方法の製造工程を示す断面図であり、（ａ）はトップ絶縁膜の形成工程まで、（ｂ）はイオン注入による電荷トラップ準位の形成工程まで、（ｃ）はコントロールゲート電極層の形成工程まで、（ｄ）はゲート電極の加工工程までを示す。
【図９】図９は従来方法によるＮＯＭＯＳ型半導体不揮発性記憶装置の断面図である。
【符号の説明】
１０…半導体基板、２０…素子分離絶縁膜、２１、２３…ボトム絶縁膜、２２、２４…電荷トラップ絶縁膜、２５…トップ絶縁膜、３１…コントロールゲート電極、ＣＡ１、ＣＡ２…積層絶縁膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor nonvolatile memory device and a manufacturing method thereof, and more particularly to a semiconductor nonvolatile memory device having a stacked insulating film that accumulates charges between a gate electrode of a transistor and a channel formation region and a manufacturing method thereof.
[0002]
[Prior art]
Instead of magnetic storage devices such as floppy disks, electrically rewritable semiconductor nonvolatile storage devices (EEPROM: Electrically Erasable and Programmable ROM) are beginning to be used. As the EEPROM, a structure having various characteristics such as FLOTOX type, TEXTURED POLY type, MNOS type or MONOS type has been developed.
[0003]
A MONOS type storage device, which is one of the EEPROMs, has a structure as shown in FIG. 9, for example. A bottom insulating film 23 made of, for example, a silicon oxide film is provided on the semiconductor substrate 10, a charge trap insulating film 24 made of, for example, a silicon nitride film is formed thereon, and a top insulating film 25 made of, for example, a silicon oxide film is further formed thereon. There is. The stacked insulating film CA in which these three insulating films are stacked serves as a charge storage layer capable of storing charges. Above the top insulating film 25 is a control gate electrode 31 made of, for example, polysilicon. The semiconductor substrate 10 has a source / drain diffusion layer (not shown).
[0004]
In the MONOS memory device having the above structure, the charge trapping insulating film 24 at the center of the laminated insulating film CA has a role of trapping charges in the defects indicated by circles in the film, and the bottom insulating film 23 and the top insulating film. 25 has a role of confining and holding charges in the charge trap insulating film 24. Trap levels are also formed at the interface between the bottom insulating film 23 and the charge trap insulating film 24 and at the interface between the charge trap insulating film 24 and the top insulating film 25.
[0005]
The operation of charge accumulation in the MONOS memory device will be described. By applying a low voltage of 5 to 10 V between the control gate electrode and the semiconductor substrate, electrons pass from the semiconductor substrate through the bottom insulating film having a film thickness of about 2 nm as indicated by the arrow in FIG. It is injected into the film 24. The injected electrons are conducted in the charge trap insulating film, the trap level in the charge trap insulating film indicated by a circle in the drawing, or the interface between the bottom insulating film 23 and the charge trap insulating film 24 and the charge trap insulating film. It is trapped and accumulated at the trap level formed at the interface between the top 24 and the top insulating film 25.
[0006]
When charges are accumulated in the stacked insulating film as described above, an electric field is generated by the accumulated charges, so that the threshold voltage of the transistor changes. This change enables data storage.
[0007]
[Problems to be solved by the invention]
However, the above conventional semiconductor nonvolatile memory device requires a sufficient change in threshold voltage in order to control data storage. However, in writing and erasing data by applying a low voltage, which is required for a nonvolatile memory device having a MONOS structure, a sufficient amount of injected electrons cannot be secured unless the bottom insulating film is thinned to about 2 nm. . If a sufficient amount of injected electrons cannot be obtained, a sufficient change in the threshold voltage of the transistor cannot be generated, and normal operation of the nonvolatile memory device becomes impossible.
[0008]
On the other hand, when the bottom insulating film is thinned to about 2 nm in order to ensure a sufficient amount of injected electrons, such an ultrathin oxide film is a region where charge transfer is already caused by the direct tunneling phenomenon. There is a high risk that the charges trapped in the trap level such as the inside easily escape to the semiconductor substrate side due to the influence of heat or radiation. In fact, it has been confirmed that by repeatedly writing and erasing data, the charge retention capability gradually weakens and the change in threshold voltage becomes small.
[0009]
Accordingly, the present invention has been made in view of the above problems, and it is difficult to cause an insufficient amount of injected electrons even when the applied voltage is lowered. An object of the present invention is to provide a semiconductor nonvolatile memory device having an excellent laminated insulating film and a method for manufacturing the same.
[0010]
[Means for Solving the Problems]
  In order to achieve the above object, a semiconductor nonvolatile memory device according to the present invention is a semiconductor nonvolatile memory device that accumulates charges in a laminated insulating film formed on a semiconductor substrate, and includes a first bottom insulating film and a first insulating film. A first laminated insulating film having a charge trapping insulating film; a second laminated insulating film having a second bottom insulating film and a second charge trapping insulating film; and a charge from the second laminated insulating film to the first laminated insulating film. And the first stacked insulating film is set to have a higher charge retention capability than the second stacked insulating film.And the first charge trap insulating film has a portion having a higher charge trap density than the second charge trap insulating film..
[0011]
The semiconductor nonvolatile memory device of the present invention described above has two types of stacked insulating films having bottom insulating films having different film thicknesses and film qualities by dividing the stacked insulating film for accumulating charges into two regions. Thus, one can be a laminated insulating film that obtains a sufficient charge injection amount, and the other can be a laminated insulating film having a high charge retention capability. In addition, since the charge can be transferred from the stacked insulating film having a large amount of charge injection to the stacked insulating film having a high charge holding capability, the charge is transferred to the stacked insulating film having a high charge holding capability to be held. As a whole insulating film, even if the applied voltage is lowered, it is possible to form a laminated insulating film that is less likely to cause a shortage of injected electrons and that does not leak accumulated charges and has excellent charge retention capability. In addition, the ability to retain trapped charges can be maintained even after wear deterioration due to repeated injection and discharge of charges.
[0012]
  Charges are injected from the respective films, although there is a difference in the amount of injection between the first bottom insulating film and the second bottom insulating film. These charges move in the charge trap insulating film while losing energy, and are distributed in the two kinds of charge trap insulating films without distinction. However, since the first charge trap insulating film has a higher charge trap density than the first charge trap insulating film and the second charge trap insulating film, the number of electrons trapped and fixed at a stable level is the first. One charge trap insulating film becomes more. Most of the electrons are held in the first charge trap insulating film on the bottom insulating film having a high charge holding capability.
[0013]
  In the above-described semiconductor nonvolatile memory device of the present invention, preferably, the film thickness of the first bottom insulating film is larger than the film thickness of the second bottom insulating film. By increasing the film thickness, the charge retention capability can be increased. By dividing the bottom insulating film into a thick region and a thin region, a sufficient amount of injected electrons can be obtained by applying a low voltage. The bottom insulating film and the other can be a stacked insulating film having a high charge holding capability.
[0014]
In the semiconductor nonvolatile memory device of the present invention, preferably, the first stacked insulating film and the second stacked insulating film are provided side by side on a semiconductor substrate, and the first charge trap insulating film is provided. And the second charge trap insulating film are in contact with each other to form the connection portion. Since the first stacked insulating film and the second stacked insulating film are arranged side by side on the semiconductor substrate, the first charge trap insulating film and the second charge trap insulating film in each stacked insulating film have a contact portion. It becomes easy, and by having this contact portion, it is possible to transfer charges from the second stacked insulating film to the first stacked insulating film.
[0015]
The semiconductor nonvolatile memory device of the present invention preferably includes a top insulating film on the first charge trap insulating film and the second charge trap insulating film. By having the top insulating film, the charge retention capability can be further increased.
[0016]
In the semiconductor nonvolatile memory device of the present invention, preferably, the first bottom insulating film and the second bottom insulating film are silicon oxide films formed by thermally oxidizing a silicon semiconductor substrate. A silicon oxide film obtained by thermally oxidizing a silicon semiconductor substrate becomes a high-quality bottom insulating film having a high charge retention capability.
[0017]
The semiconductor nonvolatile memory device according to the present invention is preferably a silicon nitride film in which the first charge trap insulating film and the second charge trap insulating film are formed by CVD. According to the CVD method, the charge trap density of the silicon nitride film to be formed can be changed depending on the composition of the reaction gas used. Therefore, it is possible to control the composition of the reaction gas to make a region having a high charge trap density and a region having a low charge trap density.
[0023]
Furthermore, in order to achieve the above object, a method for manufacturing a semiconductor nonvolatile memory device according to the present invention is a method for manufacturing a semiconductor nonvolatile memory device that accumulates charges in a stacked insulating film formed on a semiconductor substrate, Forming a first bottom insulating film on the semiconductor substrate; forming a lower layer portion of the first charge trap insulating film on the first bottom insulating film; and the first bottom insulating film and the first charge. Etching using a resist as a mask for the lower layer portion of the trap insulating film to expose the remaining semiconductor substrate adjacent to the first bottom insulating film, and a second step on the semiconductor substrate exposed by the etching. Forming a bottom insulating film; depositing a charge trap insulating film on the entire surface covering the second bottom insulating film and a lower layer portion of the first charge trap insulating film; And a step of forming integrally the upper portion of the second charge trapping dielectric.
[0024]
In the method for manufacturing a semiconductor nonvolatile memory device according to the present invention, a region having a first stacked insulating film and a region having a second stacked insulating film can be formed, and the bottom insulating film of each stacked insulating film Are formed in separate steps, so that different film thicknesses and film qualities can be selected. In addition, since the first stacked insulating film has a lower layer portion of the first charge trap insulating film that is not in the second stacked insulating film, the charge trap density is changed between the first stacked insulating film and the second stacked insulating film. Is possible. In addition, since the upper layer portion of the first charge trap insulating film and the second charge trap insulating film are integrally formed, the first charge trap insulating film and the second charge trap insulating film have a contact portion, and the second stacked insulating film The charge can be transferred from the first laminated insulating film to the first laminated insulating film.
[0025]
In the method for manufacturing a semiconductor nonvolatile memory device according to the present invention, the first bottom insulating film and the second bottom insulating film are preferably formed of a silicon oxide film obtained by thermally oxidizing a silicon semiconductor substrate. A high-quality bottom insulating film having a high charge retention capability can be formed.
[0026]
In the method for manufacturing a semiconductor nonvolatile memory device according to the present invention, the first charge trap insulating film and the second charge trap insulating film are preferably formed by CVD using a nitrogen-containing gas. According to CVD using a nitrogen-containing gas, silicon nitride films having different charge trap densities can be formed by changing the composition of the reaction gas. This makes it easy to control the density of charge traps.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a semiconductor nonvolatile memory device and a method for manufacturing the same according to the present invention will be described below with reference to the accompanying drawings.
[0033]
Example 1
FIG. 2 is a plan view of the semiconductor non-volatile memory device according to the first embodiment of the present invention. The control gate electrode on the semiconductor substrate separated by the element isolation insulating film 20 includes a region A having a first stacked insulating film having a first bottom insulating film and a first charge trap insulating film, a second bottom insulating film, There is a region B having a second charge trap insulating film. The region A and the region B are formed side by side and connected to each other, and charge can be transferred from the second stacked insulating film to the first stacked insulating film. Further, the first laminated insulating film is set to have a higher charge retention capability than the second laminated insulating film. There are a source diffusion layer S and a drain diffusion layer D on both sides of the control gate electrode.
[0034]
1 is a cross-sectional view of a semiconductor nonvolatile memory device according to Embodiment 1 of the present invention, and corresponds to a cross-sectional view taken along line X-X ′ in the plan view of FIG. 2. As shown in FIG. 1A, there is a control gate electrode having a region A and a region B shown in the plan view of FIG. 2 on a semiconductor substrate 10 partitioned by an element isolation insulating film (not shown). In the region A, there is a first bottom insulating film 21 which is a silicon oxide film having a thickness of, for example, about 3 nm on the semiconductor substrate 10, and a silicon nitride film 22 having a thickness of, for example, about 4 nm and an upper layer of, for example, about 4 nm. There is a first charge trap insulating film 26 that is a laminate with a silicon nitride film 24 having a thickness of 1 nm, and there is a top insulating film 25 that is a silicon nitride film with a thickness of, for example, about 4 nm on top of these. The first bottom insulating film 23, the first charge trap insulating film 26, and the top insulating film 25 form a first stacked insulating film CA1. Above the top insulating film 25 is a control gate electrode 31.
[0035]
In the region B, there is a second bottom insulating film 23 which is a silicon oxide film having a thickness of, for example, about 2 nm on the semiconductor substrate 10, and a silicon nitride film having a thickness of, for example, about 4 nm is formed thereon. There is a two-charge trap insulating film 24, and there is a top insulating film 25, which is a silicon oxide film having a thickness of, for example, about 4 nm, and a second bottom insulating film 23, a second charge trap insulating film 24, and the like. The top insulating film 25 forms the second stacked insulating film CA2. Above the top insulating film 25 is a control gate electrode 31.
[0036]
The second bottom insulating film 23 of the second stacked insulating film CA2 is thinned to about 2 nm, and a sufficient amount of injected electrons can be obtained by applying a low voltage. On the other hand, the first bottom insulating film 21 of the first stacked insulating film CA1 is as thick as about 3 nm, and a sufficient amount of injected electrons cannot be obtained by applying a low voltage, but the charge holding capability is high. As described above, by forming a region having two types of laminated insulating films having bottom insulating films having different thicknesses, one is a laminated insulating film for obtaining a sufficient amount of charge injection, and the other is a laminated insulating film having a high charge retention capability. It becomes possible.
[0037]
The first charge trap insulating film 26 is a laminate of the charge trap insulating film 22 and the charge trap insulating film 24. The charge trap insulating film 22 in the inner lower layer portion has a density indicated by a circle in FIG. As shown, the charge trap density is higher than that of the charge trap insulating film 24 in the upper layer portion. On the other hand, the second charge trap insulating film 24 is a film having a relatively low charge trap density. Therefore, the charge trap density of the first charge trap insulating film 26 is higher than that of the second charge trap insulating film 24. As a result, the first stacked insulating film CA1 is a stacked insulating film having a higher charge retention capability than the second stacked insulating film CA2.
[0038]
In the above structure, the first stacked insulating film and the second stacked insulating film are in contact with each other, and are connected to each other. Therefore, charge can be transferred from the second charge trap insulating film to the first charge trap insulating film.
[0039]
In the semiconductor nonvolatile memory device having the above structure, in the electron injection, as shown in FIG. 1B, by applying a voltage to the control gate electrode 31, the bottom insulation having different thicknesses in the region A and the region B is obtained. Both films function as a tunnel oxide film, but the bottom insulating film in region B is as thin as about 2 nm, so that direct tunneling occurs and an injection electron quantity several orders of magnitude greater than that in region A having a thickness of about 3 nm is obtained. It is done. These electrons move in the charge trap insulating film while losing energy, and are distributed without distinction between the region A and the region B. However, in the region A and the region B, the region A is higher in terms of charge trap density, so that the number of electrons trapped and fixed at a stable level is larger in the region A, and as a result, Electrons move from region B to region A as indicated by the right-pointing arrow. Most of the electrons are held in the charge trap insulating film 22 in the region A.
[0040]
Further, in the semiconductor nonvolatile memory device having the above structure, as shown in FIG. 1C, electrons can be emitted collectively by applying an electric field from the control gate electrode to the entire surface. This is because the bottom insulating films in the regions A and B are sufficiently thick to function as tunnel oxide films.
[0041]
In the semiconductor nonvolatile memory device having the above structure, when the charge trap density in the silicon nitride film is increased, the characteristics are similar to those of polysilicon, and the charge in the charge trap insulating film can be moved through the trap. At this time, if the thickness of the lower bottom insulating film is as thin as the region A, the charge is easily diffused to the semiconductor substrate, but if it is thick as the region A, it is stably held. In particular, a silicon oxide film obtained by thermally oxidizing a silicon semiconductor substrate becomes a high-quality bottom insulating film having a high charge holding capability. Furthermore, since the top insulating film is provided on the upper layer of the charge trap insulating film, the charge holding capability is further enhanced.
[0042]
In addition, while repeating the injection and release of charges, the trapped charge retention capability is weakened in the region B where the bottom insulating film is thin, and eventually, it almost diffuses into the semiconductor substrate. However, in the region A where the bottom insulating film is thick, the trapped charge retention capability can be maintained even after the above-described wear deterioration. Since most of the trapped charges are held in the thick region A of the bottom insulating film as described above, the charge holding capability of the entire device can be maintained with almost no change.
[0043]
Next, a method for manufacturing the semiconductor nonvolatile memory device according to Embodiment 1 of the present invention will be described. First, as shown in FIG. 3A, an element isolation insulating film 20 such as LOCOS is formed on the silicon semiconductor substrate 10.
[0044]
Next, as shown in FIG. 3B, a first bottom insulating film 21 in a region A, which is a silicon oxide film, is formed on the surface of the semiconductor substrate 10 with a film thickness of, for example, 3 nm by thermal oxidation.
[0045]
Next, as shown in FIG. 3C, a charge trap insulating film 22, which is a silicon nitride film having a high charge trap density, is deposited on the first bottom insulating film 21 to a thickness of, for example, 4 nm by CVD.
[0046]
Next, as shown in FIG. 3D, a resist R is patterned on the charge trapping insulating film 22, and a first portion corresponding to the region A is formed by dry etching such as RIE (reactive ion etching). The bottom insulating film 21 and the charge trap insulating film 22 are left, and the other portions are removed to expose the surface of the semiconductor substrate 10 corresponding to the region B.
[0047]
Next, as shown in FIG. 4E, after the resist R is removed and an appropriate cleaning process is performed, the second bottom insulating film 23 is formed on the surface of the semiconductor substrate 10 corresponding to the region B by, for example, 2 nm by thermal oxidation. The film thickness is formed.
[0048]
Next, as shown in FIG. 4F, the charge trap insulating film, which is a silicon nitride film having a low charge trap density, is formed by covering the entire surface with the second bottom insulating film 23 and the charge trap insulating film 22 by thermal CVD. For example, 24 is deposited with a film thickness of 4 nm.
[0049]
Here, in the formation of the silicon nitride film by the above thermal CVD, dichlorosilane (SiH₂Cl₂ ) And ammonia (NH_Three ) In which a mixed gas is thermally decomposed to form a film, and the density of charge traps can be changed depending on the CVD conditions. FIG. 6A shows the composition of the reaction gas of CVD (SiH₂Cl₂: NH_Three= 1: 20) is a C (capacitance) -V (voltage) curve of a silicon nitride film deposited under ammonia-rich conditions, and its hysteresis width Wa is the composition of the reaction gas in the CVD shown in FIG. (SiH₂Cl₂: NH_Three= 10: 10) is narrower than the hysteresis width Wb of the CV curve of the silicon nitride film deposited as a condition with a large amount of dichlorosilane. Since the hysteresis width becomes wider as the charge trap density is higher, it is possible to control the charge trap density of the formed silicon nitride film by changing the composition ratio of the reaction gas used for CVD.
[0050]
Next, as shown in FIG. 4G, the charge trap insulating film 24 is entirely covered by high temperature thermal oxidation (HTO) CVD, and a top insulating film 25, which is a silicon oxide film, has a thickness of 3 nm, for example. Deposit with.
[0051]
Next, as shown in FIG. 5H, silicide is deposited by, for example, CVD, and the control gate electrode layer 31 is formed.
[0052]
Next, as shown in FIG. 5I, resist patterning and etching are performed to form a gate electrode. Thereafter, a desired semiconductor nonvolatile memory device is formed by forming a source / drain diffusion layer by ion implantation, forming an interlayer insulating film, opening a contact hole, wiring an upper layer electrode, and the like by an ordinary method.
[0053]
According to the manufacturing method of the semiconductor nonvolatile memory device of the first embodiment of the present invention described above, even if the applied voltage is lowered, the amount of injected electrons is hardly generated, and further, the accumulated charge is difficult to leak. A semiconductor nonvolatile memory device having a stacked insulating film with excellent retention capability can be manufactured.
[0054]
  Reference example 1
  FIG. 7 illustrates the present invention.Reference example 1It is sectional drawing of the semiconductor non-volatile memory device. As shown in FIG. 7A, on the region separated by the element isolation insulating film 20 on the semiconductor substrate 10, a bottom insulating film 23, for example, a silicon oxide film having a thickness of 2.2 nm, for example, a film having a thickness of 10 nm. There is a stacked insulating film CA having a function of accumulating charges, which is composed of a charge trap insulating film 24 which is a silicon nitride film and a top insulating film 25 which is a silicon oxide film having a film thickness of 4 nm, for example, and a control gate electrode 31 is provided thereon . Side wall insulating films 27 are provided on both sides of the control gate electrode 31, and source / drain diffusion layers 11 and 12 having an LDD structure are provided in the semiconductor substrate on both sides thereof.
[0055]
FIG. 7B shows an enlarged view of the vicinity of the gate electrode in FIG. The stacked insulating film CA for accumulating charges is composed of a bottom insulating film 23, a charge trap insulating film 24, and a top insulating film 25. Among them, the charge trap insulating film 24 has a charge trap indicated by an X in the upper part of the film. The region T has a high density.
[0056]
In the semiconductor nonvolatile memory device having the above structure, even if the bottom insulating film 23 is thinned to about 2.2 nm in order to obtain a sufficient amount of injected electrons, most of the injected electrons are charged trap insulating films. It is held in the region T having a high charge trap density inside. Therefore, although the bottom insulating film 23 itself is thin and has a low charge holding capability, the actual charge is held in a region away from the semiconductor substrate, and can be stably held by preventing charge diffusion. Furthermore, the ability to retain trapped charges can be maintained even after wear and deterioration due to repeated injection and emission of electrons.
[0057]
  Next, the present inventionReference example 1A method for manufacturing the semiconductor nonvolatile memory device will be described. First, as shown in FIG. 8A, a silicon oxide film having a thickness of about 2.2 nm is formed by thermal oxidation in a region partitioned by providing an element isolation insulating film (not shown) on the silicon semiconductor substrate 10, The bottom insulating film 23 is used. Next, a silicon nitride film having a thickness of 10 nm is deposited on the bottom insulating film 23 by, for example, CVD to form a charge trap insulating film 24. Next, a 4 nm-thickness silicon oxide film is deposited on the charge trap insulating film 24 by, for example, CVD to form a top oxide film 25.
[0058]
Next, as shown in FIG. 8B, for example, oxygen ions I are implanted from above the top oxide film 25 at an angle α. Charge trap levels can be generated where ions are implanted. Accordingly, the charge trap level can be increased, and a region having a large charge trap level can be selected and formed. The charge trap level is preferably formed above the charge trap insulating film and in the vicinity of the interface with the top insulating film because it is possible to prevent the diffusion of charges when it is far from the semiconductor substrate. Even when the top insulating film is as thin as 4 nm, by making the angle of ion implantation oblique, ions can be efficiently and selectively implanted through the top insulating film and into the charge trap insulating film. For example, when the thickness of the top insulating film is 4 nm and the non-transmission distance of oxygen ions is 8 nm, the implantation angle α is set to 60 degrees so that the interface between the top insulating film and the upper side of the charge trapping insulating film is set. Ions can be implanted in the vicinity. A region T having a high charge trap density formed in this manner is indicated by a cross in FIG. Examples of ion species to be used include oxygen ions, nitrogen ions, silicon ions, and other heavy atom ions. It should be noted that an optimum value for the implantation angle may be selected depending on the balance between the type and thickness of the top insulating film, the ion species to be implanted, and the energy of the ions.
[0059]
Next, as shown in FIG. 8C, for example, silicide is deposited on the top insulating film 25 by CVD to form the control gate electrode layer 31.
[0060]
Next, as shown in FIG. 8D, resist patterning and etching are performed to form a gate electrode. After this, the desired semiconductor nonvolatile layer is formed by ion implantation to form source / drain diffusion layers, sidewall insulating films, interlayer insulating films, contact holes, upper layer wiring, etc. Forming a sexual memory device;
[0061]
  Of the present invention described aboveReference example 1According to the method for manufacturing a semiconductor nonvolatile memory device, as in the first embodiment, even when the applied voltage is lowered, the amount of injected electrons is not easily insufficient, and the accumulated charge is less likely to leak. A semiconductor nonvolatile memory device having an excellent laminated insulating film can be manufactured.
[0062]
The semiconductor nonvolatile memory device and the manufacturing method thereof according to the present invention are not limited to the above embodiments. For example, although the control gate electrode is a single silicide layer, it may be a process having a multilayer structure such as polysilicon or polycide. The source / drain diffusion layer may adopt an LDD structure or the like. The semiconductor memory device may be either NOR type or NAND type. The injection of charges into the laminated insulating film may correspond to either data writing or erasing. In addition, various modifications can be made without departing from the scope of the present invention.
[0063]
【The invention's effect】
According to the semiconductor nonvolatile memory device and the method for manufacturing the same of the present invention, even when the applied voltage is lowered, the amount of injected electrons is less likely to be insufficient, the accumulated charge is less likely to leak, and the charge retention capability is excellent. A semiconductor nonvolatile memory device having a stacked insulating film and a manufacturing method thereof can be provided.
[Brief description of the drawings]
FIGS. 1A and 1B are cross-sectional views of a semiconductor nonvolatile memory device according to a first embodiment of the present invention, in which FIG. 1A shows a state where charges are held, FIG. 1B shows an operation when charges are injected, (C) shows the operation when discharging a charge.
FIG. 2 is a plan view of the semiconductor nonvolatile memory device according to Embodiment 1 of the present invention.
3 is a cross-sectional view showing a manufacturing process of a method for manufacturing a semiconductor nonvolatile memory device according to Embodiment 1 of the present invention, where FIG. 3 (a) shows a process until an element isolation insulating film is formed; FIG. Up to the formation process of the first bottom insulating film, (c) shows up to the formation process of the lower layer portion of the first charge trap insulating film, and (d) shows up to the patterning process by etching.
4 is a cross-sectional view showing a continuation process of FIG. 3, in which (e) shows a process up to the formation process of the second bottom insulating film, and (f) shows the upper layer portion of the first charge trap insulating film and the second layer. (G) shows the process up to the formation process of the top insulating film.
5 is a cross-sectional view showing a continuation process of FIG. 4, in which (h) shows a control gate electrode layer forming process and (i) shows a gate electrode processing process.
FIG. 6 is a diagram showing hysteresis of a C (capacitance) -V (voltage) curve of a charge trap insulating film formed by CVD using a mixed gas of dichlorosilane and ammonia according to Example 1 of the present invention. (A) shows the condition of the composition with a lot of ammonia, and (b) shows the condition of the composition with a lot of dichlorosilane.
FIG. 7 (a) is an illustration of the present invention.Reference example 1FIG. 7B is an enlarged view of the vicinity of the gate electrode.
FIG. 8 is a diagram of the present inventionReference example 16A is a cross-sectional view illustrating a manufacturing process of a method for manufacturing a semiconductor nonvolatile memory device according to FIG. 5A, FIG. 5A is a process up to a formation process of a top insulating film, FIG. ) Shows the process up to the formation process of the control gate electrode layer, and (d) shows the process up to the processing process of the gate electrode.
FIG. 9 is a cross-sectional view of a NOMOS type semiconductor nonvolatile memory device according to a conventional method.
[Explanation of symbols]
  DESCRIPTION OF SYMBOLS 10 ... Semiconductor substrate, 20 ... Element isolation insulating film 21, 23 ... Bottom insulating film, 22, 24 ... Charge trap insulating film, 25 ... Top insulating film, 31 ... Control gate electrode, CA1, CA2 ... Multilayer insulating film

Claims

A semiconductor nonvolatile memory device that accumulates electric charges in a laminated insulating film formed on a semiconductor substrate,
A first laminated insulating film having a first bottom insulating film and a first charge trap insulating film;
A second laminated insulating film having a second bottom insulating film and a second charge trap insulating film;
A connecting portion that enables charge transfer from the second laminated insulating film to the first laminated insulating film,
The first laminated insulating film is set to have a higher charge retention capability than the second laminated insulating film ,
A semiconductor nonvolatile memory device, wherein the first charge trap insulating film has a portion having a charge trap density higher than that of the second charge trap insulating film .

The semiconductor nonvolatile memory device according to claim 1, wherein a film thickness of the first bottom insulating film is larger than a film thickness of the second bottom insulating film.

The first laminated insulating film and the second laminated insulating film are provided side by side on a semiconductor substrate;
The semiconductor nonvolatile memory device according to claim 1, wherein the connection portion is configured by bringing the first charge trap insulating film and the second charge trap insulating film into contact with each other .

The semiconductor nonvolatile memory device according to claim 1, wherein a top insulating film is provided on the first charge trap insulating film and the second charge trap insulating film .

2. The semiconductor nonvolatile memory device according to claim 1, wherein the first bottom insulating film and the second bottom insulating film are silicon oxide films formed by thermally oxidizing a silicon semiconductor substrate .

2. The semiconductor nonvolatile memory device according to claim 1, wherein the first charge trap insulating film and the second charge trap insulating film are silicon nitride films formed by CVD .

A method for manufacturing a semiconductor nonvolatile memory device that accumulates electric charges in a laminated insulating film formed on a semiconductor substrate,
Forming a first bottom insulating film on the semiconductor substrate;
Forming a lower layer portion of a first charge trap insulating film on an upper layer of the first bottom insulating film;
Performing etching using a resist as a mask on a lower layer portion of the first bottom insulating film and the first charge trap insulating film, and exposing a semiconductor substrate adjacent to the remaining first bottom insulating film;
Forming a second bottom insulating film on the semiconductor substrate exposed by the etching;
Covering the second bottom insulating film and the lower layer portion of the first charge trap insulating film, depositing a charge trap insulating film on the entire surface, and integrating the upper layer portion of the first charge trap insulating film and the second charge trap insulating film together Forming process and
A method for manufacturing a semiconductor non-volatile memory device.

The first bottom insulating film and the second bottom insulating film are formed of a silicon oxide film obtained by thermally oxidizing a silicon semiconductor substrate.
A method for manufacturing a semiconductor nonvolatile memory device according to claim 7.

The first charge trap insulating film and the second charge trap insulating film are formed by CVD using a nitrogen-containing gas.
A method for manufacturing a semiconductor nonvolatile memory device according to claim 7.