JP3897454B2 - Display drive circuit - Google Patents

Display drive circuit Download PDF

Info

Publication number
JP3897454B2
JP3897454B2 JP19574698A JP19574698A JP3897454B2 JP 3897454 B2 JP3897454 B2 JP 3897454B2 JP 19574698 A JP19574698 A JP 19574698A JP 19574698 A JP19574698 A JP 19574698A JP 3897454 B2 JP3897454 B2 JP 3897454B2
Authority
JP
Japan
Prior art keywords
video signal
signal
liquid crystal
line
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19574698A
Other languages
Japanese (ja)
Other versions
JP2000029437A (en
Inventor
修 結城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19574698A priority Critical patent/JP3897454B2/en
Publication of JP2000029437A publication Critical patent/JP2000029437A/en
Application granted granted Critical
Publication of JP3897454B2 publication Critical patent/JP3897454B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は表示駆動回路に係わり、特にマトリクス型表示装置のための表示駆動回路に関する。
【0002】
【従来の技術】
図3及び図4に従来のマトリクス型液晶表示装置を示す。図3の30は、液晶パネルを構成するTFT基板である。このTFT基板30には、TFT35が形成され、そのゲートはゲート線33に、そして、ソースはソース線34に、各々つながれている。そして、ドレインには画素電極32と補助容量36が接続配置されている。
【0003】
図4は、液晶パネル40の断面図であり、透明電極48を有するガラス基板49とTFT基板30に液晶47が挟持されている。
【0004】
図3のゲート線33に接続されたTFT35を介して水平に配置された画素電極32の一列と対向電極48が、水平の一本の映像を表示するための走査線となる。
【0005】
この様なマトリクス型液晶表示装置で、NTSC方式の2:1にインターレースされたテレビジョン映像信号を表示しようとするとき、次の様な表示方法が知られている。
【0006】
NTSC方式のテレビジョン信号の奇数フィールドの図5(a)のi番目の走査線に表示すべき映像信号を液晶表示の図5(b)のiとi+1番目に表示し、NTSC方式のテレビジョン信号の偶数フィールドの図5(c)のi−1番目に表示すべき映像信号を液晶表示の図5(d)のi−1番目とi番目に表示する方法がある。
【0007】
この場合、液晶表示装置の駆動回路によって、液晶表示の図5(b)ではi番目を正極性で、i+1番目を負極性の映像信号電圧というように一本毎に逆極性で表示し、次の液晶表示の図5(d)ではi−1番目を正極性で、i番目を負極性の映像信号電圧で一本毎に逆極性で表示する。つまり、この図5の(b),(d)では、映像信号電圧極性が液晶表示装置40の1水平同期期間毎に反転され、さらに、液晶表示装置40の一画面表示毎に反転される。これは、液晶に長時間に亘って直流電圧が印加されないようにするためである。もし、長時間、液晶に直流電圧が印加されると分極を起こし、液晶の特性が変化することが知られている。
【0008】
上記、駆動回路の構成を図6に示す。本装置の表示方法では、液晶表示装置40の走査線2本毎に略同じ映像信号を表示するため、ラインメモリを備えている。第1のラインメモリ1及び第2のラインメモリ2がこれに相当する。信号切り替え装置7に入力された映像信号は、先ず、1ライン分が第1のラインメモリ1に記憶され、これがNTSC方式のテレビジョン信号の1水平同期期間で完了すると、NTSC方式のテレビジョン信号の1水平走査期間毎のメモリ切り替え信号によって映像信号入力とラインメモリの接続が切り替えられ、次の1ライン分が第2のラインメモリ2に記憶され始める。これと同時にラインメモリ切り替え器9により第1のラインメモリの出力側が信号極性制御装置3に接続される。第1のラインメモリ1からは、NTSC方式のテレビジョン信号の1水平同期期間の1/2の期間で映像信号が読み出され、2ライン分の映像信号が液晶表示装置40へ供給される。従って、液晶表示装置40へは、図7で示される奇数フィールドの液晶表示映像信号の様に2番目の走査線より2本の走査線に略同じ信号が表示される。この際に、信号極性制御装置3は、NTSC方式のテレビジョン信号の1水平同期期間を2逓倍した2逓倍器10からの液晶表示装置40の1水平走査期間で反転する極性切り替え信号をうけて、映像信号極性切り換え信号発生器73が映像信号電圧の極性を1ライン毎に反転する。この液晶表示装置40の1面の表示が上記の様になされた後、NTSC方式のテレビジョン信号の1水平同期期間毎のメモリ切り替え信号によって映像信号入力とラインメモリの接続が切り替えられ、次に第2のラインメモリ2からは前記と同様にNTSC方式のテレビジョン信号の1水平同期期間の1水平走査期間の1/2の期間で映像信号が読みだされ、2ライン分の映像信号が液晶表示装置40へ供給される。そして、走査ライン指定回路5は、図7の偶数フィールド時の液晶表示映像信号で示されるように、1番目の走査線から、2本の走査線に略同じ信号を表示し始める。この際の極性切り替え信号は、前フィールドの1面の時と、それぞれの走査線の映像信号電圧が逆極性になるように、信号極性制御装置3へ供給される。
【0009】
【発明が解決しようとする課題】
上述したような2ライン毎に略同じ映像信号を供給し、奇数フィールドと偶数フィールドで表示位置をかえるマトリクス型液晶表示装置の駆動回路では、同じ走査線に奇数フィールドと偶数フィールドで異なる映像信号がパネルに供給される場合が生じる。このため、液晶表示において通常の1ライン毎の映像信号電圧反転ではフリッカや焼き付きを生ずる場合があった。
【0010】
【課題を解決するための手段】
本発明の表示駆動回路は、マトリクス状に配された絵素の各々に対して奇数フィールドと偶数フィールドとで異なるインターレース駆動の映像信号が入力され、該映像信号は2本の走査線で略同じ信号を表示し、前記奇数フィールドと偶数フィールドでは表示走査線位置をずらしてなる表示装置のための表示駆動回路であって、
前記奇数フィールドの2走査線毎に映像信号の電圧極性を反転する手段と、前記偶数フィールドの2走査線毎に映像信号の電圧極性を反転する手段と、前記奇数フィールドおよび偶数フィールドの映像信号の電圧極性反転を1フィールドより長い期間で1ラインずらす手段と、を有するものである。
【0012】
本発明の表示駆動回路では、2水平走査期間毎に映像信号電圧の極性を反転する手段を設け上述した課題のフリッカを軽減している。
【0013】
また上述したような2ライン毎に略同じ映像信号を供給し、奇数フィールドと偶数フィールドで表示位置をかえるマトリクス型表示装置の駆動回路では、同じ走査線に奇数フィールドと偶数フィールドで異なる映像信号がパネルに供給される場合が生じる。そのため、図7に示されるようにNTSCの映像信号の輝度差が大きく変化する境界部分では、奇数フィールドと偶数フィールドの合成期間で高い直流電圧が印加されることになる。したがって、この部分が焼き付いたり、残像として認知される。
【0014】
このようなフィールド間で異なった映像信号電圧のフィールド間の映像信号電圧反転で生じる直流電圧印加を避ける手段としては、中村等の特許第2577796号に示されるようにNフレーム毎にフィールド間の映像信号電圧の極性関係を反転させることが知られている。しかし、この方法では、フィールド間の映像信号反転時に液晶表示装置40の各走査線の印加電圧と輝度の関係により、反転時のフィールド間輝度差が視認される。
【0015】
こうしたことを鑑みて、2ライン毎の映像信号電圧の反転では、図9に示す1フィールド間の2ライン毎の映像信号電圧の反転で生じたNTSC映像信号の境界部直流電圧を、つぎに続くフレームで補償しようとしている。このために、映像信号極性反転信号は、この補償時点の前後で図10に示されるように1ライン分シフトされる。この結果、この補償前の液晶表示映像信号により重畳された直流電圧は、補償後に重畳された直流電圧によって打ち消される。この、2水平走査期間毎に映像信号電圧の極性を反転する手段と映像信号極性反転信号を1ライン分シフトする手段によって、液晶に重畳される直流成分はほぼ0となり、焼き付きや残像現象を防ぐことができる。
【0016】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【0017】
まず、各フィールドの2ライン毎に映像信号電圧を反転する手段について述べる。
【0018】
図1は参考例を示す駆動回路図である。図1において、図6で示した構成部材と同一構成部材については同一符号を付する。
【0019】
図1の信号切り替え装置7に入力された映像信号は、先ず、1ライン分が第1のラインメモリ1に記憶され、これがNTSC方式のテレビジョン信号の1水平同期期間で完了すると、NTSC方式のテレビジョン信号の1水平同期期間毎のメモリ切り替え信号によって映像信号入力とラインメモリの接続が切り替えられ、次の1ライン分が第2のラインメモリ2に記憶され始める。これと同時に第1のラインメモリ1からは、NTSC方式のテレビジョン信号の1水平走査期間の1/2の期間で映像信号が読み出され、2ライン分の映像信号が液晶表示装置40へ供給される。従って、液晶表示装置40へは、図8で示される奇数フィールドの液晶表示映像信号の様に2番目の走査線より2本の走査線に略同じ信号が表示される。この際に、信号極性制御装置3は、NTSC方式のテレビジョン信号の1水平同期期間、すなわち、液晶表示装置40の2水平走査期間で反転する映像信号極性切り替え信号発生器4からの信号をうけて、映像信号電圧の極性を2ライン毎に反転する。この液晶表示装置40の1面の表示が上記の様になされた後、NTSC方式のテレビジョン信号の1水平走査期間毎のメモリ切り替え信号によって映像信号入力とラインメモリの接続が切り替えられ、次に第2のラインメモリ2からは前記と同様にNTSC方式のテレビジョン信号の1水平走査期間の1/2の期間で映像信号が読みだされ、2ライン分の映像信号が液晶表示装置40へ供給される。しかし、走査ライン指定回路5は、図8の偶数フィールド時の液晶表示映像信号で示されるように、1番目の走査線から、2本の走査線に略同じ信号を表示し始める。この際の映像信号極性切り替え信号発生器4からの信号は、前のフィールドの1面の時と、それぞれの走査線の映像信号電圧が逆極性になるように、信号極性制御装置3へ供給される。
【0020】
図11は、本参考例に用いた液晶表示装置の断面図である。パネルサイズは0.6インチであり、走査ラインは460本を有する。このパネルの構造は、100が半導体基板であり、103が半導体基板表面のSiO2等の透明薄膜である。また、104はこのSiO2とカラーフィルター付ガラス基板105の間に設けられ約4.5μmのギャップを保っているスペーサである。106は上記SiO2膜とカラーフィルター付ガラス基板105の間に挟持されたチッソ社製のKN5015LA液晶である。103は図3の35に相当するTFTであり、101はこのTFTを駆動するMOSトランジスタ等で構成される周辺回路である。
【0021】
図12は、上述する液晶表示装置を用いて奇数フィールドと偶数フィールドで1ライン毎の映像信号反転を行った場合と、2ライン毎の映像信号反転を行った場合のフリッカのレベルの比較を示している。
【0022】
この結果から、2ライン毎の映像信号反転時のフリッカレベルは、1ライン毎の映像信号反転時の1/2前後のレベルに低減していることが分かる。
【0023】
なお、本参考例では上記の液晶表示装置を用いたが、上記の効果はその他の液晶表示装置および同様な映像信号反転を行う液晶表示装置以外の表示装置に適用することができる。
【0024】
次に、上記参考例の2走査線毎に映像信号電圧の極性を反転する手段に、さらに、1フィールドより長い周期で1ラインずらす手段を加えた本発明の実施例を述べる。
【0025】
ここでは、1フレーム周期で映像信号の極性反転を1本ずらす例を述べる。
【0026】
図2は本発明の実施例を示す駆動回路図である。図2において、図1で示した構成部材と同一構成部材については同一符号を付する。
【0027】
本実施例では、図1で示される2走査線毎の反転に加え、1フレーム毎に映像信号電圧の極性反転を1ライン分ずらすために、1ライン周期遅延器12を設けている。この1ライン周期遅延器12は、2N分周器13(ここではN=1とする)から垂直同期信号の2倍の長さのタイミング信号を受けて、1フレーム毎に動作する。この1ライン周期遅延器12は、処理信号としてNTSC方式のテレビジョン信号の1水平同期期間、すなわち、液晶表示装置40の2水平走査期間で反転する信号をうけて、その信号をNTSC方式のテレビジョン信号の1水平同期期間を2逓倍器10の信号によって液晶表示の1ライン分遅延させる。
【0028】
この信号の関係を図を用いて説明する。図9は図8と同様に、奇数および偶数フィールドで2ラインずつの映像信号電圧反転をおこなった場合の信号図である。この両者の違いは、図8の映像信号がグラデーションの表示用であり、図9の映像信号が黒白ブロックの繰り返し表示用ということである。また、図10は、図9の信号における奇数および偶数のフィールドの映像信号極性反転信号を1ライン分シフトした信号にて駆動した場合の図である。
【0029】
ここで、NTSCの境界部の液晶表示映像信号を見てみる。図9の奇数フィールドの液晶表示映像信号は、NTSC映像入力信号の立ち下がりでNTSCの映像信号入力信号に追従して高電圧から低電圧の交流信号に即座に変化している。これに対し、偶数フィールドの液晶表示映像信号は、NTSC映像入力信号の立ち下がりでNTSCの映像信号入力信号から1ライン分だけ遅れて高電圧から低電圧の交流信号に変化している。この結果として、この境界部には、奇数フィールドと偶数フィールドの差分の正電圧がフレームの駆動が変えられないかぎり印加され続ける。つぎに図9の信号における奇数および偶数のフィールドの映像信号極性反転信号を1ライン分シフトした信号にて駆動している図10を見てみる。図10の奇数フィールドと偶数フィールドの液晶表示映像信号の関係は図9と同じである。しかし、図9の映像信号極性反転信号を1ライン分シフトした信号にて駆動しているために、NTSC映像入力信号の立ち下がりの次のラインに印加される液晶表示映像信号の極性は、奇数フィールドが負極性に、偶数フィールドが正極性になる。結果として、この境界部には、奇数フィールドと偶数フィールドの差分の負電圧が印加され続ける。
【0030】
この両者のフレームの組み合わせにより、液晶に重畳される直流電圧は打ち消される。この繰返し周期は、液晶の特性によって焼き付きや残像を生じない期間で決められる。
【0031】
なお、映像信号極性反転信号を1ライン分シフトさせる上記の実施例は、2走査線毎に映像信号の電圧極性を反転する場合に限定されず、3走査線以上毎に映像信号の電圧極性を反転する場合にも適用可能である。
【0032】
また、本発明は液晶表示装置に限定されず、表示媒体に長時間直流電圧が印加されることで問題を生ずる表示装置に適用することができる。
【0033】
【発明の効果】
以上説明したように、本発明によれば、明暗の強い輝度境界を持つ映像や静止画の表示の場合等に於いて、奇数フィールドと偶数フィールドで、表示走査線位置をずらした表示によるフリッカのレベルを軽減することができる。また、上記の駆動のために重畳される液晶への直流電圧を打ち消すことができ、焼き付きや残像現象の発生を防ぐことができる。
【図面の簡単な説明】
【図1】 参考例を示す駆動回路のブロック図である。
【図2】フレーム間で映像信号極性反転信号を1ライン分ずらす手段を有する実施例を示す図である。
【図3】従来の液晶パネルの模式的な平面図である。
【図4】液晶パネルの模式的な断面図である。
【図5】(a)はNTSC映像信号の奇数フィールドの図、(b)は液晶映像信号の奇数フィールドの図、(c)はNTSC映像信号の奇数フィールドの図、(d)は液晶映像信号の奇数フィールドの図である。
【図6】従来の1ライン毎の映像信号電圧の極性反転を行う回路のブロック図である。
【図7】グラデーション映像信号電圧の1ライン毎の極性反転のタイミング図である。
【図8】グラデーション映像信号電圧の2ライン毎の極性反転のタイミング図である。
【図9】黒白ブロックの繰り返し表示映像信号電圧の2ライン毎の極性反転のタイミング図である。
【図10】黒白ブロックの繰り返し表示映像信号電圧の2ライン毎でフレーム間1ラインずらしの極性反転を行う場合のタイミング図である。
【図11】本実施例に用いた液晶表示装置の断面図である。
【図12】図11の液晶表示装置を用いて奇数フィールドと偶数フィールドで1ライン毎の映像信号反転を行った場合と、2ライン毎の映像信号反転を行った場合のフリッカのレベルの比較を示す図である。
【符号の説明】
1 映像信号ラインメモリ
2 映像信号ラインメモリ
3 映像信号電圧極性反転器
4 映像信号極性切り換え信号発生器
5 走査ライン指定回路
6 画像データ転送クロック
7 映像入力切り換え器
8 信号反転回路
9 ラインメモリ切り替え器
10 2逓倍器
12 1ライン周期遅延器
13 2N分周器
30 TFT基板
32 画素電極
33 ゲート線
34 ソース線
35 TFT
40 液晶表示装置
47 液晶
48 対向電極
49 ガラス基板
73 映像信号電圧極性反転器
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display driving circuit, and more particularly to a display driving circuit for a matrix display device.
[0002]
[Prior art]
3 and 4 show a conventional matrix type liquid crystal display device. Reference numeral 30 in FIG. 3 denotes a TFT substrate constituting the liquid crystal panel. A TFT 35 is formed on the TFT substrate 30, and its gate is connected to the gate line 33 and its source is connected to the source line 34. A pixel electrode 32 and an auxiliary capacitor 36 are connected to the drain.
[0003]
FIG. 4 is a cross-sectional view of the liquid crystal panel 40, and the liquid crystal 47 is sandwiched between the glass substrate 49 having the transparent electrode 48 and the TFT substrate 30.
[0004]
A column of pixel electrodes 32 and a counter electrode 48 arranged horizontally via the TFT 35 connected to the gate line 33 in FIG. 3 serve as a scanning line for displaying a single horizontal image.
[0005]
In such a matrix type liquid crystal display device, when a television video signal interlaced at 2: 1 of the NTSC system is to be displayed, the following display method is known.
[0006]
The video signal to be displayed on the i-th scanning line in FIG. 5A in the odd field of the NTSC television signal is displayed on the i and i + 1th in FIG. 5B to display the NTSC television. There is a method of displaying the video signal to be displayed at the (i-1) th in FIG. 5 (c) in the even field of the signal at the (i-1) th and ith in the liquid crystal display of FIG. 5 (d).
[0007]
In this case, the drive circuit of the liquid crystal display device displays the liquid crystal display in FIG. 5B with the reverse polarity for each line, such as i-th positive polarity and i + 1-th negative video signal voltage. In FIG. 5D of the liquid crystal display, the i-1th is displayed with a positive polarity and the ith is displayed with a negative polarity video signal voltage with a reverse polarity. That is, in FIGS. 5B and 5D, the video signal voltage polarity is inverted every horizontal synchronization period of the liquid crystal display device 40 and further inverted every time one screen is displayed on the liquid crystal display device 40. This is to prevent a DC voltage from being applied to the liquid crystal for a long time. It is known that when a DC voltage is applied to the liquid crystal for a long time, polarization occurs and the characteristics of the liquid crystal change.
[0008]
FIG. 6 shows the configuration of the drive circuit. In the display method of this apparatus, a line memory is provided to display substantially the same video signal for every two scanning lines of the liquid crystal display device 40. The first line memory 1 and the second line memory 2 correspond to this. The video signal input to the signal switching device 7 is first stored in the first line memory 1 for one line. When this is completed in one horizontal synchronization period of the NTSC television signal, the NTSC television signal is stored. The connection between the video signal input and the line memory is switched by the memory switching signal for each horizontal scanning period, and the next one line starts to be stored in the second line memory 2. At the same time, the output side of the first line memory is connected to the signal polarity control device 3 by the line memory switch 9. From the first line memory 1, a video signal is read out during a period of ½ of one horizontal synchronization period of the NTSC television signal, and a video signal for two lines is supplied to the liquid crystal display device 40. Accordingly, on the liquid crystal display device 40, substantially the same signal is displayed on the two scanning lines from the second scanning line, as in the odd-field liquid crystal display video signal shown in FIG. At this time, the signal polarity control device 3 receives a polarity switching signal that is inverted in one horizontal scanning period of the liquid crystal display device 40 from the doubler 10 that has doubled one horizontal synchronization period of the NTSC television signal. The video signal polarity switching signal generator 73 inverts the polarity of the video signal voltage for each line. After the display of one surface of the liquid crystal display device 40 is made as described above, the connection between the video signal input and the line memory is switched by the memory switching signal for each horizontal synchronization period of the NTSC television signal. As described above, the video signal is read from the second line memory 2 in a half of one horizontal scanning period of one horizontal synchronization period of the NTSC television signal, and the video signal for two lines is liquid crystal. It is supplied to the display device 40. Then, the scanning line designating circuit 5 starts displaying substantially the same signal from the first scanning line to the two scanning lines, as shown by the liquid crystal display video signal in the even field in FIG. The polarity switching signal at this time is supplied to the signal polarity control device 3 so that the video signal voltages of the respective scanning lines are opposite in polarity to those in the first field of the previous field.
[0009]
[Problems to be solved by the invention]
In the driving circuit of the matrix type liquid crystal display device that supplies substantially the same video signal every two lines as described above and changes the display position in the odd field and the even field, different video signals in the odd field and the even field are on the same scanning line. In some cases, the panel is supplied. For this reason, in the liquid crystal display, flicker and burn-in may occur in the normal video signal voltage inversion for each line.
[0010]
[Means for Solving the Problems]
In the display driving circuit of the present invention, different interlace-driven video signals are input to the odd-numbered field and even-numbered field for each of the picture elements arranged in a matrix, and the video signals are substantially the same on the two scanning lines. A display driving circuit for a display device for displaying a signal, wherein a display scanning line position is shifted in the odd field and the even field,
Means for inverting the voltage polarity of the video signal for every two scanning lines of the odd field; means for inverting the voltage polarity of the video signal for every two scanning lines of the even field; and Means for shifting the voltage polarity inversion by one line in a period longer than one field .
[0012]
In the display driving circuit of the present invention, means for inverting the polarity of the video signal voltage every two horizontal scanning periods is provided to reduce the above-described flicker.
[0013]
Further, in the driving circuit of the matrix type display device that supplies substantially the same video signal every two lines as described above and changes the display position in the odd field and the even field, different video signals in the odd field and the even field are on the same scanning line. In some cases, the panel is supplied. For this reason, as shown in FIG. 7, a high DC voltage is applied in the combined period of the odd field and the even field at the boundary where the luminance difference of the NTSC video signal changes greatly. Therefore, this part is burned in or recognized as an afterimage.
[0014]
As a means for avoiding the application of a DC voltage generated by the reversal of the video signal voltage between the fields having different video signal voltages between the fields, as shown in Japanese Patent No. 2577796 of Nakamura et al. It is known to reverse the polarity relationship of the signal voltage. However, in this method, the luminance difference between the fields at the time of inversion is visually recognized due to the relationship between the applied voltage and the luminance of each scanning line of the liquid crystal display device 40 when the video signal is inverted between the fields.
[0015]
In view of the above, in the inversion of the video signal voltage for every two lines, the boundary DC voltage of the NTSC video signal generated by the inversion of the video signal voltage for every two lines between one field shown in FIG. Trying to compensate with a frame. Therefore, the video signal polarity inversion signal is shifted by one line as shown in FIG. 10 before and after the compensation time. As a result, the DC voltage superimposed by the liquid crystal display video signal before compensation is canceled out by the DC voltage superimposed after compensation. By the means for inverting the polarity of the video signal voltage every two horizontal scanning periods and the means for shifting the video signal polarity inversion signal by one line, the direct current component superimposed on the liquid crystal becomes almost zero, preventing burn-in and afterimage phenomenon. be able to.
[0016]
【Example】
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0017]
First, means for inverting the video signal voltage every two lines of each field will be described.
[0018]
FIG. 1 is a drive circuit diagram showing a reference example . In FIG. 1, the same components as those shown in FIG.
[0019]
The video signal input to the signal switching device 7 of FIG. 1 is first stored in the first line memory 1 for one line, and when this is completed in one horizontal synchronization period of the NTSC television signal, the NTSC The connection between the video signal input and the line memory is switched by the memory switching signal for each horizontal synchronization period of the television signal, and the next one line starts to be stored in the second line memory 2. At the same time, the video signal is read from the first line memory 1 in a half of one horizontal scanning period of the NTSC television signal, and the video signal for two lines is supplied to the liquid crystal display device 40. Is done. Accordingly, on the liquid crystal display device 40, substantially the same signal is displayed on the two scanning lines from the second scanning line as in the odd-field liquid crystal display video signal shown in FIG. At this time, the signal polarity control device 3 receives the signal from the video signal polarity switching signal generator 4 that is inverted in one horizontal synchronization period of the NTSC television signal, that is, in the two horizontal scanning periods of the liquid crystal display device 40. Thus, the polarity of the video signal voltage is inverted every two lines. After the display on one surface of the liquid crystal display device 40 is made as described above, the connection between the video signal input and the line memory is switched by the memory switching signal for each horizontal scanning period of the NTSC television signal. The video signal is read from the second line memory 2 in the half of one horizontal scanning period of the NTSC television signal as described above, and the video signal for two lines is supplied to the liquid crystal display device 40. Is done. However, the scanning line designating circuit 5 starts displaying substantially the same signal from the first scanning line to the two scanning lines, as shown by the liquid crystal display video signal in the even field in FIG. At this time, the signal from the video signal polarity switching signal generator 4 is supplied to the signal polarity control device 3 so that the video signal voltages of the respective scanning lines have opposite polarities to those of the first field of the previous field. The
[0020]
FIG. 11 is a cross-sectional view of the liquid crystal display device used in this reference example . The panel size is 0.6 inches and there are 460 scan lines. In the structure of this panel, 100 is a semiconductor substrate, and 103 is a transparent thin film such as SiO 2 on the surface of the semiconductor substrate. Reference numeral 104 denotes a spacer which is provided between the SiO 2 and the glass substrate 105 with a color filter and maintains a gap of about 4.5 μm. 106 is a KN5015LA liquid crystal manufactured by Chisso, which is sandwiched between the SiO 2 film and the glass substrate 105 with a color filter. Reference numeral 103 denotes a TFT corresponding to 35 in FIG. 3, and reference numeral 101 denotes a peripheral circuit composed of a MOS transistor or the like for driving the TFT.
[0021]
FIG. 12 shows a comparison of flicker levels when the video signal inversion is performed for each line in the odd field and the even field using the liquid crystal display device described above and when the video signal is inverted for every two lines. ing.
[0022]
From this result, it can be seen that the flicker level at the time of inversion of the video signal for every two lines is reduced to a level around 1/2 that at the time of inversion of the video signal for every line.
[0023]
Although the above liquid crystal display device is used in this reference example , the above effect can be applied to other liquid crystal display devices and display devices other than the liquid crystal display device that performs similar video signal inversion.
[0024]
Next, an embodiment of the present invention will be described in which means for inverting the polarity of the video signal voltage for every two scanning lines in the reference example is further added with means for shifting one line at a period longer than one field.
[0025]
Here, an example in which the polarity inversion of the video signal is shifted by one in one frame period will be described.
[0026]
FIG. 2 is a drive circuit diagram showing an embodiment of the present invention. In FIG. 2, the same components as those shown in FIG.
[0027]
In the present embodiment, in addition to the inversion every two scanning lines shown in FIG. 1, a one-line period delay device 12 is provided to shift the polarity inversion of the video signal voltage by one line every frame. The one-line period delay unit 12 receives a timing signal twice as long as the vertical synchronizing signal from the 2N frequency divider 13 (N = 1 here) and operates for each frame. The one-line period delay unit 12 receives a signal that is inverted in one horizontal synchronization period of an NTSC television signal as a processing signal, that is, two horizontal scanning periods of the liquid crystal display device 40, and outputs the signal to the NTSC television. One horizontal synchronization period of the John signal is delayed by one line of the liquid crystal display by the signal from the doubler 10.
[0028]
This signal relationship will be described with reference to the drawings. FIG. 9 is a signal diagram in the case where the video signal voltage inversion is performed for every two lines in the odd and even fields as in FIG. The difference between the two is that the video signal in FIG. 8 is for gradation display and the video signal in FIG. 9 is for repeated display of black and white blocks. FIG. 10 is a diagram in the case where the video signal polarity inversion signals of the odd and even fields in the signal of FIG. 9 are driven by a signal shifted by one line.
[0029]
Here, the liquid crystal display video signal at the NTSC boundary will be examined. The liquid crystal display video signal in the odd field in FIG. 9 immediately changes from a high voltage to a low voltage AC signal following the NTSC video signal input signal at the fall of the NTSC video input signal. In contrast, the even-field liquid crystal display video signal changes from a high voltage to a low voltage AC signal with a delay of one line from the NTSC video signal input signal at the falling edge of the NTSC video input signal. As a result, a positive voltage that is the difference between the odd field and the even field continues to be applied to the boundary unless the frame drive is changed. Next, consider FIG. 10 in which the video signal polarity inversion signal of the odd and even fields in the signal of FIG. 9 is driven by a signal shifted by one line. The relationship between the odd field and even field liquid crystal display video signals in FIG. 10 is the same as in FIG. However, since the video signal polarity inversion signal of FIG. 9 is driven by a signal shifted by one line, the polarity of the liquid crystal display video signal applied to the line next to the falling edge of the NTSC video input signal is an odd number. The field is negative and the even field is positive. As a result, the negative voltage of the difference between the odd field and the even field continues to be applied to this boundary portion.
[0030]
The combination of both frames cancels the DC voltage superimposed on the liquid crystal. This repetition period is determined by a period during which no image sticking or afterimage occurs due to the characteristics of the liquid crystal.
[0031]
The above-described embodiment for shifting the video signal polarity inversion signal by one line is not limited to the case where the voltage polarity of the video signal is inverted every two scanning lines, but the voltage polarity of the video signal is changed every three scanning lines or more. It can also be applied to the case of inversion.
[0032]
Further, the present invention is not limited to the liquid crystal display device, and can be applied to a display device that causes a problem when a DC voltage is applied to the display medium for a long time.
[0033]
【The invention's effect】
As described above, according to the present invention, in the case of displaying an image having a bright and dark luminance boundary or a still image, etc., flicker caused by display with the display scanning line position shifted in the odd field and the even field is displayed. The level can be reduced. Further, it is possible to cancel the DC voltage applied to the liquid crystal superimposed for the above driving, and it is possible to prevent the occurrence of image sticking or an afterimage phenomenon.
[Brief description of the drawings]
FIG. 1 is a block diagram of a drive circuit showing a reference example .
FIG. 2 is a diagram showing an embodiment having means for shifting a video signal polarity inversion signal by one line between frames.
FIG. 3 is a schematic plan view of a conventional liquid crystal panel.
FIG. 4 is a schematic cross-sectional view of a liquid crystal panel.
5A is a diagram of an odd field of an NTSC video signal, FIG. 5B is a diagram of an odd field of a liquid crystal video signal, FIG. 5C is a diagram of an odd field of an NTSC video signal, and FIG. 5D is a liquid crystal video signal. FIG.
FIG. 6 is a block diagram of a conventional circuit for inverting the polarity of a video signal voltage for each line.
FIG. 7 is a timing diagram of polarity inversion for each line of the gradation video signal voltage.
FIG. 8 is a timing chart of polarity inversion for every two lines of the gradation video signal voltage.
FIG. 9 is a timing diagram of polarity inversion for every two lines of a repetitive display video signal voltage of a black and white block.
FIG. 10 is a timing diagram when polarity inversion is performed by shifting one line between frames every two lines of a video signal voltage for repeated display of black and white blocks.
FIG. 11 is a cross-sectional view of a liquid crystal display device used in this example.
12 shows a comparison of flicker levels when the video signal is inverted for each line in the odd field and the even field using the liquid crystal display device of FIG. 11 and when the video signal is inverted for every two lines. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Video signal line memory 2 Video signal line memory 3 Video signal voltage polarity inverter 4 Video signal polarity switching signal generator 5 Scan line designation circuit 6 Image data transfer clock 7 Video input switching device 8 Signal inversion circuit 9 Line memory switching device 10 2 doubler 12 1 line period delay 13 2N frequency divider 30 TFT substrate 32 pixel electrode 33 gate line 34 source line 35 TFT
40 liquid crystal display device 47 liquid crystal 48 counter electrode 49 glass substrate 73 video signal voltage polarity inverter

Claims (1)

マトリクス状に配された絵素の各々に対して奇数フィールドと偶数フィールドとで異なるインターレース駆動の映像信号が入力され、該映像信号は2本の走査線で略同じ信号を表示し、前記奇数フィールドと偶数フィールドでは表示走査線位置をずらしてなる表示装置のための表示駆動回路であって、
前記奇数フィールドの2走査線毎に映像信号の電圧極性を反転する手段と、前記偶数フィールドの2走査線毎に映像信号の電圧極性を反転する手段と、前記奇数フィールドおよび偶数フィールドの映像信号の電圧極性反転を1フィールドより長い期間で1ラインずらす手段と、を有する表示駆動回路。
Video signals of different interlace drive in an odd and even fields for each of the picture elements arranged in a matrix is input, the video signal is displayed substantially the same signal at two scanning lines, the odd field And a display drive circuit for a display device in which the display scanning line position is shifted in the even field,
Means for inverting the voltage polarity of the video signal for every two scanning lines of the odd field; means for inverting the voltage polarity of the video signal for every two scanning lines of the even field; and Means for shifting voltage polarity reversal by one line over a period longer than one field .
JP19574698A 1998-07-10 1998-07-10 Display drive circuit Expired - Fee Related JP3897454B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19574698A JP3897454B2 (en) 1998-07-10 1998-07-10 Display drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19574698A JP3897454B2 (en) 1998-07-10 1998-07-10 Display drive circuit

Publications (2)

Publication Number Publication Date
JP2000029437A JP2000029437A (en) 2000-01-28
JP3897454B2 true JP3897454B2 (en) 2007-03-22

Family

ID=16346287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19574698A Expired - Fee Related JP3897454B2 (en) 1998-07-10 1998-07-10 Display drive circuit

Country Status (1)

Country Link
JP (1) JP3897454B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870018B1 (en) 2002-06-28 2008-11-21 삼성전자주식회사 Liquid crystal display and driving method thereof
KR101154341B1 (en) * 2005-08-03 2012-06-13 삼성전자주식회사 Display device, method and apparatus for driving the same
US9696077B2 (en) 2012-02-21 2017-07-04 Whirlpool Corporation Dual capillary tube / heat exchanger in combination with cycle priming for reducing charge migration
US9285161B2 (en) 2012-02-21 2016-03-15 Whirlpool Corporation Refrigerator with variable capacity compressor and cycle priming action through capacity control and associated methods

Also Published As

Publication number Publication date
JP2000029437A (en) 2000-01-28

Similar Documents

Publication Publication Date Title
KR100654590B1 (en) Picture display device and method of driving the same
US8581823B2 (en) Liquid crystal display device and driving method thereof
EP0351253B1 (en) Liquid crystal projection apparatus and driving method thereof
JP2004061590A (en) Liquid crystal display and its driving method
JPS6249399A (en) Driving of display panel
KR20020095065A (en) Flicker reduction by display polarity interleaving
JP4683679B2 (en) Driving method of liquid crystal display device
JPS6271932A (en) Driving method for liquid crystal display device
JP3897454B2 (en) Display drive circuit
JP2002149117A (en) Liquid crystal display
JPH1032772A (en) Liquid crystal display device and its driving method
JP3162332B2 (en) Driving method of liquid crystal panel
JP2577796B2 (en) Drive circuit for matrix type liquid crystal display
JP2747230B2 (en) Signal processing device
JPH08146386A (en) Liquid crystal display device and its display method
JP3064586B2 (en) Interlace scanning circuit
JP3299849B2 (en) Liquid crystal display drive
JP2000214437A (en) Liquid crystal driving circuit
JP2001021865A (en) Driving method of liquid crystal panel
JPH1074069A (en) Color liquid crystal display device
JP3448879B2 (en) Liquid crystal display device and driving method thereof
JP2659003B2 (en) Liquid crystal display
JP3919373B2 (en) Liquid crystal display
JP2748201B2 (en) LCD panel drive circuit
KR0123056B1 (en) Driving method of liquid crystal display elements with switching transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140105

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees