JP3896996B2 - Circuit pattern inspection apparatus and inspection method - Google Patents

Circuit pattern inspection apparatus and inspection method Download PDF

Info

Publication number
JP3896996B2
JP3896996B2 JP2003183707A JP2003183707A JP3896996B2 JP 3896996 B2 JP3896996 B2 JP 3896996B2 JP 2003183707 A JP2003183707 A JP 2003183707A JP 2003183707 A JP2003183707 A JP 2003183707A JP 3896996 B2 JP3896996 B2 JP 3896996B2
Authority
JP
Japan
Prior art keywords
circuit pattern
image
inspection
electron beam
cell area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003183707A
Other languages
Japanese (ja)
Other versions
JP2004048002A (en
Inventor
安彦 奈良
和久 町田
真理 野副
洋 森岡
康継 宇佐見
高志 広井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003183707A priority Critical patent/JP3896996B2/en
Publication of JP2004048002A publication Critical patent/JP2004048002A/en
Application granted granted Critical
Publication of JP3896996B2 publication Critical patent/JP3896996B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置や液晶等微細な回路パターンを有する基板製造方法及び装置に係わり、特に半導体装置やフォトマスクのパターン検査技術に係わり、半導体装置製造過程途中のウエハ上のパターン検査技術、電子線を使用して比較検査する技術に関する。
【０００２】
【従来の技術】
半導体ウエハの検査を一例として説明する。
半導体装置は、半導体ウエハ上にホトマスクに形成されたパターンをリソグラフィー処理およびエッチング処理により転写する工程を繰り返すことにより製造される。半導体装置の製造過程において、リソグラフィー処理やエッチング処理その他の良否、異物発生等は、半導体装置の歩留まりに大きく影響を及ぼすため、異常や不良発生を早期にあるいは事前に検知するために製造過程の半導体ウエハ上のパターンを検査する方法は従来から実施されている。
【０００３】
半導体ウエハ上のパターンに存在する欠陥を検査する方法としては、半導体ウエハに白色光を照射し、光学画像を用いて複数のＬＳＩの同種の回路パターンを比較する欠陥検査装置が実用化されており、検査方式の概要は「月間セミコンダクタワールド」１９９５年８月号pp９６−９９に述べられている。また、光学画像を用いた検査方法では、特開平3−167456号公報に記載されているように、基板上の光学照明された領域を時間遅延積分センサで結像し、その画像と予め入力されている設計特性を比較することにより欠陥を検出する方式や、特公平6−58220号公報に記載されているように、画像取得時の画像劣化をモニタしそれを画像検出時に補正することにより安定した光学画像での比較検査を行う方法が開示されている。このような光学式の検査方式で製造過程における半導体ウエハを検査した場合、光が透過してしまうシリコン酸化膜や感光性フォトレジスト材料を表面に有するパターンの残渣や欠陥は検出できなかった。また、光学系の分解能以下となるエッチング残りや微小導通穴の非開口不良は検出できなかった。さらに、配線パターンの段差底部に発生した欠陥は検出できなかった。
【０００４】
上記のように、回路パターンの微細化や回路パターン形状の複雑化、材料の多様化に伴い、光学画像による欠陥検出が困難になってきたため、光学画像よりも分解能の高い電子線画像を用いて回路パターンを比較検査する方法が提案されてきている。電子線画像により回路パターンを比較検査する場合に、実用的な検査時間を得るためには走査電子顕微鏡(Scanning Electron Microscopy、以下ＳＥＭと略す）による観察と比べて非常に高速に画像を取得する必要がある。そして、高速で取得した画像の分解能と画像のＳＮ比を確保する必要がある。
【０００５】
電子線を用いたパターンの比較検査装置として、J. Vac. Sci. Tech. B、Vol.9、No.6、pp．3005−3009(1991)、J. Vac. Sci. Tech. B、 Vol.10、No.6、pp.2804−2808(1992)、および特開平5−258703号公報とUSP5,502,306に、通常のＳＥＭの１００倍以上（１０ｎＡ以上）の電子線電流をもった電子線を導電性基板（Ｘ線マスク等）に照射し、発生する二次電子・反射電子・透過電子のいずれかを検出し、その信号から形成された画像を比較検査することにより欠陥を自動検出する方法が開示されている。
【０００６】
また、絶縁物を有する回路基板を電子線で検査あるいは観察する方法としては、特開昭59−155941号公報および「電子、イオンビームハンドブック」（日刊工業新聞社）pp６２２−６２３に、帯電の影響を少なくするために、２ｋｅＶ以下の低加速電子線照射により安定な画像を取得する方法が開示されている。さらに、特開平2−15546号公報には半導体基板の裏からイオンを照射する方法、特開平6−338280号公報には光を半導体基板の表面に照射することにより、絶縁物への帯電を打ち消す方法が開示されている。
【０００７】
また、大電流でなおかつ低加速の電子線では、空間電荷効果により高分解能な画像を得ることが困難となるが、これを解決する方法として、特開平5−258703号公報に、試料直前で高加速電子線を減速し、試料上で実質的に低加速電子線として照射する方法が開示されている。
【０００８】
高速に電子線画像を取得する方法としては、試料台を連続的に移動しながら試料台上の半導体ウエハに電子線を連続照射し取得する方法が特開昭59−160948号および特開平5−258703号公報に開示されている。また、従来のＳＥＭで用いられてきた二次電子の検出装置として、シンチレータ（Ａｌ蒸着された蛍光体)とライトガイドと光電子増倍管による構成が用いられているが、このタイプの検出装置は、蛍光体による発光を検出するため、周波数応答性が悪く、高速に電子線画像を形成するには不適切である。この問題を解決するために、高周波の二次電子信号を検出する検出装置として、半導体検出器を用いた検出手段が特開平5−258703号公報に開示されている。
【０００９】
【発明が解決しようとする課題】
従来の装置にあっては、ウエハ外観検査装置の画面機能が充分に生かされていなかった。そのためウエハ外観検査が必ずしも容易に行われるものとは限らず、使い勝手が悪かった。
本発明はかかる点に鑑みてなさたれたもので、ウエハ外観検査装置の画面機能を改良し、使い勝手のよい回路パターンの検査装置および検査方法を提供することを目的とする。特に、セル領域の設定を使い勝手がよく、かつ迅速に行うことのできる回路パターンの検査装置および検査方法を提供することを目的とする。
【００１０】
ＳＥＭを使用したパターン付きウエハ検査装置には、次のような問題点がある。検査対象であるパターンを構成する材料が導電性を有する材料である必要があるため、ウエハ上にレジストやシリコン酸化膜等の絶縁性を有する材料によって形成されたパターン、および絶縁性を有する材料によって形成された部分と導電性を有する材料によって形成された部分とが混在するパターンについては、ＳＥＭによる電子線画像形成には極めて長い時間を要するため、ＩＣの製造方法において実用することができない。すなわち、ＳＥＭを使用したパターン付きウエハ検査装置によってウエハ全面のパターンを検査すると、極めて膨大な時間が消費され、その間製造が停滞するため、ＳＥＭを使用したパターン付きウエハ検査方法は実用に供することができない。検査中に製造を進行させると、ＩＣの製造プロセスにおいてランダムに発生した不良を未然に検出することができないため、不良発生率を低減することができず、結局、生産性の向上に寄与することができない。つまり、ＩＣの製造方法におけるプロセス条件変動や、装置誤動作等による不良発生を早期に的確に検出することにより、プロセス条件や装置条件、管理方法等へ対策をフィードバックし、以って不良発生率を低減させることができない。
【００１１】
本発明は、光学的に検出困難な微細構造で、しかも絶縁性を有する材料によって形成されたパターンおよび絶縁性を有する材料と導電性を有する材料とによって形成されたパターンについてもＳＥＭによって検査することができる検査技術を提供することにある。
本発明は、この検査技術を用いて実用に供すことのできる検査装置を提供し、パターン付きウエハを検査し、その結果を製造条件に反映することができる半導体集積回路装置の製造方法および装置を提供することにある。
【００１２】
従来の装置にあっては、ウエハ外観検査装置の画面機能が充分に生かされていなかったため、実用的にウエハ外観検査が必ずしも容易に行われるものとは限らず、使い勝手が悪かった。
本発明は、かかる点にも鑑みてなされたものであって、ウエハ外観検査装置の断面機能を改良し、実用的に使い勝手のよい回路パターンの検査装置および検査方法を提供するものである。
【００１３】
【課題を解決するための手段】
レジストパターン、ＣＯＮＴ系開口パターン、エッチング後Ｆｉｎｅパターン（拡散系）、エッチング後Ｆｉｎｅパターン（配線系）などの項目について欠陥画像を記憶し、これらの画像を同一の画面に対応して形成表示するようにした。尚、本発明においてセル領域とは、検査対象となる領域の一つの単位（ユニット）を意味し、ウエハ上のチップの一つ一つを意味する場合から、チップ内の特定プロセス領域を意味する場合までユーザの検査要求により変化する。本発明においては、ユーザの検査要求領域の個々を総称してセル領域と呼んで使用する。
【００１４】
本発明は具体的には次に掲げる装置および方法を提供する。
本発明は、ウエハの回路パターンが形成された基板表面に光、レーザ光あるいは荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の欠陥を判別する判別手段とを備えた回路パターンの検査装置において、セル領域の設定手段を有し、セル領域の設定のための作成ツールを、チップ内マップを表示する画面と共に表示してチップ内マップのセル領域を設定するようにした表示装置を有する回路パターンの検査装置を提供する。
【００１５】
本発明は更に、前記セル領域は、光学顕微鏡による「光顕」画像で入力した領域のデータを、ＳＥＭ画像でトレースして再入力して設定された領域である回路パターンの検査装置を提供する。
本発明は更に、前記セル領域は、光学顕微鏡またはＳＥＭ低倍率画像で入力した領域のデータを、ＳＥＭ高倍率画像でトレースして再入力して設定された領域である回路パターンの検査装置を提供する。
【００１６】
本発明は更に、セル領域デフォルトを有する品種ファイルおよび該品種ファイルに付属する工程ファイル手段を有し、新規品種の表示であるときにデフォルト領域をかつ工程表示であるときに設定済のセル領域を検査領域として表示する回路パターンの検査装置を提供する。
本発明は更に、セル領域ファイルを有する品種ファイルおよび該品種ファイルに付属する工程ファイル手段を有し、工程ファイルのパラメータを表示するときに設定済のパラメータを表示し、該パラメータを変更したときに新たな工程ファイルとして登録する登録手段を有する回路パターンの検査装置を提供する。
【００１７】
本発明は、ウエハの回路パターンが形成された基板表面に光、レーザ光あるいは荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の欠陥を判別する判別手段とを備えた回路パターンの検査装置において、チップマトリクス、セル領域、電子線照射条件、キャリブレーション条件、アライメント条件、検査領域、感度条件および合否判定ファイルからなるファイルグループ手段を有し、前記チップマトリクスおよびセル領域ファイルでもって品種ファイルを構成し、他のファイルでもって工程ファイルを構成し、品種ファイルの下位に工程ファイルを有する構造として各ファイルについてのパラメータを設定するようにした回路パターンの検査装置を提供する。
本発明は更に、前記セル領域ファイルは、セル領域数、セル領域座標およびセルピッチファイルからなる回路パターンの検査装置を提供する。
【００１８】
本発明は、ウエハの回路パターンが形成された基板表面に光、レーザ光あるいは荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の欠陥を判別する判別手段とを備えた回路パターンの検査装置において、検査領域の設定手段を有し、かつその先端を欠陥位置に位置させるナビゲート線を表示するナビゲート表示手段を有する回路パターンの検査装置を提供する。
本発明は更に、前記欠陥位置を色変化表示する回路パターンの検査装置を提供する。
【００１９】
本発明は、ウエハの回路パターンが形成された基板表面に光、レーザ光あるいは荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の欠陥を判別する判別手段とを備えた回路パターンの検査装置において、ウエハマップ上で指定された欠陥位置の欠陥の画像を表示するとともに、ウエハマップを任意に拡大および縮小して表示する拡大／縮小表示手段を有する回路パターンの検査装置を提供する。
【００２０】
本発明は、回路パターンが形成された基板表面に光、レーザ光あるいは荷電粒子線を照射し、照射によって基板から発生する信号を検出し、検出された信号を画像化して記憶し、記憶された画像を他の同一回路の回路パターンから形成された画像と比較し、比較結果から回路パターン上の欠陥を判別する回路パターンの検査方法において、セル領域を設定して設定されたセル領域について前記画像化して記憶し、かつ該設定されたセル領域から検査領域を設定するときにセル領域表示画面と検査領域表示画面とを独立して表示し、セル領域表示画面から検査領域を設定するようにして検査を行う回路パターンの検査方法を提供する。
【００２１】
【発明の実施の形態】
以下、本発明の実施例の検査方法、および装置の一例について、図面を参照しながら詳細に説明する。
実施例の回路パターン検査装置１の構成を図１に示す。回路パターン検査装置１は、室内が真空排気される検査室２と、検査室２内に被検査基板９を搬送するための予備室（本実施例では図示せず）を備えており、この予備室は検査室２とは独立して真空排気できるように構成されている。また、回路パターン検査装置１は上記検査室２と予備室の他に制御部６、画像処理部５から構成されている。検査室２内は大別して、電子光学系３、二次電子検出部７、試料室８、光学顕微鏡部４から構成されている。電子光学系３は、電子銃１０、電子線引き出し電極１１、コンデンサレンズ１２、ブランキング偏向器１３、走査偏向器１５、絞り１４、対物レンズ１６、反射板１７、ＥｘＢ偏向器１８から構成されている。二次電子検出部７のうち、二次電子検出器２０が検査室２内の対物レンズ１６の上方に配置されている。二次電子検出器２０の出力信号は、検査室２の外に設置されたプリアンプ２１で増幅され、ＡＤ変換機２２によりデジタルデータとなる。試料室８は、試料台３０、Ｘステージ３１、Ｙステージ３２、回転ステージ３３、位置モニタ測長器３４、被検査基板高さ測定器３５から構成されている。光学顕微鏡部４は、検査室２の室内における電子光学系３の近傍であって、互いに影響を及ぼさない程度離れた位置に設備されており、電子光学系３と光学顕微鏡部４の間の距離は既知である。そして、Ｘステージ３１またはＹステージ３２が電子光学系３と光学顕微鏡部４の間の既知の距離を往復移動するようになっている。光学顕微鏡部４は光源４０、光学レンズ４１、ＣＣＤカメラ４２により構成されている。画像処理部５は、第一画像記憶部４６、第二画像記憶部４７、演算部４８、欠陥判定部４９より構成されている。取り込まれた電子線画像あるいは光学画像はモニタ５０に表示される。装置各部の動作命令および動作条件は、制御部６から入力される。制御部６には、あらかじめ電子線発生時の加速電圧、電子線偏向幅、偏向速度、二次電子検出装置の信号取り込みタイミング、試料台移動速度等々の条件が、目的に応じて任意にあるいは選択して設定できるよう入力されている。制御部６は、補正制御回路４３を用いて、位置モニタ測長器３４、被検査基板高さ測定器３５の信号から位置や高さのずれをモニタし、その結果より補正信号を生成し、電子線が常に正しい位置に照射されるよう対物レンズ電源４５や走査信号発生器４４に補正信号を送る。
【００２２】
被検査基板９の画像を取得するためには、細く絞った一次電子線１９を該被検査基板９に照射し、二次電子５１を発生させ、これらを一次電子線１９の走査およびＸステージ３１、Ｙステージ３２の移動と同期して検出することで該被検査基板９表面の画像を得る。本発明の課題で述べたように、本発明の自動検査では検査速度が速いことが必須となる。従って、通常のＳＥＭのようにｐＡオーダーの電子線電流の電子線を低速で走査したり、多数回の走査および各々の画像の重ね合せは行わない。また、絶縁材料への帯電を抑制するためにも、電子線走査は高速で一回あるいは数回程度にする必要がある。そこで本実施例では、通常ＳＥＭに比べ約１００倍以上の、例えば１００ｎＡの大電流電子線を一回のみ走査することにより画像を形成する構成とした。走査幅は１００μｍとし、１画素は０.１μｍ２とし、１回の走査を１μｓで行うようにした。
【００２３】
電子銃１０には拡散補給型の熱電界放出電子源が使用されている。この電子銃１０を用いることにより、従来の例えばタングステン（Ｗ）フィラメント電子源や、冷電界放出型電子源に比べて安定した電子線電流を確保することができるため、明るさ変動の少ない電子線画像が得られる。また、この電子銃１０により電子線電流を大きく設定することができるため、後述するような高速検査を実現できる。一次電子線１９は、電子銃１０と引き出し電極１１との間に電圧を印加することで電子銃１０から引き出される。一次電子線１９の加速は、電子銃１０に高電圧の負の電位を印加することでなされる。これにより、一次電子線１９はその電位に相当するエネルギーで試料台３０の方向に進み、コンデンサレンズ１２で収束され、さらに対物レンズ１６により細く絞られて試料台３０上のＸステージ３１、Ｙステージ３２の上に搭載された被検査基板９（半導体ウエハ、チップあるいは液晶、マスク等微細回路パターンを有する基板）に照射される。なお、ブランキング偏向器１３には、走査信号およびブランキング信号を発生する走査信号発生器４４が接続され、コンデンサレンズ１２および対物レンズ１６には、各々レンズ電源４５が接続されている。被検査基板９には、リターディング電源３６により負の電圧を印加できるようになっている。このリターディング電源３６の電圧を調節することにより一次電子線を減速し、電子銃１０の電位を変えずに被検査基板９への電子線照射エネルギーを最適な値に調節することができる。
【００２４】
被検査基板９上に一次電子線１９を照射することによって発生した二次電子５１は、被検査基板９に印加された負の電圧により加速される。被検査基板９上方に、ＥｘＢ偏向器１８が配置され、これにより加速された二次電子５１は所定の方向へ偏向される。ＥｘＢ偏向器１８にかける電圧と磁界の強度により、偏向量を調整することができる。また、この電磁界は、試料に印加した負の電圧に連動させて可変させることができる。ＥｘＢ偏向器１８により偏向された二次電子５１は、所定の条件で反射板１７に衝突する。この反射板１７は、試料に照射する電子線（以下一次電子線と呼ぶ）の偏向器のシールドパイプと一体で円錐形状をしている。この反射板１７に加速された二次電子５１が衝突すると、反射板１７からは数Ｖ〜５０ｅＶのエネルギーを持つ第二の二次電子５２が発生する。
【００２５】
二次電子検出部７は、真空排気された検査室２内には二次電子検出器２０が、検査室２の外にはプリアンプ２１、ＡＤ変換器２２、光変換手段２３、光伝送手段２４、電気変換手段２５、高圧電源２６、プリアンプ駆動電源２７、ＡＤ変換器駆動電源２８、逆バイアス電源２９から構成されている。既に記述したように、二次電子検出部７のうち、二次電子検出器２０が検査室２内の対物レンズ１６の上方に配置されている。二次電子検出器２０、プリアンプ２１、ＡＤ変換器２２、光変換手段２３、プリアンプ駆動電源２７、ＡＤ変換器駆動電源２８は、高圧電源２６により正の電位にフローティングしている。上記反射板１７に衝突して発生した第二の二次電子５２は、この吸引電界により二次電子検出器２０へ導かれる。二次電子検出器２０は、一次電子線１９が被検査基板９に照射されている間に発生した二次電子５１がその後加速されて反射板１７に衝突して発生した第二の二次電子５２を、一次電子線１９の走査のタイミングと連動して検出するように構成されている。二次電子検出器２０の出力信号は、検査室２の外に設置されたプリアンプ２１で増幅され、ＡＤ変換器２２によりデジタルデータとなる。ＡＤ変換器２２は、二次電子検出器２０が検出したアナログ信号をプリアンプ２１によって増幅された後に直ちにデジタル信号に変換して、画像処理部５に伝送するように構成されている。検出したアナログ信号を検出直後にデジタル化してから伝送するので、従来よりも高速で且つＳＮ比の高い信号を得ることができる。
【００２６】
Ｘステージ３１、Ｙステージ３２上には被検査基板９が搭載されており、検査実行時にはＸステージ３１、Ｙステージ３２を静止させて一次電子線１９を二次元に走査する方法と、検査実行時にＸステージ３１、Ｙステージ３２をＹ方向に連続して一定速度で移動されるようにして一次電子線１９をＸ方向に直線に走査する方法のいずれかを選択できる。ある特定の比較的小さい領域を検査する場合には前者のステージを静止させて検査する方法、比較的広い領域を検査するときは、ステージを連続的に一定速度で移動して検査する方法が有効である。なお、一次電子線１９をブランキングする必要がある時には、ブランキング偏向器１３により一次電子線１９が偏向されて、電子線が絞り１４を通過しないように制御できる。
【００２７】
位置モニタ測長器３４として、本実施例ではレーザ干渉による測長計を用いた。Ｘステージ３１およびＹステージ３２の位置が実時間でモニタでき、制御部６に転送されるようになっている。また、Ｘステージ３１、Ｙステージ３２、そして回転ステージ３３のモータの回転数等のデータも同様に各々のドライバから制御部６に転送されるように構成されており、制御部６はこれらのデータに基づいて一次電子線１９が照射されている領域や位置が正確に把握できるようになっており、必要に応じて実時間で一次電子線１９の照射位置の位置ずれを補正制御回路４３より補正するようになっている。また、被検査基板毎に、電子線を照射した領域を記憶できるようになっている。
【００２８】
被検査基板高さ測定器３５は、電子ビーム以外の測定方式である光学式測定器、例えばレーザ干渉測定器や反射光の位置で変化を測定する反射光式測定器が使用されており、Ｘステージ３１、Ｙステージ３２に搭載された被検査基板９の高さを実時間で測定するように構成されている。本実施例では、スリットを通過した細長い白色光を透明な窓越しに該被検査基板９に照射し、反射光の位置を位置検出ニタにて検出し、位置の変動から高さの変化量を算出する方式を用いた。この被検査基板高さ測定器３５の測定データに基づいて、一次電子線１９を細く絞るための対物レンズ１６の焦点距離がダイナミックに補正され、常に非検査領域に焦点が合った一次電子線１９を照射できるようになっている。また、被検査基板９の反りや高さ歪みを電子線照射前に予め測定しており、そのデータをもとに対物レンズ１６の検査領域毎の補正条件を設定するように構成することも可能である。
【００２９】
画像処理部５は第一画像記憶部４６と第二画像記憶部４７、演算部４８、欠陥判定部４９、モニタ５０により構成されている。上記二次電子検出器２０で検出された被検査基板９の画像信号は、プリアンプ２１で増幅され、ＡＤ変換器２２でデジタル化された後に光変換手段２３で光信号に変換され、光伝送手段２４によって伝送され、電気変換手段２５にて再び電気信号に変換された後に第一画像記憶部４６あるいは第二画像記憶部４７に記憶される。演算部４８は、この記憶された画像信号をもう一方の記憶部の画像信号との位置合わせ、信号レベルの規格化、ノイズ信号を除去するための各種画像処理を施し、双方の画像信号を比較演算する。欠陥判定部４９は、演算部４８にて比較演算された差画像信号の絶対値を所定のしきい値と比較し、所定のしきい値よりも差画像信号レベルが大きい場合にその画素を欠陥候補と判定し、モニタ５０にその位置や欠陥数等を表示する。
【００３０】
これまで回路パターン検査装置１の全体の構成について説明してきたが、このうちの二次電子５１の検出手段について、その構成と作用をさらに詳細に説明する。一次電子線１９は、固体に入射すると内部に進入しながらそれぞれの深さにおいて殻内電子を励起してエネルギーを失っていく。また、それとともに一次電子線が後方に散乱された反射電子が、やはり固体内で電子を励起させながら表面へ向かって進む現象が生ずる。これら複数の過程を経て、殻内電子は固体表面から表面障壁を超えて二次電子となって数Ｖ〜５０ｅＶのエネルギーを持って真空中へ出る。一次電子線と固体表面のなす角度が浅いほど、一次電子線の進入距離とその位置から固体表面までの距離との比が小さくなり、二次電子が表面から放出されやすくなる。したがって、二次電子の発生は一次電子線と固体表面の角度に依存しており、二次電子発生量が試料表面の凹凸や材料を示す情報となる。
【００３１】
図２は二次電子５１の検出するための電子光学系３、二次電子検出部７の主要構成図を示す。一次電子線１９は被検査基板９へ照射され、被検査基板９表面にて二次電子５１を発生させる。この二次電子５１は、被検査基板９に印加された負の高電圧により加速される。二次電子５１は、加速されるとともに対物レンズ１６、ＥｘＢ偏向器１８により収束、偏向され反射板１７に衝突する。この反射板１７は、検出器への印加電圧等が一次電子線に影響を及ぼすのを防止するためのシールドパイプと一体でテーパーをもった円錐状をしている。平均で照射電子数の約５倍の二次電子を放出させるような構成として二次電子増倍効果を持たせた。上記の加速された二次電子５１が衝突することにより、反射板１７からは数Ｖ〜５０ｅＶのエネルギーを持つ第二の二次電子５２が発生する。この第二の二次電子５２は、二次電子検出器２０と二次電子検出器２０に取り付けた吸引電極５３により生成される吸引電界により二次電子検出器２０前面へ吸引される。
【００３２】
ＥｘＢ偏向器１８の電磁界は、被検査基板９に印加する負の高電圧に連動して可変設定することができる。以上の構成により、被検査基板９表面で発生した二次電子５１がＥｘＢ偏向器１８を通過する際に９５％以上が通過できるようにし、反射板１７にてこの９５％の二次電子５１が約５倍の量に増倍されて第二の二次電子５２が発生することができる。
二次電子検出器２０として、本実施例ではＰＩＮ型半導体検出器を用いた。
【００３３】
ＰＩＮ型半導体検出器は通常のＰＮ型半導体検出器よりも応答性が速く、逆バイアス電圧電源により逆バイアス電圧を印加することによりサンプリング周波数が〜１００ＭＨｚの高周波の二次電子信号を検出することができる。この二次電子検出器２０および検出回路であるプリアンプ２１、ＡＤ変換器２２、光変換手段２３を正の電圧にフローティングしている。上記反射板１７で生じた第二の二次電子５２は、吸引電界により二次電子検出器２０に吸引され、高エネルギー状態で二次電子検出器２０に入射して表面層で一定のエネルギーを消失した後に電子正孔対を生成し、電流となって電気信号に変換される。本実施例で用いた二次電子検出器２０は、信号検出感度も非常に高く、表面層でのエネルギー損失を考慮すると、吸引電界により加速されて入射した第二の二次電子５２は約１０００倍に増幅された電気信号になる。この電気信号はプリアンプ２１によりさらに増幅され、この増幅された信号（アナログ信号）はＡＤ変換器２２によりデジタル信号に変換される。そして、ＡＤ変換器２２の出力を各ビット毎に光変換手段２３、光伝送手段２４、電気変換手段２５をそれぞれ設け、パラレルで伝送した。この構成によれば、個々の伝送手段はＡＤ変換器２２のクロック周波数と同じ伝送速度があれば良い。さて、光変換手段２３により光デジタル信号に変換された信号は、光伝送手段２４により電気変換手段２５へ伝送され、ここで光デジタル信号から再び電気信号に変換され、画像処理部５へ送られる。このように光信号に変換してから伝送するのは、二次電子検出器２０から光変換手段２３までの構成要素が高電圧電源２６により正の高電位にフローティングされているからであり、本実施例の構成により、高電位レベルの信号をアースレベルの信号に変換できる。また、本実施例では、光変換手段２３として電気信号を光信号に変換する発光素子を、光伝送手段２４として光信号を伝送する光ファイバケーブルを、電気変換手段２５として光信号を電気信号に変換する受光素子を用いた。光ファイバケーブルは高絶縁材料で形成されているため、高電位レベルの信号をアース電位レベルの信号に容易に変換できる。さらに、デジタル信号を光伝送しているため、光伝送時における信号の劣化が全くない。その結果、従来の技術であるアナログ信号を光伝送する構成と比べてノイズの影響の少ない画像を得ることができる。
【００３４】
なお、上記の実施例では、二次電子検出器２０は逆バイアス電源２９により逆バイアス電圧を印加されていたが、逆バイアス電圧を印加しない構成にしても良い。また、本実施例では二次電子検出器２０にＰＩＮ型半導体検出器を用いたが、他のタイプの半導体検出器、例えばショットキー型半導体検出器やアバランシェ型半導体検出器等を用いても良い。また、応答性、感度等の条件を満たせば、ＭＣＰ（マイクロチャネルプレート）を検出器として用いることも可能である。
【００３５】
次に、前記回路パターン検査装置１により被検査基板９として製造過程のパターン加工が施された半導体ウエハを検査した場合の作用について説明する。まず、図１には記載されていないが、被検査基板９の搬送手段により半導体ウエハは試料交換室へロードされる。そこでこの被検査基板９は試料ホルダに搭載され、保持固定された後に真空排気され、試料交換室がある程度の真空度に達したら検査のための検査室２に移載される。検査室２では、試料台３０、Ｘステージ３１、Ｙステージ３２、回転ステージ３３の上に試料ホルダごと載せられ、保持固定される。セットされた被検査基板９は、予め登録された所定の検査条件に基づきＸ−Ｙステージ３１、３２のＸおよびＹ方向の移動により光学顕微鏡部４の下の所定の第一の座標に配置され、モニタ５０により被検査基板９上に形成された回路パターンの光学顕微鏡画像が観察され、位置回転補正用に予め記憶された同じ位置の同等の回路パターン画像と比較され、第一の座標の位置補正値が算出される。次に第一の座標から一定距離離れ第一の座標と同等の回路パターンが存在する第二の座標に移動し、同様に光学顕微鏡画像が観察され、位置回転補正用に記憶された回路パターン画像と比較され、第二の座標の位置補正値および第一の座標に対する回転ずれ量が算出される。この算出された回転ずれ量分、回転ステージ３３は回転し、その回転量を補正する。なお、本実施例では回転ステージ３３の回転により回転ずれ量を補正しているが、回転ステージ３３無しで、算出された回転ずれの量に基づき電子線の走査偏向量を補正する方法でも補正できる。この光学顕微鏡画像観察においては、光学顕微鏡画像のみならず電子線画像でも観察可能な回路パターンが選定される。また、今後の位置補正のために、第一の座標、光学顕微鏡画像観察による第一の回路パターンの位置ずれ量、第二の座標、光学顕微鏡画像観察による第二の回路パターンの位置ずれ量が記憶され、制御部６に転送される。
【００３６】
さらに、光学顕微鏡による画像が用いられて、被検査基板９上に形成された回路パターンが観察され、被検査基板９上の回路パターンのチップの位置やチップ間の距離、あるいはメモリセルのような繰り返しパターンの繰り返しピッチ等が予め測定され、制御部６に測定値が入力される。また、被検査基板９上における被検査チップおよびチップ内の被検査領域が光学顕微鏡の画像から設定され、上記と同様に制御部６に入力される。光学顕微鏡の画像は、比較的低い倍率によって観察が可能であり、また、被検査基板９の表面が例えばシリコン酸化膜等により覆われている場合には下地まで透過して観察可能であるので、チップの配列やチップ内の回路パターンのレイアイトを簡便に観察することができ、検査領域の設定を容易にできるためである。
【００３７】
以上のようにして光学顕微鏡部４による所定の補正作業や検査領域設定等の準備作業が完了すると、Ｘステージ３１およびＹステージ３２の移動により、被検査基板９が電子光学系３の下に移動される。被検査基板９が電子光学系３の下に配置されると、上記光学顕微鏡部４により実施された補正作業や検査領域の設定と同様の作業を電子線画像により実施する。この際の電子線画像の取得は、次の方法でなされる。上記光学顕微鏡画像による位置合せにおいて記憶され補正された座標値に基づき、光学顕微鏡部４で観察されたものと同じ回路パターンに、一次電子線１９が走査信号発生器４４によりＸＹ方向に二次元に走査されて照射される。この電子線の二次元走査により、被観察部位から発生する二次電子５１が上記の二次電子検出のための各部の構成および作用によって検出されることにより、電子線画像が取得される。既に光学顕微鏡画像により簡便な検査位置確認や位置合せ、および位置調整が実施され、且つ回転補正も予め実施されているため、光学画像に比べ分解能が高く高倍率で高精度に位置合せや位置補正、回転補正を実施することができる。なお、一次電子線１９を被検査試料９に照射すると、その箇所が帯電する。検査の際にその帯電の影響を避けるために、上記位置回転補正あるいは検査領域設定等の検査前準備作業において一次電子線１９を照射する回路パターンは予め被検査領域外に存在する回路パターンを選択するか、あるいは被検査チップ以外のチップにおける同等の回路パターンを制御部６から自動的に選択できるようにしておく。これにより、検査時に上記検査前準備作業により一次電子線１９を照射した影響が検査画像に及ぶことはない。
【００３８】
次に、検査が実施される。検査時に被検査基板９に照射する一次電子線１９の条件は、以下の方法にて求めた。まず、一般に電子線画像におけるＳＮ比は、試料に照射する電子線の単位画素あたりの照射電子数Ｓの平方根と相関がある。画像同士を比較検査する場合には、電子線画像のＳＮ比は正常部と欠陥部の信号量を検知できる値である必要があり、最低ＳＮ比は１０以上が必要であり、好ましくは５０以上が必要である。前述のように、電子線画像のＳＮ比は、試料に照射する電子線の単位画素あたりの照射電子数Ｓの平方根と相関があるため、ＳＮ比１０を得るためには単一画素あたり少なくとも１００個以上の電子が必要となり、ＳＮ比５０を得るためには少なくとも２５００個以上の電子が照射されなくてはならない。
【００３９】
また、この回路パターン検査方法を適用するねらいは、前述の通り光学式パターン検査方法では検出が不可能な微小の欠陥を検知することであり、すなわち微小な画素における画像間の差を認識する必要があった。これを達成するために、本実施例では画素サイズを０.１μｍとした。従って、最低限必要とされる単一画素あたりの電子数と上記画素サイズから、必要とされる単位面積あたりの電子線照射量は０.１６μＣ／ｃｍ２になり、好ましくは４μＣ／ｃｍ２となる。この電子照射量を通常のＳＥＭの電子線電流(数ｐＡから数百ｐＡ程度)により得ようとすると、例えば２０ｐＡの電子線電流によって１ｃｍ２の領域に０.１６μＣ／ｃｍ２の電子を照射するには８０００秒を要し、さらに４μＣ／ｃｍ２の電子を照射するには２０万秒を要する。しかしながら、回路パターンの検査、例えば半導体ウエハの検査において要求される検査速度は６００ｓ／ｃｍ２以下、好ましくは３００ｓ／ｃｍ２以下であり、これよりも検査時間が長くなると半導体製造においては検査の実用性がきわめて低くなる。したがって、これらの条件を満たし、実用的な検査時間で必要な電子線を試料に照射するためには、電子線電流を最低でも２７０ｐＡ（１.６μＣ／ｃｍ２、６００ｓ／ｃｍ２）以上、好ましくは１３ｎＡ（４μＣ／ｃｍ２、３００ｓ／ｃｍ２）以上に設定する必要がある。そこで、本実施例の回路パターンの検査方法では、１３ｎＡ以上の大電流電子線を用いて一回の走査により電子線画像を形成することにした。
【００４０】
そして、通常のＳＥＭに比べ約１００倍以上の大電流（２７０ｎＡ以上、好ましくは１３ｎＡ以上）の電子線を用いてただ一回の走査によって電子線画像を形成することは、検査速度の点から必要とされるだけでなく、以下に述べる理由により、下地膜あるいは表面パターンが絶縁材料により形成された回路パターンを検査するのに必要である。
【００４１】
絶縁材料を有する回路パターンの電子線画像を通常のＳＥＭにより取得すると、帯電の影響により実際の形状とは異なる電子線画像が得られたり、視野倍率によりコントラストがまったく異なることが多い。これは、微弱な電子線電流（数ｐＡから数百ｐＡ）を局所的に繰り返し走査することにより、あるいは視野倍率を変える際に焦点や非点補正のために画像形成に必要な電子線量以上に電子線を局所的に走査することにより、電子線照射量がある一ヶ所に集中して照射され、その部分の帯電が不均等になるためである。その結果、絶縁材料で形成されたパターンの電子線画像の品質は、視野により全く異なってしまうので、このような画像は電子線画像を比較する検査には適用できない。従って、絶縁材料を有する回路パターンについても導電性の材料の回路パターンと同様に検査できるようにするために、通常のＳＥＭに比べ約１００倍以上の大電流電子線を用いて一回の走査により電子線画像を形成することとした。すなわち、本実施例では、単位面積あたり、および単位時間あたりの試料への電子線照射量が一定であって、比較検査を行うのに足る画質を形成するために必要な電子線量により、しかも、半導体ウエハ等の検査方法の実用性に適した走査速度により、電子線を一回走査することで電子線画像を取得することとした。そして、上記のように通常のＳＥＭに比べ約１００倍以上の大電流電子線を用いて一回の走査により絶縁材料を有する回路パターンの電子線画像を取得したところ、一視野内の電子線画像を構成する各種回路パターンの構成材料や構造に依存して帯電量や画像のコントラストがそれぞれ異なること、同種の材料の同等のパターン同士では同様な画像コントラストが得られることを確認した。なお、大電流電子線による走査は本実施例では一回のみとしているが、実質的に前述の作用が実現される範囲で数回の場合もあり得る。
【００４２】
次に、電子線画像のコントラストに影響する照射条件について述べる。電子線画像のコントラストは、試料に照射した電子線により発生し検出される二次電子の量により形成され、例えば材料等の相違により二次電子の発生量が異なることにより明るさの差となる。図３（ａ）と図３（ｂ）は、電子線照射条件のコントラストへの影響を示すグラフであり、図３（ａ）は照射条件が適切な場合を示し図３（ｂ）は照射条件が不適切な場合を示している。また、縦軸は画像の明るさと相関が大である帯電の程度、横軸には電子線の照射時間である。実線Ａは、試料にホトレジストを用いた場合、点線Ｂは試料に配線材料を用いた場合である。
【００４３】
図３（ａ）より、照射時間が少ない時間領域Ｃでは各材料の明るさ変動が少なく、照射時間が比較的多くなってくる時間領域Ｄだと照射時間による明るさの変化が大きくなり、最終的に照射時間が多い時間領域Ｅでは再び照射時間による明るさ変動が少なくなる。また、図３（ｂ）より、照射条件が適切でない場合には、照射時間が少ない時間領域Ｃにおいても、照射時間に対する明るさ変動が大きく、安定した画像を得るのが困難である。従って、高速に且つ安定した電子線画像を取得するためには図３（ａ）の照射条件にて画像を取得することが重要である。
【００４４】
上記電子線の試料への照射条件としては、単位面積あたりの電子線の照射量、電子線電流値、電子線の走査速度、試料に照射する電子線の照射エネルギーが挙げられる。そのため、これらパラメータは回路パターンの形状や材料毎にその最適値を求める必要がある。そのためには、試料に照射する電子線の照射エネルギーを自由に調整制御する必要がある。そのため、前述のように本実施例では試料である被検査基板９にリターディング電源３６により一次電子を減速するための負の電圧を印加し、この電圧を調整することにより一次電子線１９の照射エネルギーを適宜調整できるように構成している。これにより、電子銃１０に印加する加速電圧を変化させる場合には一次電子線１９の軸変化が発生し各種調整が必要になるのに対し、本実施例ではそのような調整を行わずに同様の効果を得ることができる。
【００４５】
次に、検査を行うための電子線画像を形成する一次電子線１９の走査方法について述べる。通常のＳＥＭでは、ステージが静止した状態で電子線を二次元に走査し、ある領域の画像を形成する。この方法によると、広領域をくまなく検査する場合には、画像取得領域毎に、静止して電子線を走査する時間の他に、移動時間としてステージの加速・減速・位置整定を加算した時間がかかる。そのため、検査時間全体では長時間を要してしまう。そのため、本発明では、ステージを一方向に連続的に定速で移動しながら、電子線をステージ移動方向と直交または交叉する向きに高速に一方向に走査することにより、被検査領域の画像を取得する検査方法を用いた。これにより、所定距離の一走査幅分の電子線取得時間は、所定距離をステージが移動する時間のみとなる。
【００４６】
図４（ａ）には、上記方法によりＹステージ３２がＹ方向に連続して定速移動している際に一次電子線１９が走査する方法の一例を示している。一次電子線１９を走査信号発生器４４により走査する際に、実線で示した一方向のみ電子線を試料である被検査基板９に照射し、破線で示した電子線の振り戻しの間は被検査基板９に一次電子線１９が照射されないようにブランキングすることにより、被検査基板９上に空間的、時間的に均一に電子線を照射することができる。ブランキングは、ブランキング偏向器１３により一次電子線１９を偏向して、絞り１４を通過しないようにすることにより実施される。
【００４７】
図４（ｂ）には、別の走査方法の一例として、一次電子線１９が等速度で往復走査する方法を示している。一次電子線１９が一端から他端まで等速度で走査されると、Ｘステージ３１、Ｙステージ３２が一ピッチ送られ、電子線が反対の向きに元の端まで等速度で走査される。この方法の場合には、電子線の振り戻し時間を省略することができる。
【００４８】
なお、電子線が照射されている領域または位置は、Ｘステージ３１、Ｙステージ３２に設置された位置モニタ測長器３４の測定データが時々刻々と制御部６に転送されることにより、詳細に把握される。本実施例ではレーザ干渉計を採用している。同様に、一次電子線１９が照射されている領域あるいは位置の高さの変動は、被検査基板高さ測定器３５の測定データが時々刻々と制御部６に転送されることにより詳細に把握される。これらのデータに基づき、電子線の照射位置や焦点位置のずれを演算し、補正制御回路４３によりこれらの位置ずれを自動的に補正する。従って、高精度で精密な電子線の操作方法が確保される。
【００４９】
以上の一次電子線１９の走査方法により、試料である被検査基板９の全面あるいは予め設定した検査領域に電子線が照射され、前述した原理により二次電子５１が発生し、前述した方法により二次電子５１、５２が検出される。前述の各部の構成およびその作用により、良質の画像を得ることができる。例えば、前述の構成および方法で反射板１７に照射することにより約２０倍の二次電子増倍効果を得ることができるとともに、従来の方法よりも一次電子線への収差の影響を抑制することができる。また、同様の構成でＥｘＢ偏向器にかける電磁界を調節することにより、被検査基板９表面から発生した反射電子を二次電子と同様に反射板１７に照射して得られた第二の二次電子５２を検出することも容易に行える。また、ＥｘＢ偏向器１８の電界および磁界を、試料に印加する負の高電圧に連動して調整制御することで、試料毎に異なる照射条件においても二次電子を効率良く検出できる。また、二次電子検出器２０を用いて二次電子を検出し、検出された画像信号を検出直後にデジタル化してから光伝送する方法により、各種変換・伝送において発生するノイズの影響を小さくし、ＳＮ比の高い画像信号データを得ることができる。検出した信号から電子線画像を形成する過程においては、画像処理部５が制御部６から指定された電子線照射位置の所望の画素に、対応した時間毎の検出信号を、その信号レベルに応じた明るさ階調値として第一の記憶部４６または第二画像記憶部４７に逐次記憶させる。電子線照射位置と、検出時間で対応づけられた二次電子量が対応されることにより、試料回路パターンの電子線画像が二次元的に形成される。このようにして、高精度でＳＮ比の高い良質な電子線画像を取得できるようになった。
【００５０】
画像処理部５へ画像信号が転送されると、第一の領域の電子線画像が第一記憶部４６に記憶される。演算部４８は、この記憶された画像信号をもう一方の記憶部の画像信号との位置合せ、信号レベルの規格化、ノイズ信号を除去するための各種画像処理を施す。続いて、第二の領域の電子線画像が第二画像記憶部４７に記憶され、同様の演算処理を施されながら、第二の領域の電子線画像と第一の電子線画像の同一の回路パターンおよび場所の画像信号を比較演算する。欠陥判定部４９は、演算部４８にて比較演算された差画像信号の絶対値を所定のしきい値と比較し、所定のしきい値よりも差画像信号レベルが大きい場合にその画素を欠陥候補と判定し、モニタ５０にその位置や欠陥数等を表示する。次いで、第三に領域の電子線画像が第一記憶部４６に記憶され、同様の演算を施されながら先に第二画像記憶部４７に記憶された第二の領域の電子線画像と比較演算され、欠陥判定される。以降、この動作が繰り返されることにより、すべての検査領域について画像処理が実行されていく。
【００５１】
前述の検査方法により、高精度で良質な電子線画像を取得し比較検査することにより、微細な回路パターン上に発生した微小な欠陥を、実用性に則した検査時間で検出することができる。また、電子線を用いて画像を取得することにより、光学式パターン検査方法では光が透過してしまい検査できなかったシリコン酸化膜やレジスト膜で形成されたパターンやこれらの材料の異物・欠陥が検査できるようになる。さらに、回路パターンを形成している材料が絶縁物の場合にも安定して検査を実施することができる。
【００５２】
次に、この回路パターン検査装置１および方法を用いて半導体ウエハを検査した適用例について述べる。図５は半導体装置の製造プロセスを示している。図５に示すように、半導体装置は多数のパターン形成工程を繰り返している。パターン形成工程は、大まかに、成膜・感光レジスト塗布・感光・現像・エッチング・レジスト除去・洗浄の各ステップにより構成されている。この各ステップにおいて加工のための製造条件が最適化されていないと基板上に形成する半導体装置の回路パターンが正常に形成されない。図６（ａ）および図６（ｂ）に製造過程における半導体ウエハ上に形成された回路パターンの概略を示す。図６（ａ）は正常に加工された回路パターン、図６（ｂ）は加工不良が発生したパターンを示す。例えば図５の成膜過程で異常が発生するとパーティクルが発生し、半導体ウエハ表面に付着し、図６（ｂ）中の孤立欠陥等になる。また、感光時に感光のための露光装置の焦点や露光時間等の条件が最適でないと、レジストの照射する光の量や強さが多すぎる箇所や足りない箇所が発生し、図６（ｂ）中のショートや断線、パターン細りとなる。感光時のマスク・レチクルに欠陥があると、感光単位であるショット毎に同一箇所に同様のパターン形状異常が発生する。またエッチング量が最適化されていない場合およびエッチング途中に生成された薄膜やパーティクルにより、ショートや突起、孤立欠陥、開口不良等が発生する。洗浄時には、洗浄層の汚れや剥離した膜や異物の再付着により微小なパーティクルが発生し、乾燥時の水切れ条件により表面に酸化膜の厚さむらを発生し易い。
【００５３】
従って、実施例１の回路パターン検査方法および装置１を半導体装置の製造プロセスに適用することにより、異常の発生を高精度且つ早期に検知することができ、当該工程に異常対策処置を講ずることができ、これらの不良が発生しないよう加工条件を最適化することができるようになる。例えば、現像工程後に回路パターン検査工程が実施されて、ホトレジストパターンの欠陥や断線が検出された場合には、感光工程の露光装置の露光条件や焦点条件が最適でないという事態が推定され、焦点条件あるいは露光量の調整等によってこれらの条件が即座に改善される。また、これらの欠陥が各ショット間で共通して発生しているか否かを欠陥分布から調べることにより、パターン形成に用いられているホトマスク・レチクルの欠陥が推定され、ホトマスク・レチクルの検査や交換がいち早く実施される。その他の工程についても同様であり、本発明の回路パターンの検査方法および装置を適用し、検査工程を実施することにより、各種欠陥が検出され、検出された欠陥の内容によって各製造工程の異常の原因が推定される。
【００５４】
このように半導体装置の製造過程において回路パターン検査方法および装置１をインラインで実施することにより、各種製造条件の変動や異常発生を検査実時間内に検知することができるため、多量の不良発生を未然に防ぐことができる。また、回路パターンの検査方法および装置を適用し、検出された欠陥の程度や発生頻度等から当該半導体装置全体の良品取得率を予測することができ、半導体装置の生産性を高めることができるようになる。
【００５５】
図７は、セル情報画面図である。図は、セル情報定義画面である。アクション／処理内容は次の通りである。

Figure 0003896996
【００５６】
Figure 0003896996
【００５７】
Figure 0003896996
【００５８】
Figure 0003896996
【００５９】
セル領域設定（定義）について更に詳述する。
前述のようにアライメント設定画面が「設定」ボタンにより設定されるとセル情報定義画面に基づいてセル情報の設定を行う。
【００６０】
図８は、セル情報の設定に使用するチップ内マップ画面を表わす。セル情報の画面では、チップ内に配列されているセル領域を、画像で指定しながら設定していく。さらに、セル領域内のセルピッチを入力する。
【００６１】
基本操作について説明する。
（ｉ）ウエハマップ上に表示されている画面から、セル領域を設定するチップをクリックで選択する。次にチップボタン１０９をクリックして、選択したチップ内マップ１０１の画面に切替える。または、設定対象のチップをダブルクリックし、画面をチップ内にマップの表示に切替える。
（ii）チップ内マップ１０１には、設定されたセル領域が、スーパーインポーズ画面１１０に対応する位置に表示されていく。ウエハを移動するには、ジョイスティックを使用するか、移動モード１１１に切替えて、チップ内マップ１０１をクリックすることで、該当位置に移動することができる。
（iii)セル情報画面で設定した内容を確認する場合、設定ボタン１０７をクリックする。それによって画面が検査領域に切替わる。
（iv）セル情報画面で設定した内容をすべて取り消す場合、キャンセルボタン１０８をクリックする。そうするとセル情報画面の初期状態に戻る。
【００６２】
図９に示すフローチャートは、作成ツール（図８の１０２）を使用してセル領域の情報作成方法を示す。
図において、「光顕」画像２０１で、使用するツールボタン「矩形」２０２、「矩形エリア」２０３、「矩形ライン」２０４のいずれかをクリックして領域を設定する点を入力２０４する。作成ツールの「領域確定」ボタンをクリックして、入力２０４した点の領域（図形）を確定２０５する。
【００６３】
作成ツールの「トレース」ボタン（５）をクリックし、確定２０４した領域の点を「ＳＥＭ高倍」画像２０７で再入力し、トレース２０６を行う。これによって各点の入力２０８を行う。「領域確定」ボタンをクリックしてスレースで入力した点の領域（図形）を確定２０９する。
次のセル領域の作成について判断し２１０、作成する場合（ＹＥＳ）は、再度各点の入力２０４から行う。領域作成の次の処理に進む場合（ＮＯ）は、セルピッチ入力２１１を行う。
【００６４】
図１０は、工程ファイルを増加させる方法を示す。
図において、新たな検査要求が新規品種２２１であるかを判定し、新規品種である場合（ＹＥＳ）には品種パラメータを表示２２２し、新規工程２２３のファイルを作成する。新規品種でない場合（ＮＯ）には新規工程２２４であるかを判定し、新規工程である場合（ＹＥＳ）には設定済のパラメータを表示２２５し、パラメータ変更すなわち修正２２６を行う。これにより新規工程ファイル２２７を作成する。新規工程でない場合（ＮＯ）には設定パラメータを表示２２８する。
【００６５】
このようにして設定されたパラメータに基づき、実際の検査領域の設定２２９を行う。
２２５で設定済パラメータを表示し、これを２２６で修正を加えることによって、すなわち改めて工程を作成しなくても単なる修正によって新たな工程ファイルを作成することができる。
【００６６】
図１１は、検査領域の表示ならびに設定について説明するフローチャートである。
図において、新たな検査要求が新規品種２３１であるかを判定し、新規品種である場合（ＹＥＳ）にはデフォルトの領域を表示２３２する。新規品種でない場合（ＮＯ）には新規工程２３４であるかを判定し、新規工程である場合(ＹＥＳ)には既存の工程と同じ検査領域を表示２３５する。新規工程でない場合（ＮＯ）には設定した検査領域を表示２３６する。表示された領域を修正２３７する。ついで、実際の検査領域を設定２３８する。
設定されるセル領域から任意に検査領域を設定することができる。このことによって両画面は独立したものとなって柔軟な対応を可能とする。
【００６７】
作成ツールの使用方法について説明する。
図７および図８において、作成ツール１０２は、「光顕」画像からマウスでセル領域をトレースして領域の情報を作成するものである。作成ツールでは、画像上でクリックされた座標と、ウエハの現在位置から実際の座標を算出する。また作成ツールの「矩形」「矩形ライン」「矩形エリア」のボタンは、スーパーインポーズ画面から点を入力してセル領域を設定する。以下にこれらのボタン操作によるセル領域の設定について説明する。
【００６８】
（ａ）矩形
図１２において、セル領域を示す矩形の対角の２点を入力する。
左上点Ｐ１を入力し、右下点Ｐ２を入力することによってセル領域を確定することができる。
（ｂ）矩形ライン
図１３において、矩形ラインは領域を１列に複数固定で設定・入力される。
最初の領域左上点Ｐ１を入力し、最初の領域右下点Ｐ２を入力し、かつ次の領域左上点Ｐ３を入力し、最後の領域左上点Ｐ４を入力することによって矩形ライン領域を確定することができる。
（ｃ）矩形エリア
図１４において、矩形エリアは領域を行う列とで設定・入力される。
最初の領域左上点Ｐ１を入力し、最初の領域右下点Ｐ２を入力し；次行の領域左上点Ｐ３を入力し、最終行の領域左上点Ｐ４を入力し；かつ次列の領域左上点Ｐ５を入力し、最終列の領域左上点Ｐ６を入力することによって矩形エリア領域を確定することができる。
（ｄ）領域確定
領域確定ボタンをクリックして、作成した図形を確定する。確定前であれば操作取消ボタン１０４を１回クリックする毎に、入力した座標を元に戻すことができる。
【００６９】
（ｅ）トレース
トレースは、「光顕」画像で入力したセル領域データを「ＳＥＭ低倍」または「ＳＥＭ高倍」で再入力することで精度を上げたデータを作成する機能である。トレースボタン１０３をクリックすると自動的にＳＥＭ画像に切替わり、前に「光顕」画像で入力し、領域確定したデータの最初の入力座標点に移動する。ガイダンスに従って、再度座標を入力する。すべての座標点の再入力が完了したら、領域確定ボタンをクリックする。領域確定ボタンを押す前であれば操作取消ボタン１０４をクリックすることにより、クリックした回数分トレース座標で前に戻ることができる。
（ｆ）操作取消し
領域確定ボタンで図形の確定を行う前であれば、操作取消ボタン１０４をクリックすることにより、クリックした回数分だけ入力した座標を前に戻ることができる。
（ｇ）削除
チップ内マップ表示状態で、オブジェクト選択に切替えるものである。マップ内の図形をマウスで選択し（図形の枠が赤に変化する。）、削除ボタン１０５をクリックすることにより、図形を削除することができる。
【００７０】
（ｈ）オプション
将来の拡張用ボタンである。
（ｉ）セルピッチ入力
セルピッチの入力をする前に、「光顕」画像でセルピッチを入力するための位置に移動する。ついで、セルピッチ入力ボタン１０６をクリックする。「光顕」画像であれば自動的に「ＳＥＭ高倍」画像に切替わる。セルの位置を画像から入力する。
（ｊ）設定
セル情報画面で設定した内容を確定する場合、設定ボタン１０７をクリックする画面が検査領域に切替わる。
（ｋ）キャンセル
セル情報画面で設定した内容をすべて取り消す場合、キャンセルボタン１０８をクリックする。セル情報画面の初期状態に戻る。
【００７１】
（ｌ）その他のセル領域の設定手段
複写、削除、移動、トレース機能や使用した後戻りによる設定ができる機能を設けることができる。セル領域のグループ化を図り（グループ化機能）、グループ化されたセル領域の複写、削除、移動設定ができる機能を設けることができる。行あるいは列あるいはこれらの組み合せのセル領域をミラー反転により対象的に設定する機能を設けることができる。よってセル領域の具体的設定手段は次のようになる。
（ア）矩形、矩形ライン、矩形エリア、ミラー反転設定
（イ）複写、削除、移動、トレース機能を使用した後戻りによる設定
（ウ）セル領域のグループ化機能による複写、削除、移動設定
（ア）（イ）（ウ）に表示する個々の１つまたは２つ以上の設定項目を選択し、それらについてセル領域を作成することは任意である。また、（ア）（イ）（ウ）のいずれかを選択することもできる。
このようなセル領域の設定は「ＳＥＭ」画像によるばかりでなく「光顕」画像あるいはレーザ光画像についても適用できることは勿論である。
【００７２】
図１５は、最終試し検査（１）画面図である。この図は、試し検査用チップ設定画面である。
作成したレシピを基に、実際の検査と同じ処理を行ってレシピデータを確認するものである。
（１）検査チップ設定
必要であれば、検査対象とするチップを再設定する。ここで設定した検査チップレシピは試し検査専用に一時的に作成されるもので、正式な検査対象チップとは成らない。
【００７３】
（２）最終試し検査
検査開始ボタン１１２を押す事で、実行が開始される。検査と欠陥確認が完了すると、この画面に戻って来る。
アクション／処理および処理内容は次の通りである。
Figure 0003896996
【００７４】
図１６は欠陥確認画面図である。
ウエハマップ１１３上でマウスにより該当する欠陥位置を指定するか、欠陥ＩＤフィールド１１７からＩＤを指定すると、左下に該当する欠陥の情報が表示される。この状態で右側のスーパーインポーズ画面１１８に欠陥の画像が表示される。
ウエハマップ１１３と欠陥ＩＤフィールド１１７は連動しており、マップ上で指定されれば、欠陥ＩＤフィールド１１７の該当するＩＤが表示され、欠陥ＩＤフィールド１１７を入力すればマップ上の該当する位置がマーキングされる。
該当する欠陥の分類がわかればこのフィールドに入力する。
【００７５】
図１７は、ウエハマップ１１３についての拡大機能および表示欠陥のナビゲード機能を示す。図において、拡大／縮少ボタン１１９をクリックすることによってチップおよびチップ内を任意に拡大することができる。これによってマップに表示される欠陥位置を重なりなく表示することができる。
ナビボタン１２０をクリックすることによってナビゲート線１２１の先端を欠陥位置に位置させることができる。色変化による欠陥位置表示に加えることによって、現在表示している欠陥位置を更に強調することができる。また、右側のスーパーインポーズ画面１１０に表示されるＳＥＭ画像の表示を待つことなくウエハマップ１１３上における欠陥情報を次々に見ることができ、迅速な欠陥情報が得られる。
【００７６】
また、ウエハマップ１１３の表示画面および右側のスーパーインポーズ画面１１０のＳＥＭ画像表示画面上にスケール１２２、１２３を表示することができる。これによってマップ拡大に伴った場合のスケール表示ならびにＳＥＭ画像についてのスケール表示が可能になって、欠陥の大きさがよく確実に把握することができる。
チップ数はチップボタン１２４によって見ることができる。
【００７７】
ウエハ外観検査装置の検査方法における画像比較について以下説明する。
本装置では、隣接する同一パターンや隣接するチップの同一箇所を画像比較することで欠陥を検出する。この理由は、半導体はほとんど繰り返しパターンの組み合せで形成されているためこの方法が最も効率が良いからである。例えばメモリではセルと呼ばれる数μｍピッチの繰り返しパターンが無数に存在するメモリセルと呼ばれる部分が大きな割合を占める。したがって繰り返し画面を比較することで欠陥が容易に発見できる。このメモリセルの周囲に存在する周辺回路も同一パターンの繰り返しであり同様に繰り返し画面を比較すればよい。さらにウエハ上には多数の同一チップが形成されており隣接するチップの同一箇所を比較することも可能である。
【００７８】
以上述べたように、本発明の実施例では、チップ検査、ウエハ抜き取り頻度検査を画面を見ながら迅速に行うことができ、製品全体に及ぶ欠陥あるいは特定領域における欠陥を迅速に検知することができ、プロセス条件の変動を確実に検知し、プロセスにフィードバックすると同時に差工数や払い出し予算の調整にフィードバックすることができる。
【００７９】
また、微細パターン形成
工程／レジスト現像後、微細パターン
形成工程／エッチング後、穴パターン
形成工程、洗浄後の検査欠陥を画面表示によって迅速に検知することができる。
【００８０】
本検査を基板製品プロセスへ適用することにより、上記従来技術では検出し得なかった欠陥、すなわち製品装置や条件等の異常を画面形成表示手段によって形成された画面を参照することによって早期に且つ高精度に発見することができるため、基板製造プロセスにいち早く異常対策処理を溝ずることができ、その結果半導体装置その他の基板の不良率を低減し生産性を高めることができる。また、上記検査を適用することにより、異常発生をいち早く検知することができるので、多量の不良発生を未然に防止することができ、さらにその結果、不良の発生そのものを低減させることができるので、半導体装置等の信頼性を高めることができ、新製品等の開発効率が向上し、且つ製造コストが削減できる。
【００８１】
【発明の効果】
本発明によれば、ウエハ外観検査装置の断面機能を改良し、実用的に使い勝手のよい回路パターンの検査装置および検査方法を提供することが可能となる。
【図面の簡単な説明】
【図１】回路パターン検査装置の装置構成を示す図。
【図２】電子光学系と二次電子検出部の主要部構成を示す図。
【図３】電子線照射条件のコントラストへの影響を説明する図。
【図４】電子線の走査方法を説明する図。
【図５】半導体装置製造プロセスフローを説明する図。
【図６】半導体装置回路パターンと欠陥内容を説明する図。
【図７】レシピ作成ＧＵＩコマンドレベル機能仕様画面図。
【図８】レシピ作成ＧＵＩコマンドレベル機能仕様画面図。
【図９】フローチャート。
【図１０】フローチャート。
【図１１】フローチャート。
【図１２】セル領域設定説明図。
【図１３】セル領域設定説明図。
【図１４】セル領域設定説明図。
【図１５】レシピ作成ＧＵＩコマンドレベル機能仕様画面図。
【図１６】欠陥確認モニタＧＵＩの機能仕様画面図。
【図１７】欠陥確認モニタＧＵＩの機能仕様画面図。
【符号の説明】
１…回路パターン検査装置、２…検査室、３…電子光学系、４…光学顕微鏡部、５…画像処理部、６…制御部、７…二次電子検出部、８…試料室、９…被検査基板、１０…電子銃、１１…引き出し電極、１２…コンデンサレンズ、１３…ブランキング偏向器、１４…絞り、１５…走査偏向器、１６…対物レンズ、１７…反射板、１８…ＥｘＢ偏向器、１９…一次電子線、２０…二次電子検出器、２１…プリアンプ、２２…ＡＤ変換機、２３…光変換手段、２４…光伝送手段、２５…電気変換手段、２６…高圧電源、２７…プリアンプ駆動電源、２８…ＡＤ変換器駆動電源、２９…逆バイアス電源、３０…試料台、３１…Ｘステージ、３２…Ｙステージ、３３…回転ステージ、３４…位置モニタ測長器、３５…被検査基板高さ測定器、３６…リターディング電源、４０…白色光源、４１…光学レンズ、４２…ＣＣＤカメラ、４３…補正制御回路、４４…走査信号発生器、４５…対物レンズ電源、４６…第一記憶部、４７…第二画像記憶部、４８…演算部、４９…欠陥判定部、５０…モニタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method and an apparatus for manufacturing a substrate having a fine circuit pattern such as a semiconductor device or a liquid crystal, and more particularly to a pattern inspection technique for a semiconductor device or a photomask. It is related with the technology which carries out comparative inspection using.
[0002]
[Prior art]
A semiconductor wafer inspection will be described as an example.
A semiconductor device is manufactured by repeating a process of transferring a pattern formed on a photomask on a semiconductor wafer by lithography and etching. In the manufacturing process of a semiconductor device, the quality of lithography processing, etching processing, and other conditions, and the occurrence of foreign matter greatly affect the yield of the semiconductor device. Therefore, in order to detect abnormalities and defects early or in advance, the semiconductor in the manufacturing process A method for inspecting a pattern on a wafer has been conventionally performed.
[0003]
As a method for inspecting defects present in patterns on a semiconductor wafer, a defect inspection apparatus that irradiates a semiconductor wafer with white light and compares the same kind of circuit patterns of a plurality of LSIs using an optical image has been put into practical use. The outline of the inspection method is described in “Monthly Semiconductor World” August 1995, pp. 96-99. Further, in the inspection method using an optical image, as described in JP-A-3-167456, an optically illuminated region on the substrate is imaged by a time delay integration sensor, and the image is input in advance. A method for detecting defects by comparing the design characteristics that are present, as well as monitoring image deterioration during image acquisition and correcting it during image detection as described in Japanese Patent Publication No. 6-58220. A method for performing a comparative inspection with an optical image is disclosed. When a semiconductor wafer in the manufacturing process is inspected by such an optical inspection method, residues and defects of a pattern having a silicon oxide film or a photosensitive photoresist material on the surface through which light is transmitted cannot be detected. Moreover, the etching residue which is below the resolution of the optical system and the non-opening defect of the minute conduction hole could not be detected. Furthermore, the defect generated at the step bottom of the wiring pattern could not be detected.
[0004]
As described above, defect detection by optical images has become difficult due to miniaturization of circuit patterns, complicated circuit pattern shapes, and diversification of materials, so electron beam images with higher resolution than optical images are used. A method for comparing and inspecting circuit patterns has been proposed. When a circuit pattern is comparatively inspected with an electron beam image, in order to obtain a practical inspection time, it is necessary to acquire an image much faster than observation with a scanning electron microscope (hereinafter abbreviated as SEM). There is. And it is necessary to ensure the resolution of the image acquired at high speed and the SN ratio of the image.
[0005]
As a pattern inspection system using electron beams, J. Vac. Sci. Tech. B, Vol.9, No.6, pp. 3005-3009 (1991), J. Vac. Sci. Tech. B, Vol. 10, No. 6, pp. 2804-2808 (1992), and JP-A-5-258703 and USP 5,502,306. Irradiate a conductive substrate (X-ray mask, etc.) with an electron beam having an electron beam current 100 times or more (10 nA or more) of SEM, and detect any secondary electrons, reflected electrons, or transmitted electrons generated. A method of automatically detecting a defect by comparing and inspecting an image formed from the signal is disclosed.
[0006]
As a method for inspecting or observing a circuit board having an insulator with an electron beam, Japanese Patent Application Laid-Open No. 59-155591 and “Electron, Ion Beam Handbook” (Nikkan Kogyo Shimbun) pp 622-623 have the effect of charging. In order to reduce this, a method of acquiring a stable image by low-acceleration electron beam irradiation of 2 keV or less is disclosed. Further, Japanese Patent Laid-Open No. 2-15546 discloses a method of irradiating ions from the back of a semiconductor substrate, and Japanese Patent Laid-Open No. 6-338280 discloses that the surface of the semiconductor substrate is irradiated with light, thereby canceling the charge on the insulator. A method is disclosed.
[0007]
Also, with a high current and low acceleration electron beam, it is difficult to obtain a high resolution image due to the space charge effect. As a method for solving this problem, Japanese Patent Application Laid-Open No. 5-258703 discloses a high resolution just before the sample. A method is disclosed in which an accelerated electron beam is decelerated and irradiated on a sample as a substantially low accelerated electron beam.
[0008]
As a method for acquiring an electron beam image at a high speed, a method of continuously irradiating an electron beam onto a semiconductor wafer on a sample stage while continuously moving the sample stage is disclosed in Japanese Patent Laid-Open Nos. 59-160948 and 5- This is disclosed in Japanese Patent No. 258703. In addition, as a secondary electron detection device that has been used in the conventional SEM, a configuration using a scintillator (aluminum-deposited phosphor), a light guide, and a photomultiplier tube is used. Since light emission by the phosphor is detected, the frequency response is poor and it is inappropriate for forming an electron beam image at high speed. In order to solve this problem, Japanese Patent Laid-Open No. 5-258703 discloses a detection means using a semiconductor detector as a detection device for detecting a high-frequency secondary electron signal.
[0009]
[Problems to be solved by the invention]
In the conventional apparatus, the screen function of the wafer appearance inspection apparatus has not been fully utilized. Therefore, the wafer appearance inspection is not always easily performed, and the usability is bad.
The present invention has been made in view of the above points, and an object of the present invention is to provide an easy-to-use circuit pattern inspection apparatus and inspection method by improving the screen function of a wafer appearance inspection apparatus. In particular, it is an object of the present invention to provide a circuit pattern inspection apparatus and inspection method that can be used quickly and easily in setting cell areas.
[0010]
The patterned wafer inspection apparatus using the SEM has the following problems. Since the material constituting the pattern to be inspected needs to be a conductive material, the pattern formed by an insulating material such as a resist or a silicon oxide film on the wafer and the insulating material A pattern in which a formed portion and a portion formed of a conductive material are mixed cannot be put to practical use in an IC manufacturing method because it takes a very long time to form an electron beam image by SEM. In other words, when a pattern on the entire surface of a wafer is inspected by a patterned wafer inspection apparatus using an SEM, an extremely enormous amount of time is consumed, and during that time, production is stagnant. Therefore, a patterned wafer inspection method using an SEM can be put to practical use. Can not. If manufacturing proceeds during inspection, defects that occur randomly in the IC manufacturing process cannot be detected in advance, so the defect rate cannot be reduced, and ultimately contributes to improved productivity. I can't. In other words, by quickly and accurately detecting the occurrence of defects due to process condition fluctuations and device malfunctions in IC manufacturing methods, measures are fed back to process conditions, device conditions, management methods, etc. It cannot be reduced.
[0011]
According to the present invention, a fine structure that is optically difficult to detect and a pattern formed by an insulating material and a pattern formed by an insulating material and a conductive material are also inspected by SEM. It is to provide an inspection technique that can be used.
The present invention provides an inspection apparatus that can be put to practical use by using this inspection technique, a method and apparatus for manufacturing a semiconductor integrated circuit device that can inspect a patterned wafer and reflect the result in manufacturing conditions. It is to provide.
[0012]
In the conventional apparatus, since the screen function of the wafer appearance inspection apparatus has not been fully utilized, the wafer appearance inspection is not always easily performed practically, and the usability is poor.
The present invention has been made in view of this point, and provides a circuit pattern inspection apparatus and an inspection method that improve the sectional function of a wafer appearance inspection apparatus and is practically easy to use.
[0013]
[Means for Solving the Problems]
A defect image is stored for items such as a resist pattern, a CONT opening pattern, a post-etching fine pattern (diffusion system), and a post-etching fine pattern (wiring system), and these images are formed and displayed corresponding to the same screen. I made it. In the present invention, the cell area means one unit of an area to be inspected, and means a specific process area in a chip from the case of each chip on the wafer. It depends on the user's inspection request. In the present invention, each of the user inspection request areas is collectively referred to as a cell area and used.
[0014]
Specifically, the present invention provides the following apparatuses and methods.
The present invention relates to an irradiation means for irradiating a substrate surface on which a circuit pattern of a wafer is formed with light, a laser beam or a charged particle beam, a detection means for detecting a signal generated from the substrate by the irradiation, and a detection by the detection means. A storage means for imaging and storing the stored signal, a comparison means for comparing the stored image with an image formed from another identical circuit pattern, and a determination for determining a defect on the circuit pattern from the comparison result A circuit pattern inspection device comprising: a cell region setting unit; and a creation tool for setting the cell region is displayed together with a screen for displaying the in-chip map to display the cell region of the in-chip map. A circuit pattern inspection apparatus having a display device to be set is provided.
[0015]
The present invention further provides an apparatus for inspecting a circuit pattern in which the cell region is a region set by tracing and re-inputting data of a region input as an “optical microscope” image by an optical microscope with an SEM image.
The present invention further provides a circuit pattern inspection apparatus in which the cell area is an area set by tracing and re-inputting data of an area input with an optical microscope or an SEM low magnification image with an SEM high magnification image. To do.
[0016]
The present invention further includes a product file having a cell region default and a process file means attached to the product file, and the default region is displayed when a new product is displayed and the cell region that has been set when the process is displayed. Provided is an inspection device for a circuit pattern to be displayed as an inspection area.
The present invention further includes a product file having a cell area file and a process file means attached to the product file. When the parameters of the process file are displayed, the set parameters are displayed and the parameters are changed. A circuit pattern inspection apparatus having registration means for registering as a new process file is provided.
[0017]
The present invention relates to an irradiation means for irradiating a substrate surface on which a circuit pattern of a wafer is formed with light, a laser beam or a charged particle beam, a detection means for detecting a signal generated from the substrate by the irradiation, and a detection by the detection means. A storage means for imaging and storing the stored signal, a comparison means for comparing the stored image with an image formed from another identical circuit pattern, and a determination for determining a defect on the circuit pattern from the comparison result Circuit pattern inspection apparatus comprising: a chip group, a cell area, an electron beam irradiation condition, a calibration condition, an alignment condition, an inspection area, a sensitivity condition, and a file group means including a pass / fail judgment file; The product file is composed of matrix and cell area files, and the process file is composed of other files. Configure, provides a test device of the circuit pattern so as to set the parameters for each file as a structure having a step files subordinate to breed file.
The present invention further provides an apparatus for inspecting a circuit pattern, wherein the cell area file includes a number of cell areas, cell area coordinates, and a cell pitch file.
[0018]
The present invention relates to an irradiation means for irradiating a substrate surface on which a circuit pattern of a wafer is formed with light, a laser beam or a charged particle beam, a detection means for detecting a signal generated from the substrate by the irradiation, and a detection by the detection means. A storage means for imaging and storing the stored signal, a comparison means for comparing the stored image with an image formed from another identical circuit pattern, and a determination for determining a defect on the circuit pattern from the comparison result And a circuit pattern inspection apparatus including a navigation display means for displaying a navigation line for setting an inspection area at a defect position. .
The present invention further provides a circuit pattern inspection apparatus for displaying a color change of the defect position.
[0019]
The present invention relates to an irradiation means for irradiating a substrate surface on which a circuit pattern of a wafer is formed with light, a laser beam or a charged particle beam, a detection means for detecting a signal generated from the substrate by the irradiation, and a detection by the detection means. A storage means for imaging and storing the stored signal, a comparison means for comparing the stored image with an image formed from another identical circuit pattern, and a determination for determining a defect on the circuit pattern from the comparison result A circuit pattern inspection apparatus comprising: means for displaying an image of a defect at a designated defect position on a wafer map, and having enlargement / reduction display means for arbitrarily enlarging and reducing the wafer map A pattern inspection apparatus is provided.
[0020]
The present invention irradiates light, laser light or charged particle beam on the substrate surface on which the circuit pattern is formed, detects a signal generated from the substrate by irradiation, images the detected signal, stores it, and stores it In the circuit pattern inspection method for comparing an image with an image formed from a circuit pattern of another same circuit and discriminating a defect on the circuit pattern from the comparison result, the image is set for the cell region set by setting the cell region. When the inspection area is set from the set cell area, the cell area display screen and the inspection area display screen are displayed independently, and the inspection area is set from the cell area display screen. Provided is a circuit pattern inspection method for performing inspection.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an example of an inspection method and an apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings.
The configuration of the circuit pattern inspection apparatus 1 according to the embodiment is shown in FIG. The circuit pattern inspection apparatus 1 includes an inspection chamber 2 in which the chamber is evacuated, and a preliminary chamber (not shown in the present embodiment) for transporting the substrate 9 to be inspected into the inspection chamber 2. The chamber is configured so that it can be evacuated independently of the examination chamber 2. The circuit pattern inspection apparatus 1 includes a control unit 6 and an image processing unit 5 in addition to the inspection room 2 and the spare room. The inspection chamber 2 is roughly divided into an electron optical system 3, a secondary electron detection unit 7, a sample chamber 8, and an optical microscope unit 4. The electron optical system 3 includes an electron gun 10, an electron beam extraction electrode 11, a condenser lens 12, a blanking deflector 13, a scanning deflector 15, an aperture 14, an objective lens 16, a reflecting plate 17, and an ExB deflector 18. Yes. Of the secondary electron detector 7, the secondary electron detector 20 is disposed above the objective lens 16 in the examination room 2. The output signal of the secondary electron detector 20 is amplified by a preamplifier 21 installed outside the examination room 2 and converted into digital data by an AD converter 22. The sample chamber 8 includes a sample stage 30, an X stage 31, a Y stage 32, a rotary stage 33, a position monitor length measuring device 34, and a substrate height measuring device 35 to be inspected. The optical microscope unit 4 is installed in the vicinity of the electron optical system 3 in the examination room 2 and at a position that does not affect each other, and the distance between the electron optical system 3 and the optical microscope unit 4 Is known. Then, the X stage 31 or the Y stage 32 reciprocates a known distance between the electron optical system 3 and the optical microscope unit 4. The optical microscope unit 4 includes a light source 40, an optical lens 41, and a CCD camera 42. The image processing unit 5 includes a first image storage unit 46, a second image storage unit 47, a calculation unit 48, and a defect determination unit 49. The captured electron beam image or optical image is displayed on the monitor 50. Operation commands and operation conditions of each part of the apparatus are input from the control unit 6. In the control unit 6, conditions such as an acceleration voltage at the time of electron beam generation, an electron beam deflection width, a deflection speed, a signal acquisition timing of a secondary electron detector, a sample stage moving speed, etc. are arbitrarily or arbitrarily selected according to the purpose. It is input so that it can be set. The control unit 6 uses the correction control circuit 43 to monitor the position and height deviation from the signals of the position monitor length measuring device 34 and the inspected substrate height measuring device 35, and generates a correction signal from the result. A correction signal is sent to the objective lens power supply 45 and the scanning signal generator 44 so that the electron beam is always irradiated to the correct position.
[0022]
In order to acquire an image of the substrate 9 to be inspected, the primary electron beam 19 that is narrowed down is irradiated onto the substrate 9 to be inspected to generate secondary electrons 51, which are scanned by the primary electron beam 19 and the X stage 31. By detecting in synchronization with the movement of the Y stage 32, an image of the surface of the substrate 9 to be inspected is obtained. As described in the subject of the present invention, in the automatic inspection of the present invention, it is essential that the inspection speed is high. Therefore, unlike an ordinary SEM, an electron beam having an electron beam current of the pA order is scanned at a low speed, and multiple scans and superposition of each image are not performed. Further, in order to suppress charging of the insulating material, it is necessary to scan the electron beam once or several times at a high speed. Therefore, in this embodiment, an image is formed by scanning a high-current electron beam of about 100 times or more, for example, 100 nA, which is about 100 times that of a normal SEM, only once. The scanning width is 100 μm, and one pixel is 0.1 μm. 2 And one scan was performed in 1 μs.
[0023]
The electron gun 10 uses a diffusion replenishment type thermal field emission electron source. By using this electron gun 10, it is possible to secure a stable electron beam current as compared with, for example, a conventional tungsten (W) filament electron source or a cold field emission electron source. An image is obtained. Further, since the electron beam current can be set large by the electron gun 10, high-speed inspection as described later can be realized. The primary electron beam 19 is extracted from the electron gun 10 by applying a voltage between the electron gun 10 and the extraction electrode 11. The primary electron beam 19 is accelerated by applying a high-voltage negative potential to the electron gun 10. As a result, the primary electron beam 19 travels in the direction of the sample stage 30 with energy corresponding to the electric potential, is converged by the condenser lens 12, and is further narrowed down by the objective lens 16 to be X stage 31 and Y stage on the sample stage 30. The substrate 9 to be inspected (a substrate having a fine circuit pattern such as a semiconductor wafer, a chip or a liquid crystal, a mask) mounted on the substrate 32 is irradiated. The blanking deflector 13 is connected to a scanning signal generator 44 that generates a scanning signal and a blanking signal, and the condenser lens 12 and the objective lens 16 are connected to a lens power source 45, respectively. A negative voltage can be applied to the substrate 9 to be inspected by a retarding power source 36. By adjusting the voltage of the retarding power source 36, the primary electron beam is decelerated, and the electron beam irradiation energy to the substrate 9 to be inspected can be adjusted to an optimum value without changing the potential of the electron gun 10.
[0024]
Secondary electrons 51 generated by irradiating the substrate 9 to be inspected with the primary electron beam 19 are accelerated by a negative voltage applied to the substrate 9 to be inspected. The ExB deflector 18 is disposed above the substrate 9 to be inspected, and the secondary electrons 51 accelerated thereby are deflected in a predetermined direction. The amount of deflection can be adjusted by the voltage applied to the ExB deflector 18 and the strength of the magnetic field. The electromagnetic field can be varied in conjunction with a negative voltage applied to the sample. The secondary electrons 51 deflected by the ExB deflector 18 collide with the reflection plate 17 under a predetermined condition. The reflection plate 17 has a conical shape integrally with a shield pipe of a deflector of an electron beam (hereinafter referred to as a primary electron beam) irradiated on a sample. When the accelerated secondary electrons 51 collide with the reflection plate 17, second secondary electrons 52 having energy of several V to 50 eV are generated from the reflection plate 17.
[0025]
The secondary electron detector 7 includes a secondary electron detector 20 inside the evacuated examination chamber 2, and a preamplifier 21, an AD converter 22, a light conversion means 23, and a light transmission means 24 outside the examination room 2. , Electrical conversion means 25, high-voltage power supply 26, preamplifier drive power supply 27, AD converter drive power supply 28, and reverse bias power supply 29. As already described, in the secondary electron detector 7, the secondary electron detector 20 is disposed above the objective lens 16 in the examination room 2. The secondary electron detector 20, the preamplifier 21, the AD converter 22, the light conversion means 23, the preamplifier drive power supply 27, and the AD converter drive power supply 28 are floated to a positive potential by the high voltage power supply 26. The second secondary electrons 52 generated by colliding with the reflecting plate 17 are guided to the secondary electron detector 20 by this attractive electric field. The secondary electron detector 20 is a second secondary electron generated when the secondary electron 51 generated while the primary electron beam 19 is irradiated on the substrate 9 to be inspected is then accelerated and collides with the reflecting plate 17. 52 is detected in conjunction with the scanning timing of the primary electron beam 19. The output signal of the secondary electron detector 20 is amplified by a preamplifier 21 installed outside the examination room 2 and converted into digital data by an AD converter 22. The AD converter 22 is configured to immediately convert the analog signal detected by the secondary electron detector 20 into a digital signal after being amplified by the preamplifier 21 and transmit the digital signal to the image processing unit 5. Since the detected analog signal is digitized and transmitted immediately after detection, it is possible to obtain a signal having a higher speed and a higher S / N ratio than before.
[0026]
A substrate 9 to be inspected is mounted on the X stage 31 and the Y stage 32, and a method of scanning the primary electron beam 19 two-dimensionally with the X stage 31 and the Y stage 32 stationary at the time of executing the inspection, and at the time of executing the inspection One of the methods of scanning the primary electron beam 19 in a straight line in the X direction by continuously moving the X stage 31 and the Y stage 32 in the Y direction at a constant speed can be selected. When inspecting a specific relatively small area, the former stage is inspected with the stationary stage. When inspecting a relatively large area, the stage is continuously inspected by moving at a constant speed. It is. When the primary electron beam 19 needs to be blanked, the blanking deflector 13 deflects the primary electron beam 19 so that the electron beam does not pass through the diaphragm 14.
[0027]
As the position monitor length measuring device 34, a length measuring device based on laser interference is used in this embodiment. The positions of the X stage 31 and the Y stage 32 can be monitored in real time and transferred to the control unit 6. Similarly, data such as the number of rotations of the motors of the X stage 31, the Y stage 32, and the rotary stage 33 is also transferred from each driver to the control unit 6, and the control unit 6 is configured to transmit these data. Thus, the region and position where the primary electron beam 19 is irradiated can be accurately grasped, and the displacement of the irradiation position of the primary electron beam 19 is corrected by the correction control circuit 43 in real time as necessary. It is supposed to be. In addition, the region irradiated with the electron beam can be stored for each substrate to be inspected.
[0028]
As the inspected substrate height measuring device 35, an optical measuring device that is a measuring method other than an electron beam, for example, a laser interference measuring device or a reflected light measuring device that measures changes at the position of reflected light is used. The height of the substrate 9 to be inspected mounted on the stage 31 and the Y stage 32 is measured in real time. In this embodiment, the inspected substrate 9 is irradiated with the elongated white light that has passed through the slit through the transparent window, the position of the reflected light is detected by the position detection nita, and the amount of change in height is calculated from the change in position. The calculation method was used. Based on the measurement data of the inspected substrate height measuring device 35, the focal length of the objective lens 16 for narrowing the primary electron beam 19 is dynamically corrected, and the primary electron beam 19 always focused on the non-inspection region. Can be irradiated. It is also possible to measure the warpage and height distortion of the inspected substrate 9 before electron beam irradiation, and to set correction conditions for each inspection region of the objective lens 16 based on the data. It is.
[0029]
The image processing unit 5 includes a first image storage unit 46, a second image storage unit 47, a calculation unit 48, a defect determination unit 49, and a monitor 50. The image signal of the inspected substrate 9 detected by the secondary electron detector 20 is amplified by the preamplifier 21, digitized by the AD converter 22, converted into an optical signal by the light conversion means 23, and light transmission means 24, converted into an electrical signal again by the electrical conversion means 25, and stored in the first image storage unit 46 or the second image storage unit 47. The arithmetic unit 48 aligns the stored image signal with the image signal of the other storage unit, performs standardization of the signal level, and performs various image processing for removing the noise signal, and compares both image signals. Calculate. The defect determination unit 49 compares the absolute value of the difference image signal calculated by the calculation unit 48 with a predetermined threshold value, and if the difference image signal level is larger than the predetermined threshold value, the defect determination unit 49 determines that the pixel is defective. The candidate is determined, and the position, the number of defects, and the like are displayed on the monitor 50.
[0030]
The overall configuration of the circuit pattern inspection apparatus 1 has been described so far, and the configuration and operation of the detection means for the secondary electrons 51 will be described in more detail. When the primary electron beam 19 enters the solid, the primary electron beam 19 enters the inside and excites electrons in the shell at each depth to lose energy. Along with this, a phenomenon occurs in which the backscattered electrons scattered back from the primary electron beam proceed toward the surface while exciting the electrons in the solid. Through these multiple processes, the electrons in the shell cross the surface barrier and become secondary electrons from the solid surface and exit into the vacuum with an energy of several V to 50 eV. The shallower the angle formed between the primary electron beam and the solid surface, the smaller the ratio between the distance of the primary electron beam and the distance from the position to the solid surface, and secondary electrons are more likely to be emitted from the surface. Therefore, the generation of secondary electrons depends on the angle between the primary electron beam and the solid surface, and the amount of secondary electron generation is information indicating the unevenness and material of the sample surface.
[0031]
FIG. 2 shows a main configuration diagram of the electron optical system 3 for detecting the secondary electrons 51 and the secondary electron detector 7. The primary electron beam 19 is applied to the substrate 9 to be inspected, and secondary electrons 51 are generated on the surface of the substrate 9 to be inspected. The secondary electrons 51 are accelerated by a negative high voltage applied to the substrate 9 to be inspected. The secondary electrons 51 are accelerated and converged and deflected by the objective lens 16 and the ExB deflector 18 and collide with the reflection plate 17. The reflecting plate 17 has a conical shape with a taper integrated with a shield pipe for preventing the voltage applied to the detector from affecting the primary electron beam. A secondary electron multiplication effect was provided as a configuration that emits secondary electrons about five times the number of irradiated electrons on average. When the accelerated secondary electrons 51 collide, second secondary electrons 52 having energy of several V to 50 eV are generated from the reflector 17. The second secondary electrons 52 are attracted to the front surface of the secondary electron detector 20 by the attraction electric field generated by the secondary electron detector 20 and the suction electrode 53 attached to the secondary electron detector 20.
[0032]
The electromagnetic field of the ExB deflector 18 can be variably set in conjunction with a negative high voltage applied to the substrate 9 to be inspected. With the above configuration, 95% or more of the secondary electrons 51 generated on the surface of the substrate 9 to be inspected can pass through the ExB deflector 18, and 95% of the secondary electrons 51 are reflected on the reflector 17. The secondary secondary electrons 52 can be generated by being multiplied by about 5 times.
As the secondary electron detector 20, a PIN type semiconductor detector is used in this embodiment.
[0033]
The PIN semiconductor detector is faster in response than a normal PN semiconductor detector, and can detect a high-frequency secondary electron signal with a sampling frequency of ~ 100 MHz by applying a reverse bias voltage from a reverse bias voltage power source. it can. The secondary electron detector 20 and the preamplifier 21, AD converter 22, and light converting means 23, which are detection circuits, are floated to a positive voltage. The second secondary electrons 52 generated in the reflecting plate 17 are attracted to the secondary electron detector 20 by the attraction electric field, enter the secondary electron detector 20 in a high energy state, and have a constant energy in the surface layer. After disappearing, electron-hole pairs are generated and converted into electric signals as current. The secondary electron detector 20 used in the present embodiment also has a very high signal detection sensitivity, and considering the energy loss in the surface layer, the second secondary electrons 52 that are accelerated by the attractive electric field and incident are about 1000. It becomes an electric signal amplified twice. The electric signal is further amplified by the preamplifier 21, and the amplified signal (analog signal) is converted into a digital signal by the AD converter 22. Then, the output of the AD converter 22 is provided with an optical conversion means 23, an optical transmission means 24, and an electrical conversion means 25 for each bit, and transmitted in parallel. According to this configuration, each transmission means only needs to have the same transmission speed as the clock frequency of the AD converter 22. Now, the signal converted into the optical digital signal by the optical conversion means 23 is transmitted to the electrical conversion means 25 by the optical transmission means 24, where it is converted again from the optical digital signal to the electrical signal and sent to the image processing unit 5. . The reason why the light signal is converted into an optical signal and then transmitted is that the components from the secondary electron detector 20 to the light converting means 23 are floated to a positive high potential by the high voltage power supply 26. The configuration of the embodiment can convert a high potential level signal into a ground level signal. In this embodiment, a light emitting element that converts an electrical signal into an optical signal is used as the optical conversion means 23, an optical fiber cable that transmits the optical signal is used as the optical transmission means 24, and an optical signal is converted into an electrical signal as the electrical conversion means 25. A light receiving element for conversion was used. Since the optical fiber cable is made of a highly insulating material, a high potential level signal can be easily converted to a ground potential level signal. Further, since digital signals are optically transmitted, there is no signal degradation at the time of optical transmission. As a result, it is possible to obtain an image with less influence of noise as compared with a conventional technique for optically transmitting an analog signal.
[0034]
In the above embodiment, the reverse bias voltage is applied to the secondary electron detector 20 by the reverse bias power supply 29, but a configuration in which no reverse bias voltage is applied may be employed. In this embodiment, a PIN type semiconductor detector is used as the secondary electron detector 20, but other types of semiconductor detectors such as a Schottky type semiconductor detector and an avalanche type semiconductor detector may be used. . Further, MCP (microchannel plate) can be used as a detector if conditions such as responsiveness and sensitivity are satisfied.
[0035]
Next, the operation when the circuit pattern inspection apparatus 1 inspects the semiconductor wafer subjected to the pattern processing in the manufacturing process as the substrate 9 to be inspected will be described. First, although not shown in FIG. 1, the semiconductor wafer is loaded into the sample exchange chamber by the transfer means of the substrate 9 to be inspected. Therefore, the substrate 9 to be inspected is mounted on the sample holder, held and fixed, evacuated, and transferred to the inspection chamber 2 for inspection when the sample exchange chamber reaches a certain degree of vacuum. In the inspection chamber 2, the sample holder is placed on the sample stage 30, the X stage 31, the Y stage 32, and the rotary stage 33, and is held and fixed. The set inspected substrate 9 is arranged at predetermined first coordinates under the optical microscope section 4 by moving the XY stages 31 and 32 in the X and Y directions based on predetermined inspection conditions registered in advance. The optical microscope image of the circuit pattern formed on the inspected substrate 9 is observed by the monitor 50 and compared with an equivalent circuit pattern image at the same position stored in advance for position rotation correction, and the position of the first coordinate A correction value is calculated. Next, move to a second coordinate where a circuit pattern equivalent to the first coordinate exists at a certain distance from the first coordinate, and similarly, an optical microscope image is observed and a circuit pattern image stored for position rotation correction And the position correction value of the second coordinate and the rotational deviation amount with respect to the first coordinate are calculated. The rotation stage 33 rotates by the calculated rotation deviation amount, and the rotation amount is corrected. In this embodiment, the rotational deviation amount is corrected by the rotation of the rotary stage 33. However, the rotational deviation can be corrected by a method of correcting the scanning deflection amount of the electron beam based on the calculated rotational deviation amount without the rotary stage 33. . In this optical microscope image observation, a circuit pattern that can be observed not only with an optical microscope image but also with an electron beam image is selected. Also, for future position correction, the first coordinate, the amount of displacement of the first circuit pattern by optical microscope image observation, the second coordinate, the amount of displacement of the second circuit pattern by optical microscope image observation It is stored and transferred to the control unit 6.
[0036]
Further, the circuit pattern formed on the substrate 9 to be inspected is observed using an image obtained by an optical microscope, and the position of the circuit pattern on the substrate 9 to be inspected, the distance between the chips, or the like The repeat pitch of the repeat pattern is measured in advance, and the measured value is input to the control unit 6. Further, the chip to be inspected on the substrate 9 to be inspected and the region to be inspected in the chip are set from the image of the optical microscope and input to the control unit 6 in the same manner as described above. The image of the optical microscope can be observed with a relatively low magnification, and when the surface of the substrate 9 to be inspected is covered with, for example, a silicon oxide film, it can be observed through the ground. This is because the layout of the chip and the layout of the circuit pattern in the chip can be easily observed, and the inspection area can be easily set.
[0037]
When the preparatory work such as the predetermined correction work and inspection area setting by the optical microscope unit 4 is completed as described above, the substrate 9 to be inspected moves below the electron optical system 3 by the movement of the X stage 31 and the Y stage 32. Is done. When the substrate 9 to be inspected is arranged under the electron optical system 3, the correction work performed by the optical microscope unit 4 and the work similar to the setting of the inspection area are performed by the electron beam image. Acquisition of the electron beam image at this time is performed by the following method. Based on the coordinate values stored and corrected in the alignment by the optical microscope image, the primary electron beam 19 is two-dimensionally arranged in the XY direction by the scanning signal generator 44 in the same circuit pattern as observed by the optical microscope unit 4. Scanned and irradiated. By the two-dimensional scanning of the electron beam, the secondary electrons 51 generated from the site to be observed are detected by the configuration and action of each part for detecting the secondary electrons, thereby obtaining an electron beam image. Simple inspection position confirmation, alignment, and position adjustment have already been performed using an optical microscope image, and rotation correction has also been performed in advance. Therefore, the resolution and resolution are higher than those of optical images, and high-precision alignment and position correction are possible. Rotation correction can be performed. When the primary electron beam 19 is irradiated onto the sample 9 to be inspected, the portion is charged. In order to avoid the influence of the charging during the inspection, the circuit pattern for irradiating the primary electron beam 19 in the pre-inspection preparatory work such as position rotation correction or inspection area setting is selected in advance. Alternatively, an equivalent circuit pattern in a chip other than the chip to be inspected can be automatically selected from the control unit 6. Thereby, the influence which irradiated the primary electron beam 19 by the said pre-inspection preparatory work at the time of an inspection does not reach an inspection image.
[0038]
Next, an inspection is performed. The conditions of the primary electron beam 19 irradiated to the substrate 9 to be inspected at the time of inspection were obtained by the following method. First, the S / N ratio in an electron beam image is generally correlated with the square root of the number S of irradiated electrons per unit pixel of the electron beam irradiated on the sample. When comparing and inspecting images, the SN ratio of the electron beam image needs to be a value that can detect the signal amount of the normal part and the defective part, and the minimum SN ratio needs to be 10 or more, preferably 50 or more. is required. As described above, the S / N ratio of the electron beam image has a correlation with the square root of the number S of irradiated electrons per unit pixel of the electron beam irradiated on the sample. Therefore, in order to obtain the S / N ratio of 10, at least 100 per single pixel. More than one electron is required, and in order to obtain an SN ratio of 50, at least 2500 electrons must be irradiated.
[0039]
The purpose of applying this circuit pattern inspection method is to detect a minute defect that cannot be detected by the optical pattern inspection method as described above, that is, to recognize a difference between images in a minute pixel. was there. In order to achieve this, the pixel size is set to 0.1 μm in this embodiment. Therefore, from the minimum required number of electrons per single pixel and the above pixel size, the required electron beam dose per unit area is 0.16 μC / cm. 2 Preferably 4 μC / cm 2 It becomes. If this electron irradiation amount is obtained by an electron beam current of ordinary SEM (several pA to several hundreds pA), for example, 1 cm is obtained by an electron beam current of 20 pA. 2 In the region of 0.16 μC / cm 2 It takes 8000 seconds to irradiate the electron of 4μC / cm 2 It takes 200,000 seconds to irradiate the electrons. However, the inspection speed required for inspection of circuit patterns, for example, inspection of semiconductor wafers is 600 s / cm. 2 Below, preferably 300 s / cm 2 If the inspection time is longer than this, the practicality of inspection becomes extremely low in semiconductor manufacturing. Therefore, in order to satisfy these conditions and irradiate the sample with a necessary electron beam in a practical inspection time, the electron beam current is at least 270 pA (1.6 μC / cm). 2 600s / cm 2 ) Or more, preferably 13 nA (4 μC / cm 2 300s / cm 2 ) It is necessary to set above. Therefore, in the circuit pattern inspection method of this embodiment, an electron beam image is formed by a single scan using a high-current electron beam of 13 nA or more.
[0040]
Then, it is necessary from the point of inspection speed to form an electron beam image by a single scan using an electron beam of about 100 times larger current (270 nA or more, preferably 13 nA or more) than a normal SEM. In addition, for the reasons described below, the base film or surface pattern is necessary for inspecting a circuit pattern formed of an insulating material.
[0041]
When an electron beam image of a circuit pattern having an insulating material is acquired by a normal SEM, an electron beam image different from the actual shape is obtained due to the influence of charging, and the contrast is completely different depending on the field magnification. This is because the weak electron beam current (several pA to several hundred pA) is repeatedly scanned locally, or when the field magnification is changed, the electron dose exceeds the electron dose necessary for image formation for focus and astigmatism correction. This is because by locally scanning the electron beam, the electron beam irradiation amount is concentrated and irradiated at one place, and the charging of the portion becomes uneven. As a result, since the quality of the electron beam image of the pattern formed of the insulating material is completely different depending on the field of view, such an image cannot be applied to the inspection for comparing the electron beam images. Therefore, in order to be able to inspect a circuit pattern having an insulating material in the same manner as a circuit pattern of a conductive material, a single scan is performed using a high-current electron beam that is about 100 times more than a normal SEM. An electron beam image was formed. That is, in this example, the electron beam irradiation amount to the sample per unit area and per unit time is constant, and the electron dose necessary to form an image quality sufficient to perform a comparative inspection, The electron beam image was acquired by scanning the electron beam once at a scanning speed suitable for the practicality of the inspection method for a semiconductor wafer or the like. Then, as described above, when an electron beam image of a circuit pattern having an insulating material is obtained by a single scan using a high-current electron beam about 100 times or more compared to a normal SEM, an electron beam image within one field of view is obtained. It was confirmed that the charge amount and image contrast differ depending on the constituent materials and structures of the various circuit patterns constituting the same, and that similar image contrast can be obtained between equivalent patterns of the same type of material. Although scanning with a high-current electron beam is performed only once in this embodiment, it may be performed several times within a range in which the above-described operation is substantially realized.
[0042]
Next, irradiation conditions affecting the contrast of the electron beam image will be described. The contrast of the electron beam image is formed by the amount of secondary electrons generated and detected by the electron beam irradiated on the sample. For example, the difference in brightness is caused by the difference in the amount of secondary electrons generated due to the difference in materials. . FIGS. 3A and 3B are graphs showing the influence of the electron beam irradiation condition on the contrast, FIG. 3A shows the case where the irradiation condition is appropriate, and FIG. 3B shows the irradiation condition. Indicates an inappropriate case. The vertical axis represents the degree of charging having a large correlation with the brightness of the image, and the horizontal axis represents the electron beam irradiation time. A solid line A indicates a case where a photoresist is used for the sample, and a dotted line B indicates a case where a wiring material is used for the sample.
[0043]
As shown in FIG. 3A, in the time region C where the irradiation time is short, the brightness fluctuation of each material is small, and in the time region D where the irradiation time is relatively large, the change in brightness due to the irradiation time becomes large. In particular, in the time region E in which the irradiation time is long, the brightness fluctuation due to the irradiation time is reduced again. Further, as shown in FIG. 3B, when the irradiation condition is not appropriate, even in the time region C where the irradiation time is short, the brightness variation with respect to the irradiation time is large, and it is difficult to obtain a stable image. Therefore, in order to acquire a high-speed and stable electron beam image, it is important to acquire the image under the irradiation conditions shown in FIG.
[0044]
Examples of the irradiation condition of the electron beam to the sample include an electron beam irradiation amount per unit area, an electron beam current value, an electron beam scanning speed, and an electron beam irradiation energy applied to the sample. Therefore, it is necessary to obtain optimum values for these parameters for each shape and material of the circuit pattern. For this purpose, it is necessary to freely adjust and control the irradiation energy of the electron beam applied to the sample. Therefore, as described above, in this embodiment, a negative voltage for decelerating primary electrons is applied to the substrate 9 to be inspected, which is a sample, by the retarding power supply 36, and the primary electron beam 19 is irradiated by adjusting this voltage. The energy can be adjusted as appropriate. As a result, when the acceleration voltage applied to the electron gun 10 is changed, the axis of the primary electron beam 19 is changed and various adjustments are required. In the present embodiment, the same is performed without performing such adjustments. The effect of can be obtained.
[0045]
Next, a scanning method of the primary electron beam 19 for forming an electron beam image for inspection will be described. In a normal SEM, an electron beam is scanned two-dimensionally with the stage stationary to form an image of a certain area. According to this method, when inspecting the entire wide area, in addition to the time required to scan and scan the electron beam for each image acquisition area, the time obtained by adding stage acceleration / deceleration / position settling as the movement time It takes. Therefore, it takes a long time for the entire inspection time. Therefore, in the present invention, while moving the stage continuously in one direction at a constant speed, the electron beam is scanned in one direction at a high speed in a direction orthogonal to or intersecting the stage moving direction, thereby obtaining an image of the region to be inspected. The acquired inspection method was used. Thereby, the electron beam acquisition time for one scanning width of the predetermined distance is only the time for the stage to move the predetermined distance.
[0046]
FIG. 4A shows an example of a method in which the primary electron beam 19 scans when the Y stage 32 is continuously moving at a constant speed in the Y direction by the above method. When the primary electron beam 19 is scanned by the scanning signal generator 44, the substrate 9 to be inspected is irradiated with the electron beam only in one direction indicated by the solid line, and during the return of the electron beam indicated by the broken line, it is irradiated. By blanking the test substrate 9 so that the primary electron beam 19 is not irradiated, the electron beam can be uniformly and spatially irradiated on the substrate 9 to be inspected. Blanking is performed by deflecting the primary electron beam 19 by the blanking deflector 13 so as not to pass through the diaphragm 14.
[0047]
FIG. 4B shows a method in which the primary electron beam 19 reciprocates at a constant speed as an example of another scanning method. When the primary electron beam 19 is scanned from one end to the other at a constant speed, the X stage 31 and the Y stage 32 are sent by one pitch, and the electron beam is scanned to the original end in the opposite direction at a constant speed. In the case of this method, the time for returning the electron beam can be omitted.
[0048]
The region or position where the electron beam is irradiated can be determined in detail by measuring data from the position monitor length measuring device 34 installed on the X stage 31 and the Y stage 32 from time to time. Be grasped. In this embodiment, a laser interferometer is employed. Similarly, the variation in the height of the region or position irradiated with the primary electron beam 19 is grasped in detail by transferring the measurement data of the inspected substrate height measuring device 35 to the control unit 6 every moment. The Based on these data, deviations in the electron beam irradiation position and focus position are calculated, and these deviations are automatically corrected by the correction control circuit 43. Therefore, a highly accurate and precise electron beam operation method is ensured.
[0049]
By the scanning method of the primary electron beam 19 described above, the entire surface of the substrate 9 to be inspected as a sample or a predetermined inspection region is irradiated with an electron beam, and secondary electrons 51 are generated according to the above-described principle. Secondary electrons 51 and 52 are detected. A good-quality image can be obtained by the configuration and operation of the above-described units. For example, by irradiating the reflector 17 with the above-described configuration and method, a secondary electron multiplication effect of about 20 times can be obtained, and the influence of aberration on the primary electron beam can be suppressed more than the conventional method. Can do. Further, by adjusting the electromagnetic field applied to the ExB deflector with the same configuration, the second two obtained by irradiating the reflecting plate 17 with the reflected electrons generated from the surface of the substrate 9 to be inspected in the same manner as the secondary electrons. The secondary electrons 52 can be easily detected. In addition, by adjusting and controlling the electric field and magnetic field of the ExB deflector 18 in conjunction with the negative high voltage applied to the sample, secondary electrons can be efficiently detected even under different irradiation conditions for each sample. In addition, the method of detecting secondary electrons using the secondary electron detector 20 and digitizing the detected image signal immediately after detection and then optically transmitting it reduces the effect of noise generated in various conversions and transmissions. , Image signal data having a high SN ratio can be obtained. In the process of forming an electron beam image from the detected signal, the image processing unit 5 sends a detection signal corresponding to the desired pixel at the electron beam irradiation position designated by the control unit 6 in accordance with the signal level. The brightness gradation value is sequentially stored in the first storage unit 46 or the second image storage unit 47. By associating the electron beam irradiation position with the amount of secondary electrons associated with the detection time, an electron beam image of the sample circuit pattern is formed two-dimensionally. In this way, a high-quality electron beam image with high accuracy and high S / N ratio can be acquired.
[0050]
When the image signal is transferred to the image processing unit 5, the electron beam image of the first region is stored in the first storage unit 46. The arithmetic unit 48 aligns the stored image signal with the image signal of the other storage unit, normalizes the signal level, and performs various image processes for removing the noise signal. Subsequently, the electron beam image of the second region is stored in the second image storage unit 47 and subjected to the same calculation process, and the same circuit of the electron beam image of the second region and the first electron beam image is used. Comparing the pattern and place image signals. The defect determination unit 49 compares the absolute value of the difference image signal calculated by the calculation unit 48 with a predetermined threshold value, and if the difference image signal level is larger than the predetermined threshold value, the defect determination unit 49 determines that the pixel is defective. The candidate is determined, and the position, the number of defects, and the like are displayed on the monitor 50. Next, an electron beam image of the third region is stored in the first storage unit 46 and compared with the electron beam image of the second region previously stored in the second image storage unit 47 while performing the same calculation. The defect is determined. Thereafter, by repeating this operation, image processing is executed for all inspection regions.
[0051]
By acquiring a high-accuracy and high-quality electron beam image by the above-described inspection method and performing a comparative inspection, it is possible to detect a minute defect generated on a fine circuit pattern in an inspection time according to practicality. In addition, by acquiring an image using an electron beam, the optical pattern inspection method transmits light, and patterns formed with a silicon oxide film or a resist film that cannot be inspected, and foreign materials / defects of these materials can be detected. Can be inspected. Furthermore, even when the material forming the circuit pattern is an insulator, the inspection can be performed stably.
[0052]
Next, an application example in which a semiconductor wafer is inspected using the circuit pattern inspection apparatus 1 and method will be described. FIG. 5 shows a manufacturing process of the semiconductor device. As shown in FIG. 5, the semiconductor device repeats a number of pattern forming steps. The pattern forming process is roughly composed of steps of film formation, photosensitive resist application, photosensitivity, development, etching, resist removal, and cleaning. If the manufacturing conditions for processing are not optimized in each step, the circuit pattern of the semiconductor device formed on the substrate cannot be normally formed. 6A and 6B schematically show circuit patterns formed on the semiconductor wafer in the manufacturing process. 6A shows a circuit pattern that has been processed normally, and FIG. 6B shows a pattern in which a processing defect has occurred. For example, when an abnormality occurs in the film forming process of FIG. 5, particles are generated and adhere to the surface of the semiconductor wafer, resulting in an isolated defect or the like in FIG. Further, if the conditions such as the focal point of the exposure apparatus for exposure and the exposure time are not optimal at the time of exposure, there are places where the amount and intensity of light irradiated by the resist are excessive or insufficient, and FIG. It becomes short inside, disconnection, and pattern thinning. If there is a defect in the mask / reticle at the time of exposure, the same pattern shape abnormality occurs at the same location for each shot which is a photosensitive unit. In addition, when the etching amount is not optimized and a thin film or particles generated during the etching, a short circuit, a protrusion, an isolated defect, an opening defect, or the like occurs. At the time of cleaning, fine particles are generated due to dirt on the cleaning layer, detached film, and reattachment of foreign matter, and the thickness of the oxide film is likely to be uneven on the surface due to water draining conditions during drying.
[0053]
Therefore, by applying the circuit pattern inspection method and the apparatus 1 according to the first embodiment to the semiconductor device manufacturing process, the occurrence of abnormality can be detected with high accuracy and at an early stage, and an abnormality countermeasure can be taken in the process. This makes it possible to optimize the processing conditions so that these defects do not occur. For example, when a circuit pattern inspection process is performed after the development process, and a defect or disconnection in the photoresist pattern is detected, it is estimated that the exposure condition or focus condition of the exposure apparatus in the photosensitive process is not optimal. Alternatively, these conditions are immediately improved by adjusting the exposure amount. In addition, by examining the defect distribution to determine whether or not these defects occur in common between shots, defects in the photomask / reticle used for pattern formation are estimated, and inspection / replacement of the photomask / reticle is performed. Will be implemented as soon as possible. The same applies to other processes, and by applying the circuit pattern inspection method and apparatus of the present invention and carrying out the inspection process, various defects are detected, and abnormalities in each manufacturing process are detected depending on the contents of the detected defects. The cause is presumed.
[0054]
As described above, by implementing the circuit pattern inspection method and the apparatus 1 in-line in the manufacturing process of the semiconductor device, it is possible to detect variations in various manufacturing conditions and occurrences of abnormalities within the actual inspection time. It can be prevented in advance. In addition, by applying the circuit pattern inspection method and apparatus, the non-defective product acquisition rate of the entire semiconductor device can be predicted from the degree and occurrence frequency of detected defects, and the productivity of the semiconductor device can be improved. become.
[0055]
FIG. 7 is a cell information screen view. The figure is a cell information definition screen. The action / processing contents are as follows.
Figure 0003896996
[0056]
Figure 0003896996
[0057]
Figure 0003896996
[0058]
Figure 0003896996
[0059]
The cell area setting (definition) will be further described in detail.
As described above, when the alignment setting screen is set by the “set” button, the cell information is set based on the cell information definition screen.
[0060]
FIG. 8 shows an in-chip map screen used for setting cell information. On the cell information screen, cell areas arranged in the chip are set while being designated by an image. Further, the cell pitch in the cell area is input.
[0061]
The basic operation will be described.
(I) From the screen displayed on the wafer map, click to select a chip for setting a cell area. Next, the chip button 109 is clicked to switch to the screen of the selected in-chip map 101. Alternatively, double-click the setting target chip to switch the screen to the map display in the chip.
(Ii) The set cell area is displayed on the intra-chip map 101 at a position corresponding to the superimpose screen 110. In order to move the wafer, it is possible to move to a corresponding position by using a joystick or switching to the movement mode 111 and clicking the in-chip map 101.
(Iii) When confirming the contents set on the cell information screen, the setting button 107 is clicked. As a result, the screen is switched to the inspection area.
(Iv) When canceling all the contents set on the cell information screen, the cancel button 108 is clicked. Then, the initial state of the cell information screen is restored.
[0062]
The flowchart shown in FIG. 9 shows a cell region information creation method using the creation tool (102 in FIG. 8).
In the figure, on the “light microscope” image 201, a point to set an area is input 204 by clicking one of the tool buttons “rectangle” 202, “rectangular area” 203, and “rectangular line” 204 to be used. By clicking the “area determination” button of the creation tool, the area (graphic figure) of the input 204 is determined 205.
[0063]
The “trace” button (5) of the creation tool is clicked, and the point of the confirmed area 204 is re-input in the “SEM high magnification” image 207 to perform the trace 206. Thereby, the input 208 of each point is performed. Click the “Register” button to confirm 209 the area (graphics) of the point entered by the lace.
The next cell region is determined to be created 210, and if it is created (YES), it is performed again from the input 204 of each point. When proceeding to the next process of area creation (NO), the cell pitch input 211 is performed.
[0064]
FIG. 10 shows a method for increasing the process file.
In the figure, it is determined whether or not the new inspection request is a new product type 221, and if it is a new product type (YES), the product type parameter is displayed 222 and a file for a new process 223 is created. If it is not a new product type (NO), it is determined whether the process is a new process 224. If it is a new process (YES), the set parameter is displayed 225, and parameter change, that is, correction 226 is performed. As a result, a new process file 227 is created. When the process is not a new process (NO), the setting parameter is displayed 228.
[0065]
Based on the parameters set in this way, an actual inspection area setting 229 is performed.
By displaying the set parameters at 225 and modifying them at 226, that is, without creating a new process, a new process file can be created by simple modification.
[0066]
FIG. 11 is a flowchart for explaining the display and setting of the inspection area.
In the figure, it is determined whether or not the new inspection request is a new product type 231, and if it is a new product type (YES), a default area is displayed 232. If it is not a new product type (NO), it is determined whether it is a new process 234, and if it is a new process (YES), the same inspection area as that of the existing process is displayed 235. If it is not a new process (NO), the set inspection area is displayed 236. The displayed area is corrected 237. Next, an actual inspection area is set 238.
The inspection area can be arbitrarily set from the set cell area. As a result, both screens become independent, enabling flexible correspondence.
[0067]
Explain how to use the creation tool.
In FIG. 7 and FIG. 8, a creation tool 102 traces a cell area with a mouse from a “light microscope” image and creates area information. The creation tool calculates the actual coordinates from the coordinates clicked on the image and the current position of the wafer. The “Rectangle”, “Rectangle Line”, and “Rectangle Area” buttons of the creation tool are used to set a cell area by inputting a point from the superimpose screen. Hereinafter, setting of the cell area by these button operations will be described.
[0068]
(A) Rectangular
In FIG. 12, two points on the diagonal of the rectangle indicating the cell area are input.
The cell area can be determined by inputting the upper left point P1 and inputting the lower right point P2.
(B) Rectangular line
In FIG. 13, a plurality of rectangular lines are set and input with a plurality of fixed areas in one column.
Enter the first region upper left point P1, enter the first region lower right point P2, enter the next region upper left point P3, and enter the last region upper left point P4 to determine the rectangular line region Can do.
(C) Rectangular area
In FIG. 14, the rectangular area is set and input by the column in which the area is performed.
Enter the first area upper left point P1, enter the first area lower right point P2; enter the area upper left point P3, enter the last area upper left point P4; and the next column area upper left point The rectangular area can be determined by inputting P5 and inputting the upper left point P6 of the area of the last column.
(D) Area determination
Click the region confirmation button to confirm the created figure. If the operation cancel button 104 is clicked once before the confirmation, the input coordinates can be restored.
[0069]
(E) Trace
The trace is a function of creating data with higher accuracy by re-inputting the cell region data input in the “light microscope” image with “SEM low magnification” or “SEM high magnification”. When the trace button 103 is clicked, it automatically switches to the SEM image, and moves to the first input coordinate point of the data that has been previously input with the “light microscope” image and the area has been determined. Enter the coordinates again according to the guidance. When the re-input of all the coordinate points is completed, click the area confirmation button. If the operation cancel button 104 is clicked before the area confirmation button is pressed, the trace coordinates can be returned to the previous position by clicking.
(F) Canceling operation
If it is before confirming a figure with an area confirmation button, by clicking the operation cancel button 104, the input coordinates can be returned to the front by the number of clicks.
(G) Delete
In the in-chip map display state, switching to object selection is performed. The figure can be deleted by selecting the figure in the map with the mouse (the figure frame changes to red) and clicking the delete button 105.
[0070]
(H) Option
It is a button for future expansion.
(I) Cell pitch input
Before inputting the cell pitch, the “light microscope” image is moved to a position for inputting the cell pitch. Next, the cell pitch input button 106 is clicked. If it is a “light microscope” image, it is automatically switched to a “SEM high magnification” image. The cell position is input from the image.
(J) Setting
When the content set on the cell information screen is confirmed, the screen for clicking the setting button 107 is switched to the examination area.
(K) Cancel
When canceling all the contents set on the cell information screen, the cancel button 108 is clicked. Return to the initial state of the cell information screen.
[0071]
(L) Other cell area setting means
A copy, delete, move, trace function and a function that can be set by returning after use can be provided. It is possible to provide a function for grouping cell areas (grouping function) and copying, deleting and moving the grouped cell areas. A function can be provided in which cell regions of rows, columns, or combinations thereof are targeted by mirror inversion. Therefore, the specific setting means of the cell area is as follows.
(A) Rectangle, rectangle line, rectangle area, mirror inversion setting
(B) Setting by backtracking using copy, delete, move and trace functions
(C) Copy, delete, and move settings using the cell area grouping function
It is optional to select one or more individual setting items to be displayed in (a), (b), and (c) and to create a cell region for them. In addition, one of (a), (b), and (c) can be selected.
Of course, such cell area setting is applicable not only to “SEM” images but also to “light microscope” images or laser light images.
[0072]
FIG. 15 is a screen view of the final trial inspection (1). This figure is a test inspection chip setting screen.
Based on the created recipe, the same processing as the actual inspection is performed to confirm the recipe data.
(1) Inspection chip setting
If necessary, reset the chip to be inspected. The inspection chip recipe set here is temporarily created only for trial inspection, and is not an official inspection target chip.
[0073]
(2) Final test
By pressing the inspection start button 112, execution is started. When inspection and defect confirmation are complete, you will be returned to this screen.
The actions / processes and process contents are as follows.
Figure 0003896996
[0074]
FIG. 16 is a defect confirmation screen view.
When the corresponding defect position is designated on the wafer map 113 with the mouse or the ID is designated from the defect ID field 117, information on the relevant defect is displayed on the lower left. In this state, a defect image is displayed on the superimpose screen 118 on the right side.
The wafer map 113 and the defect ID field 117 are linked, and if specified on the map, the corresponding ID in the defect ID field 117 is displayed, and if the defect ID field 117 is input, the corresponding position on the map is marked. Is done.
If you know the type of defect, enter it in this field.
[0075]
FIG. 17 shows an enlargement function and a display defect navigation function for the wafer map 113. In the figure, by clicking the enlarge / reduce button 119, the chip and the inside of the chip can be arbitrarily enlarged. As a result, the defect positions displayed on the map can be displayed without overlapping.
By clicking the navigation button 120, the tip of the navigation line 121 can be positioned at the defect position. By adding to the defect position display due to the color change, the currently displayed defect position can be further emphasized. Further, defect information on the wafer map 113 can be viewed one after another without waiting for the display of the SEM image displayed on the superimpose screen 110 on the right side, and quick defect information can be obtained.
[0076]
In addition, the scales 122 and 123 can be displayed on the display screen of the wafer map 113 and the SEM image display screen of the superimpose screen 110 on the right side. As a result, the scale display when the map is enlarged and the scale display of the SEM image can be performed, and the size of the defect can be grasped well.
The number of chips can be viewed with the chip button 124.
[0077]
Image comparison in the inspection method of the wafer appearance inspection apparatus will be described below.
In this apparatus, a defect is detected by comparing images of the same pattern of adjacent patterns and the same part of adjacent chips. This is because this method is the most efficient because the semiconductor is almost formed by a combination of repeated patterns. For example, in a memory, a portion called a memory cell in which a repetitive pattern having a pitch of several μm called a cell exists in a large number occupies a large proportion. Therefore, defects can be easily found by comparing screens repeatedly. The peripheral circuits existing around the memory cell are also repeated in the same pattern, and the screens may be compared repeatedly. Furthermore, many identical chips are formed on the wafer, and it is possible to compare the same locations of adjacent chips.
[0078]
As described above, in the embodiment of the present invention, chip inspection and wafer sampling frequency inspection can be performed quickly while looking at the screen, and defects covering the entire product or defects in a specific area can be detected quickly. It is possible to reliably detect changes in process conditions and feed back to the process, and at the same time, feed back to the adjustment of the man-hours and payout budget.
[0079]
Also, fine pattern formation
Process / After resist development, fine pattern
Formation process / After etching, hole pattern
Inspection defects after forming process and cleaning can be quickly detected by screen display.
[0080]
By applying this inspection to the substrate product process, defects that could not be detected by the above-described prior art, that is, abnormalities such as product devices and conditions, can be detected early and high by referring to the screen formed by the screen formation display means. Since it can be discovered with high accuracy, it is possible to quickly perform an abnormality countermeasure process in the substrate manufacturing process, and as a result, the defect rate of the semiconductor device and other substrates can be reduced and the productivity can be increased. In addition, by applying the above inspection, it is possible to quickly detect the occurrence of an abnormality, so it is possible to prevent a large amount of defects before they occur, and as a result, the occurrence of defects itself can be reduced. The reliability of a semiconductor device or the like can be increased, the development efficiency of a new product or the like can be improved, and the manufacturing cost can be reduced.
[0081]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to improve the cross-sectional function of a wafer visual inspection apparatus, and to provide the circuit pattern inspection apparatus and inspection method which are practically user-friendly.
[Brief description of the drawings]
FIG. 1 is a diagram showing a device configuration of a circuit pattern inspection device.
FIG. 2 is a diagram showing a main configuration of an electron optical system and a secondary electron detection unit.
FIG. 3 is a diagram for explaining the influence of electron beam irradiation conditions on contrast.
FIG. 4 is a diagram for explaining an electron beam scanning method;
FIG. 5 illustrates a semiconductor device manufacturing process flow.
FIG. 6 is a diagram for explaining a semiconductor device circuit pattern and a defect content;
FIG. 7 is a recipe creation GUI command level function specification screen view.
FIG. 8 is a recipe creation GUI command level function specification screen.
FIG. 9 is a flowchart.
FIG. 10 is a flowchart.
FIG. 11 is a flowchart.
FIG. 12 is an explanatory diagram of cell area setting.
FIG. 13 is an explanatory diagram of cell area setting.
FIG. 14 is an explanatory diagram of cell area setting.
FIG. 15 is a recipe creation GUI command level function specification screen view.
FIG. 16 is a functional specification screen diagram of the defect confirmation monitor GUI.
FIG. 17 is a functional specification screen diagram of the defect confirmation monitor GUI.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Circuit pattern inspection apparatus, 2 ... Examination room, 3 ... Electron optical system, 4 ... Optical microscope part, 5 ... Image processing part, 6 ... Control part, 7 ... Secondary electron detection part, 8 ... Sample room, 9 ... Substrate to be inspected, 10 ... electron gun, 11 ... extraction electrode, 12 ... condenser lens, 13 ... blanking deflector, 14 ... aperture, 15 ... scanning deflector, 16 ... objective lens, 17 ... reflector, 18 ... ExB deflection 19 ... primary electron beam, 20 ... secondary electron detector, 21 ... preamplifier, 22 ... AD converter, 23 ... light conversion means, 24 ... light transmission means, 25 ... electrical conversion means, 26 ... high voltage power supply, 27 ... Preamplifier drive power supply, 28 ... AD converter drive power supply, 29 ... Reverse bias power supply, 30 ... Sample stage, 31 ... X stage, 32 ... Y stage, 33 ... Rotation stage, 34 ... Position monitor length measuring device, 35 ... Covered Inspection board height measuring instrument, 36 ... 40 ... white light source, 41 ... optical lens, 42 ... CCD camera, 43 ... correction control circuit, 44 ... scanning signal generator, 45 ... objective lens power supply, 46 ... first storage unit, 47 ... second image storage Reference numeral 48: Calculation unit 49: Defect determination unit 50: Monitor

Claims (9)

ウエハの回路パターンが形成された基板表面に光、レーザ光あるいは荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の欠陥を判別する判別手段とを備えた回路パターンの検査装置において、
セル領域の設定手段を有し、
セル領域の設定のための作成ツールを、前記ウエハ内のチップ内マップを表示する画面と共に表示して前記チップ内マップのセル領域を設定するようにした表示装置を有し、
前記セル領域は、光学顕微鏡による「光顕」画像で入力した領域のデータを、ＳＥＭ画像でトレースして再入力して設定された領域であることを特徴とする回路パターンの検査装置。 Irradiation means for irradiating the substrate surface on which the circuit pattern of the wafer is formed with light, laser light or charged particle beam, detection means for detecting a signal generated from the substrate by the irradiation, and a signal detected by the detection means Storage means for imaging and storing, comparison means for comparing the stored image with an image formed from another identical circuit pattern, and determination means for determining a defect on the circuit pattern from the comparison result Circuit pattern inspection equipment,
Having cell area setting means,
The creation tool for setting the cell area, and displayed with a screen for displaying the chip maps in the wafer have a display device which is adapted to set the cell region of the chip in the map,
2. The circuit pattern inspection apparatus according to claim 1, wherein the cell area is an area set by tracing and re-inputting data of an area input in an “optical microscope” image by an optical microscope with an SEM image. ウエハの回路パターンが形成された基板表面に光、レーザ光あるいは荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の欠陥を判別する判別手段とを備えた回路パターンの検査装置において、
セル領域の設定手段を有し、
セル領域の設定のための作成ツールを、前記ウエハ内のチップ内マップを表示する画面と共に表示して前記チップ内マップのセル領域を設定するようにした表示装置を有し、
前記セル領域は、光学顕微鏡またはＳＥＭ低倍率画像で入力した領域のデータ
を、ＳＥＭ高倍率画像でトレースして再入力して設定された領域であることを特
徴とする回路パターンの検査装置。Irradiation means for irradiating the substrate surface on which the circuit pattern of the wafer is formed with light, laser light or charged particle beam, detection means for detecting a signal generated from the substrate by the irradiation, and a signal detected by the detection means Storage means for imaging and storing, comparison means for comparing the stored image with an image formed from another identical circuit pattern, and determination means for determining a defect on the circuit pattern from the comparison result Circuit pattern inspection equipment,
Having cell area setting means,
A display device configured to display a creation tool for setting a cell area together with a screen for displaying an in-chip map in the wafer to set the cell area of the in-chip map;
2. The circuit pattern inspection apparatus according to claim 1, wherein the cell region is a region set by tracing and re-inputting data of a region input with an optical microscope or a SEM low magnification image with a SEM high magnification image. ウエハの回路パターンが形成された基板表面に光、レーザ光あるいは荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の欠陥を判別する判別手段とを備えた回路パターンの検査装置において、
セル領域の設定手段を有し、
セル領域の設定のための作成ツールを、前記ウエハ内のチップ内マップを表示する画面と共に表示して前記チップ内マップのセル領域を設定するようにした表示装置を有し、
セル領域デフォルトを有する品種ファイルおよび該品種ファイルに付属する工程ファイル手段を有し、
新規品種の表示であるときにデフォルト領域をかつ工程表示であるときに設定済のセル領域を検査領域として表示することを特徴とする回路パターンの検査装置。Irradiation means for irradiating the substrate surface on which the circuit pattern of the wafer is formed with light, laser light or charged particle beam, detection means for detecting a signal generated from the substrate by the irradiation, and a signal detected by the detection means Storage means for imaging and storing, comparison means for comparing the stored image with an image formed from another identical circuit pattern, and determination means for determining a defect on the circuit pattern from the comparison result Circuit pattern inspection equipment,
Having cell area setting means,
A display device configured to display a creation tool for setting a cell area together with a screen for displaying an in-chip map in the wafer to set the cell area of the in-chip map;
A product file having a cell area default and a process file means attached to the product file;
A circuit pattern inspection apparatus which displays a default area when displaying a new product and a set cell area when displaying a process as an inspection area. 請求項３において、
検査領域の設定手段を有し、かつ
その先端を欠陥位置に位置させるナビゲート線を表示するナビゲート表示手段を有することを特徴とする回路パターンの検査装置。In claim 3,
A circuit pattern inspection apparatus comprising: an inspection area setting means; and a navigation display means for displaying a navigation line for positioning a tip of the inspection area at a defect position. 請求項４において、
前記欠陥位置を色変化表示することを特徴とする回路パターンの検査装置。In claim 4,
A circuit pattern inspection apparatus for displaying a color change of the defect position. 請求項４において、
ウエハマップ上で指定された欠陥位置の欠陥の画像を表示するとともに、チップおよびチップ内を任意に拡大し、ウエハマップに表示させる欠陥位置を重なりなく表示する表示手段を有することを特徴とする回路パターンの検査装置。In claim 4,
A circuit having a display means for displaying an image of a defect at a defect position designated on a wafer map, arbitrarily expanding the chip and the inside of the chip, and displaying the defect position displayed on the wafer map without overlapping. Pattern inspection device. ウエハの回路パターンが形成された基板表面に光、レーザ光あるいは荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の欠陥を判別する判別手段とを備えた回路パターンの検査装置において、
セル領域の設定手段を有し、
セル領域の設定のための作成ツールを、前記ウエハ内のチップ内マップを表示する画面と共に表示して前記チップ内マップのセル領域を設定するようにした表示装置を有し、
セル領域ファイルを有する品種ファイルおよび該品種ファイルに付属する工程ファイル手段を有し、
工程ファイルのパラメータを表示するときに設定済のパラメータを表示し、該パラメータを変更したときに新たな工程ファイルとして登録する登録手段を有することを特徴とする回路パターンの検査装置。Irradiation means for irradiating the substrate surface on which the circuit pattern of the wafer is formed with light, laser light or charged particle beam, detection means for detecting a signal generated from the substrate by the irradiation, and a signal detected by the detection means Storage means for imaging and storing, comparison means for comparing the stored image with an image formed from another identical circuit pattern, and determination means for determining a defect on the circuit pattern from the comparison result Circuit pattern inspection equipment,
Having cell area setting means,
A display device configured to display a creation tool for setting a cell area together with a screen for displaying an in-chip map in the wafer to set the cell area of the in-chip map;
A product file having a cell area file and a process file means attached to the product file;
An apparatus for inspecting a circuit pattern, comprising: a registration unit that displays a set parameter when displaying a parameter of a process file and registers the parameter as a new process file when the parameter is changed. 請求項７において、
チップマトリクス、セル領域、電子線照射条件、キャリブレーション条件、アライメント条件、検査領域、感度条件および合否判定ファイルからなるファイルグループ手段を有し、前記チップマトリクスおよびセル領域ファイルでもって品種ファイルを構成し、他のファイルでもって工程ファイルを構成し、品種ファイルの下位に工程ファイルを有する構造として各ファイルについてのパラメータを設定するようにしたことを特徴とする回路パターンの検査装置。In claim 7,
It has file group means consisting of chip matrix, cell area, electron beam irradiation condition, calibration condition, alignment condition, inspection area, sensitivity condition and pass / fail judgment file, and constitutes a product file with the chip matrix and cell area file. An apparatus for inspecting circuit patterns, wherein a process file is constituted by other files, and parameters for each file are set as a structure having a process file at a lower level of a product type file. 請求項８において、
前記セル領域ファイルは、セル領域数、セル領域座標およびセルピッチファイルからなることを特徴とする回路パターンの検査装置。In claim 8,
2. The circuit pattern inspection apparatus according to claim 1, wherein the cell area file includes a cell area number, cell area coordinates, and a cell pitch file.
JP2003183707A 2003-06-27 2003-06-27 Circuit pattern inspection apparatus and inspection method Expired - Fee Related JP3896996B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003183707A JP3896996B2 (en) 2003-06-27 2003-06-27 Circuit pattern inspection apparatus and inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003183707A JP3896996B2 (en) 2003-06-27 2003-06-27 Circuit pattern inspection apparatus and inspection method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP34029298A Division JP3493312B2 (en) 1998-11-30 1998-11-30 Circuit pattern inspection apparatus and inspection method

Publications (2)

Publication Number Publication Date
JP2004048002A JP2004048002A (en) 2004-02-12
JP3896996B2 true JP3896996B2 (en) 2007-03-22

Family

ID=31712479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003183707A Expired - Fee Related JP3896996B2 (en) 2003-06-27 2003-06-27 Circuit pattern inspection apparatus and inspection method

Country Status (1)

Country Link
JP (1) JP3896996B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4804779B2 (en) * 2004-03-29 2011-11-02 アジュハイテク・インコーポレーテッド Over-detection prevention system and processing method for visual inspection of printed circuit board in film and tape form
JP4493424B2 (en) * 2004-07-12 2010-06-30 富士通マイクロエレクトロニクス株式会社 Mask, pattern formation method, and pattern dimension evaluation method
JP5090725B2 (en) * 2006-12-20 2012-12-05 株式会社日立ハイテクノロジーズ Foreign matter inspection device
JP5154527B2 (en) * 2009-09-16 2013-02-27 株式会社日立ハイテクノロジーズ Foreign matter inspection device
US10585049B2 (en) * 2018-03-10 2020-03-10 Kla-Tencor Corporation Process-induced excursion characterization
CN114356189B (en) * 2021-12-16 2024-08-30 苏州镁伽科技有限公司 Editing method and device for panel image to be detected, electronic equipment and storage medium

Also Published As

Publication number Publication date
JP2004048002A (en) 2004-02-12

Similar Documents

Publication Publication Date Title
JP4413767B2 (en) Pattern inspection device
JP3791095B2 (en) Circuit pattern inspection method and inspection apparatus
US8036447B2 (en) Inspection apparatus for inspecting patterns of a substrate
US7696487B2 (en) Circuit pattern inspection apparatus
JP4006119B2 (en) Circuit pattern inspection apparatus and circuit pattern inspection method
JP2000314710A (en) Inspection method and device for circuit pattern
JP2001313322A (en) Checking method and apparatus by use of charged particle beam
JP2005044912A (en) Inspection device of circuit pattern
JP2002118158A (en) Method and apparatus for inspecting circuit pattern
JP4041630B2 (en) Circuit pattern inspection apparatus and inspection method
JP3493312B2 (en) Circuit pattern inspection apparatus and inspection method
JP2006216611A (en) Pattern inspection apparatus
JP4537891B2 (en) Circuit pattern inspection apparatus and inspection method
JP3896996B2 (en) Circuit pattern inspection apparatus and inspection method
JP3836735B2 (en) Circuit pattern inspection device
JP2005181347A (en) Inspection device, inspection system and inspection method for circuit pattern
JP4746659B2 (en) Circuit pattern inspection method
JP2000286310A (en) Method and apparatus for inspecting pattern defects
JP4274247B2 (en) Circuit pattern inspection method and inspection apparatus
JP4230899B2 (en) Circuit pattern inspection method
JP2007281500A (en) Inspection device, inspection system and inspection method for circuit pattern
JP2000164661A (en) Inspection device of circuit pattern
JP3765988B2 (en) Electron beam visual inspection device
JP4603448B2 (en) Circuit pattern inspection device
JP2009016356A (en) Inspection method and device using charged particle beam

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees