JP3896792B2 - Electronic device and piezoelectric device package - Google Patents

Electronic device and piezoelectric device package Download PDF

Info

Publication number
JP3896792B2
JP3896792B2 JP2001030075A JP2001030075A JP3896792B2 JP 3896792 B2 JP3896792 B2 JP 3896792B2 JP 2001030075 A JP2001030075 A JP 2001030075A JP 2001030075 A JP2001030075 A JP 2001030075A JP 3896792 B2 JP3896792 B2 JP 3896792B2
Authority
JP
Japan
Prior art keywords
package
base
piezoelectric
layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001030075A
Other languages
Japanese (ja)
Other versions
JP2002232252A (en
Inventor
正幸 菊島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001030075A priority Critical patent/JP3896792B2/en
Publication of JP2002232252A publication Critical patent/JP2002232252A/en
Application granted granted Critical
Publication of JP3896792B2 publication Critical patent/JP3896792B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、ベースにIC(半導体集積回路)チップ等のIC素子を実装して気密に封止する電子デバイスのパッケージ構造に関し、特にIC素子と圧電振動片とを同一パッケージ内に搭載した圧電デバイスのパッケージに関する。
【0002】
【従来の技術】
従来より、各種情報・通信機器やOA機器、民生機器等の電子機器に様々な電子デバイス、圧電振動子等の圧電デバイスが使用されている。特に最近は、モバイルコンピュータ、ICカード等の小型情報機器や携帯電話等の通信機器の分野で、装置の小型化・高性能化が著しく、これに対応して圧電デバイスの小型化・薄型化が要求されており、圧電振動片とICチップとを同一パッケージ内に封止した発振器やリアルタイムクロックモジュール等の圧電デバイスが開発されている。更に、装置の回路基板への実装に適した表面実装型のデバイスが要求されている。
【0003】
このような表面実装型の圧電デバイスとして、例えば本願出願人による特開平11−163670号公報には、積層構造のセラミック絶縁基板からなるベースにICチップとその上方に圧電振動片とを実装し、かつ金属製蓋を接合して気密に封止したパッケージ構造が記載されている。この圧電デバイスでは、ベースの実装面に形成した電極パターンに、ICチップの電極パッドに形成した金属バンプをフリップチップボンディングにより接続すると共に、更にICチップをより確実に固定しかつ電気的に接続するために、ベース実装面とICチップ下面間のギャップにアンダーフィル材を充填・硬化させる。
【0004】
【発明が解決しようとする課題】
しかしながら、ICチップのバンプと基板の接続後にアンダーフィル材を用いるフリップチップボンディング方式は、例えば本間良信の論文「フリップチップ用アンダーフィル材料」(電子材料、2000年9月、第36〜40頁)や、蔡錫全の論文「エリアアレイデバイス実装用アンダーフィル封止剤」(電子材料、2000年9月、第42〜48頁)に記載されるように、ICチップと基板間のギャップにアンダーフィル材を流し込む際に空気を巻き込んでボイドを発生する虞がある。更に、圧電デバイスその他電子デバイスの小型薄型化に伴い、前記ギャップが狭小化しまたバンプの狭ピッチ化が著しくなり、アンダーフィル材の使用時にボイドがより発生し易くなる。このボイドは、デバイスの基板実装時にパッケージが加熱されて膨張すると、アンダーフィル材に剥離やクラックを発生させる虞があり、信頼性・耐久性を損なうという問題が生じる。
【0005】
特に上述した特開平11−163670号公報に記載されるようにICチップと圧電振動片とを封止したパッケージ構造の圧電デバイスは、通常シーム溶接やガラス封止により蓋をベースに接合する。圧電デバイスのパッケージは、圧電振動片の腐食等を防止してその動作信頼性を確保するために真空封止することが好ましいが、真空雰囲気内で蓋のシーム溶接又はガラス封止を行うことは、実際上技術的に困難である。
【0006】
そこで本発明は、上述した従来の問題点に鑑みてなされたものであり、その目的は、アンダーフィル材を用いたフリップチップボンディングによりIC素子をベースに実装し、かつ該ベースに蓋を接合して気密に封止した電子デバイスにおいて、小型化・薄型化を図りながら、アンダーフィル材におけるボイドの発生を有効に防止し得る信頼性の高いパッケージを提供することにある。
【0007】
更に本発明の目的は、同一パッケージ内にIC素子と圧電振動片とを実装しかつ気密に封止すると共に、アンダーフィル材を用いたフリップチップボンディングによりIC素子をベースに実装した圧電デバイスにおいて、同様に小型化・薄型化を図りながら、アンダーフィル材におけるボイドの発生を有効に防止し得る信頼性の高いパッケージを提供することにある。
【0008】
【課題を解決するための手段】
本発明によれば、上記目的を達成するために、ベースと該ベースに接合された蓋とを有し、その内部にIC素子を気密に封止する電子デバイスのパッケージにおいて、前記ベースには、その実装面にIC素子がフリップチップボンディングにより実装されかつアンダーフィル材で固定され、該実装面には、パッケージの外部に通じるガス抜き孔がIC素子の下側に開設され、かつ、該ガス抜き孔がパッケージ外面において気密に閉塞されていることを特徴とする電子デバイスのパッケージが提供される。
【0009】
このようにベースの実装面にガス抜き孔を設けたことにより、IC素子の下面とベース実装面とのギャップにアンダーフィル材を充填する際に、ギャップ内の空気その他のガスが、ギャップの周囲からだけでなく、ガス抜き孔からも排出されるので、ギャップの狭小化及びバンプの狭ピッチ化に拘わらず、アンダーフィル材におけるボイドの発生を有効に防止することができる。
【0010】
本発明の別の側面によれば、ベースと該ベースに接合された蓋とを有し、その内部にIC素子及び圧電振動片を気密に封止する圧電デバイスのパッケージにおいて、前記ベースには、その実装面にIC素子がフリップチップボンディングにより実装されかつアンダーフィル材で固定され、該実装面には、パッケージの外部に通じるガス抜き孔がIC素子の下側に開設され、かつ、該ガス抜き孔がパッケージの外面側から気密に閉塞されていることを特徴とする圧電デバイスのパッケージが提供される。
【0011】
これにより、ベースにIC素子をフリップチップボンディングにより実装しかつアンダーフィル材で固定する圧電デバイスのパッケージにおいても、その小型薄型化に拘わらず、アンダーフィル材におけるボイドの発生を有効に防止することができる。
【0012】
或る実施例では、前記ベースに更に、IC素子の実装領域以外の領域にパッケージの外部とを連通する封止用孔が設けられ、かつ該封止用孔がパッケージの外面側から気密に閉塞されている。封止用孔は、例えば従来から公知のように、ベースに蓋を気密に接合した後に、乾燥空気雰囲気内、不活性ガス雰囲気内又は真空雰囲気内でその中にAu−Sn等の金属ボールをパッケージの外側から挿入し、加熱して溶着させることにより気密に閉塞することができる。
【0013】
更に或る実施例では、前記ガス抜き孔と封止用孔とがパッケージの外面に設けられた共通の開口に連通している。この場合、前記共通の開口を、例えば上記金属ボールを溶着させる手法によりパッケージの外側から閉塞することにより、従来と同じ1つの工程で両方の孔を同時に閉塞することができる。
【0014】
また、前記ベースが、例えばセラミック材料等の絶縁材料からなる薄板の積層構造であると、圧電振動片及びIC素子を収容するための凹みを有する箱形のパッケージの組立て、並びにベースへの前記両孔の形成を容易に行うことができるので好ましい。
【0015】
また或る実施例では、前記パッケージ内において、圧電振動片がIC素子の上方に配置されており、特に圧電デバイスの小型化に有利である。
【0016】
【発明の実施の形態】
図1A〜Cは、本発明を適用した圧電デバイスの第1実施例を示している。この圧電デバイスは圧電発振器であり、絶縁材料で形成されたベース1とその上端にシールリング2を介して接合された金属製の蓋3とからなるパッケージ4を有する。パッケージ4内には、ベース1に実装したATカット水晶振動片5とこれを駆動するためのICチップ6とが真空に封止されている。蓋3は、例えばシーム溶接により接合されるが、これはICチップ6や水晶振動片5に高熱が作用しないので好ましい。蓋3がガラス製の場合には、シールリングを用いることなくベース上端に低融点ガラスで直接接合することもできる。
【0017】
ベース1は、セラミック材料からなる絶縁薄板を積層した第1層7〜第5層11からなる概ね矩形箱状の構造を有し、第3層9〜第5層11に形成した開口により、水晶振動片5及びICチップ6を収容するための空所12が画定されている。空所12の底部即ち第3層9の開口により露出する第2層8の表面はICチップの実装面1aを構成し、ICチップを接続するための電極13及び配線パターンが形成されている。この電極及び配線パターンは、一般にW、Mo等の金属配線材料をセラミック薄板表面にスクリーン印刷しかつその上にNi、Auをめっきすることにより形成される。
【0018】
ICチップ6は、その下面に配設した各電極パッドに、はんだ又はAu等の金属バンプ14が形成され、公知のフリップチップボンディングによりそれぞれ対応する前記電極と接続されている。ICチップ6の下面とベースのチップ実装面1aとの狭いギャップにはアンダーフィル材15が充填され、ベースにICチップをより確実に固定し、電気的に接続し、かつその接続部を保護している。チップ実装面1aには、その略中央に開口するガス抜き孔16が、ベース1の第1層7及び第2層8を貫通させて形成されている。ガス抜き孔16は、後述するように充填材17でパッケージの外面側から気密に閉塞されている。
【0019】
アンダーフィル材15は、図2に良く示すように、圧電デバイスの製造過程においてICチップの金属バンプ14を対応する電極13と接続した後、ICチップ6の直ぐ横に配置したディスペンサ18の先端から適量をチップ実装面1aとICチップ下面とのギャップ19に流し込む。ギャップ19内の空気その他のガスはアンダーフィル材15に押し出され、ディスペンサ18とは反対側のギャップの周囲からだけでなくガス抜き孔16からも排出されるので、ギャップ内に残らない。この後、アンダーフィル材15は所定温度で所定時間加熱して硬化させるが、狭小なギャップ又は狭ピッチのバンプ配列であっても、ボイドの発生を有効に防止することができる。アンダーフィル材としては、従来から公知の様々な樹脂材料が使用され、ギャップやICチップの寸法による材料の注入性、フィレットの形成性、硬化後の特性、信頼性等の条件を考慮して適当に選択される。
【0020】
水晶振動片5はICチップ6の直ぐ上方に配置され、その両面に形成した励振電極から基端部に引き出した1対の接続電極20を、ベースの第4層10上面に設けたマウント部の各接続端子21にそれぞれ導電性接着剤22で片持ち式にかつ概ね水平に固定支持され、かつ電気的に接続されている。ベース1には更に、水晶振動片5の自由端の下方位置に、即ち前記チップ実装面以外の領域に開口する封止用孔23が、同様に第1層7〜第3層9を通して形成され、かつ充填材24でパッケージの外面側から気密に閉塞されている。
【0021】
ガス抜き孔16及び封止用孔23は、従来と同様に、充填材として例えばAu−Snはんだ系又は9:1はんだ等の高融点Pb−Snはんだ系材料等で形成された金属ボール17´、24´を使用し、これを各孔のパッケージの外面側の段差16a、23aに載置して、バッチ式の真空封止装置やレーザ装置又は電子ビーム装置等で溶着させることにより閉塞する。特に封止用孔23は、蓋3をベース1に接合し、更に該封止孔を介してイオンビームエッチングにより水晶振動片5の周波数を微調整した後で、最後に真空雰囲気中で閉塞することにより、パッケージ4を真空に封止することができる。
【0022】
図3及び図4は、本発明による圧電デバイスの第2実施例を示している。本実施例は、パッケージのベース1が、第1層7と第2層8との間に同じセラミック材料の絶縁薄板からなる層25を追加した6層構造である。この追加層25には溝26が形成され、それにより封止用孔23をガス抜き孔16に連通させる通路を形成すると共に、ベースの第1層7には、ガス抜き孔16の位置にのみ開口7aが形成され、この共通の開口を介して前記ガス抜き孔及び封止用孔がパッケージ4の外部に連通するようになっている。従って、本実施例では、第1実施例と同様にして充填材17で共通の開口7aを閉塞することにより、両方の孔を同時にかつ1つの工程で封止することができる。
【0023】
また、第1及び第2実施例のいずれにおいても、ベース1がセラミック基板の積層構造で構成されているので、各セラミック基板に適当な開口や溝を形成しかつそれらを組み合わせることにより、ベースにガス抜き孔16、封止用孔23、空所12及び水晶振動片5のマウント部等を簡単に、かつ好適な構造に形成することができる。
【0024】
本発明は、上記実施例に限定されるものではなく、これに様々な変形・変更を加えて実施し得ることは当業者に明らかである。例えば、圧電振動片は必ずしもICチップの上方に配置する必要はなく、両者をベースの同じ実装面に並列に配置しても良い。また、ベースは、箱状でなく平坦な基板であっても良く、これにキャビティ型の蓋を接合してパッケージ内にICチップ等を封止することもできる。また本発明は、水晶以外の圧電材料からなる圧電振動片、音叉型等の異なる構造の圧電振動片、及びSAWデバイス等の様々な圧電デバイスについても同様に適用できる。更に本発明は、圧電デバイス以外に、アンダーフィル材を用いたフリップチップボンディングによりICチップをベースに実装しかつ気密に封止する様々な電子デバイスに適用することができる。
【0025】
【発明の効果】
本発明による電子デバイスのパッケージは、上述したようにベースの実装面に設けたガス抜き孔を用いることにより、アンダーフィル材を充填する際に、IC素子の下面とベース実装面とのギャップから空気その他のガスが完全に排出されるので、ギャップの狭小化及びバンプの狭ピッチ化に拘わらず、アンダーフィル材におけるボイドの発生を有効に防止することができ、小型化・薄型化の要求に対応しつつ、信頼性の高い電子デバイスを実現することができる。
【0026】
また、本発明の圧電デバイスのパッケージによれば、同じくベースの実装面に設けたガス抜き孔を用いることにより、アンダーフィル材を充填する際に、IC素子の下面とベース実装面とのギャップから空気その他のガスが完全に排出されるので、ギャップの狭小化及びバンプの狭ピッチ化に拘わらず、アンダーフィル材におけるボイドの発生を有効に防止することができ、小型化・薄型化の要求に対応しつつ、高性能で信頼性の高い圧電デバイスを実現することができる。
【図面の簡単な説明】
【図1】A図は本発明による圧電デバイスの第1実施例を示す平面図、B図はその縦断面図、C図は底面図である。
【図2】ベースとICチップとのギャップにアンダーフィル材の充填過程を示す部分拡大図である。
【図3】本発明の第2実施例による圧電デバイスのベースを示す部分拡大端面図である。
【図4】図4のベースの底面図である。
【符号の説明】
1 ベース
1a チップ実装面
2 シールリング
3 蓋
4 パッケージ
5 水晶振動片
6 ICチップ
7 第1層
7a 開口
8 第2層
9 第3層
10 第4層
11 第5層
12 空所
13 電極
14 金属バンプ
15 アンダーフィル材
16 ガス抜き孔
16a、23a 段差
17 充填材
17´、24´ 金属ボール
18 ディスペンサ
19 ギャップ
20 接続電極
21 接続端子
22 導電性接着剤
23 封止用孔
24 充填材
25 層
26 溝
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a package structure of an electronic device in which an IC element such as an IC (semiconductor integrated circuit) chip is mounted on a base and hermetically sealed, and in particular, a piezoelectric device in which an IC element and a piezoelectric vibrating piece are mounted in the same package. Related to the package.
[0002]
[Prior art]
Conventionally, various electronic devices and piezoelectric devices such as piezoelectric vibrators have been used in various information / communication equipment, OA equipment, consumer equipment, and other electronic equipment. Particularly recently, in the field of small information devices such as mobile computers and IC cards, and communication devices such as mobile phones, the size and performance of devices have been remarkably reduced. In response, piezoelectric devices have become smaller and thinner. There is a demand, and piezoelectric devices such as an oscillator and a real-time clock module in which a piezoelectric vibrating piece and an IC chip are sealed in the same package have been developed. Furthermore, a surface-mount type device suitable for mounting the apparatus on a circuit board is required.
[0003]
As such a surface mount type piezoelectric device, for example, in Japanese Patent Application Laid-Open No. 11-163670 by the present applicant, an IC chip and a piezoelectric vibrating piece are mounted on a base made of a ceramic insulating substrate having a laminated structure, A package structure in which a metal lid is joined and hermetically sealed is described. In this piezoelectric device, metal bumps formed on the electrode pads of the IC chip are connected to the electrode pattern formed on the mounting surface of the base by flip chip bonding, and the IC chip is more securely fixed and electrically connected. For this purpose, an underfill material is filled and cured in the gap between the base mounting surface and the IC chip lower surface.
[0004]
[Problems to be solved by the invention]
However, the flip chip bonding method using an underfill material after connecting the bumps of the IC chip and the substrate is, for example, a paper by Yoshinobu Honma "Underfill material for flip chip" (Electronic Materials, September 2000, pp. 36-40) And underfill material in the gap between the IC chip and the substrate, as described in the paper by Allen, “Underfill Sealant for Mounting Area Array Devices” (Electronic Materials, September 2000, pp. 42-48) There is a possibility that voids are generated by entraining air when the air is poured. Furthermore, with the miniaturization and thinning of piezoelectric devices and other electronic devices, the gaps are narrowed and the pitch of bumps is remarkably reduced, and voids are more likely to occur when using an underfill material. When the package is heated and expanded when the device is mounted on the substrate, the void may cause peeling or cracking in the underfill material, resulting in a problem that reliability and durability are impaired.
[0005]
In particular, a piezoelectric device having a package structure in which an IC chip and a piezoelectric vibrating piece are sealed as described in Japanese Patent Laid-Open No. 11-163670 described above is usually joined to a base by a seam welding or glass sealing. The package of the piezoelectric device is preferably vacuum-sealed to prevent corrosion of the piezoelectric vibrating piece and ensure its operational reliability. However, it is not possible to perform seam welding or glass sealing of the lid in a vacuum atmosphere. It is technically difficult in practice.
[0006]
Accordingly, the present invention has been made in view of the above-described conventional problems, and an object of the present invention is to mount an IC element on a base by flip chip bonding using an underfill material, and bond a lid to the base. An object of the present invention is to provide a highly reliable package that can effectively prevent the generation of voids in an underfill material while reducing the size and thickness of an electronic device hermetically sealed.
[0007]
Furthermore, an object of the present invention is to mount an IC element and a piezoelectric vibrating piece in the same package and hermetically seal, and in a piezoelectric device mounted based on the IC element by flip chip bonding using an underfill material, Similarly, it is an object of the present invention to provide a highly reliable package capable of effectively preventing generation of voids in an underfill material while reducing the size and thickness.
[0008]
[Means for Solving the Problems]
According to the present invention, in order to achieve the above object, in a package of an electronic device that has a base and a lid bonded to the base and hermetically seals an IC element therein, the base includes: An IC element is mounted on the mounting surface by flip-chip bonding and fixed with an underfill material, and a gas vent hole that opens to the outside of the package is formed on the mounting surface on the lower side of the IC element. An electronic device package is provided in which the holes are hermetically closed at the outer surface of the package.
[0009]
By providing a vent hole on the mounting surface of the base in this way, when filling the gap between the lower surface of the IC element and the base mounting surface with an underfill material, air or other gas in the gap Since the gas is exhausted not only from the gas vent holes, it is possible to effectively prevent the occurrence of voids in the underfill material regardless of the narrowing of the gap and the narrowing of the pitch of the bumps.
[0010]
According to another aspect of the present invention, in a package of a piezoelectric device having a base and a lid joined to the base and hermetically sealing an IC element and a piezoelectric vibrating piece therein, the base includes: An IC element is mounted on the mounting surface by flip-chip bonding and fixed with an underfill material, and a gas vent hole that opens to the outside of the package is formed on the mounting surface on the lower side of the IC element. A package of a piezoelectric device is provided in which the hole is hermetically closed from the outer surface side of the package.
[0011]
As a result, it is possible to effectively prevent the occurrence of voids in the underfill material even in a piezoelectric device package in which the IC element is mounted on the base by flip chip bonding and fixed with the underfill material. it can.
[0012]
In one embodiment, the base is further provided with a sealing hole communicating with the outside of the package in a region other than the IC element mounting region, and the sealing hole is airtightly closed from the outer surface side of the package. Has been. For example, as known in the art, the sealing hole is formed by attaching a metal ball such as Au-Sn in a dry air atmosphere, an inert gas atmosphere or a vacuum atmosphere after the lid is airtightly joined to the base. It can be sealed airtight by inserting from the outside of the package and heating and welding.
[0013]
Further, in one embodiment, the vent hole and the sealing hole communicate with a common opening provided on the outer surface of the package. In this case, by closing the common opening from the outside of the package by, for example, a technique of welding the metal balls, it is possible to simultaneously close both holes in the same process as before.
[0014]
Further, when the base has a laminated structure of thin plates made of an insulating material such as a ceramic material, the box-shaped package having a recess for accommodating the piezoelectric vibrating piece and the IC element is assembled, and both the base plate and the base are assembled. Since formation of a hole can be performed easily, it is preferable.
[0015]
In one embodiment, the piezoelectric vibrating piece is disposed above the IC element in the package, which is particularly advantageous for downsizing the piezoelectric device.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
1A to 1C show a first embodiment of a piezoelectric device to which the present invention is applied. This piezoelectric device is a piezoelectric oscillator, and includes a package 4 including a base 1 made of an insulating material and a metal lid 3 joined to the upper end of the base 1 via a seal ring 2. In the package 4, an AT-cut quartz crystal vibrating piece 5 mounted on the base 1 and an IC chip 6 for driving the AT-cut crystal vibrating piece 5 are sealed in a vacuum. The lid 3 is joined by, for example, seam welding, which is preferable because high heat does not act on the IC chip 6 and the crystal vibrating piece 5. When the lid 3 is made of glass, it can be joined directly to the upper end of the base with low melting point glass without using a seal ring.
[0017]
The base 1 has a substantially rectangular box-like structure composed of first to seventh layers 11 to 11 in which insulating thin plates made of a ceramic material are laminated. Crystals are formed by openings formed in the third to ninth layers 11. A space 12 for accommodating the resonator element 5 and the IC chip 6 is defined. The bottom of the void 12, that is, the surface of the second layer 8 exposed by the opening of the third layer 9 constitutes the IC chip mounting surface 1a, and the electrodes 13 and wiring patterns for connecting the IC chip are formed. The electrodes and the wiring pattern are generally formed by screen-printing a metal wiring material such as W or Mo on the surface of a ceramic thin plate and plating Ni or Au thereon.
[0018]
The IC chip 6 has metal bumps 14 such as solder or Au formed on the electrode pads disposed on the lower surface thereof, and is connected to the corresponding electrodes by known flip chip bonding. A narrow gap between the lower surface of the IC chip 6 and the chip mounting surface 1a of the base is filled with an underfill material 15, so that the IC chip is more securely fixed to the base, electrically connected, and the connection portion is protected. ing. In the chip mounting surface 1 a, a gas vent hole 16 that is opened substantially in the center is formed through the first layer 7 and the second layer 8 of the base 1. The gas vent hole 16 is airtightly closed from the outer surface side of the package with a filler 17 as will be described later.
[0019]
As shown in FIG. 2, the underfill material 15 is formed from the tip of the dispenser 18 disposed immediately next to the IC chip 6 after the metal bumps 14 of the IC chip are connected to the corresponding electrodes 13 in the manufacturing process of the piezoelectric device. An appropriate amount is poured into the gap 19 between the chip mounting surface 1a and the lower surface of the IC chip. Air or other gas in the gap 19 is pushed out to the underfill material 15 and is discharged not only from the periphery of the gap opposite to the dispenser 18 but also from the gas vent hole 16, so that it does not remain in the gap. Thereafter, the underfill material 15 is cured by heating at a predetermined temperature for a predetermined time. However, generation of voids can be effectively prevented even with a narrow gap or a narrow pitch bump array. Various conventionally known resin materials are used as the underfill material, and it is appropriate in consideration of conditions such as material injectability, fillet formability, post-curing characteristics, and reliability depending on gaps and IC chip dimensions. Selected.
[0020]
The quartz crystal resonator element 5 is disposed immediately above the IC chip 6, and a pair of connection electrodes 20 drawn out from the excitation electrodes formed on both surfaces thereof to the base end portion are provided on the upper surface of the fourth layer 10 of the base. Each connection terminal 21 is fixed and supported in a cantilever manner and generally horizontally by a conductive adhesive 22 and is electrically connected. Further, a sealing hole 23 is formed in the base 1 through the first layer 7 to the third layer 9 at a position below the free end of the crystal vibrating piece 5, that is, in a region other than the chip mounting surface. And the filler 24 is hermetically closed from the outer surface side of the package.
[0021]
The degassing hole 16 and the sealing hole 23 are formed of a metal ball 17 ′ formed of, for example, a high melting point Pb—Sn solder-based material such as an Au—Sn solder system or 9: 1 solder as a filler. , 24 'are placed on the step 16a, 23a on the outer surface side of the package of each hole, and sealed by batch type vacuum sealing device, laser device, electron beam device or the like. In particular, the sealing hole 23 is finally closed in a vacuum atmosphere after the lid 3 is joined to the base 1 and the frequency of the crystal vibrating piece 5 is finely adjusted by ion beam etching through the sealing hole. Thus, the package 4 can be sealed in a vacuum.
[0022]
3 and 4 show a second embodiment of a piezoelectric device according to the present invention. In this embodiment, the base 1 of the package has a six-layer structure in which a layer 25 made of an insulating thin plate of the same ceramic material is added between the first layer 7 and the second layer 8. A groove 26 is formed in the additional layer 25, thereby forming a passage through which the sealing hole 23 communicates with the gas vent hole 16, and the first layer 7 of the base is provided only at the position of the gas vent hole 16. An opening 7a is formed, and the gas vent hole and the sealing hole communicate with the outside of the package 4 through the common opening. Therefore, in this embodiment, both the holes can be sealed simultaneously and in one step by closing the common opening 7a with the filler 17 as in the first embodiment.
[0023]
In both the first and second embodiments, the base 1 is formed of a laminated structure of ceramic substrates. Therefore, by forming appropriate openings and grooves in each ceramic substrate and combining them, the base 1 is formed. The gas vent hole 16, the sealing hole 23, the space 12, the mount portion of the crystal vibrating piece 5, and the like can be easily formed into a suitable structure.
[0024]
It will be apparent to those skilled in the art that the present invention is not limited to the above-described embodiments and can be implemented with various modifications and changes. For example, the piezoelectric vibrating reed need not necessarily be disposed above the IC chip, and both may be disposed in parallel on the same mounting surface of the base. The base may be a flat substrate instead of a box, and a cavity-type lid may be joined to the base to seal an IC chip or the like in the package. The present invention is also applicable to various piezoelectric devices such as a piezoelectric vibrating piece made of a piezoelectric material other than quartz, a piezoelectric vibrating piece having a different structure such as a tuning fork type, and a SAW device. In addition to piezoelectric devices, the present invention can be applied to various electronic devices in which an IC chip is mounted on a base and hermetically sealed by flip chip bonding using an underfill material.
[0025]
【The invention's effect】
The electronic device package according to the present invention uses the vent hole provided in the mounting surface of the base as described above, so that when the underfill material is filled, the air is removed from the gap between the lower surface of the IC element and the base mounting surface. Since other gases are exhausted completely, it is possible to effectively prevent voids in the underfill material regardless of the narrowing of the gap and the narrowing of the pitch of the bumps. However, a highly reliable electronic device can be realized.
[0026]
Further, according to the piezoelectric device package of the present invention, when the underfill material is filled by using the vent hole provided in the base mounting surface, the gap between the lower surface of the IC element and the base mounting surface is used. Since air and other gases are completely discharged, voids in the underfill material can be effectively prevented regardless of the narrowing of the gap and the narrowing of the pitch of the bumps. A piezoelectric device with high performance and high reliability can be realized while complying.
[Brief description of the drawings]
FIG. 1A is a plan view showing a first embodiment of a piezoelectric device according to the present invention, FIG. 1B is a longitudinal sectional view thereof, and FIG. 1C is a bottom view thereof.
FIG. 2 is a partially enlarged view showing a process of filling an underfill material in a gap between a base and an IC chip.
FIG. 3 is a partially enlarged end view showing a base of a piezoelectric device according to a second embodiment of the present invention.
4 is a bottom view of the base of FIG. 4. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Base 1a Chip mounting surface 2 Seal ring 3 Lid 4 Package 5 Crystal vibrating piece 6 IC chip 7 1st layer 7a Opening 8 2nd layer 9 3rd layer 10 4th layer 11 5th layer 12 Space | gap 13 Electrode 14 Metal bump 15 Underfill material 16 Degassing holes 16a, 23a Step 17 Filler 17 ', 24' Metal ball 18 Dispenser 19 Gap 20 Connection electrode 21 Connection terminal 22 Conductive adhesive 23 Sealing hole 24 Filler 25 Layer 26 Groove

Claims (3)

ベースと前記ベースに接合された蓋とを有し、その内部にIC素子及び圧電振動片を気密に封止する圧電デバイスのパッケージにおいて、
前記ベースには、その実装面に前記IC素子がフリップチップボンディングにより実装されかつアンダーフィル材で固定され、前記実装面には、前記パッケージの外部に通じるガス抜き孔が前記IC素子の下側に開設され、
前記ベースには更に、前記IC素子を実装した領域以外の領域に前記パッケージの外部と連通する封止用孔が設けられ、
前記ガス抜き孔と前記封止用孔とが前記パッケージの外面に設けられた共通の開口に連通し、かつ前記共通の開口が前記パッケージの外面側から気密に閉塞されていることを特徴とする圧電デバイスのパッケージ。
In a package of a piezoelectric device having a base and a lid joined to the base and hermetically sealing an IC element and a piezoelectric vibrating piece therein,
The IC element is mounted on the mounting surface of the base by flip-chip bonding and fixed with an underfill material, and a gas vent hole communicating with the outside of the package is formed on the lower side of the IC element on the mounting surface. Established,
The base is further provided with a sealing hole communicating with the outside of the package in a region other than the region where the IC element is mounted,
The degassing hole and the sealing hole communicate with a common opening provided on the outer surface of the package, and the common opening is airtightly closed from the outer surface side of the package. Piezoelectric device package.
前記ベース絶縁材料からなる薄板の積層構造であり、前記積層構造が、前記共通の開口を形成した第1層と、前記ガス抜き孔及び前記封止用孔を形成した第2層と、前記第1層と前記第2層との間に設けられかつ前記ガス抜き孔と前記封止用孔とを連通するための溝を形成した追加層とを有することを特徴とする請求項2に記載の圧電デバイスのパッケージ。 Ri laminated structure der thin plate the base is made of an insulating material, wherein the laminated structure comprises a first layer formed with said common opening, and the second layer forming the gas release openings and the sealing hole, 3. An additional layer provided between the first layer and the second layer and having a groove for communicating the gas vent hole and the sealing hole. Package of the described piezoelectric device. 前記圧電振動片が、前記IC素子の上方に配置されていることを特徴とする請求項2又は3に記載の圧電デバイスのパッケージ。The piezoelectric device package according to claim 2 , wherein the piezoelectric vibrating piece is disposed above the IC element.
JP2001030075A 2001-02-06 2001-02-06 Electronic device and piezoelectric device package Expired - Fee Related JP3896792B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001030075A JP3896792B2 (en) 2001-02-06 2001-02-06 Electronic device and piezoelectric device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001030075A JP3896792B2 (en) 2001-02-06 2001-02-06 Electronic device and piezoelectric device package

Publications (2)

Publication Number Publication Date
JP2002232252A JP2002232252A (en) 2002-08-16
JP3896792B2 true JP3896792B2 (en) 2007-03-22

Family

ID=18894342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001030075A Expired - Fee Related JP3896792B2 (en) 2001-02-06 2001-02-06 Electronic device and piezoelectric device package

Country Status (1)

Country Link
JP (1) JP3896792B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157836B2 (en) * 2004-10-19 2007-01-02 Seiko Epson Corporation Piezoelectric device
JP2010118784A (en) 2008-11-11 2010-05-27 Nippon Dempa Kogyo Co Ltd Method of manufacturing piezoelectric vibrator, piezoelectric vibrator, and electronic component
JP5561993B2 (en) * 2009-10-13 2014-07-30 日本電波工業株式会社 Manufacturing method of surface mount crystal oscillator
JP5250075B2 (en) * 2011-04-18 2013-07-31 日本電波工業株式会社 Piezoelectric vibrator manufacturing method, piezoelectric vibrator and electronic component
JP6051577B2 (en) * 2012-04-20 2016-12-27 セイコーエプソン株式会社 Electronic devices and electronic equipment

Also Published As

Publication number Publication date
JP2002232252A (en) 2002-08-16

Similar Documents

Publication Publication Date Title
US6762537B1 (en) Piezoelectric device and method for manufacture thereof
JP4795602B2 (en) Oscillator
JP2004214787A (en) Piezoelectric oscillator and manufacturing method thereof
JP2010050778A (en) Piezoelectric device
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
CN102714489A (en) Electronic component package sealing member, electronic component package, and method for fabricating electronic component package sealing member
JP2004228895A (en) Piezoelectric oscillator and its manufacturing method
JP3896792B2 (en) Electronic device and piezoelectric device package
JP3406852B2 (en) Crystal oscillator
JP2005065104A (en) Surface mounted piezoelectric vibrator and its manufacturing method
JP4706399B2 (en) Oscillator and electronic equipment
JP2000138339A (en) Electronic component
JP4479413B2 (en) Piezoelectric oscillator
JP4363859B2 (en) Manufacturing method of crystal oscillator
JP4556637B2 (en) Functional element body
JP2002198453A (en) Package for accommodating electronic component and electronic component device
JP4075301B2 (en) Piezoelectric device, package of piezoelectric device, and manufacturing method thereof
JP2001077247A (en) Electronic part case
JP2005151116A (en) Piezo-electric oscillating device
JP2002231840A (en) Package of electronic parts
JP2003273690A (en) Piezoelectric vibration device
JP2018056303A (en) Bump terminal and piezoelectric device having the same built in, and manufacturing method therefor
JP2011101213A (en) Vibration device
JP2003032042A (en) Real time clock module and electronic apparatus
JP2009099642A (en) Package for storing electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140105

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees