JP3886149B2 - 金属層とSiC層との間の低オーム抵抗接点を有する半導体装置 - Google Patents
金属層とSiC層との間の低オーム抵抗接点を有する半導体装置 Download PDFInfo
- Publication number
- JP3886149B2 JP3886149B2 JP52592197A JP52592197A JP3886149B2 JP 3886149 B2 JP3886149 B2 JP 3886149B2 JP 52592197 A JP52592197 A JP 52592197A JP 52592197 A JP52592197 A JP 52592197A JP 3886149 B2 JP3886149 B2 JP 3886149B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sic
- thin layer
- metal
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、SiCの半導体層、前記SiC層と低オーム抵抗接点を形成するのに用いられる金属層、及び前記SiC層と前記金属層との間に配置された、前記SiC層のSiCよりも狭い禁止帯を有する材料の薄い層からなり、然も、前記SiC層が、少なくとも前記薄い層に隣接した領域で高度にドープされている、半導体装置に関する。
〔背景技術〕
金属層とSiC層との間の接点を形成しなければならない全ての型の半導体装置は、例えば、異なった種類のダイオード、トランジスタ及びサイリスタのようなものから構成されている。SiCの特性のため、そのような装置は屡々高電力装置になっている。
SiCは大きな幅の禁止帯、即ち、価電子帯と伝導帯とのギャップを有する半導体材料であり、その大きさは問題のポリタイプにより2.3〜3.3evである。このため、他の禁止帯幅の大きな半導体と同様に、SiCは低オーム抵抗接点をSiC上に形成するのが極めて困難であると言う問題を有する。この困難の一つの理由は、そのような金属層の金属の仕事関数と半導体の電子親和力との間に大きな差があり、それがショットキー障壁(Schottky-barrier)の高さを大きくする結果になっていることである。この問題をヘテロ接合接点を形成し、それによって、米国特許第3,984,261号明細書に記載されているように、狭い禁止帯を有する材料を、金属層と上で定義した禁止帯幅の大きい半導体との間に中間層として成長させることにより解決することが試みられてきた。従って、「SiC層と低オーム抵抗接点を形成するのに用いられる金属層」と言う定義は、広く解釈されるべきものであり、金属層とSiC層との間に低オーム抵抗接点が形成されるが、これは別の材料の薄い層を介在させることにより行われるものであることを表している。
欧州特許B1 0 249 777には、半導体材料と金属層との間に低オーム抵抗接点を形成するためにそのようなヘテロ接合をどのようにして用いるかについて記述されているが、その半導体はSiCではなく、III−V−材料、例えば、GaPであり、それはSiCよりもかなり狭い禁止帯を有する。
中間層としてポリタイプ3C SiCを用いながら、6H SiCのための既知の半導体装置が入門書〔V.A.ジミトリエフ(Dimitriev)、K.アービン(Irvine)、M.スペンサー(Spencer)及びG.ケルナー(Kelner)、Appl. Phys. Lett. vol. 64(3)p. 318(1994)〕により示唆されているが、これの欠点は、ポリタイプ3Cが依然として比較的大きな禁止帯幅の材料であり、そのため接点問題が解決されていないことにある。
そのようなヘテロ接合で中間層として、また金属層と直接接点を形成する半導体として今まで用いられてきた種々の材料の別の問題は、これらの材料のフェルミ準位が、半導体の禁止帯内に高密度のトラップが形成される結果として、ピニングされる(pinned)ことである。典型的には、ピニング(pinning)は深部状態(トラップ)によるものであり、従って、フェルミ準位は、材料の禁止帯の中心近くに存在する。これらの状態は、例えば、金属の付着により形成される。ピニングは狭い領域、この場合には金属層と半導体との界面のみについてであり、従って、フェルミ準位は半導体の主要部ではピニングされていない。ピニングは、半導体のフェルミエネルギーがこの単一の位置、即ち前記界面に存在し、半導体のドーピング状態とは無関係に単一のエネルギー(トラップエネルギー)で固定されているような現象として定義されている。この効果は、金属と半導体、例えば、III−V化合物、例えば、GaAsとの間に見られるのが典型的であり、大きな高さの障壁をもたらす。界面が良好な品質、即ち、トラップ密度の小さなものである限り、それは半導体間のヘテロ接合では観察されず、従って、最初の所で定義した装置のSiC層と前記薄い層との間には存在しないであろう。通常、問題の金属の仕事関数は、低オーム抵抗接点を形成するための半導体の電子親和力とマッチしていることが望ましいが、前記ピニングのため、半導体中の中間帯状態が、金属の仕事関数とは無関係にショットキー障壁の高さを決定する。この「ピニング」現象は、欧州特許B1 0 249 777による半導体装置でも存在するが、この現象は大して重要ではない。なぜなら、そこで用いられる半導体の禁止帯は非常に狭いからである。
〔発明の開示〕
本発明の目的は、最初に述べた半導体装置で、SiC層と金属層との間に優れた低オーム抵抗接点を有する半導体装置を与えることにある。
この目的は、本発明に従い、第3B族窒化物の前記薄い層を形成することにより達成される。
即ち、第3B族窒化物は、金属との界面でピニングされた(固定された)フェルミ準位を持たないことが確認されており、このことは金属の仕事関数がショットキー障壁高さを決定し、そのため低い障壁に適した金属を選択することが可能になることを意味している。即ち、金属層とSiCとの間の薄い層として、SiC層のSiCよりも狭い禁止帯を有する第3B族窒化物を選択することにより、SiC層と金属層との間に低オーム抵抗接点を形成することができる。SiC層が少なくとも前記薄層に隣接した領域で高度にドープされていると言う事のため、薄層はドープされていなくてもよい。なぜなら、「変調ドーピング(modulation doping)」により、大きな禁止帯幅を有するSiC層から狭い禁止帯を有する薄層への電荷の移動が起き、そのため狭い禁止帯材料がその伝導帯に過剰の電荷を有し、実際上金属として挙動し、その結果前記薄層を予めドーピングすることなく低オーム抵抗接点を形成することができるようになるからである。このことは、高品質の前記薄層を成長させ易くなることを意味している。更に、装置のヘテロ接合が高品質になり、トラップ、即ち中間帯状態がそこに形成されるのを回避できることも重要であり、このことは第3B族窒化物とSiCとの比較的良好な格子適合によって得られる。
本発明の好ましい態様によれば、前記第3B族窒化物は、インジウム及び少なくとも別の第3B族元素を含有する。インジウムは、第3B族窒化物の禁止帯を、どのようなポリタイプのSiCでも、その禁止帯よりも狭くするのに適切な元素であり、従って、第3B族窒化物中にそれを含有させることは非常に有利である。しかし、インジウムの外に、少なくとも別の第3B族元素を含有することも、高品質薄層を成長させ易くするために重要である。
本発明の別の好ましい態様によれば、前記第3B族窒化物は少なくともインジウム及びガリウムを含有する。GaNはSiCより大きな禁止帯幅を有するが、それはSiC上に容易に成長させることができ、インジウムの添加により禁止帯を狭くすることができるので、前記第3B族窒化物は、目的とする低オーム抵抗接点を形成するのに適している。
本発明の別の好ましい態様によれば、前記第3B族窒化物は、Ga1-x Inx Nである。前記薄層のためのそのような材料は、SiC上に成長させ易いことが判明しており、SiCより狭い禁止帯を有し、金属との界面でピニングされていないフェルミ準位を有する。
本発明の非常に好ましい態様によれば、第3B族窒化物のインジウム含有量を、前記材料の電子親和力と前記金属層の金属の仕事関数とをマッチさせるために選択した金属に対し調節する。このようにインジウム含有量は、金属層と前記薄層との間のオーム接点の障壁高さを減少させるために、前記金属層の金属の仕事関数にマッチするように第3B族窒化物の電子親和力を調節するのに取扱い易いパラメーターである。
本発明の更に別の、非常に好ましい態様によれば、前記第3B族窒化物のインジウム含有量は、前記SiC層のドーピングの種類、p又はnに従って調節する。このようにインジウム含有量は、p型又はn型接点のどちらを望むかに従って、帯域配列を調節するためのパラメーターになる。即ち、前記第3B族窒化物の他の第3B族元素は、前記SiC層のSiCの禁止帯に対して中心にはない、価電子帯と伝導帯との間のギャップを有し、そのため前記薄層に対する界面に近いSiC層のドーピングの型に存在して、前記第3B族窒化物中のインジウムの異なった濃度が適切になる。例えば、GaNはSiCの禁止帯の中心に対しずれた禁止帯中心を有すると考えられており、このことはp型及びn型ドープしたSiC層に対して異なったインジウム含有量が必要になることを意味している。
本発明の別の好ましい態様によれば、前記薄層はドープしない。その利点は、上で既に述べてあり、この層をドープしないことは、前記薄層に隣接したSiCのドーピングが高いことにより変調ドーピング過程が行われること、その薄層の禁止帯が狭いこと、及びその層が実際に薄いことにより可能となる。
本発明の更に別の利点及び好ましい特徴は、次の記載及び他の従属項から明らかになるであろう。
【図面の簡単な説明】
図面を参照して、例として引用する本発明の好ましい態様についての特別な記述を下に与える。
図中:
第1図は、SiC層、第3B族窒化物薄層、及び装置の接点の所の金属層からなる本発明の半導体装置中で、異なった層が互いに影響を及ぼさないとした場合に、伝導帯及び価電子帯の広がりがどのようなものになるかを例示する図面であり、そして
第2図は、第1図に相当する図面であるが、半導体装置の前記接点における前記伝導帯及び価電子帯の実際の広がりを例示する図面である。
〔本発明の好ましい態様についての詳細な記述〕
第1図は、半導体装置中に第3B族窒化物の中間薄層3を有するSiC層1と金属層2との間の低オーム抵抗接点を例示する。SiC層は、任意のポリタイプのSiCの単結晶層である。第3B族窒化物は、本例の場合、Ga1-x Inx Nであり、式中、xは、SiC層1のSiCよりも第3B族窒化物の禁止帯が狭くなり、第3B族窒化物の電子親和力と前記金属層のために選択した金属の仕事関数とがマッチするように選択する。問題の半導体装置は、IGBT、GTO、及び整流ダイオードのような、どのような種類のものでもよい。
このようにして二つの接合、即ち、SiC層1と前記薄層3との間にある第一のヘテロ接合4と、薄層と金属層との間にある第二接合5を形成する。SiC層1は、ヘテロ接合4に少なくとも近接してドナーが高度にドープしてあるが、それをアクセプタで高度にドープすることも可能である。高度にドープするとは、ドーパントの濃度が1017cm-3を越え、好ましくは1018cm-3を越えることをここでは意味する。価電子帯6と伝導帯7との間のエネルギーギャップは、前記薄層3よりもSiC層1中の方が大きいことを非常に模式的に例示してある。このようにして、前記ヘテロ接合4の所に帯域のずれが得られる。SiC層はドナーが高度にドープされているので、これらはヘテロ接合の他方の側の伝導帯準位よりも高いエネルギー準位でそれらの余分の電子8を有し、そのことが矢印で示したように、前記薄層3中の一層低いエネルギー準位へ前記電子を落下させると共に、前記ドナーをイオン化し、SiC層1中に正電荷9を残す結果になる。この最も大きな禁止帯幅を有する層だけに不純物を与える技術は、選択的ドーピング又は変調ドーピングであると言われている。このようにして第2図に示したように伝導帯を曲げるヘテロ接合の所に電場を生ずる。ヘテロ接合に比較的近い第一層中のドナーの濃度が高くなる程、伝導帯は鋭く曲がるようになる。SiC層中のドーパント濃度が高いことにより、このようにして非常に狭い障壁9がSiC層と前記薄層3との間の確立され、その結果電子はこの障壁を容易にトンネル効果で通過することができ、このヘテロ接合の抵抗は無視することができる。
薄層3は、その伝導帯がこのようにして変調ドーピング法により電子で満たされるようになるのでドープしなくてもよく、そのためこの薄層は金属として働き、非常に低い抵抗を有する。しかし、ドナーを有する図面に示した場合のような、SiC層のドーパント型に相当する型のドーパントで薄層3をドープすることも可能である。層3は、その金属挙動ができるように薄くしなければならず、この態様で薄いとは、300Åより小さい厚さを意味し、或る用途では100Åよりも小さい厚さを意味する。薄層3は単結晶であるのが好ましいが、多結晶質でもよく、依然として粒界の影響により行動することができる。
異なった層のフェルミ準位は、既に知られているように、同じレベルになければならず、それによって第2図による伝導帯及び価電子帯の拡大をもたらす。第3B図窒化物のフェルミ準位は、金属に対する界面の所でピニング、即ち固定されていないことが判明しており、そのことは、前記薄層のフェルミ準位の位置を変え、そのため障壁10が遥かに高くなるような中間ギャップ状態(トラップ)が前記界面では比較的少ないことを意味する。従って、SiC層と金属層との間の低オーム抵抗接点を、SiC層と金属層との間の薄層のための材料として第3B族窒化物を選択することにより達成することができる。
既に上で述べたように、前記薄層3中に配合するInのモル分率は、SiC層1と金属層2の両方に対して帯域のずれを調節するために変えることができる。第3B族窒化物中のInの含有量が大きくなる程、その帯域幅は狭くなる。GaNは殆どのポリタイプのSiCよりも僅かに大きな禁止帯幅を有し、その中にインジウムを含有させるとこの禁止帯幅が狭くなる。GaNの禁止帯はSiCの禁止帯に対して中心の所にないので、SiC層のドーピングの型、p又はnに従い、前記第3B族窒化物中のインジウムの濃度を種々に選択するのが適切になるであろう。このように、インジウム含有量は、或る考察に従って変えることができ、それは典型的にはN含有量の5〜20%である。
この型の接点は、エピタキシャル成長(CVD、MBE等)又はイオンインプランテーションにより高度にドープしたSiC層1を形成することにより容易に形成することができる。第3B族窒化物層3は、抗品質単結晶であるのがよく、この場合もエピタキシャル法(CVD、MBE、マグネトロン・スパッタリング等)を用いて成長させるのがよい。第3B族窒化物の付着に続き、金属層2は適当な方法のいずれかにより付着させ、前記金属は第3B族窒化物に対し良好な接点を与えるように選択する。最後に、それらの層はリトグラフを用いて接点が必要とされる領域だけをカバーするようにパターン化する。アニーリング温度は低いのがよく、それは1000℃より低いことを意味するが、殆どの場合、それはかなり低くすることができる。前記薄層をドープせずに、然も低オーム抵抗接点を得ることができることは、この接点の製造を簡単にしている。
本発明は、上で述べた好ましい態様に何等限定されるものではないことは勿論であり、その修正に対する多くの可能性が当業者には明らかであろう。
異なった装置層の材料に関する全ての定義は、問題の層の意図的なドーピングと同様、必然的な不純物も含むことは勿論である。定義層は広く解釈されるべきであり、全ての型の体積の拡大及び形を含む。
AlInNのように、GaInN以外の第3B族窒化物も考えられるが、その場合にはIn含有量は比較的大きくしなければならない。なぜなら、AlNはSiCよりも遥かに大きな禁止帯幅を有するからである。
SiC層は、例えば、6H、4H、3C及び15RのようなどのようなポリタイプのSiCでもよい。
Claims (7)
- SiCの半導体層(1)、前記SiC層と低オーム抵抗接点を形成するのに用いられる金属層(2)、及び前記SiC層のSiCよりも狭い禁止帯を有する材料からなる薄層で、前記SiC層と前記金属層との間に配置された薄層(3)からなり、然も、前記SiC層が少なくとも前記薄層に隣接した領域内で高度にドープされている半導体装置において、前記薄層の材料が第3B族窒化物であり、第3B族窒化物がGa 1-x In x Nであり、xは0.05以上1以下であり、高度にドープすることが、10 18 cm -3 を越えるドーパント濃度を意味する、ことを特徴とする半導体装置。
- 第3B族窒化物のインジウム含有量を、薄層材料の電子親和力と、金属層の金属の仕事関数とをマッチさせるために選択した金属に対し調節する、請求項1に記載の装置。
- 第3B族窒化物のインジウム含有量を、SiC層(1)のドーピングの型、p又はnに従い調節する、請求項1又は2に記載の装置。
- 前記薄層(3)はドープされていない、請求項1〜3のいずれか1項に記載の装置。
- 前記薄層(3)が300Åより小さい厚さを有する、請求項1〜4のいずれか1項に記載の装置。
- 前記薄層(3)が単結晶層である、請求項1〜5のいずれか1項に記載の装置。
- 前記薄層の材料がインジウムを含み、しかも、前記薄層のインジウム含有量は、前記薄層が前記SiC層のSiCよりも狭い禁止帯を有する量であり、xは0.05以上0.2以下である、請求項1に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9600199-5 | 1996-01-19 | ||
SE9600199A SE9600199D0 (sv) | 1996-01-19 | 1996-01-19 | A semiconductor device with a low resistance ohmic contact between a metal layer and a SiC-layer |
PCT/SE1997/000062 WO1997026678A2 (en) | 1996-01-19 | 1997-01-17 | A SEMICONDUCTOR DEVICE WITH A LOW RESISTANCE OHMIC CONTACT BETWEEN A METAL LAYER AND A SiC-LAYER |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000503475A JP2000503475A (ja) | 2000-03-21 |
JP3886149B2 true JP3886149B2 (ja) | 2007-02-28 |
Family
ID=20401082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52592197A Expired - Lifetime JP3886149B2 (ja) | 1996-01-19 | 1997-01-17 | 金属層とSiC層との間の低オーム抵抗接点を有する半導体装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0875077B1 (ja) |
JP (1) | JP3886149B2 (ja) |
DE (1) | DE69724934T2 (ja) |
-
1997
- 1997-01-17 DE DE69724934T patent/DE69724934T2/de not_active Expired - Lifetime
- 1997-01-17 EP EP97901298A patent/EP0875077B1/en not_active Expired - Lifetime
- 1997-01-17 JP JP52592197A patent/JP3886149B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000503475A (ja) | 2000-03-21 |
DE69724934D1 (de) | 2003-10-23 |
EP0875077A2 (en) | 1998-11-04 |
DE69724934T2 (de) | 2004-07-22 |
EP0875077B1 (en) | 2003-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7601573B2 (en) | Method for producing nitride semiconductor device | |
US20070096239A1 (en) | Semiconductor devices and methods of manufacture | |
US20080029789A1 (en) | Current Aperture Transistors and Methods of Fabricating Same | |
JP2010522432A (ja) | デプレッションモードGaNベースFETを使用したカスコード回路 | |
CN115188808A (zh) | 外延ⅲ族氮化物中的掺杂阻挡层 | |
JP3439111B2 (ja) | 高移動度トランジスタ | |
US5652437A (en) | Semiconductor device with a low resistance ohmic contact between a metal layer and a sic-layer | |
US4801984A (en) | Semiconductor ohmic contact | |
EP0568050B1 (en) | Ohmic contact on a compound semiconductor layer | |
JP5082392B2 (ja) | ショットキバリアダイオード | |
EP0042066B1 (en) | Intermetallic semiconductor devices | |
CN105957881A (zh) | 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法 | |
JP3886149B2 (ja) | 金属層とSiC層との間の低オーム抵抗接点を有する半導体装置 | |
US5793109A (en) | Structure of ohmic electrode for semiconductor by atomic layer doping | |
CN113439342A (zh) | 一种半导体结构及其制造方法 | |
US5098859A (en) | Method for forming distributed barrier compound semiconductor contacts | |
US5603765A (en) | Method of growing high breakdown voltage allnas layers in InP devices by low temperature molecular beam epitaxy | |
US6172420B1 (en) | Silicon delta-doped gallium arsenide/indium arsenide heterojunction OHMIC contact | |
JPH01171269A (ja) | 半導体装置 | |
JP2703885B2 (ja) | 半導体装置 | |
US4797722A (en) | Hot charge-carrier transistors | |
JP2000068528A (ja) | 電極―半導体間接触およびその製造方法 | |
JP5285252B2 (ja) | 窒化物半導体装置 | |
EP0249777B1 (en) | Method of making a metal to higher band gap compound semiconductor and contact obtainable by such a method | |
JP2765607B2 (ja) | トンネル効果型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20031111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |