JP3880762B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3880762B2
JP3880762B2 JP2000006305A JP2000006305A JP3880762B2 JP 3880762 B2 JP3880762 B2 JP 3880762B2 JP 2000006305 A JP2000006305 A JP 2000006305A JP 2000006305 A JP2000006305 A JP 2000006305A JP 3880762 B2 JP3880762 B2 JP 3880762B2
Authority
JP
Japan
Prior art keywords
flexible
mounting
substrate
silicon chip
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000006305A
Other languages
Japanese (ja)
Other versions
JP2000277683A (en
Inventor
康弘 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000006305A priority Critical patent/JP3880762B2/en
Publication of JP2000277683A publication Critical patent/JP2000277683A/en
Application granted granted Critical
Publication of JP3880762B2 publication Critical patent/JP3880762B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

PROBLEM TO BE SOLVED: To allow the entire package to be low-rigidity for preventing package cracking caused by displacement, by making a flexible semiconductor chip comprising a plurality of connection pads arranged above a flexible substrate thinner than the normal thickness. SOLUTION: A cavity 13 which houses a silicon chip 14 is formed at the central part of a flexible substrate (PET substrate) 11. A1 wirings 12a and 12j on the main surface of the flexible are connected to implementation wirings 22a and 22j of an implementation substrate 21 through a conductive bond 23. The Al wirings 12a... of the flexible substrate 11 are connected to a flexible silicon chip 14 which is a very thin film (thickness about 30-100 μm) through Au bumps 15a... in flip chip structure. A resin 16 is sealed between the silicon chip 14 and the flexible substrate 11. Thus, the entire package is of low rigidity, preventing occurrence of package cracking caused by displacement.

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ，ＶＬＳＩ，ＵＬＳＩ，ＧＩ等の半導体集積回路用の半導体装置に関する。
【０００２】
【従来の技術】
図１は、現在用いられている半導体パッケージ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の一構造例を示す断面斜視図である。この半導体パッケージは、インターポーザである基板１０１上に、厚さ３００μm、乃至４５０μｍ、若しくはそれ以上の厚さのシリコンチップ１０２が搭載されている。シリコンチップ１０２のボンディグパッド（電極）は、基板１０１表面上の電極とボンディングワイヤ１０３で接続されている。更に、基板１０１表面側の電極から、基板１０１中に形成されたスルーホールを介して、基板１０１の裏面側に配設された半田ボール（基板実装用端子）１０４と電気的に接続されている。そして、シリコンチップ１０２がモールド樹脂１０５で被包されるような形状でパッケージが成型されている。そして、半田ボール（基板実装用端子）１０４を介して実装基板に接続され実装体を構成する。しかしながら、図１に示す半導体パッケージの厚さは、薄いものでも１．２ｍｍ程度あり、携帯機器などの小型化、軽量化等に伴う近年のパッケージの薄型化の要求には、十分満足のいくパッケージ厚になっていなかった。そこで、半導体パッケージの厚みを一層薄くするために、パッケージの各構成材料の厚みをそれぞれ薄くすることが考えられる。しかし、単純に各構成材料の厚みを薄くしたのでは、パッケージの反りが大きくなり、製品単体としての平坦性が確保出来ないという問題があった。例えば、０．１２ｍｍのパッケージを実現する場合において、使用する各構成部品材料、例えばモールド樹脂等をそのままの物性値（ヤング率１２〜２５ＧＰａ程度）で使用すると、２０ｍｍの長さに対し、１．５ｍｍ程度の大きな反りが発生する。加えて、各構成材料自体の剛性が高いため、少しの変位でも樹脂割れが発生し、製品としての信頼性が確保出来ない。このような点から、従来では、パッケージ厚を極端に薄くしても、半導体パッケージとしては成立し得ないのが現状であった。
【０００３】
【発明が解決しようとする課題】
本発明は、曲面に実装可能な、低剛性を有した実装信頼性の高い半導体装置を提供する。
【０００４】
【課題を解決するための手段】
本発明の一態様は、主表面に複数の実装配線が形成された実装基板と、前記複数の実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブル基板と、複数の接続用パッドを表面に有し、前記フレキシブル基板の前記主表面の上方に配置されたフレキシブル半導体チップと、前記複数の接続用パッドと、前記複数の金属配線とをそれぞれ電気的に接続する接続金属と、前記フレキシブル基板と前記フレキシブル半導体チップとの間に封入された封止部材とを備え、前記実装基板は曲面状の実装基板であることを特徴としている。
【０００５】
本発明の第１の特徴に係るフレキシブル・パッケージは、半導体チップを通常用いられている厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを搭載している点に特徴がある。半導体チップとしては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）の元素半導体や、ガリウム砒素（ＧａＡｓ）、ガリウム燐（ＧａＰ）、インジウム燐（ＩｎＰ）、炭化珪素（ＳｉＣ）等の化合物半導体チップでもかまわない。更に、フレキシブル基板等のパッケージの各構成部品の厚みも薄くすることにより、パッケージ全体を低剛性化している。このため、変位によるパッケージ割れの発生を回避することが出来る。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるため、パッケージの反りを非常に小さくすることが出来る。このため、フレキシブル・パッケージの製品単体としての平坦性を十分確保することが可能になる。特に、封止部材を線膨脹係数の低い材料で構成すれば、平常時の平坦性をより一層確保することが出来、且つ低剛性構造であるため、曲面への実装等も可能になる。また、薄くて低剛性であるという特徴を利用して、ＩＣカード等にも適用可能である。
【０００６】
本発明の第２の特徴は、主表面に複数の実装配線が形成された実装基板と、複数の実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブル基板と、フレキシブル基板の主表面の上方に配置されたフレキシブル半導体チップと、複数の接続用パッドと、複数の金属配線とをそれぞれ電気的に接続する接続金属と、及びフレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなる半導体装置即ち実装体（module）であることである。
本発明の第２の特徴に係る実装体（module）においては、剛性を低下させるように、通常用いられている厚さよりも薄く成形したフレキシブル半導体チップを搭載している。更に、フレキシブル基板等の各構成部品の厚みも薄くしているので、実装体全体が低剛性化している。従って、組み立て作業時の温度履歴や動作環境としての温度変化に伴い、膨脹係数の差による応力が発生した場合でも、この応力を緩和出来る。例えば、実装基板と半導体チップとの線膨脹係数が互いに大きく異なるため、温度変化により、高温側では実装基板が半導体チップに対して相対的に延び、低温側では実装基板が半導体チップに対して相対的に縮む。しかし、本発明の第２の特徴に係る実装体においては、半導体チップの厚さが薄いため、半導体チップの表面に垂直方向の変位の自由度が大きい。つまり、半導体チップが、その表面に垂直方向に自在に変位可能であるため、応力が緩和される。従って、温度変化により内部構造の破壊が発生しにくくなり、実装信頼性が向上する。この結果、実装体の製品としての信頼性を確保することが可能になる。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるため、実装体の反りを非常に小さくすることが出来、製品単体としての平坦性を十分確保することが可能になる。
【０００７】
本発明の第２の特徴に係る実装体は低剛性構造であるため、実装基板を曲面で構成するような形態も実現可能である。従って、一応用例としては、配管等の曲面への実装等が可能となる。また、薄型でフレキシブルであるという特徴を利用して、ＩＣカード等にも適用可能である。
本発明の第３の特徴は、主表面に複数の実装配線が形成された実装基板と、複数の実装配線のそれぞれと、電気的に接続された複数の第１の金属配線を主表面に有する第１のフレキシブル基板と、複数の第１の接続用パッドを表面に有し、第１のフレキシブル基板の主表面の上方に配置された第１のフレキシブル半導体チップと、複数の第１の接続用パッドと、複数の第１の金属配線とをそれぞれ電気的に接続する第１の接続金属と、第１のフレキシブル基板と第１のフレキシブル半導体チップとの間に封入された第１の封止部材と、複数の第１の金属配線のそれぞれと、電気的に接続された複数の第２の金属配線を主表面に有する第２のフレキシブル基板と、複数の第２の接続用パッドを表面に有し、第２のフレキシブル基板の主表面の上方に配置された第２のフレキシブル半導体チップと、複数の第２の接続用パッドと、複数の第２の金属配線とをそれぞれ電気的に接続する第２の接続金属と、第２のフレキシブル基板と第２のフレキシブル半導体チップとの間に封入された第２の封止部材とからなる半導体装置即ち実装体（multi chip module）であることである。
【０００８】
本発明の第３の特徴によれば、薄型のフレキシブル半導体チップを搭載し且つ、フレキシブル基板等の各構成材料の厚みも薄くすることにより、半導体チップ１枚当たりに必要とされる厚さを極めて薄く出来る。従って、複数枚のフレキシブル半導体チップを積層し、スタック構造を構成した場合、実装体（multi chip module）全体の厚さを薄くすることが可能である。また、それぞれの半導体チップを低剛性化しているので、構成部品の膨張係数の差に起因した変位によるパッケージ割れや、内部構造の破損を回避することが出来、製品としての実装信頼性を高く維持することが可能になる。
本発明の第４の特徴は、半導体チップを１０μｍ〜１５０μｍの厚さに薄くする工程と、実装基板の主表面に複数の実装配線を形成する工程と、フレキシブル基板の主表面に複数の金属配線を形成する工程と、フレキシブル基板の主表面の上方に半導体チップを搭載する工程と、及び複数の実装配線と、複数の金属配線とをそれぞれ位置合わせし、互いに電気的に接続する工程とからなる半導体装置の実装方法即ち実装体（module）の製造方法であることである。
【０００９】
本発明の第４の特徴に係る実装体の製造方法によれば、全体の厚さが薄く、且つ低剛性化し、実装信頼性の高い実装体を簡単に製造することが出来る。
【００１０】
【発明の実施の形態】
本発明の一態様によれば、薄型にして低剛性化を実現し、且つパッケージの反りが小さく製品単体としての平坦性を確保することが出来る半導体パッケージを提供することである。また、本発明の他の一態様によれば、全体の厚さが薄く、しかも実装信頼性の高い実装体を提供することである。本発明の更に他の一態様によれば、パイプの側壁等の曲面に実装可能な、低剛性を有した実装信頼性の高い実装体を提供することである。本発明の更に他の一態様によれば、複数の半導体チップを厚み方向に積層し、しかも全体の厚さが薄く、実装信頼性の高い実装体を提供することである。本発明の更に他の一態様によれば、上記実装体を簡便に組み立てることが可能な実装体の製造方法を提供することである。
本発明の一態様は、主表面に複数の金属配線が形成された低剛性の基板（以下において、「フレキシブル基板」という。）と、このフレキシブル基板の上方に配置され、複数の接続用パッドを有する低剛性の半導体チップ（以下において、「フレキシブル半導体チップ」という。）と、この半導体チップ上の複数の接続用パッドと、フレキシブル基板上の複数の金属配線とをそれぞれ電気的に接続する接続金属と、及びフレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなるフレキシブル・パッケージであることである。本発明の他の一態様に係るフレキシブル・パッケージは、半導体チップを通常用いられている厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを搭載している点に特徴がある。半導体チップとしては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）の元素半導体や、ガリウム砒素（ＧａＡｓ）、ガリウム燐（ＧａＰ）、インジウム燐（ＩｎＰ）、炭化珪素（ＳｉＣ）等の化合物半導体チップでもかまわない。更に、フレキシブル基板等のパッケージの各構成部品の厚みも薄くすることにより、パッケージ全体を低剛性化している。このため、変位によるパッケージ割れの発生を回避することが出来る。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるため、パッケージの反りを非常に小さくすることが出来る。このため、フレキシブル・パッケージの製品単体としての平坦性を十分確保することが可能になる。特に、封止部材を線膨脹係数の低い材料で構成すれば、平常時の平坦性をより一層確保することが出来、且つ低剛性構造であるため、曲面への実装等も可能になる。また、薄くて低剛性であるという特徴を利用して、ＩＣカード等にも適用可能である。本発明の更に他の一態様は、主表面に複数の実装配線が形成された実装基板と、複数の実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブル基板と、フレキシブル基板の主表面の上方に配置されたフレキシブル半導体チップと、複数の接続用パッドと、複数の金属配線とをそれぞれ電気的に接続する接続金属と、及びフレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなる半導体装置即ち実装体（ｍｏｄｕｌｅ）であることである。本発明の更に他の一態様に係る実装体（ｍｏｄｕｌｅ）においては、剛性を低下させるように、通常用いられている厚さよりも薄く成形したフレキシブル半導体チップを搭載している。更に、フレキシブル基板等の各構成部品の厚みも薄くしているので、実装体全体が低剛性化している。従って、組み立て作業時の温度履歴や動作環境としての温度変化に伴い、膨脹係数の差による応力が発生した場合でも、この応力を緩和出来る。例えば、実装基板と半導体チップとの線膨脹係数が互いに大きく異なるため、温度変化により、高温側では実装基板が半導体チップに対して相対的に延び、低温側では実装基板が半導体チップに対して相対的に縮む。しかし、本発明の更に他の一態様に係る実装体においては、半導体チップの厚さが薄いため、半導体チップの表面に垂直方向の変位の自由度が大きい。つまり、半導体チップが、その表面に垂直方向に自在に変位可能であるため、応力が緩和される。従って、温度変化により内部構造の破壊が発生しにくくなり、実装信頼性が向上する。この結果、実装体の製品としての信頼性を確保することが可能になる。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるため、実装体の反りを非常に小さくすることが出来、製品単体としての平坦性を十分確保することが可能になる。本発明の更に他の一態様に係る実装体は低剛性構造であるため、実装基板を曲面で構成するような形態も実現可能である。従って、一応用例としては、配管等の曲面への実装等が可能となる。また、薄型でフレキシブルであるという特徴を利用して、ＩＣカード等にも適用可能である。本発明の更に他の一態様は、主表面に複数の実装配線が形成された実装基板と、複数の実装配線のそれぞれと、電気的に接続された複数の第１の金属配線を主表面に有する第１のフレキシブル基板と、複数の第１の接続用パッドを表面に有し、第１のフレキシブル基板の主表面の上方に配置された第１のフレキシブル半導体チップと、複数の第１の接続用パッドと、複数の第１の金属配線とをそれぞれ電気的に接続する第１の接続金属と、第１のフレキシブル基板と第１のフレキシブル半導体チップとの間に封入された第１の封止部材と、複数の第１の金属配線のそれぞれと、電気的に接続された複数の第２の金属配線を主表面に有する第２のフレキシブル基板と、複数の第２の接続用パッドを表面に有し、第２のフレキシブル基板の主表面の上方に配置された第２のフレキシブル半導体チップと、複数の第２の接続用パッドと、複数の第２の金属配線とをそれぞれ電気的に接続する第２の接続金属と、第２のフレキシブル基板と第２のフレキシブル半導体チップとの間に封入された第２の封止部材とからなる半導体装置即ち実装体（ｍｕｌｔｉ ｃｈｉｐ ｍｏｄｕｌｅ）であることである。本発明の更に他の一態様は、薄型のフレキシブル半導体チップを搭載し且つ、フレキシブル基板等の各構成材料の厚みも薄くすることにより、半導体チップ１枚当たりに必要とされる厚さを極めて薄く出来る。従って、複数枚のフレキシブル半導体チップを積層し、スタック構造を構成した場合、実装体（ｍｕｌｔｉ ｃｈｉｐ ｍｏｄｕｌｅ）全体の厚さを薄くすることが可能である。また、それぞれの半導体チップを低剛性化しているので、構成部品の膨張係数の差に起因した変位によるパッケージ割れや、内部構造の破損を回避することが出来、製品としての実装信頼性を高く維持することが可能になる。本発明の更に他の一態様は、半導体チップを１０μｍ〜１５０μｍの厚さに薄くする工程と、実装基板の主表面に複数の実装配線を形成する工程と、フレキシブル基板の主表面に複数の金属配線を形成する工程と、フレキシブル基板の主表面の上方に半導体チップを搭載する工程と、及び複数の実装配線と、複数の金属配線とをそれぞれ位置合わせし、互いに電気的に接続する工程とからなる半導体装置の実装方法即ち実装体（ｍｏｄｕｌｅ）の製造方法であることである。本発明の更に他の一態様に係る実装体の製造方法によれば、全体の厚さが薄く、且つ低剛性化し、実装信頼性の高い実装体を簡単に製造することが出来る。（第１の実施例）図２（ａ）に示すように、本発明の第１実施例に係るフレキシブル・パッケージは、主表面に複数の金属配線１２ａ，・・・・・，１２ｊ，・・・・・が形成されたフレキシブル基板１１と、このフレキシブル基板１１の上方に配置され、複数の接続用パッドを有するフレキシブル半導体チップ１４；複数の接続用パッドと、複数の金属配線とをそれぞれ電気的に接続する接続金属１５ａ，・・・・・，１５ｊ，・・・・・；及びフレキシブル基板１１とフレキシブル半導体チップ１４との間に封入された封止部材１６とから構成されている。金属配線は、フレキシブル基板１１上に、複数の放射状に延びるアルミニウム（Ａｌ）配線１２ａ，・・・・・，１２ｊ，・・・・・として構成されている。Ａｌ配線１２ａ，・・・・・，１２ｊ，・・・・・の厚さは例えば９μｍである。フレキシブル基板１１は、有機基板が好ましく、本発明の第１実施例においては、ポリエチレン・テレフタレート（ＰＥＴ）材を用いている。フレキシブル基板（ＰＥＴ基板）１１の厚さは、１０〜５０μｍが好ましい。図2（a）においては、例えば３８μｍとしている。フレキシブル基板（ＰＥＴ基板）１１の厚さを薄くすることにより、低剛性化図っている。また、フレキシブル半導体チップ１４としては、シリコンチップ１４を用いている。また、シリコンチップ１４の厚さは、１０μｍ〜１５０μｍ、例えば５０μｍと極力薄く形成されている（製造方法は後述する）。そして、このフレキシブル基板（ＰＥＴ基板）１１の主表面に形成されたＡｌ配線１２ａ上には、接続金属として、高導電性材料である金（Ａｕ）を用いたバンプ１５ａが、・・・・・，Ａｌ配線１２ｊの上には、金（Ａｕ）バンプ１５ｊが、・・・・・が配置されている。図示を省略しているが、シリコンチップ１４の表面の周辺部の、金（Ａｕ）バンプ１５ａ，・・・・・，１５ｊ，・・・・・に対応した位置には、アルミニウム（Ａｌ）等の金属の薄膜からなる接続パッドが配置されている。そして、Ａｌ配線１２ａとシリコンチップ１４上の対応する接続パッドが、金（Ａｕ）バンプ１５ａを介して接続され，・・・・・，Ａｌ配線１２ｊとシリコンチップ１４上の対応する接続パッドが、金（Ａｕ）バンプ１５ｊを介して接続され、フリップチップ構造を構成している。金（Ａｕ）バンプ１５ａ，・・・・・，１５ｊ，・・・・・の厚さは、例えば２０μｍである。そして、このバンプ接続部分を含むシリコンチップ１４の表面を保護するために、シリコンチップ１４の表面は線膨脹係数α＝０．０１〜３０ｐｐｍ／℃の材料からなるアンダーフィル１６によって封止されている。具体的には、封止部材として、例えば、線膨張係数α＝０．１〜１５ｐｐｍ／℃程度のＡＣＦ樹脂等からなるアンダーフィル１６を用いている。
【００１１】
図２（ｂ）は、図２（ａ）に示したフレキシブル・パッケージを実装基板に実装して構成した本発明の第１実施例に係る実装体（module）の断面構造図である。フレキシブル基板（ＰＥＴ基板）１１の中央部には、シリコンチップ１４が収納されるキャビティ１３が形成されている。ＰＷＢ（printed wiring board），ＦＰＣ（flexible printed circuit board）などの実装基板２１の主表面には、厚さ１８μｍ〜２２μｍの複数の放射状に延びる実装配線２２ａ，・・・・・，２２ｊ，・・・・・が配置されている。そして、フレキシブル基板（ＰＥＴ基板）１１の主表面のＡｌ配線１２ａと実装基板２１の実装配線２２ａとが、導電性接着剤２３を介して互いに接続され、Ａｌ配線１２ｊと実装配線２２ｊとが導電性接着剤２３を介して互いに接続されて、本発明の第１実施例に係る実装体が構成されている。
このような構造の本発明の第１実施例に係る実装体では、図２（ｂ）に示すように、フレキシブル基板（ＰＥＴ基板）１１の最高端から実装配線２２の上面までが、例えば１２０μｍ程度となり、現在用いられているパッケージに無い薄さと実装信頼性を有した実装体が実現される。
【００１２】
そして、フレキシブル基板（ＰＥＴ基板）１１のＡｌ配線１２ａ，・・・・・，１２ｊ，・・・・・と極めて薄膜化したフレキシブルなシリコンチップ１４をＡｕバンプ１５ａ，・・・・・，１５ｊ，・・・・・を介してフリップチップ構造で接続した構造であるので、パッケージの反りを非常に小さくすることが可能になる。シリコンチップ１４とフレキシブル基板（ＰＥＴ基板）１１との間には、樹脂１６を封入しておけば良い。また、シリコンチップ１４と実装基板２１の主表面との間には、ソルダー・レジスト等の樹脂を封入しておけばよい。具体的には、図１に示す実装体では、上述したように２０ｍｍの長さに対し１．５ｍｍ程度の大きな反りが発生するが、本発明の第１実施例に係る実装体の反りは、１７ｍｍの長さに対し０．１５ｍｍ前後までに、反りを抑えることが可能となる。
通常の市販のウェハの厚さは、ウェハサイズにも依存するが、４５０μｍ乃至１ｍｍ程度である。例えば、６インチウェハでは、６００μｍ乃至６５０μｍ程度の厚さを有する。ウェハサイズが大きくなるに従ってい、ウェハの厚さも厚くなる。本発明の第１実施例に係る実装体に用いるシリコンチップ１４の厚さは、このような通常の市販のウェハの厚さよりも、極力薄くすることが望ましい。極めて薄くすることによりシリコンチップ１４が破断するまでの、シリコンチップ１４撓み量を大きくすることが出来る。つまり、シリコンチップ１４の厚さを、極めて薄くし、フレキシブルにすることにより、シリコンチップ１４が破断に至るまでのシリコンチップ１４の撓みの曲率半経を小さくすることが可能になる。この効果を示す実験結果のグラフを図３（ａ）及び図３（ｂ）に示す。
【００１３】
図３（ａ）は、図４（ｂ）及び図４（Ｃ）に示すような、短冊状のシリコンチップからなる試料３０を用い破断実験を行った場合の、シリコンチップの厚みと撓み量の関係を示すグラグである。試料３０は、幅が５ｍｍで所定の長さを有する。一方、この破断実験には、２つの支点となるエッジを有した測定治具を用意する。２つの支点間の距離は５ｍｍである。そして、２つの支点となるエッジ間に横たわるるように、短冊状のシリコンチップ３０の長手方向を選んで配置して、２つの支点の中央部に破断圧力を加えて、撓みを測定する。
さて、シリコンウェハ３１を研削により薄膜化する場合、シリコンウェハ３１の裏面には、図４（ａ）に示すように、研削による円弧放射状の「研削紋」３９が全面に発生する。研削は図４（ａ）に示すように、シリコンウェハ３１を表面保護テープ３６に貼り付けて固定してから行う。表面保護テープ３６は、フラットリング３５に貼り付け、この表面保護テープ３６の皺などを除去した状態で、シリコンウェハ３１を貼り付け固定している。
図４（ｂ）及び図４（Ｃ）に示すような、幅が５ｍｍの短冊状のシリコンチップの限定された面積内においては、研削紋３９、より正確には、それぞれの研削紋３９の接線は、ほぼ平行な複数の線の模様として近似出来る。そこで、本発明においては、試料の長辺近傍における研削紋３９の接線の方向が、試料の長辺に対してなす角を「研削紋角θ」と定義する。図３（ａ）中の曲線Ｐ１は、図４（ｂ）に示すような研削紋角θ≦１０°のシリコンチップからなる試料に対する結果を示す。また、図３（ａ）の曲線Ｐ２は、図４（Ｃ）に示すような研削紋角θ≧８０°である試料に対する結果を示す。図４（ｂ）に示す研削紋角θ≦１０°になるような方向に切り出した試料の方が、図４（Ｃ）に示す研削紋角θ≧８０°になるような方向に切り出した試料よりも、撓み量が大きく、破断に対して強いことが分かる。
【００１４】
従って、本発明の第１実施例においては、研削紋角θ≦１０°になるような方向に切り出したシリコンチップをフレキシブル半導体チップ１４として用いることが好ましい。
図３（ａ）中の曲線Ｐ１のシリコンチップと、曲線Ｐ２のシリコンチップとは、短冊の長辺がほぼ直交関係にある。そして、図３（ａ）から明らかなように、ウェーハ厚が薄くなるほど、破断までの撓み量が大きくなっている。
図３（ｂ）は、シリコンチップの厚みと曲率半経の関係を示すグラフである。図３（ａ）と同様に、シリコンチップの幅が５ｍｍの場合の測定結果を示す。図３（ｂ）中の曲線Ｗ１は、図４（ｂ）に示す研削紋角θ≦１０°の試料の結果を示し、曲線Ｗ２は図４（Ｃ）に示す研削紋角θ≧８０°の試料の結果を示している。図３（ｂ）から明らかなように、シリコンチップの厚みが薄くなるほど、シリコンチップの破断までのシリコンチップの撓み（反り）の曲率半経が小さくなり、フレキシブルになっていることが分かる。そして、研削紋角θ≦１０°になるような方向に切り出した試料Ｗ１の方が、研削紋角θ≧８０°になるような方向に切り出した試料Ｗ２よりも、シリコンチップの撓み曲率半経量が小さく、破断に対して強いことが分かる。図３（ｂ）の結果からも、本発明の第１実施例においては、研削紋角θ≦１０°になるような方向に切り出したシリコンチップをフレキシブル半導体チップ１４として用いることが好ましいことが分かる。
【００１５】
本発明の第１実施例においては、例として、５０μｍの厚みのシリコンチップ１４を適用している。しかし、シリコンチップ１４は、１０μｍから１５０μｍ程度までの厚みであれば、同様の効果を得ることが出来る。特に３０μｍから１００μｍ程度の厚みが好ましい。３０μｍ以下になると、シリコンチップ１４の取り扱いが困難になってくるので、工業的には、あまり合理的な厚みではなくなってくる。
図５（ａ）は、本発明の第１実施例の変形例に係るフレキシブル・パッケージ及びこれを用いた実装体（module）の、室温における断面構造図である。図５（ａ）に示すように、本発明の第１実施例の変形例に係るフレキシブル・パッケージは、複数の放射状に延びるアルミニウム（Ａｌ）配線１２ａ，・・・・・，１２ｊ，・・・・・が主表面に配されたフレキシブル基板１１の上にシリコンチップ１４を配置して構成されている。そして、このフレキシブル基板１１の主表面に形成されたＡｌ配線１２ａ上には、金（Ａｕ）バンプ１５ａが、・・・・・，Ａｌ配線１２ｊの上には、金（Ａｕ）バンプ１５ｊが、・・・・・が配置されている。シリコンチップ１４の表面の周辺部の、金（Ａｕ）バンプ１５ａ，・・・・・，１５ｊ，・・・・・に対応した位置には、アルミニウム（Ａｌ）等の金属の薄膜からなる接続パッドが配置されている。そして、Ａｌ配線１２ａとシリコンチップ１４上の対応する接続パッドが、金（Ａｕ）バンプ１５ａを介して接続され、・・・・・，Ａｌ配線１２ｊとシリコンチップ１４上の対応する接続パッドが、金（Ａｕ）バンプ１５ｊを介して接続され、フリップチップ構造を構成している。また、シリコンチップ１４の厚さは、１５０μｍ以下の厚さに形成されている。そして、このバンプ接続部を含むシリコンチップ１４の表面を保護するために、シリコンチップ１４の表面はアンダーフィル１６によって封止されている。フレキシブル基板１１の周辺部には、フレキシブル基板１１を貫通するスルーホールが設けられ、このスルーホールを埋め込んで接続用埋込金属１９ａ，・・・・・，１９ｊ，・・・・・が設けられている。接続用埋込金属１９ａ，・・・・・，１９ｊ，・・・・・は、フレキシブル基板（ＰＥＴ基板）１１の主表面のＡｌ配線１２ａ，・・・・・，１２ｊ，・・・・・にそれぞれ接続されている。
【００１６】
一方、実装基板２１の主表面には、実装配線２２ａ，・・・・・，２２ｄ，２２ｅ，２２ｆ，２２ｇ，・・・・・，２２ｊ，・・・・・が配置されている。そして、フレキシブル基板１１に埋め込まれた接続用埋込金属１９ａ，・・・・・，１９ｊ，・・・・・と、実装配線２２ａ，・・・・・，２２ｄ，２２ｅ，２２ｆ，２２ｇ，・・・・・，２２ｊ，・・・・・とが、半田ボール１０４ａ，・・・・・，１０４ｄ，１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・を介して互いに接続されている。
図５（ｂ）及び図5（Ｃ）は、図５（ａ）に示す本発明の第１実施例の変形例に係る実装体の温度変化による撓みを説明するための断面図で、図５（ｂ）は１２５℃の高温、図５（Ｃ）は−５５℃における低温の場合のシリコンチップ１４、フレキシブル基板１１及び実装基板２１等の撓みを模式的に示す。実装基板２１は、線膨脹係数αＭＢ＝１５〜１８ｐｐｍ／℃程度あり、シリコンの線膨脹係数αＳＩ＝３．５ｐｐｍ／℃とは大きく異なる。しかしながら、本発明の第１実施例の変形例に係る実装体においては、シリコンチップ１４の厚さが薄いため、シリコンチップ１４の表面に垂直方向の変位の自由度が大きい。つまり、シリコンチップ１４が、その表面に垂直方向に自在に変位可能であるため、温度変化により、実装基板２１がシリコンチップ１４に対して相対的に延び（１２５℃）若しくは縮み（−５５℃）が生じても、半田ボール１０４ａ，・・・・・，１０４ｄ，１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・に対する応力が緩和される。従って、温度変化により半田ボール１０４ａ，・・・・・，１０４ｄ，１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・が破壊されにくくなり、実装信頼性が向上する。
【００１７】
一方、図６（ａ）は、図５（ａ）に示した第１実施例の変形例に係る実装体の比較例の概略構造を説明するための断面図である。この比較例は、厚さ３００μｍの厚いシリコンチップを用いている点が、図５（ａ）に示した実装体と異なるが、他の構造は共通している。そして、図６（ｂ）及び図6（Ｃ）は、図６（ａ）に示した比較例に係る実装体の温度変化による撓みを説明するための断面図である。即ち、図６（ｂ）は１２５℃の高温、図６（Ｃ）は−５５℃における低温の場合のシリコンチップ１４、フレキシブル基板１１及び実装基板２１等の撓みを模式的に示す。この比較例に係る実装体においては、シリコンチップ１４の厚さが厚いため、シリコンチップ１４の表面に垂直方向の変位の自由度が小さく、リジッドである。このため、図５（ｂ）及び図５（Ｃ）の場合とは異なり、シリコンチップ１４は、その表面に垂直方向にほとんど変位出来ないため、温度変化により、実装基板２１がシリコンチップ１４に対して相対的に延び（１２５℃）若しくは縮み（−５５℃）が生じた場合には、半田ボール１０４ａ，・・・・・，１０４ｄ，１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・と、接続用埋込金属１９ａ，・・・・・，１９ｊ，・・・・・間、或いは、半田ボール１０４ａ，・・・・・，１０４ｄ，１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・と実装配線２２ａ，・・・・・，２２ｄ，２２ｅ，２２ｆ，２２ｇ，・・・・・，２２ｊ，・・・・・間に大きな応力が発生する。また、半田ボール１０４ａ，・・・・・，１０４ｄ，１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・自身にも大きな応力が生じ、半田ボールが破壊に至ることとなる。
【００１８】
図７は、シリコンチップの厚さとＴＣＴ信頼性との関係を説明するグラフである。シリコンチップの厚さが薄くなるに従っていＴＣＴ信頼性が増大することが分かる。そして、シリコンチップの厚さとＴＣＴ信頼性との比例関係を示す傾きがシリコンチップの厚さ１５０μｍにおいて、大きく変化することが分かる。即ち、シリコンチップの厚さ１５０μｍ以上においては、シリコンチップの厚さが変化しても、ＴＣＴ信頼性は顕著には変化しないが、シリコンチップの厚さが１５０μｍ以下においては、シリコンチップの厚さが減少するとも、ＴＣＴ信頼性は顕著に向上することが分かる。即ち、図７は、シリコンチップの厚さとＴＣＴ信頼性との関係において、シリコンチップの厚さ１５０μｍが変曲点であることが分かる。
次に、本発明の第１実施例に係る実装体（module）の製造方法について説明する。
（ａ）まず、所定のフォトリソグラフィー工程、ＣＶＤ工程、酸化工程、イオン注入工程、エッチング工程等により、シリコンウェハ３１の表面に半導体集積回路の所定のパターンを形成する。そして、ＰＳＧ膜、ＢＰＳＧ膜、シリコン窒化膜（Ｓｉ３Ｎ４膜）等のパッシベーション膜をシリコンウェハ３１の表面に堆積する。つまり、シリコンウェハ３１の表面には、ステップ・アンド・リピート方式で、周期的に半導体集積回路のパターンが形成されている。パターンとパターンの間がダイシングラインになっている。そして、図８（ａ）に示すように、半導体集積回路のパターンが形成されたシリコンウェハ３１を、半導体集積回路のパターン形成面４１側を上にして、ダイシング装置の作業テーブル３３に所定の方式で固定する。例えば、真空チャックにより、シリコンウェハ３１を吸着し固定する。そして、ダイシング用ブレード３４を回転させて、本発明の第１実施例に係るフレキシブル・パッケージ用のチップ厚さ（例えば５０μｍ）よりも、更に少なくとも５μｍ程度深い溝３２を、ダイシングラインに沿って形成する。
【００１９】
（ｂ）次に、図８（ｂ）に示すように、フラットリング３５を表面保護テープ３６に貼り付ける。そして、フラットリング３５で、表面保護テープ３６の皺などを除去した状態で、図８（ａ）において、溝３２を形成したシリコンウェハ３１のパターン形式面４１を表面保護テープ３６の接着剤側に貼り付け固定する。
（ｃ）そして、例えばインフィード研削法を用いて、シリコンウェハ３１の裏面を削る。即ち、図８（Ｃ）に示すように、フラットリング３５と表面保護テープ３６とで保持されたシリコンウェハ３１を、研削装置の作業テーブル３７に吸着固定する。そして、砥石３８を押し当てながらシリコンウェハ３１の裏面を研削する。この際、作業テーブル３７と砥石３８をそれぞれ回転させながら、シリコンウェハ３１の裏面（研削面）が溝３２に達するまで研削する。研削面が、溝３２に達すると、シリコンウェハ３１は個々のチップに分割される。この研削の深さは、完成時のシリコンチップ３１の厚さ（例えば５０μｍ）を考慮して設定される。
（ｄ）そして、図８（d）に示すように、分割された個々のシリコンチップ１４が吸着固定されているフラットリング３５をダイボンディング装置に設置する。そして、ピックアップニードル等のツール４０を用いて、表面保護テープ３６越しにパターン形成面３２に対して、下方に圧力をかける。すると、シリコンチップ１４が表面保護テープ３６から剥離される。このようにして、例えば５０μｍの厚みの薄いフレキシブルなシリコンチップ１４が完成する。
【００２０】
（ｅ）次に、フレキシブル基板として、厚みが例えば３８μｍ程度の薄い連続テープ状のＰＥＴ基板１１を用意する。この連続テープ状のＰＥＴ基板１１の主表面には、厚み９μｍ程度のＡｌ薄膜を全面に堆積しておく。そして、エッチング法によりパターンニングして、図８（e）にしめすように、連続テープ状フレキシブル基板１１の主表面上に、複数の放射状に延びるＡｌ配線１２ａ，・・・・・，１２ｊ，・・・・・のパターンを形成する。Ａｌ配線１２ａ，・・・・・，１２ｊ，・・・・・のパターンニングは、スクリーン印刷法を用いて行いて行っても良い。このＡｌ配線１２ａ，・・・・・，２１ｊ，・・・・・のパターンニングにより、連続テープ状フレキシブル基板１１の主表面の所定の箇所に、周期的に、ＰＥＴ基板１１が露出した開口部１０が形成される。この開口部１０は、チップ搭載用の矩形の窓部である。
（ｆ）次に、図８（ｆ）に示すように、それぞれのチップ搭載用の開口部１０に、連続用樹脂であるＡＣＦ樹脂（或いはＡＣＰ樹脂でも良い）１６をポッティング法などにより塗布する。
（ｇ）続いて、図８（ｇ）に示すように、ＰＥＴ基板１１側のＡｌ配線１２ａ，・・・・・，１２ｊ，・・・・・とシリコンチップ１４側のＡｕバンプ１５ａ，・・・・・，１５ｊ，・・・・・との位置合わせを行い、シリコンチップ１４をＰＥＴ基板１１上に搭載する。その後、１２０℃程度に加熱し、連続用樹脂を溶かし、更に硬化することにより、シリコンチップ１４をＰＥＴ基板１１上に固定する。この段階では、連続テープ状のＰＥＴ基板１１上に周期的に配置された開口部１０に、それぞれシリコンチップ１４が搭載され、複数のパッケージが連続して形成された状態にある。従って、次に、図８（ｈ）に示すように個々のフレキシブル・パッケージに切り落とす。図８（ｈ）においては、放射状に延びる１６本のＡｌ配線１２ａ，１２ｂ，１２ｃ，・・・・・，１２ｊ，・・・・・，１２ｏ，１２ｐのパターンが示されている。
【００２１】
（ｈ）一方、別途実装基板２１を用意し、この実装基板２１の主表面に、エッチング法若しくは、スクリーン印刷法等により、複数の放射状に延びる実装配線２２ａ，・・・・・，２２ｊ，・・・・・をパターニングする。そして、実装配線２２ａ，・・・・・，２２ｊ，・・・・・上に導電性接着剤２３を塗布する。導電性接着剤２３としては、例えばニッケル（Ｎｉ）粒子等の導電粒子層が含まれたＡＣＦ樹脂やＡＣＰ樹脂などを用いることが出来る。次に、Ａｌ配線１２ａ，・・・・・，１２ｊ，・・・・・と、実装配線２２ａ，・・・・・，２２ｊ，・・・・・との互いの位置合わせを行い、実装基板２１上にフレキシブル・パッケージを搭載する。この状態で、導電性接着剤２３を所定の温度まで加熱し、導電性接着剤２３を溶かし、更に硬化することによりフレキシブル・パッケージを実装基板２１上に固定する。これにより、図２（b）に示した本発明の第１実施例に係る薄型の実装体が完成する。
また、本発明の第１実施例に係るフレキシブル・パッケージの実装基板２１への実装は、他の方法でも可能である。例えば、上のような導電性接着剤２３を使用する方法の代わりに、「リード間接着法」を用いても良い。
【００２２】
（ｉ）即ち、図９（a）に示すように、ＰＥＴ基板１１側のＡｌ配線１２ｄ，１２ｅ，１２ｆ間のＰＥＴ基板１１が露出した部分に第１の接着剤５０ａを塗布する。
（ｉｉ）同様に、図９（b）に示すように、実装基板２１側の実装配線２２ｄ，２２ｅ，２２ｆの間の実装基板２１が露出した部分に第２の接着剤５０ｂを塗布する。第２の接着剤５０ｂは、第１の接着剤５０ａと同種類の接着剤で良い。
（ｉｉｉ）そして、図９（C）に示すように、ＰＥＴ基板１１側のＡｌ配線１２ｄ，１２ｅ，１２ｆと実装基板２１側の実装配線２２ｄ，２２ｅ，２２ｆとの位置合わせを行って、Ａｌ配線１２ｄ，１２ｅ，１２ｆと実装配線２２ｄ，２２ｅ，２２ｆとが接続するように、両者間に圧力を加える。これによって、ＰＥＴ基板１１側の第１の接着剤５０ａと実装基板２１側の第２の接着剤５０ｂ同士が接着して、Ａｌ配線１２ｄ，１２ｅ，１２ｆと実装配線２２ｄ，２２ｅ，２２ｆとは、それぞれ金属同士が強く接触した状態となる。一方、Ａｌ配線１２ｄ，１２ｅ，１２ｆ間のＰＥＴ基板１１と実装配線２２ｄ，２２ｅ，２２ｆ間の実装基板２１とは、接着剤５０により強く接着される。ここで、接着剤５０は、第１の接着剤５０ａと第２の接着剤５０ｂ同士が結合し、一体となったものである。
【００２３】
リード間接着法では、第１の接着剤５０ａと第２の接着剤５０ｂは、導電性接着剤である必要はなく、接着力の強い種々の接着剤が選択出来る。また、低温硬化型の接着剤を用いれば、常温での実装基板２１へのフレキシブル・パッケージの実装が可能となる。
本発明の第１実施例では、次のような利点を有している。
（１）シリコンチップ１４を極薄にし、シリコンチップの剛性を低下させると同時に、インターポーザ１１等の各構成材料の厚みも薄くし、フレキシブルにしているので、パッケージ全体を低剛性化することが出来る。これにより、変位によるパッケージ割れの発生を回避することが出来、製品としての信頼性を確保することが可能になる。
（２）インターポーザ１１とシリコンチップ１４との間に、線膨張係数αの低いＡＣＦ樹脂等の封止部材１６が封入される構造である。従って、実装体（module）組み立て時の温度履歴に起因した、実装体（module）の反りを非常に小さくすることが出来、実装体の製品単体としての平坦性を十分確保することが可能になる。
（第２の実施例）
本発明の第２実施例は、フレキシブル・パッケージを２段に積層したスタック構造の実装体（multi chip module）である。即ち、図１０に示すように、種表面に複数の実装配線２２ａ，・・・・・，２２ｊ，・・・・・が形成された実装基板２１の上に、図２（b）に示したと同様な、第１及び第２のフレキシブル・パッケージをフェイスアップで縦方向に２枚積層している。実装基板２１は、例えば、ＰＷＢ，ＦＰＣなどから構成されている。実装基板２１の主表面には、厚さ１８μｍ〜２２μｍの複数の放射状に延びる実装配線２２ａ，・・・・・，２２ｊ，・・・・・が配置されている。
【００２４】
第１のフレキシブル・パッケージは、第１のフレキシブル基板１１２と、第１のフレキシブル基板１１２の主表面の上方に配置された第１のフレキシブル半導体チップ１４２と、第１のフレキシブル半導体チップ１４２と複数の第１の金属配線１２２ａ，・・・・・，１２２ｊ，・・・・・とをそれぞれ電気的に接続する第１の接続金属１５２ａ，・・・・・，１５２ｊ，・・・・・，及び第１のフレキシブル基板１１２と第１のフレキシブル半導体チップ１４２との間に封入された第１の封止部材１６２とから構成されている。ここで、第１のフレキシブル基板１１２は、ＰＥＴ材からなる。そして、第１の金属配線として、複数の放射状に延びるアルミニウム（Ａｌ）配線１２２ａ，・・・・・，１２２ｊ，・・・・・を、第１のフレキシブル基板１１２の主表面に有している。第１のフレキシブル半導体チップは、シリコンチップ１４２であり、図示を省略しているが、チップの表面の周辺部に複数の第１の接続用パッドを有している。第１の接続金属としての金（Ａｕ）バンプ１５２ａ，・・・・・，１５２ｊ，・・・・・は、複数の第１の金属配線１２２ａ，・・・・・，１２２ｊ，・・・・・と第１のフレキシブル半導体チップ１４２上の複数の第１の接続用パッドとをそれぞれ電気的に接続している。つまり、第１のＡｌ配線１２２ａ上には第１の金（Ａｕ）バンプ１５２ａが、・・・・・、第１のＡｌ配線１２２ｊの上には、第１の金（Ａｕ）バンプ１５２ｊが、・・・・・が配置されている。第１のＡｌ配線１２２ａと第１のシリコンチップ１４２上の対応する接続パッドが、第１の金（Ａｕ）バンプ１５２ａを介して接続され、・・・・・、第１のＡｌ配線１２２ｊと第１のシリコンチップ１４２上の対応する接続パッドが、第１の金（Ａｕ）バンプ１５２ｊを介して接続され、第１のフリップチップ構造を構成している。そして、このバンプ接続部分を含む第１のシリコンチップ１４２の表面を保護するために、第１のシリコン１４２の表面は第１の封止部材（アンダーフィル）１６２によって封止されている。
【００２５】
同様に、第２のフレキシブル・パッケージは、第２のフレキシブル基板（ＰＥＴ基板）１１１と、第２のフレキシブル基板１１１の主表面の上方に配置された第２のフレキシブル半導体チップ１４１と、第２のフレキシブル半導体チップ１４１と複数の第２の金属配線１２１ａ，・・・・・，１２１ｊ，・・・・・とをそれぞれ電気的に接続する第２の接続金属１５１ａ，・・・・・，１５１ｊ，・・・・・と、第２のフレキシブル基板１１１と第２のフレキシブル半導体チップ１４１との間に封入された第２の封止部材１６１とから構成されている。第２のフレキシブル基板１１１の主表面には、複数の第２の金属配線１２１ａ，・・・・・，１２１ｊ，・・・・・が形成されている。この複数の第２の金属配線１２１ａ，・・・・・，１２１ｊ，・・・・・は、第１のフレキシブル・パッケージの複数の第１の金属配線１２２ａ，・・・・・，１２２ｊ，・・・・・のそれぞれと電気的に接続されている。第２のフレキシブル半導体チップは、シリコンチップ１４１であり、複数の第２の接続用パッドを表面に有している。第２の接続金属としての金（Ａｕ）バンプ１５１ａ，・・・・・，１５１ｊ，・・・・・は、第２のフレキシブル半導体チップ１４１上の複数の第２の接続用パッドと、複数の第２の金属配線１２１ａ，・・・・・，１２１ｊ，・・・・・とをそれぞれ電気的に接続し、第２のフリップチップ構造を構成している。
【００２６】
そして、第２のフレキシブル・パッケージは、第２のＡｌ配線１２１ａ，・・・・・，１２１ｊ，・・・・・が形成された第２のフレキシブル基板１１１を、第２のＡｌ配線が外側に位置するように下側に折り返している。同様に、第１のフレキシブル・パッケージは、第１のＡｌ配線１２２ａ，・・・・・，１２２ｊ，・・・・・が形成された第１のフレキシブル基板１１１を、第１のＡｌ配線が外側に位置するように下側に折り返している。そして、第１のＡｌ配線１２２ａと第２のＡｌ配線１２１ａとを互いに導電性材料（導電性接着材）６０により接着し、第１のＡｌ配線１２２ｊと第２のＡｌ配線１２１ｊとを互いに導電性材料（導電性接着材）６０により接着している。これにより、第１及び第２のフレキシブル・パッケージの、相互間の対応するＡｌ配線間の導通がとれ、フレキシブル・パッケージの多段の積層が可能になる。
そして、第１のフレキシブル基板１１２の主表面の折り曲げられた部分の第１のＡｌ配線１２２ａと実装基板２１の実装配線２２ａとが、導電性材料（導電性接着剤）６０を介して互いに接続され、・・・・・、第１のＡｌ配線１２２ｊと実装配線２２ｊとが導電性材料（導電性接着材）６０を介して互いに接続され、・・・・・、本発明の第２実施例に係るスタック構造のスタック構造の実装体（multi chip module）が構成されている。
【００２７】
（第３の実施例）
本発明の第３実施例に係るフレキシブル・パッケージは、図１１（a）の断面構造図に示すように、ビームリード（実装用リード）を有するタイプのフレキシブル・パッケージである。
具体的には、図２（b）に示したフレキシブル・パッケージ構造において、インターポーザとしてのＰＥＴ基板１１に置き換え、ポリイミド材からなるフレキシブル基板（ポリイミド基板）７０が使用されている。ポリイミド基板７０の主表面にはビームリード（銅箔）７１ａ，・・・・・，７１ｊ，・・・・・が形成されている。ポリイミド基板７０の厚さは、例えば４０μｍであり、ビームリード７１ａ，・・・・・，７１ｊ，・・・・・の厚さは例えば１５μｍである。
また、ビームリード７１ａ，・・・・・，７１ｊ，・・・・・の一端が、例えば５０μｍの極薄シリコンチップ１４のＡｕバンプ１５ａ，・・・・・，１５ｊ，・・・・・とフリップチップ構造で接続され、この接続部分を含むシリコンチップ１４表面を保護するために、シリコンチップ１４はＡＣＦ樹脂等のアンダーフィル１６によって封止されている。この接続部分の厚さは例えば２０μｍとなる。そして、ビームリード７１ａ，・・・・・，７１ｊ，・・・・・の他端であるリード端子７７ａ，・・・・・，７７ｊ，・・・・・は、図１１（a）に示すように、実装基板２１主表面上の実装用配線２２ａ，・・・・・，２２ｊ，・・・・・に例えば錫―銀―銅からなる半田７９ａ，・・・・・，７９ｊ，・・・・・で接合されている。
【００２８】
このような構造のフレキシブル・パッケージの製造方法は、第１実施例に係る図８（e）乃至８（ｇ）で説明した各工程において、テープ状のＰＥＴ基板１１の代わりにテープ状に複数個のポリイミド基板７０が周期的に接続された基板が用いられている。また、Ａｌ配線１２ａ，・・・・・，１２ｊ，・・・・・に置き換えて銅箔のビームリード７１ａ，・・・・・，７１ｊ，・・・・・が使用されているので、若干工程が異なる。しかし、他の工程は、同様の処理でインターポーザ上にシリコンチップ１４の搭載が行われる。
ポリイミド基板７０が周期的に接続された連続テープから、個々のパッケージに切り落とす工程では、図１１（b）に示すように、ポリイミド基板７０と銅箔（ビームリード）７１ａ，・・・・・，７１ｊ，・・・・・の２層構造のポリイミドテープにおいて、ポリイミド基板７０が存在しない領域でビームリード７１ａ，・・・・・，７１ｊ，・・・・・の切断をする。この切断により、個々のポリイミド基板７０が分離され、連続テープからのフレキシブル・パッケージの切り落としが行われる。それと同時に切断されたビームリード７１ａ，・・・・・，７１ｊ，・・・・・の端部が実装用に、所定の角度に折り曲げられて、リード端子７７ａ，・・・・・，７７ｊ，・・・・・が形成される。これによって、個片に切断されたフレキシブル・パッケージの形状は、インターポーザ７０よりビームリード７１ａ，・・・・・，７１ｊ，・・・・・が突き出たような形状となる。
【００２９】
このビームリード７１ａ，・・・・・，７１ｊ，・・・・・の端部であるリード端子７７ａ，・・・・・，７７ｊ，・・・・・を、それぞれ対応する実装基板２１上の配線２２ａ，・・・・・，２２ｊ，・・・・・に、半田７９ａ，・・・・・，７９ｊ，・・・・・を用いて半田実装（ＯＬＢ：アウター・リード・ボンディング）すれば、図.１１Ａの構造の薄型実装体（module）が完成する。
本発明の第３実施例に係るフレキシブル・パッケージでは、インターポーザ７０に比較的耐熱温度の高いポリイミドを使用したので、半田リフロー（熱処理）を前提とした高温実装工程が、第１実施例と同様のパッケージ構造にて可能となる。なお、ＯＬＢ実装工程のみであれば、耐熱温度が１５０℃以下のＰＥＴ基板を使用することも可能である。
また、本発明の第３実施例に係るフレキシブル・パッケージを多段に積層したスタック構造の例を図.１２に示す。即ち、主表面に複数の実装配線２２ａ，・・・・・，２２ｊ，・・・・・が形成された実装基板２１の上に、図.１１Ｂに示したと同様な第１乃至第４のフレキシブル・パッケージをフェイスアップで縦方向に４枚積層している。実装基板２１は、例えば、ＰＷＢ，ＦＰＣなどから構成されている。実装配線２２ａ，・・・・・，２２ｊ，・・・・・は、厚さ１８μｍ〜２２μｍの複数の放射状のパターンとして形成されている。
【００３０】
第１のフレキシブル・パッケージは、第１のフレキシブル基板７０４と、第１のフレキシブル基板７０４の主表面の上方に配置された第１のフレキシブル半導体チップ１４４と、第１のフレキシブル半導体チップ１４４と複数の第１の金属配線７１４ａ，・・・・・，７１４ｊ，・・・・・とをそれぞれ電気的に接続する第１の接続金属１５４ａ，・・・・・，１５４ｊ，・・・・・、及び第１のフレキシブル基板７０４と第１のフレキシブル半導体チップ１４４との間に封入された第１の封止部材１６４とから構成されている。ここで、第１のフレキシブル基板７０４は、ポリイミド材からなる。そして、第１の金属配線として、複数の放射状に延びる厚さ１５μｍのビームリード（銅箔）７１４ａ，・・・・・，７１４ｊ，・・・・・を、第１のフレキシブル基板７０４の主表面に有している。第１のフレキシブル半導体チップは、シリコンチップ１４４であり、図示を省略しているが、チップ１４４の表面の周辺部に複数の第１の接続用パッドを有している。第１の接続金属としての金（Ａｕ）バンプ１５４ａ，・・・・・，１５４ｊ，・・・・・は、複数の第１の金属配線７１４ａ，・・・・・，７１４ｊ，・・・・・と第１のフレキシブル半導体チップ１４４上の複数の第１の接続用パッドとをそれぞれ電気的に接続している。つまり、第１のビームリード（銅箔）７１４ａ上には第１の金（Ａｕ）バンプ１５４ａが、・・・・・、第１のビームリード（銅箔）７１４ｊの上には、第１の金（Ａｕ）バンプ１５４ｊが、・・・・・が配置されている。ビームリード（銅箔）７１４ａと第１のシリコンチップ１４４上の対応する接続パッドが、第１の金（Ａｕ）バンプ１５４ａを介して接続され、・・・・・、第１のビームリード（銅箔）７１４ｊと第１のシリコンチップ１４４上の対応する接続パッドが、第１の金（Ａｕ）バンプ１５４ｊを介して接続され、第１のフリップチップ構造を構成している。そして、このバンプ接続部分を含む第１のシリコンチップ１４４の表面を保護するために、第１のシリコンチップ１４４の表面は第１の封止部材（アンダーフィル）１６４によって封止されている。
【００３１】
同時に、第２のフレキシブル・パッケージは、第２のフレキシブル基板（ポリイミド基板）７０３と、第２のフレキシブル基板７０３の主表面の上方に配置された第２のフレキシブル半導体チップ１４３と、第２のフレキシブル半導体チップ１４３と複数の第２の金属配線であるビームリード（銅箔）７１３ａ，・・・・・，７１３ｊ，・・・・・とをそれぞれ電気的に接続する第２の接続金属１５３ａ，・・・・・，１５３ｊ，・・・・・と、第２のフレキシブル基板７０３と第２のフレキシブル半導体チップ１４３との間に封入された第２の封止部材１６３とから構成されている。第２のフレキシブル基板７０３の主表面には、複数の第２の金属配線７１３ａ，・・・・・，７１３ｊ，・・・・・が形成されている。この複数の第２のビームリード（銅箔）７１３ａ，・・・・・，７１３ｊ，・・・・・は、第１のフレキシブル・パッケージの複数の第１のビームリード（銅箔）７１４ａ，・・・・・，７１４ｊ，・・・・・のそれぞれと電気的に接続されている。第２のフレキシブル半導体チップは、シリコンチップ１４３であり、複数の第２の接続用パッドを表面に有している。第２の接続金属としての金（Ａｕ）バンプ１５３ａ，・・・・・，１５３ｊ，・・・・・は、第２のフレキシブル半導体チップ１４３上の複数の第２の接続用パッドと、複数の第２のビームリード（銅箔）７１３ａ，・・・・・，７１３ｊ，・・・・・とをそれぞれ電気的に接続し、第２のフリップチップ構造を構成している。
【００３２】
同様に、第３のフレキシブル・パッケージは、第３のビームリード７１２ａ，・・・・・，７１２ｊ，・・・・・が主表面に配された第３のフレキシブル基板（ポリイミド基板）７０２の上に、第３のシリコンチップ１４２を配置して構成されている。そして、この第３のフレキシブル基板（ポリイミド基板）７０２の主表面に形成された第３のビームリード７１２ａ上には、第３の金（Ａｕ）バンプ１５２ａが、・・・・・、第３のビームリード７１２ｊの上には、第３の金（Ａｕ）バンプ１５２ｊが、・・・・・が配置されている。第３のビームリード７１２ａと第３のシリコンチップ１４２上の対応する接続パッドが、第３の金（Ａｕ）バンプ１５２ａを介して接続され、・・・・・、第３のＡｌ配線１２２ｊと第３のシリコンチップ１４２上の対応する接続パッドが、第３の金（Ａｕ）バンプ１５２ｊを介して接続され、第３のフリップチップ構造を構成している。そして、このバンプ接続部分を含む第３のシリコンチップ１４２の表面を保護するために、第３のシリコンチップ１４２の表面は第３のアンダーフィル１６２によって封止されている。
第４のフレキシブル・パッケージは、複数の放射状に延びるビームリード１２１ａ，・・・・・，１２１ｊ，・・・・・が主表面に配されたポリイミド材からなる第４のフレキシブル基板７０１の上に、第４のシリコンチップ１４１を配置して構成されている。そして、この第４のフレキシブル基板（ポリイミド基板）７０１の主表面に形成された第４のビームリード７１１ａ上には、第４の金（Ａｕ）バンプ１５１ａが、・・・・・，第４のビームリード７１１ｊの上には、第４の金（Ａｕ）バンプ１５１ｊが、・・・・・が配置されている。そして、第４のビームリード７１１ａと第４のシリコンチップ１４１上の対応する接続パッドが、第４の金（Ａｕ）バンプ１５１ａを介して接続され、第４のビームリード７１１ｊと第４のシリコンチップ１４１上の対応する接続パッドが、第４の金（Ａｕ）バンプ１５１ｊを介して接続され、第４のフリップチップ構造を構成している。そして、このバンプ接続部分を含む第４のシリコンチップ１４１の表面を保護するために、第４のアンダーフィル１６１によって封止されている。
【００３３】
そして、第１，第２，第３及び第４のフレキシブル・パッケージのビームリード７１１ａ，７１２ａ，７１３ａ及び７１４ａが実装配線２２ａに集合するように導かれ、半田７９ａにより固定されている。同様に、第１，第２，第３及び第４のフレキシブル・パッケージのビームリード７１１ｊ，７１２ｊ，７１３ｊ及び７１４ｊが実装配線２２ｊに集合するように導かれ、半田７９ｊにより固定され、４層のスタック構造の実装体（multi chip module）が構成されている。
（第４の実施例）
図１３は本発明の第４実施例に係るフレキシブル・パッケージ及びこれを用いた実装体（module）の断面構造図である。本発明の第４実施例に係るフレキシブル・パッケージは、複数の放射状に延びるアルミニウム（Ａｌ）配線１２ａ，・・・・・，１２ｊ，・・・・・が主表面に配されたＰＥＴ材からなり、所定の曲率を有した曲面状のフレキシブル基板１１の上に曲面状のシリコンチップ１４を配置して構成されている。そして、この曲面状のフレキシブル基板（ＰＥＴ基板）１１の主表面に形成されたＡｌ配線１２ａ上には、金（Ａｕ）バンプ１５ａが、・・・・・，Ａｌ配線１２ｊの上には、金（Ａｕ）バンプ１５ｊが、・・・・・が配置されている。そして、Ａｌ配線１２ａ，１２ｊとシリコンチップ１４上の対応する接続パッドが、それぞれ金（Ａｕ）バンプ１５ａ，１５ｊを介して接続されフリップチップ構造を構成している。金（Ａｕ）バンプ１５ａ，・・・・・，１５ｊ，・・・・・の厚さは、例えば２０μｍである。このバンプが接続部分を含むシリコンチップ１４の表面を保護するために、シリコンチップ１４の表面はアンダーフィル１６によって封止されている。アンダーフィル１６としては、線膨脹係数αが低い（α＝０．１〜１５ｐｐｍ／℃）封止接着剤（ＡＣＦ樹脂）を使用している。
【００３４】
曲面状のＰＷＢ，ＦＰＣなどの実装基板２１の主表面には、複数の放射状に延びる実装配線２２ａ，・・・・・，２２ｊ，・・・・・が配置されている。そして、曲面状のフレキシブル基板１１の主表面のＡｌ配線１２ａ，１２ｊと曲面状の実装基板２１の実装配線２２ａ，２２ｊとが、導電性接着剤を介して互いに接続され、・・・・・，Ａｌ配線１２ｊと実装配線２２ｊとがそれぞれ導電性接着剤を介して互いに接続され、本発明の第４実施例に係る実装体（module）が構成されている。
図１３に示す本発明の第４実施例に係る実装体（module）では、例えば第１実施例に係るフレキシブル・パッケージを曲面状の実装基板２１上に実装した例と解釈することが可能である。即ち、シリコンチップ１４を始め、パッケージの各構成材料の厚みを極薄化しているので剛性が低く、パッケージを積極的に湾曲させ、曲面への基板実装が可能となる。例えば、圧力センサーや温度センサー等を集積化したシリコンチップ１４を内蔵した実装体を、配管や電動機の曲面８１に貼り付けることが可能である。或いは、ボールペン等のペン軸部に指紋認識回路を集積化したシリコンチップ１４を内蔵した実装体を取り付けることも可能である。更に、本発明の第４実施例に係る実装体は、全体の厚さが極薄化し、剛性が低いため、ＩＣカード等に適用すれば、ＩＣカードを湾曲させても破壊に至らないので、実用上非常に有効である。
【００３５】
つまり、図１３に示す曲面状の実装基板２１は、定常的な形状としてだけでなく、過渡的な一形態としても存在しうると解釈すべきである。
例えば、本発明の第１乃至第４実施例に係わるフレキシブル・パッケージにおいては、シリコンチップ１４，１４１〜１４４は、フレキシブル基板１１，１１１，１１２，７０，７０１〜７０４の主表面にフリップチップ構造で搭載されていた。しかし、シリコンチップは、フレキシブル基板の主表面に必ずしも、フリップチップ構造で搭載される必要はない。
図１４（a）は、本発明の他の実施例に係るフレキシブル・パッケージの断面構造図である。本発明の他の実施例に係るフレキシブル・パッケージは、複数の放射状に延びるアルミニウム（Ａｌ）配線１２ａ，・・・・・，１２ｊ，・・・・・が主表面に配されたフレキシブル基板１１の上に、半導体集積回路が形成された表面を上にして、いわゆるフェイス・アップ状態でシリコンチップ１４を配置して構成されている。シリコンチップ１４の表面には、金属配線や接続パッド９１ａ，・・・・・，９１ｊ，・・・・・，９１ｋ，・・・・・，９１ｍ，・・・・・が形成されている。また、シリコンチップ１４を貫通してバイアホールが設けられ、このバイアホールの内部に、接続用埋込金属９２ａ，・・・・・，９２ｊ，・・・・・が埋め込まれている。接続用埋込金属９２ａ，・・・・・，９２ｊ，・・・・・としては、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、これらのシリサイド（Ｗｓｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等が使用可能である。バイアホールは、シリコンチップ１４が薄いので簡単に開口出来る。例えば、図８（a）から８（C）に示した研削工程の前に、最終的なシリコンチップ１４の厚さより深い凹部（トレンチ）をＲＩＥ法等により形成しておけば、研削工程終了時に自動的に、バイアホールが開口する。一方、フレキシブル基板１１の主表面のＡｌ配線１２ａ，１２ｊ上には、第１実施例と同様に、金（Ａｕ）バンプ１５ａ，１５ｊが配置されている。こうして、金（Ａｕ）バンプ１５ａ，１５ｊとシリコンチップ１４の表面の接続パッド９１ａ，９１ｊとが、それぞれ接続用埋込金属９２ａ，９２ｊにより、互いに接続されている。
【００３６】
図１４（a）においては、接続用埋込金属９２ａ，・・・・・，９２ｊ，・・・・・と金（Ａｕ）バンプ１５ａ，・・・・・，１５ｊ，・・・・・とが、本発明の接続金属として機能している。そして、このバンプ接続部分を含むシリコンチップ１４の表面を保護するために、シリコンチップ１４の表面はアンダーフィル１６によって封止されている。シリコンチップ１４が薄いので、バイアホールの内部を埋め込む接続用埋込金属９２ａ，・・・・・，９２ｊ，・・・・・として、半田を用いることも可能である。
本発明の他の更に実施例に係るフレキシブル・パッケージは図１４（b）に示すように、フレキシブル基板１１の上に、図１４（a）と同様に、フェイス・アップ状態でシリコンチップ１４を配置している。シリコンチップ１４の表面には、金属配線や接続パッド９１ａ，・・・・・，９１ｊ，・・・・・，９１ｋ，・・・・・，９１ｍ，・・・・・が形成されている。そして、フレキシブル基板１１の主表面のＡｌ配線１２ａ，１２ｊと、接続パッド９１ａ，９１ｊとが、シリコンチップ１４の側面において、それぞれ半田９５ａ，９５ｊにより互いに接続されている。図１４（b）においては、半田９５ａ，９５ｊが本発明の接続金属として機能している。シリコンチップ１４が薄いので、このような半田９５ａ，９５ｊによる接続が可能となる。
【００３７】
また、本発明の第１乃至第４実施例に係るフレキシブル・パッケージにおいては、シリコンチップ１４，１４１〜１４４について例示したが、ガリウム砒素（ＧａＡｓ）チップ等の他の半導体基板でもかまわないことは勿論である。このように、本発明はここでは記載していない様々な実施例等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な以下のクレイムによってのみ定められるものである。主表面に複数の金属配線が形成されたフレキシブル基板と、このフレキシブル基板の上方に配置され、複数の接続用パッドを有するフレキシブル半導体チップと、この半導体チップ上の複数の接続用パッドと、フレキシブル基板上の複数の金属配線とをそれぞれ電気的に接続する接続金属とフレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなるフレキシブル・パッケージである。半導体チップを通常用いられている厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを塔載している。更に、フレキシブル基板等のパッケージの各構成部品の厚みも薄くすることにより、パッケージ全体を低剛性化している。このため、変位によるパッケージ割れの発生を回避することが出来る。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるため、パッケージの反りを非常に小さくすることが出来る。このため、フレキシブル・パッケージの製品単体としての平坦性を十分確保することが可能になる。更に、主表面に複数の実装配線が形成された実装基板を用意し、この複数の実装配線のそれぞれと複数の金属配線とを電気的に接続すれば、実装信頼性の高い実装体が構成出来る。更に、複数のフレキシブル・パッケージを積層すれば、全体の厚さの薄いマルチ・チップ・モジュールを構成出来る。
【００３８】
【発明の効果】
本発明によれば、曲面に実装可能な、低剛性を有した実装信頼性の高い半導体装置を提供できる。
【図面の簡単な説明】
【図１】現在用いられている半導体パッケージの一構造例を示す断面斜視図である。
【図２】本発明の第１実施例に係るフレキシブルパッケージの断面構造図と、本発明の第１実施例に係る実装体（module）の概略構造を説明するための断面図である。
【図３】シリコンチップの厚みと撓み量の関係を示すグラフと、シリコンチップの厚みと曲率半径の関係を示すグラフとを示す。
【図４】 シリコンチップの裏面に形成された研削紋を示す図と、研削紋角θ≦１０゜の試料を説明する図と、研削紋角θ≧８０゜の試料を説明する図である。
【図５】本発明の第１実施例の変形例に係る実装体（module）の概略構造を説明するための断面図と、本発明の第１実施例の変形例に係る実装体（module）の温度変化による撓みを説明するための断面図とを示す。
【図６】比較例として、厚いシリコンチップを用いた実装体（module）の概略構造を説明するための断面図と、実装体（module）の温度変化による撓みを説明するための断面図とを示す。
【図７】シリコンチップの厚さとＴＣＴ信頼性との関係を説明するグラフである。
【図８】本発明の第１実施例に係る実装体（module）の製造方法を示す工程図である。
【図９】本発明の第１実施例に係る実装体の製造方法の変形例として、フレキシブル・パッケージのリード間接着法を説明する工程断面図である。
【図１０】本発明の第２実施例に係るスタック構造の実装体（multi chip module）の断面構造図である。
【図１１】本発明の第３実施例に係るフレキシブル・パッケージ及びこれを用いた実装体（module）の断面構造図と、本発明の第３実施例に係るフレキシブル・パッケージの切り落とし工程を示す断面図を示す。
【図１２】本発明の第３実施例に係る実装体（multi chip module）の断面構造図である。
【図１３】本発明の第４実施例に係るフレキシブル・パッケージ及びこれを用いた実装体（module）の断面構造図である。
【図１４】本発明の他の実施例に係るフレキシブル・パッケージの断面構造図と、本発明の更に他の実施例に係るフレキシブル・パッケージの断面構造図とを示す。
【符号の説明】
１１…ＰＥＴ材
１２…ＡＬ配線
１４…シリコンチップ
１５…Ａｕバンプ
１６…アンダーフィル
２１…実装基板
２２…実装配線
２３，６０…導電性接着剤
５０…接着剤
７０…ポリイミド材
７１…ビームリード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device for a semiconductor integrated circuit such as an LSI, VLSI, ULSI, or GI.
[0002]
[Prior art]
FIG. 1 is a cross-sectional perspective view showing an example of the structure of a semiconductor package (BGA: Ball Grid Array) currently used. In this semiconductor package, a silicon chip 102 having a thickness of 300 μm to 450 μm or more is mounted on a substrate 101 which is an interposer. A bonding pad (electrode) of the silicon chip 102 is connected to an electrode on the surface of the substrate 101 by a bonding wire 103. Furthermore, the electrodes on the surface side of the substrate 101 are electrically connected to solder balls (substrate mounting terminals) 104 disposed on the back surface side of the substrate 101 through through holes formed in the substrate 101. . The package is molded in such a shape that the silicon chip 102 is encapsulated with the mold resin 105. Then, it is connected to a mounting substrate via solder balls (substrate mounting terminals) 104 to constitute a mounting body. However, the thickness of the semiconductor package shown in FIG. 1 is about 1.2 mm even if it is thin, and the package is sufficiently satisfactory to meet the recent demand for thinner packages due to the downsizing and weight reduction of portable devices and the like. It was not thick. Therefore, in order to further reduce the thickness of the semiconductor package, it is conceivable to reduce the thickness of each constituent material of the package. However, if the thickness of each constituent material is simply reduced, the warpage of the package increases, and there is a problem that flatness as a single product cannot be secured. For example, in the case of realizing a 0.12 mm package, if each component material used, for example, a mold resin or the like is used as it is with physical property values (Young's modulus of about 12 to 25 GPa), the length of 20 mm is 1. A large warp of about 5 mm occurs. In addition, since the rigidity of each constituent material itself is high, a resin crack occurs even with a slight displacement, and the reliability as a product cannot be secured. From such a point, conventionally, even if the package thickness is extremely thin, it has not been realized as a semiconductor package.
[0003]
[Problems to be solved by the invention]
The present invention provides a semiconductor device that can be mounted on a curved surface and has low rigidity and high mounting reliability.
[0004]
[Means for Solving the Problems]
One aspect of the present invention is a mounting substrate in which a plurality of mounting wirings are formed on a main surface, each of the plurality of mounting wirings, a flexible substrate having a plurality of electrically connected metal wirings on the main surface, A plurality of connection pads are provided on the surface, and a flexible semiconductor chip disposed above the main surface of the flexible substrate, the plurality of connection pads, and the plurality of metal wirings are electrically connected to each other. A connecting metal and a sealing member sealed between the flexible substrate and the flexible semiconductor chip are provided, and the mounting substrate is a curved mounting substrate.
[0005]
The flexible package according to the first feature of the present invention is characterized in that a flexible semiconductor chip in which the semiconductor chip is made thinner than the normally used thickness and the rigidity is lowered is mounted. The semiconductor chip may be a silicon (Si) or germanium (Ge) elemental semiconductor, or a compound semiconductor chip such as gallium arsenide (GaAs), gallium phosphide (GaP), indium phosphide (InP), or silicon carbide (SiC). . Further, the rigidity of the entire package is reduced by reducing the thickness of each component of the package such as a flexible substrate. For this reason, generation | occurrence | production of the package crack by displacement can be avoided. Further, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warpage of the package can be extremely reduced. For this reason, it becomes possible to ensure sufficient flatness as a single product of the flexible package. In particular, if the sealing member is made of a material having a low linear expansion coefficient, it is possible to further ensure flatness during normal times and a low-rigidity structure, so that it can be mounted on a curved surface. Further, it can be applied to an IC card or the like by utilizing the feature of being thin and having low rigidity.
[0006]
A second feature of the present invention is that a mounting substrate having a plurality of mounting wirings formed on the main surface, a plurality of mounting wirings, and a flexible substrate having a plurality of electrically connected metal wirings on the main surface, A flexible semiconductor chip disposed above the main surface of the flexible substrate, a plurality of connection pads, a connection metal for electrically connecting the plurality of metal wirings, and between the flexible substrate and the flexible semiconductor chip. It is a semiconductor device, that is, a mounting module.
In the module according to the second feature of the present invention, a flexible semiconductor chip formed to be thinner than a commonly used thickness is mounted so as to reduce the rigidity. In addition, since the thickness of each component such as a flexible substrate is reduced, the entire mounting body is reduced in rigidity. Therefore, even when a stress due to a difference in expansion coefficient occurs due to a temperature history during assembly work or a temperature change as an operating environment, the stress can be relaxed. For example, since the linear expansion coefficients of the mounting substrate and the semiconductor chip are greatly different from each other, due to temperature changes, the mounting substrate extends relative to the semiconductor chip on the high temperature side, and the mounting substrate relative to the semiconductor chip on the low temperature side. Shrinks. However, in the mounting body according to the second feature of the present invention, since the thickness of the semiconductor chip is thin, the degree of freedom of displacement in the direction perpendicular to the surface of the semiconductor chip is large. That is, since the semiconductor chip can be freely displaced in the direction perpendicular to the surface thereof, the stress is relieved. Therefore, the internal structure is not easily broken due to the temperature change, and the mounting reliability is improved. As a result, it is possible to ensure the reliability of the mounted body as a product. In addition, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warping of the mounting body can be made extremely small, and the flatness as a single product can be sufficiently secured. become.
[0007]
Since the mounting body according to the second feature of the present invention has a low-rigidity structure, it is possible to realize a configuration in which the mounting board is configured by a curved surface. Accordingly, as an application example, mounting on a curved surface such as a pipe is possible. Further, it can be applied to an IC card or the like by utilizing the feature of being thin and flexible.
According to a third aspect of the present invention, the main surface includes a mounting substrate having a plurality of mounting wirings formed on the main surface, a plurality of first wirings electrically connected to each of the plurality of mounting wirings. A first flexible substrate, a plurality of first connection pads on the surface, a first flexible semiconductor chip disposed above the main surface of the first flexible substrate, and a plurality of first connection pads A first connecting metal that electrically connects the pad and the plurality of first metal wirings; and a first sealing member sealed between the first flexible substrate and the first flexible semiconductor chip. Each having a plurality of first metal wirings, a second flexible substrate having a plurality of electrically connected second metal wirings on the main surface, and a plurality of second connection pads on the surface. On the main surface of the second flexible substrate A second flexible semiconductor chip, a plurality of second connection pads, a second connection metal that electrically connects the plurality of second metal wirings, and a second flexible substrate, That is, it is a semiconductor device, that is, a multi chip module comprising a second sealing member sealed between the second flexible semiconductor chip.
[0008]
According to the third feature of the present invention, by mounting a thin flexible semiconductor chip and reducing the thickness of each constituent material such as a flexible substrate, the thickness required for one semiconductor chip can be greatly reduced. Can be thin. Therefore, when a plurality of flexible semiconductor chips are stacked to form a stack structure, it is possible to reduce the overall thickness of the mounting body (multi chip module). In addition, since each semiconductor chip has low rigidity, package cracking due to displacement due to differences in the expansion coefficient of components and damage to internal structures can be avoided, and the mounting reliability of the product remains high. It becomes possible to do.
The fourth feature of the present invention is that a semiconductor chip is thinned to a thickness of 10 μm to 150 μm, a plurality of mounting wirings are formed on the main surface of the mounting substrate, and a plurality of metal wirings are formed on the main surface of the flexible substrate. Forming a semiconductor chip, mounting a semiconductor chip above the main surface of the flexible substrate, and aligning and electrically connecting a plurality of mounting wirings and a plurality of metal wirings, respectively. This is a method for mounting a semiconductor device, that is, a method for manufacturing a module.
[0009]
According to the mounting body manufacturing method according to the fourth aspect of the present invention, it is possible to easily manufacture a mounting body having a low overall thickness and a low rigidity and high mounting reliability.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
According to one embodiment of the present invention, it is an object of the present invention to provide a semiconductor package that can be thinned to achieve low rigidity, and can have flatness as a single product with small warpage of the package. Another aspect of the present invention is to provide a mounting body having a small overall thickness and high mounting reliability. According to still another aspect of the present invention, there is provided a mounting body having low rigidity and high mounting reliability that can be mounted on a curved surface such as a side wall of a pipe. Another aspect of the present invention is to provide a mounting body in which a plurality of semiconductor chips are stacked in the thickness direction and the overall thickness is thin and mounting reliability is high. According to still another aspect of the present invention, there is provided a method for manufacturing a mounting body that allows the mounting body to be easily assembled.
One embodiment of the present invention includes a low-rigidity board (hereinafter referred to as a “flexible board”) on which a plurality of metal wirings are formed on a main surface, and a plurality of connection pads disposed above the flexible board. Connecting metal for electrically connecting a low-rigidity semiconductor chip (hereinafter referred to as “flexible semiconductor chip”), a plurality of connection pads on the semiconductor chip, and a plurality of metal wirings on the flexible substrate. And a flexible package comprising a sealing member sealed between a flexible substrate and a flexible semiconductor chip. A flexible package according to another embodiment of the present invention is characterized in that a flexible semiconductor chip having a reduced rigidity is mounted on a semiconductor chip that is thinner than a commonly used thickness. The semiconductor chip may be a silicon (Si) or germanium (Ge) elemental semiconductor, or a compound semiconductor chip such as gallium arsenide (GaAs), gallium phosphide (GaP), indium phosphide (InP), or silicon carbide (SiC). . Further, the rigidity of the entire package is reduced by reducing the thickness of each component of the package such as a flexible substrate. For this reason, generation | occurrence | production of the package crack by displacement can be avoided. Further, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warpage of the package can be extremely reduced. For this reason, it becomes possible to ensure sufficient flatness as a single product of the flexible package. In particular, if the sealing member is made of a material having a low linear expansion coefficient, it is possible to further ensure flatness during normal times and a low-rigidity structure, so that it can be mounted on a curved surface. Further, it can be applied to an IC card or the like by utilizing the feature of being thin and having low rigidity. Still another aspect of the present invention is a flexible substrate having a main surface having a plurality of mounting wirings formed on the main surface, a plurality of mounting wirings and a plurality of metal wirings electrically connected to each other. A flexible semiconductor chip disposed above the main surface of the flexible substrate, a plurality of connection pads, a connection metal that electrically connects the plurality of metal wirings, and the flexible substrate and the flexible semiconductor chip. That is, it is a semiconductor device, that is, a module, composed of a sealing member sealed in between. In a mounting module according to still another aspect of the present invention, a flexible semiconductor chip that is formed thinner than a commonly used thickness is mounted so as to reduce rigidity. In addition, since the thickness of each component such as a flexible substrate is reduced, the entire mounting body is reduced in rigidity. Therefore, even when a stress due to a difference in expansion coefficient occurs due to a temperature history during assembly work or a temperature change as an operating environment, the stress can be relaxed. For example, since the linear expansion coefficients of the mounting substrate and the semiconductor chip are greatly different from each other, due to temperature changes, the mounting substrate extends relative to the semiconductor chip on the high temperature side, and the mounting substrate relative to the semiconductor chip on the low temperature side. Shrinks. However, in the mounting body according to still another aspect of the present invention, since the thickness of the semiconductor chip is thin, the degree of freedom of displacement in the direction perpendicular to the surface of the semiconductor chip is large. That is, since the semiconductor chip can be freely displaced in the direction perpendicular to the surface thereof, the stress is relieved. Therefore, the internal structure is not easily broken due to the temperature change, and the mounting reliability is improved. As a result, it is possible to ensure the reliability of the mounted body as a product. In addition, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warping of the mounting body can be made extremely small, and the flatness as a single product can be sufficiently secured. become. Since the mounting body according to another aspect of the present invention has a low rigidity structure, a configuration in which the mounting substrate is configured by a curved surface can be realized. Accordingly, as an application example, mounting on a curved surface such as a pipe is possible. Further, it can be applied to an IC card or the like by utilizing the feature of being thin and flexible. According to still another aspect of the present invention, the main surface includes a mounting substrate having a plurality of mounting wirings formed on the main surface, a plurality of first wirings electrically connected to each of the plurality of mounting wirings. A first flexible substrate having a plurality of first connection pads on the surface, a first flexible semiconductor chip disposed above the main surface of the first flexible substrate, and a plurality of first connections And a first sealing metal sealed between the first flexible substrate and the first flexible semiconductor chip, and a first connection metal that electrically connects the first pad and the plurality of first metal wirings, respectively. A member, a plurality of first metal wirings, a second flexible substrate having a plurality of electrically connected second metal wirings on the main surface, and a plurality of second connection pads on the surface The main surface of the second flexible substrate A second flexible semiconductor chip disposed above, a plurality of second connection pads, a second connection metal for electrically connecting the plurality of second metal wirings, and a second flexible substrate And a second sealing member enclosed between the second flexible semiconductor chip and the second flexible semiconductor chip. That is, the semiconductor device is a multi chip module. According to still another aspect of the present invention, a thin flexible semiconductor chip is mounted and the thickness of each constituent material such as a flexible substrate is reduced, so that the thickness required for each semiconductor chip is extremely reduced. I can do it. Accordingly, when a plurality of flexible semiconductor chips are stacked to form a stack structure, it is possible to reduce the thickness of the entire mounted chip (multi chip module). In addition, since each semiconductor chip has low rigidity, package cracking due to displacement due to differences in the expansion coefficient of components and damage to internal structures can be avoided, and the mounting reliability of the product remains high. It becomes possible to do. Still another embodiment of the present invention includes a step of thinning a semiconductor chip to a thickness of 10 μm to 150 μm, a step of forming a plurality of mounting wirings on the main surface of the mounting substrate, and a plurality of metals on the main surface of the flexible substrate. From the step of forming the wiring, the step of mounting the semiconductor chip above the main surface of the flexible substrate, and the step of aligning and electrically connecting the plurality of mounting wirings and the plurality of metal wirings, respectively. This is a semiconductor device mounting method, that is, a manufacturing method of a mounting module. According to the method for manufacturing a mounting body according to still another aspect of the present invention, it is possible to easily manufacture a mounting body with a low overall thickness and low rigidity and high mounting reliability. First Embodiment As shown in FIG. 2A, a flexible package according to a first embodiment of the present invention has a plurality of metal wirings 12a,..., 12j,. Are formed on the flexible substrate 11 and the flexible semiconductor chip 14 is disposed above the flexible substrate 11 and has a plurality of connection pads; a plurality of connection pads and a plurality of metal wirings are electrically connected to each other. .., 15j,..., And a sealing member 16 sealed between the flexible substrate 11 and the flexible semiconductor chip 14. The metal wiring is configured as a plurality of radially extending aluminum (Al) wirings 12a,..., 12j,. The thickness of the Al wirings 12a,..., 12j,. The flexible substrate 11 is preferably an organic substrate, and in the first embodiment of the present invention, a polyethylene terephthalate (PET) material is used. The thickness of the flexible substrate (PET substrate) 11 is preferably 10 to 50 μm. In FIG. 2A, for example, it is set to 38 μm. By reducing the thickness of the flexible substrate (PET substrate) 11, the rigidity is reduced. As the flexible semiconductor chip 14, a silicon chip 14 is used. The thickness of the silicon chip 14 is as thin as 10 μm to 150 μm, for example, 50 μm (a manufacturing method will be described later). On the Al wiring 12a formed on the main surface of the flexible substrate (PET substrate) 11, bumps 15a using gold (Au) which is a highly conductive material as a connection metal are provided. A gold (Au) bump 15j is arranged on the Al wiring 12j. Although not shown, aluminum (Al) or the like is provided at a position corresponding to the gold (Au) bumps 15a,..., 15j,. A connection pad made of a metal thin film is disposed. Then, the corresponding connection pads on the Al wiring 12a and the silicon chip 14 are connected via the gold (Au) bump 15a, and the corresponding connection pads on the Al wiring 12j and the silicon chip 14 are They are connected via gold (Au) bumps 15j to form a flip chip structure. The thicknesses of the gold (Au) bumps 15a,..., 15j,. In order to protect the surface of the silicon chip 14 including the bump connection portion, the surface of the silicon chip 14 is sealed with an underfill 16 made of a material having a linear expansion coefficient α = 0.01 to 30 ppm / ° C. . Specifically, as the sealing member, for example, an underfill 16 made of an ACF resin or the like having a linear expansion coefficient α of about 0.1 to 15 ppm / ° C. is used.
[0011]
FIG. 2B is a cross-sectional structure diagram of a mounting module according to the first embodiment of the present invention configured by mounting the flexible package shown in FIG. 2A on a mounting board. A cavity 13 in which the silicon chip 14 is accommodated is formed in the central portion of the flexible substrate (PET substrate) 11. On the main surface of the mounting substrate 21, such as a printed wiring board (PWB) or a flexible printed circuit board (FPC), a plurality of radially extending mounting wirings 22a,..., 22j,. ... are arranged. Then, the Al wiring 12a on the main surface of the flexible substrate (PET substrate) 11 and the mounting wiring 22a of the mounting substrate 21 are connected to each other via a conductive adhesive 23, and the Al wiring 12j and the mounting wiring 22j are conductive. The mounting body according to the first embodiment of the present invention is configured by being connected to each other through the adhesive 23.
In the mounting body according to the first embodiment of the present invention having such a structure, as shown in FIG. 2B, from the highest end of the flexible substrate (PET substrate) 11 to the upper surface of the mounting wiring 22, for example, about 120 μm. Thus, a mounting body having thinness and mounting reliability that is not available in the currently used package is realized.
[0012]
Then, the Al wirings 12a,..., 12j,... On the flexible substrate (PET substrate) 11 and the flexible silicon chip 14 made extremely thin are made Au bumps 15a,. .. Are connected in a flip chip structure, so that the warpage of the package can be made extremely small. A resin 16 may be sealed between the silicon chip 14 and the flexible substrate (PET substrate) 11. Further, a resin such as a solder resist may be sealed between the silicon chip 14 and the main surface of the mounting substrate 21. Specifically, in the mounting body shown in FIG. 1, as described above, a large warpage of about 1.5 mm occurs for a length of 20 mm, but the warping of the mounting body according to the first embodiment of the present invention is as follows. Warpage can be suppressed to around 0.15 mm for a length of 17 mm.
The thickness of a normal commercially available wafer depends on the wafer size, but is about 450 μm to 1 mm. For example, a 6-inch wafer has a thickness of about 600 μm to 650 μm. As the wafer size increases, the thickness of the wafer also increases. It is desirable that the thickness of the silicon chip 14 used in the mounting body according to the first embodiment of the present invention be as thin as possible than the thickness of such a normal commercially available wafer. By making it extremely thin, the amount of deflection of the silicon chip 14 until the silicon chip 14 is broken can be increased. That is, by making the thickness of the silicon chip 14 extremely thin and flexible, it becomes possible to reduce the curvature of the silicon chip 14 until the silicon chip 14 is broken. The graph of the experimental result which shows this effect is shown to Fig.3 (a) and FIG.3 (b).
[0013]
FIG. 3A shows the thickness and deflection amount of a silicon chip when a fracture test is performed using a sample 30 made of a strip-shaped silicon chip as shown in FIGS. 4B and 4C. It is a glag showing the relationship. The sample 30 has a predetermined length with a width of 5 mm. On the other hand, for this fracture experiment, a measuring jig having two fulcrum edges is prepared. The distance between the two fulcrums is 5 mm. Then, the longitudinal direction of the strip-shaped silicon chip 30 is selected and placed so as to lie between the two fulcrum edges, and a bending pressure is applied to the central part of the two fulcrums to measure the deflection.
When the silicon wafer 31 is thinned by grinding, as shown in FIG. 4A, a circular arc “grind pattern” 39 is generated on the entire surface of the back surface of the silicon wafer 31. As shown in FIG. 4A, the grinding is performed after the silicon wafer 31 is affixed to the surface protection tape 36 and fixed. The surface protection tape 36 is affixed to the flat ring 35, and the silicon wafer 31 is affixed and fixed in a state where wrinkles and the like of the surface protection tape 36 are removed.
In a limited area of a strip-shaped silicon chip having a width of 5 mm as shown in FIG. 4B and FIG. 4C, the grinding pattern 39, more precisely, the tangent line of each grinding pattern 39 is shown. Can be approximated as a pattern of almost parallel lines. Therefore, in the present invention, an angle formed by the direction of the tangent line of the grinding pattern 39 near the long side of the sample with respect to the long side of the sample is defined as “grinding pattern angle θ”. A curve P1 in FIG. 3A shows a result for a sample made of a silicon chip having a grinding pattern angle θ ≦ 10 ° as shown in FIG. 4B. A curve P2 in FIG. 3A shows the result for a sample having a grinding pattern angle θ ≧ 80 ° as shown in FIG. A sample cut out in a direction such that the grinding pattern angle θ ≦ 10 ° shown in FIG. 4B is cut out in a direction such that the grinding pattern angle θ ≧ 80 ° shown in FIG. 4C. It can be seen that the amount of deflection is greater than that and is strong against breakage.
[0014]
Therefore, in the first embodiment of the present invention, it is preferable to use as the flexible semiconductor chip 14 a silicon chip cut out in a direction such that the grinding pattern angle θ ≦ 10 °.
The silicon chip of the curve P1 and the silicon chip of the curve P2 in FIG. As is apparent from FIG. 3A, the amount of deflection until breakage increases as the wafer thickness decreases.
FIG. 3B is a graph showing the relationship between the thickness of the silicon chip and the half-curvature of curvature. Similarly to FIG. 3A, the measurement result when the width of the silicon chip is 5 mm is shown. The curve W1 in FIG. 3B shows the result of the sample with the grinding pattern angle θ ≦ 10 ° shown in FIG. 4B, and the curve W2 shows the grinding pattern angle θ ≧ 80 ° shown in FIG. 4C. Sample results are shown. As is clear from FIG. 3B, it can be seen that the thinner the thickness of the silicon chip is, the smaller the curvature half of the bending (warping) of the silicon chip until the breaking of the silicon chip is, and the more flexible the silicon chip is. Then, the sample chip W1 cut out in the direction so that the grinding pattern angle θ ≦ 10 ° has half the bending curvature of the silicon chip than the sample W2 cut out in the direction so that the grinding pattern angle θ ≧ 80 °. It can be seen that the amount is small and strong against breakage. 3B also shows that in the first embodiment of the present invention, it is preferable to use as the flexible semiconductor chip 14 a silicon chip cut out in a direction such that the grinding pattern angle θ ≦ 10 °. .
[0015]
In the first embodiment of the present invention, a silicon chip 14 having a thickness of 50 μm is applied as an example. However, if the silicon chip 14 has a thickness of about 10 μm to 150 μm, the same effect can be obtained. In particular, a thickness of about 30 μm to 100 μm is preferable. If the thickness is less than 30 μm, handling of the silicon chip 14 becomes difficult, so that the thickness is not very reasonable industrially.
FIG. 5A is a cross-sectional structure diagram at room temperature of a flexible package according to a modified example of the first embodiment of the present invention and a mounting module using the flexible package. As shown in FIG. 5A, a flexible package according to a modification of the first embodiment of the present invention includes a plurality of radially extending aluminum (Al) wirings 12a,..., 12j,. The silicon chip 14 is arranged on the flexible substrate 11 arranged on the main surface. A gold (Au) bump 15a is formed on the Al wiring 12a formed on the main surface of the flexible substrate 11, and a gold (Au) bump 15j is formed on the Al wiring 12j. ... are arranged. A connection pad made of a thin film of metal such as aluminum (Al) is provided at a position corresponding to the gold (Au) bumps 15a,..., 15j,. Is arranged. Then, the corresponding connection pads on the Al wiring 12a and the silicon chip 14 are connected via the gold (Au) bumps 15a, and the corresponding connection pads on the Al wiring 12j and the silicon chip 14 are They are connected via gold (Au) bumps 15j to form a flip chip structure. The thickness of the silicon chip 14 is 150 μm or less. In order to protect the surface of the silicon chip 14 including the bump connection portion, the surface of the silicon chip 14 is sealed with an underfill 16. A through hole penetrating the flexible substrate 11 is provided in the peripheral portion of the flexible substrate 11, and embedded metal 19a,..., 19j,. ing. The embedded metal for connection 19a,..., 19j,... Are Al wirings 12a on the main surface of the flexible substrate (PET substrate) 11,. Are connected to each.
[0016]
On the other hand, mounting wirings 22a,..., 22d, 22e, 22f, 22g,. Then, embedded metal 19a,..., 19j,... Embedded in the flexible substrate 11, and mounting wirings 22a,..., 22d, 22e, 22f, 22g,. ..., 22j, ... are connected to each other via solder balls 104a, ..., 104d, 104e, 104f, 104g, ..., 104j, ... It is connected.
5 (b) and 5 (C) are cross-sectional views for explaining the bending due to temperature change of the mounting body according to the modification of the first embodiment of the present invention shown in FIG. 5 (a). FIG. 5C schematically shows the bending of the silicon chip 14, the flexible substrate 11, the mounting substrate 21, and the like when the temperature is 125 ° C. and FIG. 5C is the low temperature at −55 ° C. The mounting substrate 21 has a linear expansion coefficient α MB = 15-18 ppm / ° C, silicon linear expansion coefficient α SI = 3.5 ppm / ° C. However, in the mounting body according to the modification of the first embodiment of the present invention, since the silicon chip 14 is thin, the degree of freedom of displacement in the direction perpendicular to the surface of the silicon chip 14 is large. That is, since the silicon chip 14 can be freely displaced in the direction perpendicular to the surface thereof, the mounting substrate 21 extends (125 ° C.) or contracts (−55 ° C.) relative to the silicon chip 14 due to a temperature change. Even if this occurs, the stress on the solder balls 104a,..., 104d, 104e, 104f, 104g,. Therefore, the solder balls 104a,..., 104d, 104e, 104f, 104g,..., 104j,.
[0017]
On the other hand, FIG. 6A is a cross-sectional view for explaining a schematic structure of a comparative example of the mounting body according to the modification of the first embodiment shown in FIG. This comparative example is different from the mounting body shown in FIG. 5A in that a thick silicon chip having a thickness of 300 μm is used, but other structures are common. 6 (b) and 6 (C) are cross-sectional views for explaining bending due to temperature change of the mounting body according to the comparative example shown in FIG. 6 (a). That is, FIG. 6B schematically shows the bending of the silicon chip 14, the flexible substrate 11, the mounting substrate 21, and the like when the temperature is 125 ° C. and FIG. 6C is the low temperature of −55 ° C. In the mounting body according to this comparative example, since the silicon chip 14 is thick, the degree of freedom of displacement in the direction perpendicular to the surface of the silicon chip 14 is small and rigid. For this reason, unlike the case of FIGS. 5B and 5C, the silicon chip 14 can hardly be displaced in the direction perpendicular to the surface thereof. If the solder balls 104a,..., 104d, 104e, 104f, 104g,..., 104j,. ..., between the embedded metal 19a, ..., 19j, ... for connection, or solder balls 104a, ..., 104d, 104e, 104f, 104g, ... .., 104j,..., And mounting wirings 22a,..., 22d, 22e, 22f, 22g,. . Further, the solder balls 104a,..., 104d, 104e, 104f, 104g,..., 104j,. .
[0018]
FIG. 7 is a graph for explaining the relationship between the thickness of the silicon chip and the TCT reliability. It can be seen that TCT reliability increases as the thickness of the silicon chip decreases. It can be seen that the slope indicating the proportional relationship between the thickness of the silicon chip and the TCT reliability changes greatly when the thickness of the silicon chip is 150 μm. That is, when the thickness of the silicon chip is 150 μm or more, the TCT reliability does not change significantly even if the thickness of the silicon chip changes, but when the thickness of the silicon chip is 150 μm or less, the thickness of the silicon chip It can be seen that the TCT reliability is remarkably improved even when the value decreases. That is, FIG. 7 shows that the thickness of the silicon chip of 150 μm is the inflection point in the relationship between the thickness of the silicon chip and the TCT reliability.
Next, the manufacturing method of the mounting body (module) based on 1st Example of this invention is demonstrated.
(A) First, a predetermined pattern of a semiconductor integrated circuit is formed on the surface of the silicon wafer 31 by a predetermined photolithography process, a CVD process, an oxidation process, an ion implantation process, an etching process, and the like. And PSG film, BPSG film, silicon nitride film (Si 3 N 4 A passivation film such as a film is deposited on the surface of the silicon wafer 31. That is, the pattern of the semiconductor integrated circuit is periodically formed on the surface of the silicon wafer 31 by the step-and-repeat method. There is a dicing line between patterns. Then, as shown in FIG. 8A, a predetermined method is applied to the work table 33 of the dicing apparatus with the silicon wafer 31 on which the pattern of the semiconductor integrated circuit is formed facing the pattern forming surface 41 side of the semiconductor integrated circuit. Secure with. For example, the silicon wafer 31 is sucked and fixed by a vacuum chuck. Then, the dicing blade 34 is rotated to form a groove 32 along the dicing line that is at least about 5 μm deeper than the chip thickness (for example, 50 μm) for the flexible package according to the first embodiment of the present invention. To do.
[0019]
(B) Next, as shown in FIG. 8B, the flat ring 35 is attached to the surface protection tape 36. Then, with the flat ring 35 removing wrinkles and the like of the surface protection tape 36, the pattern form surface 41 of the silicon wafer 31 having the grooves 32 formed on the adhesive side of the surface protection tape 36 in FIG. Paste and fix.
(C) Then, the back surface of the silicon wafer 31 is shaved using, for example, an infeed grinding method. That is, as shown in FIG. 8C, the silicon wafer 31 held by the flat ring 35 and the surface protection tape 36 is sucked and fixed to the work table 37 of the grinding apparatus. Then, the back surface of the silicon wafer 31 is ground while pressing the grindstone 38. At this time, grinding is performed until the back surface (grinding surface) of the silicon wafer 31 reaches the groove 32 while rotating the work table 37 and the grindstone 38 respectively. When the grinding surface reaches the groove 32, the silicon wafer 31 is divided into individual chips. The grinding depth is set in consideration of the thickness (for example, 50 μm) of the silicon chip 31 at the time of completion.
(D) Then, as shown in FIG. 8D, the flat ring 35 on which the divided silicon chips 14 are fixed by suction is installed in the die bonding apparatus. Then, using a tool 40 such as a pick-up needle, pressure is applied downward to the pattern forming surface 32 through the surface protection tape 36. Then, the silicon chip 14 is peeled from the surface protection tape 36. In this way, for example, a thin flexible silicon chip 14 having a thickness of 50 μm is completed.
[0020]
(E) Next, a thin continuous tape-like PET substrate 11 having a thickness of, for example, about 38 μm is prepared as a flexible substrate. On the main surface of the continuous tape-shaped PET substrate 11, an Al thin film having a thickness of about 9 μm is deposited on the entire surface. Then, patterning is performed by an etching method, and a plurality of radially extending Al wirings 12a, ..., 12j,... Are formed on the main surface of the continuous tape-like flexible substrate 11 as shown in FIG. ... pattern is formed. The patterning of the Al wirings 12a, ..., 12j, ... may be performed using a screen printing method. Through the patterning of the Al wirings 12a,..., 21j,..., The openings where the PET substrate 11 is periodically exposed at predetermined locations on the main surface of the continuous tape-shaped flexible substrate 11 10 is formed. The opening 10 is a rectangular window for mounting a chip.
(F) Next, as shown in FIG. 8 (f), ACF resin 16 (or ACP resin) which is a continuous resin is applied to each opening 10 for chip mounting by a potting method or the like.
(G) Subsequently, as shown in FIG. 8G, Al wirings 12a,..., 12j,... On the PET substrate 11 side and Au bumps 15a on the silicon chip 14 side,. .., 15j,... Are aligned, and the silicon chip 14 is mounted on the PET substrate 11. Thereafter, the silicon chip 14 is fixed on the PET substrate 11 by heating to about 120 ° C., melting the continuous resin, and further curing. At this stage, the silicon chip 14 is mounted in each of the openings 10 periodically arranged on the continuous tape-like PET substrate 11, and a plurality of packages are continuously formed. Therefore, next, as shown in FIG. 8 (h), it is cut into individual flexible packages. In FIG. 8 (h), patterns of 16 Al wirings 12a, 12b, 12c,..., 12j,.
[0021]
(H) On the other hand, a separate mounting substrate 21 is prepared, and a plurality of radially extending mounting wirings 22a,..., 22j,. ... patterning. Then, a conductive adhesive 23 is applied onto the mounting wirings 22a,..., 22j,. As the conductive adhesive 23, for example, an ACF resin or an ACP resin containing a conductive particle layer such as nickel (Ni) particles can be used. Next, the Al wirings 12a,..., 12j,... And the mounting wirings 22a,. A flexible package is mounted on 21. In this state, the conductive adhesive 23 is heated to a predetermined temperature, the conductive adhesive 23 is melted, and further cured to fix the flexible package on the mounting substrate 21. Thereby, the thin mounting body according to the first embodiment of the present invention shown in FIG. 2B is completed.
Further, the flexible package according to the first embodiment of the present invention can be mounted on the mounting substrate 21 by other methods. For example, instead of the method using the conductive adhesive 23 as described above, an “inter-lead bonding method” may be used.
[0022]
(I) That is, as shown in FIG. 9A, the first adhesive 50a is applied to the exposed portion of the PET substrate 11 between the Al wirings 12d, 12e, 12f on the PET substrate 11 side.
(Ii) Similarly, as shown in FIG. 9B, the second adhesive 50b is applied to the exposed portion of the mounting substrate 21 between the mounting wirings 22d, 22e, and 22f on the mounting substrate 21 side. The second adhesive 50b may be the same type of adhesive as the first adhesive 50a.
(Iii) Then, as shown in FIG. 9C, the Al wirings 12d, 12e, and 12f on the PET substrate 11 side and the mounting wirings 22d, 22e, and 22f on the mounting substrate 21 side are aligned to obtain the Al wiring. Pressure is applied between the two wires 12d, 12e, and 12f so that the mounting wires 22d, 22e, and 22f are connected. As a result, the first adhesive 50a on the PET substrate 11 side and the second adhesive 50b on the mounting substrate 21 side adhere to each other, and the Al wirings 12d, 12e, 12f and the mounting wirings 22d, 22e, 22f are The metals are in strong contact with each other. On the other hand, the PET substrate 11 between the Al wirings 12d, 12e, and 12f and the mounting substrate 21 between the mounting wirings 22d, 22e, and 22f are strongly bonded by the adhesive 50. Here, the adhesive 50 is formed by combining the first adhesive 50a and the second adhesive 50b together.
[0023]
In the inter-lead bonding method, the first adhesive 50a and the second adhesive 50b do not need to be conductive adhesives, and various adhesives having strong adhesive strength can be selected. If a low-temperature curable adhesive is used, the flexible package can be mounted on the mounting substrate 21 at room temperature.
The first embodiment of the present invention has the following advantages.
(1) The silicon chip 14 is made extremely thin to reduce the rigidity of the silicon chip, and at the same time, the thickness of each constituent material such as the interposer 11 is made thin and flexible, so that the entire package can be reduced in rigidity. . Thereby, the occurrence of package cracking due to displacement can be avoided, and the reliability as a product can be ensured.
(2) A structure in which a sealing member 16 such as an ACF resin having a low linear expansion coefficient α is sealed between the interposer 11 and the silicon chip 14. Therefore, the warpage of the mounting body (module) due to the temperature history during assembly of the mounting body (module) can be made extremely small, and the flatness of the mounting body as a single product can be sufficiently secured. .
(Second embodiment)
The second embodiment of the present invention is a multi-chip module having a stack structure in which flexible packages are stacked in two stages. That is, as shown in FIG. 2B, on the mounting substrate 21 having a plurality of mounting wirings 22a,..., 22j,. Similarly, two first and second flexible packages are stacked vertically in a face-up manner. The mounting substrate 21 is made of, for example, PWB, FPC, or the like. A plurality of radially extending mounting wirings 22 a,..., 22 j,... Having a thickness of 18 μm to 22 μm are arranged on the main surface of the mounting substrate 21.
[0024]
The first flexible package includes a first flexible substrate 112, a first flexible semiconductor chip 142 disposed above a main surface of the first flexible substrate 112, a first flexible semiconductor chip 142, and a plurality of flexible packages. .., 152j,... That electrically connect the first metal wirings 122a,..., 122j,. The first sealing member 162 is sealed between the first flexible substrate 112 and the first flexible semiconductor chip 142. Here, the first flexible substrate 112 is made of a PET material. The first flexible substrate 112 has a plurality of radially extending aluminum (Al) wires 122a,..., 122j,. . The first flexible semiconductor chip is a silicon chip 142, which is not shown, but has a plurality of first connection pads on the periphery of the surface of the chip. The gold (Au) bumps 152a,..., 152j,... As the first connection metal are a plurality of first metal wirings 122a,. And a plurality of first connection pads on the first flexible semiconductor chip 142 are electrically connected to each other. That is, the first gold (Au) bump 152a is formed on the first Al wiring 122a, and the first gold (Au) bump 152j is formed on the first Al wiring 122j. ... are arranged. The first Al wiring 122a and the corresponding connection pad on the first silicon chip 142 are connected via the first gold (Au) bump 152a,...,. Corresponding connection pads on one silicon chip 142 are connected via first gold (Au) bumps 152j to form a first flip chip structure. In order to protect the surface of the first silicon chip 142 including the bump connection portion, the surface of the first silicon 142 is sealed with a first sealing member (underfill) 162.
[0025]
Similarly, the second flexible package includes a second flexible substrate (PET substrate) 111, a second flexible semiconductor chip 141 disposed above the main surface of the second flexible substrate 111, and a second flexible package. .., 151j, which electrically connect the flexible semiconductor chip 141 and the plurality of second metal wires 121a,..., 121j,. ... and a second sealing member 161 sealed between the second flexible substrate 111 and the second flexible semiconductor chip 141. On the main surface of the second flexible substrate 111, a plurality of second metal wirings 121a, ..., 121j, ... are formed. The plurality of second metal wirings 121a,..., 121j,... Are a plurality of first metal wirings 122a,. · · · Electrically connected to each of The second flexible semiconductor chip is a silicon chip 141 having a plurality of second connection pads on the surface. The gold (Au) bumps 151a,..., 151j,... As the second connection metal include a plurality of second connection pads on the second flexible semiconductor chip 141 and a plurality of connection pads. The second metal wirings 121a,..., 121j,... Are electrically connected to form a second flip chip structure.
[0026]
The second flexible package is configured such that the second flexible substrate 111 on which the second Al wirings 121a,..., 121j,. It is folded down so that it is located. Similarly, the first flexible package includes the first flexible substrate 111 on which the first Al wirings 122a,..., 122j,. It is folded down so that it is located at the bottom. Then, the first Al wiring 122a and the second Al wiring 121a are bonded to each other with a conductive material (conductive adhesive) 60, and the first Al wiring 122j and the second Al wiring 121j are electrically connected to each other. It is adhered by a material (conductive adhesive) 60. As a result, electrical connection between the corresponding Al wirings of the first and second flexible packages can be established, and multiple layers of the flexible packages can be stacked.
The first Al wiring 122a at the bent portion of the main surface of the first flexible substrate 112 and the mounting wiring 22a of the mounting substrate 21 are connected to each other via a conductive material (conductive adhesive) 60. The first Al wiring 122j and the mounting wiring 22j are connected to each other via a conductive material (conductive adhesive) 60. In the second embodiment of the present invention, A stack structure mounting body (multi chip module) having such a stack structure is configured.
[0027]
(Third embodiment)
The flexible package according to the third embodiment of the present invention is a type of flexible package having a beam lead (mounting lead) as shown in the cross-sectional structure diagram of FIG.
Specifically, in the flexible package structure shown in FIG. 2B, a flexible substrate (polyimide substrate) 70 made of a polyimide material is used instead of the PET substrate 11 as an interposer. Beam leads (copper foils) 71a, ..., 71j, ... are formed on the main surface of the polyimide substrate 70. The thickness of the polyimide substrate 70 is, for example, 40 μm, and the thicknesses of the beam leads 71a,..., 71j,.
In addition, one end of each of the beam leads 71a,..., 71j,... Is, for example, an Au bump 15a,. In order to protect the surface of the silicon chip 14 that is connected in a flip chip structure and includes this connecting portion, the silicon chip 14 is sealed with an underfill 16 such as an ACF resin. The thickness of this connection portion is 20 μm, for example. The other terminals of the beam leads 71a,..., 71j,... Are shown in FIG. .., 22j,... On the main surface of the mounting substrate 21, for example, solder 79a made of tin-silver-copper,. ... are joined.
[0028]
In the manufacturing method of the flexible package having such a structure, a plurality of tapes are formed in place of the tape-like PET substrate 11 in each step described in FIGS. 8 (e) to 8 (g) according to the first embodiment. A substrate to which the polyimide substrate 70 is periodically connected is used. Also, since the copper foil beam leads 71a,..., 71j,... Are used instead of the Al wirings 12a,. The process is different. However, in other processes, the silicon chip 14 is mounted on the interposer by the same process.
In the process of cutting into individual packages from the continuous tape to which the polyimide substrate 70 is periodically connected, as shown in FIG. 11 (b), the polyimide substrate 70 and copper foil (beam leads) 71a,. In the double-layered polyimide tape 71j,..., The beam leads 71a,. By this cutting, the individual polyimide substrates 70 are separated, and the flexible package is cut off from the continuous tape. The ends of the beam leads 71a,..., 71j,... Cut at the same time are bent at a predetermined angle for mounting, and lead terminals 77a,. ... is formed. As a result, the shape of the flexible package cut into individual pieces is such that the beam leads 71a,..., 71j,.
[0029]
The lead terminals 77a,..., 77j,... That are the ends of the beam leads 71a,. If solder mounting (OLB: outer lead bonding) is performed on the wirings 22a, ..., 22j, ... using solder 79a, ..., 79j, ... Then, a thin module having the structure shown in FIG. 11A is completed.
In the flexible package according to the third embodiment of the present invention, since the polyimide having a relatively high heat resistance temperature is used for the interposer 70, the high temperature mounting process on the premise of solder reflow (heat treatment) is the same as that of the first embodiment. This is possible with the package structure. If only the OLB mounting process is used, a PET substrate having a heat-resistant temperature of 150 ° C. or lower can be used.
FIG. 12 shows an example of a stack structure in which the flexible packages according to the third embodiment of the present invention are stacked in multiple stages. That is, on the mounting substrate 21 on which the plurality of mounting wirings 22a,..., 22j,... Are formed on the main surface, the first to fourth flexible members similar to those shown in FIG.・ Four packages are stacked face up in the vertical direction. The mounting substrate 21 is made of, for example, PWB, FPC, or the like. The mounting wirings 22a,..., 22j,... Are formed as a plurality of radial patterns having a thickness of 18 μm to 22 μm.
[0030]
The first flexible package includes a first flexible substrate 704, a first flexible semiconductor chip 144 disposed above the main surface of the first flexible substrate 704, a first flexible semiconductor chip 144, and a plurality of .., 154j,... That electrically connect the first metal wires 714a,..., 714j,. The first sealing member 164 is enclosed between the first flexible substrate 704 and the first flexible semiconductor chip 144. Here, the first flexible substrate 704 is made of a polyimide material. And, as the first metal wiring, a plurality of radially extending beam leads (copper foils) 714a,..., 714j,. Have. The first flexible semiconductor chip is a silicon chip 144, which is not shown, but has a plurality of first connection pads on the periphery of the surface of the chip 144. The gold (Au) bumps 154a,..., 154j,... As the first connection metal are a plurality of first metal wirings 714a,. And the plurality of first connection pads on the first flexible semiconductor chip 144 are electrically connected to each other. That is, the first gold (Au) bump 154a is formed on the first beam lead (copper foil) 714a, and the first beam lead (copper foil) 714j is formed on the first beam lead (copper foil) 714a. Gold (Au) bumps 154j are arranged. The beam lead (copper foil) 714a and the corresponding connection pad on the first silicon chip 144 are connected through the first gold (Au) bump 154a, and the first beam lead (copper). Foil) 714j and the corresponding connection pads on the first silicon chip 144 are connected via the first gold (Au) bump 154j to constitute the first flip chip structure. In order to protect the surface of the first silicon chip 144 including the bump connection portion, the surface of the first silicon chip 144 is sealed with a first sealing member (underfill) 164.
[0031]
At the same time, the second flexible package includes a second flexible substrate (polyimide substrate) 703, a second flexible semiconductor chip 143 disposed above the main surface of the second flexible substrate 703, and a second flexible package. Second connection metal 153a for electrically connecting the semiconductor chip 143 and a plurality of second metal wires, ie, beam leads (copper foil) 713a,..., 713j,. , 153j,... And a second sealing member 163 sealed between the second flexible substrate 703 and the second flexible semiconductor chip 143. On the main surface of the second flexible substrate 703, a plurality of second metal wirings 713a,. The plurality of second beam leads (copper foils) 713a,..., 713j,... Are a plurality of first beam leads (copper foils) 714a,. ..., 714j,... Are electrically connected. The second flexible semiconductor chip is a silicon chip 143 and has a plurality of second connection pads on the surface. The gold (Au) bumps 153a,..., 153j,... As the second connection metal include a plurality of second connection pads on the second flexible semiconductor chip 143, and a plurality of The second beam leads (copper foils) 713a,..., 713j,... Are electrically connected to form a second flip chip structure.
[0032]
Similarly, the third flexible package is formed on a third flexible substrate (polyimide substrate) 702 having third beam leads 712a,..., 712j,. In addition, a third silicon chip 142 is arranged. And on the 3rd beam lead 712a formed in the main surface of this 3rd flexible substrate (polyimide substrate) 702, the 3rd gold (Au) bump 152a is... A third gold (Au) bump 152j is arranged on the beam lead 712j. The corresponding connection pads on the third beam lead 712a and the third silicon chip 142 are connected via the third gold (Au) bump 152a,...,. Corresponding connection pads on the third silicon chip 142 are connected via third gold (Au) bumps 152j to form a third flip chip structure. In order to protect the surface of the third silicon chip 142 including the bump connection portion, the surface of the third silicon chip 142 is sealed with a third underfill 162.
The fourth flexible package is formed on a fourth flexible substrate 701 made of a polyimide material having a plurality of radially extending beam leads 121a,..., 121j,. The fourth silicon chip 141 is arranged. A fourth gold (Au) bump 151a is formed on the fourth beam lead 711a formed on the main surface of the fourth flexible substrate (polyimide substrate) 701,. A fourth gold (Au) bump 151j is arranged on the beam lead 711j. The fourth beam lead 711a and the corresponding connection pad on the fourth silicon chip 141 are connected via the fourth gold (Au) bump 151a, and the fourth beam lead 711j and the fourth silicon chip are connected. Corresponding connection pads on 141 are connected via fourth gold (Au) bumps 151j to form a fourth flip chip structure. In order to protect the surface of the fourth silicon chip 141 including the bump connection portion, the surface is sealed with a fourth underfill 161.
[0033]
The beam leads 711a, 712a, 713a and 714a of the first, second, third and fourth flexible packages are guided so as to gather on the mounting wiring 22a and fixed by solder 79a. Similarly, the beam leads 711j, 712j, 713j, and 714j of the first, second, third, and fourth flexible packages are guided to be assembled to the mounting wiring 22j, fixed by the solder 79j, and stacked in four layers. A structure mounting body (multi chip module) is configured.
(Fourth embodiment)
FIG. 13 is a cross-sectional structure diagram of a flexible package and a mounting module using the same according to a fourth embodiment of the present invention. The flexible package according to the fourth embodiment of the present invention is made of a PET material in which a plurality of radially extending aluminum (Al) wires 12a,..., 12j,. A curved silicon chip 14 is arranged on a curved flexible substrate 11 having a predetermined curvature. A gold (Au) bump 15a is formed on the Al wiring 12a formed on the main surface of the curved flexible substrate (PET substrate) 11, and a gold (Au) bump 15a is formed on the Al wiring 12j. (Au) bumps 15j are arranged. The Al wirings 12a and 12j and the corresponding connection pads on the silicon chip 14 are connected via gold (Au) bumps 15a and 15j, respectively, to form a flip chip structure. The thicknesses of the gold (Au) bumps 15a,..., 15j,. In order for this bump to protect the surface of the silicon chip 14 including the connecting portion, the surface of the silicon chip 14 is sealed with an underfill 16. As the underfill 16, a sealing adhesive (ACF resin) having a low linear expansion coefficient α (α = 0.1 to 15 ppm / ° C.) is used.
[0034]
A plurality of radially extending mounting wirings 22a,..., 22j,... Are arranged on the main surface of the mounting substrate 21 such as a curved PWB or FPC. Then, the Al wirings 12a and 12j on the main surface of the curved flexible substrate 11 and the mounting wirings 22a and 22j on the curved mounting substrate 21 are connected to each other via a conductive adhesive,... The Al wiring 12j and the mounting wiring 22j are connected to each other via a conductive adhesive to constitute a mounting module according to the fourth embodiment of the present invention.
The mounting body (module) according to the fourth embodiment of the present invention shown in FIG. 13 can be interpreted as, for example, an example in which the flexible package according to the first embodiment is mounted on the curved mounting board 21. . That is, since the thickness of each component material of the package including the silicon chip 14 is extremely thin, the rigidity is low, and the package can be positively bent and the substrate can be mounted on a curved surface. For example, a mounting body containing a silicon chip 14 in which a pressure sensor, a temperature sensor, and the like are integrated can be attached to a curved surface 81 of a pipe or an electric motor. Alternatively, it is possible to attach a mounting body including a silicon chip 14 in which a fingerprint recognition circuit is integrated on a pen shaft portion such as a ballpoint pen. Furthermore, since the mounting body according to the fourth embodiment of the present invention is extremely thin and has low rigidity as a whole, if applied to an IC card or the like, it will not break even if the IC card is curved. It is very effective in practical use.
[0035]
That is, it should be construed that the curved mounting board 21 shown in FIG. 13 can exist not only as a steady shape but also as a transitional form.
For example, in the flexible package according to the first to fourth embodiments of the present invention, the silicon chips 14, 141 to 144 are flip chip structures on the main surfaces of the flexible substrates 11, 111, 112, 70, 701 to 704. It was installed. However, the silicon chip is not necessarily mounted on the main surface of the flexible substrate in a flip chip structure.
FIG. 14A is a sectional view of a flexible package according to another embodiment of the present invention. A flexible package according to another embodiment of the present invention includes a flexible substrate 11 having a plurality of radially extending aluminum (Al) wires 12a,..., 12j,. The silicon chip 14 is arranged in a so-called face-up state with the surface on which the semiconductor integrated circuit is formed facing upward. On the surface of the silicon chip 14, metal wiring and connection pads 91a, ..., 91j, ..., 91k, ..., 91m, ... are formed. Further, a via hole is provided through the silicon chip 14, and embedded buried metals 92a,..., 92j,. The embedded metal for connection 92a,..., 92j,... Includes refractory metals such as tungsten (W), titanium (Ti), molybdenum (Mo), and silicides (Wsi). 2 , TiSi 2 , MoSi 2 ) Etc. can be used. The via hole can be easily opened because the silicon chip 14 is thin. For example, if a recess (trench) deeper than the final thickness of the silicon chip 14 is formed by the RIE method or the like before the grinding process shown in FIGS. 8 (a) to 8 (C), the grinding process is completed. A via hole is automatically opened. On the other hand, on the Al wirings 12a and 12j on the main surface of the flexible substrate 11, gold (Au) bumps 15a and 15j are arranged as in the first embodiment. Thus, the gold (Au) bumps 15a and 15j and the connection pads 91a and 91j on the surface of the silicon chip 14 are connected to each other by the connection embedded metals 92a and 92j, respectively.
[0036]
14A, embedded metal for connection 92a,..., 92j,... And gold (Au) bumps 15a,. However, it functions as the connecting metal of the present invention. In order to protect the surface of the silicon chip 14 including the bump connection portion, the surface of the silicon chip 14 is sealed with an underfill 16. Since the silicon chip 14 is thin, it is also possible to use solder as the connection embedded metals 92a,..., 92j,.
As shown in FIG. 14 (b), the flexible package according to another embodiment of the present invention has the silicon chip 14 disposed on the flexible substrate 11 in the face-up state as in FIG. 14 (a). is doing. On the surface of the silicon chip 14, metal wiring and connection pads 91a, ..., 91j, ..., 91k, ..., 91m, ... are formed. The Al wirings 12a and 12j on the main surface of the flexible substrate 11 and the connection pads 91a and 91j are connected to each other by solders 95a and 95j on the side surfaces of the silicon chip 14, respectively. In FIG. 14B, the solders 95a and 95j function as the connection metal of the present invention. Since the silicon chip 14 is thin, connection by such solders 95a and 95j is possible.
[0037]
In the flexible package according to the first to fourth embodiments of the present invention, the silicon chips 14 and 141 to 144 are exemplified. However, other semiconductor substrates such as a gallium arsenide (GaAs) chip may of course be used. It is. As described above, the present invention naturally includes various embodiments that are not described herein. Therefore, the technical scope of the present invention is defined only by the following claims that are reasonable from the above description. A flexible substrate having a plurality of metal wirings formed on the main surface, a flexible semiconductor chip disposed above the flexible substrate and having a plurality of connection pads, a plurality of connection pads on the semiconductor chip, and a flexible substrate This is a flexible package comprising a connection metal for electrically connecting the plurality of upper metal wirings, and a sealing member sealed between the flexible substrate and the flexible semiconductor chip. The semiconductor chip is mounted on a flexible semiconductor chip in which the semiconductor chip is made thinner than a commonly used thickness and the rigidity is lowered. Further, the rigidity of the entire package is reduced by reducing the thickness of each component of the package such as a flexible substrate. For this reason, generation | occurrence | production of the package crack by displacement can be avoided. Further, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warpage of the package can be extremely reduced. For this reason, it becomes possible to ensure sufficient flatness as a single product of the flexible package. Furthermore, if a mounting substrate having a plurality of mounting wirings formed on the main surface is prepared and each of the plurality of mounting wirings is electrically connected to a plurality of metal wirings, a mounting body with high mounting reliability can be configured. . Furthermore, if a plurality of flexible packages are stacked, a multi-chip module having a thin overall thickness can be configured.
[0038]
【The invention's effect】
According to the present invention, it is possible to provide a semiconductor device that can be mounted on a curved surface and has low rigidity and high mounting reliability.
[Brief description of the drawings]
FIG. 1 is a cross-sectional perspective view showing an example of the structure of a semiconductor package currently used.
FIG. 2 is a cross-sectional structure diagram of a flexible package according to a first embodiment of the present invention, and a cross-sectional view illustrating a schematic structure of a mounting body (module) according to the first embodiment of the present invention.
FIG. 3 shows a graph showing the relationship between the thickness of the silicon chip and the amount of bending, and a graph showing the relationship between the thickness of the silicon chip and the radius of curvature.
FIG. 4 is a diagram illustrating a grinding pattern formed on the back surface of a silicon chip, a diagram illustrating a sample with a grinding pattern angle θ ≦ 10 °, and a diagram illustrating a sample with a grinding pattern angle θ ≧ 80 °.
FIG. 5 is a cross-sectional view for explaining a schematic structure of a mounting body (module) according to a modification of the first embodiment of the present invention, and a mounting body (module) according to a modification of the first embodiment of the present invention; Sectional drawing for demonstrating the bending by the temperature change of FIG.
FIG. 6 is a cross-sectional view for explaining a schematic structure of a mounting body (module) using a thick silicon chip as a comparative example, and a cross-sectional view for explaining bending due to a temperature change of the mounting body (module). Show.
FIG. 7 is a graph illustrating the relationship between the thickness of a silicon chip and TCT reliability.
FIG. 8 is a process diagram showing a method of manufacturing a mounting module according to the first embodiment of the present invention.
FIG. 9 is a process cross-sectional view illustrating an inter-lead bonding method for a flexible package as a modified example of the mounting body manufacturing method according to the first embodiment of the present invention.
FIG. 10 is a cross-sectional view of a stack structure (multi chip module) according to a second embodiment of the present invention.
FIG. 11 is a cross-sectional view of a flexible package according to a third embodiment of the present invention and a mounting module using the flexible package, and a cross-section showing a cut-off process of the flexible package according to the third embodiment of the present invention. The figure is shown.
FIG. 12 is a cross-sectional view of a mounting body (multi chip module) according to a third embodiment of the present invention.
FIG. 13 is a cross-sectional structure diagram of a flexible package and a mounting module using the flexible package according to a fourth embodiment of the present invention.
FIG. 14 shows a cross-sectional structure diagram of a flexible package according to another embodiment of the present invention and a cross-sectional structure diagram of a flexible package according to still another embodiment of the present invention.
[Explanation of symbols]
11 ... PET material
12 ... AL wiring
14 ... Silicon chip
15 ... Au bump
16 ... Underfill
21 ... Mounting board
22 ... Mounting wiring
23, 60 ... conductive adhesive
50 ... Adhesive
70 ... Polyimide material
71 ... Beam lead

Claims (1)

主表面に複数の実装配線が形成された実装基板と、
前記複数の実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブル基板と、
複数の接続用パッドを表面に有し、前記フレキシブル基板の前記主表面の上方に配置されたフレキシブル半導体チップと、
前記複数の接続用パッドと、前記複数の金属配線とをそれぞれ電気的に接続する接続金属と、
前記フレキシブル基板と前記フレキシブル半導体チップとの間に封入された封止部材とを備え、
前記実装基板は曲面状の実装基板であることを特徴とする半導体装置。A mounting board on which a plurality of mounting wirings are formed on the main surface;
Each of the plurality of mounting wirings, a flexible substrate having a plurality of electrically connected metal wirings on the main surface,
A flexible semiconductor chip having a plurality of connection pads on the surface and disposed above the main surface of the flexible substrate;
A plurality of connection pads and a connection metal that electrically connects the plurality of metal wirings;
A sealing member encapsulated between the flexible substrate and the flexible semiconductor chip;
The semiconductor device according to claim 1, wherein the mounting substrate is a curved mounting substrate.
JP2000006305A 1999-01-18 2000-01-12 Semiconductor device Expired - Fee Related JP3880762B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000006305A JP3880762B2 (en) 1999-01-18 2000-01-12 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP968299 1999-01-18
JP11-9682 1999-12-21
JP2000006305A JP3880762B2 (en) 1999-01-18 2000-01-12 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006279122A Division JP4427535B2 (en) 1999-01-18 2006-10-12 Mounting method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2000277683A JP2000277683A (en) 2000-10-06
JP3880762B2 true JP3880762B2 (en) 2007-02-14

Family

ID=26344454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000006305A Expired - Fee Related JP3880762B2 (en) 1999-01-18 2000-01-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3880762B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370116B1 (en) * 2001-01-15 2003-01-30 앰코 테크놀로지 코리아 주식회사 semiconductor package and manufacturing method the same
US7444772B2 (en) 2001-04-04 2008-11-04 Pioneer Design Corporation Flexible image display apparatus
JP4619104B2 (en) * 2004-12-14 2011-01-26 パナソニック株式会社 Semiconductor device
JP2007088228A (en) * 2005-09-22 2007-04-05 Elpida Memory Inc Stacked semiconductor device and method of manufacturing same
KR101003319B1 (en) 2005-11-15 2010-12-22 닛본 덴끼 가부시끼가이샤 Semiconductor package, electronic parts, and electronic device
JP2008311584A (en) * 2007-06-18 2008-12-25 Elpida Memory Inc Mounting structure of semiconductor package
JP2009290112A (en) * 2008-05-30 2009-12-10 Fujifilm Corp Conductive inorganic film, method for manufacturing thereof, wiring board, and semiconductor device
US9795038B2 (en) * 2014-09-25 2017-10-17 Intel Corporation Electronic package design that facilitates shipping the electronic package

Also Published As

Publication number Publication date
JP2000277683A (en) 2000-10-06

Similar Documents

Publication Publication Date Title
KR20000071256A (en) A flexible package, flexible module, multi chip module, and method for manufacturing the module
US7291543B2 (en) Thin flip-chip method
KR100938970B1 (en) Semiconductor device and manufacturing method thereof
KR100621438B1 (en) Stack chip package using photo sensitive polymer and manufacturing method thereof
JP4401181B2 (en) Semiconductor device and manufacturing method thereof
US7413925B2 (en) Method for fabricating semiconductor package
TWI284960B (en) Manufacturing method of semiconductor device
US8546244B2 (en) Method of manufacturing semiconductor device
US8394677B2 (en) Method of fabricating semiconductor device
US20090224401A1 (en) Semiconductor device and manufacturing method thereof
WO2001015223A1 (en) Semiconductor device and method of manufacture thereof
JP2004165191A (en) Semiconductor device, method of manufacturing semiconductor device, and camera system
KR100666919B1 (en) Package bonding sheet, semiconductor device having the same, multi-stacking package having the same, manufacturing method of the semiconductor device, and manufacturing method of the multi-stacking package
JP2007188967A (en) Substrate support, substrate treatment method, and method of manufacturing semiconductor device
JP2009516369A (en) Chip assembly and method of manufacturing the chip assembly
JP3880762B2 (en) Semiconductor device
JP2002270720A (en) Semiconductor device and its manufacturing method
JP4427535B2 (en) Mounting method of semiconductor device
JP2001338932A (en) Semiconductor device and method of manufacturing semiconductor device
JP4467551B2 (en) Semiconductor device
EP2075833A2 (en) Method of manufacturing semiconductor device
KR100883807B1 (en) Semiconductor Device Package and Method of Fabricating the Same
JP4334397B2 (en) Semiconductor device and manufacturing method thereof
JP3618330B2 (en) Semiconductor device and manufacturing method thereof
WO1999049512A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061108

R151 Written notification of patent or utility model registration

Ref document number: 3880762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees