JP3878631B2 - High frequency switch - Google Patents
High frequency switch Download PDFInfo
- Publication number
- JP3878631B2 JP3878631B2 JP2004233245A JP2004233245A JP3878631B2 JP 3878631 B2 JP3878631 B2 JP 3878631B2 JP 2004233245 A JP2004233245 A JP 2004233245A JP 2004233245 A JP2004233245 A JP 2004233245A JP 3878631 B2 JP3878631 B2 JP 3878631B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- hybrid circuit
- circuit
- branch
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
本発明は、高周波切替器に係り、特に、ハイブリッド回路とＰＩＮダイオードスイッチ回路と用いた高周波切替器に関する。 The present invention relates to a high-frequency switch, and more particularly to a high-frequency switch using a hybrid circuit and a PIN diode switch circuit.
デジタルテレビ、デジタル通信機器において、故障時の切り替え、あるいは、保守時の切り替え時に、高速の切り替えが必要となる。
このような用途に使用される高周波切替器として、従来は、移相器を用いた無停電切替器が使用されている。
しかしながら、従来の無停電切替器は、機械的制御にコストがかかり、必然的にコストが高価になるという問題点があった。
一方、図５、図６に示すようなＰＩＮダイオードスイッチ回路が知られている。
ＰＩＮダイオード（ＰＤ）は、図５に示すように、所定の直流バイアス電流（図５ではＩＦ≒１００ｍＡ）を流すと、ＰＩＮダイオード（ＰＤ）の高周波抵抗（ｒｄ）がほぼゼロ（ｒｄ≒０）となり、また、図６に示すように、直流バイアス電流が零（ＩＦ≒０）、あるいは逆バイアス状態のときには、ＰＩＮダイオード（ＰＤ）の高周波抵抗（Ｒｄ）が高インピーダンスとなる性質がある。
In digital televisions and digital communication devices, high-speed switching is required when switching during a failure or switching during maintenance.
An uninterruptible switching device using a phase shifter is conventionally used as a high-frequency switching device used for such applications.
However, the conventional uninterruptible switching device has a problem that the mechanical control is expensive and the cost is inevitably high.
On the other hand, PIN diode switch circuits as shown in FIGS. 5 and 6 are known.
As shown in FIG. 5, the PIN diode (PD) has a high frequency resistance (r d ) of the PIN diode (PD) of almost zero (r d ) when a predetermined DC bias current (I F ≈100 mA in FIG. 5) flows. In addition, as shown in FIG. 6, when the DC bias current is zero (I F ≈0) or in the reverse bias state, the high frequency resistance (R d ) of the PIN diode (PD) becomes high impedance. There is a nature.
高周波切替器として、ＰＩＮダイオードスイッチ回路を使用したものも知られている。
図７、図８は、従来のＰＩＮダイオードスイッチ回路を使用した切替器の一例を示す回路図である。
図７、図８は、図５、図６に示すようなＰＩＮダイオードスイッチ回路を２つ使用するものであり、図７（ａ）に示すように、ＰＩＮダイオード（ＰＤ１）に所定の直流バイアス電流（図７ではＩＦ≒１００ｍＡ）を流し、ＰＩＮダイオード（ＰＤ２）に流す直流バイアス電流を零（ＩＦ≒０）とした時には、図７（ｂ）に示すように、入力端子（Ｔｉｎ１）と出力端子（Ｔｏｕｔ）との間が導通状態、入力端子（Ｔｉｎ２）と出力端子（Ｔｏｕｔ）との間が非導通状態となる。
また、図８（ａ）に示すように、ＰＩＮダイオード（ＰＤ２）に所定の直流バイアス電流（図８ではＩＦ≒１００ｍＡ）を流し、ＰＩＮダイオード（ＰＤ１）に流す直流バイアス電流を零（ＩＦ≒０）とした時には、図８（ｂ）に示すように、入力端子（Ｔｉｎ２）と出力端子（Ｔｏｕｔ）との間が導通状態、入力端子（Ｔｉｎ１）と出力端子（Ｔｏｕｔ）との間が非導通状態となる。
A high-frequency switch using a PIN diode switch circuit is also known.
7 and 8 are circuit diagrams showing an example of a switch using a conventional PIN diode switch circuit.
FIGS. 7 and 8 use two PIN diode switch circuits as shown in FIGS. 5 and 6. As shown in FIG. 7A, a predetermined DC bias current is applied to the PIN diode (PD1). (I F ≈100 mA in FIG. 7) and when the DC bias current flowing through the PIN diode (PD2) is zero (I F ≈0), as shown in FIG. 7B, the input terminal (T in1 ) And the output terminal (T out ) are in a conductive state, and the input terminal (T in2 ) and the output terminal (T out ) are in a nonconductive state.
As shown in FIG. 8A, a predetermined DC bias current (I F ≈100 mA in FIG. 8) is passed through the PIN diode (PD2), and the DC bias current passed through the PIN diode (PD1) is zero (I F When ≈0), as shown in FIG. 8B, the conduction between the input terminal (T in2 ) and the output terminal (T out ) is established, and the input terminal (T in1 ) and the output terminal (T out ). Is in a non-conductive state.
前述の図７、図８に示すような、ＰＩＮダイオードスイッチ回路を使用した切替器を高周波切替器として使用することにより、切替制御が電気的制御でよいのでコストを低減することが可能となる。
しかしながら、デジタルテレビ、デジタル通信機器において、故障時の切り替え、あるいは、保守時の切り替え時に使用される高周波切替器は、大電力の高周波信号を切り替える必要があるが、図７、図８に示すような、ＰＩＮダイオードスイッチ回路を使用した切替器では、大電力の高周波信号を切り替えることができないという問題点がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ハイブリッド回路とＰＩＮダイオードスイッチ回路とを用いた大電力用の高周波切替器を提供することにある。
By using a switching device using a PIN diode switch circuit as shown in FIGS. 7 and 8 as a high frequency switching device, the switching control may be an electrical control, so that the cost can be reduced.
However, in digital televisions and digital communication devices, a high-frequency switch used for switching at the time of failure or switching at the time of maintenance needs to switch a high-power high-frequency signal, as shown in FIGS. However, a switch using a PIN diode switch circuit has a problem that it cannot switch a high-power high-frequency signal.
The present invention has been made to solve the above-mentioned problems of the prior art, and an object of the present invention is to provide a high-frequency high-frequency switch using a hybrid circuit and a PIN diode switch circuit. is there.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
前述の目的を解決するために、本発明の高周波切替器は、１個の入出力端子と、ｎ（ｎ≧２）個の分岐・結合端子を有する３個の分岐・結合器と、ｎ個の切替器とを備え、前記各切替器は、第１のハイブリッド回路と、第２のハイブリッド回路と、前記第１のハイブリッド回路の第２の端子と、前記第２のハイブリッド回路の第１の端子との間に接続される第１のＰＩＮダイオードスイッチ回路と、前記第１のハイブリッド回路の第３の端子と、前記第２のハイブリッド回路の第４の端子との間に接続される第２のＰＩＮダイオードスイッチ回路とを有し、前記第１の分岐・結合器のｎ個の分岐・結合端子を、それぞれ前記各切替器の第１のハイブリッド回路の第１の端子に接続し、前記第２の分岐・結合器のｎ個の分岐・結合端子を、それぞれ前記各切替器の第２のハイブリッド回路の第２の端子に接続し、前記第３の分岐・結合器のｎ個の分岐・結合端子を、それぞれ前記各切替器の第２のハイブリッド回路の第３の端子に接続し、前記各切替器の前記第１および第２のＰＩＮダイオードスイッチ回路をオンとしたときに、前記第１の分岐・結合器の入出力端子に入力される高周波信号を、前記第３の分岐・結合器の入出力端子から出力し、前記各切替器の前記第１および第２のＰＩＮダイオードスイッチ回路をオフとしたときに、前記第２の分岐・結合器の入出力端子に入力される高周波信号を、前記第３の分岐・結合器の入出力端子から出力することを特徴とする。
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
In order to solve the above-described object, the high-frequency switching device of the present invention includes one input / output terminal, three branch / couplers having n (n ≧ 2) branch / couple terminals, and n Each of the switches includes a first hybrid circuit, a second hybrid circuit, a second terminal of the first hybrid circuit, and a first of the second hybrid circuit. A first PIN diode switch circuit connected between the first hybrid circuit, a third terminal of the first hybrid circuit, and a second terminal connected between the fourth terminal of the second hybrid circuit. A first diode circuit of the first branch / coupler, wherein n branch / couple terminals of the first branch / coupler are connected to a first terminal of the first hybrid circuit of each switch, respectively. N branches / couplers of 2 branches / couplers A second hybrid circuit of each switch is connected to a second terminal of the second hybrid circuit of each switch, and the n branches / coupled terminals of the third branch / coupler are connected to the second hybrid circuit of each switch. A high-frequency signal input to the input / output terminal of the first branch / coupler when the first and second PIN diode switch circuits of each switch are turned on. Is output from the input / output terminal of the third branch / coupler, and when the first and second PIN diode switch circuits of each switch are turned off, the second branch / coupler A high-frequency signal input to the input / output terminal is output from the input / output terminal of the third branch / coupler .
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、ハイブリッド回路とＰＩＮダイオードスイッチ回路とを用いた大電力用の高周波切替器を提供することが可能となる。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the present invention, it is possible to provide a high-power high-frequency switch using a hybrid circuit and a PIN diode switch circuit.
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施例１］
図１は、本発明の実施例１の高周波切替器の回路構成を示す回路図である。
図１に示すように、本実施例の高周波切替器（ＨＳ）は、第１のハイブリッド回路（Ｈ１）と、第２のハイブリッド回路（Ｈ２）と、ＰＩＮダイオード（ＰＤ１，ＰＤ２）を用いたＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）とで構成される。
図１に示すように、ＰＩＮダイオードスイッチ回路（ＰＤＳ１）は、第１のハイブリッド回路（Ｈ１）の第２の端子（Ｔ１２）と、第２のハイブリッド回路（Ｈ２）の第１の端子（Ｔ２１）との間に接続され、ＰＩＮダイオードスイッチ回路（ＰＤＳ２）は、第１のハイブリッド回路（Ｈ１）の第３の端子（Ｔ１３）と、第２のハイブリッド回路（Ｈ２）の第４の端子（Ｔ２４）との間に接続される。
ここで、第１のハイブリッド回路（Ｈ１）の第１の端子（Ｔ１１）に、電圧が（Ｅ１）の第１の入力信号が入力され、第２のハイブリッド回路（Ｈ２）の第２の端子（Ｔ２２）に、電圧が（Ｅ２）の第２の入力信号が入力され、これらの信号は、第２のハイブリッド回路（Ｈ２）の第３の端子（Ｔ２３）から出力される。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In all the drawings for explaining the embodiments, parts having the same functions are given the same reference numerals, and repeated explanation thereof is omitted.
[Example 1]
FIG. 1 is a circuit diagram showing a circuit configuration of a high-frequency switch according to
As shown in FIG. 1, the high-frequency switch (HS) of this embodiment uses a first hybrid circuit (H 1 ), a second hybrid circuit (H 2 ), and PIN diodes (PD1, PD2). PIN diode switch circuit (PDS1, PDS2).
As shown in FIG. 1, the PIN diode switch circuit (PDS1) includes a second terminal (T 12 ) of the first hybrid circuit (H 1 ) and a first terminal of the second hybrid circuit (H 2 ). (P 21 ), and the PIN diode switch circuit (PDS 2) is connected to the third terminal (T 13 ) of the first hybrid circuit (H 1 ) and the second hybrid circuit (H 2 ). It is connected between the fourth terminal (T 24 ).
Here, the first input signal having the voltage (E 1 ) is input to the first terminal (T 11 ) of the first hybrid circuit (H 1 ), and the second hybrid circuit (H 2 ) The second input signal whose voltage is (E 2 ) is input to the second terminal (T 22 ), and these signals are output from the third terminal (T 23 ) of the second hybrid circuit (H 2 ). Is done.
図２は、図１に示すハイブリッド回路（Ｈ１，Ｈ２）を説明するための図である。
図２に示すハイブリッド回路（Ｈ）において、結合線路長をλ／４、結合係数Ｃを１／√２（Ｃ＝１／√２）とするとき、図２に示すハイブリッド回路の〔Ｓ〕マトリクスは、下記（１）式で表される。
FIG. 2 is a diagram for explaining the hybrid circuit (H 1 , H 2 ) shown in FIG.
In the hybrid circuit (H) shown in FIG. 2, when the coupled line length is λ / 4 and the coupling coefficient C is 1 / √2 (C = 1 / √2), the [S] matrix of the hybrid circuit shown in FIG. Is represented by the following formula (1).
したがって、図１に示す第１のハイブリッド回路（Ｈ１）の第１の端子（Ｔ１１）に、（Ｅ１）の電圧を加えたときに、第１のハイブリッド回路（Ｈ１）の第１〜第４の端子（Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４）に出力される電圧（Ｅ１１，Ｅ１２，Ｅ１３，Ｅ１４）は、下記（２）式で表される。 Therefore, when the voltage of (E 1 ) is applied to the first terminal (T 11 ) of the first hybrid circuit (H 1 ) shown in FIG. 1, the first of the first hybrid circuit (H 1 ) The voltages (E 11 , E 12 , E 13 , E 14 ) output to the fourth terminals (T 11 , T 12 , T 13 , T 14 ) are expressed by the following equation (2).
前述の（２）式から分かるように、第１のハイブリッド回路（Ｈ１）の第１の端子（Ｔ１１）に、（Ｅ１）の電圧を加えたとき、第１のハイブリッド回路（Ｈ１）の第２の端子（Ｔ１２）に（Ｅ１／√２）の電圧が、第３の端子（Ｔ１３）に（−ｊＥ１／√２）の電圧が出力される。
今、ＰＩＮダイオード（ＰＤ１，ＰＤ２）に所定の直流バイアス電流を流し、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）をオン状態とする。
この状態において、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）の電圧伝達係数をＳＶｄとするとき、第２のハイブリッド回路（Ｈ２）の第１の端子（Ｔ２１）に印加される電圧（Ｅ２1）は、下記（３）式で表され、第２のハイブリッド回路（Ｈ２）の第４の端子（Ｔ２１）に印加される電圧（Ｅ２４）は、下記（４）式で表される。
［数３］
Ｅ２１＝ＳＶｄＥ１／√２ ・・・・・・・・・・・・・・・・・・・・（３）
Ｅ２４＝−ｊＳＶｄＥ１／√２ ・・・・・・・・・・・・・・・・・・（４）
これらの電圧が、第２のハイブリッド回路（Ｈ２）の第１および第４の端子（Ｔ２１，Ｔ２４）に入力された場合に、第２のハイブリッド回路（Ｈ２）の第１〜第４の端子（Ｔ２１，Ｔ２２，Ｔ２３，Ｔ２４）に出力される電圧（Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４）は、下記（５）式で表される。
As can be seen from the above equation (2), when the voltage of (E 1 ) is applied to the first terminal (T 11 ) of the first hybrid circuit (H 1 ), the first hybrid circuit (H 1 ), The voltage of (E 1 / √2) is output to the second terminal (T 12 ), and the voltage of (−jE 1 / √2) is output to the third terminal (T 13 ).
Now, a predetermined DC bias current is passed through the PIN diodes (PD1, PD2), and the PIN diode switch circuits (PDS1, PDS2) are turned on.
In this state, PIN diode when the voltage transmission coefficient S Vd of the switching circuit (PDS1, PDS2), a second hybrid circuit (H 2) first terminal voltage applied to (T 21) (E 21 of ) Is expressed by the following formula (3), and the voltage (E 24 ) applied to the fourth terminal (T 21 ) of the second hybrid circuit (H 2 ) is expressed by the following formula (4). .
[Equation 3]
E 21 = S Vd E 1 / √2 (3)
E 24 = −jS Vd E 1 / √2 (4)
These voltages, if the input to the first and fourth terminals of the second hybrid circuit (H 2) (T 21, T 24), first to the second hybrid circuit (H 2) The voltages (E 21 , E 22 , E 23 , E 24 ) output to the four terminals (T 21 , T 22 , T 23 , T 24 ) are expressed by the following equation (5).
この（５）式から分かるように、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）がオン状態のときに、第１のハイブリッド回路（Ｈ１）の第１の端子（Ｔ１１）に印加される高周波信号は、第２のハイブリッド回路（Ｈ２）の第３の端子（Ｔ２３）から出力され、第２のハイブリッド回路（Ｈ２）の他の端子から出力されない。
また、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）がオン状態のときに、第２のハイブリッド回路（Ｈ２）の第２の端子（Ｔ２２）に、（Ｅ２）の電圧を加えたときに、第２のハイブリッド回路（Ｈ２）の第１〜第４の端子（Ｔ２１，Ｔ２２，Ｔ２３，Ｔ２４）に出力される電圧（Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４）は、下記（６）式で表される。
As can be seen from this equation (5), the high-frequency signal PIN diode switch circuit (PDS1, PDS2) is at the ON state, which is applied to the first terminal of the first hybrid circuit (H 1) (T 11) is output from the third terminal of the second hybrid circuit (H 2) (T 23) , not outputted from the other terminal of the second hybrid circuit (H 2).
When the voltage of (E 2 ) is applied to the second terminal (T 22 ) of the second hybrid circuit (H 2 ) when the PIN diode switch circuit (PDS1, PDS2) is in the ON state, The voltages (E 21 , E 22 , E 23 , E 24 ) output to the first to fourth terminals (T 21 , T 22 , T 23 , T 24 ) of the second hybrid circuit (H 2 ) are: It is represented by the following formula (6).
また、第１のハイブリッド回路（Ｈ１）の第２の端子（Ｔ１２）に印加される電圧（Ｅ１２）は、下記（７）式で表され、第１のハイブリッド回路（Ｈ１）の第３の端子（Ｔ１３）に印加される電圧（Ｅ１３）は、下記（８）式で表される。
［数６］
Ｅ１２＝ＳＶｄＥ２／√２ ・・・・・・・・・・・・・・・・・・・・ （７）
Ｅ１３＝−ｊＳＶｄＥ２／√２ ・・・・・・・・・・・・・・・・・・ （８）
これらの電圧が、第１のハイブリッド回路（Ｈ１）の第２および第３の端子（Ｔ１２，Ｔ１３）に入力された場合に、第１のハイブリッド回路（Ｈ１）の第１〜第４の端子（Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４）に出力される電圧（Ｅ１１，Ｅ１２，Ｅ１３，Ｅ１４）は、下記（９）式で表される。
The first hybrid circuit (H 1) of the second terminal voltage applied to (T 12) (E 12) is represented by the following equation (7), the first hybrid circuit (H 1) The voltage (E 13 ) applied to the third terminal (T 13 ) is expressed by the following equation (8).
[Equation 6]
E 12 = S Vd E 2 / √2 (7)
E 13 = −jS Vd E 2 / √2 (8)
These voltages, if the input to the second and third terminals of the first hybrid circuit (H 1) (T 12, T 13), first to the first hybrid circuit (H 1) The voltages (E 11 , E 12 , E 13 , E 14 ) output to the four terminals (T 11 , T 12 , T 13 , T 14 ) are expressed by the following equation (9).
このように、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）がオン状態のときに、第２のハイブリッド回路（Ｈ２）の第２の端子（Ｔ２２）に印加される高周波信号は、第１のハイブリッド回路（Ｈ１）の第４の端子（Ｔ１４）に出力され、無反射抵抗（Ｒ）に吸収される。
次に、ＰＩＮダイオード（ＰＤ１，ＰＤ２）に流す直流バイアス電流を零、あるいは逆バイアス状態として、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）がオフ状態とする。
この状態において、第１のハイブリッド回路（Ｈ１）の第１の端子（Ｔ１１）に、（Ｅ１）の電圧を加えたとき、前述の（２）式に示すように、第１のハイブリッド回路（Ｈ１）の第２の端子（Ｔ１２）に（Ｅ１／√２）の電圧が、第３の端子（Ｔ１３）に（−ｊＥ１／√２）の電圧が出力される。
ここで、ＰＩＮダイオード（ＰＤ１，ＰＤ２）の高周波抵抗（Ｒｄ）は高インピーダンスとなっているので、第１のハイブリッド回路（Ｈ１）の第２の端子（Ｔ１２）に出力された（Ｅ１／√２）の電圧は、ＰＩＮダイオード（ＰＤ１）により反射されて、再度、第１のハイブリッド回路（Ｈ１）の第２の端子（Ｔ１２）に入力される。
同様に、第１のハイブリッド回路（Ｈ１）の第３の端子（Ｔ１３）に出力された（−ｊＥ１／√２）の電圧は、ＰＩＮダイオード（ＰＤ２）により反射されて、再度、第１のハイブリッド回路（Ｈ１）の第３の端子（Ｔ１３）に入力される。
As described above, when the PIN diode switch circuit (PDS1, PDS2) is in the ON state, the high frequency signal applied to the second terminal (T 22 ) of the second hybrid circuit (H 2 ) is the first hybrid signal. It is output to the fourth terminal (T 14 ) of the circuit (H 1 ) and absorbed by the non-reflective resistor (R).
Next, the DC bias current flowing through the PIN diodes (PD1, PD2) is set to zero or the reverse bias state, and the PIN diode switch circuits (PDS1, PDS2) are turned off.
In this state, when the voltage of (E 1 ) is applied to the first terminal (T 11 ) of the first hybrid circuit (H 1 ), as shown in the above equation (2), the first hybrid The voltage of (E 1 / √2) is output to the second terminal (T 12 ) of the circuit (H 1 ), and the voltage of (−jE 1 / √2) is output to the third terminal (T 13 ).
Here, since the high-frequency resistance (R d ) of the PIN diodes (PD1, PD2) has a high impedance, it is output to the second terminal (T 12 ) of the first hybrid circuit (H 1 ) (E The voltage of 1 / √2) is reflected by the PIN diode (PD1) and is input again to the second terminal (T 12 ) of the first hybrid circuit (H 1 ).
Similarly, the voltage of (−jE 1 / √2) output to the third terminal (T 13 ) of the first hybrid circuit (H 1 ) is reflected by the PIN diode (PD 2), and again, 1 is input to the third terminal (T 13 ) of one hybrid circuit (H 1 ).
これらの反射電圧（Ｅ１２，Ｅ１３）、は、ＰＩＮダイオード（ＰＤ１，ＰＤ２）の電圧反射係数Γｄが、ほぼ１（Γｄ≒１）であるため、下記（１０）、（１１）式となる。
［数８］
Ｅ１２＝ΓｄＥ１／√２＝Ｅ１／√２ ・・・・・・・・・・（１０）
Ｅ１３＝−ｊΓｄＥ１／√２＝−ｊＥ１／√２ ・・・・・・・・・・（１１）
このとき、第１のハイブリッド回路（Ｈ１）の第１〜第４の端子（Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４）に出力される電圧（Ｅ１１，Ｅ１２，Ｅ１３，Ｅ１４）は、下記（１２）式で表される。
These reflection voltages (E 12 , E 13 ) have the following formulas (10) and (11) because the voltage reflection coefficient Γ d of the PIN diodes (PD1, PD2) is approximately 1 (Γ d ≈1). It becomes.
[Equation 8]
E 12 = Γ d E 1 / √2 = E 1 / √2 (10)
E 13 = −jΓ d E 1 / √2 = −jE 1 / √2 (11)
At this time, the voltages (E 11 , E 12 , E 13 , E 14 ) output to the first to fourth terminals (T 11 , T 12 , T 13 , T 14 ) of the first hybrid circuit (H 1 ). ) Is represented by the following equation (12).
このように、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）がオフ状態のときに、第１のハイブリッド回路（Ｈ１）の第１の端子（Ｔ１１）に印加される高周波信号は、第１のハイブリッド回路（Ｈ１）の第４の端子（Ｔ１４）に出力され、無反射抵抗（Ｒ）に吸収される。
また、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）がオフ状態のときに、第２のハイブリッド回路（Ｈ２）の第２の端子（Ｔ２２）に（Ｅ２）の電圧を加えたときには、前述の（６）式に示すように、第２のハイブリッド回路（Ｈ２）の第１の端子（Ｔ２１）に（Ｅ２／√２）の電圧が、第４の端子（Ｔ２４）には、（−ｊＥ２／√２）の電圧が出力される。
これらの電圧は、ＰＩＮダイオード（ＰＤ１，ＰＤ２）により反射されて、再度、第２のハイブリッド回路（Ｈ２）の第１の端子（Ｔ２１）、および第４の端子（Ｔ２４）に入力される。
これらの反射電圧（Ｅ２１，Ｅ２４）、は、ＰＩＮダイオード（ＰＤ１，ＰＤ２）の電圧反射係数Γｄが、ほぼ１（Γｄ≒１）であるため、下記（１３）、（１４）式となる。
［数１０］
Ｅ２１＝ΓｄＥ２／√２＝Ｅ２／√２ ・・・・・・・・・・（１３）
Ｅ２４＝−ｊΓｄＥ２／√２＝−ｊＥ２／√２ ・・・・・・・・・・（１４）
このとき、第２のハイブリッド回路（Ｈ２）の第１〜第４の端子（Ｔ２１，Ｔ２２，Ｔ２３，Ｔ２４）に出力される電圧（Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４）は、下記（１５）式で表される。
As described above, when the PIN diode switch circuit (PDS1, PDS2) is in the OFF state, the high frequency signal applied to the first terminal (T 11 ) of the first hybrid circuit (H 1 ) is the first hybrid signal. It is output to the fourth terminal (T 14 ) of the circuit (H 1 ) and absorbed by the non-reflective resistor (R).
When the voltage of (E 2 ) is applied to the second terminal (T 22 ) of the second hybrid circuit (H 2 ) when the PIN diode switch circuit (PDS1, PDS2) is in the OFF state, As shown in the equation (6), the voltage of (E 2 / √2) is applied to the first terminal (T 21 ) of the second hybrid circuit (H 2 ), and the voltage of the fourth terminal (T 24 ) is A voltage of (−jE 2 / √2) is output.
These voltages are reflected by the PIN diodes (PD1, PD2) and input again to the first terminal (T 21 ) and the fourth terminal (T 24 ) of the second hybrid circuit (H 2 ). The
These reflected voltages (E 21 , E 24 ) have the following formulas (13) and (14) because the voltage reflection coefficient Γ d of the PIN diodes (PD1, PD2) is approximately 1 (Γ d ≈1). It becomes.
[Equation 10]
E 21 = Γ d E 2 / √2 = E 2 / √2 (13)
E 24 = −jΓ d E 2 / √2 = −jE 2 / √2 (14)
At this time, voltages (E 21 , E 22 , E 23 , E 24 ) output to the first to fourth terminals (T 21 , T 22 , T 23 , T 24 ) of the second hybrid circuit (H 2 ). ) Is represented by the following equation (15).
このように、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）がオフ状態のときに、第２のハイブリッド回路（Ｈ２）の第２の端子（Ｔ２２）に印加される高周波信号は、第２のハイブリッド回路（Ｈ２）の第３の端子（Ｔ２３）から出力される。
以上説明したように、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）がオン状態のときには、第１のハイブリッド回路（Ｈ１）の第１の端子（Ｔ１１）に印加される高周波信号が、第２のハイブリッド回路（Ｈ２）の第３の端子（Ｔ２３）から出力され、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）がオフ状態のときには、第２のハイブリッド回路（Ｈ２）の第２の端子（Ｔ２２）に印加される高周波信号が、第２のハイブリッド回路（Ｈ２）の第３の端子（Ｔ２３）から出力される。
したがって、ＰＩＮダイオードスイッチ回路（ＰＤＳ１，ＰＤＳ２）のオン、オフ状態を切り替えることにより、第２のハイブリッド回路（Ｈ２）の第３の端子（Ｔ２３）から出力される高周波信号を、第１のハイブリッド回路（Ｈ１）の第１の端子（Ｔ１１）に入力される高周波信号、あるいは、第２のハイブリッド回路（Ｈ２）の第２の端子（Ｔ２２）に入力される高周波信号に切り替えることが可能となる。
この場合に、本実施例の高周波切替器では、図７、図８に示す回路に比べて電力容量を２倍にすることが可能となる。
また、本実施例では、ＰＩＮダイオードが２ルートで並列に挿入されているので、いずれか１つのＰＩＮダイオードが破損しても、１／４の電力を出力することができる。
また、本実施例の高周波切替器は、回路が定インピーダンス回路であるため、回路間での干渉がない。
As described above, when the PIN diode switch circuit (PDS1, PDS2) is in the OFF state, the high frequency signal applied to the second terminal (T 22 ) of the second hybrid circuit (H 2 ) is the second hybrid signal. Output from the third terminal (T 23 ) of the circuit (H 2 ).
As described above, when the PIN diode switch circuit (PDS1, PDS2) is on, the high-frequency signal applied to the first terminal (T 11 ) of the first hybrid circuit (H 1 ) When output from the third terminal (T 23 ) of the hybrid circuit (H 2 ) and the PIN diode switch circuits (PDS1, PDS2) are in the OFF state, the second terminal (T 2 ) of the second hybrid circuit (H 2 ) 22 ) is output from the third terminal (T 23 ) of the second hybrid circuit (H 2 ).
Therefore, by switching the on / off state of the PIN diode switch circuit (PDS1, PDS2), the high-frequency signal output from the third terminal (T 23 ) of the second hybrid circuit (H 2 ) Switching to a high frequency signal input to the first terminal (T 11 ) of the hybrid circuit (H 1 ) or a high frequency signal input to the second terminal (T 22 ) of the second hybrid circuit (H 2 ). It becomes possible.
In this case, in the high frequency switching device of the present embodiment, the power capacity can be doubled as compared with the circuits shown in FIGS.
In the present embodiment, since the PIN diode is inserted in parallel through two routes, even if any one of the PIN diodes is damaged, 1/4 power can be output.
Moreover, since the high frequency switching device of the present embodiment is a constant impedance circuit, there is no interference between the circuits.
［実施例２］
図３は、本発明の実施例２の高周波切替器の回路構成を示す回路図である。
本実施例の高周波切替器は、前述の実施例１の高周波切替器を並列運転して電力容量をさらに増大させたものである。
図３に示すように、本実施例の高周波切替器は、１個の入出力端子とｎ（ｎ≧２）個の分岐・結合端子を有する３個の分岐・結合器（Ｂ１〜Ｂ３）と、ｎ個の前述の高周波切替器（ＨＳ１〜ＨＳｎ）とで構成される。
本実施例において、第１の分岐・結合器（Ｂ１）のｎ個の分岐・結合端子は、それぞれ各高周波切替器（ＨＳ１〜ＨＳｎ）の第１のハイブリッド回路（Ｈ１）の第１の端子（Ｔ１１）に接続される。
同様に、第２の分岐・結合器（Ｂ２）のｎ個の分岐・結合端子は、それぞれ各高周波切替器（ＨＳ１〜ＨＳｎ）の第２のハイブリッド回路（Ｈ２）の第２の端子（Ｔ２２）に接続され、第３の分岐・結合器（Ｂ３）のｎ個の分岐・結合端子は、それぞれ各高周波切替器（ＨＳ１〜ＨＳｎ）の第２のハイブリッド回路（Ｈ２）の第３の端子（Ｔ２３）に接続される。
この場合に、各分岐・結合器（Ｂ１〜Ｂ３）と、各高周波切替器（ＨＳ１〜ＨＳｎ）の各端子（Ｔ１１，Ｔ２２，Ｔ２３）とを接続する同軸ケーブルの長さ（ｌ）は、ｎλ（ｌ＝ｎλ）とされる。ここで、λは、高周波信号の中心周波数の管内波長である。
[Example 2]
FIG. 3 is a circuit diagram showing a circuit configuration of the high-frequency switch according to the second embodiment of the present invention.
The high-frequency switch of the present embodiment is obtained by further increasing the power capacity by operating the high-frequency switch of the first embodiment in parallel.
As shown in FIG. 3, the high-frequency switching device of the present embodiment has three branch / couplers (B 1 to B 3 ) having one input / output terminal and n (n ≧ 2) branch / couple terminals. ) And n number of the above-described high-frequency switches (HS 1 to HS n ).
In the present embodiment, the n branch / coupling terminals of the first branch / coupler (B 1 ) are respectively connected to the first hybrid circuit (H 1 ) of each high-frequency switch (HS 1 to HS n ). 1 terminal (T 11 ).
Similarly, the n branches / couplers of the second branch / coupler (B 2 ) are connected to the second hybrid circuit (H 2 ) of the second hybrid circuit (H 2 ) of each high-frequency switch (HS 1 to HS n ), respectively. The n branches / coupled terminals of the third branch / coupler (B 3 ) connected to the terminal (T 22 ) are connected to the second hybrid circuits (H 1 to HS n ) of the respective high-frequency switches (HS 1 to HS n ). 2 ) connected to the third terminal (T 23 ).
In this case, the length of the coaxial cable connecting each branch / coupler (B 1 to B 3 ) and each terminal (T 11 , T 22 , T 23 ) of each high-frequency switch (HS 1 to HS n ). The length (l) is nλ (l = nλ). Here, λ is the guide wavelength of the center frequency of the high frequency signal.
図４は、図２に示す分岐・結合器（Ｂ１〜Ｂ３）を説明するための図である。
図３に示す分岐・結合器（Ｂ１〜Ｂ３）は、λ／４同軸変成器で構成され、このλ／４同軸変成器のインピーダンスはＺｏ／√ｎとされる。
図４に示す分岐・結合器の〔Ｓ〕マトリクスは、下記（１６）式で表される。
また、図４に示す分岐・結合器の入出力端子（Ｔ１）に、Ｅｉｎの電圧を入力したときに、分岐・結合端子（Ｔ１〜Ｔｎ）に出力される電圧は、下記（１７）式で求められる。
FIG. 4 is a diagram for explaining the branch / combiners (B 1 to B 3 ) shown in FIG.
The branch / combiners (B 1 to B 3 ) shown in FIG. 3 are constituted by λ / 4 coaxial transformers, and the impedance of the λ / 4 coaxial transformers is Zo / √n.
The [S] matrix of the branch / combiner shown in FIG. 4 is expressed by the following equation (16).
In addition, when an Ein voltage is input to the input / output terminal (T 1 ) of the branch / coupler shown in FIG. 4, the voltage output to the branch / couple terminal (T 1 to T n ) is ).
前述の（１７）式から分かるように、図４に示す分岐・結合器の入出力端子（Ｔ０）に、Ｅｉｎの電圧を入力したときに、分岐・結合端子（Ｔ１〜Ｔｎ）には、それぞれ（−ｊＥｉｎ／√ｎ）電圧が出力される。
したがって、図３に示す分岐・結合器（Ｂ１，Ｂ２）の入出力端子（Ｔ１，Ｔ２）に、Ｅｉｎの電圧を入力したときに、各高周波切替器（ＨＳ１〜ＨＳｎ）の各端子（Ｔ１１，Ｔ２２）には、それぞれ（−ｊＥｉｎ／√ｎ）電圧が入力される。
これらの電圧は、前述した切り替え制御により、図３に示す分岐・結合器（Ｂ３）の分岐・結合端子に入力されるが、その時に、図３に示す分岐・結合器（Ｂ３）の入出力端子（Ｔ３）に出力される電圧は、下記（１８）式で表される。
As can be seen from the above equation (17), when the voltage Ein is input to the input / output terminal (T 0 ) of the branch / coupler shown in FIG. 4, the branch / coupled terminals (T 1 to T n ) are input. Respectively output (−jE in / √n) voltage.
Accordingly, when the voltage of Ein is input to the input / output terminals (T 1 , T 2 ) of the branch / couplers (B 1 , B 2 ) shown in FIG. 3, each high frequency switch (HS 1 to HS n ). (−jE in / √n) voltage is input to each terminal (T 11 , T 22 ).
These voltages, the switching control described above, but is input to the branching and coupling pin of the branch-coupler (B 3) shown in FIG. 3, at that time, the branch-coupler shown in FIG. 3 (B 3) The voltage output to the input / output terminal (T 3 ) is expressed by the following equation (18).
前述の（１８）式から分かるように、分岐・結合器（Ｂ３）の分岐・結合端子に入力される電圧は、分岐・結合器（Ｂ３）で合成されて入出力端子（Ｔ３）から出力される。
以上説明したように、本実施例では、前述の実施例１のｎ個の高周波切替器（ＨＳ１〜ＨＳｎ）を並列運転することにより、１台の高周波切替器の電力容量をＰ（Ｗ）とすると、全体でｎＰ（Ｗ）の電力容量とすることが可能となる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
As can be seen from the foregoing equation (18), branch-coupler voltage input to branching and coupling pin (B 3), the branch-coupler synthesized input and output terminals (B 3) (T 3) Is output from.
As described above, in the present embodiment, the n high frequency switches (HS 1 to HS n ) of the first embodiment described above are operated in parallel, whereby the power capacity of one high frequency switch is set to P (W ), It is possible to achieve a power capacity of nP (W) as a whole.
As mentioned above, the invention made by the present inventor has been specifically described based on the above embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Of course.
ＰＤ，ＰＤ１，ＰＤ２ ＰＩＮダイオード
ＰＤＳ１，ＰＤＳ２ ＰＩＮダイオードスイッチ回路
ＨＳ，ＨＳ１〜ＨＳｎ 高周波切替器
Ｂ１〜Ｂ３ 分岐・結合器
Ｈ，Ｈ１，Ｈ２ λ／４結合形３ｄＢハイブリッド回路
ｌ 同軸ケーブル
PD, PD1, PD2 PIN diode PDS1, PDS2 PIN diode switch circuit HS, HS 1 ~HS n RF switch B 1 .about.B 3 branching and coupling device H, H 1, H 2 λ / 4 coupling type 3dB hybrid circuit l coaxial cable
Claims (1)
ｎ個の切替器とを備え、
前記各切替器は、第１のハイブリッド回路と、
第２のハイブリッド回路と、
前記第１のハイブリッド回路の第２の端子と、前記第２のハイブリッド回路の第１の端子との間に接続される第１のＰＩＮダイオードスイッチ回路と、
前記第１のハイブリッド回路の第３の端子と、前記第２のハイブリッド回路の第４の端子との間に接続される第２のＰＩＮダイオードスイッチ回路とを有し、
前記第１の分岐・結合器のｎ個の分岐・結合端子を、それぞれ前記各切替器の第１のハイブリッド回路の第１の端子に接続し、
前記第２の分岐・結合器のｎ個の分岐・結合端子を、それぞれ前記各切替器の第２のハイブリッド回路の第２の端子に接続し、
前記第３の分岐・結合器のｎ個の分岐・結合端子を、それぞれ前記各切替器の第２のハイブリッド回路の第３の端子に接続し、
前記各切替器の前記第１および第２のＰＩＮダイオードスイッチ回路をオンとしたときに、前記第１の分岐・結合器の入出力端子に入力される高周波信号を、前記第３の分岐・結合器の入出力端子から出力し、
前記各切替器の前記第１および第２のＰＩＮダイオードスイッチ回路をオフとしたときに、前記第２の分岐・結合器の入出力端子に入力される高周波信号を、前記第３の分岐・結合器の入出力端子から出力することを特徴とする高周波切替器。 One input / output terminal and three branch / couplers having n (n ≧ 2) branch / couple terminals;
n switching devices,
Each of the switches includes a first hybrid circuit,
A second hybrid circuit;
A first PIN diode switch circuit connected between a second terminal of the first hybrid circuit and a first terminal of the second hybrid circuit;
A second PIN diode switch circuit connected between a third terminal of the first hybrid circuit and a fourth terminal of the second hybrid circuit;
N branch / combination terminals of the first branch / combiner are respectively connected to a first terminal of a first hybrid circuit of each switch;
N branch / combination terminals of the second branch / combiner are respectively connected to a second terminal of the second hybrid circuit of each switch;
N branch / combination terminals of the third branch / combiner are respectively connected to a third terminal of the second hybrid circuit of each switch;
When the first and second PIN diode switch circuits of each switch are turned on, a high-frequency signal input to the input / output terminal of the first branch / combiner is converted to the third branch / combination. Output from the input / output terminal of the
When the first and second PIN diode switch circuits of each switch are turned off, a high-frequency signal input to the input / output terminal of the second branch / combiner is converted to the third branch / combination. A high-frequency switcher that outputs from the input / output terminal of the device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004233245A JP3878631B2 (en) | 2004-08-10 | 2004-08-10 | High frequency switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004233245A JP3878631B2 (en) | 2004-08-10 | 2004-08-10 | High frequency switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006054555A JP2006054555A (en) | 2006-02-23 |
| JP3878631B2 true JP3878631B2 (en) | 2007-02-07 |
Family
ID=36031761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004233245A Expired - Fee Related JP3878631B2 (en) | 2004-08-10 | 2004-08-10 | High frequency switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3878631B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5077657B2 (en) * | 2007-07-12 | 2012-11-21 | Ｎｅｃネットワーク・センサ株式会社 | Radar apparatus and power switching method in radar apparatus |
| CN102739184A (en) * | 2012-06-25 | 2012-10-17 | 世达普(苏州)通信设备有限公司 | Radio frequency (RF) tune-up adjustment controller |
-
2004
- 2004-08-10 JP JP2004233245A patent/JP3878631B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006054555A (en) | 2006-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958665B2 (en) | Micro electro-mechanical system (MEMS) phase shifter | |
| US20060170516A1 (en) | Method of increasing the operating frequency in a series-shunt configured PIN diode switch | |
| US5778306A (en) | Low loss high frequency transmitting/receiving switching module | |
| US20240222830A1 (en) | Digital phase shifter | |
| CN103563165B (en) | High frequency switch | |
| JP2018037780A (en) | Bidirectional coupler | |
| JP3878631B2 (en) | High frequency switch | |
| JP2010521830A (en) | RF switch and device comprising RF switch | |
| US6587013B1 (en) | RF power combiner circuit with spaced capacitive stub | |
| CN113872584A (en) | Switch circuit, circuit board assembly and electronic equipment | |
| AU708483B2 (en) | Circuit selection device | |
| JP4213706B2 (en) | High frequency switch circuit | |
| CN101316107B (en) | Transmission device | |
| TWI513094B (en) | RF power combination / distributor | |
| KR100528408B1 (en) | Switchable 2way Power Divider/Combiner | |
| KR910013612A (en) | Switched-loop / 180 ° phase bit device with aperture shutter capability | |
| CN221727402U (en) | High-power single-pole double-throw switch | |
| CA2998060A1 (en) | Microwave switching device with the state of the connections of the inputs and outputs being read by telemetry | |
| JP2012134219A (en) | Semiconductor switch and method of measuring the same | |
| CN112202443B (en) | Radio frequency switch device and radio frequency switch system | |
| JP4718308B2 (en) | High frequency switch | |
| WO2024062775A1 (en) | Amplification circuit, tracker module, amplification module, and communication device | |
| US7015770B2 (en) | High frequency switch | |
| JP2010074731A (en) | High-frequency semiconductor switch | |
| KR20040025424A (en) | Combine and Distribution Unit for Impedance Composition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |