JP3868144B2

JP3868144B2 - Image sensor

Info

Publication number: JP3868144B2
Application number: JP10116999A
Authority: JP
Inventors: 洋介山本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1999-04-08
Filing date: 1999-04-08
Publication date: 2007-01-17
Anticipated expiration: 2019-04-08
Also published as: JP2000295412A

Description

【０００１】
【発明の属する技術分野】
本発明はファクシミリ等で使用されるイメージセンサに関するものである。
【０００２】
【従来の技術】
ファクシミリ等において用いられる画像読み取り用のイメージセンサは複数の画素がライン状に配列されている。図８はその１つの画素部分を取り出して示している。フォトダイオード８０で発生した電流はスイッチ８２がＯＮされたときＮＰＮ型のトランジスタ８１で増幅されて抵抗８３に流れる。抵抗８３に生じた電圧はこの画素の出力として出力端子８４を通して取り出される。
【０００３】
【発明が解決しようとする課題】
この回路では、出力はスイッチ８２がＯＮしたとき、図９の特性曲線における原点０を基準として立ち上がる。そして、フォトダイオード８０に発生した光電荷に応じて例えばＫで示す点の出力電流が流れる。しかし、このように特性曲線（図９）の原点０に近い部分（入力が小さい部分）は、リニア領域でないので、精度のよい出力を得ることができない。
【０００４】
本発明は入力に対しリニアな出力が得られるようにしたイメージセンサを提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の目的を達成するため本発明では、一端が直流電圧に接続され他端が増幅トランジスタのベースに接続されたフォトダイオードの出力を前記増幅トランジスタのエミッタから取り出すようにしたイメージセンサにおいて、前記トランジスタのエミッタを開放した状態で前記トランジスタのベースとフォトダイオードの接続点に一時的に直流電圧を印加して前記フォトダイオードの寄生容量によって前記印加電圧を記憶させた後、前記トランジスタのエミッタを基準電位点に一時的に結合して前記トランジスタのバイアス点をリニア領域に設定し、しかる後、前記エミッタを出力線路に結合して前記フォトダイオードの出力を導出するようにしている。
【０００６】
また、本発明では、カソードが直流電源電圧に接続されたフォトダイオードと、
前記フォトダイオードのアノードにベースが接続されコレクタが前記直流電源電圧に接続された増幅用のトランジスタと；バイアス電圧源と；前記バイアス電圧源と前記トランジスタのベース間に挿入された第１スイッチと；前記トランジスタのエミッタとグランド間に接続された第２スイッチと；前記トランジスタのエミッタと出力路との間に接続された第３スイッチとを有し、前記第２、第３スイッチをＯＦＦ状態にして第１スイッチを一時的にＯＮし、続いて第２スイッチを一時的にＯＮすることによって前記トランジスタのバイアスを初期設定した後、第３スイッチをＯＮして前記フォトダイオードの信号を出力するようにしたことを特徴とする。
【０００７】
また、本発明では、上記の構成において、ライン状に配列された各画素が前記フォトダイオードと前記トランジスタをそれぞれ有しており、前記初期設定は全画素について同時に行ない、各画素のフォトダイオードの出力の読み出しは順次行なうようになっている。
【０００８】
また、前記ライン状に配列された各画素を形成した半導体チップをライン状に複数個配列するとともに、１つの半導体チップで信号の出力を行なっているときに他の半導体チップで行なう前記初期設定におけるトランジスタの導通タイミングを前記信号の読み出しのタイミングからずらすようにしている。
【０００９】
【発明の実施の形態】
以下、本発明の実施形態を説明する。図１は本発明を実施したイメージセンサの１画素部分を説明する回路図である。同図において、ＰＤはカソードが電源電圧Ｖccに接続されたフォトダイオードであり、そのアノードはＮＰＮ型の増幅トランジスタＱのベースに接続されている。Ｃ_OはフォトダイオードＰＤの寄生容量を示している。
【００１０】
抵抗Ｒ_Oの一端は電源電圧Ｖccに接続され、他端はＮチャンネルＭＯＳトランジスタＴのドレインとゲートに接続されている。ＭＯＳトランジスタＴのソースはグランドに接続されている。ＭＯＳトランジスタＴはダイオード接続となっており、ノードａに一定電圧を生じる。ノードａとトランジスタＱのベース間にはスイッチＳ１が設けられている。
【００１１】
増幅トランジスタＱのコレクタは電源電圧Ｖccに接続されており、そのエミッタにはスイッチＳ２とスイッチＳ３の一端がそれぞれ接続されている。スイッチＳ２の他端はグランドに接続され、スイッチＳ３の他端は抵抗Ｒを介してグランドに接続されている。抵抗Ｒに生じる電圧は増幅器２を介して出力端子３に伝送される。尚、抵抗Ｒと増幅器２は後述するように、他の画素のセンサと共用するようになっている。
【００１２】
今、スイッチＳ１をＯＮすると、トランジスタＱのベースはノードａの電圧となる。このとき、容量ＣはＶcc−Ｖａの電圧となるように充電される。次に、スイッチＳ１をＯＦＦした後、スイッチＳ２をＯＮする。スイッチＳ２のＯＮによりトランジスタＱが導通し、そのベース電圧は下がる。換言すれば、トランジスタＱのベース・エミッタ間バイアスはスイッチＳ２のＯＮから除々に下がる。
【００１３】
この様子を図２に示す。Ａ点はスイッチＳ２をＯＮした時点のバイアス状態であり、Ｂ点はスイッチＳ２をＯＦＦしたときの電圧であり、略Ｖ_F（Ｖ）となっている。以上が画素の初期設定である。この後、スイッチＳ３をＯＮすると、フォトダイオードの光電荷に応じた電流が流れる。このときの出力を図２のＣ点で示す。このＣ点は光電荷の量に応じて移動する。
【００１４】
このように、本実施例によれば出力（Ｃ点）はトランジスタＱのリニア領域に存することになるので、図３に示すように入力に対する出力のリニアリティが良くなり、精度の良い画像出力が得られることになる。図４（イ）はスイッチＳ１のオン期間Ｗ１を示し、（ロ）はスイッチＳ２のＯＮ期間Ｗ２を示す。Ｗ１、Ｗ２は特にこれに限る必要はないが、いずれも３μｓである。
【００１５】
次に、図５はワンチップの半導体集積回路装置内に形成された複数の画素を示している。図５において、ＰＤａ、ＰＤｂ、・・・、ＰＤｎは各画素のフォトダイオードであり、Ｑａ、Ｑｂ、・・・、Ｄｎは上記トランジスタＱに対応する増幅用トランジスタであり、Ｓ２ａ、Ｓ２ｂ、・・・、Ｓ２ｎは上記スイッチＳ２に対応し、Ｓ３ａ、Ｓ３ｂ、・・・、Ｓ３ｎは上記スイッチＳ３に対応する。５は端子４を通して与えられるクロックＣＬＫによって端子Ｏａ、Ｏｂ、・・・、Ｏｎに順次パルスを出力するシフトレジスタである。
【００１６】
この端子Ｏａ、Ｏｂ、・・・、Ｏｎに生じるパルスはスイッチＳ３ａ、Ｓ３ｂ、・・・、Ｓ３ｎをＯＮする。６はシフトレジスタ５の出力を入力してスイッチＳ１ａ、Ｓ１ｂ、・・・、Ｓ１ｎをＯＮするパルスと、スイッチＳ２ａ、Ｓ２ｂ、・・・、Ｓ２ｎをＯＮするパルスを出力するロジック回路である。バイアス回路１は各画素に共通になっている。
【００１７】
図５において、スイッチＳ１ａ、Ｓ１ｂ、・・・、Ｓ１ｎは全て同時にＯＮ／ＯＦＦされる。続いて、スイッチＳ２ａ、Ｓ２ｂ、・・・、Ｓ２ｎが全て同時にＯＮ／ＯＦＦされて全画素について初期設定がなされる。続いて、スイッチＳ３ａ、Ｓ３ｂ、・・・、Ｓ３ｎがシーケンシャルにＯＮされて各画素の信号が順次読み出される。読み出された信号は増幅器２で増幅された後、出力端子３から外部へ導出される。
【００１８】
ところで、ファクシミリやイメージスキャナ等のライン型のイメージセンサは、上記チップを図６のように複数配列して構成される。図６において、７、８、９は各々が図５の回路を有する半導体チップである。これらのチップは細長いプリント配線ボード（図示せず）上に実装されるとともに、同一の電源１０より直流電圧Ｖccを得るようになっている。また、各チップ７、８、９の初期化は同時に行なう必要はなく、順番に行なうのが望ましい。従って、１つのチップの信号読み出しを行なっているときに他のチップの初期化を行なうことになる。
【００１９】
今、チップ７の読み出しを図７（イ）に示すパルス（ハイレベル部分）で行なっているときに、次段のチップ８の初期化を行なうべく図７（ハ）に示す幅広のパルスでチップ８のスイッチＳ２ａ、Ｓ２ｂ、・・・、Ｓ２ｎをＯＮすると、チップ８に電流がたくさん流れるので、電源電圧Ｖccが一時的に変動することになる。この場合、信号の読み出しを行なっているチップ７が影響を受けてその出力が不正確なものとなってしまう。
【００２０】
そこで、このような事態を避けるために、図７（ニ）に示すように細分化したパルスでチップ８の初期化を行ない、しかもチップ７の読み出し期間（ハイレベル）と一致しないようにタイミングをずらすようにすると、電源電圧Ｖccの変動を抑えることができ、読み出し中のチップの出力に影響を与えないようにすることができる。
【００２１】
【発明の効果】
以上説明したように本発明によれば、予め増幅用トランジスタのバイアス点をリニア領域になるように初期設定するので、フォトダイオードで生じた信号の増幅出力は信号の小さいところから大きいところまでリニアになり、精度の良い画像が得られる。
【００２２】
また、請求項４によれば、増幅トランジスタの初期化が、信号の読み出しを行なっている半導体チップに影響を与えない。
【図面の簡単な説明】
【図１】本発明の実施形態に係るイメージセンサの要部回路図
【図２】その増幅用トランジスタの動作特性図
【図３】そのイメージセンサの入力光に対する電気出力の特性を示す図
【図４】その初期化を行なうスイッチの動作期間を説明する図
【図５】画素がライン状に配列された本発明のイメージセンサの回路図
【図６】図５の回路を有する半導体チップを複数個ライン状に配列したイメージセンサのブロック図
【図７】その動作波形図
【図８】従来例のイメージセンサの要部回路図
【図９】従来例の特性図
【符号の説明】
１バイアス回路（バイアス源）
３出力端子
ＰＤフォトダイオード
Ｑ増幅用トランジスタ
Ｓ１、Ｓ２、Ｓ３スイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image sensor used in a facsimile or the like.
[0002]
[Prior art]
An image sensor for image reading used in a facsimile or the like has a plurality of pixels arranged in a line. FIG. 8 shows one pixel portion extracted. The current generated in the photodiode 80 is amplified by the NPN transistor 81 and flows to the resistor 83 when the switch 82 is turned on. The voltage generated in the resistor 83 is taken out through the output terminal 84 as an output of this pixel.
[0003]
[Problems to be solved by the invention]
In this circuit, the output rises with reference to the origin 0 in the characteristic curve of FIG. 9 when the switch 82 is turned on. Then, according to the photocharge generated in the photodiode 80, for example, an output current at a point indicated by K flows. However, the portion close to the origin 0 (the portion where the input is small) of the characteristic curve (FIG. 9) is not a linear region, and thus an accurate output cannot be obtained.
[0004]
An object of the present invention is to provide an image sensor that can obtain an output linear with respect to an input.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, in the image sensor in which an output of a photodiode having one end connected to a DC voltage and the other end connected to the base of the amplification transistor is extracted from the emitter of the amplification transistor, the transistor In a state where the emitter of the transistor is opened, a DC voltage is temporarily applied to the connection point between the base of the transistor and the photodiode, and the applied voltage is stored by the parasitic capacitance of the photodiode. The bias point of the transistor is set in a linear region by temporarily coupling to a point, and then the emitter is coupled to an output line to derive the output of the photodiode.
[0006]
In the present invention, a photodiode having a cathode connected to a DC power supply voltage;
An amplifying transistor having a base connected to the anode of the photodiode and a collector connected to the DC power supply voltage; a bias voltage source; a first switch inserted between the bias voltage source and the base of the transistor; A second switch connected between the emitter of the transistor and the ground; and a third switch connected between the emitter of the transistor and the output path, wherein the second and third switches are turned off. The bias of the transistor is initialized by temporarily turning on the first switch and then the second switch, and then the third switch is turned on to output the photodiode signal. It is characterized by that.
[0007]
According to the present invention, in the above configuration, each pixel arranged in a line has the photodiode and the transistor, and the initial setting is performed simultaneously for all the pixels, and the output of the photodiode of each pixel is performed. Are sequentially read.
[0008]
In addition, in the initial setting performed by another semiconductor chip when a plurality of semiconductor chips in which the pixels arranged in the line are formed are arranged in a line and a signal is output by one semiconductor chip. The transistor conduction timing is shifted from the signal readout timing.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below. FIG. 1 is a circuit diagram illustrating one pixel portion of an image sensor embodying the present invention. In the figure, PD is a photodiode whose cathode is connected to the power supply voltage Vcc, and its anode is connected to the base of an NPN amplification transistor Q. C _O represents the parasitic capacitance of the photodiode PD.
[0010]
One end of the resistor R _O is connected to the power supply voltage Vcc, and the other end is connected to the drain and gate of the N-channel MOS transistor T. The source of the MOS transistor T is connected to the ground. The MOS transistor T is diode-connected and generates a constant voltage at the node a. A switch S1 is provided between the node a and the base of the transistor Q.
[0011]
The collector of the amplification transistor Q is connected to the power supply voltage Vcc, and one end of each of the switch S2 and the switch S3 is connected to the emitter thereof. The other end of the switch S2 is connected to the ground, and the other end of the switch S3 is connected to the ground via the resistor R. The voltage generated in the resistor R is transmitted to the output terminal 3 through the amplifier 2. The resistor R and the amplifier 2 are shared with sensors of other pixels as will be described later.
[0012]
Now, when the switch S1 is turned on, the base of the transistor Q becomes the voltage of the node a. At this time, the capacitor C is charged to a voltage of Vcc-Va. Next, after the switch S1 is turned off, the switch S2 is turned on. When the switch S2 is turned on, the transistor Q is turned on, and its base voltage is lowered. In other words, the base-emitter bias of the transistor Q gradually decreases from the ON state of the switch S2.
[0013]
This is shown in FIG. Point A is a bias state when the switch S2 is turned on, and point B is a voltage when the switch S2 is turned off, which is substantially V _F (V). The above is the initial setting of the pixels. Thereafter, when the switch S3 is turned on, a current corresponding to the photocharge of the photodiode flows. The output at this time is indicated by point C in FIG. This point C moves in accordance with the amount of photocharge.
[0014]
As described above, according to this embodiment, the output (point C) is in the linear region of the transistor Q. Therefore, the linearity of the output with respect to the input is improved as shown in FIG. Will be. 4A shows the ON period W1 of the switch S1, and FIG. 4B shows the ON period W2 of the switch S2. W1 and W2 are not particularly limited to this, but both are 3 μs.
[0015]
Next, FIG. 5 shows a plurality of pixels formed in a one-chip semiconductor integrated circuit device. 5, PDa, PDb,..., PDn are photodiodes of each pixel, Qa, Qb,..., Dn are amplification transistors corresponding to the transistor Q, and S2a, S2b,. S2n corresponds to the switch S2, and S3a, S3b,..., S3n correspond to the switch S3. Reference numeral 5 denotes a shift register that sequentially outputs pulses to the terminals Oa, Ob,.
[0016]
The pulses generated at the terminals Oa, Ob,... On turn on the switches S3a, S3b,. Reference numeral 6 denotes a logic circuit that inputs the output of the shift register 5 and outputs a pulse for turning on the switches S1a, S1b,..., S1n and a pulse for turning on the switches S2a, S2b,. The bias circuit 1 is common to each pixel.
[0017]
In FIG. 5, the switches S1a, S1b,..., S1n are all turned on / off simultaneously. Subsequently, the switches S2a, S2b,..., S2n are all turned on / off at the same time, and initial settings are made for all pixels. Subsequently, the switches S3a, S3b,..., S3n are sequentially turned on to sequentially read out the signals of the respective pixels. The read signal is amplified by the amplifier 2 and then led out from the output terminal 3.
[0018]
Incidentally, line-type image sensors such as facsimiles and image scanners are configured by arranging a plurality of chips as shown in FIG. In FIG. 6, 7, 8, and 9 are semiconductor chips each having the circuit of FIG. These chips are mounted on an elongated printed wiring board (not shown), and a DC voltage Vcc is obtained from the same power supply 10. Further, it is not necessary to initialize the chips 7, 8, 9 at the same time. Therefore, initialization of other chips is performed while reading signals from one chip.
[0019]
Now, when the reading of the chip 7 is performed with the pulse (high level portion) shown in FIG. 7 (a), the chip with the wide pulse shown in FIG. When the switches S2a, S2b,..., S2n are turned on, a large amount of current flows through the chip 8, so that the power supply voltage Vcc fluctuates temporarily. In this case, the output of the chip 7 reading the signal is affected and the output becomes inaccurate.
[0020]
Therefore, in order to avoid such a situation, the chip 8 is initialized with the subdivided pulses as shown in FIG. 7 (d), and the timing is set so as not to coincide with the reading period (high level) of the chip 7. By shifting, the fluctuation of the power supply voltage Vcc can be suppressed, and the output of the chip being read can be prevented from being affected.
[0021]
【The invention's effect】
As described above, according to the present invention, since the bias point of the amplifying transistor is initially set so as to be in the linear region, the amplification output of the signal generated by the photodiode is linear from a small signal to a large signal. Thus, an accurate image can be obtained.
[0022]
According to the fourth aspect of the present invention, the initialization of the amplification transistor does not affect the semiconductor chip that is reading the signal.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a main part of an image sensor according to an embodiment of the present invention. FIG. 2 is an operational characteristic diagram of the amplifying transistor. 4 is a diagram for explaining an operation period of a switch for performing initialization; FIG. 5 is a circuit diagram of an image sensor of the present invention in which pixels are arranged in a line; Block diagram of image sensor arranged in line [FIG. 7] Operation waveform diagram thereof [FIG. 8] Circuit diagram of main part of conventional image sensor [FIG. 9] Characteristic diagram of conventional example [Explanation of symbols]
1 Bias circuit (bias source)
3 Output terminal PD Photodiode Q Amplifying transistor S1, S2, S3 Switch

Claims

In the image sensor in which one end is connected to a DC voltage and the other end is connected to the base of the amplification transistor, the output of the photodiode is extracted from the emitter of the amplification transistor.
After the transistor emitter is open, a DC voltage is temporarily applied to the connection point between the transistor base and the photodiode, and then the transistor emitter is temporarily coupled to a reference potential point to bias the transistor. Is set to a linear region, and then the emitter is coupled to an output line to derive the output of the photodiode.

A photodiode having a cathode connected to a DC power supply voltage;
An amplifying transistor having a base connected to the anode of the photodiode and a collector connected to the DC power supply voltage;
A bias voltage source;
A first switch inserted between the bias voltage source and the base of the transistor;
A second switch connected between the emitter of the transistor and ground;
A third switch connected between the emitter and output path of the transistor;
The transistor bias is initially set by turning the second and third switches OFF to temporarily turn on the first switch, and then turning on the second switch temporarily. 3. An image sensor characterized in that a switch is turned on to output a signal of the photodiode.

Each pixel arranged in a line has the photodiode and the transistor, the initial setting is performed simultaneously for all the pixels, and the output of the photodiode of each pixel is sequentially read. The image sensor according to claim 1, wherein:

A plurality of semiconductor chips on which the pixels arranged in a line are formed are arranged in a line, and when a signal is output from one semiconductor chip, the transistors in the initial setting performed in another semiconductor chip are arranged. The image sensor according to claim 3, wherein the conduction timing is shifted from the timing of reading the signal.