JP3861893B2 - Image display device and image display system - Google Patents

Image display device and image display system Download PDF

Info

Publication number
JP3861893B2
JP3861893B2 JP2004236269A JP2004236269A JP3861893B2 JP 3861893 B2 JP3861893 B2 JP 3861893B2 JP 2004236269 A JP2004236269 A JP 2004236269A JP 2004236269 A JP2004236269 A JP 2004236269A JP 3861893 B2 JP3861893 B2 JP 3861893B2
Authority
JP
Japan
Prior art keywords
video
digital
display device
data
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004236269A
Other languages
Japanese (ja)
Other versions
JP2005010799A (en
Inventor
郁也 荒井
浩二 木藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004236269A priority Critical patent/JP3861893B2/en
Publication of JP2005010799A publication Critical patent/JP2005010799A/en
Application granted granted Critical
Publication of JP3861893B2 publication Critical patent/JP3861893B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、コンピュータ本体等のディジタルデータ出力装置から伝送される映像を表示するディスプレイ装置に関するものである。   The present invention relates to a display device that displays an image transmitted from a digital data output device such as a computer main body.

現在、コンピュータ端末等で使用されるディスプレイ装置では、その入力映像信号のインタフェースとしてはほとんどがアナログRGB映像信号を採用しており、また、表示解像度についても最近の高精細表示傾向に合わせて水平偏向周波数で90kHz、映像信号帯域が150MHz程度となっている。このため、コンピュータ本体から離れているディスプレイ装置に映像信号を伝送する際の損失や不要輻射ノイズ発生の問題等が生じる。   Currently, display devices used in computer terminals and the like mostly use analog RGB video signals as the interface for their input video signals, and the display resolution is also horizontally deflected in line with the recent high-definition display trends. The frequency is 90 kHz, and the video signal band is about 150 MHz. For this reason, the loss at the time of transmitting a video signal to the display apparatus which is distant from the computer main body, the problem of unnecessary radiation noise generation, etc. arise.

そこで、コンピュータ本体側で映像信号をアナログ信号に変換せずに、低周波のデジタル映像データのままディスプレイ装置に伝送し、上記問題を解決しようとするものがある。   Therefore, there is a computer that attempts to solve the above problem by transmitting the low-frequency digital video data as it is to the display device without converting the video signal into an analog signal on the computer body side.

この種のディスプレイ装置の従来技術としては、例えば、特開昭61−233779号公報に記載のものなどを挙げることができる。ここでは、コンピュータ本体側の画像メモリから読みだしたディジタル映像データをパラレル信号のままディスプレイ装置側に出力し、ディスプレイ装置側でディジタル・アナログ変換し、アナログ映像信号に戻して映像を映し出すものである。   As a conventional technique of this type of display device, for example, the one described in JP-A-61-233779 can be cited. Here, the digital video data read from the image memory on the computer main body side is output to the display device side as a parallel signal, converted from digital to analog on the display device side, converted back to the analog video signal, and the video is projected. .

上記従来例では、例えば、通常のパーソナルコンピュータクラスで利用される標準的な表示解像度で一画面が640×480(水平640ドット、垂直480ライン)ドットで構成される場合に、RGB各映像信号に対して8ビットの諧調(つまり、上記解像度一ドットあたり1667万色表示が可能)を持たせると、ディジタル映像データをディスプレイ装置側に転送するために必要となるデータ転送量は約55Mバイト/秒にも達する。   In the above conventional example, for example, when one screen is composed of 640 × 480 (horizontal 640 dots, vertical 480 lines) dots at a standard display resolution used in a normal personal computer class, On the other hand, if an 8-bit gradation (that is, 16.670 million colors can be displayed per dot), the data transfer amount required to transfer digital video data to the display device side is about 55 Mbytes / second. Also reach.

更に、ワークステーションクラスで利用される高精細な表示解像度で一画面が1280×1024ドット程度であり、1ドットあたりの表示色を256色とした場合でも約80Mバイト/秒の転送量が必要となる。現在、この解像度は更に向上する方向にあり、また、表示色についてもディスプレイ装置上で自然画表示が可能な1667万色に向かっている。   Furthermore, one screen has about 1280 x 1024 dots with high-definition display resolution used in the workstation class, and even if the display color per dot is 256 colors, a transfer amount of about 80 Mbytes / second is required. Become. Currently, this resolution is in the direction of further improvement, and the display color is also approaching 16,670,000 colors that can display natural images on the display device.

この様に、コンピュータ本体からディスプレイ装置に表示したい映像をディジタル映像データで伝送する場合、その伝送すべきデータ量は膨大なものとなってしまう。従って、上記従来例において、ディジタル映像データを8ビットパラレルで伝送する場合には、単純に上記の標準的な表示解像度で約55MHz、高精細な表示解像度では約80MHzの転送用クロック周波数が必要であるため、結果的には、さほどの不要輻射低減効果は得られないことになる。   In this way, when a video desired to be displayed on the display device is transmitted as digital video data from the computer main body, the amount of data to be transmitted becomes enormous. Therefore, in the conventional example, when digital video data is transmitted in 8-bit parallel, a transfer clock frequency of about 55 MHz is simply required for the standard display resolution and about 80 MHz is required for the high-resolution display resolution. Therefore, as a result, the unnecessary radiation reduction effect cannot be obtained so much.

また、現実的に、この様な高速のデータ転送をビット落ちやノイズ等の影響無しに信頼性を保ったまま実現するのは困難である。更に、伝送すべきデータ幅を8ビットから倍の16ビット、倍の32ビットと増やせば、転送用クロックの周波数は低くてすむが、ディジタル映像データ転送用のケーブルの線数が増加し、取りまわしが極めて不便となり、コンピュータ本体とディスプレイ装置間の距離を長くすることが現実的でなくなる。   In practice, it is difficult to realize such high-speed data transfer while maintaining reliability without being affected by bit dropping or noise. Furthermore, if the data width to be transmitted is increased from 8 bits to 16 bits doubled and 32 bits doubled, the frequency of the transfer clock can be lowered, but the number of cables of the digital video data transfer increases, and it is handled. Becomes extremely inconvenient, and it becomes impractical to increase the distance between the computer body and the display device.

本発明の目的は、例えばコンピュータ等の映像出力装置からディスプレイ装置等の画像表示装置に映像を伝送する場合に、伝送すべきデータ量が少なくて済み、かつ画像表示装置が映像出力装置から離れている場合における使い勝手を向上させる技術を提供することにある。 An object of the present invention, for example when transmitting video from the video output device such as a computer in an image display device such as a display device, seen already with a small amount of data to be transmitted, and the image display apparatus is separated from the video output device It is to provide a technique for improving the usability in the case of being.

上記目的を達成するために、本発明では、画像表示システムにおいて、ディジタル映像データ及び同期信号情報を圧縮して送信する映像信号出力装置と画像表示装置とを有し、前記画像表示装置は、前記映像信号出力装置から送信された、圧縮されたディジタル映像データ及び同期信号情報を受信するディジタルインターフェイス部と、前記ディジタルインターフェイス部に入力された圧縮ディジタル映像データを伸長して映像データを生成し、かつ入力された同期信号の情報から同期信号を生成する伸長回路と、該伸長回路によって生成された映像データと同期信号とに基づき画像の表示を行う表示部と、第1の入力手段とを備え、
前記ディジタルインターフェイス部は、前記第1の入力手段に対する操作に基づき作成された制御命令を前記映像信号出力装置へ送信し、
前記映像信号出力装置は第2の入力手段を備え、該映像信号出力装置が該第2の入力手段で制御可能であるとともに、前記ディジタルインターフェイス部からの制御命令で前記映像信号出力装置からの前記ディジタル映像データが制御されるように構成することによって、前記映像信号出力装置を前記画像表示装置に設けられた第1の入力手段で遠隔的に制御可能にしたことを特徴とする。
To achieve the above object, in the present invention, an image display system includes a video signal output device that compresses and transmits digital video data and synchronization signal information, and an image display device. A digital interface unit that receives compressed digital video data and synchronization signal information transmitted from the video signal output device; and generates compressed video data by decompressing the compressed digital video data input to the digital interface unit; And an expansion circuit that generates a synchronization signal from information of the input synchronization signal, a display unit that displays an image based on the video data and the synchronization signal generated by the expansion circuit, and a first input unit. ,
The digital interface unit transmits a control command created based on an operation on the first input means to the video signal output device;
The video signal output device comprises second input means, the video signal output device can be controlled by the second input means, and the video signal output device from the video signal output device can be controlled by a control command from the digital interface unit. The digital video data is controlled so that the video signal output device can be remotely controlled by a first input means provided in the image display device.

本発明によれば、映像出力装置から画像表示装置へ伝送される映像データのデータ量を低減でき、画像表示装置が映像出力装置から離れている場合における使い勝手を向上できる。ADVANTAGE OF THE INVENTION According to this invention, the data amount of the video data transmitted from a video output device to an image display apparatus can be reduced, and the usability when the image display apparatus is separated from the video output apparatus can be improved.

さらに、ディジタル信号の形式で伝送するため、同一線路で映像信号の他に音声信号やディスプレイの制御情報などもコンピュータ側からディスプレイ装置側に伝送できる。逆に、ディスプレイ装置側からコンピュータ本体側へディスプレイの内部情報を認識させることもできる。   Furthermore, since it is transmitted in the form of a digital signal, an audio signal, display control information, etc. can be transmitted from the computer side to the display device side in addition to the video signal on the same line. On the contrary, the internal information of the display can be recognized from the display device side to the computer main body side.

以下、本発明の実施例について説明するわけであるが、それに先立ち本発明の理解に役立つ参考例の説明を行う。   Hereinafter, examples of the present invention will be described. Prior to that, reference examples useful for understanding the present invention will be described.

図3は本発明の理解に役立つ参考例を示すブロック図である。同図において、一点鎖線線で囲まれた部分1Aはコンピュータ本体であり、この中で、10はデータ、アドレス、および制御信号のバスであり、11は演算制御回路(以下、CPUという)、12は主メモリ、13はプリンタやモデムなどのコンピュータ外部機器とコンピュータ本体1Aを接続するための入出力ポート、14は後述する外部記憶装置3とのデータの受け渡しを行うための外部記憶装置インタフェース、15は後述する入力装置4からの制御命令を入力するための入力装置インタフェース、また、16はバス10を通してディジタルデータとして送られてくる映像描画命令をディスプレイ装置に伝送するためのディジタルデータインタフェース(以下、ディジタルI/Fという)である。   FIG. 3 is a block diagram showing a reference example useful for understanding the present invention. In the figure, a portion 1A surrounded by a one-dot chain line is a computer main body, in which 10 is a bus for data, address and control signal, 11 is an arithmetic control circuit (hereinafter referred to as CPU), 12 Is a main memory, 13 is an input / output port for connecting the computer main unit 1A to a computer external device such as a printer or a modem, 14 is an external storage device interface for transferring data with an external storage device 3 to be described later, 15 Is an input device interface for inputting a control command from the input device 4 to be described later, and 16 is a digital data interface (hereinafter referred to as a digital data interface) for transmitting a video drawing command sent as digital data through the bus 10 to the display device. Digital I / F).

また、別の一点鎖線で囲まれた部分2Aはディスプレイ装置であり、この中で、21はコンピュータ本体1Aからディジタルデータとして伝送されてくる映像描画命令の受け取りを行うディジタルI/F、22はディジタルI/F21が受け取った映像描画命令から映像表示を行うためのディジタル映像データを作成する描画処理回路、23は描画処理回路22で作成されたディジタル映像データを保持するための画像メモリ(以下、VRAMという)、24はルックアップテーブル(以下、LUTという)、25はディジタル・アナログ変換器(以下、DAC)、26はビデオ回路、27は偏向回路、28はカラーディスプレイ管(以下、CDTという)である。   Further, a portion 2A surrounded by another alternate long and short dash line is a display device, in which 21 is a digital I / F that receives a video drawing command transmitted as digital data from the computer main body 1A, and 22 is a digital device. A drawing processing circuit that creates digital video data for performing video display from a video drawing command received by the I / F 21, and 23 is an image memory (hereinafter referred to as VRAM) for holding the digital video data created by the drawing processing circuit 22. 24 is a look-up table (hereinafter referred to as LUT), 25 is a digital-to-analog converter (hereinafter referred to as DAC), 26 is a video circuit, 27 is a deflection circuit, and 28 is a color display tube (hereinafter referred to as CDT). is there.

また、3はフロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、または磁気テープ等の主メモリ12とは別の記憶媒体を用いた外部記憶装置、4はキーボード、マウス、ペン入力タブレット、またはタッチパネル等の入力装置、5はディジタルI/F16、21に接続可能な、ディジタル映像データを取り扱うCD−ROMや、光磁気ディスク記録再生装置、さらにスキャナや電子スチルカメラ、ディジタルVTR、ディジタル映像データを取り扱えるカメラ一体型のVTR(一般的にムービーと呼ばれるもの)等のディジタル映像メディア装置である。   Also, 3 is an external storage device using a storage medium different from the main memory 12 such as a floppy (registered trademark) disk, hard disk, magneto-optical disk, or magnetic tape, and 4 is a keyboard, mouse, pen input tablet, or touch panel. 5 can be connected to the digital I / Fs 16 and 21 and can handle a digital video data CD-ROM, a magneto-optical disk recording / reproducing device, a scanner, an electronic still camera, a digital VTR, and digital video data. A digital video media device such as a camera-integrated VTR (generally called a movie).

図3の回路動作は以下のようになる。コンピュータ本体1Aは一般的なパーソナルコンピュータやワークステーションと同様の構成を有するコンピュータ本体であるが、通常はバス10に接続され、アナログRGB映像信号を作成するビデオグラフィック回路の代わりに、ディジタルI/F16を接続している。そして、キーボード等の入力装置4やフロッピー(登録商標)ディスクドライブ等の外部記憶装置3から制御命令が読み込まれると、その制御命令は外部記憶装置インタフェース14や入力装置インタフェース15を介して、CPU11に取り込まれ、その制御命令に応じて、CPU11からは映像描画命令が発せられる。その映像描画命令は、ディジタルデータとして、ディジタルI/F16を介して、ディスプレイ装置2Aへ伝送される。   The circuit operation of FIG. 3 is as follows. The computer main body 1A is a computer main body having a configuration similar to that of a general personal computer or workstation, but is usually connected to the bus 10 and is replaced with a digital I / F 16 instead of a video graphic circuit for generating an analog RGB video signal. Is connected. When a control command is read from the input device 4 such as a keyboard or the external storage device 3 such as a floppy (registered trademark) disk drive, the control command is sent to the CPU 11 via the external storage device interface 14 or the input device interface 15. In response to the control command, the CPU 11 issues a video drawing command. The video drawing command is transmitted as digital data to the display device 2A via the digital I / F 16.

一方、ディスプレイ装置2Aは、伝送されてきた映像描画命令をディジタルI/F21を介して受け取り、描画処理回路22において、受け取った映像描画命令を解釈して、ディジタル映像データを作成すると共に、偏向回路27を駆動するための同期信号(Hs、Vs)も発生する。作成されたディジタル映像データは、VRAM23に順次格納された後、映像表示のために読み出される。   On the other hand, the display device 2A receives the transmitted video drawing command via the digital I / F 21, and the drawing processing circuit 22 interprets the received video drawing command to create digital video data, and also a deflection circuit. Synchronization signals (Hs, Vs) for driving 27 are also generated. The created digital video data is sequentially stored in the VRAM 23 and then read for video display.

従って、ここで用いるVRAM23は入出力ポートを別々に持つ2ポートメモリタイプのものとなっている。LUT24には、VRAM23から読み出されたディジタル映像データを、実際に表示すべき色信号振幅情報を持ったディジタル映像データに変換するための変換テーブルが格納されており、変換して得られた色信号振幅情報付きのディジタル映像データはDAC25に送られる。DAC25は、そのディジタル映像データをアナログRGB映像信号に変換し、一般的なディスプレイ装置の入力映像信号形態にする。   Therefore, the VRAM 23 used here is a two-port memory type having separate input / output ports. The LUT 24 stores a conversion table for converting the digital video data read from the VRAM 23 into digital video data having color signal amplitude information to be actually displayed, and the color obtained by the conversion is stored. Digital video data with signal amplitude information is sent to the DAC 25. The DAC 25 converts the digital video data into an analog RGB video signal and converts it into an input video signal form of a general display device.

なお、LUT24に格納されている変換テーブルの内容は、描画処理回路22から書き換え信号により書き換えることができCDT28の画面に表示する色を自在に変更できる。また、LUT24を省略することも可能であり、この場合はVRAM23の内容がRGB各色の信号振幅情報に一対一で対応する。変換されたアナログRGB映像信号はビデオ回路26を介してCDT28に入力され、また、描画処理回路22で発生された同期信号も偏向回路27を介してCDT28に入力され、一般的なディスプレイ装置と同様な映像表示が行われる。   The contents of the conversion table stored in the LUT 24 can be rewritten from the drawing processing circuit 22 by a rewrite signal, and the color displayed on the screen of the CDT 28 can be freely changed. It is also possible to omit the LUT 24. In this case, the contents of the VRAM 23 correspond one-to-one with the signal amplitude information of each RGB color. The converted analog RGB video signal is input to the CDT 28 via the video circuit 26, and the synchronization signal generated by the drawing processing circuit 22 is also input to the CDT 28 via the deflection circuit 27, which is the same as a general display device. Video display.

以上の様に、本参考例では、コンピュータ本体1Aから表示したい映像を、従来のように、アナログ映像信号や、アナログ映像信号をディジタル変換したディジタル映像データで、ディスプレイ装置2Aに伝送するのではなく、ディジタルデータである映像描画命令としてディスプレイ装置2Aに伝送して、伝送すべきデータ量の低減を図るものである。   As described above, in the present reference example, an image desired to be displayed from the computer main body 1A is not transmitted to the display device 2A as an analog image signal or digital image data obtained by digitally converting the analog image signal as in the past. Then, it is transmitted to the display device 2A as a video drawing command which is digital data, and the amount of data to be transmitted is reduced.

ここで、図4を用いて、表示したい映像を映像描画命令として伝送する場合と、ディジタル映像データとして伝送する場合とで、伝送すべきデータ量がどのように異なるかについて説明する。   Here, a description will be given of how the amount of data to be transmitted differs between when a video to be displayed is transmitted as a video rendering command and when it is transmitted as digital video data, with reference to FIG.

図4は表示したい映像を、映像描画命令として伝送する場合と、ディジタル映像データとして伝送する場合とで比較して示した説明図である。   FIG. 4 is an explanatory diagram showing a comparison between a case where a video to be displayed is transmitted as a video drawing command and a case where the video is transmitted as digital video data.

例えば、ディスプレイ装置2Aの表示解像度が一画面640×480(水平640ドット、垂直480ライン)ドットである場合において、映像として、先頭ライン上に線を表示する場合について考えてみる。図4(a)に示すように、この映像を映像描画命令として伝送する場合は、先頭ライン上に線を表示するための命令(コマンド)である「LINE(0,0)-(0,640)」という映像描画命令をディジタルデータとして、コンピュータ本体1Aからディスプレイ装置2Aに伝送し、ディスプレイ装置2A内部において、映像表示を行うためのディジタル映像データを作成して、画面上に表示する。従って、基本的には、コンピュータ本体1Aからディスプレイ装置2Aに、「LINE(0,0)-(0,640)」という簡単な映像描画命令をディジタルデータの形で伝送するだけでよいので、伝送すべきデータ量は少なくて済む。   For example, when the display resolution of the display device 2A is 640 × 480 (horizontal 640 dots, vertical 480 lines) dots per screen, consider a case where a line is displayed on the first line as an image. As shown in FIG. 4A, when this video is transmitted as a video drawing command, “LINE (0,0)-(0,640)” which is a command (command) for displaying a line on the first line. The image drawing command is transmitted as digital data from the computer main body 1A to the display device 2A, and digital image data for displaying images is created in the display device 2A and displayed on the screen. Therefore, basically, it is only necessary to transmit a simple video drawing command “LINE (0,0)-(0,640)” in the form of digital data from the computer main body 1A to the display device 2A. The amount of data is small.

これに対して、図4(b)に示すように、ディジタル映像データとして伝送する場合は、先頭ライン上の線を表わすデータ「11111………11111」を、即ち、先頭ラインに対応する1ライン分のデータとして「1」(画面表示を行うことを示すデータ)を640個、コンピュータ本体1Aからディスプレイ装置2Aに伝送した後、残りのライン数(479ライン)分のデータを伝送し、ディスプレイ装置2Aにおいて、そのまま画面上に表示する。   On the other hand, as shown in FIG. 4B, when digital video data is transmitted, data “11111... 11111” representing the line on the head line, that is, one line corresponding to the head line. After transmitting 640 "1" (data indicating screen display) as the minute data from the computer main body 1A to the display device 2A, the data for the remaining number of lines (479 lines) is transmitted to the display device. In 2A, it is displayed on the screen as it is.

即ち、ディジタル映像データとして伝送する場合、伝送すべきデータは表示画面と一対一に対応しているため、基本的には、コンピュータ本体1Aからディスプレイ装置2Aに、640×480個分のデータを伝送する必要があり、伝送すべきデータ量は非常に多くなる。   In other words, when transmitting as digital video data, the data to be transmitted has a one-to-one correspondence with the display screen, so basically 640 × 480 data is transmitted from the computer main body 1A to the display device 2A. And the amount of data to be transmitted is very large.

この様に、本参考例では、コンピュータ本体からディスプレイ装置に表示したい映像を伝送する場合に、その映像を映像描画命令として伝送することにより、伝送すべきデータ量は少なくて済む。従って、伝送路での信号周波数が低下し、不要輻射低減が図れると共に、ビット落ちやノイズ等の影響をさほど心配する必要もなく、また、ケーブルの線数を増加させる必要もない。   As described above, in this reference example, when a video to be displayed on the display device is transmitted from the computer main body, the amount of data to be transmitted can be reduced by transmitting the video as a video drawing command. Therefore, the signal frequency on the transmission line is reduced, and unnecessary radiation can be reduced. There is no need to worry about the influence of bit dropping, noise, etc., and it is not necessary to increase the number of cables.

なお、ディジタルI/F16、21としては、独自のインタフェースを用いることもできるが、SCSIインタフェースやプリンタインタフェースなどの汎用パラレルインタフェース、またはネットワークインタフェースなどの汎用シリアルインタフェースを使用することで、用途の拡大が図れる。即ち、例えば、SCSIインタフェースを用いた場合、インタフェース部分にディジタル映像メディア装置5として、CD−ROMなどのマルチメディア映像機器やスキャナなどの画像取り込み装置を接続し、その装置5から送られてくるディジタル映像データをディスプレイ装置2Aに取り込み、直接、ディスプレイ装置2Aに表示させることもできる。   The digital I / Fs 16 and 21 can use their own interfaces, but use of general-purpose parallel interfaces such as a SCSI interface and a printer interface, or general-purpose serial interfaces such as a network interface can expand the application. I can plan. That is, for example, when a SCSI interface is used, a digital video media device 5 such as a CD-ROM or an image capturing device such as a scanner is connected to the interface portion, and a digital image sent from the device 5 is connected. The video data can be taken into the display device 2A and displayed directly on the display device 2A.

この場合、ディスプレイ装置2A内部の描画処理回路22は、ディジタルI/F21を介し、ディジタル映像メディア装置5と通信を行い、ディジタル映像メディア装置5としてどの様なものが接続されているかを判断すると、そのディジタル映像データの形態に合わせて描画処理が可能なインテリジェント処理機能を有するものである。   In this case, the drawing processing circuit 22 in the display device 2A communicates with the digital video media device 5 via the digital I / F 21 to determine what is connected as the digital video media device 5. It has an intelligent processing function capable of drawing processing according to the form of the digital video data.

従って、本参考例では、各種映像メディアを再生可能なディジタル映像メディア装置5を直接接続することで、コンピュータ本体1Aの助け無しに映像をディスプレイ装置2Aの画面上に表示することができる。   Therefore, in the present reference example, by directly connecting the digital video media device 5 capable of reproducing various video media, the video can be displayed on the screen of the display device 2A without the help of the computer main body 1A.

また、本参考例では、ディジタルI/F16、21は双方向のバスで接続されているため、ディスプレイ装置2A内部において、描画処理回路22やVRAM23、LUT24等の動作状態を検出し、その検出結果をコマンドとして、ディジタルI/F16、21を介してコンピュータ本体1Aに伝送することができる。その様な伝送を行った場合は、電源投入時や工場調整時において動作確認が行える。   In this reference example, since the digital I / Fs 16 and 21 are connected by a bidirectional bus, the operation state of the drawing processing circuit 22, the VRAM 23, the LUT 24, etc. is detected in the display device 2A, and the detection result As a command can be transmitted to the computer main body 1A via the digital I / Fs 16 and 21. When such transmission is performed, the operation can be checked at power-on or factory adjustment.

次に、図5は本発明の他の参考例を示すブロック図である。同図において、一点鎖線で囲まれた部分2Bはディスプレイ装置であり、この中で、29は音声処理回路、210は音声メモリ回路、211はディジタル音声データをアナログ音声に変換するDAC、212はスピーカ、213はアナログ・ディジタル変換器(以下、ADCという)、214はマイクである。また、その他の図3と同一の符号は図3と同一の構成要素である。   FIG. 5 is a block diagram showing another reference example of the present invention. In the figure, a portion 2B surrounded by an alternate long and short dash line is a display device, in which 29 is an audio processing circuit, 210 is an audio memory circuit, 211 is a DAC that converts digital audio data into analog audio, and 212 is a speaker. Reference numeral 213 denotes an analog / digital converter (hereinafter referred to as ADC), and 214 denotes a microphone. Moreover, the other code | symbol same as FIG. 3 is the same component as FIG.

以下、図5の回路動作について説明する。本参考例では、図5に示すように、ディスプレイ装置2Bには、図3に示すコンピュータ本体1A、またはディジタル映像メディア装置5から、映像描画命令及び音声処理命令がディジタルデータとして、同一線路上を伝送されてくる。   Hereinafter, the circuit operation of FIG. 5 will be described. In this reference example, as shown in FIG. 5, the display device 2B has a video drawing command and an audio processing command as digital data from the computer main body 1A or the digital video media device 5 shown in FIG. Will be transmitted.

伝送されてきたディジタルデータは、ディジタルI/F21を介して受け取られ、この内の映像描画命令からは図3のディスプレイ装置2Aと同様に描画処理回路22、VRAM23、LUT24、DAC25等から成る回路でアナログ映像信号が得られる。また、音声処理命令は音声処理回路29で実際の音声イメージで復調され、ディジタル音声データとして音声メモリ210に保持された後に、D/A変換器211でアナログ音声信号に変換される。この音声信号はスピーカ212を通して、音声出力となる。   The transmitted digital data is received via the digital I / F 21, and from the video drawing command, the drawing processing circuit 22, the VRAM 23, the LUT 24, the DAC 25, etc., as in the display device 2A of FIG. An analog video signal is obtained. The voice processing command is demodulated with an actual voice image by the voice processing circuit 29, held as digital voice data in the voice memory 210, and then converted into an analog voice signal by the D / A converter 211. This audio signal is output as audio through the speaker 212.

以上の様に、本参考例では、映像と音声を、映像描画命令と音声処理命令として同一のインタフェースを用いて伝送でき、線路の増設を不要とする。さらに、映像と音声を取り扱う様なアプリケーションソフトウェアをコンピュータ本体1A側で動作させる場合に、本参考例のディスプレイ装置2Bを接続することで、他の付加回路を必要とせずに簡単に映像表示と音声出力が得られる。   As described above, in this reference example, video and audio can be transmitted using the same interface as a video drawing command and a voice processing command, and no additional line is required. Further, when application software that handles video and audio is operated on the computer main body 1A side, by connecting the display device 2B of the present reference example, video display and audio can be easily performed without requiring any additional circuit. Output is obtained.

また、本参考例では、マイク214から音声を取り込み、A/D変換213でディジタル音声データに変換して、音声処理回路29で変調した後、ディジタルI/F21を介して、コンピュータ本体1Aに伝送し、音声データとして活用することができる。なお、音声入力装置としてはマイク214の代わりにスピーカ212を使用することもできる。この場合は図5に点線で示した様にスピーカ212から入力された音声はA/D変換213に入力され、上記したように処理される。   In this reference example, the voice is taken in from the microphone 214, converted into digital voice data by the A / D conversion 213, modulated by the voice processing circuit 29, and then transmitted to the computer main body 1A via the digital I / F 21. It can be used as audio data. Note that a speaker 212 can be used instead of the microphone 214 as a voice input device. In this case, as indicated by the dotted line in FIG. 5, the sound input from the speaker 212 is input to the A / D conversion 213 and processed as described above.

図6は本発明の他の参考例を示すブロック図である。同図において、一点鎖線で囲まれた部分2Cはディスプレイ装置であり、この中で、33は図3及び図5の描画処理回路22とは別の描画処理回路、34は前処理回路、35はADC、36はバッファ回路、37はPLL回路、38は信号切り替え回路であり、その他の図3及び図5と同一の符号は同一の構成要素である。   FIG. 6 is a block diagram showing another reference example of the present invention. In the figure, a portion 2C surrounded by a one-dot chain line is a display device, in which 33 is a drawing processing circuit different from the drawing processing circuit 22 of FIGS. 3 and 5, 34 is a preprocessing circuit, and 35 is ADC, 36 is a buffer circuit, 37 is a PLL circuit, 38 is a signal switching circuit, and the other reference numerals identical to those in FIGS. 3 and 5 are the same components.

以下、図6の回路動作について説明する。本参考例では、図6に示すように、ディスプレイ装置2Cには、図3に示すコンピュータ本体1Aから映像描画命令がディジタルデータとして伝送されてくると共に、一般的なコンピュータ本体やVTRやLDプレーヤ等の映像出力装置からアナログ映像信号(以下、ビデオ信号という)が伝送されてくる。ディジタルデータとして伝送されてきた映像描画命令は、ディジタルI/F21を介して受け取られ、描画処理回路22において、その映像描画命令を基にディジタル映像データが作成される。   Hereinafter, the circuit operation of FIG. 6 will be described. In this reference example, as shown in FIG. 6, a video drawing command is transmitted as digital data from the computer main body 1A shown in FIG. 3 to the display device 2C, and a general computer main body, VTR, LD player, etc. An analog video signal (hereinafter referred to as a video signal) is transmitted from the video output device. The video drawing command transmitted as digital data is received via the digital I / F 21, and the digital processing unit 22 creates digital video data based on the video drawing command.

一方、伝送されてきたビデオ信号は前処理回路34に入力され、映像クランプ処理や、上記ビデオ信号がコンポジットタイプの場合にはビデオ信号から同期信号を抽出する処理が施される。これら処理の施されたビデオ信号はADC35によってディジタル映像データに変換される。   On the other hand, the transmitted video signal is input to the pre-processing circuit 34, and a video clamping process and a process of extracting a synchronization signal from the video signal when the video signal is a composite type are performed. The video signal subjected to these processes is converted into digital video data by the ADC 35.

ここで、ADC35に使用されるサンプリングクロックは、前処理回路34から出力される同期信号に同期させるために、一般的なフェーズロック回路で構成されるPLL回路37で作成される。変換して得られたディジタル映像データはバッファ回路36を介して、順次、描画処理回路33に読み込まれる。   Here, the sampling clock used for the ADC 35 is generated by a PLL circuit 37 constituted by a general phase lock circuit in order to synchronize with the synchronization signal output from the preprocessing circuit 34. The digital video data obtained by the conversion is sequentially read into the drawing processing circuit 33 via the buffer circuit 36.

また、切り替え制御回路38には、ディスプレイ装置2Cの外部から使用者により、どの様な映像処理を行うかの指示が与えられる他、コンピュータ本体1AからディジタルI/F21、描画処理回路33を介して、切り替え制御命令が与えられる。切り替え制御回路38はこれら与えられた指示や命令を解釈し、描画処理回路33に所定の指示を与える。描画処理回路33では、切り替え制御回路38からの指示に従い、映像描画命令を基に作成したディジタル映像データと、ビデオ信号を変換して得られたディジタル映像データと、を切り替えて出力すると共に、所定の映像処理を施す。   Further, the switching control circuit 38 is instructed by the user from the outside of the display device 2C what kind of video processing is performed, and from the computer main body 1A via the digital I / F 21 and the drawing processing circuit 33. A switching control command is given. The switching control circuit 38 interprets these given instructions and commands, and gives predetermined instructions to the drawing processing circuit 33. In accordance with an instruction from the switching control circuit 38, the drawing processing circuit 33 switches between digital video data created based on a video drawing command and digital video data obtained by converting a video signal, and outputs a predetermined value. Video processing.

これら切り替えや映像処理によって得られる表示の形態としては、映像描画命令に基づく映像か、ビデオ信号に基づく映像のどちらか一方をCDT28に表示する場合、どちらか一方をCDT28の画面上に表示し、その中の適当な場所に他方をウィンドウ表示する場合、どちらか一方の表示映像上に他方をスーパーインポーズする場合、あるいは、前記の各場合で映像の拡大・縮小やスクロールを行う場合などがある。こうして、描画処理回路33で切り替えや映像処理が行われたディジタル映像データは、その後、VRAM23に書き込まれる。その後の回路動作は図3と同様である。   As a display form obtained by these switching and video processing, when displaying either the video based on the video rendering command or the video based on the video signal on the CDT 28, either one is displayed on the screen of the CDT 28, There are cases where the other is displayed in a window at an appropriate location, the other is superimposed on one of the displayed images, or the image is enlarged / reduced or scrolled in each of the above cases. . Thus, the digital video data that has been switched and processed by the drawing processing circuit 33 is then written into the VRAM 23. The subsequent circuit operation is the same as in FIG.

従って、本参考例では、ディスプレイ装置2Cに映像描画命令以外にも通常のビデオ信号を伝送して、それらの映像の何れかを画面上に表示することができるばかりでなく、それら2種類の映像を同時に種々の表示モードで表示することができる。   Therefore, in this reference example, not only the video drawing command but also a normal video signal can be transmitted to the display device 2C, and any one of these videos can be displayed on the screen. Can be simultaneously displayed in various display modes.

次に、図7は本発明の他の参考例を示すブロック図である。同図で一点鎖線で囲まれた部分2Dはディスプレイ装置であり、その中で、41は図3及び図6の描画処理回路22とは別の描画処理回路、42はアナログ信号切り替え回路(以下、SWという)であり、その他の図3、図5、および図6と同一の符号は同一の構成要素である。   FIG. 7 is a block diagram showing another reference example of the present invention. A portion 2D surrounded by an alternate long and short dash line in the figure is a display device, in which 41 is a drawing processing circuit different from the drawing processing circuit 22 in FIGS. 3 and 6, and 42 is an analog signal switching circuit (hereinafter referred to as an analog signal switching circuit). The same reference numerals as those in FIGS. 3, 5, and 6 are the same components.

図7の回路動作は以下のようになる。本参考例では、図7に示すように、ディスプレイ装置2Dには、図6と同様に、図3に示すコンピュータ本体1Aから映像描画命令がディジタルデータとして伝送されてくると共に、一般的なコンピュータ本体やVTRやLDプレーヤ等の映像出力装置からビデオ信号が伝送されてくる。ディスプレイ装置2Dの内部での処理は、ビデオ信号はそのままSW42に入力され、ディジタル処理は行われない。一方、映像描画命令は、描画処理回路41、VRAM23、LUT24、DAC25の各回路により、アナログ映像信号に変換され、SW42に入力される。   The circuit operation of FIG. 7 is as follows. In this reference example, as shown in FIG. 7, a video drawing command is transmitted as digital data from the computer main body 1A shown in FIG. 3 to the display device 2D, as in FIG. A video signal is transmitted from a video output device such as a VTR or an LD player. In the processing inside the display device 2D, the video signal is input to the SW 42 as it is, and digital processing is not performed. On the other hand, the video rendering command is converted into an analog video signal by the rendering processing circuit 41, the VRAM 23, the LUT 24, and the DAC 25, and is input to the SW.

ここで、描画処理回路41は、図6と同様な切り替え制御回路38からの指示によって、CDT28に表示する映像として映像描画命令に基づく映像とビデオ信号に基づく映像のどちらを選択するかを決定しSW42を制御する。この制御の方法は、次の通りである。   Here, the drawing processing circuit 41 determines whether to select a video based on a video drawing command or a video based on a video signal as a video to be displayed on the CDT 28 according to an instruction from the switching control circuit 38 similar to FIG. SW42 is controlled. This control method is as follows.

第1の表示制御モードでは、ディスプレイ装置2Dに伝送される映像描画命令に基づく映像とビデオ信号に基づく映像のどちらか一方をCDT28に表示する。この時、ビデオ信号に基づく映像が選択されれば、ビデオ信号に付随してディスプレイ装置2Dに入力される同期信号Hs、Vsは一旦、描画処理回路41に入力され、そのまま偏向回路27に与えられる。   In the first display control mode, either the video based on the video rendering command transmitted to the display device 2D or the video based on the video signal is displayed on the CDT 28. At this time, if an image based on the video signal is selected, the synchronization signals Hs and Vs input to the display device 2D in association with the video signal are once input to the drawing processing circuit 41 and supplied to the deflection circuit 27 as they are. .

従って、同期信号Hs、Vsと描画処理回路41から出力される同期信号Hs’、Vs’は等しい。逆に、映像描画命令に基づく映像が選択された場合は、同期信号Hs’、Vs’は同期信号Hs、Vsと非同期で、表示に適した周期で発生する。   Accordingly, the synchronization signals Hs and Vs are equal to the synchronization signals Hs ′ and Vs ′ output from the drawing processing circuit 41. Conversely, when a video based on a video rendering command is selected, the synchronization signals Hs ′ and Vs ′ are asynchronous with the synchronization signals Hs and Vs and are generated at a cycle suitable for display.

次に、第2の表示制御モードでは、ビデオ信号に基づく映像の表示中に、映像描画命令に基づく映像をウィンドウ表示する。この時、描画処理回路41の入出力同期信号は一致したものとなる。ここで、ビデオ信号に基づく映像の表示解像度が映像描画命令に基づく映像の表示解像度よりも充分高い場合、描画制御回路41において、同期信号Hs、Vsに同期して映像描画命令を基にディジタル映像データを作成し、その後、所定のタイミングでVRAM23から全ディジタル映像データを読みだし、LUT24、DAC25でアナログ化し、得られたアナログ映像信号をSW42においてビデオ信号と所定のタイミングで切り替えて、ビデオ信号に基づく映像の表示エリア内に、映像描画命令に基づく映像をウィンドウ表示する。   Next, in the second display control mode, the video based on the video rendering command is displayed in a window while the video based on the video signal is displayed. At this time, the input / output synchronization signals of the drawing processing circuit 41 coincide with each other. Here, when the display resolution of the video based on the video signal is sufficiently higher than the display resolution of the video based on the video rendering command, the rendering control circuit 41 performs digital video based on the video rendering command in synchronization with the synchronization signals Hs and Vs. Data is created, and then all digital video data is read from the VRAM 23 at a predetermined timing, converted into an analog signal by the LUT 24 and the DAC 25, and the obtained analog video signal is switched to a video signal at a predetermined timing in the SW 42 to be converted into a video signal. The video based on the video rendering command is displayed in a window in the video display area based on the video.

この様子を図8のタイミングチャートに示す。ビデオ信号の水平同期信号Hsに対し、ビデオ信号の表示期間は図8のT1期間となり、描画処理回路41から発せられるSW42の制御信号S1はT1期間より短いT2期間にDAC25から出力されるアナログ映像信号を選択し、それ以外の期間ではビデオ信号を選択する。   This situation is shown in the timing chart of FIG. The display period of the video signal is the T1 period of FIG. 8 with respect to the horizontal synchronizing signal Hs of the video signal, and the control signal S1 of the SW 42 issued from the drawing processing circuit 41 is an analog video output from the DAC 25 in the T2 period shorter than the T1 period. A signal is selected, and a video signal is selected in other periods.

その結果、SW42からの出力は図8の様に切り替えられ、水平方向についてウィンドウ表示ができる。ウィンドウ表示位置は切り替え制御回路38からの指示に従って、VRAM23から読み出されるディジタル映像データの水平同期信号Hsに対する読みだし開始時間をずらすと、描画処理回路41から発せられる制御信号S1も図8の点線の様に移動し、ウィンドウ表示位置を可変することができる。垂直方向についても全く同様に行うことができる。   As a result, the output from the SW 42 is switched as shown in FIG. 8, and a window can be displayed in the horizontal direction. When the window display position is shifted in accordance with an instruction from the switching control circuit 38 and the reading start time of the digital video data read from the VRAM 23 with respect to the horizontal synchronizing signal Hs is shifted, the control signal S1 generated from the drawing processing circuit 41 is also indicated by the dotted line in FIG. The window display position can be changed. The same can be done in the vertical direction.

次に、ビデオ信号に基づく映像の表示解像度が映像描画命令に基づく映像の表示解像度と同等かそれ以下の場合には以下のような処理を行う。図9にはこの場合のタイミングチャートを示す。描画処理回路41によってVRAM23に保持されたディジタル映像データを同期信号Hsに合わせ、そのまま全て読みだそうとすると、図9に示す処理無しDAC25出力の様に、映像信号が同期信号Hsの一水平期間を越えてしまうことになる。   Next, when the video display resolution based on the video signal is equal to or lower than the video display resolution based on the video rendering command, the following processing is performed. FIG. 9 shows a timing chart in this case. If all the digital video data held in the VRAM 23 by the drawing processing circuit 41 is matched with the synchronization signal Hs and is read as it is, the video signal is one horizontal period of the synchronization signal Hs as in the output of the unprocessed DAC 25 shown in FIG. Will be exceeded.

そこで、VRAM23に保持される映像データを間引いて読みだし、図9に示す処理後DAC出力の様に、水平期間内に映像信号が充分収まるよう、描画処理回路41が制御信号S1を発生し、SW42を制御する。同様に垂直方向についても処理を行う。   Therefore, the video data held in the VRAM 23 is thinned and read, and the rendering processing circuit 41 generates the control signal S1 so that the video signal is sufficiently contained within the horizontal period, as in the post-processing DAC output shown in FIG. SW42 is controlled. Similarly, processing is performed in the vertical direction.

この様にして、図7のディスプレイ装置2Dでは2つの映像信号を切り替えたり、CDT28の画面上に自在にウィンドウ表示することが可能となる。   In this manner, in the display device 2D of FIG. 7, it is possible to switch between two video signals and display a window freely on the screen of the CDT 28.

図10は本発明の別の参考例を示すブロック図である。同図において、1点鎖線で囲まれた部分2Eはディスプレイ装置であり、その中で、71は前出の各図の描画処理回路とは別の描画処理回路、72は書き込み可能な読み出し用メモリ(以下、ROMという)、73はCPU、74はADC、75はセンサやカメラなどの受光装置であり、その他の図3と同一符号は同一の構成要素である。   FIG. 10 is a block diagram showing another reference example of the present invention. In the figure, a portion 2E surrounded by a one-dot chain line is a display device, in which 71 is a drawing processing circuit different from the drawing processing circuits in the previous drawings, and 72 is a writable read memory. (Hereinafter referred to as ROM), 73 is a CPU, 74 is an ADC, 75 is a light receiving device such as a sensor or a camera, and the other reference numerals are the same as those in FIG.

以下、図10の回路動作について説明する。図10において、描画処理は図3の参考例と全く同様に行われ、ディスプレイ装置2Eには図3に示すコンピュータ本体1Aから映像描画命令が伝送されてきて、ディジタルI/F21を介して受け取られ、この映像描画命令から描画処理回路71、VRAM23、LUT24、DAC25等から成る回路でアナログ映像信号が得られる。   Hereinafter, the circuit operation of FIG. 10 will be described. 10, the drawing process is performed in exactly the same way as in the reference example of FIG. 3, and a video drawing command is transmitted from the computer main body 1 </ b> A shown in FIG. 3 to the display device 2 </ b> E and received via the digital I / F 21. From this video drawing command, an analog video signal is obtained by a circuit comprising the drawing processing circuit 71, VRAM 23, LUT 24, DAC 25, and the like.

一方、ROM72、CPU73、ADC74、受光装置75から構成される部分では、ディスプレイ装置2Eの表示に関する各種特性を測定・処理し、得たデータを保持する。ここで、測定する特性としては、CDT28のいわゆるガンマ特性や最高輝度、最低輝度、色温度等が掲げられる。特性の測定方法としては、CPU73が描画処理回路71を制御し、CDT28に全白画面、RGB各単色画面、中間輝度画面、低輝度画面等を表示させ、このときのCDT28の管面上の状態を受光装置75で測定する。   On the other hand, in the portion composed of the ROM 72, the CPU 73, the ADC 74, and the light receiving device 75, various characteristics relating to the display of the display device 2E are measured and processed, and the obtained data is held. Here, as the characteristics to be measured, a so-called gamma characteristic of CDT 28, a maximum brightness, a minimum brightness, a color temperature, and the like are listed. As a characteristic measurement method, the CPU 73 controls the drawing processing circuit 71 and causes the CDT 28 to display an all-white screen, an RGB single-color screen, an intermediate luminance screen, a low-luminance screen, and the like. Is measured by the light receiving device 75.

測定結果はADC74でディジタル化され、CPU73に入力される。CPU73ではDAC25から出力されているアナログ映像信号のレベルと測定結果を基に所定の演算を行い、この結果をディスプレイ装置2Eの表示特性データとしてROM72に書き込む。この様にして書き込まれたデータはコンピュータ本体1Aから要求があった場合やディスプレイ装置2Eの電源が投入された時などに、コンピュータ本体1AにディジタルI/F21を介して伝送される。   The measurement result is digitized by the ADC 74 and input to the CPU 73. The CPU 73 performs a predetermined calculation based on the level of the analog video signal output from the DAC 25 and the measurement result, and writes this result in the ROM 72 as display characteristic data of the display device 2E. The data written in this way is transmitted to the computer main body 1A via the digital I / F 21 when a request is made from the computer main body 1A or when the power of the display device 2E is turned on.

伝送された特性データはコンピュータ本体1Aに読み込まれ、例えば、ディスプレイ装置2Eに表示される映像の色合いとそれをプリンタなどに出力する場合の印刷物の色合いとを合わせる、いわゆるカラーマッチングに使用される。このときの印刷物とのずれをディスプレイ装置2Eで補正するための補正指示データがコンピュータ本体1Aからディスプレイ装置2Eへ送られ、描画処理回路71及びCPU73がDAC25に出力すべきアナログ映像信号の補正を行い、印刷物に合わせた色合いで映像を表示することが可能となる。   The transmitted characteristic data is read into the computer main body 1A, and is used, for example, for so-called color matching in which the hue of the image displayed on the display device 2E is matched with the hue of the printed material when it is output to a printer or the like. Correction instruction data for correcting the deviation from the printed material at this time by the display device 2E is sent from the computer main body 1A to the display device 2E, and the drawing processing circuit 71 and the CPU 73 correct the analog video signal to be output to the DAC 25. Thus, it is possible to display an image with a color according to the printed matter.

以上を踏まえて図1は本発明の一実施例を示すブロック図である。同図で一点鎖線で囲まれた部分1Bはコンピュータ本体であり、その中で、81は描画処理回路、82は圧縮回路であり、別の一点鎖線で囲まれた部分2Fはディスプレイ装置(本発明の実施例)であり、その中で、83は伸長回路である。その他の図3と同一の符号は同一の構成要素である。   Based on the above, FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, a portion 1B surrounded by an alternate long and short dash line is a computer main body, in which 81 is a drawing processing circuit, 82 is a compression circuit, and a portion 2F surrounded by another alternate long and short dash line is a display device (the present invention). Among them, 83 is an expansion circuit. The same reference numerals as those in FIG. 3 denote the same components.

図1の回路動作は以下のようになる。コンピュータ本体1BでCPU11、主メモリ12、I/Oポート13、外部記憶装置I/F14、入力装置I/F15の各回路部分は一般的なコンピュータと同様な働きをするものであり、外部記憶装置3や入力装置15等からバス10を介して、CPU11に入力される各種制御命令やディジタル映像データはCPU11で処理され、映像生成に関する制御命令を描画処理回路81へ送る。描画処理回路81ではこの制御命令を実際に映像表示を行う為のディジタル映像データに展開する。   The circuit operation of FIG. 1 is as follows. In the computer main body 1B, the CPU 11, the main memory 12, the I / O port 13, the external storage device I / F 14, and the input device I / F 15 operate in the same manner as a general computer. 3, various control commands and digital video data input to the CPU 11 via the bus 10 from the input device 15 and the like are processed by the CPU 11, and a control command related to video generation is sent to the drawing processing circuit 81. The drawing processing circuit 81 develops this control command into digital video data for actual video display.

ここで、このディジタル映像データの情報量は1秒当たり数百Mバイト程度の膨大な情報量となるため、これを圧縮回路82により数十分の一から百数十分の一程度にデータ圧縮を行い、ディジタルI/F16で転送可能なレベルとする。圧縮処理されたディジタル映像データはディジタルI/F16からディスプレイ装置2Fに向け、出力される。また、描画処理回路81はディジタル映像データ以外にディスプレイ装置2Fの同期信号情報や表示状態の制御を行うためのディスプレイ制御データも作成し、ディジタルI/F16からディジタル映像データと共にディスプレイ装置2Fへ出力される。   Here, since the amount of information of the digital video data is an enormous amount of information of about several hundred megabytes per second, this is compressed by a compression circuit 82 to about one-tenth to one-hundredth. To a level that can be transferred by the digital I / F 16. The compressed digital video data is output from the digital I / F 16 to the display device 2F. In addition to the digital video data, the drawing processing circuit 81 also creates display control data for controlling the synchronization signal information and display state of the display device 2F, and outputs the display control data together with the digital video data from the digital I / F 16 to the display device 2F. The

ディスプレイ装置2Fでは、ディジタルI/F21で圧縮されたディジタル映像データとディスプレイ制御データを受け取り、次段の伸長回路83に渡す。伸長回路83では圧縮されているディジタル映像データは伸長処理し、元のディジタル映像データとして再生した後、VRAM23に書き込む。また、伸長回路83はディスプレイ制御データからはディスプレイ装置2Fの偏向回路27を駆動するために必要な水平・垂直同期信号(Hs、Vs)を作成したり、表示映像の表示色や映像信号レベルを可変するためにLUT24の設定値を書き換える動作を行う。   The display device 2F receives the digital video data and display control data compressed by the digital I / F 21 and passes them to the decompression circuit 83 at the next stage. The decompression circuit 83 decompresses the compressed digital video data, reproduces it as original digital video data, and writes it into the VRAM 23. Further, the decompression circuit 83 creates horizontal / vertical synchronization signals (Hs, Vs) necessary for driving the deflection circuit 27 of the display device 2F from the display control data, and displays the display color and video signal level of the display video. In order to make it variable, an operation of rewriting the set value of the LUT 24 is performed.

以上の様にして、ディジタル映像データはVRAM23に格納後、LUT24、DAC25の各処理によりアナログ映像信号として取り出され、ビデオ回路26を通り、CDT28を駆動することでCDT28上に表示される。本実施例では、ディジタル映像データを送信側で圧縮し、受信側で伸長することにより、ディジタル映像データの伝送が一般的なインタフェース仕様に基づいた方式で可能となる。   As described above, after the digital video data is stored in the VRAM 23, it is extracted as an analog video signal by each processing of the LUT 24 and the DAC 25, and is displayed on the CDT 28 by driving the CDT 28 through the video circuit 26. In this embodiment, digital video data can be transmitted by a method based on general interface specifications by compressing digital video data on the transmission side and expanding it on the reception side.

なお、本実施例において、図7に示したと同様に、切り替え制御回路38、アナログ信号切り替え回路42等を設け、外部からビデオ信号を入力するようにした場合は、伸長回路83によってそのアナログ信号切り替え回路42を制御することにより、図7の参考例と同様の効果を得ることができる。   In this embodiment, as shown in FIG. 7, when the switching control circuit 38, the analog signal switching circuit 42, etc. are provided and the video signal is input from the outside, the decompression circuit 83 switches the analog signal. By controlling the circuit 42, the same effect as in the reference example of FIG. 7 can be obtained.

次に、図2は本発明の他の実施例を示すブロック図である。同図において、一点鎖線で囲まれた部分1Cはコンピュータ本体であり、この中で、91はディジタル映像データを格納するためのVRAM、92は圧縮回路であり、その他図3、及び図1と同一符号は同一構成要素である。また、一点鎖線で囲まれた部分2Gはディスプレイ装置(本発明の実施例)であり、その中で、93は伸長回路であり、その他図3と同一符号は同一構成要素である。   FIG. 2 is a block diagram showing another embodiment of the present invention. In the figure, a portion 1C surrounded by a one-dot chain line is a computer main body, in which 91 is a VRAM for storing digital video data, 92 is a compression circuit, and the other is the same as FIG. 3 and FIG. Reference numerals are the same components. A portion 2G surrounded by a one-dot chain line is a display device (embodiment of the present invention), in which 93 is an extension circuit, and the other reference numerals are the same as those in FIG.

本実施例では、図1に示したのと同様、CPU11で作成された映像生成に関する制御命令は描画処理回路81に送られ、ディジタル映像データを作成する。描画処理回路81で作成されたディジタル映像データは一旦、VRAM91に格納され、次段の圧縮回路92は格納したディジタル映像データを読み出す。圧縮回路92では読み出されたディジタル映像データを圧縮処理し、データ量をディジタルI/F16で送出できるような情報量とする。   In the present embodiment, as shown in FIG. 1, a control command relating to video generation created by the CPU 11 is sent to the drawing processing circuit 81 to create digital video data. The digital video data created by the drawing processing circuit 81 is temporarily stored in the VRAM 91, and the next-stage compression circuit 92 reads the stored digital video data. The compression circuit 92 compresses the read digital video data so that the amount of data is such that it can be sent out by the digital I / F 16.

さらに、描画処理回路81からは同期信号情報や表示色などのディスプレイ装置2Gの表示に関する制御データが出力され、ディジタルI/F16へ送られる。従って、ディジタルI/F16からは圧縮処理されディジタル映像データとディスプレイ装置2Gの制御データが出力される。   Further, control data relating to display on the display device 2G such as synchronization signal information and display color is output from the drawing processing circuit 81 and sent to the digital I / F 16. Therefore, the digital I / F 16 performs compression processing and outputs digital video data and control data for the display device 2G.

ディスプレイ装置2Gでは、ディジタルI/F21を介して、前記データを順次、伸長回路93に送る。伸長回路93では圧縮されているディジタル映像データを展開し、基のディジタル映像データ形式に逐次戻し、LUT24、DAC25によりアナログ映像信号としてビデオ回路26に出力する。また、伸長回路93はディスプレイ装置の制御データより、偏向回路27に与える同期信号(Hs、Vs)の作成、及びLUT24の設定値変更用データの作成を行う。以上の様にして、多量のディジタル映像データを一般のインタフェース仕様に基ずく線路上を伝送可能とし、伝送線路での画質劣化や不要輻射の発生を抑えることができる。   The display device 2G sequentially sends the data to the decompression circuit 93 via the digital I / F 21. The decompression circuit 93 expands the compressed digital video data, sequentially returns to the original digital video data format, and outputs it to the video circuit 26 as an analog video signal by the LUT 24 and the DAC 25. Further, the decompression circuit 93 creates synchronization signals (Hs, Vs) to be given to the deflection circuit 27 and data for changing set values of the LUT 24 from the control data of the display device. As described above, a large amount of digital video data can be transmitted on a line based on general interface specifications, and image quality deterioration and unnecessary radiation on the transmission line can be suppressed.

なお、本実施例においても、図7に示したと同様に、切り替え制御回路38、アナログ信号切り替え回路42等を設け、外部からビデオ信号を入力するようにした場合は、伸長回路93によってそのアナログ信号切り替え回路42を制御することにより、図7の参考例と同様の効果を得ることができる。   In this embodiment as well, as shown in FIG. 7, when the switching control circuit 38, the analog signal switching circuit 42, etc. are provided and the video signal is inputted from the outside, the decompression circuit 93 causes the analog signal to be input. By controlling the switching circuit 42, the same effect as in the reference example of FIG. 7 can be obtained.

図11は本発明の別の参考例を示すブロック図である。同図において、一点鎖線で囲まれた部分2Hはディスプレイ装置を示しており、その中で101は入力装置インタフェース回路(以下、入力装置I/F)、102は入力装置であり、その他図3と同一符号は同一機能を有するものである。   FIG. 11 is a block diagram showing another reference example of the present invention. In the same figure, a portion 2H surrounded by an alternate long and short dash line indicates a display device, in which 101 is an input device interface circuit (hereinafter referred to as input device I / F), 102 is an input device, and the other FIG. The same reference numerals have the same function.

図11の回路動作を以下に説明する。本参考例では、図3に示される様なコンピュータ本体1Aとディスプレイ装置2Hが接続されており、コンピュータ本体1Aから送られてくるディジタルディジタル映像データはディジタルI/F21、描画処理回路22、VRAM23、LUT24、DAC25により図3と同様にアナログビデオ信号を生成し、ビデオ回路26、および偏向回路27によりCDT28に映像表示が行われる。   The circuit operation of FIG. 11 will be described below. In this reference example, a computer main body 1A and a display device 2H as shown in FIG. 3 are connected, and digital digital video data sent from the computer main body 1A is a digital I / F 21, a drawing processing circuit 22, a VRAM 23, Analog video signals are generated by the LUT 24 and the DAC 25 in the same manner as in FIG. 3, and the video display is performed on the CDT 28 by the video circuit 26 and the deflection circuit 27.

更に、図31に示すディスプレイ装置2Hではキーボード、マウス、タッチパネル、ペンタブレット等の入力装置が接続され、入力装置I/F101は入力装置102からの情報を取り込む。入力装置I/F101は取り込んだ情報を所定の形式に変換処理し、ディジタルI/F21を介して、コンピュータ本体1Aへ制御命令として送る。コンピュータ本体1A側ではその制御命令を処理し、ディスプレイ装置2Hに表示すべき情報を作成する。この様にして作成された情報はディジタル映像データとしてコンピュータ本体1AのディジタルI/F16から送出され、ディスプレイ装置2Hは新たな映像表示を行う。   Furthermore, an input device such as a keyboard, a mouse, a touch panel, and a pen tablet is connected to the display device 2H illustrated in FIG. 31, and the input device I / F 101 takes in information from the input device 102. The input device I / F 101 converts the captured information into a predetermined format, and sends it as a control command to the computer main body 1A via the digital I / F 21. The computer main body 1A processes the control command and creates information to be displayed on the display device 2H. The information created in this way is sent out as digital video data from the digital I / F 16 of the computer main body 1A, and the display device 2H performs a new video display.

以上、本参考例ではディスプレイ装置2Hに入力手段102を付加することでコンピュータ本体1Aとの設置距離が離れている場合でも、ディスプレイ装置2Hのすぐ間近で情報を入力することができ、しかも映像信号は伝送による損失無く、高画質な映像を表示することができる。   As described above, in this reference example, by adding the input means 102 to the display device 2H, even when the installation distance from the computer main body 1A is long, information can be input immediately close to the display device 2H, and the video signal Can display high-quality video without loss due to transmission.

図12は本発明の別の参考例を示すブロック図である。同図で1Aはコンピュータ本体、2a、2b、2cはディスプレイ装置であり、IFはディジタルインタフェースである。コンピュータ本体1Aは図3に示すものと同一であり、また、各ディスプレイ装置は図3、図5、図6、図7、図10、または図11に示すものと同様な構成を有する。   FIG. 12 is a block diagram showing another reference example of the present invention. In the figure, 1A is a computer main body, 2a, 2b and 2c are display devices, and IF is a digital interface. The computer main body 1A is the same as that shown in FIG. 3, and each display device has the same configuration as that shown in FIG. 3, FIG. 5, FIG. 6, FIG. 7, FIG.

本参考例では、コンピュータ本体1AよりディジタルインタフェースIFに出力される映像描画命令は、このディジタルインタフェースIFに接続される各ディスプレイ装置2a、2b、2cに入力され個別に映像表示が行われる。ここで、映像描画命令に先立ち、どのディスプレイ装置に対する命令かを指示する選択命令を出力すると、各ディスプレイ装置のインタフェース回路がこれを判断し、該当するディスプレイ装置に次に送られてくる映像描画命令が取り込まれる。   In this reference example, a video drawing command output from the computer main body 1A to the digital interface IF is input to the display devices 2a, 2b, and 2c connected to the digital interface IF, and video display is performed individually. Here, prior to the video drawing command, when a selection command indicating which display device is to be output is output, the interface circuit of each display device determines this and the video drawing command sent to the corresponding display device next. Is captured.

この様にして、選択命令がディジタルインタフェースIFに接続されるディスプレイ装置2a、2b、2cすべてを選択した場合には同時に同じ映像が表示される。また、選択命令がディスプレイ装置2aを選択している場合、ディスプレイ装置2aの映像表示だけが新たなものに切り替わる。   In this way, when the selection command selects all the display devices 2a, 2b and 2c connected to the digital interface IF, the same video is displayed at the same time. When the selection command selects the display device 2a, only the video display on the display device 2a is switched to a new one.

以上のように、ディジタルインタフェースIFに複数台のディスプレイ装置を接続し、個別に映像を表示させたり、全部を同時に同じ表示内容で表示させることが可能となり、使い勝手を拡大することができる。   As described above, it is possible to connect a plurality of display devices to the digital interface IF and display the images individually or to display all of them with the same display contents at the same time, and the usability can be expanded.

本発明によれば、規格に基づき一般的に使用されるディジタルインタフェースを用いて、コンピュータ側からディスプレイ装置側に解像度の高い映像表示を行うためのディジタル映像データを実現可能な情報伝送割合で伝送でき、従来のアナログ映像信号で伝送する場合に比べ線路の損失、ノイズによる影響等を低減することが可能となる。   According to the present invention, it is possible to transmit digital video data for high-resolution video display from a computer side to a display device side at a feasible information transmission rate using a digital interface generally used based on a standard. Thus, it is possible to reduce the effects of line loss, noise, and the like as compared with the case of transmission using a conventional analog video signal.

さらに、ディジタル信号の形式で伝送するため、同一線路で映像信号の他に音声信号やディスプレイの制御情報などもコンピュータ側からディスプレイ装置側に伝送できる。逆に、ディスプレイ装置側からコンピュータ本体側へディスプレイの内部情報を認識させることもできるという利点がある。   Furthermore, since it is transmitted in the form of a digital signal, an audio signal, display control information, etc. can be transmitted from the computer side to the display device side in addition to the video signal on the same line. On the contrary, there is an advantage that the internal information of the display can be recognized from the display device side to the computer main body side.

本発明の一実施例を示すブロック図である。It is a block diagram which shows one Example of this invention. 本発明の別の実施例を示すブロック図である。It is a block diagram which shows another Example of this invention. 本発明の理解に役立つ参考例を示すブロック図である。It is a block diagram which shows the reference example useful for an understanding of this invention. 表示したい映像を、映像描画命令として伝送する場合と、ディジタル映像データとして伝送する場合とで比較して示した説明図である。It is explanatory drawing shown in comparison with the case where the image | video to display is transmitted as a video drawing command, and the case where it transmits as digital video data. 本発明の他の参考例を示すブロック図である。It is a block diagram which shows the other reference example of this invention. 本発明の他の参考例を示すブロック図である。It is a block diagram which shows the other reference example of this invention. 本発明の別の参考例を示すブロック図である。It is a block diagram which shows another reference example of this invention. 図6の動作を説明するタイミングチャートである。7 is a timing chart for explaining the operation of FIG. 6. 図6の動作を説明するタイミングチャートである。7 is a timing chart for explaining the operation of FIG. 6. 本発明の別の参考例を示すブロック図である。It is a block diagram which shows another reference example of this invention. 本発明の別の参考例を示すブロック図である。It is a block diagram which shows another reference example of this invention. 本発明の別の参考例を示すブロック図である。It is a block diagram which shows another reference example of this invention.

符号の説明Explanation of symbols

1A、1B、1C…コンピュータ本体、11…CPU、16、21…ディジタ
ルインタフェース回路、2A、2B、2C、2D、2E、2F、2G、2H…デ
ィスプレイ装置、22、41、71、81…描画処理回路、23、91…ディジ
タル映像データ保持用メモリ回路、24…ルックアップテーブル、25…ディジ
タル・アナログ変換回路、29…音声処理回路、210…音声メモリ回路、10
1…第2の入力装置インタフェース回路
DESCRIPTION OF SYMBOLS 1A, 1B, 1C ... Computer main body, 11 ... CPU, 16, 21 ... Digital interface circuit, 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H ... Display device, 22, 41, 71, 81 ... Drawing process Circuit, 23, 91 ... Memory circuit for holding digital video data, 24 ... Look-up table, 25 ... Digital / analog conversion circuit, 29 ... Audio processing circuit, 210 ... Audio memory circuit, 10
1 ... Second input device interface circuit

Claims (2)

画像表示システムにおいて、In the image display system,
ディジタル映像データ及び同期信号情報を圧縮して送信する映像信号出力装置と、画像表示装置とを有し、  A video signal output device that compresses and transmits digital video data and synchronization signal information, and an image display device;
前記画像表示装置は、  The image display device includes:
前記映像信号出力装置から送信された、圧縮されたディジタル映像データ及び同期信号情報を受信するディジタルインターフェイス部と、  A digital interface unit for receiving compressed digital video data and synchronization signal information transmitted from the video signal output device;
前記ディジタルインターフェイス部に入力された圧縮ディジタル映像データを伸長して映像データを生成し、かつ入力された同期信号の情報から同期信号を生成する伸長回路と、  A decompression circuit that decompresses the compressed digital video data input to the digital interface unit to generate video data, and generates a synchronization signal from information of the input synchronization signal;
該伸長回路によって生成された映像データと同期信号とに基づき画像の表示を行う表示部と、  A display unit for displaying an image based on the video data and the synchronization signal generated by the decompression circuit;
第1の入力手段とを備え、  First input means,
前記ディジタルインターフェイス部は、前記第1の入力手段に対する操作に基づき作成された制御命令を前記映像信号出力装置へ送信し、  The digital interface unit transmits a control command created based on an operation on the first input means to the video signal output device;
前記映像信号出力装置は第2の入力手段を備え、該映像信号出力装置が該第2の入力手段で制御可能であるとともに、前記ディジタルインターフェイス部からの制御命令で前記映像信号出力装置からの前記ディジタル映像データが制御されるように構成することによって、前記映像信号出力装置が前記画像表示装置に設けられた第1の入力手段で遠隔的に制御可能にしたことを特徴とする画像表示システム。  The video signal output device comprises second input means, the video signal output device can be controlled by the second input means, and the video signal output device from the video signal output device can be controlled by a control command from the digital interface unit. An image display system characterized in that digital video data is controlled so that the video signal output device can be remotely controlled by a first input means provided in the image display device.
前記第1の入力手段は、タッチパネルであることを特徴とする請求項1に記載の画像表示システム。The image display system according to claim 1, wherein the first input unit is a touch panel.
JP2004236269A 2004-08-16 2004-08-16 Image display device and image display system Expired - Lifetime JP3861893B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004236269A JP3861893B2 (en) 2004-08-16 2004-08-16 Image display device and image display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004236269A JP3861893B2 (en) 2004-08-16 2004-08-16 Image display device and image display system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001009569A Division JP3608512B2 (en) 2001-01-17 2001-01-17 Image display device and image display system

Publications (2)

Publication Number Publication Date
JP2005010799A JP2005010799A (en) 2005-01-13
JP3861893B2 true JP3861893B2 (en) 2006-12-27

Family

ID=34101432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004236269A Expired - Lifetime JP3861893B2 (en) 2004-08-16 2004-08-16 Image display device and image display system

Country Status (1)

Country Link
JP (1) JP3861893B2 (en)

Also Published As

Publication number Publication date
JP2005010799A (en) 2005-01-13

Similar Documents

Publication Publication Date Title
US5926155A (en) Digital video display system
US8026919B2 (en) Display controller, graphics processor, rendering processing apparatus, and rendering control method
JP3966691B2 (en) Continuous tone compression apparatus and method, data processing apparatus and device, and recording medium on which program for executing the method is recorded
US5426731A (en) Apparatus for processing signals representative of a computer graphics image and a real image
JPH1042204A (en) Video signal processor
JP3162231B2 (en) Digital image display system
JP3608512B2 (en) Image display device and image display system
JP3861893B2 (en) Image display device and image display system
JPH04500131A (en) Device for connecting a video frame storage device to a color display device
KR20040006965A (en) Apparatus and method for selectively displaying an image
JP2002149142A (en) Display unit, transmission method and device, and recording medium
JPS61107293A (en) Pseudo color monitor
JPH08328528A (en) Picture processing device
JPH06178202A (en) Picture reduction device
JPH1020844A (en) Image processor and personal computer
JP3883248B2 (en) Pixel number converter
JP2001169311A (en) Image comparator
JP3301196B2 (en) Scan converter
JP2001086424A (en) Monitor device
JP2004355013A (en) Video display unit
JP2021135336A (en) Display device, control method of display device, multi-display system and control method of multi-display system
JP2692593B2 (en) Color image signal processor
JP3587112B2 (en) Image processing device
JP2837526B2 (en) Superimpose device
JPH09244595A (en) Display control method, device therefor, and display system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060918

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

EXPY Cancellation because of completion of term