JP3856913B2

JP3856913B2 - Optical receiver

Info

Publication number: JP3856913B2
Application number: JP19677897A
Authority: JP
Inventors: 勉鶴見; 哲也清永
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-07-23
Filing date: 1997-07-23
Publication date: 2006-12-13
Anticipated expiration: 2017-07-23
Also published as: JPH1141180A

Description

【発明の属する技術分野】
本発明は光受信器に関し、特に光／電気変換器を備えた光受信器に関するものである。
【０００１】
ディジタル光通信の端末装置等においては、光伝送路からの光信号を電気信号に変えるための光／電気変換器を備えた光受信器が必要である。
【０００２】
【従来の技術】
図１３は従来より一般的に知られている光受信器の構成例を示したもので、図中、１は光／電気（Ｏ／Ｅで略称することがある）変換器を示し、この光／電気変換器１は光入力を電気信号に変換する受光素子としてのフォトダイオード２（ＰＤ１で示すことがある）と、この受光素子２の出力電気信号を増幅するプリアンプ（PRE・AMP)３と、受光素子２にバイアス電圧を与えるためのバイアス回路４とで構成されている。
【０００３】
また、プリアンプ３の出力信号は、メインアンプ（MAIN・AMP)５とクロック抽出部６とに与えられ、クロック抽出部６で抽出されたクロックによってメインアンプ５で増幅された電気信号をフリップフロップ（Ｆ／Ｆ）で構成された識別回路７によって識別しデータとして出力するように構成されている。
【０００４】
図１４は図１３に示した光受信器における光／電気変換器１の回路例を具体的に示したもので、受光素子（ＰＤ１）２のカソード端子には抵抗Ｒ１が接続され、アノード端子には抵抗Ｒ２が接続されて受光素子ＰＤ１のバイアス回路４を構成している。
【０００５】
また、抵抗Ｒ１と受光素子ＰＤ１のカソード端子との接続点はバイアス電圧Ｖ１が印加されるとともにバイパスコンデンサＣ１が接続されている。このコンデンサＣ１は光信号（矩形波）入力時に電圧Ｖ１が変動しないようにするためのものであり、やはりバイアス回路４の一部となっている。
【０００６】
受光素子ＰＤ１のアノード端子と抵抗Ｒ２との接続点は受光素子ＰＤ１の出力電圧Ｖ２となっており、プリアンプ３によって増幅出力されるようになっている。
【０００７】
このような回路例の動作を簡単に説明すると、Ｉ１は受光素子ＰＤ１に光が入力された時に流れる電流であり、図１５に示すように、入力光パワーに比例して増大する。
【０００８】
また、受光素子ＰＤ１のカソード電圧Ｖ１は、Ｖ⁺からＲ１×Ｉ１を引いた値であり、アノード電圧Ｖ２はＲ２×Ｉ１で表される。
【０００９】
したがって、受光素子ＰＤ１の両端電圧Ｖｄは、

となる。
【００１０】
式（１）を変形すると、
Ｉ１＝（Ｖ⁺−Ｖｄ）／（Ｒ１＋Ｒ２）・・・式（２）
となるが、Ｒ１はｋΩオーダーでありＲ２は約５０Ωであるから、Ｒ１≫Ｒ２となり、式（２）は、
Ｉ１＝（Ｖ⁺−Ｖｄ）／Ｒ１・・・式（３）
となる。
【００１１】
この式（３）におけるＩ１を縦軸とし、Ｖｄを横軸としてグラフを描くと、図１６に示すような直線▲１▼となる。
【００１２】
一方、受光素子ＰＤ１は両端電圧（Ｖｄ）に対して入力光パワーによって図１６の曲線群▲２▼で示すダイオード特性の電流（Ｉ１）が流れる。
【００１３】
したがって、図１６に示す動特性直線▲１▼とダイオード特性曲線群▲２▼との交点群の内、同図に示す通常状態▲３▼を含む交点群が図１５に示した特性となる。
【００１４】
そして、受光素子ＰＤ１への入力光パワーを徐々に上げてゆくと、同図１６における交点▲４▼付近で電流Ｉ１は飽和状態となり、図１７に示す如く、これ以上入力光パワーを上げても電流Ｉ１は変化しない。
【００１５】
すなわち、交点▲４▼付近ではＶ１≒Ｖ２となり、受光素子ＰＤ１の逆バイアス電圧≒０Ｖとなり、入力光信号を大きくしても電流Ｉ１は変化しない状態となることが分かる。
【００１６】
しかしながら、図１８に示すように瞬間的に大レベルの光信号が受光素子ＰＤ１に入力されると、図１７のような特性にはならず図１９に示すような電流特性となってしまい、受光素子ＰＤ１を破壊してしまう。
【００１７】
これは、バイパスコンデンサＣ１が接続されているため、図１８に示す急峻な光信号変化にバイアス電圧Ｖ１が追従できないからである。ただし、バイパスコンデンサＣ１を外すと雑音が増加し信号品質に影響を与えてしまうという両立出来ない問題がある。
【００１８】
【発明が解決しようとする課題】
このように、従来の光受信器においては、受光素子とプリアンプとバイパスコンデンサを有するバイアス回路とを組み合わせて光／電気変換器を構成しているので、瞬間的に大レベルの光信号が入力すると受光素子に大電流が流れ破損させてしまうという問題点があった。
【００１９】
従って本発明は、バイアス回路からバイアス電圧に与えられた受光素子の出力電圧をプリアンプで増幅する光／電気変換器を備えた光受信器において、大レベルの光信号が入力しても受光素子を破損させないことを目的とする。
【００２０】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係る光受信器は、図１に原理的に示すように、光入力を２つに分岐する分岐部１１と、該分岐部１１からの一方の出力光を遅延させて該受光素子に与える遅延素子１２と、該分岐部１１からの他方の出力光を受ける別の受光素子（ＰＤ２）１３と、該別の受光素子（ＰＤ２）１３の出力電圧が基準値を越えたときバイアス回路４のバイアス電圧を低下させる制御回路１４と、を備えている。
【００２１】
すなわち、本発明においては、光入力を分岐部１１で分岐し、さらに遅延素子１２により受光素子ＰＤ１に到達する光信号を遅延させる。
【００２２】
また、分岐部１１で分岐された別の光信号は別の受光素子（ＰＤ２）１３に入力され、その出力信号を制御回路１４に与えることにより、光主信号が入力される前に制御回路１４がその光信号の存在を検出してバイアス回路４のバイアス電圧を低下させるように制御する。
【００２３】
バイアス回路４のバイアス電圧が低下すると、このバイアス電圧では予め大レベルの光信号が入力されても受光素子（ＰＤ１）２が破壊されないように設定されているので、図１８の様な光入力信号があっても、受光素子２に対する破壊を防止している。
【００２４】
図２は図１に示した制御回路１４の原理図（１）を示しており、この場合には制御回路（ＣＯＮＴ）１４が受光素子ＰＤ２の出力電圧と基準電圧とを比較し基準電圧を越えてい時には、通常は開いているスイッチＳＷを開くことにより、バイアス回路４を構成している抵抗Ｒ１とＲ２の直列回路に対して抵抗Ｒ２に抵抗Ｒ３を並列接続し以て受光素子ＰＤ１のカソードバイアス電圧を低下させるようにしている。
【００２５】
図３は同じく制御回路１４の原理図（２）を示しており、この場合には制御回路１４が受光素子ＰＤ２の出力電圧が基準値を越えていることが分かった時、ＤＣ／ＤＣコンバータ１０を制御することによりバイアス回路４の電源電圧を下げるように構成している。
【００２６】
また、図４は制御回路１４の原理図（３）を示したもので、この場合には受光素子ＰＤ２の出力電圧が基準値を越えた時、バイアス回路４のバイアス電圧を低下させる代わりに、通常は開いた状態になっているスイッチＳＷ１を閉じ、通常は閉じているスイッチＳＷ２を開くように制御する。
【００２７】
これにより、バイパスコンデンサＣ１の放電ループを設けたことになり、受光素子ＰＤ１へのパルスの通過を防ぐことが可能となる。
【００２８】
図１に示した場合には光／電気変換器１に制御用の受光素子（ＰＤ２）１３を別途接続したが、図５の場合には光増幅器（光プリアンプ）８に元々設けられている受光素子ＰＤを用いてその制御信号を流用し、この制御信号をバイアス回路４に与えることにより、受光素子（ＰＤ１）２を同様に制御することが可能となる。
【００２９】
すなわち、一般的な光増幅器８は、図示のように光合波器とエルビウムドープファイバ（ＥＤＦＡ）と光分波器と受光素子（ＰＤ）と自動レベル制御回路（ＡＬＣ）回路とレーザダイオード（ＬＤ）とで構成されており、このＡＬＣ回路にはフロントパワーをモニタする受光素子ＰＤを必要とし、これを用いて光増幅器８の出力モニタと大電流モニタを併用していることになる。
【００３０】
したがって、このような光増幅器８における受光素子（ＰＤ）の制御信号を上記と同様にして用いることによりバイアス回路４のバイアス電圧を低下させることができる。
【００３１】
図６では、図１において、受光素子（ＰＤ１）２に印加されるバイアス電圧を制御するかわりに制御回路１４が減衰器（例えば光吸収体（ＥＡ）など）１５を制御することにより、受光素子（ＰＤ１）２本体に入る光パワーを制御している。
により受光素子ＰＤ１に到達する光信号を遅延させる。
【００３２】
これにより、光／電気変換器１における受光素子（ＰＤ１）２の破壊を防ぐことが可能となる。
【００３３】
図７では、光／電気変換器１における受光素子としてＡＰＤ２０を用い、このＡＰＤ２０への光増幅器８からの光信号に対しては減衰器１５を経由して入力するようにしている。
【００３４】
すなわち、図８にＡＰＤの原理特性を示すように、光増幅器８が無い場合または減衰器１５が無い場合に０dBmの光が入力されると、図９（１）に示すように、ＡＰＤ２０に流れる電流は、増倍率Ｍ＝３として、Ｉ＝Ｍ×Ｉｐ＝３×１ｍＡ＝３ｍＡとなる。
【００３５】
今、ＡＰＤ２０の破壊電流を６ｍＡと仮定すると、光入力が３dBmの時は破壊されてしまうことになる。
【００３６】
しかしながら、図７に示す構成を採用すれば、図９（２）に示すように、減衰器１５により３０dBm減衰するのでＡＰＤ２０に入力される光電力は−３０dBmとなり、その時の電流は、増倍率Ｍ＝１０としても、Ｉ＝Ｍ×Ｉｐ＝１０×１μＡ＝１０μＡとなる。したがって、今、急峻な光入力パワーの尖塔値が３０dBmであると仮定しても、ＡＰＤ２０に流れる電流は３ｍＡとなり６ｍＡ以下であるので破壊されずに済む。
【００３７】
【発明の実施の形態】
図１０は図１に示した本発明の実施例を示し、特に図２に示した制御回路を組み込んだものを示している。
【００３８】
すなわち、制御回路１４は、受光素子ＰＤ２の両側に抵抗Ｒ４とＲ５を直列接続し、この直列回路と並列に抵抗Ｒ６とＲ７の直列回路を接続している。
【００３９】
そして、受光素子ＰＤ２のアノード電圧と抵抗Ｒ６とＲ７とで構成される分圧回路の分圧電圧を基準電圧とを比較器ＣＯＭＰに与えている。
【００４０】
この比較器ＣＯＭＰの出力電圧はトランジスタＱ１のベースに与えられ、このトランジスタＱ１のエミッタを抵抗Ｒ３に接続するとともにコレクタを受光素子ＰＤ１のカソード端子に接続している。なお、基準電圧の設定はＰＤ破壊電圧−ＰＤ飽和電流の間で制御できるように設定されている。
【００４１】
このような回路の動作においては、例えば通常の光パワーが入力されている場合は受光素子ＰＤ２のアノード電圧は基準電圧を越えないので比較器ＣＯＭＰによってトランジスタＱ１はＯＦＦのままとなっており、図２に示したスイッチＳＷが開いた状態に対応している。
【００４２】
一方、大きな光パワーが入力された時には、受光素子ＰＤ２のアノード電圧は増大して基準値を越えるので、比較器ＣＯＭＰの出力電圧はＶ⁺となる。このため、トランジスタＱ１はＯＮとなり、抵抗Ｒ３が受光素子ＰＤ１のカソード電位に接続されたことになる。
【００４３】
したがって、抵抗Ｒ２に対して抵抗Ｒ３が並列接続されるので受光素子ＰＤ１のカソード電位は下がることになる。したがって、光主信号に大レベルの信号が入力されても既に受光素子ＰＤ１は飽和領域に入っているため破損から守られることになる。
【００４４】
図１１は本発明の実施例（２）を示したもので、特にこの実施例は図３に示した制御回路１４を組み込んだものである。
【００４５】
すなわち、制御回路１４としては抵抗Ｒ４〜Ｒ７及び比較器ＣＯＭＰの構成までは図１０の実施例と同様であるが、比較器ＣＯＭＰの出力がＶ⁺であるかＶ^-であるかによって図３に示したＤＣ／ＤＣコンバータ１０の出力電圧を変化するように構成している。
【００４６】
したがって、図１０の実施例においてはトランジスタＱ１により電流を引くことにより受光素子ＰＤ１に掛かるバイアス電圧を低下させるが、この実施例（２）では受光素子ＰＤ１のバイアス回路の電源電圧そのものの電圧を下げることにより受光素子ＰＤ１のバイアス電圧を下げ、以てその破損を防いでいる。
【００４７】
図１２は本発明の実施例（３）を示したものであり、特にこの実施例は図４に示した制御回路を図１に示した本発明〔１〕の原理図に組み込んだものである。
【００４８】
すなわち、この実施例における制御回路１４は図１０に示した実施例（１）における抵抗Ｒ６と抵抗Ｒ７との直列回路に並列に抵抗Ｒ８とＲ９との直列回路を接続するとともに比較器ＣＯＭＰの出力端子をトランジスタＱ２のベースに接続し、このトランジスタＱ２のコレクタ−エミッタをそれぞれバイパスコンデンサＣ１と受光素子ＰＤ１のカソード端子との間に挿入接続している点が異なっている。
【００４９】
すなわち、図４にも示したように通常レベルの光が入力している時には比較器ＣＯＭＰの出力電圧Ｖ^-によってトランジスタＱ２はＯＮとなっており、従来の回路と同様の働きをするが、大レベルの光入力があった時にはトランジスタＱ２はＯＦＦになるとともに、トランジスタＱ１がＯＮとなるので、バイパスコンデンサＣ１に充電されている電荷を抵抗Ｒ３を経由して放電させることが可能となり、以て受光素子ＰＤ１の破損を防止している。
【００５０】
【発明の効果】
以上説明したように本発明に係る光受信器によれば、大レベル入力時の受信器における受光素子の破壊を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る光受信器の原理構成ブロック図である。
【図２】本発明に用いられる制御回路の原理構成図（１）である。
【図３】本発明に用いられる制御回路の原理構成図（２）である。
【図４】本発明に用いられる制御回路の原理構成図（３）である。
【図５】本発明に関連する光受信器の原理構成ブロック図である。
【図６】本発明に関連する光受信器の原理構成ブロック図である。
【図７】本発明に関連する光受信器の原理構成ブロック図である
【図８】ＡＰＤの原理特性を示したグラフ図である。
【図９】本発明に関連する光受信器の動作説明図である。
【図１０】本発明に係る光受信器の実施例（１）を示した回路図である。
【図１１】本発明に係る光受信器の実施例（２）を示した回路図である。
【図１２】本発明に係る光受信器の実施例（３）を示した回路図である。
【図１３】従来より一般的な光受信器の構成例を示したブロック図である。
【図１４】従来の光／電気変換器の回路例を示した図である。
【図１５】入力光パワー−ＰＤ電流の特性グラフ図である。
【図１６】受光素子の特性グラフ図である。
【図１７】入力光パワー−ＰＤ電流の特性（入力光パワーを徐々に上げた時の特性）を示したグラフ図である。
【図１８】光受信器における入力光信号波形図である。
【図１９】入力光パワー−ＰＤ電流の特性（大レベル光入力時の特性）を示したグラフ図である。
【符号の説明】
１光／電気変換器
２（ＰＤ１），１３（ＰＤ２）受光素子
３（ＰＲＥ・ＡＭＰ）プリアンプ
４バイアス回路
１１分岐部
１２遅延素子
１４（ＣＯＮＴ）制御回路
Ｒ１〜Ｒ９抵抗
Ｃ１バイパスコンデンサ
ＣＯＭＰ比較器
Ｑ１，Ｑ２トランジスタ
１０ＤＣ／ＤＣコンバータ
８光増幅（光プリアンプ）
１５減衰器
２０ＡＰＤ
図中、同一符号は同一または相当部分を示す。BACKGROUND OF THE INVENTION
The present invention relates to an optical receiver, and more particularly to an optical receiver including an optical / electrical converter.
[0001]
In a terminal device for digital optical communication, an optical receiver including an optical / electrical converter for converting an optical signal from an optical transmission path into an electrical signal is necessary.
[0002]
[Prior art]
FIG. 13 shows a configuration example of an optical receiver generally known from the prior art. In FIG. 13, reference numeral 1 denotes an optical / electrical (sometimes abbreviated as O / E) converter. The / electric converter 1 includes a photodiode 2 (sometimes indicated by PD1) as a light receiving element that converts an optical input into an electric signal, and a preamplifier (PRE / AMP) 3 that amplifies the output electric signal of the light receiving element 2. And a bias circuit 4 for applying a bias voltage to the light receiving element 2.
[0003]
The output signal of the preamplifier 3 is given to the main amplifier (MAIN / AMP) 5 and the clock extraction unit 6, and the electric signal amplified by the main amplifier 5 by the clock extracted by the clock extraction unit 6 is flip-flop ( F / F) is identified by the identification circuit 7 and output as data.
[0004]
FIG. 14 specifically shows a circuit example of the optical / electrical converter 1 in the optical receiver shown in FIG. 13. A resistor R1 is connected to the cathode terminal of the light receiving element (PD1) 2, and the anode terminal is connected to the anode terminal. The resistor R2 is connected to constitute the bias circuit 4 of the light receiving element PD1.
[0005]
A bias voltage V1 is applied to a connection point between the resistor R1 and the cathode terminal of the light receiving element PD1, and a bypass capacitor C1 is connected. The capacitor C1 is for preventing the voltage V1 from changing when an optical signal (rectangular wave) is input, and is also a part of the bias circuit 4.
[0006]
The connection point between the anode terminal of the light receiving element PD1 and the resistor R2 is the output voltage V2 of the light receiving element PD1, and is amplified and output by the preamplifier 3.
[0007]
Briefly describing the operation of such a circuit example, I1 is a current that flows when light is input to the light receiving element PD1, and increases in proportion to the input optical power as shown in FIG.
[0008]
The cathode voltage V1 of the light receiving element PD1 is a value obtained by subtracting R1 × I1 from V ⁺ , and the anode voltage V2 is represented by R2 × I1.
[0009]
Therefore, the voltage Vd across the light receiving element PD1 is

It becomes.
[0010]
When formula (1) is transformed,
I1 = (V ⁺ −Vd) / (R1 + R2) (2)
However, since R1 is in the order of kΩ and R2 is about 50Ω, R1 >> R2 is established, and the expression (2) is
I1 = (V ⁺ −Vd) / R1 Formula (3)
It becomes.
[0011]
When a graph is drawn with I1 in the equation (3) as the vertical axis and Vd as the horizontal axis, a straight line (1) as shown in FIG. 16 is obtained.
[0012]
On the other hand, in the light receiving element PD1, a current (I1) having a diode characteristic shown by a curve group (2) in FIG.
[0013]
Therefore, among the intersection points between the dynamic characteristic line (1) and the diode characteristic curve group (2) shown in FIG. 16, the intersection group including the normal state (3) shown in FIG. 16 has the characteristics shown in FIG.
[0014]
When the input optical power to the light receiving element PD1 is gradually increased, the current I1 becomes saturated near the intersection (4) in FIG. 16, and even if the input optical power is further increased as shown in FIG. The current I1 does not change.
[0015]
That is, in the vicinity of the intersection (4), V1≈V2 and the reverse bias voltage of the light receiving element PD1≈0V, and it can be seen that the current I1 does not change even when the input optical signal is increased.
[0016]
However, as shown in FIG. 18, when a large level optical signal is instantaneously input to the light receiving element PD1, the current characteristic shown in FIG. 19 is obtained instead of the characteristic shown in FIG. The element PD1 is destroyed.
[0017]
This is because the bias voltage V1 cannot follow the steep optical signal change shown in FIG. 18 because the bypass capacitor C1 is connected. However, if the bypass capacitor C1 is removed, there is an incompatible problem that noise increases and the signal quality is affected.
[0018]
[Problems to be solved by the invention]
As described above, in the conventional optical receiver, the optical / electrical converter is configured by combining the light receiving element, the preamplifier, and the bias circuit having the bypass capacitor. Therefore, when a large level optical signal is instantaneously input. There is a problem in that a large current flows through the light receiving element and is damaged.
[0019]
Accordingly, the present invention provides an optical receiver including an optical / electric converter that amplifies an output voltage of a light receiving element given to a bias voltage from a bias circuit by a preamplifier, even if a large level optical signal is input. The purpose is to prevent damage.
[0020]
[Means for Solving the Problems]
In order to achieve the above object, an optical receiver according to the present invention includes a branching unit 11 for branching an optical input into two and one output light from the branching unit 11 as shown in principle in FIG. Is delayed by a delay element 12 applied to the light receiving element, another light receiving element (PD2) 13 that receives the other output light from the branching section 11, and an output voltage of the other light receiving element (PD2) 13 as a reference. and a, a control circuit 14 to lower the bias voltage of the bias circuit 4 when it exceeds a value.
[0021]
Ie upon the invention, an optical input branches at the branch portion 11, further delaying the optical signal that reaches the light receiving element PD1 by the delay element 12.
[0022]
Further, another optical signal branched by the branching unit 11 is input to another light receiving element (PD2) 13, and the output signal is given to the control circuit 14, so that the control circuit 14 before the optical main signal is input. Detects the presence of the optical signal and controls to lower the bias voltage of the bias circuit 4.
[0023]
When the bias voltage of the bias circuit 4 is lowered, the light receiving element (PD1) 2 is set so as not to be destroyed even if a large level optical signal is input in advance with this bias voltage. Even if there is, damage to the light receiving element 2 is prevented.
[0024]
FIG. 2 shows a principle diagram (1) of the control circuit 14 shown in FIG. 1. In this case, the control circuit (CONT) 14 compares the output voltage of the light receiving element PD2 with the reference voltage and exceeds the reference voltage. during Tei, by opening the switch's SW to normally open, receiving a resistor R3 to the resistor R2 to the series circuit of a resistor constitute a bias circuit 4 R1 and R2 connected in parallel Te following elements PD1 The cathode bias voltage is reduced.
[0025]
FIG. 3 also shows a principle diagram (2) of the control circuit 14. In this case, when the control circuit 14 finds that the output voltage of the light receiving element PD2 exceeds the reference value, the DC / DC converter 10 By controlling this, the power supply voltage of the bias circuit 4 is lowered.
[0026]
4 shows a principle diagram (3) of the control circuit 14. In this case, when the output voltage of the light receiving element PD2 exceeds the reference value, instead of lowering the bias voltage of the bias circuit 4, Control is performed so that the normally open switch SW1 is closed and the normally closed switch SW2 is opened.
[0027]
Thereby, the discharge loop of the bypass capacitor C1 is provided, and it becomes possible to prevent the passage of pulses to the light receiving element PD1.
[0028]
Although the light-receiving element (PD2) 13 for controlling the optical / electrical converter 1 separately connected to the case shown in FIG. 1, is originally provided in the optical amplifier (optical preamplifier) 8 in the case of FIG. 5 By utilizing the control signal using the light receiving element PD and supplying this control signal to the bias circuit 4, the light receiving element (PD1) 2 can be similarly controlled.
[0029]
That is, a general optical amplifier 8 includes an optical multiplexer, an erbium-doped fiber (EDFA), an optical demultiplexer, a light receiving element (PD), an automatic level control circuit (ALC) circuit, and a laser diode (LD) as shown in the figure. The ALC circuit requires a light receiving element PD for monitoring the front power, and the output monitor of the optical amplifier 8 and the large current monitor are used together by using the light receiving element PD.
[0030]
Therefore, the bias voltage of the bias circuit 4 can be lowered by using the control signal of the light receiving element (PD) in the optical amplifier 8 in the same manner as described above.
[0031]
In Figure 6, In Fig 1, the control circuit 14 instead of controlling the bias voltage applied to the light-receiving element (PD1) 2 controls the attenuator (e.g., a light absorber (EA), etc.) 15 The optical power entering the light receiving element (PD1) 2 main body is controlled.
Thus, the optical signal reaching the light receiving element PD1 is delayed.
[0032]
As a result, it is possible to prevent the light receiving element (PD1) 2 in the optical / electrical converter 1 from being destroyed.
[0033]
In Figure 7, using the APD 20 as a light receiving element in the optical / electrical converter 1, so that to enter through the attenuator 15 on the optical signal from the optical amplifier 8 to the APD 20.
[0034]
That is, as shown in FIG. 8, when 0 dBm light is input without the optical amplifier 8 or without the attenuator 15, as shown in FIG. 8, the APD 20 flows to the APD 20. The current is I = M × Ip = 3 × 1 mA = 3 mA, with a multiplication factor M = 3.
[0035]
Assuming that the breakdown current of the APD 20 is 6 mA, it will be destroyed when the optical input is 3 dBm.
[0036]
However, if the configuration shown in FIG. 7 is adopted, as shown in FIG. 9 (2), the optical power input to the APD 20 becomes −30 dBm because it is attenuated by 30 dBm by the attenuator 15, and the current at that time is the multiplication factor M. = 10, I = M × Ip = 10 × 1 μA = 10 μA. Therefore, even if it is assumed that the steep value of the steep optical input power is 30 dBm, the current flowing through the APD 20 is 3 mA, which is 6 mA or less, so that it is not destroyed.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 10 shows the embodiment of the present invention shown in FIG. 1, and particularly shows the one incorporating the control circuit shown in FIG.
[0038]
That is, the control circuit 14 has resistors R4 and R5 connected in series on both sides of the light receiving element PD2, and a series circuit of resistors R6 and R7 is connected in parallel with the series circuit.
[0039]
The reference voltage and the divided voltage of the voltage dividing circuit constituted by the anode voltage of the light receiving element PD2 and the resistors R6 and R7 are supplied to the comparator COMP.
[0040]
The output voltage of the comparator COMP is applied to the base of the transistor Q1, the emitter of the transistor Q1 is connected to the resistor R3, and the collector is connected to the cathode terminal of the light receiving element PD1. The reference voltage is set so that it can be controlled between the PD breakdown voltage and the PD saturation current.
[0041]
In the operation of such a circuit, for example, when normal optical power is input, the anode voltage of the light receiving element PD2 does not exceed the reference voltage, so that the transistor Q1 remains OFF by the comparator COMP. This corresponds to the state in which the switch SW shown in FIG.
[0042]
On the other hand, when a large optical power is input, the anode voltage of the light receiving element PD2 increases and exceeds the reference value, so that the output voltage of the comparator COMP becomes V ⁺ . Therefore, the transistor Q1 is turned on, and the resistor R3 is connected to the cathode potential of the light receiving element PD1.
[0043]
Accordingly, since the resistor R3 is connected in parallel to the resistor R2, the cathode potential of the light receiving element PD1 is lowered. Therefore, even if a large level signal is input to the optical main signal, the light receiving element PD1 is already in the saturation region, so that it is protected from damage.
[0044]
Figure 11 shows the embodiment (2) of the present invention, particularly the embodiment is intended to incorporate a control circuit 14 shown in FIG.
[0045]
That is, the control circuit 14 is the same as that of the embodiment of FIG. 10 until the configuration of the resistors R4 to R7 and the comparator COMP, but FIG. 3 depends on whether the output of the comparator COMP is V ⁺ or V ⁻ . The output voltage of the illustrated DC / DC converter 10 is configured to change.
[0046]
Therefore, in the embodiment of FIG. 10, the bias voltage applied to the light receiving element PD1 is lowered by drawing a current through the transistor Q1, but in this embodiment (2), the power supply voltage itself of the bias circuit of the light receiving element PD1 is lowered. As a result, the bias voltage of the light receiving element PD1 is lowered, thereby preventing the damage.
[0047]
FIG. 12 shows an example (3) of the present invention, in particular the examples are incorporated in principle diagram of the present invention (1) shown in FIG. 1 the control circuit shown in FIG. 4 .
[0048]
That is, the control circuit 14 in this embodiment connects a series circuit of resistors R8 and R9 in parallel to the series circuit of resistors R6 and R7 in the embodiment (1) shown in FIG. 10 and outputs the comparator COMP. The difference is that the terminal is connected to the base of the transistor Q2, and the collector-emitter of the transistor Q2 is inserted and connected between the bypass capacitor C1 and the cathode terminal of the light receiving element PD1, respectively.
[0049]
That is, as shown in FIG. 4, when normal level light is input, the transistor Q2 is turned on by the output voltage V ⁻ of the comparator COMP, and operates in the same manner as in the conventional circuit. When there is a level of light input, the transistor Q2 is turned off and the transistor Q1 is turned on, so that the charge charged in the bypass capacitor C1 can be discharged via the resistor R3. The element PD1 is prevented from being damaged.
[0050]
【The invention's effect】
As described above, according to the optical receiver according to the present invention, it is possible to prevent destruction of the light receiving element in the receiver when inputting a large level.
[Brief description of the drawings]
1 is a basic configuration block diagram of an optical receiver according to the present invention.
It is a [2] Principle diagram of a control circuit used in the present invention (1).
A [3] Principle diagram of a control circuit used in the present invention (2).
A [4] principle configuration diagram of a control circuit used in the present invention (3).
5 is a principle configuration block diagram of an optical receiver that relate to the present invention.
6 is a principle configuration block diagram of an optical receiver that relate to the present invention.
7 is a basic configuration block diagram of an optical receiver that relate to the present invention Figure 8 is a graph showing the principle characteristics of the APD.
FIG. 9 is an operation explanatory diagram of an optical receiver related to the present invention.
It is a circuit diagram showing an embodiment of an optical receiver (1) according to the present invention; FIG.
11 is a circuit diagram showing an embodiment of an optical receiver (2) according to the present invention.
[12] Example (3) of the optical receiver according to the present invention is a circuit diagram showing.
FIG. 13 is a block diagram showing a configuration example of a conventional optical receiver.
FIG. 14 is a diagram showing a circuit example of a conventional optical / electrical converter.
FIG. 15 is a characteristic graph of input optical power-PD current.
FIG. 16 is a characteristic graph of a light receiving element.
FIG. 17 is a graph showing characteristics of input light power-PD current (characteristics when the input light power is gradually increased).
FIG. 18 is a waveform diagram of an input optical signal in the optical receiver.
FIG. 19 is a graph showing a characteristic of input light power-PD current (characteristic at the time of large-level light input).
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Optical / electrical converter 2 (PD1), 13 (PD2) Light receiving element 3 (PRE * AMP) Preamplifier 4 Bias circuit 11 Branch part 12 Delay element 14 (CONT) Control circuit R1-R9 Resistor C1 Bypass capacitor COMP Comparator Q1 , Q2 Transistor 10 DC / DC converter 8 Optical amplification (optical preamplifier)
15 Attenuator 20 APD
In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims

In an optical receiver including an optical / electrical converter that amplifies an output voltage of a light receiving element to which a bias voltage is applied from a bias circuit by a preamplifier,
A branching section for splitting the optical input into two;
A delay element that delays one output light from the branching section and applies the delayed light to the light receiving element;
Another light receiving element for receiving the other output light from the branch part;
A control circuit that disconnects the bypass capacitor of the bias circuit when the output voltage of the other light receiving element exceeds a reference value , and reduces the bias voltage of the bias circuit;
Optical receiver characterized by comprising.