JP3855351B2 - Optical sensor - Google Patents
Optical sensor Download PDFInfo
- Publication number
- JP3855351B2 JP3855351B2 JP09248197A JP9248197A JP3855351B2 JP 3855351 B2 JP3855351 B2 JP 3855351B2 JP 09248197 A JP09248197 A JP 09248197A JP 9248197 A JP9248197 A JP 9248197A JP 3855351 B2 JP3855351 B2 JP 3855351B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- epitaxial layer
- light
- signal processing
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明は光センサに関するものである。
【0002】
【従来の技術】
光センサにおいて、受光素子(フォトダイオード等)とトランジスタ等の信号処理回路を一つのチップ上に形成した光センサICがある。このようなセンサは、外来光の影響による回路素子の誤動作を防ぐために、回路部上を遮光膜にて覆うことが行われている(例えば、特開昭63−116458号公報)。
【0003】
【発明が解決しようとする課題】
ところが、車の空調制御に用いる日射センサや暗くなると自動的に照明機器を点灯し明るくなると消灯する照明制御用センサにおいては、強い光(太陽光)を受けるので、真上に遮光膜を設けた回路素子の近くで発生した光キャリアにより当該素子にあっては電流が発生してしまい、外来光の影響による回路の誤動作を招いてしまう。
【0004】
この現象を図10を用いて詳しく説明すると、P型シリコン基板50にN型の島51が形成され、この島51内に信号処理回路構成素子であるP型拡散抵抗52が形成されており、この島51は遮光膜53にて覆われている。そして、P型シリコン基板50に対し光が照射されると、その光の一部は遮光膜下に拡散して島51の周囲のPN接合部に形成された寄生ダイオード部D11において光電流生じる。この光電流によりP型シリコン基板50とN型島51とP型拡散抵抗52による寄生トランジスタTr11のオン状態を招き当該寄生トランジスタTr11を通して拡散抵抗52が基板50とショートしてしまう。
【0005】
つまり、電位がフローティング状態にあるN型の島51内に抵抗素子を形成した場合、単純にN型の島51とP型基板50との間に発生した光電流以外に、寄生素子Tr11の動作によって、より大きなリーク電流が発生し、回路誤動作の原因となる。
【0006】
そこで、この発明の目的は、外来光の影響による回路の誤動作を防止することができる光センサを提供することにある。
【0007】
【課題を解決するための手段】
請求項1に記載の発明は、前記半導体基板はP型シリコン基板と該P型シリコン基板上に形成されているN型エピタキシャル層とからなり、該N型エピタキシャル層にはP型拡散領域及び前記信号処理回路を構成する拡散抵抗が形成されており、前記P型シリコン基板及びN型エピタキシャル層及びP型拡散領域によるPNP構造で寄生トランジスタが構成されており、前記N型エピタキシャル層から配線を延設し、前記遮光膜外から外来光が侵入した場合であっても前記寄生トランジスタがオンしないように、前記配線を通して前記N型エピタキシャル層に電圧が印加されていることを特徴とする。
【0008】
このような構成を採用すると、半導体基板内に形成される寄生トランジスタにおいてはN型エピタキシャル層の電位が高くなり、光電流が基板を通過しN型エピタキシャル層内に流入した際に寄生トランジスタがオンしにくくなる。よって、寄生トランジスタ・オンに伴いN型エピタキシャル層内に形成した拡散抵抗が基板とショートしてしまうことが未然に防止でき、リーク電流を抑制して外来光の影響による回路の誤動作を防止することができる。
【0009】
請求項2に記載の発明は、前記寄生トランジスタにおけるベースとしてのN型エピタキシャル層には、前記寄生トランジスタにおけるエミッタとしてのP型拡散領域に印加されている電圧以上の電圧が前記配線を通して印加されることを特徴とする。
【0012】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図1には光センサの平面図を示し、図2には図1のII−II断面図を示す。
【0013】
本光センサは、日射センサや照明制御用センサ等の車載用光センサとして用いられるものである。即ち、車の空調制御用に使用される日射センサや暗くなると自動的に照明機器を点灯し明るくなると消灯する照明制御用センサに用いられる。
【0014】
半導体基板としてのシリコン基板(シリコンチップ)1は、P型シリコン基板1aとその上に形成されたN- 型エピタキシャル層1bからなる。シリコン基板1の中央部には、P+ 型領域2により分離された光電変換素子としてのフォトダイオード3が形成されている。このフォトダイオード3において、N- 型エピタキシャル層1bの表層部には受光部となるP+ 型領域4が形成され、P+ 型領域4の端部にはP+ 型領域5が形成されている。又、フォトダイオード3において、埋込N+ 型領域6が形成されるとともに、上下に延び埋込N+ 型領域6に至るN型領域7が環状に形成されている。
【0015】
シリコン基板1におけるフォトダイオード3の周囲には、信号処理回路8が形成されており、光センサは、光を受光して電気信号に変換するフォトダイオード3と、フォトダイオード3の電気信号を処理する信号処理回路8とがワンチップ化されている。信号処理回路8は多数の半導体デバイスよりなり、これらデバイスにより信号増幅回路および周波数変換回路が構成されている。図2においては拡散抵抗9とIIL素子10を示す。つまり、N- 型エピタキシャル層1bを上下に貫通するP+ 型領域2が環状に形成され、このP+ 型領域2にて囲まれた領域がPN接合による素子分離用島Is1, Is2,…を構成し、この島Is1, Is2,…に拡散抵抗9やIIL素子10等の素子が形成されている。詳しくは、P+ 型シリコン基板1aとN- 型エピタキシャル層1bとの境界部において埋込N+ 型領域11aが形成され、N- 型エピタキシャル層1bの表層部においてP+ 型領域12およびN+ 型領域13,14が形成されている。又、P+ 型シリコン基板1aとN- 型エピタキシャル層1bとの境界部において埋込N+ 型領域11bが形成され、N- 型エピタキシャル層1bの表層部においてP- 型領域15,P+ 型領域16,17,N+ 型領域18が形成され、さらに、上下に延び埋込N+ 型領域11bに至るN+ 型領域19が環状に形成されている。
【0016】
シリコン基板1の上面にはシリコン酸化膜20aが形成されている。フォトダイオード3においてはシリコン酸化膜20aが開口しており、この領域に薄いシリコン酸化膜20bが形成されている。シリコン酸化膜20bには熱酸化膜が用いられ、膜厚は100〜300nmであり、より具体的には300nmとなっている。又、フォトダイオード3においてはアルミ配線21,22が延設されている。アルミ配線22はN型領域7と電気的に接続され、アルミ配線21はP+ 型領域5と電気的に接続されている。アルミ配線21,22はアルミ薄膜を所望の形状にパターニングすることにより形成したものである。
【0017】
さらに、信号処理回路8での拡散抵抗9を形成する島Is1において、アルミ配線23,24,25が延設されている。アルミ配線23がP+ 型領域12の一端部に接続されるとともにアルミ配線24がP+ 型領域12の他端部に接続されている。そして、アルミ配線23とアルミ配線24との間に抵抗成分が形成される。又、アルミ配線25がN+ 型領域14を介して拡散抵抗形成島に接続され、アルミ配線25には5ボルトが印加される。
【0018】
さらに、IIL素子10を形成する島Is2において、各不純物領域がアルミ配線にて電気的に接続されている。本例での各アルミ配線はアルミ薄膜を所望の形状にパターニングすることにより形成したものであり、膜厚は1.1μmである。
【0019】
アルミ配線の上にはTEOS酸化膜26、SOG膜27、TEOS酸化膜28が層間絶縁膜として形成されている。フォトダイオード3においては各膜26,27,28が無く開口している。又、信号処理回路8におけるTEOS酸化膜28の上には遮光膜としてのアルミ薄膜29が形成されている。アルミ薄膜29の膜厚は1.3μmである。このように、シリコン基板1における信号処理回路8を構成する拡散抵抗9やIIL素子10等の回路構成用素子が遮光膜としてのアルミ薄膜29にて覆われている。
【0020】
そして、外部からフォトダイオード3の受光部に向けて光が入射した時には、その光は薄いシリコン酸化膜20bを通過してP+ 型領域4に至る。N- 型エピタキシャル層1bとP+ 型領域4とのPN接合近傍に光が入ると、電子−正孔対が発生する。発生した少数キャリア、即ち、P+ 型領域4およびN- 型エピタキシャル層1bで発生した電子および正孔が両領域で互いに逆向きに移動する。このとき、N- 型エピタキシャル層1bからP+ 型領域4へ向かう電流が流れる。この光電流は入射光量に比例している。この光電流はアルミ配線21を通して信号処理回路8に送られる。信号処理回路8において光電流が増幅されるとともに周波数変換される。この信号は、図2においてシリコン酸化膜20aの上に形成されたパッド30を介して外部に出力される。即ち、図1におけるパッド30を介して外部に出力される。
【0021】
また、図2の遮光膜としてのアルミ薄膜29の無い領域において、シリコン酸化膜20aの上には レーザトリム調整用薄膜抵抗素子31が形成されている。詳しくは、レーザトリム調整用薄膜抵抗素子31はCrSiあるいはCrSiNよりなり、同素子31は図1に示すように長方形状をなしている。レーザトリム調整用薄膜抵抗素子31は、Cr−Si膜等をスパッタ法により成膜し、所定の形状にフォトエッチングしたものである。また、レーザトリム調整用薄膜抵抗素子31の一端部にはアルミ配線33が接続されるとともに他端部にはアルミ配線34が接続されている。レーザトリム調整用薄膜抵抗素子31の上には層間絶縁膜としてのTEOS酸化膜26、SOG膜27、TEOS酸化膜28が配置されているが、この膜はレーザビームを透過可能である。レーザトリム調整用薄膜抵抗素子31はその一部がレーザトリミングされている(図1において示す凹部35)。
【0022】
又、シリコン基板1上には、厚さが1.6μmの表面保護膜(シリコン窒化膜)36が配置されている。
尚、図2のレーザトリム調整用薄膜抵抗素子31の下方にはN+ 型領域32が形成されるとともに、N+ 型領域32はP+ 型領域2により分離されている。
【0023】
ここで、信号処理回路8の各デバイスはシリコン基板1に通常のIC製造に用いられる拡散等により形成されたものであり、デバイスとしては拡散抵抗9、IIL素子10の他にも、ダイオード、トランジスタ、キャパシタ等の素子を含む。本例では、信号処理回路8を構成する素子の内の1つの素子である拡散抵抗9を、シリコン基板1でのPN接合による素子分離用島Is1に形成している。
【0024】
次に、この光センサ、即ち、フォトダイオード3と信号処理回路8と回路調整用薄膜抵抗素子31とがワンチップ化され、遮光膜29を有する光センサの電気的構成について説明する。
【0025】
図3には、電気的構成図を示す。
信号処理回路8の第1端子P1は接地されるとともに、第2端子P2は所定電圧(5ボルト)が印加される。又、フォトダイオード3と抵抗R1とが直列接続され、この直列回路の一方の端子に所定電圧(5ボルト)が印加されるとともに他方の端子(ダイオード3のアノード)が信号処理回路8の信号入力端子P3に接続されている。信号処理回路8には回路調整用薄膜抵抗素子31が接続されている。さらに、信号処理回路8の端子P4から信号処理後の信号が出力される。
【0026】
そして、フォトダイオード3が被検出光を受光すると、受光強度に応じた電流I1 がフォトダイオード3を流れて信号処理回路8の信号入力端子P3に入力される。信号処理回路8においては入力信号に対し電圧に変換するとともに信号の増幅を行い、さらに電圧/周波数変換を行い端子P4から出力する。ここで、回路調整用薄膜抵抗素子31のレーザトリミングにより回路調整用薄膜抵抗素子31の抵抗値が調整され、この抵抗値に応じたゲインにて信号の増幅処理が行われる。
【0027】
信号処理回路8の端子P4には図示しない制御装置が接続されており、同制御装置においては、この出力信号を受けてその周波数から被検出光の受光強度に応じてヘッドライトの点灯動作等を行う。
【0028】
本センサの仕様は、電源電圧が5ボルトで、1000クルス(lx)の光にて1mA(ミリアンペア)の通電電流I1 にて信号処理回路8の出力が500Hzとなるように設定されている。
【0029】
次に、外来光の影響による回路の誤動作回避のための動作を説明する。
図4は拡散抵抗部の拡大図であり、拡散抵抗9の形成島Is1において、アルミ配線25およびN+ 型領域14を通して島Is1が回路領域内の最高電位(5ボルト)になっている。
【0030】
そして、図5に示すように外来光を受けた場合には、シリコン基板1内に光が入り、その光の一部は遮光膜29の下に拡散してN型島Is1の周囲のPN接合部に形成された寄生ダイオード部D1において光電流が生じ、この光電流によってP型シリコン基板1aとN型島Is1とP+ 型領域12による寄生トランジスタTr1をオン状態にしようとする。このとき、島Is1が回路領域内の最高電位(5ボルト)になり寄生トランジスタTr1におけるエミッタ電位以上のベース電位となっているので寄生トランジスタTr1がオンすることはない。よって、P+ 型領域12が基板1a側とショートすることなく誤動作が防止される。
【0031】
つまり、図6に示すように、電位がフローティング状態にあるN型の島Is1内に抵抗素子を形成した場合においては、図7に示すように外来光を受けた時に島Is1の周囲のPN接合部(寄生ダイオード部D1)において微小な光電流が発生し、この電流が寄生PNPトランジスタTr1を動作させ、より大きな電流が流れる。この結果、図9において破線で示す特性線が光の影響を受けて実線で示す特性線となってしまい、この抵抗素子の電圧−電流特性は大きく変化してしまう。
【0032】
これに対し、図5のように島Is1を最高電位(ここでは5ボルト)にバイアスした場合は、図8に示すように、寄生PNPトランジスタは動作することが無いため、抵抗部のリーク電流は発生せず、破線で示す光を受けないときの特性線と、実線で示す光を受けたときの特性線の間にはズレは生じず、所望の電圧−電流特性を得ることができる。
【0033】
このように、本実施の形態は、下記の特徴を有する。
(イ)半導体基板としてのシリコン基板1にPN接合による素子分離用島Is1を形成し、当該島Is1に信号処理回路8を構成する拡散抵抗9を形成するとともに、この島Is1に対しアルミ配線25を通して所定電圧を印加した。
【0034】
このような構成を採用すると、シリコン基板1内に形成される寄生トランジスタTr1においてはベース電位が高くなり、光電流が基板1を通過し島Is1内に流入した際に寄生トランジスタTr1がオンしにくくなる。よって、寄生トランジスタ・オンに伴い島Is1内に形成した拡散素子9が基板1とショートしてしまうことが未然に防止でき、リーク電流を抑制して外来光の影響による回路の誤動作を防止することができる。
(ロ)特に、寄生トランジスタTr1におけるエミッタ電位以上のベース電位をアルミ配線25を通して印加して、寄生トランジスタTr1がオンしない電圧を印加することにより、光電流が基板1を通過し島内に流入しても寄生トランジスタTr1がオンすることがなく、寄生トランジスタ・オンに伴い島内に形成した素子が基板とショートしてしまうことが未然に防止でき、リーク電流を抑制して外来光の影響による回路の誤動作を確実に防止することができる。
【0035】
これまでの説明においては光電変換素子としてフォトダイオードを用いたが、フォトトランジスタ等を用いてもよい。
【図面の簡単な説明】
【図1】 実施の形態における光センサの平面図。
【図2】 図1のII−II断面図。
【図3】 光センサの電気的構成図。
【図4】 光センサの一部拡大図。
【図5】 動作説明のための光センサの拡大図。
【図6】 比較のための光センサの拡大図。
【図7】 動作説明のための光センサの拡大図。
【図8】 電流−電圧特性図。
【図9】 電流−電圧特性図。
【図10】 従来技術を説明するための光センサの断面図。
【符号の説明】
1…シリコン基板、3…フォトダイオード、8…信号処理回路、9…拡散抵抗、10…IIL素子、25…アルミ配線、29…アルミ薄膜、Is1…島[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an optical sensor.
[0002]
[Prior art]
Among optical sensors, there is an optical sensor IC in which a light receiving element (such as a photodiode) and a signal processing circuit such as a transistor are formed on one chip. In such a sensor, a circuit portion is covered with a light shielding film in order to prevent malfunction of a circuit element due to the influence of extraneous light (for example, Japanese Patent Laid-Open No. 63-116458).
[0003]
[Problems to be solved by the invention]
However, in the solar radiation sensor used for the air conditioning control of the car and the illumination control sensor that automatically turns on the lighting device when it gets dark and turns off when it gets brighter, it receives strong light (sunlight), so a light shielding film is provided directly above it. The optical carrier generated in the vicinity of the circuit element generates a current in the element, causing a malfunction of the circuit due to the influence of external light.
[0004]
This phenomenon will be described in detail with reference to FIG. 10. An N-
[0005]
That is, when a resistance element is formed in the N-
[0006]
Accordingly, an object of the present invention is to provide an optical sensor capable of preventing malfunction of a circuit due to the influence of external light.
[0007]
[Means for Solving the Problems]
According to a first aspect of the present invention, the semiconductor substrate includes a P-type silicon substrate and an N-type epitaxial layer formed on the P-type silicon substrate. The N-type epitaxial layer includes a P-type diffusion region and the N-type epitaxial layer. A diffusion resistor constituting a signal processing circuit is formed, and a parasitic transistor is formed by a PNP structure including the P-type silicon substrate, the N-type epitaxial layer, and the P-type diffusion region, and a wiring is extended from the N-type epitaxial layer. In addition, a voltage is applied to the N-type epitaxial layer through the wiring so that the parasitic transistor does not turn on even when extraneous light enters from outside the light shielding film .
[0008]
If such a configuration is adopted, the potential of the N-type epitaxial layer is increased in the parasitic transistor formed in the semiconductor substrate, and the parasitic transistor is turned on when photocurrent passes through the substrate and flows into the N-type epitaxial layer . It becomes difficult to do. Therefore, it is possible to prevent the diffusion resistance formed in the N type epitaxial layer from being short-circuited with the substrate when the parasitic transistor is turned on, and to suppress the leakage current and prevent the malfunction of the circuit due to the influence of external light. Can do.
[0009]
The invention according to
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows a plan view of the optical sensor, and FIG. 2 shows a II-II cross-sectional view of FIG.
[0013]
This optical sensor is used as an in-vehicle optical sensor such as a solar radiation sensor or a lighting control sensor. That is, it is used for a solar radiation sensor used for air conditioning control of a vehicle or a lighting control sensor that automatically turns on a lighting device when dark and turns off when it becomes bright.
[0014]
A silicon substrate (silicon chip) 1 as a semiconductor substrate includes a P-
[0015]
A
[0016]
A
[0017]
Further,
[0018]
Further, on the island Is2 forming the
[0019]
A
[0020]
When light enters from the outside toward the light receiving portion of the
[0021]
Further, in a region without the aluminum
[0022]
A surface protective film (silicon nitride film) 36 having a thickness of 1.6 μm is disposed on the
An N + type region 32 is formed below the laser trim adjusting
[0023]
Here, each device of the
[0024]
Next, an electrical configuration of this photosensor, that is, a photosensor in which the
[0025]
FIG. 3 shows an electrical configuration diagram.
The first terminal P1 of the
[0026]
When the
[0027]
A control device (not shown) is connected to the terminal P4 of the
[0028]
The specifications of this sensor are set such that the power supply voltage is 5 volts, the output of the
[0029]
Next, an operation for avoiding malfunction of the circuit due to the influence of external light will be described.
FIG. 4 is an enlarged view of the diffused resistor portion. In the island Is1 where the diffused
[0030]
When external light is received as shown in FIG. 5, the light enters the
[0031]
That is, as shown in FIG. 6, when a resistance element is formed in an N-type island Is1 in which the potential is in a floating state, a PN junction around the island Is1 when receiving external light as shown in FIG. A small photocurrent is generated in the part (parasitic diode part D1), and this current operates the parasitic PNP transistor Tr1, and a larger current flows. As a result, a characteristic line indicated by a broken line in FIG. 9 is affected by light and becomes a characteristic line indicated by a solid line, and the voltage-current characteristic of the resistance element changes greatly.
[0032]
On the other hand, when the island Is1 is biased to the highest potential (here, 5 volts) as shown in FIG. 5, the parasitic PNP transistor does not operate as shown in FIG. A desired voltage-current characteristic can be obtained without any deviation between the characteristic line that does not occur and does not receive the light indicated by the broken line and the characteristic line that receives the light indicated by the solid line.
[0033]
Thus, the present embodiment has the following features.
(A) An element isolation island Is1 by PN junction is formed on a
[0034]
When such a configuration is adopted, the base potential is high in the parasitic transistor Tr1 formed in the
(B) In particular, when a base potential that is equal to or higher than the emitter potential of the parasitic transistor Tr1 is applied through the
[0035]
In the above description, a photodiode is used as the photoelectric conversion element, but a phototransistor or the like may be used.
[Brief description of the drawings]
FIG. 1 is a plan view of an optical sensor according to an embodiment.
FIG. 2 is a cross-sectional view taken along the line II-II in FIG.
FIG. 3 is an electrical configuration diagram of the optical sensor.
FIG. 4 is a partially enlarged view of the optical sensor.
FIG. 5 is an enlarged view of an optical sensor for explaining the operation.
FIG. 6 is an enlarged view of an optical sensor for comparison.
FIG. 7 is an enlarged view of an optical sensor for explaining the operation.
FIG. 8 is a current-voltage characteristic diagram.
FIG. 9 is a current-voltage characteristic diagram.
FIG. 10 is a cross-sectional view of an optical sensor for explaining a conventional technique.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
前記半導体基板はP型シリコン基板と該P型シリコン基板上に形成されているN型エピタキシャル層とからなり、該N型エピタキシャル層にはP型拡散領域及び前記信号処理回路を構成する拡散抵抗が形成されており、
前記P型シリコン基板及び前記N型エピタキシャル層及び前記P型拡散領域によるPNP構造で寄生トランジスタが構成されており、
前記N型エピタキシャル層から配線を延設し、前記遮光膜外から外来光が侵入した場合であっても前記寄生トランジスタがオンしないように、前記配線を通して前記N型エピタキシャル層に電圧が印加されていることを特徴とする光センサ。A photoelectric conversion element that receives light and converts it into an electrical signal and a signal processing circuit that processes the electrical signal of the photoelectric conversion element are integrated into a single chip, and the circuit configuration that constitutes the signal processing circuit in a semiconductor substrate In the optical sensor where the element is covered with a light shielding film,
The semiconductor substrate includes a P-type silicon substrate and an N-type epitaxial layer formed on the P-type silicon substrate, and the N-type epitaxial layer has a P-type diffusion region and a diffusion resistor constituting the signal processing circuit. Formed,
A parasitic transistor is configured with a PNP structure including the P-type silicon substrate, the N-type epitaxial layer, and the P-type diffusion region,
A voltage is applied to the N-type epitaxial layer through the wiring so that the parasitic transistor does not turn on even when extraneous light enters from outside the light-shielding film by extending the wiring from the N-type epitaxial layer. light sensor, characterized in that there.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09248197A JP3855351B2 (en) | 1997-04-10 | 1997-04-10 | Optical sensor |
US09/057,561 US20010048140A1 (en) | 1997-04-10 | 1998-04-09 | Photo sensing integrated circuit device and related circuit adjustment |
US10/613,192 US6936904B2 (en) | 1997-04-10 | 2003-07-03 | Photo sensing integrated circuit device and related circuit adjustment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09248197A JP3855351B2 (en) | 1997-04-10 | 1997-04-10 | Optical sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10284752A JPH10284752A (en) | 1998-10-23 |
JP3855351B2 true JP3855351B2 (en) | 2006-12-06 |
Family
ID=14055511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09248197A Expired - Fee Related JP3855351B2 (en) | 1997-04-10 | 1997-04-10 | Optical sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3855351B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002158342A (en) * | 2000-11-21 | 2002-05-31 | Fuji Electric Co Ltd | Optical sensor integrated circuit |
DE10241156A1 (en) * | 2002-09-05 | 2004-03-18 | Infineon Technologies Ag | Method for forming integrated pin photodiode forms doped region of one conductivity near to carrier substrate and doped region of second conductivity, further away from carrier substrate, between which is located undoped, or slightly doped |
JP4597095B2 (en) * | 2006-06-08 | 2010-12-15 | パナソニック株式会社 | Semiconductor optical integrated circuit |
US7923800B2 (en) * | 2006-12-27 | 2011-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
JP5461094B2 (en) | 2008-08-08 | 2014-04-02 | 株式会社半導体エネルギー研究所 | Photoelectric conversion device and electronic apparatus including the photoelectric conversion device |
-
1997
- 1997-04-10 JP JP09248197A patent/JP3855351B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10284752A (en) | 1998-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5101253A (en) | Photo sensor with monolithic differential amplifier | |
JP3678065B2 (en) | Integrated photo sensor | |
US4318115A (en) | Dual junction photoelectric semiconductor device | |
JPH0467789B2 (en) | ||
US6376871B1 (en) | Semiconductor device having photodetector and optical pickup system using the same | |
US6069378A (en) | Photo sensor integrated circuit | |
JP2004119713A (en) | Semiconductor optical sensor device | |
US11199442B2 (en) | Ambient light detector, detector array and method | |
JP2002057312A (en) | Photodetecting sensor and its manufacturing method | |
US5268309A (en) | Method for manufacturing a photosensor | |
JP3855351B2 (en) | Optical sensor | |
US6936904B2 (en) | Photo sensing integrated circuit device and related circuit adjustment | |
US4903103A (en) | Semiconductor photodiode device | |
JP3726416B2 (en) | Optical sensor integrated circuit device | |
US4241358A (en) | Radiation sensitive device with lateral current | |
JP4604301B2 (en) | Optical sensor | |
JP2998646B2 (en) | Light receiving operation element | |
EP0222338B1 (en) | Semiconductor photo-sensing device | |
JP3503410B2 (en) | Optical sensor adjustment method and optical sensor adjustment device | |
JPH04242980A (en) | Light-receiving element | |
JP4084555B2 (en) | Manufacturing method of semiconductor device having photodiode | |
JP3553715B2 (en) | Optical semiconductor device | |
JP2706180B2 (en) | Photoelectric conversion device | |
JPH09186355A (en) | Photodetector | |
JPH098265A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |