JP3845763B2

JP3845763B2 - Liquid crystal display

Info

Publication number: JP3845763B2
Application number: JP2000240013A
Authority: JP
Inventors: 郁博山口
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2000-08-08
Filing date: 2000-08-08
Publication date: 2006-11-15
Anticipated expiration: 2020-08-08
Also published as: JP2002055656A

Description

【０００１】
【発明の属する技術分野】
本発明は、高開口率であり、かつ、フリッカや垂直ストロークが低減されるために高表示品位である液晶表示装置に関する。
【０００２】
【従来の技術】
従来、アクティブマトリクス駆動の液晶表示装置では、図１３に示すように、画素電極１００の周囲に縦横にゲートライン１０１およびデータライン１０２が設けられ、画素電極１００につながるＴＦＴ１０３を介して所定の電圧が印加されて駆動される。
しかしながら、駆動に際して、１画素を囲む２つのゲートライン１０１および２つのデータライン１０２の電圧変動が、画素電極１００に印可される電圧に影響を与え、フリッカや垂直クロストークなどが生じ、表示品位の低下につながる場合がある。これらの現象は、画素電極１００とゲートライン１０１および画素電極１００とデータライン１０２との間の寄生容量に基づく。
このために、補助容量ライン１０４が設けられ、駆動に際してこの補助容量ライン１０４に所定の電圧を印可して補助容量Ｃ_sをもたせ、フリッカや垂直クロストークなどの表示劣化が低減される。この補助容量ライン１０４は、例えば、図１５および図１６に等価回路で示すように接続される。図１５では、補助容量ラインは共通電極に接続され、「Cs on common」と呼ばれ、補助容量ライン１０４には共通電極と同じ信号が印加される。図１６では、補助容量ラインは隣行ゲートライン（図１６中、Ｖ_g(0)〜Ｖ_g(4)で図示）に接続され、「Cs on Gate」と呼ばれ、補助容量ライン１０４には隣行ゲートライン信号と同じ信号が印加される。
【０００３】
【発明が解決しようとする課題】
図１４に、図１３に示す構成の１画素（ｎ行ｍ列目）の等価回路を示す。
この画素は、この画素のＴＦＴ１０３につながるｎ行目の自行ゲートライン（Ｖ_g(n)）と、この画素の隣に配置する画素のＴＦＴにつながる（ｎ−１）行目の隣行ゲートライン（Ｖ_g(n―₁₎）と、この画素のＴＦＴ１０３につながるｍ列目の自列データライン（Ｖ_d(m)）と、この画素の隣に配置する画素のＴＦＴにつながる（ｍ＋１）列目の隣列データライン（Ｖ_d(m+1)）と、に囲まれる。
そして、ｎ行目の自行ゲートラインおよび（ｎ−１）行目の隣行ゲートラインと画素電極１００との間の寄生容量を、各々、Ｃ_pg-selfおよびＣ_pg-preで示す。また、ｍ列目の自列データラインおよび（ｍ＋１）列目の隣列データラインと画素電極１００との間の寄生容量を、各々、Ｃ_pd-leftおよびＣ_pd-rightで示す。また、液晶層がもつ容量をＣ_lcで示し、補助容量をＣ_sで示す。なお、図２中では、一般性のため全ての寄生容量を示しているが、画素構造によってはこのうちの幾つかは非常に小さく無視できる場合もある。
ここで、ゲートラインとの寄生容量Ｃ_pg-self、Ｃ_pg-preは主にフリッカの原因となる。データラインとの寄生容量Ｃ_pd-left、Ｃ_pd-rightは主に垂直クロストークの原因となる。
【０００４】
ゲートラインとの寄生容量Ｃ_pg-self、Ｃ_pg-preは、主に画素トランジスタ部分の容量に依存し、画素電極１００を一辺Ｌの正方形とした場合、画素面積Ｌ²（図１３に図示）にほぼ比例する。データライン１０２との寄生容量Ｃ_pd-left、Ｃ_pd-rightは、画素電極１００の長さＬ（データライン１０２の方向の長さ、図１に図示）に依存する。また、液晶容量Ｃ_lcは画素面積Ｌ²に比例する。
従って、画素寸法Ｌがある程度大きい場合には、画素面積Ｌ²に比例するゲートラインとの寄生容量Ｃ_pg-self、Ｃ_pg-preの影響が生じやすく、垂直クロストークよりもフリッカが生じ易いという傾向があり。逆に、画素寸法Ｌがある程度小さい場合には、画素の長さＬに比例するデータラインとの寄生容量Ｃ_pd-left、Ｃ_pd-rightの影響が生じやすく、フリッカよりも垂直クロストークが生じ易いという傾向がある。
【０００５】
フリッカや垂直クロストークを抑えるには、これらの寄生容量が、画素電位の変動に与える影響を小さくすることが必要である。
１画素（ｎ行ｍ列目）を囲む２つのゲートラインおよび２つのデータラインから与えられる画素電位の変動ΔＶ_P(n)は下記式（１）で与えられる。なお、補助容量Ｃ_sに印加される電圧は一定として考える。
【数１】
式（１）

式（１）中、右辺第１項および第２項が、自行および隣行ゲートラインからの寄与分を示し、第３項および第４項が、自列および隣列データラインからの寄与分を示す。なお、１つの画素電極に対してこれらの容量は並列に接続されるとみなせ、全容量Ｃ_totalはこれらの容量の総和となる。なお、Δは各電圧の時間変化を示しているが、より数学的に時間要素を含めて表すには、微分形式を用いて下記式（２）の通りに示される。
【数２】
式（２）

式（１）中、例えば、右辺第１項は、自行ゲートライン（ｎ行目）の電位Ｖ_g(n)の変動ΔＶ_g(n)が与える画素電位の変動を示す。この電位変動ΔＶ_g(n)を「０」とすることは原理的に出来ないので、Ｃ_pg-selfが「０」でない限り、右辺第１項を「０」とすることはできない。また、右辺第２項から第４項までについても同様である。
そこで、画素電位の変動ΔＶ_p(n)を小さくするためには、補助容量Ｃ_sを大きくとることで右辺各項の分母Ｃ_totalを大きくし、各項全ての値を十分小さく抑えることになる。
【０００６】
しかしながら、補助容量Ｃ_sを大きくとることは、補助容量ラインの面積を大きくすることである。このために、補助容量ラインが占有する面積が大きくなり開口率の低下を招く。これにより、充分な明るさが得られず表示品位が低下してしまう。
そこで、補助容量Ｃ_sを大きくとることなく、フリッカや垂直クロストークを抑制して高品位の表示が可能である液晶表示装置が要求されていた。
【０００７】
本発明の課題は、フリッカや垂直ストロークが低減されるために高表示品位であり、かつ、高開口率である液晶表示装置を提供することである。
【０００８】
【課題を解決するための手段】
以上の課題を解決するため、請求項１記載の発明は、複数のゲートラインの各々に沿った行方向に、該各ゲートラインに平行となるように補助容量ラインを設け、駆動に際して、複数のゲートラインの各々に所定の電圧が順次印加され、画素電極の両側の自行及び隣行のゲートラインと画素電極との間の寄生容量が、画素電位の変動に与える寄与分をうち消すように、画素電極と補助容量ライン間の補助容量に対する画素電極の両側のゲートラインと画素電極との間の寄生容量の比および該両側のゲートラインの電位の変動量に基づく電圧値を有し、自行及び隣行のゲートラインの各々に印加される前記所定の電圧の印加タイミングに対応したタイミングを有する、前記補助容量ラインごとに異なる波形の補助容量電圧が印加されることを特徴とする。
【０００９】
請求項１記載の発明によれば、画素電極の周囲のゲートラインと画素電極との間の寄生容量は、主にフリッカの原因となるが、駆動に際して、画素電極の周囲のゲートラインと画素電極との間の寄生容量が画素電位の変動に与える寄与分をうち消すように、補助容量ラインごとに異なる波形の補助容量電圧を印加することでフリッカが抑制され、良好な表示品位の液晶表示装置が得られる。
また、従来、補助容量ラインは、フリッカなどの表示劣化を抑制するために、所定の補助容量をもつ。ここで、請求項１記載の発明を適用すれば、一定寸法の画素電極に対して従来必要な補助容量よりも小さな補助容量で、フリッカなどの表示劣化が抑制され、良好な表示品位の液晶表示装置が得られる。また、このように「補助容量を小さくする」とは、補助容量ラインの面積を小さくできることに対応する。この補助容量ラインは、例えば、画素電極上に配設されるので、「補助容量ラインの面積を小さくする」ことで、液晶表示装置の高開口率化が図られる。
以上から、フリッカなどの表示劣化を抑制すると共に、高開口率化が図られ、優れた表示品位の液晶表示装置が得られる。
【００１０】
また、フリッカや垂直クロストークなどの表示劣化は、画素電極の寸法に応じて発生傾向が異なる。すなわち、ある程度大きな寸法の画素電極では、垂直クロストークよりもフリッカの方が生じ易い。ここで、垂直クロストークは、主に画素電極の周囲のデータラインと画素電極との間の寄生容量が原因となる。
従って、請求項１記載の発明を適用するには、フリッカが生じ易いある程度大きな画素電極の寸法の範囲内で、予め垂直クロストークが抑制される程度の補助容量ラインの寸法に設定しておくことが好ましい。この場合には、予め補助容量ラインの寸法を調整することで垂直クロストークが抑制されると共に、補助容量ラインごとに寄生容量が画素電位の変動に与える寄与分をうち消すように異なる波形の補助容量電圧が印加されることで、フリッカが抑制される。これにより、フリッカと垂直クロストークの両方が抑制され、優れた表示品位の液晶表示装置が得られる。
【００１１】
請求項２記載の発明は、請求項１記載の液晶表示装置において、
画素電極が、自行あるいは隣行のゲートライン上にまで広がることを特徴とする。
【００１２】
請求項２記載の発明によれば、請求項１と同様の効果を奏することができるとともに、ゲートラインと画素電極とはアクティブ素子（例えば、ＴＦＴなど）を介して接続され、他の部分では、両者は絶縁膜を介して短絡が防止されるが、自行あるいは隣行ゲートライン上に画素電極が広がって絶縁膜を挟んで重なる部分が、寄生容量として機能する。従って、この寄生容量の分だけ、補助容量ラインがもつべき補助容量を小さくでき、補助容量ラインの面積が低減され、さらに、高開口率化が図られる。
また、自行あるいは隣行ゲートライン上に画素電極が広がる部分は遮光性を与える。これにより、ブラックマスクなどの遮光性を与えるための構成を設けることなく、表示のコントラストが向上される。
【００１３】
なお、画素電極が、自行あるいは隣行のゲートライン上にまで広がると共に、この画素電極の周囲に配設されるデータライン上にも広がる構成としても良い。この場合には、画素電極の周囲に全体的に遮光性が与えられ、さらに表示のコントラストが向上される。
【００１４】
また、「自行ゲートライン」とは、ある１つの画素電極に対して、この画素電極のＴＦＴにつながるゲートラインを意味する。また、「隣行ゲートライン」とは、この画素電極の隣に配設される画素電極のＴＦＴにつながり、行方向に多数配設されるゲートラインのうちの自行ゲートラインの隣に配設されるゲートラインを意味する。
【００２４】
【発明の実施の形態】
〔第１の実施の形態〕
以下、図１〜３を参照して、本発明の第１の実施の形態の液晶表示装置を詳細に説明する。
図１に示すように、第１の実施の形態の液晶表示装置の基本的な構成要素は、周知のアクティブマトリクス方式で駆動される液晶表示装置と同様であり、補助容量ライン１４の構成が本実施の形態特有の構成とされる。そして、駆動に際して、補助容量ライン１４に所定の電圧（後述する）が印加されて補助容量Ｃ_sを与え、フリッカや垂直クロストークが低減される。
従って、以下の説明では、補助容量ライン１４の周辺の構成および駆動方法を主体に説明し、その他の構成要素については周知の構成要素が適用可能である。
【００２５】
図１に示すように、第１の実施の形態の液晶表示装置は、ＴＦＴ１１を備えかつ縦横に多数配列される画素電極１０と、この画素電極１０の周囲で行方向に配設されるゲートライン１２および列方向に配設されるデータライン１３と、補助容量Ｃ_sを与えてゲートライン１２およびデータライン１３との寄生容量の影響を低減する補助容量ライン１４と、を備えている。
第１の実施の形態では、補助容量ライン１４は、ゲートライン１２と平行に行方向に設けられる。１本の補助容量ライン１４は、例えば、行方向に配設される各画素電極１０のほぼ中心で各画素電極１０に渡るように設けられる。そして、補助容量ライン１４の各行で異なる波形の電圧を印加できるようになっている。
また、図示はしないが、本実施の形態の液晶表示装置は、互いに間隔をあけて平行に配置された１対の透明基板（例えば、ガラス基板）と、この１対の透明基板の間に封入された液晶と、透明基板の内面に設けられ画素電極１０と対向して配設される共通電極（コモン電極）と、を備える。さらに、この液晶表示装置には、ブラックマスク、配向膜、偏光板などが設けられる。
【００２６】
画素電極としては、第１の実施の形態では、比較的大きな寸法（データライン１３の方向の寸法Ｌ）のものが適用される。このために、１画素を囲むゲートライン１２およびデータライン１３から画素電位に与えられる変動ΔＶ_p(n)（以下、画素電位の変動ΔＶ_p(n)）は、データライン１３との寄生容量の寄与（前記寸法Ｌにほぼ比例する）よりも、ゲートライン１２との寄生容量の寄与（画素電極１０を一辺Ｌの正方形とした場合、画素電極の面積Ｌ²にほぼ比例する）の方が大きくなる。
上述の通り、ゲートライン１２との寄生容量はフリッカの原因となり、データライン１３との寄生容量は垂直クロストークの原因となる。すなわち、第１の実施の形態では、ある一定の面積の補助容量ライン１４において（すなわち一定の補助容量Ｃ_s）、垂直クロストークよりもフリッカの方が生じやすい構成となっている。
【００２７】
補助容量ライン１４は、その面積が以下の通りに考慮されている。
すなわち、先ず、図２（図１の構成の等価回路）に示す１つの画素において、画素電位の変動ΔＶ_p(n)は下記式（１）で与えられる。従って、下記式（１）において、ΔＶ_p(n)を小さくするためには、補助容量Ｃ_sを大きくすることになる。なお、図２中、画素電極１０と、データライン１３との寄生容量と、については省略されている。
【数７】
式（１）

【００２８】
第１の実施の形態では、上述の通り、画素電極１０の寸法Ｌはある程度の大きさをもち、垂直クロストークよりもフリッカの方が生じ易い。従って、例えば、補助容量ライン１４の面積を大きくしていくと、先ず、垂直クロストークが視認されなくなり、次いで、フリッカが視認されなくなる。
ここで、第１の実施の形態の補助容量ライン１４の面積は、従来同様の方法で駆動したときに、少なくとも垂直クロストークは視認されず、かつ、フリッカは視認される範囲に設定される。
これにより、補助容量ライン１４は、周知の構成（例えば、図１３に示す従来の構成）と比較して幅（データライン１３の方向）が小さくされ、補助容量ライン１４の面積が小さくなるように設定される。これにより、従来より開口率が大きく取れ、十分な明るさの液晶表示装置が得られる。
【００２９】
補助容量ライン１４に印加される電圧の波形は、以下の通りに考慮されている。
すなわち、先ず、上記式（１）中で、さらに、ｎ行目の補助容量ライン１４の電位変動ΔＶ_cs(n)を考慮すると、画素電位の変動ΔＶ_p(n)は下記式（７）で与えられる。
【数８】
式（７）

ここで、第１の実施の形態ではΔＶ_cs(n)として下記式（８）に示す波形の電圧が印加される。従って、式（７）中で第１項と第２項と第５項とが相殺され、画素電位の変動ΔＶ_p(n)は、下記式（９）で与えられる。
【数９】
式（８）

【数１０】
式（９）

【００３０】
すなわち、上記式（９）に示されるように、駆動に際して、補助容量電圧ΔＶ_cs(n)として上記式（８）に示される波形の電圧が印加されることで、ゲートライン１２との寄生容量の寄与分がうち消される。そして、画素電位の変動ΔＶ_P(n)としては、データライン１３との寄生容量の寄与分に関する項だけが残る。これは、液晶表示装置の表示との対応で言うと、フリッカがキャンセルされ、垂直クロストークに関する寄与分だけが残ることを意味する。しかしながら、上述の通りに、第１の実施の形態では、補助容量ライン１４の面積は垂直クロストークを生じない程度の大きさを持つように設定されており、上記式（５）の右辺は既に十分に小さい。
すなわち、以上の通りに駆動することで、補助容量ライン１４の面積を大きく取ることなく、フリッカや垂直クロストークが視認されない程度に低減される。すなわち、フリッカや垂直クロストークなどの表示劣化が抑制されると共に、高い開口率をもち、高表示品の液晶表示装置が得られる。
【００３１】
例えば、図３のタイムチャートに示すように、駆動に際して、（ｎ−１）行目のゲートライン１２に時刻Ｔ₁から時刻Ｔ₂のあいだ所定の電圧が印加され（図３（ａ）にＶ_g(n-1)として図示）、次いで、ｎ行目のゲートライン１２に時刻Ｔ₂から時刻Ｔ₃のあいだ所定の電圧が印加される（図３（ｂ）にＶ_g(n)として図示）場合を考える。ここでコモン電圧は一定とする。
この場合に、ｎ行目の補助容量ライン１４には、上記式（８）に基づいて、図３（ｃ）に示す補助容量電圧Ｖ_cs(n)が印加されるように制御される。すなわち、Ｖ_cs(n)としては、上記式（８）に基づいて、印加される電圧Ｖ_g(n-1)とＶ_g(n)との時間変化が生じる時刻（すなわち、時刻Ｔ₁、時刻Ｔ₂、時刻Ｔ₃）で、寄生容量Ｃ_pg-self、Ｃ_pg-preの大きさにより電圧値が階段状の波形となると共に、Ｖ_g(n-1)やＶ_g(n)と極性が反転された波形の電圧が印加される。
【００３２】
次に、第１の実施の形態の液晶表示装置の駆動方法は、補助容量ライン１４に上記式（８）に基づいた波形の電圧ΔＶ_cs(n)が入力されることを除いては、基本的に従来の駆動方法と同様である。
すなわち、基本的には、あるゲートライン１２に所定の電圧を印加したときに、個々のデータライン１３に順次所定の電圧を印加していくことで、ゲートライン１２とデータライン１３との対応する交差部分の画素電極１０に所定の電圧が順次供給されて駆動される。
このように画素電極１０に電圧が順次供給されるに伴って、補助容量ライン１４には、上記式（８）に基づいて、補助容量ライン１４ごとに異なる波形の電圧ΔＶ_cs(n)が印加される。これにより、上述の通り、ゲートライン１２との寄生容量が画素電位の変動ΔＶ_P(n)に与える寄与分がうち消される。従って、従来必要となる面積よりも小さな面積の補助容量ライン１４でも、フリッカがキャンセルされる。
以上の通りにして、第１の実施の形態の液晶表示装置が駆動される。
【００３３】
以上の第１の実施の形態の液晶表示装置によれば、フリッカや垂直クロストークなどの表示劣化が視認されない程度に低減される。また、駆動に際して、ゲートライン１２との寄生容量の寄与分をうち消すように、補助容量ライン１４に所定の波形の電圧が印加されるので、補助容量ライン１４の面積が小さくでき、十分な開口率をもたせられる。以上により、高表示品の液晶表示装置を得ることができる。
【００３４】
〔第２の実施の形態〕
以下、図４〜５を参照して、本発明の第２の実施の形態の液晶表示装置を詳細に説明する。
第２の実施の形態の液晶表示装置は、画素電極１０がゲートライン１２上にまで広がっている所を除いては、基本的に第１の実施の形態の液晶表示装置と同様である。
従って、以下の説明では、第１の実施の形態と異なる部分を主体に説明し、同様の構成要素については同一の符号を付してその説明を省略する。
【００３５】
第２の実施の形態では、図４に示すように、１つの画素電極１０ａは、この画素電極１０ａのＴＦＴ１１ａにつながる自行ゲートライン１２ａと、この画素電極１０ａの隣（列方向）に配置される画素電極１０ｂのＴＦＴ１１ｂにつながる隣行ゲートライン１２ｂと、互いに上下に重なる部分Ｐを持つように構成される。この互いに重なる部分Ｐでは、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂと画素電極１０ａとの間に絶縁膜（図示しない）が設けられ、両者の短絡が防止される。
また、第１の実施の形態と同様に、補助容量ライン１４は、ゲートライン１２と平行に設けられると共に、駆動に際して、上記式（８）に基づいた波形の電圧ΔＶ_cs(n)が印加される。
【００３６】
本実施の形態では、ゲートライン１２と画素電極１０との間の容量が、寄生容量として否定的に働くのではなく、むしろ補助容量として積極的に働く。
すなわち、駆動に際して、上記式（８）に基づく電圧ΔＶ_cs(n)が補助容量ライン１４に印加されると、画素電位の変動ΔＶ_p(n)には、下記式（９）に示すように、垂直クロストークに関する項のみが残る。
【数１１】
式（９）

ここで、全容量Ｃ_totalは、下記式（１０）で与えられる。
【数１２】
式（１０）

従って、残った垂直クロストークを抑えるために必要な補助容量Ｃ_sは、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂとの寄生容量Ｃ_pg-self、Ｃ_pg-preが大きい程小さくできる。
【００３７】
これにより、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂと画素電極１０ａとの重なる部分Ｐが、第２の補助容量として機能する。従って、第２の実施の形態では、この互いに重なる部分Ｐの容量に相当する分だけ、補助容量ライン１４の面積が小さくされる（すなわち第１の実施の形態よりも幅が細くされる）。これにより、第１の実施の形態よりもさらに開口率が大きく取られる。従って、さらに高開口率でかつ良好な表示品位を得ることができる。
【００３８】
また、液晶表示装置では、一般に表示のコントラストを向上させるために画素電極とゲートライン１２，データライン１３との隙間（図１における、Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ）を遮光するように構成される。何故ならば、この隙間部分の液晶には電圧が印加されないため、光が透過してしまい、表示のコントラストを低下させる原因となるためである。遮光のためには、例えば、ブラックマスクが設けられる。このブラックマスクは、例えばコモン基板側に設けられる。この場合には、ブラックマスクの配置には、製造時の「基板合わせのずれ分」を見込んでマージンを余計に取らなくてはならないため、開口率が低下する。
しかしながら、第２の実施の形態の構成では、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂが画素電極１０ａと重なるように構成されるため、画素電極１０ａとゲートライン１２ａ、１２ｂとの隙間Ｓａ、Ｓｂが無くなり、ゲートライン１２が遮光性を与える。また、この部分は、従来のブラックマスクのように「基板合わせのずれ分」を見込む必要がないため、開口率をより向上させることができる。
【００３９】
第２の実施の形態では、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂと画素電極１０ａとが互いに重なる部分Ｐに介在する絶縁膜は、光吸収による大きな損失が伴わない厚さに設定できる。
すなわち、従来の駆動方式のもとで、本実施の形態と同様の構成を実現するためには、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂと画素電極１０ａとが互いに重なる部分に介在する絶縁膜を厚くして、この間の寄生容量を小さく抑える必要があった。しかし、このように絶縁膜を厚くすると、絶縁膜での光吸収により透過率の低下を招き表示品位が劣化するという問題があった。
対して、本実施の形態では、駆動に際して、補助容量ライン１４に上記式（８）に基づく波形の電圧ΔＶ_cs(n)が印加され、画素電位の変動ΔＶ_p(n)に対するゲートラインとの寄生容量の寄与分がキャンセルされる。これにより、垂直クロストークやフリッカが抑制される。このために、絶縁膜の厚さは光吸収による大きな損失が伴わない厚さの範囲で設定でき、表示品位の劣化を抑制することができる。
【００４０】
なお、以上の構成では、ゲートラインとの寄生容量Ｃ_pg-self、Ｃ_pg-preを各々任意に与えているが、これら容量Ｃ_pg-self、Ｃ_pg-preが同じとなるように設計しても良い。この場合には、図５にタイムチャートを示すように、補助容量ライン１４に印加される電圧Ｖ_cs(n)の波形が、時刻Ｔ₂での電圧値が同じとなるために、矩形状に単純化される。これにより、駆動の際の制御がより単純にされる。
【００４１】
次に、第２の実施の形態の液晶表示装置の駆動方法は、第１の実施の形態の液晶表示装置と同様に駆動される。すなわち、駆動に際して、補助容量ライン１４に上記式（８）に基づく電圧ΔＶ_cs(n)が印加され、周知のアクティブマトリクス方式と同様に駆動される。
【００４２】
以上の第２の実施の形態の液晶表示装置によれば、第１の実施の形態と同様の効果を奏するとともに、１つの画素電極１０ａが自行ゲートライン１２ａおよび隣行ゲートライン１２ｂと重なる部分Ｐを持つように構成されることで、補助容量ライン１４の面積を低減して、高開口率化に寄与する。同時に、この構成によって、画素電極１０ａとゲートライン１２ａ、１２ｂとの隙間が無くなり、ゲートラインが遮光性を与えるため、その部分に「基板合わせのずれ分」を見込んだブラックマスクを設ける必要がなく、さらに高開口率化に寄与する。
【００４３】
〔第３の実施の形態〕
以下、図６〜８を参照して、第３の実施の形態の液晶表示装置を詳細に説明する。
第３の実施の形態の液晶表示装置は、画素電極の寸法、補助容量ライン１４がデータラインと平行に設けられること、駆動に際して補助容量ライン１４に与えられる電圧の波形、を除いては、第１の実施の形態と同様である。
従って、以下の説明においては、第１の実施の形態の液晶表示装置と異なる部分を主体に説明し、同様の構成要素については同一の符号を付してその説明を省略する。
【００４４】
第３の実施の形態の液晶表示装置は、図６に示すように構成される。
補助容量ライン１４は、図６（ａ）に示すように、データライン１３に沿った列状に配設され、例えば、データライン１３と同層に配設される。これら同層に配設されるデータライン１３および補助容量ライン１４と、画素電極１０とは、図６（ｂ）に示すように、層間絶縁膜１５を介して配設され互いに絶縁される。また、列状に配設されるデータライン１３および補助容量ライン１４と、行状に配設されるゲートライン１２とは、ゲート絶縁膜１６を介して配設され互いに絶縁される。なお、図６（ｂ）は、図６（ａ）に示すＡ−Ｂ間の断面構成を示す。
また、第３の実施の形態の画素電極１０としては、第１の実施の形態とは異なり、比較的小さな寸法のものが適用されている。これにより、第１の実施の形態とは反対に、一定の補助容量Ｃ_sの下で、フリッカよりも垂直クロストークの方が生じやすい構成となっている。従って、補助容量ライン１４の面積は、フリッカを視認させない程度の面積となるように設定されている。
【００４５】
補助容量ライン１４に印加される電圧の波形は、以下の通りに考慮される。先ず、図７（図６の構成の等価回路）に示す１つの画素電極１０において、画素電位の変動ΔＶp(n)は、ｍ列目の補助容量ライン１４の電位変動ΔＶcs(m)を考慮して下記式（３）で与えられる。
【数１３】
式（３）

ここで、ΔＶcs(m)を下記式（４）の通りに定めると、式（３）中で第３項と第４項と第５項とが相殺され、画素電位の変動ΔＶp(n)は、下記式（５）で与えられる。
【数１４】
式（４）

【数１５】
式（５）

【００４６】
上記式（５）に示されるように、駆動に際して、補助容量電圧ΔＶ_cs(m)として上記式（４）に示される電圧を印加すると、データライン１３との寄生容量の寄与分がうち消される。これにより、画素電位の変動ΔＶ_p(n)としては、ゲートライン１２との寄生容量の寄与分に関する項だけが残る。しかしながら、上述の通りに、本実施の形態では、補助容量ライン１４の面積はフリッカを生じない程度の大きさを持つように考慮されており、上記式（５）の右辺は既に十分に小さい。
従って、以上の通りに駆動することで、フリッカや垂直クロストークが視認されない程度に低減され、充分な開口率をもち、かつ、良好な表示品位の液晶表示装置が得られる。
例えば、本実施の形態では、図８のタイムチャートに示すように、駆動に際して、補助容量ライン１４に、上記式（４）に示すΔＶ_cs(m)に基づいた波形の電圧が印加されるように制御される。
【００４７】
次に、第３の実施の形態の液晶表示装置の駆動方法は、上記式（４）に基づいて、補助容量ライン１４の各列で異なる波形の電圧ΔＶ_cs(m)が印加されることを除いては、基本的に第１の実施の形態と同様に駆動される。
【００４８】
以上の第３の実施の形態の液晶表示装置によれば、第１の実施の形態と同様の効果を奏し、フリッカや垂直クロストークなどの表示劣化が視認されない程度に低減されると共に、高開口率かつ高表示品位の液晶表示装置が得られる。
【００４９】
〔第４の実施の形態〕
以下、図９、１０を参照して、第４の実施の形態の液晶表示装置を詳細に説明する。
第４の実施の形態の液晶表示装置は、画素電極１０がデータライン１３上にまで広がっている所を除いては、基本的に第３の実施の形態の液晶表示装置と同様である。また、第２の実施の形態では、補助容量ライン１４をゲートライン１２と平行に行方向に配設すると共に、画素電極１０がゲートライン１２上にまで広がる構成とした。対して、第４の実施の形態では、補助容量ライン１４をデータライン１３と平行の列方向に配設し、第２の実施の形態と同様の構成を列方向に置き換えて適用したものである。
従って、以下の説明では、第２の実施の形態および第３の実施の形態と異なる部分を主体に説明し、同様の構成要素については同一の符号を付してその説明を省略する。
【００５０】
第４の実施の形態では、図９に示すように、１つの画素電極１０ａは、この画素電極１０ａのＴＦＴ１１ａにつながる自列データライン１３ａと、この画素電極１０ａの隣（行方向）に配置される画素電極１０ｃのＴＦＴ１１ｃにつながる隣列データライン１３ｃと、互いに上下に重なる部分Ｑを持つように構成される。この互いに重なる部分Ｑでは、第２の実施の形態と同様に、自列データライン１３ａおよび隣列データライン１３ｃと画素電極１０との間に層間絶縁膜１５が設けられ、両者の短絡が防止される。
【００５１】
第４の実施の形態では、データライン１３と画素電極１０との間の容量が、寄生容量として否定的に働くのではなく、第２の補助容量として積極的に働く。このことは、第２の実施の形態において、ゲートライン１２と画素電極１０との間に介在する絶縁膜の容量が、第２の補助容量として機能し、補助容量ライン１４の面積を低減させ高開口率化に寄与することと同様である。
【００５２】
すなわち、駆動に際して、上記式（４）に基づく電圧ΔＶ_cs(m)が補助容量ライン１４に印加されると、画素電位の変動ΔＶ_p(n)としては、下記式（５）に示すように、フリッカに関する項のみが残る。また、全容量Ｃ_totalは、下記式（１０）で与えられる。
【数１６】
式（５）

【数１７】
式（１０）

従って、残ったフリッカに関する項を抑えるために必要な補助容量Ｃ_sは、Ｃ_pd-left、Ｃ_pd-rightが大きい程小さくできる。これにより、第２の実施の形態と同様に、自列データライン１３ａおよび隣列データライン１３ｂと画素電極１０ａとの重なる部分Ｑが、第２の補助容量として機能する。
従って、第４の実施の形態では、第２の実施の形態と同様に、この互いに重なる部分Ｑの容量に相当する分だけ、補助容量ライン１４の面積が小さくされ、第３の実施の形態よりもさらに開口率が大きく取られる。従って、さらに高開口率でかつ良好な表示品位を得ることができる。
【００５３】
また、自列データライン１３ａおよび隣列データライン１３ｂと画素電極１０ａとの重なるように構成されるため、画素電極１０ａとデータライン１３ａ、１３ｃとの隙間Ｓｃ、Ｓｄ（図１に図示）が無くなり、データライン１３が遮光性を与えるため、第２の実施の形態と同様に、この部分において、「基板合わせのずれ分」を見込む必要がなく高開口率化が図られる。さらに、第２の実施の形態と同様に、互いに重なる部分Ｑに介在する絶縁膜は、光吸収による大きな損失が伴わない厚さに設定でき、表示品位の劣化を抑制することができる。
【００５４】
なお、以上の構成では、画素電極１０がデータライン１３上にまで広がる構成としたが、第２の実施の形態の画素電極１０がゲートライン１２上にまで広がる構成を組み合わせた構成としても良い。
この場合には、図１０に示すように、１つの画素電極１０ａは、先ず、第４の実施の形態と同様、自列データライン１３ａと隣列データライン１３ｃと互いに上下に重なる部分Ｑを持つ。さらに、この画素電極１０ａのＴＦＴ１１ａにつながる自行ゲートライン１２ａと、この画素電極１０ａの隣（列方向）に配置される画素電極１０ｂのＴＦＴ１１ｂにつながる隣行ゲートライン１２ｂと、互いに上下に重なる部分Ｐを持つように構成される。
また、データライン１３ａ、１３ｂと平行に列状に配設される補助容量ライン１４ｄと、ゲートライン１２ａ、１２ｃと平行に行状に配設される補助容量ライン１４ｇと、が設けられる。
【００５５】
図１０に示す構成によれば、画素電極１０ａの周囲の全てに重なる部分Ｐ、Ｑを持たせることができる。これにより、画素電極１０ａの全ての隙間Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ（図１に図示）が無くなるため、液晶表示装置の表示のコントラストがさらに高められる。
【００５６】
次に、第４の実施の形態の液晶表示装置の駆動方法は、第３の実施の形態の液晶表示装置と同様に駆動される。すなわち、駆動に際して、補助容量ライン１４に上記式（４）に基づく電圧ΔＶ_cs(m)が印加され、周知のアクティブマトリクス方式と同様に駆動される。
【００５７】
以上の第４の実施の形態の液晶表示装置によれば、第３の実施の形態と同様の効果を奏するとともに、１つの画素電極１０ａが自列データライン１３ａおよび隣列データライン１３ｂと重なる部分Ｑを持つように構成されることで、補助容量ライン１４の面積を低減して、高開口率化に寄与する。同時に、この構成によって、画素電極１０ａとデータライン１３ａ、１３ｃとの隙間が無くなり、データラインが遮光性を与えるため、その部分に「基板合わせのずれ分」を見込んだブラックマスクを設ける必要がなく、さらに高開口率化に寄与する。
【００５８】
〔第５の実施の形態〕
以下、図１１、１２を参照して、本発明の第５の実施の形態の液晶表示装置を詳細に説明する。
第５の実施の形態の基本的な構成要素は、第１〜４の実施の形態と同様であり、補助容量ライン１４がデータライン１３と平行に列状に設けられる所が、第３の実施の形態と共通する。
従って、以下の説明では、第３の実施の形態と異なる部分を主体に説明し、同様の構成要素については同一の符号を付してその説明を省略する。
なお、図１１は画素電極１０ａの部分の要部拡大図であり、データライン１３としては、自列データライン１３ａおよび隣列データライン１３ｂのみ図示し、ゲートライン１２としては、自行ゲートライン１２ａおよび隣行ゲートライン１２ｃのみ図示する。
【００５９】
１つの画素電極１０ａにおいて、この画素電極１０ａのＴＦＴ１１ａにつながる自列データライン１３ａは、画素電極１０ａの端部１０ａａで上下に重なる部分Ｑを持つように配設される。第４の実施の形態とは異なり、この自列データライン１３ａは、隣に配設される画素電極１０とは重なる部分を持たない。そして、補助容量ライン１４が、画素電極１０ａのもう一方の端部１０ａｂで、上下に重なる部分Ｑを持つように配設される。補助容量ライン１４は、データライン１３と平行に列状に配設される。
ここで、第５の実施の形態では、自列データライン１３ａとの寄生容量Ｃ_pd-leftは、補助容量Ｃ_sと同じになるように形成される。
【００６０】
以上の通りに構成されることで、ΔＶcs(m)としては、先ず、第３の実施の形態と同様に、下記式（４）で定まる波形とされる。
【数１８】
式（４）

ここで、第５の実施の形態では、画素電極１０ａは隣列データライン１３ｃには及んでいない。このために、隣列データラインとの寄生容量Ｃpd-rightはほぼ「０」とみなせる。また、上述の通り、Ｃs＝Ｃpd-leftとなるように形成されており、上記式（４）にこれらの条件を適用すると、ΔＶcs(m)は下記式（６）で定まり単純化される。
【数１９】
式（６）

【００６１】
すなわち、第５の実施の形態の液晶表示装置では、上記式（６）に示されるように、補助容量ライン１４には、自列データラインのデータ電圧ΔＶ_d(m)の極性を単に反転させた波形の電圧が印加される。図１２にこのタイムチャートを示す。これにより、駆動に際して、複雑な制御が伴わず制御系の簡略化が図られると共に、高開口率でかつ良好な表示品位の液晶表示装置が得られる。
ここで、補助容量ライン１４をダミーのデータラインとみなすと、上記式（６）で示される駆動波形は、いわゆる周知のドット反転駆動と共通する。すなわち、周知のドット反転駆動用と同じ構成のドライブ回路を用いて、第５の実施の形態の液晶表示装置で、補助容量ライン１４に印加する電圧波形が容易に得られる。
【００６２】
次に、第５の実施の形態の液晶表示装置の駆動方法は、上記式（６）に基づいて、自列データラインのデータ電圧ΔＶ_d(m)を反転した波形の電圧が印加されることを除いては、基本的に第３の実施の形態と同様に駆動される。
【００６３】
以上の第５の実施の形態の液晶表示装置によれば、第３の実施の形態と同様の効果を奏すると共に、補助容量ライン１４には、自列データラインのデータ信号を反転した波形の電圧を印加すれば良く、高開口率かつ良好な表示品位の液晶表示装置が簡単に得られる。
【００６４】
なお、本発明は上記実施の形態に限定されるものではない。すなわち、本発明の趣旨を逸脱しない範囲において、適宜に変更可能であることは勿論である。
【００６５】
【発明の効果】
請求項１記載の発明によれば、自行及び隣行のゲートラインと画素電極との間との寄生容量に基づくフリッカが抑制され、良好な表示品位の液晶表示装置が得られる。また、従来必要な補助容量よりも小さな補助容量で、フリッカなどの表示劣化が抑制され、液晶表示装置の高開口率化が図られる。
【００６６】
請求項２記載の発明によれば、請求項１と同様の効果を奏することができるとともに、画素電極が自行あるいは隣行ゲートライン上に広がる部分の絶縁膜の部分が、補助容量として機能する。この容量の分だけ、補助容量ラインがもつべき補助容量を小さくでき、さらに高開口率化が図られる。さらに、画素電極が自行あるいは隣行ゲートライン上に広がる構成によって画素電極とゲートライン間の間隙が無くなり、表示のコントラストが向上される。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施の形態の液晶表示装置の構成を示す図である。
【図２】図１の等価回路図である。
【図３】第１の実施の形態の液晶表示装置に印可される電圧のタイムチャートを示した図である。
【図４】本発明を適用した第２の実施の形態の液晶表示装置の構成を示す図である。
【図５】第２の実施の形態の液晶表示装置において、自行ゲートラインおよび隣行ゲートラインとの寄生容量Ｃ_pg-self、Ｃ_pg-preが同じとなるように構成した場合のタイムチャートを示した図である。
【図６】本発明を適用した第３の実施の形態の液晶表示装置の構成を示す図である。
【図７】図６の等価回路図である。
【図８】第３の実施の形態の液晶表示装置に印可される電圧のタイムチャートを示した図である。
【図９】本発明を適用した第４の実施の形態の液晶表示装置の構成を示す図である。
【図１０】第４の実施の形態の液晶表示装置において、さらにゲートライン１２を画素電極１０上にまで広げた場合の構成を示す図である。
【図１１】本発明を適用した第５の実施の形態の液晶表示装置の構成を示す図である。
【図１２】第５の実施の形態の液晶表示装置に印可される電圧のタイムチャートを示した図である。
【図１３】従来例の液晶表示装置の構成を示す図である。
【図１４】図１３の等価回路図である。
【図１５】従来例の液晶表示装置において、補助容量ラインを共通電極に接続する場合の等価回路図である。
【図１６】従来例の液晶表示装置において、補助容量ラインをゲートラインに接続する場合の等価回路図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ画素電極
１２ゲートライン
１２ａ自行ゲートライン
１２ｂ隣行ゲートライン
１３データライン
１３ａ自列データライン
１３ｃ隣列データライン
１４補助容量ライン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device having a high aperture ratio and high display quality because flicker and vertical stroke are reduced.
[0002]
[Prior art]
Conventionally, in an active matrix liquid crystal display device, as shown in FIG. 13, gate lines 101 and data lines 102 are provided vertically and horizontally around a pixel electrode 100, and a predetermined voltage is applied via a TFT 103 connected to the pixel electrode 100. Applied and driven.
However, during driving, voltage fluctuations in the two gate lines 101 and the two data lines 102 surrounding one pixel affect the voltage applied to the pixel electrode 100, causing flicker, vertical crosstalk, etc. May lead to decline. These phenomena are based on the parasitic capacitance between the pixel electrode 100 and the gate line 101 and between the pixel electrode 100 and the data line 102.
For this purpose, an auxiliary capacitance line 104 is provided, and a predetermined voltage is applied to the auxiliary capacitance line 104 during driving to drive the auxiliary capacitance C. _s The display deterioration such as flicker and vertical crosstalk is reduced. The auxiliary capacitance line 104 is connected as shown by an equivalent circuit in FIGS. 15 and 16, for example. In FIG. 15, the auxiliary capacitance line is connected to the common electrode, which is called “Cs on common”, and the same signal as the common electrode is applied to the auxiliary capacitance line 104. In FIG. 16, the auxiliary capacitance line is an adjacent gate line (in FIG. 16, V _{g (0)} ~ V _{g (4)} And is called “Cs on Gate”, and the same signal as the adjacent gate line signal is applied to the auxiliary capacitance line 104.
[0003]
[Problems to be solved by the invention]
FIG. 14 shows an equivalent circuit of one pixel (n-th row and m-th column) having the configuration shown in FIG.
This pixel has its own row gate line (V) connected to the TFT 103 of this pixel. _{g (n)} ) And the adjacent gate line (V-1) of the (n−1) th row connected to the TFT of the pixel arranged next to this pixel. _{g (n} - ₁₎ ) And the own column data line (V) connected to the TFT 103 of this pixel. _{d (m)} ) And the adjacent data line (V + 1) in the (m + 1) th column connected to the TFT of the pixel arranged next to this pixel. _{d (m + 1)} ).
The parasitic capacitances between the n-th row gate line and the (n−1) -th row adjacent gate line and the pixel electrode 100 are respectively represented by C _pg-self And C _pg-pre It shows with. In addition, parasitic capacitances between the pixel data line 100 and the self-column data line of the m-th column and the adjacent data line of the (m + 1) -th column and the pixel electrode 100 are respectively represented by C _pd-left And C _pd-right It shows with. The capacitance of the liquid crystal layer is C _lc The auxiliary capacity is C _s It shows with. Although all parasitic capacitances are shown in FIG. 2 for generality, some of them may be very small and can be ignored depending on the pixel structure.
Here, parasitic capacitance C with the gate line _pg-self , C _pg-pre Mainly causes flicker. Parasitic capacitance C with data line _pd-left , C _pd-right Mainly causes vertical crosstalk.
[0004]
Parasitic capacitance C with gate line _pg-self , C _pg-pre Depends mainly on the capacitance of the pixel transistor portion. When the pixel electrode 100 is a square with one side L, the pixel area L ² Is approximately proportional to (shown in FIG. 13). Parasitic capacitance C with data line 102 _pd-left , C _pd-right Depends on the length L of the pixel electrode 100 (the length in the direction of the data line 102, shown in FIG. 1). Liquid crystal capacitance C _lc Is the pixel area L ² Is proportional to
Therefore, when the pixel dimension L is large to some extent, the pixel area L ² Parasitic capacitance C with the gate line proportional to _pg-self , C _pg-pre There is a tendency that flicker is more likely to occur than vertical crosstalk. Conversely, when the pixel size L is small to some extent, the parasitic capacitance C with the data line proportional to the pixel length L _pd-left , C _pd-right The vertical crosstalk tends to occur more easily than the flicker.
[0005]
In order to suppress flicker and vertical crosstalk, it is necessary to reduce the influence of these parasitic capacitances on pixel potential fluctuations.
Variation in pixel potential ΔV given from two gate lines and two data lines surrounding one pixel (n-th row and m-th column) _{P (n)} Is given by the following formula (1). Auxiliary capacity C _s The voltage applied to is assumed to be constant.
[Expression 1]
Formula (1)

In the expression (1), the first and second terms on the right side indicate contributions from the own row and the adjacent gate lines, and the third and fourth terms indicate contributions from the own row and the adjacent data lines. Show. Note that these capacitors can be regarded as being connected in parallel to one pixel electrode, and the total capacitance C _total Is the sum of these capacities. Note that Δ indicates the time change of each voltage, but in order to more mathematically include the time element, it is expressed by the following equation (2) using a differential form.
[Expression 2]
Formula (2)

In the formula (1), for example, the first term on the right side is the potential V of the own gate line (nth row). _{g (n)} Fluctuation ΔV _{g (n)} Shows the fluctuation of the pixel potential given by. This potential fluctuation ΔV _{g (n)} Can not be set to “0” in principle, C _pg-self As long as is not “0”, the first term on the right side cannot be “0”. The same applies to the second term to the fourth term on the right side.
Therefore, variation in pixel potential ΔV _{p (n)} To reduce the auxiliary capacity C _s Denominator C for each term on the right side _total Is made large and the values of all the terms are kept sufficiently small.
[0006]
However, the auxiliary capacity C _s To increase is to increase the area of the auxiliary capacitance line. For this reason, the area occupied by the auxiliary capacitance line is increased, resulting in a decrease in the aperture ratio. As a result, sufficient brightness cannot be obtained and display quality is degraded.
Therefore, the auxiliary capacity C _s There has been a demand for a liquid crystal display device capable of high-quality display by suppressing flicker and vertical crosstalk without increasing the size.
[0007]
An object of the present invention is to provide a liquid crystal display device having high display quality and high aperture ratio because flicker and vertical stroke are reduced.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, the invention described in claim 1 plural Gate line Each of In the row direction along each Auxiliary capacitance line is provided so as to be parallel to the gate line. A predetermined voltage is sequentially applied to each of the plurality of gate lines, Pixel electrode both sides of Own and neighboring The parasitic capacitance between the gate line and the pixel electrode eliminates the contribution to the fluctuation of the pixel potential, so that the gate line and the pixel electrode on both sides of the pixel electrode with respect to the auxiliary capacitance between the pixel electrode and the auxiliary capacitance line are eliminated. Based on the parasitic capacitance ratio between the two and the gate line potential variation on both sides It has a voltage value and has a timing corresponding to the application timing of the predetermined voltage applied to each of its own and adjacent gate lines. The storage capacitor voltage having a different waveform is applied to each storage capacitor line.
[0009]
According to the first aspect of the present invention, the parasitic capacitance between the gate line around the pixel electrode and the pixel electrode mainly causes flicker. A liquid crystal display device with good display quality that suppresses flicker by applying an auxiliary capacitance voltage having a different waveform for each auxiliary capacitance line so as to eliminate the contribution of the parasitic capacitance to the variation in pixel potential. Is obtained.
Conventionally, the auxiliary capacity line has a predetermined auxiliary capacity in order to suppress display deterioration such as flicker. If the invention described in claim 1 is applied, a display capacity such as flicker is suppressed with an auxiliary capacity smaller than that conventionally required for a pixel electrode of a fixed size, and a liquid crystal display with good display quality. A device is obtained. Further, “reducing the auxiliary capacity” in this way corresponds to reducing the area of the auxiliary capacity line. For example, since the auxiliary capacitance line is disposed on the pixel electrode, the aperture ratio of the liquid crystal display device can be increased by “reducing the area of the auxiliary capacitance line”.
As described above, display deterioration such as flicker is suppressed and a high aperture ratio is achieved, so that a liquid crystal display device with excellent display quality can be obtained.
[0010]
In addition, display deterioration such as flicker and vertical crosstalk has a different tendency to occur depending on the dimensions of the pixel electrode. That is, flicker is more likely to occur than vertical crosstalk in a pixel electrode having a somewhat large size. Here, the vertical crosstalk is mainly caused by a parasitic capacitance between the data line around the pixel electrode and the pixel electrode.
Therefore, in order to apply the invention according to the first aspect, the size of the auxiliary capacitance line is set in advance so that vertical crosstalk is suppressed within a certain range of the size of the pixel electrode that is likely to cause flicker. Is preferred. In this case, vertical crosstalk is suppressed by adjusting the size of the auxiliary capacitance line in advance, and the auxiliary waveform having a different waveform is eliminated so that the contribution of the parasitic capacitance to the fluctuation of the pixel potential is eliminated for each auxiliary capacitance line. Flickering is suppressed by applying the capacitance voltage. Thereby, both flicker and vertical crosstalk are suppressed, and an excellent display quality liquid crystal display device can be obtained.
[0011]
The invention described in claim 2 is the liquid crystal display device according to claim 1,
The pixel electrode extends over the gate line of the own row or the adjacent row.
[0012]
According to the second aspect of the present invention, the same effect as that of the first aspect can be obtained, and the gate line and the pixel electrode are connected via an active element (for example, a TFT). Both of them are prevented from being short-circuited via an insulating film, but a portion where the pixel electrode spreads on the own or adjacent gate line and sandwiches the insulating film functions as a parasitic capacitance. Therefore, the auxiliary capacitance that the auxiliary capacitance line should have can be reduced by this parasitic capacitance, the area of the auxiliary capacitance line can be reduced, and a higher aperture ratio can be achieved.
In addition, a portion where the pixel electrode extends on the own row or the adjacent gate line gives light shielding properties. Thereby, the contrast of display is improved without providing a configuration for providing a light shielding property such as a black mask.
[0013]
Note that the pixel electrode may extend to the gate line of the own row or the adjacent row, and may also extend to the data line disposed around the pixel electrode. In this case, the entire periphery of the pixel electrode is provided with a light shielding property, and the display contrast is further improved.
[0014]
In addition, the “own gate line” means a gate line connected to the TFT of this pixel electrode with respect to a certain pixel electrode. The “adjacent gate line” is connected to the TFT of the pixel electrode arranged next to the pixel electrode, and is arranged next to the own gate line among the gate lines arranged in the row direction. Means a gate line.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
Hereinafter, the liquid crystal display device according to the first embodiment of the present invention will be described in detail with reference to FIGS.
As shown in FIG. 1, the basic components of the liquid crystal display device of the first embodiment are the same as those of a liquid crystal display device driven by a known active matrix system, and the configuration of the auxiliary capacitance line 14 is the same as that of FIG. The configuration is specific to the embodiment. Then, during driving, a predetermined voltage (described later) is applied to the auxiliary capacitance line 14 and the auxiliary capacitance C _s Flicker and vertical crosstalk are reduced.
Therefore, in the following description, the configuration around the auxiliary capacitance line 14 and the driving method will be mainly described, and known components may be applied to the other components.
[0025]
As shown in FIG. 1, the liquid crystal display device according to the first embodiment includes a pixel electrode 10 that includes TFTs 11 and is arranged in large numbers in the vertical and horizontal directions, and gate lines that are arranged in the row direction around the pixel electrode 10. 12 and the data line 13 arranged in the column direction, and the auxiliary capacitor C _s And an auxiliary capacitance line 14 for reducing the influence of parasitic capacitance with the gate line 12 and the data line 13.
In the first embodiment, the auxiliary capacitance line 14 is provided in the row direction in parallel with the gate line 12. One auxiliary capacitance line 14 is provided, for example, so as to cross over each pixel electrode 10 substantially at the center of each pixel electrode 10 arranged in the row direction. A voltage having a different waveform can be applied to each row of the auxiliary capacitance line 14.
Although not shown, the liquid crystal display device according to the present embodiment is sealed between a pair of transparent substrates (for example, glass substrates) arranged in parallel with a space therebetween, and the pair of transparent substrates. And a common electrode (common electrode) provided on the inner surface of the transparent substrate and disposed to face the pixel electrode 10. Further, the liquid crystal display device is provided with a black mask, an alignment film, a polarizing plate, and the like.
[0026]
In the first embodiment, a pixel electrode having a relatively large dimension (dimension L in the direction of the data line 13) is applied as the pixel electrode. For this reason, the variation ΔV applied to the pixel potential from the gate line 12 and the data line 13 surrounding one pixel. _{p (n)} (Hereinafter, variation in pixel potential ΔV _{p (n)} ) Is more than the contribution of the parasitic capacitance to the data line 13 (which is substantially proportional to the dimension L), and the contribution of the parasitic capacitance to the gate line 12 (when the pixel electrode 10 is a square with one side L, the area of the pixel electrode). L ² Will be larger).
As described above, the parasitic capacitance with the gate line 12 causes flicker, and the parasitic capacitance with the data line 13 causes vertical crosstalk. That is, in the first embodiment, the auxiliary capacitance line 14 having a certain area (that is, the certain auxiliary capacitance C _s ), Flicker is more likely to occur than vertical crosstalk.
[0027]
The area of the auxiliary capacity line 14 is considered as follows.
That is, first, in one pixel shown in FIG. 2 (equivalent circuit having the configuration of FIG. 1), the pixel potential fluctuation ΔV _{p (n)} Is given by the following formula (1). Therefore, in the following formula (1), ΔV _{p (n)} To reduce the auxiliary capacity C _s Will be increased. In FIG. 2, the parasitic capacitance between the pixel electrode 10 and the data line 13 is omitted.
[Expression 7]
Formula (1)

[0028]
In the first embodiment, as described above, the dimension L of the pixel electrode 10 has a certain size, and flicker is more likely to occur than vertical crosstalk. Therefore, for example, when the area of the auxiliary capacitance line 14 is increased, first, the vertical crosstalk is not visually recognized, and then the flicker is not visually recognized.
Here, the area of the auxiliary capacitance line 14 of the first embodiment is set to a range where at least vertical crosstalk is not visually recognized and flicker is visually recognized when driven by a method similar to the conventional method.
As a result, the auxiliary capacitance line 14 has a smaller width (in the direction of the data line 13) and a smaller area of the auxiliary capacitance line 14 than a known configuration (for example, the conventional configuration shown in FIG. 13). Is set. As a result, a liquid crystal display device having a sufficiently large aperture ratio and sufficient brightness can be obtained.
[0029]
The waveform of the voltage applied to the auxiliary capacitance line 14 is considered as follows.
That is, first, in the above formula (1), the potential fluctuation ΔV of the n-th auxiliary capacitance line 14 is further increased. _{cs (n)} Is considered, the pixel potential fluctuation ΔV _{p (n)} Is given by the following equation (7).
[Equation 8]
Formula (7)

Here, in the first embodiment, ΔV _{cs (n)} As a result, a voltage having a waveform shown in the following formula (8) is applied. Therefore, the first term, the second term, and the fifth term are canceled out in the equation (7), and the pixel potential fluctuation ΔV _{p (n)} Is given by the following equation (9).
[Equation 9]
Formula (8)

[Expression 10]
Formula (9)

[0030]
That is, as shown in the above equation (9), the auxiliary capacitance voltage ΔV _{cs (n)} As a voltage of the waveform shown in the above equation (8) is applied, the contribution of the parasitic capacitance with the gate line 12 is eliminated. The pixel potential fluctuation ΔV _{P (n)} Only the term relating to the contribution of the parasitic capacitance to the data line 13 remains. In terms of correspondence with the display of the liquid crystal display device, this means that flicker is canceled and only the contribution related to vertical crosstalk remains. However, as described above, in the first embodiment, the area of the auxiliary capacitance line 14 is set to have a size that does not cause vertical crosstalk, and the right side of the equation (5) is already set. Small enough.
That is, by driving as described above, the area of the auxiliary capacitance line 14 is not increased, and flicker and vertical crosstalk are reduced to the extent that they are not visually recognized. That is, display deterioration such as flicker and vertical crosstalk is suppressed, and a high-display liquid crystal display device having a high aperture ratio can be obtained.
[0031]
For example, as shown in the time chart of FIG. 3, at the time of driving, the gate line 12 in the (n−1) th row has a time T ₁ To time T ₂ During this time, a predetermined voltage is applied (V in FIG. _{g (n-1)} Then, the time T is applied to the gate line 12 in the n-th row. ₂ To time T _Three A predetermined voltage is applied during the period (V in FIG. _{g (n)} Consider the case). Here, the common voltage is assumed to be constant.
In this case, the auxiliary capacitance line 14 shown in FIG. 3C is applied to the n-th auxiliary capacitance line 14 based on the above equation (8). _{cs (n)} Is controlled to be applied. That is, V _{cs (n)} The applied voltage V based on the above equation (8) _{g (n-1)} And V _{g (n)} (I.e., time T ₁ , Time T ₂ , Time T _Three ) And parasitic capacitance C _pg-self , C _pg-pre The voltage value has a stepped waveform depending on the magnitude of V and V _{g (n-1)} Or V _{g (n)} A voltage having a waveform with the polarity reversed is applied.
[0032]
Next, in the driving method of the liquid crystal display device according to the first embodiment, the waveform voltage ΔV based on the above equation (8) is applied to the auxiliary capacitance line 14. _{cs (n)} Is basically the same as the conventional driving method except that is input.
That is, basically, when a predetermined voltage is applied to a certain gate line 12, a predetermined voltage is sequentially applied to each data line 13, thereby corresponding to the gate line 12 and the data line 13. A predetermined voltage is sequentially supplied to the pixel electrode 10 at the intersecting portion and driven.
As the voltage is sequentially supplied to the pixel electrode 10 in this way, the auxiliary capacitor line 14 has a voltage ΔV having a different waveform for each auxiliary capacitor line 14 based on the above equation (8). _{cs (n)} Is applied. As a result, as described above, the parasitic capacitance with the gate line 12 changes the pixel potential variation ΔV. _{P (n)} The contribution to the is erased. Therefore, flicker is canceled even in the auxiliary capacity line 14 having an area smaller than that required in the prior art.
As described above, the liquid crystal display device of the first embodiment is driven.
[0033]
According to the liquid crystal display device of the first embodiment described above, display deterioration such as flicker and vertical crosstalk is reduced to such an extent that it is not visually recognized. In addition, when driving, a voltage having a predetermined waveform is applied to the auxiliary capacitance line 14 so as to eliminate the contribution of the parasitic capacitance to the gate line 12, so that the area of the auxiliary capacitance line 14 can be reduced and a sufficient opening can be obtained. Rate. As described above, a high-display liquid crystal display device can be obtained.
[0034]
[Second Embodiment]
Hereinafter, a liquid crystal display device according to a second embodiment of the present invention will be described in detail with reference to FIGS.
The liquid crystal display device of the second embodiment is basically the same as the liquid crystal display device of the first embodiment except that the pixel electrode 10 extends to the gate line 12.
Therefore, in the following description, parts different from those of the first embodiment will be mainly described, and the same components will be denoted by the same reference numerals and description thereof will be omitted.
[0035]
In the second embodiment, as shown in FIG. 4, one pixel electrode 10a is disposed next to the row gate line 12a connected to the TFT 11a of the pixel electrode 10a and next to the pixel electrode 10a (column direction). The adjacent gate line 12b connected to the TFT 11b of the pixel electrode 10b and a portion P that overlaps with each other are formed. In the overlapping portion P, an insulating film (not shown) is provided between the self-gate gate line 12a and the adjacent gate line 12b and the pixel electrode 10a, thereby preventing a short circuit therebetween.
Similarly to the first embodiment, the auxiliary capacitance line 14 is provided in parallel with the gate line 12 and has a waveform voltage ΔV based on the above equation (8) during driving. _{cs (n)} Is applied.
[0036]
In the present embodiment, the capacitance between the gate line 12 and the pixel electrode 10 does not work negatively as a parasitic capacitance but rather works positively as an auxiliary capacitance.
That is, when driving, the voltage ΔV based on the above equation (8). _{cs (n)} Is applied to the storage capacitor line 14, the pixel potential fluctuation ΔV _{p (n)} , Only the term relating to the vertical crosstalk remains as shown in the following formula (9).
[Expression 11]
Formula (9)

Where the total capacity C _total Is given by the following equation (10).
[Expression 12]
Formula (10)

Therefore, the auxiliary capacitance C required to suppress the remaining vertical crosstalk _s Is a parasitic capacitance C between the own gate line 12a and the adjacent gate line 12b. _pg-self , C _pg-pre The larger the value, the smaller.
[0037]
As a result, a portion P where the own gate line 12a and the adjacent gate line 12b overlap with the pixel electrode 10a functions as a second auxiliary capacitor. Accordingly, in the second embodiment, the area of the auxiliary capacitance line 14 is reduced by an amount corresponding to the capacitance of the overlapping portion P (that is, the width is made narrower than in the first embodiment). Thereby, the aperture ratio is further increased as compared with the first embodiment. Therefore, it is possible to obtain a higher display ratio and a better display quality.
[0038]
Further, the liquid crystal display device is generally configured to shield the gaps (Sa, Sb, Sc, Sd in FIG. 1) between the pixel electrode and the gate line 12 and the data line 13 in order to improve the display contrast. . This is because no voltage is applied to the liquid crystal in the gap, and thus light is transmitted, which causes a reduction in display contrast. For light shielding, for example, a black mask is provided. This black mask is provided on the common substrate side, for example. In this case, in order to arrange the black mask, an extra margin must be taken in consideration of the “deviation of substrate alignment” at the time of manufacturing, so that the aperture ratio decreases.
However, in the configuration of the second embodiment, since the self-gate gate line 12a and the adjacent gate line 12b are configured to overlap the pixel electrode 10a, the gaps Sa and Sb between the pixel electrode 10a and the

gate lines

12a and 12b are configured. And the gate line 12 provides light shielding properties. Further, this portion does not need to allow for “a substrate misalignment” unlike a conventional black mask, so that the aperture ratio can be further improved.
[0039]
In the second embodiment, the insulating film interposed in the portion P where the self-gate gate line 12a and the adjacent gate line 12b and the pixel electrode 10a overlap each other can be set to a thickness that does not cause a large loss due to light absorption.
That is, in order to realize the same configuration as that of the present embodiment under the conventional driving method, the insulating film interposed between the self-gate gate line 12a and the adjacent gate line 12b and the pixel electrode 10a overlap each other. It was necessary to reduce the parasitic capacitance during this period. However, when the insulating film is made thick in this way, there is a problem that the display quality deteriorates due to a decrease in transmittance due to light absorption in the insulating film.
On the other hand, in the present embodiment, the voltage ΔV having the waveform based on the above equation (8) is applied to the auxiliary capacitance line 14 during driving. _{cs (n)} Is applied, and the pixel potential fluctuation ΔV _{p (n)} The contribution of the parasitic capacitance to the gate line is canceled. Thereby, vertical crosstalk and flicker are suppressed. For this reason, the thickness of the insulating film can be set within a thickness range that does not involve a large loss due to light absorption, and deterioration of display quality can be suppressed.
[0040]
In the above configuration, the parasitic capacitance C with the gate line _pg-self , C _pg-pre Are given arbitrarily, but these capacitances C _pg-self , C _pg-pre May be designed to be the same. In this case, as shown in the time chart of FIG. 5, the voltage V applied to the auxiliary capacitance line 14 _{cs (n)} Is the time T ₂ Since the voltage value at is the same, it is simplified to a rectangular shape. As a result, the control during driving is further simplified.
[0041]
Next, the driving method of the liquid crystal display device of the second embodiment is driven in the same manner as the liquid crystal display device of the first embodiment. That is, during driving, the voltage ΔV based on the above equation (8) is applied to the auxiliary capacitance line 14. _{cs (n)} Is applied and driven in the same manner as in the known active matrix system.
[0042]
According to the liquid crystal display device of the second embodiment described above, the same effect as that of the first embodiment is achieved, and the portion P where one pixel electrode 10a overlaps the own gate line 12a and the adjacent gate line 12b. With this configuration, the area of the auxiliary capacitance line 14 is reduced, which contributes to a high aperture ratio. At the same time, this configuration eliminates the gap between the pixel electrode 10a and the

gate lines

12a and 12b, and the gate lines provide light shielding properties. Therefore, it is not necessary to provide a black mask that allows for “deviation of substrate alignment” in that portion. Furthermore, it contributes to higher aperture ratio.
[0043]
[Third Embodiment]
Hereinafter, the liquid crystal display device according to the third embodiment will be described in detail with reference to FIGS.
The liquid crystal display device according to the third embodiment is the same as the liquid crystal display device except for the dimensions of the pixel electrodes, the auxiliary capacitance line 14 being provided in parallel with the data line, and the waveform of the voltage applied to the auxiliary capacitance line 14 during driving. This is the same as the first embodiment.
Therefore, in the following description, a description will be given mainly of parts different from the liquid crystal display device of the first embodiment, and the same components are denoted by the same reference numerals and description thereof is omitted.
[0044]
The liquid crystal display device of the third embodiment is configured as shown in FIG.
As shown in FIG. 6A, the auxiliary capacitance line 14 is arranged in a row along the data line 13, for example, in the same layer as the data line 13. As shown in FIG. 6B, the data line 13 and the auxiliary capacitance line 14 and the pixel electrode 10 arranged in the same layer are arranged via an interlayer insulating film 15 and insulated from each other. Further, the data lines 13 and the auxiliary capacitance lines 14 arranged in a row and the gate lines 12 arranged in a row are arranged via a gate insulating film 16 and insulated from each other. FIG. 6B shows a cross-sectional configuration between A and B shown in FIG.
Further, unlike the first embodiment, the pixel electrode 10 of the third embodiment has a relatively small size. Thereby, contrary to the first embodiment, a certain auxiliary capacitance C _s The vertical crosstalk is more likely to occur than the flicker. Therefore, the area of the auxiliary capacitance line 14 is set to an area that does not allow the flicker to be visually recognized.
[0045]
The waveform of the voltage applied to the auxiliary capacitance line 14 is considered as follows. First, in one pixel electrode 10 shown in FIG. 7 (equivalent circuit having the configuration of FIG. 6), the pixel potential fluctuation ΔVp (n) takes into account the potential fluctuation ΔVcs (m) of the auxiliary capacitance line 14 in the m-th column. Is given by the following equation (3).
[Formula 13]
Formula (3)

Here, if ΔVcs (m) is defined as in the following equation (4), the third term, the fourth term, and the fifth term are canceled out in equation (3), and the variation in pixel potential ΔVp (n) is Is given by the following equation (5).
[Expression 14]
Formula (4)

[Expression 15]
Formula (5)

[0046]
As shown in the above equation (5), during the driving, the auxiliary capacitance voltage ΔV _{cs (m)} As a result, the contribution of the parasitic capacitance to the data line 13 is eliminated. As a result, the variation in pixel potential ΔV _{p (n)} Only the term relating to the contribution of the parasitic capacitance to the gate line 12 remains. However, as described above, in the present embodiment, the area of the auxiliary capacitance line 14 is considered to have a size that does not cause flicker, and the right side of the above equation (5) is already sufficiently small.
Therefore, by driving as described above, a liquid crystal display device having a sufficient aperture ratio and a good display quality can be obtained by reducing flicker and vertical crosstalk so that they are not visually recognized.
For example, in the present embodiment, as shown in the time chart of FIG. 8, ΔV shown in the above equation (4) is applied to the auxiliary capacitance line 14 during driving. _{cs (m)} It is controlled so that the voltage of the waveform based on is applied.
[0047]
Next, according to the driving method of the liquid crystal display device of the third embodiment, the voltage ΔV having a different waveform in each column of the auxiliary capacitance line 14 based on the above equation (4). _{cs (m)} The driving is basically the same as in the first embodiment except that is applied.
[0048]
According to the liquid crystal display device of the third embodiment described above, the same effects as those of the first embodiment can be obtained, and display deterioration such as flicker and vertical crosstalk is reduced to the extent that it is not visually recognized. And a liquid crystal display device with high display quality can be obtained.
[0049]
[Fourth Embodiment]
Hereinafter, the liquid crystal display device according to the fourth embodiment will be described in detail with reference to FIGS.
The liquid crystal display device according to the fourth embodiment is basically the same as the liquid crystal display device according to the third embodiment except that the pixel electrode 10 extends to the data line 13. In the second embodiment, the auxiliary capacitance line 14 is arranged in the row direction in parallel with the gate line 12, and the pixel electrode 10 extends to the gate line 12. On the other hand, in the fourth embodiment, the auxiliary capacitance line 14 is arranged in the column direction parallel to the data line 13, and the same configuration as that of the second embodiment is replaced in the column direction. .
Therefore, in the following description, parts different from those in the second embodiment and the third embodiment will be mainly described, and the same components are denoted by the same reference numerals and the description thereof is omitted.
[0050]
In the fourth embodiment, as shown in FIG. 9, one pixel electrode 10a is arranged next to the own column data line 13a connected to the TFT 11a of the pixel electrode 10a and next to the pixel electrode 10a (in the row direction). The adjacent column data line 13c connected to the TFT 11c of the pixel electrode 10c and the portion Q overlapping each other are formed. In this overlapping portion Q, as in the second embodiment, an interlayer insulating film 15 is provided between the own column data line 13a and the adjacent column data line 13c and the pixel electrode 10, thereby preventing a short circuit therebetween. The
[0051]
In the fourth embodiment, the capacitance between the data line 13 and the pixel electrode 10 does not work negatively as a parasitic capacitance, but actively works as a second auxiliary capacitance. This is because, in the second embodiment, the capacitance of the insulating film interposed between the gate line 12 and the pixel electrode 10 functions as the second auxiliary capacitance, and the area of the auxiliary capacitance line 14 is reduced. This is the same as contributing to increasing the aperture ratio.
[0052]
That is, when driving, the voltage ΔV based on the above equation (4). _{cs (m)} Is applied to the storage capacitor line 14, the pixel potential fluctuation ΔV _{p (n)} As shown in the following formula (5), only the term relating to flicker remains. Also, the total capacity C _total Is given by the following equation (10).
[Expression 16]
Formula (5)

[Expression 17]
Formula (10)

Therefore, the auxiliary capacity C required to suppress the term relating to the remaining flicker _s Is C _pd-left , C _pd-right The larger the value, the smaller. Thus, as in the second embodiment, the overlapping portion Q of the own column data line 13a and the adjacent column data line 13b and the pixel electrode 10a functions as a second auxiliary capacitor.
Therefore, in the fourth embodiment, as in the second embodiment, the area of the auxiliary capacitance line 14 is reduced by an amount corresponding to the capacitance of the overlapping portion Q, which is greater than that in the third embodiment. The aperture ratio is further increased. Therefore, it is possible to obtain a higher display ratio and a better display quality.
[0053]
In addition, since the self-column data line 13a and the adjacent column data line 13b overlap with the pixel electrode 10a, the gaps Sc and Sd (shown in FIG. 1) between the pixel electrode 10a and the

data lines

13a and 13c are eliminated. Since the data line 13 provides light shielding properties, as in the second embodiment, it is not necessary to allow for “a deviation in substrate alignment” in this portion, and a high aperture ratio can be achieved. Further, as in the second embodiment, the insulating films interposed in the overlapping portions Q can be set to a thickness that does not involve a large loss due to light absorption, and deterioration of display quality can be suppressed.
[0054]
In the above configuration, the pixel electrode 10 extends to the data line 13. However, a configuration in which the pixel electrode 10 of the second embodiment extends to the gate line 12 may be combined.
In this case, as shown in FIG. 10, one pixel electrode 10a first has a portion Q that overlaps the own column data line 13a and the adjacent column data line 13c in the vertical direction as in the fourth embodiment. . Further, a self-gate gate line 12a connected to the TFT 11a of the pixel electrode 10a and a neighboring gate line 12b connected to the TFT 11b of the pixel electrode 10b arranged next to the pixel electrode 10a (in the column direction) overlap with each other P Configured to have
Further, an auxiliary capacitance line 14d arranged in a row in parallel with the data lines 13a and 13b and an auxiliary capacitance line 14g arranged in a row in parallel with the gate lines 12a and 12c are provided.
[0055]
According to the configuration shown in FIG. 10, it is possible to provide the portions P and Q that overlap all around the pixel electrode 10a. This eliminates all the gaps Sa, Sb, Sc, Sd (shown in FIG. 1) of the pixel electrode 10a, thereby further improving the display contrast of the liquid crystal display device.
[0056]
Next, the driving method of the liquid crystal display device of the fourth embodiment is driven in the same manner as the liquid crystal display device of the third embodiment. That is, during driving, the voltage ΔV based on the above equation (4) is applied to the auxiliary capacitance line 14. _{cs (m)} Is applied and driven in the same manner as in the known active matrix system.
[0057]
According to the liquid crystal display device of the fourth embodiment described above, the same effect as that of the third embodiment is achieved, and a portion where one pixel electrode 10a overlaps the own column data line 13a and the adjacent column data line 13b. By being configured to have Q, the area of the auxiliary capacitance line 14 is reduced, which contributes to a high aperture ratio. At the same time, this configuration eliminates the gap between the pixel electrode 10a and the

data lines

13a and 13c, and the data lines provide light shielding properties. Therefore, it is not necessary to provide a black mask that anticipates “deviation of substrate alignment” in that portion. Furthermore, it contributes to higher aperture ratio.
[0058]
[Fifth Embodiment]
Hereinafter, a liquid crystal display device according to a fifth embodiment of the present invention will be described in detail with reference to FIGS.
The basic components of the fifth embodiment are the same as those of the first to fourth embodiments, and the third embodiment is that the auxiliary capacitance line 14 is provided in a row in parallel with the data line 13. It is common with the form.
Therefore, in the following description, parts different from those of the third embodiment will be mainly described, and the same components will be denoted by the same reference numerals and the description thereof will be omitted.
11 is an enlarged view of a main part of the pixel electrode 10a. As the data line 13, only the own column data line 13a and the adjacent column data line 13b are shown, and as the gate line 12, the own row gate line 12a and Only the adjacent gate line 12c is shown.
[0059]
In one pixel electrode 10a, the column data line 13a connected to the TFT 11a of the pixel electrode 10a is disposed so as to have a portion Q that overlaps at the end portion 10aa of the pixel electrode 10a. Unlike the fourth embodiment, the self-column data line 13a does not have a portion overlapping the pixel electrode 10 disposed adjacent thereto. The auxiliary capacitance line 14 is disposed so as to have a portion Q that overlaps vertically at the other end portion 10ab of the pixel electrode 10a. The auxiliary capacity line 14 is arranged in a row in parallel with the data line 13.
Here, in the fifth embodiment, the parasitic capacitance C with the own column data line 13a. _pd-left Is the auxiliary capacity C _s It is formed to be the same.
[0060]
By configuring as described above, ΔVcs (m) is first set to a waveform determined by the following equation (4), as in the third embodiment.
[Formula 18]
Formula (4)

Here, in the fifth embodiment, the pixel electrode 10a does not reach the adjacent data line 13c. For this reason, the parasitic capacitance Cpd-right with the adjacent data line can be regarded as almost “0”. Further, as described above, Cs = Cpd−left is formed, and when these conditions are applied to the above equation (4), ΔVcs (m) is determined by the following equation (6) and simplified.
[Equation 19]
Formula (6)

[0061]
That is, in the liquid crystal display device of the fifth embodiment, as shown in the above formula (6), the auxiliary capacitor line 14 has a data voltage ΔV of its own data line. _{d (m)} A voltage having a waveform obtained by simply inverting the polarity is applied. FIG. 12 shows this time chart. This simplifies the control system without complicated control during driving, and provides a liquid crystal display device having a high aperture ratio and good display quality.
Here, when the auxiliary capacitance line 14 is regarded as a dummy data line, the drive waveform represented by the above equation (6) is common to the so-called known dot inversion drive. That is, the voltage waveform applied to the auxiliary capacitance line 14 can be easily obtained in the liquid crystal display device according to the fifth embodiment by using a drive circuit having the same configuration as that for known dot inversion driving.
[0062]
Next, the driving method of the liquid crystal display device of the fifth embodiment is based on the above equation (6), and the data voltage ΔV of the own column data line is _{d (m)} The driving is basically performed in the same manner as in the third embodiment except that a voltage having a waveform obtained by inverting is applied.
[0063]
According to the liquid crystal display device of the fifth embodiment described above, the same effect as that of the third embodiment is obtained, and the auxiliary capacitor line 14 has a waveform voltage obtained by inverting the data signal of the own column data line. Thus, a liquid crystal display device having a high aperture ratio and good display quality can be easily obtained.
[0064]
The present invention is not limited to the above embodiment. That is, it goes without saying that changes can be made as appropriate without departing from the spirit of the present invention.
[0065]
【The invention's effect】
According to invention of Claim 1, Own and neighboring Flicker based on parasitic capacitance between the gate line and the pixel electrode is suppressed, and a liquid crystal display device with good display quality can be obtained. In addition, display capacity such as flicker is suppressed with an auxiliary capacity smaller than that conventionally required, and the aperture ratio of the liquid crystal display device can be increased.
[0066]
According to the second aspect of the present invention, the same effect as in the first aspect can be obtained, and the portion of the insulating film in which the pixel electrode extends on the own row or the adjacent gate line functions as an auxiliary capacitor. The auxiliary capacity that the auxiliary capacity line should have can be reduced by this capacity, and the aperture ratio can be further increased. Further, the structure in which the pixel electrode extends on the own or adjacent gate line eliminates the gap between the pixel electrode and the gate line, thereby improving display contrast.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a liquid crystal display device according to a first embodiment to which the present invention is applied.
FIG. 2 is an equivalent circuit diagram of FIG.
FIG. 3 is a diagram showing a time chart of voltages applied to the liquid crystal display device of the first embodiment.
FIG. 4 is a diagram showing a configuration of a liquid crystal display device according to a second embodiment to which the present invention is applied.
FIG. 5 shows a parasitic capacitance C between the own gate line and the adjacent gate line in the liquid crystal display device according to the second embodiment. _pg-self , C _pg-pre It is the figure which showed the time chart at the time of comprising so that may become the same.
FIG. 6 is a diagram showing a configuration of a liquid crystal display device according to a third embodiment to which the present invention is applied.
7 is an equivalent circuit diagram of FIG. 6. FIG.
FIG. 8 is a diagram showing a time chart of voltages applied to a liquid crystal display device according to a third embodiment.
FIG. 9 is a diagram showing a configuration of a liquid crystal display device according to a fourth embodiment to which the present invention is applied.
10 is a diagram showing a configuration when a gate line 12 is further extended onto the pixel electrode 10 in the liquid crystal display device according to the fourth embodiment; FIG.
FIG. 11 is a diagram showing a configuration of a liquid crystal display device according to a fifth embodiment to which the present invention is applied.
FIG. 12 is a diagram showing a time chart of voltages applied to the liquid crystal display device of the fifth embodiment.
FIG. 13 is a diagram showing a configuration of a conventional liquid crystal display device.
14 is an equivalent circuit diagram of FIG. 13;
FIG. 15 is an equivalent circuit diagram in the case where an auxiliary capacitance line is connected to a common electrode in a conventional liquid crystal display device.
FIG. 16 is an equivalent circuit diagram when an auxiliary capacitance line is connected to a gate line in a liquid crystal display device of a conventional example.
[Explanation of symbols]
10, 10a, 10b, 10c Pixel electrode
12 Gate line
12a Own gate line
12b Adjacent gate line
13 data lines
13a Self-row data line
13c Adjacent data line
14 Auxiliary capacity line

Claims

Liquid crystal is sealed between a pair of opposing substrates,
A liquid crystal display device comprising a gate line and a data line provided vertically and horizontally around a pixel electrode, and an auxiliary capacitance line on at least one substrate,
In the row direction along the gate lines, the auxiliary capacitance line arranged in parallel to the gate line,
Upon driving, the parasitic capacitance between the both sides of the gate line and the pixel electrode of the own row and Tonarigyo of the pixel electrode, so cancel out the contribution given to the variation of the pixel potential, the auxiliary between the pixel electrode auxiliary capacitor lines It has a voltage value based on the ratio of the parasitic capacitance between the gate line on both sides of the pixel electrode and the pixel electrode with respect to the capacitance and the amount of fluctuation of the potential of the gate line on both sides, and is applied to each of the own and adjacent gate lines. A liquid crystal display device, wherein a storage capacitor voltage having a waveform corresponding to each storage capacitor line having a timing corresponding to a voltage application timing is applied.

2. The liquid crystal display device according to claim 1, wherein the pixel electrode extends to the gate line of the own row or the adjacent row.