JP3845302B2 - Multi-connection interface circuit - Google Patents

Multi-connection interface circuit Download PDF

Info

Publication number
JP3845302B2
JP3845302B2 JP2001386889A JP2001386889A JP3845302B2 JP 3845302 B2 JP3845302 B2 JP 3845302B2 JP 2001386889 A JP2001386889 A JP 2001386889A JP 2001386889 A JP2001386889 A JP 2001386889A JP 3845302 B2 JP3845302 B2 JP 3845302B2
Authority
JP
Japan
Prior art keywords
circuit
communication
connector
connection
communication data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001386889A
Other languages
Japanese (ja)
Other versions
JP2003188938A (en
Inventor
隆範 野田
勝 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2001386889A priority Critical patent/JP3845302B2/en
Publication of JP2003188938A publication Critical patent/JP2003188938A/en
Application granted granted Critical
Publication of JP3845302B2 publication Critical patent/JP3845302B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Communication Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はインタフェース回路に関し、特に複数の装置間をRS422インタフェースで1対1又はRS485インタフェースで1対複数接続してデータ通信されるマルチ接続インタフェース回路に関する。
【0002】
【従来の技術】
コンピュータの普及により、多数のコンピュータ等の装置を、通信回線を介して相互接続してネットワーク化し、相互にデータ通信する通信ネットワークを構成している。斯かる技術分野における又は関連する従来技術は、例えば特開平1−298851号公報の「データ端末装置」(第1従来技術)、特開平1−300756号公報の「データ回線終端装置」(第2従来技術)および特開平11−27184号公報の「データ伝送装置」(第3従来技術)等に開示されている。
【0003】
上述した第1従来技術は、DTE(Data Terminal Equipment:データ端末装置)としての処理回路と、DTE処理回路に接続され信号を送受信するシリアルコミュニケーションインタフェース回路と、信号を送出する出力端子と、信号を受信する入力端子と、入出力端子に接続され外部からの入出力信号のルートを切り替える2極双投スイッチとにより構成されている。2極双投スイッチを切り替えることにより信号の入出力ルートを切り替えて、DTE−DCE間接続およびDTE−DTE間接続を行うケーブルをクロス接続又はストレート接続のどちらのケーブルも接続可能とする技術を開示している。
【0004】
また、第2従来技術は、DTE装置において信号線および制御線を切り替えるスイッチを内蔵させることにより信号線の入出力信号のルートを切り替えている。このDTEに内蔵されたスイッチを切り替えることにより、信号の入出力ルートを切り替えて、DTE−DCE間接続およびDTE−DTE間接続を行うケーブルをクロス接続又はストレート接続のどちらのケーブルも接続可能とする技術を開示している。
【0005】
更に、第3従来技術は、伝送路回路およびトランシーバ回路を備え第1コネクタを介して第1伝送路にデータ信号を送受信する伝送装置と、第1コネクタに接続又は断続されてデータ信号を第2伝送路に迂回して送受信する第2コネクタと、伝送装置に設けられ第1および第2伝送路に抵抗を挿入して終端モードを構成する終端抵抗と、第1および第2伝送路に抵抗を挿入して終端モードを構成するか又は第1および第2伝送路を短絡してスルーモードを構成するかを切り替える終端抵抗切替スイッチと、ホストCPUに接続されて終端抵抗切り替えを制御する終端切替制御回路とを具備し、通常時はネットワークの終端局の終端抵抗切替スイッチを終端モードにしておき、他の途中局はスルーモードにしておく。伝送異常が発生した場合には、終端局を次々に切り替えることにより伝送ケーブルの断線又は短絡故障を検出する技術を開示している。
【0006】
図3は、従来のマルチ接続通信ネットワークのシステム構成図である。この通信ネットワークは、複数の親局と、これら親局に接続された1以上の子局とにより構成される。図3に示す特定例にあっては、親局1に子局11Aが接続され、親局2には子局21A、22Aが接続されている。また、子局11Aは子局11Nと、子局21Aは子局21Nと、子局22Aは子局22Nと、子局−子局間通信を行う。ここで、親局1、2間は、クロスケーブル31で接続されている。親局1と子局11Aおよび親局2と子局21A、22A間は、RS485(V.11)インタフェースであるマルチ接続のクロスケーブル32により接続されている。図3中において、親局および子局の右又は左端の数字1、2は、それぞれコネクタの番号を示す。
【0007】
次に、図4は、従来のマルチ接続インタフェースの回路構成図を示す。図4において、(A)は親局−親局間インタフェース回路、(B)は親局−子局間マルチ接続インタフェース回路を示す。先ず、図4(A)の親局−親局間は、PORT−A SYNC40、ドライバ41、44、レシーバ42、45、終端抵抗43、46およびコネクタ47を有する。ドライバ41およびレシーバ42は、クロック送信信号により駆動され、ドライバ44は、送信制御信号により駆動される。ドライバ41の相補出力は、第1コネクタ47の4および5ピンに接続される。ドライバ44の出力は、コネクタ47の1および2ピンに接続される。また、コネクタ47の3および6ピンは、レシーバ45に入力される。
【0008】
同期式通信用回路(PORT−A SYNC)40は、親局−親局間で同期式通信を行う。ドライバ41は、通信データを出力する際にクロックを出力する。レシーバ42は、通信データを入力する際にクロックを入力する。ドライバ44は、通信データを出力する。レシーバ45は、通信データを入力する。コネクタ47は、親局間の通信接続に使用される。
【0009】
一方、図4(B)に示す親局−子局の通信は、非同期式通信用回路(PORT−B ASYNC)50、Hi−Z(高インピーダンス)制御52、ドライバ51、レシーバ53、終端抵抗54および第2コネクタ55により構成される。ドライバ51を制御するHi−Z制御52は、Hi−Z制御INH信号により制御される。ドライバ51の出力は、コネクタ55の1および2ピンに接続され、3、6ピンは、レシーバ53の入力に接続される。PORT−B ASYNCは、親局−子局間で非同期式通信を行う。ドライバ51は、通信データを出力する。レシーバ53は、通信データを入力する。Hi−Z制御52は、通信データの出力を制御する。尚、終端抵抗54は、マルチ接続の最終段になった際にのみ実装される。コネクタ55は、親局−子局間通信に使用される。
【0010】
接続する装置においても全く同一の回路が使用されるため、親局−親局間接続には、クロスケーブル31が使用される。そして、親局−子局間接続には、マルチ接続が可能なクロスケーブル32が使用される。
【0011】
【発明が解決しようとする課題】
上述した従来技術には、次の如き幾つかの課題を有する。先ず、第1および第2従来技術は、基本的に1対1の通信を基本としているため、1対複数通信のRS485通信に適用した場合には、マルチ接続が可能なケーブルが必要となる。従って、増設を行う場合には、ケーブルの交換が必要となり、また予め最大増設分の数量分の付いたコネクタを準備する必要があるため、増設に対する柔軟性に欠ける。その理由は、切替スイッチ(2極双投スイッチ)等により送受信データおよび制御信号の送受信の信号ルート切替を行い、1対1の対向装置間で入出力ピンを固定して、ケーブルのクロス/ストレートによらず接続を可能としたものであるため、マルチ接続による増設性は考慮されていないためである。
【0012】
また、第3従来技術は、装置間接続のケーブルがDTE−DCE間の接続ではストレートケーブルが必要となり、DTE−DTE間ではクロスケーブルが必要となり、各装置間で接続するケーブルが異なるため、ストレート/クロスのケーブルを準備する必要がある。その理由は、 DTE−DCE間接続では通信データの入出力ピン配置が互い違いになっているため1対1ケーブルで接続できるが、DTE−DTE間接続では通信データの入出力ピン配置が同一のため1対1のストレートケーブルで接続を行うと信号の衝突が起きるためクロスケーブルが必要となるためである。
【0013】
更に、子局を増設する場合に、マルチ接続の最終段になった際のみに実装される終端抵抗は、終端の効果を最大限に活用するため、最終段の装置にのみ取り付ける必要がある。そのために、終端抵抗の取り外し又は取り付けの必要性が発生し又は終端抵抗の取り付け有無に依る専用のパネルが必要になる。
【0014】
【発明の目的】
本発明は、従来技術の上述した課題に鑑みなされたものであり、装置間接続には全て1種類(ストレート)のケーブルのみを必要とし、装置の増設時にはケーブルの追加のみで済み、ケーブルの交換が不要で且つ終端抵抗の取り外し/取り付けが不要なマルチ接続が可能な保守性の高いマルチ接続インタフェース回路を提供することを目的とする。
【0015】
【課題を解決するための手段】
前述の課題を解決するため、本発明によるマルチ接続インタフェース回路は次のような特徴的な構成を採用している。
【0016】
(1)同期式通信用回路、非同期式通信用回路、第1コネクタおよび第2コネクタを含み、前記同期式通信用回路と前記第1コネクタとの間にはクロック入出力回路および通信データ入出力回路が接続され、前記非同期式通信用回路と前記第2コネクタとの間には通信データ入出力回路が接続されたマルチ接続インタフェース回路において、
前記同期式通信用回路と前記第1コネクタとの間の前記通信データ入出力回路と、前記非同期式通信用回路と前記第2コネクタとの間の前記通信データ入出力回路との間には、ルート切替スイッチを設けるマルチ接続インタフェース回路。
【0017】
(2)前記各通信データ入出力回路には、ドライバ/レシーバ対を使用する上記(1)に記載のマルチ接続インタフェース回路。
【0018】
(3)前記切替スイッチは、それぞれ前記同期式通信用回路および前記非同期式通信用回路の前記通信データ入力回路側と、前記同期式通信用回路の前記通信データ入出力回路の前記第1コネクタ側とに設けられ、該第1コネクタ側に設けられた前記切替スイッチは、前記同期式通信用回路又は前記非同期式通信用回路の通信データを選択する上記(1)又は(2)に記載のマルチ接続インタフェース回路。
【0019】
(4)前記非同期式通信用回路と前記第2コネクタとの間の前記通信データ入出力回路の前記ドライバ/レシーバには、切替スイッチを介して終端抵抗が選択的に接続される上記(1)、(2)又は(3)に記載のマルチ接続インタフェース回路。
【0020】
(5)前記切替スイッチおよび前記ドライバ/レシーバ対は、ホストCPU等の通信指示により制御される上記(1)乃至(4)の何れかに記載のマルチ接続インタフェース回路。
【0021】
(6)親局間、親局と子局間又は子局間の接続に拘らず全てストレートケーブルで接続する上記(1)乃至(5)の何れかに記載のマルチ接続インタフェース回路。
【0022】
【発明の実施の形態】
以下、本発明によるマルチ接続インタフェース回路の好適実施形態の構成および動作を、添付図面を参照して詳細に説明する。
【0023】
先ず、図1は、本発明によるマルチ接続インタフェース回路を使用する通信ネットワークのシステム構成図である。図1に示すマルチ接続通信ネットワーク200は、複数の親局と、これら親局にマルチ接続される複数の子局とにより構成される。図1に示す特定例では、親局として、第1親局201、第2親局202、…、第N−1親局209および第N親局210の複数(N)の親局がある。第1親局201には、子局203が接続され、破線で示す如く更に1以上の子局がマルチ接続可能である。一方、第2親局202には、子局205および子局206がマルチ接続されている。子局205はマルチドロップ(中間)であり、子局206はマルチドロップ(端点)である。
【0024】
また、図1において、親局201は親局209と通信し、親局202は親局210と通信している。また、子局203、205および206は、それぞれ子局204、207および208と通信している。ここで、親局201と親局202間、親局201と子局203、親局202と子局205および子局205と子局206間は、それぞれ1対1のストレートケーブルを使用する。即ち、図1に示す本発明の通信ネットワークのシステム構成において、親局201−親局202間のRS422インタフェース接続および親局201−子局203間等のRS485インタフェース接続には、コネクタ−コネクタ間で全て1対1のストレートケーブルで接続を行う構成となる。尚、親局201、202および子局203〜208の左又は右端の数字1および2は、後述する第1コネクタおよび第2コネクタを示す。
【0025】
次に、図2は、図1に示す如き通信ネットワークで装置間接続に使用される本発明によるマルチ接続インタフェース回路の好適実施形態の回路構成図である。このマルチ接続インタフェース回路100は、ホストCPU(中央処理装置)102の通信指示により動作する。このマルチ接続インタフェース回路100は、同期式通信用回路(PORT−A SYNC)115、非同期式通信用回路(PORT−B ASYNC)125、ドライバ/レシーバ対103/104、107/108、110/111、118/119、120/121、インバータ(反転回路)105、113、122、AND(論理積)回路123、終端抵抗106、109、112、127、128、切替スイッチ114、116、117、124、126、129および8ピンの第1コネクタ130および第2コネクタ131により構成される。
【0026】
コネクタ130の1ピンおよび2ピンは、切替スイッチ116を介してドライバ107/レシーバ108又はドライバ118/レシーバ119に接続される。4ピンおよび5ピンは、それぞれドライバ103およびレシーバ104に接続される。3ピンおよび6ピンは、切替スイッチ117を介してドライバ110/レシーバ111又はドライバ120/レシーバ121に接続される。終端抵抗106、109および112は、それぞれドライバ103/レシーバ104、ドライバ107/レシーバ108およびドライバ110/レシーバ111に接続されている。終端抵抗127は、切替スイッチ126により、ドライバ118およびレシーバ119に選択的に接続される。一方、終端抵抗128は、切替スイッチ129により、ドライバ120およびレシーバ121に選択的に接続される。
【0027】
図2のマルチ接続インタフェース回路100において、ドライバ/レシーバ対107/108、110/111、118/119、120/121および切替スイッチ114、116、117、124、126、129は、ホストCPU102からの通信指示(制御信号)により制御される。
【0028】
次に、図2に示すマルチ接続インタフェース回路100の動作を説明する。ホストCPU102からの通信指示により1対1の通信を行うRS422インタフェースにて通信を行う通信用回路115は、RS422インタフェースに対して同期式(SYNC)通信方式で通信を行う場合、通信データを出力する際にドライバ103からコネクタ130の4ピンにクロックを出力する。一方、通信データを入力する際には、レシーバ104からクロックを入力する。終端抵抗106は、クロック入力の際に信号を終端する。通信用回路115は、データ出力の際には、ドライバ103よりクロックを出力するようにインバータ105により制御を行う。通信用回路115が非同期式通信をホストCPU102から指示されている場合には、ドライバ103およびレシーバ104は使用されない。
【0029】
通信用回路115からの通信データを出力するドライバ107と、対向する装置からの通信データを入力するレシーバ108、入力の際に信号を終端する終端抵抗109、通信用回路115からの通信データを出力するドライバ110、対向する装置からの通信データを入力するレシーバ111および入力の際に信号を終端する終端抵抗112は、通信データの入出力ルートを選択するインバータ113およびレシーバ108/レシーバ111の受信データルート切替を行う切替スイッチ114により、ホストCPU102からの指示によりどちらのルートが通信データの入力又は出力かを予め設定する。
【0030】
一方、ホストCPU102からの通信指示により1対複数の通信を行うRS485インタフェースで非同期式(ASYNC)通信を行う通信用回路(PORT−B ASYNC)125は、親局で使用する場合には、ドライバ118から通信データを出力する。一方、子局で使用する場合には、レシーバ119より通信データを入力する。子局で使用する場合には、ドライバ120から通信データを出力する。親局で使用する場合には、各子局からの通信データをレシーバ121より入力する。ホストCPU102からの指示により親局又は子局使用時モードをインバータ122および切替スイッチ124により入出力ルート選択制御を行う。通信用回路125から子局使用時に、通信データ出力時のみに信号出力制御を行うAND回路123により制御を行う。
【0031】
親局モード使用時には、親局間でRS422インタフェースにより通信データの入出力を行う。一方、子局モード使用時には、親局直配下の第1子局の場合は親局間で、第2子局以降の場合には、上位の子局間でRS485インタフェースにより非同期式通信データの入出力を行うコネクタ130と、RS485インタフェースにより親局モード使用時には子局間で非同期通信データの入出力を行い、子局モード使用時には子局間で非同期式通信データの入出力を行うコネクタ131と、子局使用時にコネクタ130より入出力された信号をコネクタ131側に信号のルート切替を行う切替スイッチ116および117により切り替える。
子局においてマルチ接続の最終段になった際に終端を行う終端抵抗127および128は、終端抵抗127へのルートの切替を行う切替スイッチ126および終端抵抗128へのルートの切替を行う切替スイッチ129により切り替える。
【0032】
以上、本発明によるマルチ接続インタフェース回路の好適実施形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではない。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【0033】
【発明の効果】
以上の説明から理解される如く、本発明のマルチ接続インタフェース回路によると、次の如き実用上の顕著な効果が得られる。第1に、装置間の接続にはRS422インタフェース/RS485インタフェースの種別又はDCE(データ回線終端装置)/DTE(データ端末装置)の種別に依らず、全てストレートケーブルで接続することが可能である。従って、複数種類のケーブルを用意する必要がなく、拡張が容易である。
【0034】
第2に、1以上の子局をマルチ接続にて増設する際にもケーブル交換は必要なく、1対1のストレートケーブルの追加のみで対応可能である。
【0035】
第3に、マルチ接続の最遠点(端点)で必要な終端抵抗の取り外し/取り付けがホストCPUからの指示に基づき切替スイッチを操作することにより自動的に行える。
【図面の簡単な説明】
【図1】本発明のマルチ接続インタフェース回路が適用可能な通信ネットワークのシステム構成例である。
【図2】本発明によるマルチ接続インタフェース回路の好適実施形態の回路構成図である。
【図3】従来の通信ネットワークのシステム構成例である。
【図4】従来のマルチ接続インタフェース回路の回路構成図である。
【符号の説明】
100 マルチ接続インタフェース回路
102 ホストCPU
103、107、110、118、120 ドライバ
104、108、111、119、121 レシーバ
105、113、122 インバータ
106、109、112、127、128 終端抵抗
115、125 通信用回路
114、116、117、124、126、129 スイッチ
130、131 コネクタ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an interface circuit, and more particularly to a multi-connection interface circuit in which data communication is performed by connecting a plurality of devices one-to-one with an RS422 interface or one-to-one with an RS485 interface.
[0002]
[Prior art]
With the spread of computers, devices such as a large number of computers are interconnected via a communication line to form a network, and a communication network for data communication with each other is configured. Prior arts in or related to such a technical field are, for example, “data terminal device” (first prior art) in Japanese Patent Laid-Open No. 1-289851 and “data line termination device” (second in Japanese Patent Laid-Open No. 1-300756). And the "data transmission device" (third prior art) of JP-A-11-27184.
[0003]
The first prior art described above includes a processing circuit as a DTE (Data Terminal Equipment), a serial communication interface circuit connected to the DTE processing circuit for transmitting and receiving signals, an output terminal for transmitting signals, and a signal. It consists of an input terminal for receiving and a two-pole double-throw switch that is connected to the input / output terminal and switches the route of the input / output signal from the outside. Disclosure of technology that enables switching between DTE-DCE connection and DTE-DTE connection by cross-connecting or straight-connecting cable by switching signal input / output route by switching two-pole double-throw switch is doing.
[0004]
In the second prior art, the route of the input / output signal of the signal line is switched by incorporating a switch for switching the signal line and the control line in the DTE device. By switching the switch built in the DTE, the input / output route of the signal is switched, and the cable for the DTE-DCE connection and the DTE-DTE connection can be connected to either the cross connection or the straight connection. The technology is disclosed.
[0005]
Further, the third prior art includes a transmission device that includes a transmission line circuit and a transceiver circuit and transmits / receives a data signal to / from the first transmission line via the first connector, and a second data signal that is connected to or disconnected from the first connector. A second connector that bypasses the transmission line and transmits / receives, a termination resistor that is provided in the transmission device and inserts a resistance into the first and second transmission lines to form a termination mode; and a resistance that is provided to the first and second transmission lines Terminating resistor changeover switch for switching between inserting and configuring the terminal mode or short-circuiting the first and second transmission lines to configure the through mode, and terminal switching control connected to the host CPU for controlling the terminal resistance switching In the normal state, the terminal resistance changeover switch of the terminal station of the network is set to the terminal mode, and the other intermediate stations are set to the through mode. A technique for detecting a disconnection or a short-circuit failure of a transmission cable by switching terminal stations one after another when a transmission abnormality occurs is disclosed.
[0006]
FIG. 3 is a system configuration diagram of a conventional multi-connection communication network. This communication network includes a plurality of master stations and one or more slave stations connected to these master stations. In the specific example shown in FIG. 3, the slave station 11 </ b> A is connected to the master station 1, and the slave stations 21 </ b> A and 22 </ b> A are connected to the master station 2. Further, the slave station 11A performs communication between the slave station 11N, the slave station 21A communicates with the slave station 21N, and the slave station 22A communicates with the slave station 22N. Here, the master stations 1 and 2 are connected by a cross cable 31. The master station 1 and the slave station 11A and the master station 2 and the slave stations 21A and 22A are connected by a multi-connection cross cable 32 which is an RS485 (V.11) interface. In FIG. 3, numerals 1 and 2 on the right or left end of the master station and the slave station respectively indicate connector numbers.
[0007]
Next, FIG. 4 shows a circuit configuration diagram of a conventional multi-connection interface. 4A shows a parent station-parent station interface circuit, and FIG. 4B shows a master-slave multi-connection interface circuit. 4A includes a PORT-A SYNC 40, drivers 41 and 44, receivers 42 and 45, termination resistors 43 and 46, and a connector 47. The driver 41 and the receiver 42 are driven by a clock transmission signal, and the driver 44 is driven by a transmission control signal. The complementary output of the driver 41 is connected to the 4th and 5th pins of the first connector 47. The output of the driver 44 is connected to the 1 and 2 pins of the connector 47. Further, pins 3 and 6 of the connector 47 are input to the receiver 45.
[0008]
A synchronous communication circuit (PORT-A SYNC) 40 performs synchronous communication between the master station and the master station. The driver 41 outputs a clock when outputting communication data. The receiver 42 inputs a clock when inputting communication data. The driver 44 outputs communication data. The receiver 45 inputs communication data. The connector 47 is used for communication connection between master stations.
[0009]
On the other hand, communication between the master station and the slave station shown in FIG. 4B includes an asynchronous communication circuit (PORT-B ASYNC) 50, a Hi-Z (high impedance) control 52, a driver 51, a receiver 53, and a termination resistor 54. And the second connector 55. The Hi-Z control 52 that controls the driver 51 is controlled by a Hi-Z control INH signal. The output of the driver 51 is connected to the 1 and 2 pins of the connector 55, and the 3 and 6 pins are connected to the input of the receiver 53. PORT-B ASYNC performs asynchronous communication between a master station and a slave station. The driver 51 outputs communication data. The receiver 53 inputs communication data. The Hi-Z control 52 controls the output of communication data. Note that the termination resistor 54 is mounted only at the final stage of multi-connection. The connector 55 is used for communication between the master station and the slave station.
[0010]
Since the same circuit is used in the connected device, the cross cable 31 is used for the connection between the master station and the master station. For the connection between the master station and the slave station, a cross cable 32 capable of multi-connection is used.
[0011]
[Problems to be solved by the invention]
The prior art described above has several problems as follows. First, since the first and second prior arts are basically based on one-to-one communication, a cable capable of multi-connection is required when applied to RS485 communication of one-to-multiple communication. Therefore, when expanding, it is necessary to replace the cable, and it is necessary to prepare in advance connectors having the maximum number of expansions. The reason for this is to switch the signal route of transmission / reception data and control signal using a changeover switch (double pole double throw switch), etc., fix the input / output pins between the one-to-one opposing devices, and cross / straight of the cable This is because the connection by multi-connection is not considered because the connection is possible regardless of the connection.
[0012]
Further, in the third conventional technology, a straight cable is required for connection between devices, a straight cable is required for connection between DTE and DCE, and a cross cable is required between DTE and DTE. / Cross cable needs to be prepared. The reason for this is that the communication data input / output pin arrangement is staggered in the DTE-DCE connection, so it can be connected with a one-to-one cable, but the communication data input / output pin arrangement is the same in the DTE-DTE connection. This is because when a connection is made with a one-to-one straight cable, a signal collision occurs and a cross cable is required.
[0013]
Furthermore, when adding a slave station, a termination resistor mounted only when the final stage of multi-connection is required to be attached only to the final stage device in order to make the best use of the termination effect. Therefore, it becomes necessary to remove or attach the termination resistor, or a dedicated panel depending on whether or not the termination resistor is attached is required.
[0014]
OBJECT OF THE INVENTION
The present invention has been made in view of the above-described problems of the prior art, and only one type of cable (straight) is required for connection between devices. When a device is added, only a cable needs to be added. It is an object of the present invention to provide a multi-connection interface circuit with high maintainability and capable of multi-connection that does not require a terminal resistor and does not require removal / attachment of a termination resistor.
[0015]
[Means for Solving the Problems]
In order to solve the above-described problems, the multi-connection interface circuit according to the present invention employs the following characteristic configuration.
[0016]
(1) A circuit for synchronous communication, a circuit for asynchronous communication, a first connector and a second connector, and a clock input / output circuit and communication data input / output between the synchronous communication circuit and the first connector In a multi-connection interface circuit in which a circuit is connected, and a communication data input / output circuit is connected between the asynchronous communication circuit and the second connector,
Between the communication data input / output circuit between the synchronous communication circuit and the first connector, and the communication data input / output circuit between the asynchronous communication circuit and the second connector, A multi-connection interface circuit provided with a route switch.
[0017]
(2) The multi-connection interface circuit according to (1), wherein a driver / receiver pair is used for each communication data input / output circuit.
[0018]
(3) The changeover switch includes the communication data input circuit side of the synchronous communication circuit and the asynchronous communication circuit, and the first connector side of the communication data input / output circuit of the synchronous communication circuit, respectively. And the change-over switch provided on the first connector side selects communication data of the synchronous communication circuit or the asynchronous communication circuit. Connection interface circuit.
[0019]
(4) A termination resistor is selectively connected to the driver / receiver of the communication data input / output circuit between the asynchronous communication circuit and the second connector via a changeover switch. The multi-connection interface circuit according to (2) or (3).
[0020]
(5) The multi-connection interface circuit according to any one of (1) to (4), wherein the changeover switch and the driver / receiver pair are controlled by a communication instruction from a host CPU or the like.
[0021]
(6) The multi-connection interface circuit according to any one of (1) to (5), wherein the connection is made with a straight cable regardless of connection between the master stations, between the master station and the slave stations, or between the slave stations.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the configuration and operation of a preferred embodiment of a multi-connection interface circuit according to the present invention will be described in detail with reference to the accompanying drawings.
[0023]
FIG. 1 is a system configuration diagram of a communication network using a multi-connection interface circuit according to the present invention. A multi-connection communication network 200 shown in FIG. 1 includes a plurality of master stations and a plurality of slave stations that are multi-connected to these master stations. In the specific example shown in FIG. 1, there are a plurality of (N) parent stations including a first parent station 201, a second parent station 202,..., An N−1 parent station 209, and an Nth parent station 210. A slave station 203 is connected to the first master station 201, and one or more slave stations can be multi-connected as indicated by a broken line. On the other hand, the second master station 202 is multi-connected with a slave station 205 and a slave station 206. The slave station 205 is multi-drop (intermediate), and the slave station 206 is multi-drop (end point).
[0024]
In FIG. 1, the master station 201 communicates with the master station 209, and the master station 202 communicates with the master station 210. The slave stations 203, 205, and 206 are in communication with the slave stations 204, 207, and 208, respectively. Here, a one-to-one straight cable is used between the master station 201 and the master station 202, between the master station 201 and the slave station 203, between the master station 202 and the slave station 205, and between the slave station 205 and the slave station 206. That is, in the system configuration of the communication network of the present invention shown in FIG. 1, the RS422 interface connection between the master station 201 and the master station 202 and the RS485 interface connection between the master station 201 and the slave station 203 are between the connectors. All are connected by a one-to-one straight cable. The numbers 1 and 2 at the left or right end of the master stations 201 and 202 and the slave stations 203 to 208 indicate a first connector and a second connector described later.
[0025]
Next, FIG. 2 is a circuit configuration diagram of a preferred embodiment of a multi-connection interface circuit according to the present invention used for inter-device connection in a communication network as shown in FIG. The multi-connection interface circuit 100 operates in accordance with a communication instruction from a host CPU (central processing unit) 102. The multi-connection interface circuit 100 includes a synchronous communication circuit (PORT-A SYNC) 115, an asynchronous communication circuit (PORT-B SYNC) 125, a driver / receiver pair 103/104, 107/108, 110/111, 118/119, 120/121, inverters (inverting circuits) 105, 113, 122, AND (logical product) circuit 123, termination resistors 106, 109, 112, 127, 128, changeover switches 114, 116, 117, 124, 126 129 and 8-pin first connector 130 and second connector 131.
[0026]
Pins 1 and 2 of the connector 130 are connected to the driver 107 / receiver 108 or the driver 118 / receiver 119 via the changeover switch 116. The 4th and 5th pins are connected to the driver 103 and the receiver 104, respectively. Pins 3 and 6 are connected to the driver 110 / receiver 111 or the driver 120 / receiver 121 via the changeover switch 117. Termination resistors 106, 109 and 112 are connected to driver 103 / receiver 104, driver 107 / receiver 108 and driver 110 / receiver 111, respectively. Termination resistor 127 is selectively connected to driver 118 and receiver 119 by changeover switch 126. On the other hand, the termination resistor 128 is selectively connected to the driver 120 and the receiver 121 by the changeover switch 129.
[0027]
In the multi-connection interface circuit 100 of FIG. 2, the driver / receiver pairs 107/108, 110/111, 118/119, 120/121 and the changeover switches 114, 116, 117, 124, 126, 129 are communicated from the host CPU 102. Controlled by an instruction (control signal).
[0028]
Next, the operation of the multi-connection interface circuit 100 shown in FIG. 2 will be described. The communication circuit 115 that performs communication using the RS422 interface that performs one-to-one communication according to a communication instruction from the host CPU 102 outputs communication data when performing communication using the synchronous (SYNC) communication method with respect to the RS422 interface. At this time, a clock is output from the driver 103 to the 4th pin of the connector 130. On the other hand, when inputting communication data, a clock is input from the receiver 104. The termination resistor 106 terminates a signal when a clock is input. The communication circuit 115 controls the inverter 105 to output a clock from the driver 103 when outputting data. When the communication circuit 115 is instructed by the host CPU 102 to perform asynchronous communication, the driver 103 and the receiver 104 are not used.
[0029]
A driver 107 that outputs communication data from the communication circuit 115, a receiver 108 that inputs communication data from the opposite device, a termination resistor 109 that terminates the signal at the time of input, and communication data that is output from the communication circuit 115 A driver 110 for receiving communication data, a receiver 111 for inputting communication data from an opposing device, and a termination resistor 112 for terminating a signal when input, an inverter 113 for selecting an input / output route of communication data, and data received by the receiver 108 / receiver 111 A switch 114 that performs route switching presets which route is input or output of communication data in accordance with an instruction from the host CPU 102.
[0030]
On the other hand, the communication circuit (PORT-B ASYNC) 125 that performs asynchronous (ASYNC) communication using the RS485 interface that performs one-to-multiple communication in accordance with a communication instruction from the host CPU 102 is used by the driver 118 when used in the master station. Output communication data from. On the other hand, when used in a slave station, communication data is input from the receiver 119. When used in a slave station, communication data is output from the driver 120. When used in the master station, communication data from each slave station is input from the receiver 121. In accordance with an instruction from the host CPU 102, the master station or slave station use mode is controlled by the inverter 122 and the changeover switch 124 for input / output route selection. When the slave station is used from the communication circuit 125, control is performed by an AND circuit 123 that performs signal output control only when communication data is output.
[0031]
When the master station mode is used, communication data is input / output between the master stations via the RS422 interface. On the other hand, when using the slave station mode, asynchronous communication data is input between the master stations in the case of the first slave station directly under the master station and between the slave stations in the second slave station or later by the RS485 interface. A connector 130 for performing output, a connector 131 for performing asynchronous communication data input / output between the slave stations when using the master station mode by the RS485 interface, and an asynchronous communication data input / output between the slave stations when using the slave station mode; The signals input / output from the connector 130 when the slave station is used are switched by the selector switches 116 and 117 for switching the route of the signal to the connector 131 side.
Termination resistors 127 and 128 that terminate when the slave station is in the final stage of multi-connection are a selector switch 126 that switches a route to the termination resistor 127 and a selector switch 129 that switches a route to the termination resistor 128. Switch with.
[0032]
The configuration and operation of the preferred embodiment of the multi-connection interface circuit according to the present invention have been described in detail above. However, such an embodiment is merely an example of the present invention and does not limit the present invention. Those skilled in the art will readily understand that various modifications and changes can be made according to a specific application without departing from the gist of the present invention.
[0033]
【The invention's effect】
As understood from the above description, according to the multi-connection interface circuit of the present invention, the following remarkable effects in practical use can be obtained. First, all devices can be connected by straight cables regardless of the type of the RS422 interface / RS485 interface or the type of DCE (data circuit terminating device) / DTE (data terminal device). Therefore, it is not necessary to prepare a plurality of types of cables, and expansion is easy.
[0034]
Secondly, when one or more slave stations are added by multi-connection, cable replacement is not necessary, and it can be handled only by adding a one-to-one straight cable.
[0035]
Third, the termination resistor required at the farthest point (end point) of the multi-connection can be automatically removed / attached by operating the changeover switch based on an instruction from the host CPU.
[Brief description of the drawings]
FIG. 1 is a system configuration example of a communication network to which a multi-connection interface circuit of the present invention can be applied.
FIG. 2 is a circuit diagram of a preferred embodiment of a multi-connection interface circuit according to the present invention.
FIG. 3 is a system configuration example of a conventional communication network.
FIG. 4 is a circuit configuration diagram of a conventional multi-connection interface circuit.
[Explanation of symbols]
100 Multi-connection interface circuit 102 Host CPU
103, 107, 110, 118, 120 Driver 104, 108, 111, 119, 121 Receiver 105, 113, 122 Inverter 106, 109, 112, 127, 128 Termination resistor 115, 125 Communication circuit 114, 116, 117, 124 126, 129 Switch 130, 131 Connector

Claims (6)

同期式通信用回路、非同期式通信用回路、第1コネクタおよび第2コネクタを含み、前記同期式通信用回路と前記第1コネクタとの間にはクロック入出力回路および通信データ入出力回路が接続され、前記非同期式通信用回路と前記第2コネクタとの間には通信データ入出力回路が接続されたマルチ接続インタフェース回路において、
前記同期式通信用回路と前記第1コネクタとの間の前記通信データ入出力回路と、前記非同期式通信用回路と前記第2コネクタとの間の前記通信データ入出力回路との間には、ルート切替スイッチを設けることを特徴とするマルチ接続インタフェース回路。
The circuit includes a synchronous communication circuit, an asynchronous communication circuit, a first connector and a second connector, and a clock input / output circuit and a communication data input / output circuit are connected between the synchronous communication circuit and the first connector. A multi-connection interface circuit in which a communication data input / output circuit is connected between the asynchronous communication circuit and the second connector;
Between the communication data input / output circuit between the synchronous communication circuit and the first connector, and the communication data input / output circuit between the asynchronous communication circuit and the second connector, A multi-connection interface circuit comprising a route changeover switch.
前記各通信データ入出力回路には、ドライバ/レシーバ対を使用することを特徴とする請求項1に記載のマルチ接続インタフェース回路。2. The multi-connection interface circuit according to claim 1, wherein a driver / receiver pair is used for each communication data input / output circuit. 前記切替スイッチは、それぞれ前記同期式通信用回路および前記非同期式通信用回路の前記通信データ入力回路側と、前記同期式通信用回路の前記通信データ入出力回路の前記第1コネクタ側とに設けられ、該第1コネクタ側に設けられた前記切替スイッチは、前記同期式通信用回路又は前記非同期式通信用回路の通信データを選択することを特徴とする請求項1又は2に記載のマルチ接続インタフェース回路。The changeover switch is provided on the communication data input circuit side of the synchronous communication circuit and the asynchronous communication circuit, and on the first connector side of the communication data input / output circuit of the synchronous communication circuit, respectively. The multi-connection according to claim 1, wherein the changeover switch provided on the first connector side selects communication data of the synchronous communication circuit or the asynchronous communication circuit. Interface circuit. 前記非同期式通信用回路と前記第2コネクタとの間の前記通信データ入出力回路の前記ドライバ/レシーバには、切替スイッチを介して終端抵抗が選択的に接続されることを特徴とする請求項1、2又は3に記載のマルチ接続インタフェース回路。The terminal resistor is selectively connected to the driver / receiver of the communication data input / output circuit between the asynchronous communication circuit and the second connector via a changeover switch. 4. The multi-connection interface circuit according to 1, 2, or 3. 前記切替スイッチおよび前記ドライバ/レシーバ対は、ホストCPU等の通信指示により制御されることを特徴とする請求項1乃至4の何れかに記載のマルチ接続インタフェース回路。5. The multi-connection interface circuit according to claim 1, wherein the selector switch and the driver / receiver pair are controlled by a communication instruction from a host CPU or the like. 親局間、親局と子局間又は子局間の接続に拘らず全てストレートケーブルで接続することを特徴とする請求項1乃至5の何れかに記載のマルチ接続インタフェース回路。6. The multi-connection interface circuit according to claim 1, wherein all of the connections are made with a straight cable regardless of connection between the master stations, between the master station and the slave stations, or between the slave stations.
JP2001386889A 2001-12-20 2001-12-20 Multi-connection interface circuit Expired - Fee Related JP3845302B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001386889A JP3845302B2 (en) 2001-12-20 2001-12-20 Multi-connection interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001386889A JP3845302B2 (en) 2001-12-20 2001-12-20 Multi-connection interface circuit

Publications (2)

Publication Number Publication Date
JP2003188938A JP2003188938A (en) 2003-07-04
JP3845302B2 true JP3845302B2 (en) 2006-11-15

Family

ID=27595886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001386889A Expired - Fee Related JP3845302B2 (en) 2001-12-20 2001-12-20 Multi-connection interface circuit

Country Status (1)

Country Link
JP (1) JP3845302B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5505034B2 (en) * 2010-03-30 2014-05-28 パナソニック株式会社 Servo control device and motion control system

Also Published As

Publication number Publication date
JP2003188938A (en) 2003-07-04

Similar Documents

Publication Publication Date Title
US8582598B2 (en) Local area network for distributing data communication, sensing and control signals
CN102157863B (en) Controller area network active bus terminator
CA2528392A1 (en) Multi-functional port
US6414953B1 (en) Multi-protocol cross connect switch
WO1998028883B1 (en) Network including multi-protocol cross-connect switch
US6230224B1 (en) Fan-out expansion circuit for RS-485 multidrop connection
CN111711552A (en) Terminal resistor access circuit, servo driver and control system
JP3845302B2 (en) Multi-connection interface circuit
JP2510221B2 (en) Network node address setting method
CN100542082C (en) A kind of backplate bus multiplexing method and system
CN109901540B (en) Automatic matching method, circuit and equipment for parallel machine CAN matching resistor
JP2006174352A (en) Remote i/o module communication equipment
CN117319124B (en) Coupling module, data transmission device and switching method
CN108337143A (en) Communication structure, communication system and communication means
CN220204043U (en) Become oar driver and become oar driver debugging system
CN111181828B (en) Device for realizing CAN bus communication star connection
JPH10290268A (en) Synchronous serial communication circuit and communicating method
CN107748724B (en) Communication interface expanding device, controller and communication interface expanding method thereof
JPH09218845A (en) Selection system for external connection apparatus
KR101506180B1 (en) Communication system for control and measurement equipments based on multirack
KR19990042274A (en) Ethernet redundancy match device
CN117043691A (en) I/O unit and communication system
JP2902411B2 (en) Data transmission equipment
JPH09212267A (en) Bus connection device
JPH01155741A (en) Serial data communication system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees