JP3840696B2

JP3840696B2 - Surface emitting semiconductor laser device and manufacturing method thereof

Info

Publication number: JP3840696B2
Application number: JP18093296A
Authority: JP
Inventors: 伸明植木; 秀生中山; 広己乙間; 将央山本
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1996-07-10
Filing date: 1996-07-10
Publication date: 2006-11-01
Anticipated expiration: 2016-07-10
Also published as: JPH1027937A

Description

【０００１】
【発明の属する技術分野】
本発明は、光情報処理、光通信あるいは光を用いた画像形成装置の光源として用いられる面発光型半導体レーザ装置及びその製造方法に関する。
【０００２】
【従来の技術】
基板に対して垂直方向に、共振器が形成された面発光型半導体レーザにおいては、水平方向の構造的な対称性から偏波面の方向が一意的に決まらないという問題があった。また、プロセス上のむらのため構造的な非対称性が発生して素子間での偏波面の方向にばらつきを生じたり、あるいは同一の素子においても環境温度や注入電流量の変化により、偏波面の方向が時間的に変動するという問題があった。
【０００３】
これに対し、発光面の点対称性をなくすこと、具体的には発光面の断面形状を矩形若しくは楕円形状にすることで、偏波面の制御を行うようにした面発光型半導体レーザも提案されている（特開平４ー１４４１８３）。この半導体レーザは、図１４(a)および(b)に示すように、光共振器の断面形状を楕円形にし、偏波面を特定の方向に規定する。この面発光型半導体レーザは、ｎ型ＧａＡｓ基板１０１上にｎ型下部反射膜１０２、ｎ型Ａｌ_0.4Ｇａ_0.6Ａｓスぺーサ層１０３、ＧａＡｓ活性層１０４、ｐ型Ａｌ_0.4Ｇａ_0.6Ａｓスぺーサ層１０５と、ｐ型Ａｌ_0.3Ｇａ_0.7Ａｓ電流通路層１０６と、ｐ型Ａｌ_0.1Ｇａ_0.9Ａｓコンタクト層１０７との各層が順次積層されており、活性層の周囲はｐ型Ａｌ_0.5Ｇａ_0.5Ａｓ埋めこみ層１０８及びｎ型Ａｌ_0.5Ｇａ_0.5Ａｓ埋めこみ層１０９により埋めこまれている。誘電体多層膜からなる上部反射膜１１０はＧａＡｓ活性層１０４を覆うように形成されており、同時に成膜された誘電体多層膜の一部は電流ブロック層１１４として使用される。ｎ型電極１１１は、ｎ型ＧａＡｓ基板１０１の裏面に形成されている。また、ｐ側電極１１２は、ｐ型Ａｌ_0.1Ｇａ_0.9Ａｓコンタクト層１０７の上部、電流ブロック層１１４の上部、上部反射膜１１０の周りに形成される。レーザ光１１３はｎ型ＧａＡｓ基板１０１に対して垂直方向に、上部反射膜１１０を透過して出射される。図１４（ｂ）から分かるように、レーザ出射面側からみた光共振器の断面形状は楕円型をしており、点線で示すような２組の対称面１１５、１１６を持っている。このように光共振器をレーザ光の出射方向からみたとき、長軸及び短軸を持つようにしたことで、この２軸方向の屈折率分布に差を設け、偏波面の方向を任意の１方向、すなわち長軸１１５に平行な方向に直線偏光したレーザ光を得ることが出来たとしている。
【０００４】
【発明が解決しようとする課題】
しかしながらこのような構造の面発光型レーザを製造するに際しては結晶再成長を必要とするなど複雑で手間がかかり、素子の歩留まりや信頼性に影響が懸念される。又、活性領域と上部反射膜とは正確な位置合わせが必要であり、ずれると発振特性が低下するという問題がある。この問題を避けるため上部反射膜の面積を活性領域に比較して大きくすることが考えられる。しかしながらその場合コンタクト層の面積を更に広くする必要があり、活性層への均一な電流注入が難しくなリ、レーザ特性を劣化するおそれがある。
【０００５】
本発明は、前記実情に鑑みてなされたもので、製造が容易で再現性が高くかつレーザ特性を劣化させることなく偏波面制御を行うことのできる、面発光型半導体レーザを提供することを目的とする。
【０００６】
【課題を解決するための手段】
そこで本発明の第１の特徴は、半導体基板上で活性層が上部及び下部の半導体多層反射膜により挟まれ、少なくとも前記上部半導体多層反射膜を加工してなる２組の対称面をもつ半導体柱を有し、基板と垂直方向に光を放出する面発光型半導体レーザ装置において、前記半導体柱の前記２組の対称面における電流および光閉じこめの方法を互いに異ならせ、該２組の対称面における対称軸方向の反射率分布、若しくは屈折率分布が互いに異なるように構成されていることにある。
【０００８】
ここで反射率分布としたが、反射率分布または屈折率分布が異なるようにすれば良い。
【０００９】
本発明の第２の特徴は、半導体基板上に下部半導体多層反射膜と、下部スぺーサ層と、活性層と、上部スペーサ層と、上部多半導体多層反射膜とを順次積層すると共に、前記下部スペーサ層あるいは上部スペーサ層と活性層との間にアルミニウム砒素層若しくはアルミニウムガリウム砒素層からなる挿入層を介在させるように積層する積層工程と、前記挿入層を断面に露呈せしめるように、少なくとも前記上部半導体多層反射膜の一部を選択的に除去し、ストライプ型のメサ構造を形成する工程と、前記ストライプ型メサ構造の底部から不純物元素を拡散させることにより前記活性層の一部を無秩序化する工程と、前記ストライプ型メサ構造の無秩序化された面に垂直な方向に前記ストライプ型メサ構造の一部を除去するように切断して半導体柱を形成する工程と、前記半導体柱側面から露呈する挿入層を選択的にエッチング除去する工程を含むことにある。
【００１０】
本発明の第３の特徴は、半導体基板上に下部半導体多層反射膜と、下部スぺーサ層と、活性層と、上部スペーサ層と、上部多半導体多層反射膜とを順次積層すると共に、前記下部スペーサ層あるいは上部スペーサ層と活性層との間にアルミニウム砒素層若しくはアルミニウムガリウム砒素層からなる挿入層を介在させるように積層する積層工程と、前記挿入層を断面に露呈せしめるように、少なくとも前記上部半導体多層反射膜の一部を選択的に除去し、ストライプ型のメサ構造を形成する工程と、前記ストライプ型メサ構造の底部から不純物元素を拡散させることにより前記活性層の一部を無秩序化する工程と、前記ストライプ型メサ構造の無秩序化された面に垂直な方向に前記ストライプ型メサ構造の一部を除去するように切断して半導体柱を形成する工程と、前記半導体柱側面から露呈する挿入層を選択的に酸化する工程を含むことにある。
【００１１】
本発明の第４の特徴は、半導体基板上に下部半導体多層反射膜と、下部スぺーサ層と、活性層と、上部スペーサ層と、上部多半導体多層反射膜とを順次積層すると共に、前記下部スペーサ層および上部スペーサ層と活性層との間にアルミニウム砒素層若しくはアルミニウムガリウム砒素層からなる挿入層を介在させるように積層する積層工程と、前記挿入層を共に断面に露呈せしめるように、少なくとも前記下部スペーサ層表面まで前記各層を上方から順次選択的に除去し、ストライプ型のメサ構造を形成する工程と、前記ストライプ型メサ構造の底部から不純物元素を拡散させることにより前記活性層の一部を無秩序化する工程と、前記ストライプ型メサ構造の無秩序化された面に垂直な方向に前記ストライプ型メサ構造の一部を除去するように切断して半導体柱を形成する工程と、前記半導体柱側面から露呈する挿入層を選択的にエッチング除去する工程を含むことにある。
【００１２】
本発明の第５の特徴は、半導体基板上に下部半導体多層反射膜と、下部スぺーサ層と、活性層と、上部スペーサ層と、上部多半導体多層反射膜とを順次積層すると共に、前記下部スペーサ層および上部スペーサ層と活性層との間にアルミニウム砒素層若しくはアルミニウムガリウム砒素層からなる挿入層を介在させるように積層する積層工程と、前記挿入層を共に断面に露呈せしめるように、少なくとも前記下部スペーサ層表面まで前記各層を上方から順次選択的に除去し、ストライプ型のメサ構造を形成する工程と、前記ストライプ型メサ構造の底部から不純物元素を拡散させることにより前記活性層の一部を無秩序化する工程と、前記ストライプ型メサ構造の無秩序化された面に垂直な方向に前記ストライプ型メサ構造の一部を除去するように切断して半導体柱を形成する工程と、前記半導体柱側面から露呈する挿入層を選択的に酸化する工程を含むことにある。
【００１３】
本発明の第６の特徴は、半導体基板上に下部半導体多層反射膜と、下部スぺーサ層と、活性層と、上部スペーサ層と、上部多半導体多層反射膜とを順次積層すると共に、前記下部スペーサ層あるいは上部スペーサ層と活性層との間にアルミニウム砒素層若しくはアルミニウムガリウム砒素層からなる挿入層を介在させるように積層する積層工程と、前記挿入層を断面に露呈せしめるように、少なくとも前記上部半導体多層反射膜の一部を選択的に除去し、ストライプ型のメサ構造を形成する工程と、前記ストライプ型メサ構造のストライプに沿った側面に露呈する前記挿入層を選択的にエッチングする工程と、前記ストライプ型メサ構造の前記ストライプ面に垂直な方向に前記ストライプ型メサ構造の一部を除去するように切断して半導体柱を形成する工程と、前記半導体柱側面から露呈する挿入層を選択的に酸化する工程を含むことにある。
【００１４】
本発明の第７の特徴は、半導体基板上に下部半導体多層反射膜と、下部スぺーサ層と、活性層と、上部スペーサ層と、上部多半導体多層反射膜とを順次積層すると共に、前記下部スペーサ層および上部スペーサ層と活性層との間にアルミニウム砒素層若しくはアルミニウムガリウム砒素層からなる挿入層を介在させるように積層する積層工程と、前記挿入層を共に断面に露呈せしめるように、少なくとも前記下部スペーサ層表面まで前記各層を上方から順次選択的に除去し、ストライプ型のメサ構造を形成する工程と、前記ストライプ型メサ構造のストライプに沿った側面に露呈する前記挿入層を選択的にエッチングする工程と、前記ストライプ型メサ構造の前記ストライプ面に垂直な方向に前記ストライプ型メサ構造の一部を除去するように切断して半導体柱を形成する工程と、前記半導体柱側面から露呈する挿入層を選択的に酸化する工程を含むことにある。
【００１５】
本発明の第８の特徴は、半導体基板上に下部半導体多層反射膜と、下部スぺーサ層と、活性層と、上部スペーサ層と、上部多半導体多層反射膜とを順次積層する積層工程と、少なくとも前記上部半導体多層反射膜の一部を選択的に除去し、ストライプ型のメサ構造を形成する工程と、前記ストライプ型メサ構造のストライプに沿った側面に露呈する前記活性層に第１の不純物元素を拡散させる第１の拡散工程と、前記ストライプ型メサ構造の一部を除去するように切断して半導体柱を形成する工程と、前記ストライプ型メサ構造の前記ストライプ面に垂直な方向に前記半導体柱側面から第２の不純物元素を拡散させる第２の拡散工程とを含み、前記第１および第２の拡散工程は、不純物の種類または濃度またはその拡散長が各対称軸方向で互いに異なるように設定されていることにある。
【００１６】
本発明によれば、半導体基板に対して垂直な方向からみた光共振器の断面形状が仮想的な２つの対称軸をもち、各々の方向の電流および光閉じこめの方法を異なるようにしたことで、それぞれの軸方向で反射率分布若しくは屈折率分布が異なるようにしているため、より反射率差若しくは屈折率差の小さい方向に偏波面を安定化させることができる。またその方法は簡便で再現性が高く、レーザ特性を劣化させるおそれもない。
【００１７】
また、光偏波面を制御するために反射率を変化させる部位をメサ構造と一致させるのではなく、メサ部よりも内側に設け、高効率の電流狭窄のために供すると共に、発生する熱を比較的体積の大きいメサ構造部に放熱するようにしているため、横モードを安定させながら、偏波面を制御し、しきい値電流の低減をはかるとともに、熱による光出力特性の劣化を防ぐことができる。
【００１８】
【実施例】
以下、本発明について、図面を参照しつつ説明する。
【００１９】
図１（ａ）（ｂ）および（ｃ）は本発明の第１の実施例の面発光型半導体レーザ装置の上面図、そのＡ−Ａ’断面図およびそのＢ−Ｂ’断面図である。
【００２０】
この面発光型半導体レーザ装置は、ｎ型ガリウムヒ素（ＧａＡｓ）基板１上に形成されたｎ型Ａｌ_0.9Ｇａ_0.1Ａｓ／Ａｌ_0.3Ｇａ_0.7Ａｓ下部半導体多層反射膜２と、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓからなる下部スペーサ層３と、この下部スペーサ層３上に形成されたアンドープのＡｌ_0.11Ｇａ_0.89量子井戸層とアンドープのＡｌ_0.3Ｇａ_0.7Ａｓ障壁層とからなる量子井戸活性層４と、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓからなる上部スペーサ層５と、ｐ型Ａｌ_0.9Ｇａ_0.1Ａｓ／Ａｌ_0.3Ｇａ_0.7Ａｓ上部半導体多層反射膜７と、ｐ型ＧａＡｓコンタクト層８が順次積層せしめられ、上部スペーサ層５が露呈する深さまで、上部半導体多層反射膜７とｐ型ＧａＡｓコンタクト層８のみが発光領域の上方を除いてエッチング除去され、角柱状の光制御領域９が形成されている。そしてここで上部半導体多層反射膜７の最下層に挿入層としてのｐ型のＡｌＡｓ層６が介在せしめられている。そしてこの角柱状の光制御領域９の側面に露出したＡｌＡｓ層６は一方の面が選択酸化技術を用いて角柱の内方に選択的に酸化せしめられ、酸化領域１４により電流狭窄がなされ、もう一方の対称面は不純物拡散を用いた無秩序化により混晶化領域１３を形成し電流狭窄がなされており、これら酸化領域１４および混晶化領域１３に囲まれた領域が電流通路１０を構成する。そして表面にはＣｒ／Ａｕからなるｐ側電極１１が環状をなすように形成されるとともに、基板裏面にはＡｕ−Ｇｅ／Ａｕからなるｎ側電極１２が形成されている。
【００２１】
ここでｎ型下部半導体多層反射膜２は、ｎ型Ａｌ_0.9Ｇａ_0.1Ａｓ層とｎ型Ａｌ_0.7Ｇａ_0.3ＡｓＧａＡｓ層とをそれぞれ膜厚λ／（４ｎ_r）（λ：発振波長，ｎ_r：屈折率）で約４０．５周期積層することによって形成されたもので、シリコン濃度は２×１０¹⁸ｃｍ^ー3である。下部スペーサ層３は、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓ層から構成され、また、量子井戸活性層４は、アンドープのＡｌ_0.11Ｇａ_0.89量子井戸層（膜厚８ｎｍ×３）とアンドープのＡｌ_0.3Ｇａ_0.7Ａｓ障壁層（膜厚５ｎｍ×４）との組み合わせ、上部スペーサ層５はアンドープＡｌ_0.6Ｇａ_0.4Ａｓから構成されており、膜厚は全体でλ／ｎ_rの整数倍とする。ｐ型のＡｌＡｓ層６、は膜厚λ／（４ｎ_r）で、カーボン濃度は３×１０¹⁸ｃｍ^ー3である。また、上部半導体多層反射膜７は、ｐ型Ａｌ_0.9Ｇａ_0.1Ａｓ層とｐ型Ａｌ_0.7Ｇａ_0.3ＡｓＧａＡｓ層とをそれぞれ膜厚 λ／（４ｎ_r）（λ：発振波長，ｎ_r：屈折率）で交互に３０周期積層することによって形成されたもので、カーボン濃度は３×１０¹⁸ｃｍ^ー3である。最後にｐ型コンタクト層８は膜厚５ｎｍで、カーボン濃度は１×１０²⁰ｃｍ^ー3である。上部半導体多層反射膜７の周期数を下部半導体多層反射膜２の周期数よりも少なくしているのは、反射率に差をつけて出射光を基板上面から取り出すためである。ドーパントの種類についてはここで用いたものに限定されることなく、ｎ型であればセレン、ｐ型であれば亜鉛やマグネシウムなどを用いることも可能である。周期については光の取り出し方向を基板表面側、裏面側のいずれかに取るかで決定され、周期が増えるにつれて反射率は高くなる。さらにまた、半導体多層反射膜中にはＡｌ_0.9Ｇａ_0.1Ａｓ層とＡｌ_0.7Ｇａ_0.3Ａｓ層との間にその中間のアルミニウム組成比を有するいわゆる中間層を挟んでいる。
なお前記実施例ではＡｌＡｓ層６を選択酸化することによりメサ構造部９の側面から酸化膜を形成することにより電流狭窄を行うようにしたが、選択エッチングにより空隙を形成するようにしてもよい。またもう一方の側面はシリコンあるいはゲルマニウムなどの不純物の拡散により周囲の半導体層との間で混晶化を生ぜしめることで電流狭窄および光閉じ込めがなされている。
【００２２】
このようにして、対称軸方向の内一方では、ＡｌＡｓ層の選択酸化あるいは、選択エッチングにより空隙を形成し、他方では不純物元素の拡散により混晶を形成し、電流通路１０を規定するようにしている。
【００２３】
ここでは、発振波長λ：７８０ｎｍのレーザ光を取り出すように設計した。
【００２４】
この構成によれば、角柱状の光制御領域９の内部におけるキャリアの通過経路が、２組の対称面方向から狭められると共に光の閉じ込めも行われる。また２組の対称面方向で反射率分布若しくは屈折率分布に差を生じるため、より反射率差若しくは屈折率差の小さい対称面側に出射光の偏波面が安定化される。さらに角柱状の光制御領域９の体積は利得を生じる領域に比べてはるかに大きいので、放熱特性も十分に良好であり、光出力が増大しても偏波面を安定に維持し続けることが可能となる。
【００２５】
次に、この面発光型半導体レーザ装置の製造工程について説明する。
【００２６】
まず、図２に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、ｎ型ガリウムヒ素（ＧａＡｓ）（１００）基板１上に、ｎ型Ａｌ_0.9Ｇａ_0.1Ａｓ／Ａｌ_0.7Ｇａ_0.3Ａｓ下部半導体多層反射膜２と、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓからなる下部スペーサ層３と、アンドープのＡｌ_0.11Ｇａ_0.89量子井戸層とアンドープのＡｌ_0.3Ｇａ_0.7Ａｓ障壁層とからなる量子井戸活性層４と、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓからなる上部スペーサ層５と、ｐ型Ａｌ_0.9Ｇａ_0.1Ａｓ／Ａｌ_0.7Ｇａ_0.3Ａｓ上部半導体多層反射膜７と、ｐ型ＧａＡｓコンタクト層８とを順次積層する。
そして基板を成長室から取出し、酸化シリコン膜あるいは窒化シリコン膜などの絶縁膜２１を形成しフォトリソグラフィ技術により、図３に示すように、幅６μｍのストライプ状のレジストマスク２２を形成する。ここでこのストライプの方向は＜０１ー１＞方向若しくは＜０１１＞方向となるように合わせる。
【００２７】
そしてさらに、図４に示すように、このレジストマスク２２および絶縁膜２１をマスクとして、ＳｉＣｌ₄ガスを用いた反応性イオンエッチングにより、ＡｌＡｓ層６が露出せしめられる深さまで半導体層をエッチング除去して、光制御領域９の１組の側面を含むストライプ状のメサ構造部を形成する。
【００２８】
続いて図５に示すように電子ビーム蒸着法により拡散源となるシリコン２３を基板上面に約５ｎｍ堆積させ、この基板を石英アンプルに砒素粒と共に封入し、８５０℃で２〜８時間の熱処理を行う。これにより拡散源の直下およびメサ構造部側方の半導体多層反射膜７、ＡｌＡｓ層６、上部スペーサ層５、量子井戸活性層４の半導体膜間で不純物の拡散により誘起された無秩序化を生じ、図６に示すようにこの部分が周囲の領域に対してエネルギーバンドギャップの高い混晶化領域１３となる。
【００２９】
ここで再びフォトリソグラフィ技術により絶縁膜２１を長さ１０μｍとなるように成形し、このマスクを用いてＳｉＣｌ₄ガスを用いた反応性イオンエッチングにより、ＡｌＡｓ層６が露出せしめられる深さまで半導体層をエッチング除去して、図７にＢ−Ｂ’断面図を示すように光制御領域９のもう１組の側面を成形し角柱状のメサ構造部を形成する。
【００３０】
続いてこの基板を、高温の水蒸気を充満させた石英管内で基板を４００℃に加熱し、約１０分間の熱処理を行うことにより露出したＡｌＡｓ層６が外側断面から徐々に酸化され、酸化膜６ｓが形成され、図８に示すように、最終的には酸化されずに残った領域が６μｍ×６μｍ程度の正方形形状となる。なお、ここで熱処理による酸化に代えて、硫酸過酸化水素溶液（Ｈ₂ＳＯ₄：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：１：５）中に約３０秒間浸すようにしても良く、これにより、ＡｌＡｓ層６はいわゆるサイドエッチングにより外側断面から選択的に除去される。
【００３１】
この後メサ構造上面の絶縁膜２１をバッファード弗酸により除去してから、フォトリソグラフィ技術により、図９および図１０に示すように、メサ構造上面には環状のｐ側電極１１を形成し、基板裏面には全面にｎ側電極１２を形成して、図１に示した本発明にかかる第１の実施例の面発光型半導体レーザ装置が完成する。ここで図９はＢ−Ｂ’断面図、図１０はＡ−Ａ’断面図である。
【００３２】
なお、前記実施例では、上部スペーサ層５と上部半導体多層反射膜７との間にＡｌＡｓ層６を介在させるようにしたが、下部スペーサ層３と下部半導体多層反射膜２との間にＡｌＡｓ層６を介在させるようにしてもよく、また両方に介在させる様にしても良い。このように両側に設ける様にすれば、活性層の上下両方向で電流狭窄を行う事ができるため、活性領域へのより効率的な電流注入が可能となり、一層しきい値電流を低減することができる。ただこの場合は、下部スペーサ層３の下に位置するＡｌＡｓ層６断面が露呈する深さまで半導体層をエッチング除去する必要がある。
【００３３】
また、前記実施例では、不純物拡散を用いた混晶化と、酸化またはエッチングとにより電流通路を規定するようにしたが、１組側は選択酸化、もう１組の側はエッチング除去により電流通路を規定するようにしても良い。
【００３４】
さらにまた、前記実施例では最終的な電流通路の大きさを６μｍ平方とする場合について述べたが、これに限定されることなく、横モードが安定化される大きさになるように設計すればよい。一般に面発光レーザの横モードは出射口での形が１０μｍ以下の場合、０次基本モードで発振するとされているから、熱処理条件あるいはエッチング時間の制御により所望の値とすることが肝要である。またここでは電流通路が正方形に近い形状になる場合について述べたが、これに限定されることなく、どちらか一方の方向に長い矩形とすることも偏波面の安定化には好ましい。
【００３５】
なお、前記実施例では各半導体層は有機金属気相成長法で形成したが、これに限定されることなく分子線エピタキシー（ＭＢＥ）法などによっても良い。
【００３６】
また、半導体柱形成のためのマスクとして用いる絶縁膜についても、酸化シリコン膜に限定されることなく窒化シリコン膜など他の材料を用いても良い。
【００３７】
さらにまた、前記実施例ではＡｌＡｓ層６を選択的に除去するためのエッチングに硫酸過酸化水素水溶液を用いたがＡｌ組成比に対するエッチングレートの選択性が高いものが望ましく、Ａｌ組成比が高くなるにつれてエッチングレートが急激に増大する硫酸過酸化水素水溶液は最適である。また他のエッチャントとしては水酸化アンモニウム過酸化水素水溶液などを用いても良い。
【００３８】
さらにまた、前記実施例では電流通路をなす領域の２組の対称面がそれぞれ＜０１１＞方向および＜０１ー１＞方向となるようにしたが、これに限定されることなく、最終的な電流通路が基板に水平な方向に対して２組の対称面をもつようにすればよく、＜０１１＞方向に対して任意の角度をなすように設定しても何等問題はない。ただし通常用いられる円形の活性領域を有する面発光レーザにおいては，ＴＥモードの方向により規定される偏波面の方向が＜０１ー１＞方向、あるいは＜０１１＞方向となる確率が高い事が知られているから、一方の対称面の方向を＜０１ー１＞方向、あるいは＜０１１＞方向としておけばより効果的に偏波面を安定化させることができる。
【００３９】
また、前記実施例ではＡｌＡｓ層の選択酸化の際、加熱する温度を４００℃とした場合について説明したが、これに限定されることなく、最終的な電流通路の大きさが所望の値となるよう制御できる条件であればよい。温度をあげると酸化速度が上昇し、短時間で所望の酸化領域を警世する事ができるが、４００℃程度がもっとも制御しやすい温度であった。
【００４０】
また、半導体柱形成のためのエッチングに際しては、ウエットエッチングの場合、上層と下層でエッチング液にさらされる時間が異なることから、半導体柱の底部に向かうにつれて面積が広がるいわゆるテーパ形状が形成され、直径の小さな半導体柱が作りにくいという問題があるが、ドライエッチングの場合、反応性イオンビームエッチング（ＲＩＢＥ）法や反応性イオンエッチング（ＲＩＥ）法を用いれば、半導体柱の側壁が、垂直あるいはアンダーカット形状をとるようにすることもでき、直径の小さな半導体柱も容易に形成することができる。このとき、エッチングガスとしてはＣｌ₂、ＢＣｌ₃、ＳｉＣｌ₄あるいはＡｒとＣｌ₂の混合ガス等が用いられる。
【００４１】
このようにして作製された面発光型半導体レーザ装置の動作は、以下に示すごとくである。
ここで、ｐ型ＧａＡｓコンタクト層８およびｐ型上部半導体多層反射膜７は発光領域の上方を除いてエッチング除去され、かつ、挿入層６が外側から選択的に酸化されて酸化膜６Ｓとなり、ｐ側電極から注入されたキャリアの通路はこの半導体柱である光制御領域９内において酸化膜６ｓ（酸化領域１３）および混晶化領域１４で規定されている。そして、量子井戸層に注入されたキャリアは電子−正孔再結合により光を放出し、この光は上部と下部の半導体多層反射膜によって反射され、利得が損失を上回ったところでレーザ発振を生ずる。レーザ光は基板表面に設けられた電極の窓部から出射される。
【００４２】
次に本発明の第２の実施例の面発光型半導体レーザ装置およびその製造方法について、図面を参照しつつ説明する。
【００４３】
前記第１の実施例では、ｐ側電極１１とｎ側電極１２とは反対側の面に形成したが、同一面側に形成してもよく、これにより、駆動回路などと集積化するに適した構造であるといえる。この場合は、図１１に示すように、下部半導体多層反射膜３２が露呈せしめられる深さまで選択的に除去せしめられ角柱状の光制御領域３９が形成されている。そしてその外側に所定の間隔を隔てて、環状をなすようにｎ側電極４２が形成されている。
【００４４】
すなわち、半絶縁性のガリウムヒ素（ＧａＡｓ）基板３１上に形成されたｎ型Ａｌ_0.9Ｇａ_0.1Ａｓ／Ａｌ_0.3Ｇａ_0.7Ａｓ下部半導体多層反射膜３２と、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓからなる下部スペーサ層３３と、この下部スペーサ層３３上に形成されたアンドープのＡｌ_0.11Ｇａ_0.89量子井戸層とアンドープのＡｌ_0.3Ｇａ_0.7Ａｓ障壁層とからなる量子井戸活性層３４と、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓからなる上部スペーサ層３５と、ｐ型Ａｌ_0.9Ｇａ_0.1Ａｓ／Ａｌ_0.3Ｇａ_0.7Ａｓ上部半導体多層反射膜３７と、ｐ型ＧａＡｓコンタクト層３８が順次積層せしめられ、上部スペーサ層３５が露呈する深さまで、上部半導体多層反射膜３７とｐ型ＧａＡｓコンタクト層３８のみが発光領域の上方を除いてエッチング除去され、角柱状の光制御領域３９が形成されている。そしてここで上部半導体多層反射膜３７の最下層に挿入層としてのｐ型のＡｌＡｓ層３６が介在せしめられている。そしてこのｐ型のＡｌＡｓ層３６の露呈断面が選択酸化により角柱の内方に選択的に酸化せしめられ、酸化膜３６ｓを形成している。そしてこの酸化膜６ｓで囲まれた角柱状の領域が電流通路４０を構成する。そして角柱状の光制御領域３９表面にはＣｒ／Ａｕからなるｐ側電極４１が形成されるとともに、その外側表面には環状をなすようにＡｕ−Ｇｅ／Ａｕからなるｎ側電極４２が形成されている。
【００４５】
次に本発明の第３の実施例として、横方向電流注入型の半導体レーザに適用した例について説明する。
【００４６】
図１２に示すように、上部半導体多層反射膜５７から上部スペーサ層５５の一部の深さに到達するまで除去され角柱状の光制御領域５９が形成されている。そして、シリコンの注入による混晶化領域６３によって１組の対称軸方向の面を規定するとともに、上部半導体多層反射膜５７と上部スペーサ層５５との間にはＡｌＡｓ層５６が介在せしめられ、断面から選択的に酸化されて酸化領域６４を３形成し、電流通路６０を規定している。そして角柱状の光制御領域５９の外側に所定の間隔を隔てて、環状をなすように上部スペーサ層５５上にｐ側電極６１が形成され、またｎ型ガリウムヒ素（ＧａＡｓ）基板５１の裏面側にｎ側電極６２が形成されている。
【００４７】
すなわち、ｎ型のガリウムヒ素（ＧａＡｓ）基板５１上に形成されたｎ型Ａｌ_0.9Ｇａ_0.1Ａｓ／Ａｌ_0.3Ｇａ_0.7Ａｓ下部半導体多層反射膜５２と、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓからなる下部スペーサ層５３と、この下部スペーサ層５３上に形成されたアンドープのＡｌ_0.11Ｇａ_0.89量子井戸層とアンドープのＡｌ_0.3Ｇａ_0.7Ａｓ障壁層とからなる量子井戸活性層５４と、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓからなる上部スペーサ層５５と、ｐ型Ａｌ_0.9Ｇａ_0.1Ａｓ／Ａｌ_0.3Ｇａ_0.7Ａｓ上部半導体多層反射膜５７とが順次積層せしめられ、上部スペーサ層５５の一部の深さまで、上部半導体多層反射膜５７と共に発光領域の上方を除いてエッチング除去され、角柱状の光制御領域５９が形成されている。そしてここで上部半導体多層反射膜５７の最下層に挿入層としてのｐ型のＡｌＡｓ層５６が介在せしめられている。そしてこのｐ型のＡｌＡｓ層５６の露呈断面が選択酸化により角柱の内方に選択的に酸化せしめられ、酸化膜５６ｓを形成している。そしてまたもう一方の面ではシリコンの注入による混晶化領域６３が形成され、この酸化膜５６ｓによる酸化領域６４角柱状の領域が電流通路６０を構成する。
【００４８】
そして角柱状の光制御領域５９の外側表面には環状をなすようにＣｒ／Ａｕからなるｐ側電極６１が形成されるとともに、基板の裏面側にはＡｕ−Ｇｅ／Ａｕからなるｎ側電極６２が形成されている。
【００４９】
この構造ではメサ構造部が電流通路となっていないため、素子抵抗を大幅に低減する事ができる。
【００５０】
なお、前記実施例では上部半導体多層反射膜をｐ型とし、下部半導体多層反射膜をｎ型としたが、これに限定されることなく導電型を反対にすることも可能である。一般にｐ型層はｎ型層に比べバンド不連続に起因する素子抵抗の増大が懸念されるため、層数が増えることはレーザ特性を劣化させる要因となり好ましくない。前記実施例では出射光を基板上面から取り出す関係から、上部半導体多層反射膜の方が下部半導体多層反射膜に比べ層数が少ない。このため上部半導体多層反射膜の導電型をｐ型としたが、逆に出射光を基板裏面から取り出す場合には、層数の多い上部半導体多層反射膜の導電型をｎ型とするのが望ましい。別の観点からみれば、素子抵抗は面積に反比例するので、柱状に加工する上部半導体多層反射膜は素子抵抗を増大させる要因となる。従って同じ面積ならｐ型層よりも素子抵抗を小さくすることのできるｎ型層を上部半導体多層反射膜とすることは好ましいとも考えられる。光の取り出し方向や導電型による素子抵抗の違いを勘案しながら、総合的な見地から導電型を決める必要がある。
【００５１】
また、本発明の第４の実施例として、各対称軸方向毎に異なる条件で、不純物拡散を行うことにより、不純物の種類または濃度またはその拡散長が各対称軸方向で互いに異なるように設定された第１および第２の混晶化領域７３、７４で電流通路７０を囲むようにしてもい。ここで他の領域については図１に示した前記第１の実施例と同様に形成すればよいが、この場合は選択酸化も選択エッチングも不要であるため、ＧａＡｓ層を介在させる必要はなく、材料の選択が自由となる。
【００５２】
なお、前記実施例では、量子井戸活性層を構成する材料としてＧａＡｓ／ＡｌＧａＡｓ系半導体を用いたが、これに限定されることなく、例えば量子井戸活性層にＧａＡｓ／ＩｎＧａＡｓ系あるいは、ＩｎＰ／ＩｎＧａＡｓＰ系半導体を用いることも可能である。これらの量子井戸層からの発光波長はＧａＡｓ基板に対して透過であるから、この場合基板裏面から出射光を取り出すのが容易であリ、プロセス上の手間を省く事ができる。
なお、本発明の構成要件を満足する範囲内で他の方法によっても実現可能であることはいうまでもない。例えば実施例では電流経路を光出射側に設けたが、その反対側に設けても、反射率に変化を与える事ができるので同様の効果を得る事が可能である。
【００５３】
【発明の効果】
以上説明してきたように、本発明によれば、結晶再成長など再現性を得るのが難しい工程や精度の要求される位置合せが不要であり、仮想的な２つの軸方向に異なる反射率分布を生じさせることが出来、製造が容易で、出射の偏波面をその安定化させることが出来、これらの素子を同一基板上に集積化した際、すべての素子の偏波面をばらつきなく一方向に揃える事ができる。また注入電流を増加しても、光透過領域の形に比べてメサ構造部の径を十分に大きくする事ができるため発熱を抑制し、広い出力範囲にわたって光出力特性を劣化させることなく偏波面を安定化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の面発光型半導体レーザ装置を示す図
【図２】同半導体レーザ装置の製造工程図
【図３】同半導体レーザ装置の製造工程図
【図４】同半導体レーザ装置の製造工程図
【図５】同半導体レーザ装置の製造工程図
【図６】同半導体レーザ装置の製造工程図
【図７】同半導体レーザ装置の製造工程図
【図８】同半導体レーザ装置の製造工程図
【図９】同半導体レーザ装置の製造工程図
【図１０】同半導体レーザ装置の製造工程図
【図１１】本発明の第２の実施例の面発光型半導体レーザ装置を示す図
【図１２】本発明の第３の実施例の面発光型半導体レーザ装置を示す図
【図１３】本発明の第４の実施例の面発光型半導体レーザ装置を示す図
【図１４】従来例の半導体レーザ装置を示す図
【符号の説明】
１ｎ型ガリウムひ素（ＧａＡｓ）基板
２ｎ型下部半導体多層反射膜
３ｎ型下部スペーサ層
４量子井戸活性層
５ｐ型上部スぺーサ層
６Ｐ型ＡｌＡｓ層
６ｓ酸化膜
７ｐ型上部半導体多層反射膜
８ｐ型ＧａＡｓコンタクト層
９光制御領域
１０電流通路
１１ｐ側電極
１２ｎ側電極
１３混晶化領域
１４酸化領域
２１絶縁膜
２２フォトレジスト
３１半絶縁性ガリウムひ素（ＧａＡｓ）基板
３２ｎ型下部半導体多層反射膜
３３ｎ型下部スペーサ層
３４量子井戸活性層
３５ｐ型上部スぺーサ層
３６Ｐ型ＡｌＡｓ層
３７ｐ型上部半導体多層反射膜
３８ｐ型ＧａＡｓコンタクト層
３９光制御領域
４０電流通路
４１ｐ側電極
４２ｎ側電極
４３混晶化領域
４４酸化領域
５１ｎ型ガリウムひ素（ＧａＡｓ）基板
５２ｎ型下部半導体多層反射膜
５３ｎ型下部スペーサ層
５４量子井戸活性層
５５ｐ型上部スぺーサ層
５６Ｐ型ＡｌＡｓ層
５７ｐ型上部半導体多層反射膜
５８ｐ型ＧａＡｓコンタクト層
５９光制御領域
６０電流通路
６１ｐ側電極
６２ｎ側電極
６３混晶化領域
６４酸化領域
７０電流通路
７１ｐ側電極
７２ｎ側電極
７３第１の混晶化領域
７４第２の混晶化領域[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a surface emitting semiconductor laser device used as a light source of an optical information processing, optical communication, or an image forming apparatus using light, and a method for manufacturing the same.
[0002]
[Prior art]
In a surface emitting semiconductor laser in which a resonator is formed in a direction perpendicular to the substrate, there has been a problem that the direction of the polarization plane cannot be uniquely determined due to the structural symmetry in the horizontal direction. In addition, structural asymmetry may occur due to process unevenness, resulting in variations in the direction of polarization between elements, or even in the same element due to changes in ambient temperature and the amount of injected current. There was a problem that time fluctuated.
[0003]
On the other hand, surface emitting semiconductor lasers that control the plane of polarization by eliminating the point symmetry of the light emitting surface, specifically by making the cross-sectional shape of the light emitting surface rectangular or elliptical, have also been proposed. (JP-A-4-144183). In this semiconductor laser, as shown in FIGS. 14A and 14B, the cross-sectional shape of the optical resonator is elliptical, and the plane of polarization is defined in a specific direction. This surface emitting semiconductor laser has an n-type lower reflective film 102, an n-type Al on an n-type GaAs substrate 101. _0.4 Ga _0.6 As spacer layer 103, GaAs active layer 104, p-type Al _0.4 Ga _0.6 As spacer layer 105 and p-type Al _0.3 Ga _0.7 As current path layer 106, p-type Al _0.1 Ga _0.9 Each layer with the As contact layer 107 is sequentially laminated, and the periphery of the active layer is p-type Al. _0.5 Ga _0.5 As buried layer 108 and n-type Al _0.5 Ga _0.5 It is buried by the As buried layer 109. The upper reflective film 110 made of a dielectric multilayer film is formed so as to cover the GaAs active layer 104, and a part of the dielectric multilayer film formed at the same time is used as the current blocking layer 114. The n-type electrode 111 is formed on the back surface of the n-type GaAs substrate 101. The p-side electrode 112 is made of p-type Al. _0.1 Ga _0.9 An upper portion of the As contact layer 107, an upper portion of the current blocking layer 114, and the upper reflective film 110 are formed. The laser beam 113 is emitted through the upper reflective film 110 in a direction perpendicular to the n-type GaAs substrate 101. As can be seen from FIG. 14B, the cross-sectional shape of the optical resonator viewed from the laser emission surface side is elliptical, and has two sets of symmetry planes 115 and 116 as indicated by dotted lines. Thus, when the optical resonator is viewed from the laser beam emission direction, it has a major axis and a minor axis, thereby providing a difference in the refractive index distribution in the biaxial direction, and changing the direction of the polarization plane to an arbitrary 1 It is assumed that a laser beam linearly polarized in the direction, that is, the direction parallel to the major axis 115 can be obtained.
[0004]
[Problems to be solved by the invention]
However, manufacturing a surface-emitting laser having such a structure is complicated and time-consuming, such as requiring crystal regrowth, and there is a concern that the yield and reliability of the device may be affected. Further, there is a problem that the active region and the upper reflective film need to be accurately aligned, and if they are shifted, the oscillation characteristics are deteriorated. In order to avoid this problem, it is conceivable to increase the area of the upper reflective film as compared with the active region. However, in that case, it is necessary to further increase the area of the contact layer, which makes it difficult to uniformly inject current into the active layer, and may deteriorate the laser characteristics.
[0005]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a surface emitting semiconductor laser that is easy to manufacture, has high reproducibility, and can perform polarization plane control without degrading laser characteristics. And
[0006]
[Means for Solving the Problems]
Therefore, a first feature of the present invention is that a semiconductor column having two sets of symmetrical planes, in which an active layer is sandwiched between upper and lower semiconductor multilayer reflective films on a semiconductor substrate and at least the upper semiconductor multilayer reflective film is processed. And a method for confining current and light in the two symmetry planes of the semiconductor pillar in a surface-emitting type semiconductor laser device that emits light in a direction perpendicular to the substrate The Different from each other The reflectance distribution or the refractive index distribution in the symmetry axis direction on the two sets of symmetry planes are different from each other. It is that it is comprised so that.
[0008]
Although the reflectance distribution is used here, the reflectance distribution or the refractive index distribution may be different.
[0009]
First of the present invention 2 Is characterized in that a lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially laminated on a semiconductor substrate, and the lower spacer layer or the upper A laminating step of interposing an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer between the spacer layer and the active layer, and at least the upper semiconductor multilayer reflective film so as to expose the insertion layer in a cross section A step of selectively removing a part of the active layer to form a stripe-type mesa structure, a step of disordering a part of the active layer by diffusing an impurity element from the bottom of the stripe-type mesa structure, A semiconductor pillar is formed by cutting so as to remove a part of the striped mesa structure in a direction perpendicular to the disordered surface of the striped mesa structure. A step is to include a step of selectively etching away the insert layer which is exposed from the semiconductor pillar side.
[0010]
First of the present invention 3 Is characterized in that a lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially laminated on a semiconductor substrate, and the lower spacer layer or the upper A laminating step of interposing an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer between the spacer layer and the active layer, and at least the upper semiconductor multilayer reflective film so as to expose the insertion layer in a cross section A step of selectively removing a part of the active layer to form a stripe-type mesa structure, a step of disordering a part of the active layer by diffusing an impurity element from the bottom of the stripe-type mesa structure, A semiconductor pillar is formed by cutting so as to remove a part of the striped mesa structure in a direction perpendicular to the disordered surface of the striped mesa structure. A step is to include a step of selectively oxidizing the insert layer which is exposed from the semiconductor pillar side.
[0011]
First of the present invention 4 Is characterized in that a lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially laminated on a semiconductor substrate, and the lower spacer layer and the upper A lamination step of laminating an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer between the spacer layer and the active layer, and at least the surface of the lower spacer layer so that the insertion layer is exposed in the cross section together A step of selectively removing each of the layers sequentially from above to form a striped mesa structure, and a step of disordering a part of the active layer by diffusing an impurity element from the bottom of the striped mesa structure And cutting the striped mesa structure in a direction perpendicular to the disordered surface of the striped mesa structure to remove a part of the striped mesa structure. It is meant to include a step of forming a semiconductor pillar, a step of selectively etching away the insert layer which is exposed from the semiconductor pillar side.
[0012]
First of the present invention 5 Is characterized in that a lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially laminated on a semiconductor substrate, and the lower spacer layer and the upper A lamination step of laminating an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer between the spacer layer and the active layer, and at least the surface of the lower spacer layer so that the insertion layer is exposed in the cross section together A step of selectively removing each of the layers sequentially from above to form a striped mesa structure, and a step of disordering a part of the active layer by diffusing an impurity element from the bottom of the striped mesa structure And cutting the striped mesa structure in a direction perpendicular to the disordered surface of the striped mesa structure to remove a part of the striped mesa structure. Forming a semiconductor pillar is to include a step of selectively oxidizing the insert layer which is exposed from the semiconductor pillar side.
[0013]
First of the present invention 6 Is characterized in that a lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially laminated on a semiconductor substrate, and the lower spacer layer or the upper A laminating step of interposing an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer between the spacer layer and the active layer, and at least the upper semiconductor multilayer reflective film so as to expose the insertion layer in a cross section Forming a striped mesa structure selectively, removing the insertion layer exposed on the side surface along the stripe of the striped mesa structure, and the striped type A process of forming a semiconductor pillar by cutting so as to remove a part of the stripe mesa structure in a direction perpendicular to the stripe surface of the mesa structure If, in that it comprises the step of selectively oxidizing the insert layer which is exposed from the semiconductor pillar side.
[0014]
First of the present invention 7 Is characterized in that a lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially laminated on a semiconductor substrate, and the lower spacer layer and the upper A lamination step of laminating an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer between the spacer layer and the active layer, and at least the surface of the lower spacer layer so that the insertion layer is exposed in the cross section together Selectively removing each of the layers from above in order to form a stripe mesa structure, and selectively etching the insertion layer exposed on the side surface along the stripe of the stripe mesa structure; The striped mesa structure is cut in half so as to remove a part of the striped mesa structure in a direction perpendicular to the stripe surface. Forming a body pillar, in that it comprises the step of selectively oxidizing the insert layer which is exposed from the semiconductor pillar side.
[0015]
First of the present invention 8 Is characterized in that a lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially laminated on a semiconductor substrate, and at least the upper semiconductor A step of selectively removing a part of the multilayer reflective film to form a stripe-type mesa structure, and a diffusion of the first impurity element into the active layer exposed on the side surface along the stripe of the stripe-type mesa structure A first diffusion step, a step of forming a semiconductor pillar by cutting so as to remove a part of the stripe-type mesa structure, and a direction perpendicular to the stripe surface of the stripe-type mesa structure from the side surface of the semiconductor pillar A second diffusion step of diffusing a second impurity element, wherein the first and second diffusion steps are different in impurity type or concentration or diffusion length in the direction of each axis of symmetry. Lies in that it is set to.
[0016]
According to the present invention, the cross-sectional shape of the optical resonator viewed from the direction perpendicular to the semiconductor substrate has two imaginary axes of symmetry, and the current and light confinement methods in each direction are different. Since the reflectance distribution or the refractive index distribution is different in each axial direction, the polarization plane can be stabilized in the direction where the reflectance difference or the refractive index difference is smaller. In addition, the method is simple and highly reproducible, and there is no possibility of deteriorating laser characteristics.
[0017]
In addition, the part that changes the reflectivity to control the polarization plane of the light is not matched with the mesa structure, but it is provided inside the mesa to provide high-efficiency current confinement, and the generated heat is compared. Because the heat is dissipated to the mesa structure with a large volume, the polarization mode is controlled while the transverse mode is stabilized, the threshold current is reduced, and the deterioration of the light output characteristics due to heat is prevented. it can.
[0018]
【Example】
The present invention will be described below with reference to the drawings.
[0019]
1A, 1B, and 1C are a top view, a sectional view taken along line AA ′, and a sectional view taken along line BB ′, respectively, of a surface emitting semiconductor laser device according to a first embodiment of the present invention.
[0020]
This surface-emitting type semiconductor laser device includes an n-type Al formed on an n-type gallium arsenide (GaAs) substrate 1. _0.9 Ga _0.1 As / Al _0.3 Ga _0.7 As lower semiconductor multilayer reflective film 2 and undoped Al _0.6 Ga _0.4 Lower spacer layer 3 made of As and undoped Al formed on the lower spacer layer 3 _0.11 Ga _0.89 Quantum well layer and undoped Al _0.3 Ga _0.7 Quantum well active layer 4 composed of an As barrier layer and undoped Al _0.6 Ga _0.4 Upper spacer layer 5 made of As and p-type Al _0.9 Ga _0.1 As / Al _0.3 Ga _0.7 The As upper semiconductor multilayer reflective film 7 and the p-type GaAs contact layer 8 are sequentially stacked, and only the upper semiconductor multilayer reflective film 7 and the p-type GaAs contact layer 8 are located above the light emitting region to the depth at which the upper spacer layer 5 is exposed. Is removed by etching to form a prismatic light control region 9. Here, a p-type AlAs layer 6 as an insertion layer is interposed in the lowermost layer of the upper semiconductor multilayer reflective film 7. The AlAs layer 6 exposed on the side surface of the prismatic light control region 9 has one surface selectively oxidized inward of the prism using a selective oxidation technique, and the current is confined by the oxidized region 14. One symmetry plane forms a mixed crystal region 13 by disordering using impurity diffusion and current confinement is made. A region surrounded by the oxidized region 14 and the mixed crystal region 13 constitutes a current path 10. . A p-side electrode 11 made of Cr / Au is formed in a ring shape on the front surface, and an n-side electrode 12 made of Au—Ge / Au is formed on the back surface of the substrate.
[0021]
Here, the n-type lower semiconductor multilayer reflective film 2 is made of n-type Al. _0.9 Ga _0.1 As layer and n-type Al _0.7 Ga _0.3 Each of the AsGaAs layers has a film thickness λ / (4n _r ) (Λ: oscillation wavelength, n _r : Refractive index) and formed by laminating about 40.5 periods, and the silicon concentration is 2 × 10 ¹⁸ cm ^-3 It is. The lower spacer layer 3 is made of undoped Al _0.6 Ga _0.4 The quantum well active layer 4 is composed of an undoped Al layer. _0.11 Ga _0.89 Quantum well layer (film thickness 8nm × 3) and undoped Al _0.3 Ga _0.7 Combination with As barrier layer (film thickness 5nm × 4), upper spacer layer 5 is undoped Al _0.6 Ga _0.4 It is composed of As and the film thickness as a whole is λ / n _r Is an integer multiple of. The p-type AlAs layer 6 has a film thickness λ / (4n _r ), The carbon concentration is 3 × 10 ¹⁸ cm ^-3 It is. The upper semiconductor multilayer reflective film 7 is made of p-type Al. _0.9 Ga _0.1 As layer and p-type Al _0.7 Ga _0.3 Each of the AsGaAs layers has a thickness of λ / (4n _r ) (Λ: oscillation wavelength, n _r : Refractive index), and the carbon concentration is 3 × 10. ¹⁸ cm ^-3 It is. Finally, the p-type contact layer 8 has a thickness of 5 nm and the carbon concentration is 1 × 10. ²⁰ cm ^-3 It is. The reason why the number of periods of the upper semiconductor multilayer reflective film 7 is made smaller than the number of periods of the lower semiconductor multilayer reflective film 2 is to extract outgoing light from the upper surface of the substrate with a difference in reflectance. The type of dopant is not limited to that used here, but selenium can be used for n-type, and zinc or magnesium can be used for p-type. The period is determined depending on whether the light extraction direction is the front side or the back side of the substrate, and the reflectance increases as the period increases. Furthermore, in the semiconductor multilayer reflective film, Al _0.9 Ga _0.1 As layer and Al _0.7 Ga _0.3 A so-called intermediate layer having an intermediate aluminum composition ratio is sandwiched between the As layer.
In the above embodiment, the current confinement is performed by forming the oxide film from the side surface of the mesa structure portion 9 by selectively oxidizing the AlAs layer 6, but the air gap may be formed by selective etching. On the other side, current confinement and light confinement are achieved by causing mixed crystal formation with the surrounding semiconductor layer by diffusion of impurities such as silicon or germanium.
[0022]
In this way, a gap is formed by selective oxidation or selective etching of the AlAs layer on one side of the symmetry axis direction, and a mixed crystal is formed by diffusion of impurity elements on the other side to define the current path 10. Yes.
[0023]
Here, the laser light having an oscillation wavelength λ of 780 nm is designed to be extracted.
[0024]
According to this configuration, the carrier passage path inside the prismatic light control region 9 is narrowed from the two sets of symmetry planes, and the light is confined. Further, since the difference in the reflectance distribution or the refractive index distribution is generated between the two sets of symmetry plane directions, the polarization plane of the emitted light is stabilized on the symmetry plane side where the reflectance difference or the refractive index difference is smaller. Furthermore, since the volume of the prismatic light control region 9 is much larger than the region where the gain is generated, the heat dissipation characteristics are sufficiently good, and the polarization plane can be maintained stably even if the light output increases. It becomes.
[0025]
Next, the manufacturing process of this surface emitting semiconductor laser device will be described.
[0026]
First, as shown in FIG. 2, n-type Al is deposited on an n-type gallium arsenide (GaAs) (100) substrate 1 by metal organic chemical vapor deposition (MOCVD). _0.9 Ga _0.1 As / Al _0.7 Ga _0.3 As lower semiconductor multilayer reflective film 2 and undoped Al _0.6 Ga _0.4 Lower spacer layer 3 made of As and undoped Al _0.11 Ga _0.89 Quantum well layer and undoped Al _0.3 Ga _0.7 Quantum well active layer 4 composed of an As barrier layer and undoped Al _0.6 Ga _0.4 Upper spacer layer 5 made of As and p-type Al _0.9 Ga _0.1 As / Al _0.7 Ga _0.3 An As upper semiconductor multilayer reflective film 7 and a p-type GaAs contact layer 8 are sequentially stacked.
Then, the substrate is taken out of the growth chamber, an insulating film 21 such as a silicon oxide film or a silicon nitride film is formed, and a striped resist mask 22 having a width of 6 μm is formed by photolithography technique as shown in FIG. Here, the direction of the stripe is adjusted to be the <01-1> direction or the <011> direction.
[0027]
Further, as shown in FIG. 4, using this resist mask 22 and insulating film 21 as a mask, SiCl _Four The semiconductor layer is etched away to a depth at which the AlAs layer 6 is exposed by reactive ion etching using a gas to form a striped mesa structure portion including a pair of side surfaces of the light control region 9.
[0028]
Subsequently, as shown in FIG. 5, silicon 23 serving as a diffusion source is deposited on the upper surface of the substrate by electron beam evaporation as shown in FIG. 5, and this substrate is sealed together with arsenic grains in a quartz ampoule and subjected to heat treatment at 850 ° C. for 2 to 8 hours. Do. This causes disordering induced by impurity diffusion between the semiconductor multilayer reflective film 7, the AlAs layer 6, the upper spacer layer 5, and the quantum well active layer 4 immediately below the diffusion source and on the side of the mesa structure, As shown in FIG. 6, this portion becomes a mixed crystal region 13 having a higher energy band gap than the surrounding region.
[0029]
Here, the insulating film 21 is again shaped to have a length of 10 μm by photolithography, and SiCl is used by using this mask. _Four The semiconductor layer is etched away to a depth at which the AlAs layer 6 is exposed by reactive ion etching using gas, and another set of side surfaces of the light control region 9 is shown in FIG. To form a prismatic mesa structure.
[0030]
Subsequently, the AlAs layer 6 exposed by heating the substrate to 400 ° C. in a quartz tube filled with high-temperature water vapor and performing heat treatment for about 10 minutes is gradually oxidized from the outer cross section, and the oxide film 6s. As shown in FIG. 8, the region that remains without being oxidized finally becomes a square shape of about 6 μm × 6 μm. Here, instead of oxidation by heat treatment, a sulfuric acid hydrogen peroxide solution (H ₂ SO _Four : H ₂ O ₂ : H ₂ O = 1: 1: 5) may be immersed for about 30 seconds, whereby the AlAs layer 6 is selectively removed from the outer cross section by so-called side etching.
[0031]
Thereafter, the insulating film 21 on the top surface of the mesa structure is removed with buffered hydrofluoric acid, and then, by photolithography, an annular p-side electrode 11 is formed on the top surface of the mesa structure as shown in FIGS. An n-side electrode 12 is formed on the entire back surface of the substrate to complete the surface emitting semiconductor laser device according to the first embodiment of the present invention shown in FIG. Here, FIG. 9 is a BB ′ sectional view, and FIG. 10 is an AA ′ sectional view.
[0032]
In the above embodiment, the AlAs layer 6 is interposed between the upper spacer layer 5 and the upper semiconductor multilayer reflective film 7, but the AlAs layer is interposed between the lower spacer layer 3 and the lower semiconductor multilayer reflective film 2. 6 may be interposed, or may be interposed in both. In this way, current confinement can be performed in both the upper and lower directions of the active layer, so that more efficient current injection into the active region is possible and the threshold current can be further reduced. it can. However, in this case, it is necessary to etch away the semiconductor layer to a depth at which the cross section of the AlAs layer 6 located under the lower spacer layer 3 is exposed.
[0033]
In the above-described embodiment, the current path is defined by mixed crystallization using impurity diffusion and oxidation or etching. However, one set side is selectively oxidized and the other set side is etched and removed. You may make it prescribe | regulate.
[0034]
Furthermore, in the above embodiment, the case where the final current path is 6 μm square has been described. However, the present invention is not limited to this, and if the transverse mode is designed to be stabilized. Good. In general, the transverse mode of a surface emitting laser is assumed to oscillate in the 0th-order basic mode when the shape at the exit is 10 μm or less, so it is important to set it to a desired value by controlling heat treatment conditions or etching time. Although the case where the current path has a shape close to a square has been described here, the present invention is not limited to this, and a rectangular shape that is long in either direction is also preferable for stabilizing the polarization plane.
[0035]
In the above embodiment, each semiconductor layer is formed by metal organic vapor phase epitaxy, but the present invention is not limited to this, and molecular beam epitaxy (MBE) may be used.
[0036]
Further, the insulating film used as a mask for forming the semiconductor pillar is not limited to the silicon oxide film, and other materials such as a silicon nitride film may be used.
[0037]
Furthermore, in the above embodiment, an aqueous solution of hydrogen peroxide is used for the etching for selectively removing the AlAs layer 6, but it is desirable that the etching rate has a high selectivity with respect to the Al composition ratio, and the Al composition ratio becomes high. Aqueous sulfuric acid / hydrogen peroxide aqueous solution, whose etching rate increases rapidly with time, is optimal. Further, as another etchant, an ammonium hydroxide hydrogen peroxide aqueous solution or the like may be used.
[0038]
Furthermore, in the above embodiment, the two planes of symmetry of the region forming the current path are the <011> direction and the <01-1> direction, respectively, but the final current is not limited to this. It is sufficient that the passage has two sets of planes of symmetry with respect to the direction horizontal to the substrate, and there is no problem even if the path is set to have an arbitrary angle with respect to the <011> direction. However, in a surface emitting laser having a circular active region that is usually used, it is known that there is a high probability that the direction of the polarization plane defined by the TE mode direction is the <01-1> direction or the <011> direction. Therefore, the polarization plane can be more effectively stabilized if the direction of one symmetry plane is the <01-1> direction or the <011> direction.
[0039]
In the above embodiment, the case where the heating temperature is set to 400 ° C. during the selective oxidation of the AlAs layer has been described. However, the present invention is not limited to this, and the final current path has a desired value. Any controllable conditions may be used. When the temperature is raised, the oxidation rate increases, and a desired oxidation region can be guarded in a short time, but about 400 ° C. is the most easily controlled temperature.
[0040]
In addition, in the etching for forming the semiconductor pillar, in the case of wet etching, since the time of exposure to the etching solution is different between the upper layer and the lower layer, a so-called taper shape is formed in which the area increases toward the bottom of the semiconductor pillar, and the diameter is increased. However, in the case of dry etching, if the reactive ion beam etching (RIBE) method or the reactive ion etching (RIE) method is used, the side wall of the semiconductor column is vertical or undercut. A shape can be taken, and a semiconductor pillar with a small diameter can also be formed easily. At this time, the etching gas is Cl ₂ , BCl _Three , SiCl _Four Or Ar and Cl ₂ A mixed gas or the like is used.
[0041]
The operation of the surface-emitting type semiconductor laser device thus manufactured is as follows.
Here, the p-type GaAs contact layer 8 and the p-type upper semiconductor multilayer reflective film 7 are etched away except above the light emitting region, and the insertion layer 6 is selectively oxidized from the outside to become an oxide film 6S. The passage of carriers injected from the side electrode is defined by the oxide film 6s (oxidized region 13) and the mixed crystal region 14 in the light control region 9 which is the semiconductor pillar. The carriers injected into the quantum well layer emit light by electron-hole recombination, and this light is reflected by the upper and lower semiconductor multilayer reflection films, and laser oscillation occurs when the gain exceeds the loss. Laser light is emitted from the window portion of the electrode provided on the substrate surface.
[0042]
Next, a surface-emitting type semiconductor laser device according to a second embodiment of the present invention and a method for manufacturing the same will be described with reference to the drawings.
[0043]
In the first embodiment, the p-side electrode 11 and the n-side electrode 12 are formed on the opposite side, but they may be formed on the same side, which is suitable for integration with a drive circuit or the like. It can be said that it is a structure. In this case, as shown in FIG. 11, a prismatic light control region 39 is formed by selectively removing the lower semiconductor multilayer reflective film 32 to a depth at which the lower semiconductor multilayer reflective film 32 is exposed. Further, an n-side electrode 42 is formed on the outer side so as to form an annular shape with a predetermined interval.
[0044]
That is, n-type Al formed on a semi-insulating gallium arsenide (GaAs) substrate 31 _0.9 Ga _0.1 As / Al _0.3 Ga _0.7 As lower semiconductor multilayer reflective film 32 and undoped Al _0.6 Ga _0.4 Lower spacer layer 33 made of As and undoped Al formed on the lower spacer layer 33 _0.11 Ga _0.89 Quantum well layer and undoped Al _0.3 Ga _0.7 Quantum well active layer 34 composed of an As barrier layer and undoped Al _0.6 Ga _0.4 Upper spacer layer 35 made of As and p-type Al _0.9 Ga _0.1 As / Al _0.3 Ga _0.7 The As upper semiconductor multilayer reflective film 37 and the p-type GaAs contact layer 38 are sequentially stacked, and only the upper semiconductor multilayer reflective film 37 and the p-type GaAs contact layer 38 are located above the light emitting region to the depth at which the upper spacer layer 35 is exposed. Etching is removed except for, so that a prismatic light control region 39 is formed. Here, a p-type AlAs layer 36 as an insertion layer is interposed in the lowermost layer of the upper semiconductor multilayer reflective film 37. The exposed cross section of the p-type AlAs layer 36 is selectively oxidized inward of the prism by selective oxidation, thereby forming an oxide film 36s. The prismatic region surrounded by the oxide film 6s constitutes the current path 40. A p-side electrode 41 made of Cr / Au is formed on the surface of the prismatic light control region 39, and an n-side electrode 42 made of Au—Ge / Au is formed on the outer surface so as to form a ring. ing.
[0045]
Next, as a third embodiment of the present invention, an example applied to a lateral current injection type semiconductor laser will be described.
[0046]
As shown in FIG. 12, a prismatic light control region 59 is formed by being removed from the upper semiconductor multilayer reflective film 57 until reaching a partial depth of the upper spacer layer 55. A set of symmetry planes are defined by the mixed crystallized region 63 by silicon implantation, and an AlAs layer 56 is interposed between the upper semiconductor multilayer reflective film 57 and the upper spacer layer 55, and the cross section The oxidized region 64 is selectively oxidized to form three oxidized regions 64 to define the current path 60. A p-side electrode 61 is formed on the upper spacer layer 55 so as to form an annular shape with a predetermined interval outside the prismatic light control region 59, and the back side of the n-type gallium arsenide (GaAs) substrate 51. An n-side electrode 62 is formed on the surface.
[0047]
That is, n-type Al formed on an n-type gallium arsenide (GaAs) substrate 51 _0.9 Ga _0.1 As / Al _0.3 Ga _0.7 As lower semiconductor multilayer reflective film 52 and undoped Al _0.6 Ga _0.4 Lower spacer layer 53 made of As and undoped Al formed on the lower spacer layer 53 _0.11 Ga _0.89 Quantum well layer and undoped Al _0.3 Ga _0.7 Quantum well active layer 54 composed of an As barrier layer and undoped Al _0.6 Ga _0.4 Upper spacer layer 55 made of As and p-type Al _0.9 Ga _0.1 As / Al _0.3 Ga _0.7 The As upper semiconductor multilayer reflective film 57 is sequentially laminated, and is etched away to the depth of a part of the upper spacer layer 55 together with the upper semiconductor multilayer reflective film 57 except for the upper side of the light emitting region. Is formed. Here, a p-type AlAs layer 56 as an insertion layer is interposed in the lowermost layer of the upper semiconductor multilayer reflective film 57. The exposed cross section of the p-type AlAs layer 56 is selectively oxidized inward of the prism by selective oxidation to form an oxide film 56s. On the other surface, a mixed crystal region 63 is formed by silicon implantation, and an oxidized region 64 prismatic region formed by the oxide film 56s constitutes a current path 60.
[0048]
A p-side electrode 61 made of Cr / Au is formed on the outer surface of the prismatic light control region 59 so as to form an annular shape, and an n-side electrode 62 made of Au—Ge / Au is formed on the back side of the substrate. Is formed.
[0049]
In this structure, since the mesa structure portion is not a current path, the element resistance can be greatly reduced.
[0050]
In the above embodiment, the upper semiconductor multilayer reflective film is p-type and the lower semiconductor multilayer reflective film is n-type. However, the present invention is not limited to this, and the conductivity type may be reversed. In general, since the p-type layer is concerned about an increase in device resistance due to band discontinuity as compared with the n-type layer, an increase in the number of layers is not preferable because it causes a deterioration in laser characteristics. In the above embodiment, the upper semiconductor multilayer reflective film has a smaller number of layers than the lower semiconductor multilayer reflective film because the outgoing light is extracted from the upper surface of the substrate. For this reason, although the conductivity type of the upper semiconductor multilayer reflective film is p-type, conversely, when the emitted light is extracted from the back surface of the substrate, it is desirable that the conductivity type of the upper semiconductor multilayer reflective film having a large number of layers be n-type. . From another viewpoint, since the element resistance is inversely proportional to the area, the upper semiconductor multilayer reflective film processed into a columnar shape increases the element resistance. Accordingly, it may be preferable to use an upper semiconductor multilayer reflective film as an n-type layer that can reduce the element resistance compared to the p-type layer if the area is the same. It is necessary to determine the conductivity type from a comprehensive point of view, taking into account differences in element resistance depending on the light extraction direction and conductivity type.
[0051]
Further, as a fourth embodiment of the present invention, by performing impurity diffusion under different conditions for each symmetry axis direction, the type or concentration of impurities or the diffusion length thereof are set to be different from each other in each symmetry axis direction. Alternatively, the current path 70 may be surrounded by the first and second mixed crystal regions 73 and 74. Here, the other regions may be formed in the same manner as in the first embodiment shown in FIG. 1, but in this case, neither selective oxidation nor selective etching is required, so there is no need to interpose a GaAs layer. Material selection is free.
[0052]
In the above-described embodiment, a GaAs / AlGaAs semiconductor is used as a material constituting the quantum well active layer. However, the present invention is not limited to this. For example, the quantum well active layer may be a GaAs / InGaAs system or an InP / InGaAsP system. It is also possible to use a semiconductor. Since the light emission wavelength from these quantum well layers is transmitted to the GaAs substrate, in this case, it is easy to take out the emitted light from the back surface of the substrate, and the process time can be saved.
Needless to say, the present invention can be realized by other methods as long as the constituent requirements of the present invention are satisfied. For example, in the embodiment, the current path is provided on the light emitting side, but even if the current path is provided on the opposite side, the reflectance can be changed, so that the same effect can be obtained.
[0053]
【The invention's effect】
As described above, according to the present invention, processes that are difficult to obtain reproducibility such as crystal regrowth and alignment that requires high accuracy are unnecessary, and the reflectance distributions that are different in two virtual axial directions are different. Can be easily manufactured, and the polarization plane of the output can be stabilized. When these elements are integrated on the same substrate, the polarization planes of all the elements are uniform in one direction. Can be aligned. Even if the injection current is increased, the diameter of the mesa structure can be made sufficiently large compared to the shape of the light transmission region, so heat generation is suppressed, and the polarization plane is maintained without degrading the light output characteristics over a wide output range. Can be stabilized.
[Brief description of the drawings]
FIG. 1 is a view showing a surface emitting semiconductor laser device according to a first embodiment of the present invention.
FIG. 2 is a manufacturing process diagram of the semiconductor laser device.
FIG. 3 is a manufacturing process diagram of the semiconductor laser device.
FIG. 4 is a manufacturing process diagram of the semiconductor laser device.
FIG. 5 is a manufacturing process diagram of the semiconductor laser device.
FIG. 6 is a manufacturing process diagram of the semiconductor laser device.
FIG. 7 is a manufacturing process diagram of the semiconductor laser device.
FIG. 8 is a manufacturing process diagram of the semiconductor laser device.
FIG. 9 is a manufacturing process diagram of the semiconductor laser device.
FIG. 10 is a manufacturing process diagram of the semiconductor laser device.
FIG. 11 is a diagram showing a surface emitting semiconductor laser device according to a second embodiment of the present invention.
FIG. 12 is a diagram showing a surface emitting semiconductor laser device according to a third embodiment of the present invention.
FIG. 13 is a diagram showing a surface emitting semiconductor laser device according to a fourth embodiment of the present invention.
FIG. 14 is a diagram showing a conventional semiconductor laser device.
[Explanation of symbols]
1 n-type gallium arsenide (GaAs) substrate
2 n-type lower semiconductor multilayer reflective film
3 n-type lower spacer layer
4 Quantum well active layer
5 p-type upper spacer layer
6 P-type AlAs layer
6s oxide film
7 p-type upper semiconductor multilayer reflective film
8 p-type GaAs contact layer
9 Light control area
10 Current path
11 p-side electrode
12 n-side electrode
13 Mixed crystallization region
14 Oxidation region
21 Insulating film
22 photoresist
31 Semi-insulating gallium arsenide (GaAs) substrate
32 n-type lower semiconductor multilayer reflective film
33 n-type lower spacer layer
34 Quantum well active layer
35 p-type upper spacer layer
36 P-type AlAs layer
37 p-type upper semiconductor multilayer reflective film
38 p-type GaAs contact layer
39 Light control area
40 Current path
41 p-side electrode
42 n-side electrode
43 Mixed crystallization region
44 Oxidized region
51 n-type gallium arsenide (GaAs) substrate
52 n-type lower semiconductor multilayer reflective film
53 n-type lower spacer layer
54 Quantum well active layer
55 p-type upper spacer layer
56 P-type AlAs layer
57 p-type upper semiconductor multilayer reflective film
58 p-type GaAs contact layer
59 Light control area
60 Current path
61 p-side electrode
62 n-side electrode
63 Mixed crystallization region
64 Oxidized region
70 Current path
71 p-side electrode
72 n-side electrode
73 First mixed crystallization region
74 Second mixed crystallization region

Claims

An active layer is sandwiched between upper and lower semiconductor multilayer reflective films on a semiconductor substrate, and has at least two pairs of symmetrical pillars formed by processing the upper semiconductor multilayer reflective film. In a surface emitting semiconductor laser device that emits
By configuring in so that different current and optical confinement methods in the two pairs of symmetrical surfaces of the semiconductor pillar each other, the two sets of such reflectance symmetrical axial distribution or a refractive index distribution is different from each other in the plane of symmetry A surface emitting semiconductor laser device characterized in that the polarization plane of the emitted light is controlled .

A lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially stacked on the semiconductor substrate, and the lower spacer layer or the upper spacer layer is activated. A stacking step of stacking so that an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer is interposed between the layers,
A step of selectively removing at least a part of the upper semiconductor multilayer reflective film so as to expose the insertion layer in a cross section, and forming a stripe-type mesa structure;
Disordering a part of the active layer by diffusing an impurity element from the bottom of the stripe mesa structure;
Forming a semiconductor pillar by cutting so as to remove a part of the stripe mesa structure in a direction perpendicular to the disordered surface of the stripe mesa structure;
And a step of selectively etching away the insertion layer exposed from the side surface of the semiconductor pillar.

A lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially stacked on the semiconductor substrate, and the lower spacer layer or the upper spacer layer is activated. A stacking step of stacking so that an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer is interposed between the layers,
A step of selectively removing at least a part of the upper semiconductor multilayer reflective film so as to expose the insertion layer in a cross section, and forming a stripe-type mesa structure;
Disordering a part of the active layer by diffusing an impurity element from the bottom of the stripe mesa structure;
Forming a semiconductor pillar by cutting so as to remove a part of the stripe mesa structure in a direction perpendicular to the disordered surface of the stripe mesa structure;
And a step of selectively oxidizing the insertion layer exposed from the side surface of the semiconductor pillar.

A lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially stacked on the semiconductor substrate, and the lower spacer layer and the upper spacer layer are activated. A stacking step of stacking so that an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer is interposed between the layers,
A step of selectively removing each of the layers sequentially from the upper side to at least the surface of the lower spacer layer so as to expose both the insertion layers in the cross section, and forming a stripe-type mesa structure;
Disordering a part of the active layer by diffusing an impurity element from the bottom of the stripe mesa structure;
Forming a semiconductor pillar by cutting so as to remove a part of the stripe mesa structure in a direction perpendicular to the disordered surface of the stripe mesa structure;
And a step of selectively etching away the insertion layer exposed from the side surface of the semiconductor pillar.

A lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially stacked on the semiconductor substrate, and the lower spacer layer and the upper spacer layer are activated. A stacking step of stacking so that an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer is interposed between the layers,
A step of selectively removing each of the layers sequentially from the upper side to at least the surface of the lower spacer layer so as to expose both the insertion layers in the cross section, and forming a stripe-type mesa structure;
Disordering a part of the active layer by diffusing an impurity element from the bottom of the stripe mesa structure;
Forming a semiconductor pillar by cutting so as to remove a part of the stripe mesa structure in a direction perpendicular to the disordered surface of the stripe mesa structure;
And a step of selectively oxidizing the insertion layer exposed from the side surface of the semiconductor pillar.

A lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially stacked on the semiconductor substrate, and the lower spacer layer or the upper spacer layer is activated. A stacking step of stacking so that an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer is interposed between the layers,
A step of selectively removing at least a part of the upper semiconductor multilayer reflective film so as to expose the insertion layer in a cross section, and forming a stripe-type mesa structure;
Selectively etching the insertion layer exposed on the side surface along the stripe of the stripe mesa structure;
Forming a semiconductor pillar by cutting so as to remove a part of the stripe mesa structure in a direction perpendicular to the stripe surface of the stripe mesa structure;
And a step of selectively oxidizing the insertion layer exposed from the side surface of the semiconductor pillar.

A lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film are sequentially stacked on the semiconductor substrate, and the lower spacer layer and the upper spacer layer are activated. A stacking step of stacking so that an insertion layer made of an aluminum arsenic layer or an aluminum gallium arsenide layer is interposed between the layers,
A step of selectively removing each of the layers sequentially from the upper side to at least the surface of the lower spacer layer so as to expose both the insertion layers in the cross section, and forming a stripe-type mesa structure;
Selectively etching the insertion layer exposed on the side surface along the stripe of the stripe mesa structure;
Forming a semiconductor pillar by cutting so as to remove a part of the stripe mesa structure in a direction perpendicular to the stripe surface of the stripe mesa structure;
And a step of selectively oxidizing the insertion layer exposed from the side surface of the semiconductor pillar.

A lamination step of sequentially laminating a lower semiconductor multilayer reflective film, a lower spacer layer, an active layer, an upper spacer layer, and an upper multi-semiconductor multilayer reflective film on a semiconductor substrate;
Selectively removing at least a portion of the upper semiconductor multilayer reflective film to form a stripe-type mesa structure; and
A first diffusion step of diffusing a first impurity element in the active layer exposed on the side surface along the stripe of the stripe mesa structure;
Forming a semiconductor pillar by cutting so as to remove a part of the stripe mesa structure;
A second diffusion step of diffusing a second impurity element from a side surface of the semiconductor pillar in a direction perpendicular to the stripe surface of the stripe mesa structure;
The method for manufacturing a surface-emitting type semiconductor laser device, wherein the first and second diffusion steps are set such that the type or concentration of impurities or the diffusion length thereof are different from each other in the direction of each axis of symmetry.