JP3833263B2

JP3833263B2 - イオン検出器、およびそれを用いた計器

Info

Publication number: JP3833263B2
Application number: JP53724997A
Authority: JP
Inventors: エイチトレイシーデイヴィッド; ジェイパットキンアダム; ジーウェルキーデイヴィッド; アイクロケットマイケル
Original assignee: ザパーキン―エルマーコーポレイション
Priority date: 1996-04-12
Filing date: 1997-04-11
Publication date: 2006-10-11
Anticipated expiration: 2017-04-11
Also published as: EP0898784A1; JP2000508823A; EP0898784A4; WO1997039474A1; US6180942B1

Description

技術分野
本発明は低雑音固体電荷積分検出器に関する。さらに、特定すれば、イオン及び電子検出器に関する。
発明の背景
質量分光学は、イオンまたは帯電粒子検出器を必要とする幾つかの分析技術のうちの１つである。イオンまたは帯電粒子検出が要求される他の用途は、溶液中のイオンが集められ、そして測定されるような、電子エネルギー分析、電子捕捉検出器、炎イオン化検出器、光イオン化検出器、イオン可動性分光計、煙および粒子検出器または他の用途を含む。１つのアレーを要求する用途においては、標準的にはイオンを直接的に検出するためにコストの高い、そして複雑なマイクロチャンネルプレート、蛍光ファイバ光学フォトダイオードアレーアッセンブリを用いることが必要である。単独チャンネル用途においては、電子増倍器、チャンネル電子増倍器（ＣＥＭ）またはディスクリートダイノード電子増倍器のような増倍装置によってイオンを直接的に検出することが可能である。また、蛍光を用いてイオンを光子に変換し、そして続いて光電子増倍器によってそれらを検出することもまた可能である。ファラデーカップ収集器と電氣計もまた用いられる。
例えば、４極質量分光計において、そして他の用途において、チャンネル電子増倍器または他の検出器の置換はコスト削減および改善された特性を提供するのに価値がある。検出器が真空品質に無関係であり、そして反対に、環境に曝されても影響されないことが望ましい。さらに、もし可能であれば高い電圧を必要とせず、質量区別を表さず、そして中性の粒子または低エネルギー光子に応答しないことが望まれる。
フライドホッフ他による米国特許第５，３８６，１１５号は、固体質量分光分析器を開示している。この分光分析器は１つの入側と、１つのガスイオナイザと、１つの質量フィルタと、および１つの検出器アレーとを含んでおり、これら全ては半導体基板内のキャビティ内に形成されている。検出器アレーは線形アレーであって、質量フィルタの分散面内に設けられ、そして集中電極をキャビティの末端に含んでいる。これら電極は、基板内に形成された、しかしキャビティからは除かれている、電荷結合素子のような信号発生器に電荷を伝えるファラデーケージとして働くものである。
発明の概要
高い感度とダイナミックレンジを発揮する、そして検出器の環境内のガス圧に無関係な電荷感応検出器を提供することが本発明の目的である。
本発明の最初の実施例によれば、電子増倍器を用いて、しかしそのような増倍器の編入なしで達成することのできるものよりも高感度およびダイナミックレンジが達成される。こうして、信号増幅のためにそのような増幅器を用いる多くの用途においては、特性上の著しい損失を被ることなく、そして増倍器の使用によって強いられる高真空に関する必要を減少させながら、本発明によるさらにコスト効果のある電荷感応検出器によって増倍器を置換することができる。さらに、そしておそらく、より顕著なこととして、良好な真空環境に関する本来的な要求によって電子増倍器が利用できないような、不十分な真空または高いガス圧が存在する環境において、そのような特性が達成される。こうして、そのような高圧力環境において、より高感度が達成できる。さらに、より高い質量の帯電粒子が検出できる。加えて、本発明による検出器は中性の原子または分子には感応しない。
ピックアップ電極として、直径で１０ｍｍ程度の、集積されたチップ金属化材料を用いると、デバイス製造において利用できる最も厚みのある誘電層を用いたとしても極めて高い電極容量を生じさせる。この高容量は、極めて低い読取り雑音レベルを達成することを不可能とする。
この問題を回避する１つの方法は、絶縁されたピックアップ電極を用いることである。この電極は、加工された金属、パンチされるかまたは電氣鋳造された金属、成型された導電性材料、導電的にプレート化された成型材料、真空蒸着された材料等の、幾つかの方法で作られる。本発明の重要な特色は、電極容量を標準的には１ｐＦまたはそれ以下の低い値にまで減ずるため、ピックアップ電極を、デバイス基板のような周囲の導体から十分な距離に保持することである。支持構造が著しく低い導電性、標準的に１０¹³オーム、を持つようにし、そして支持体の誘電定数および幾何形態が周囲に対して低い電極容量をもって存在するようにすることもまた必要である。
このことが行われると、他の問題が発生する。要求される極めて低い検出限界においては、そのような構造は時間変化する（ａ）マイクロフォニック雑音、および（ｂ）浮遊静電界に著しく敏感となりやすいことである。
電極または周囲の導電構造の機械的振動によるピックアップ電極上のマイクロフォニック雑音または誘起電圧変化は、（１）電極および全ての周囲構造を極めて堅固に作り、そして（２）ピックアップ電極上に何の正味電荷も存在しないように配置する、ことによって減少されるか、または除去できる。電極上の振動誘起電圧は、電極とその周囲との間に振動誘起される容量変化と、そして電極上の電荷との両方に比例する。電極を、ピックアップ電極の電位にバイアスされた「ファラデーケージ」によって取り囲むことによって、電極上の電荷は最小化される。ここには少なくとも２つの選択性が存在し、その（１）は、ケージ上に固定されたバイアスを設定するか、またはシールドすることであり、これは名目上ピックアップ電極のリセット電位に等しくすることである。このことは、マイクロフォニック雑音をゼロにまで、あるいは極めて小さなイオン電流にまで、免除する結果を生ずるがしかし、信号が増加するに従い、電極は各積分サイクルの終わりに向かって、いくらかの電荷を取得し、そしてマイクロフォニック雑音を受けやすくなる。しかし、このことはまさに最低雑音が要求されている低信号レベルにおけるものであり、一般的には許容できるものである。選択の（２）は、ファラデーケージ電位を電極のそれまでにブートストラップすることであり、各積分の間にこれを追従させることである。その効果は基本的にはピックアップ電極の実効容量を除去することであり、その結果、全ての電荷蓄積はＭＯＳ回路自身の内部に存在することになる。この選択はより複雑であるが、しかし電位的により良い特性を提供し、そしてもし注意深く実行されるなら、より大きな検出器エリアが実現されることを可能にする。
浮遊ＡＣ電界の影響もまた、測定されるべきイオン束の進入を可能とするよう設けられた開口または格子を持つケージ内にピックアップ電極を置くことによって制御可能となる。もしこの電界が極めて大きければ、多層のシールドが必要とされるであろう。ケージ上の平均電位は、１ｍＶ以内、あるいはより良い最適値に保持されるべきであり、そして検出処理に干渉するであろう周波数におけるＡＣコンポーネントはマイクロボルトレベルまたはそれ以下に保持されるべきである。
ピックアップ電極から何らかの他の導電表面へのいずれの電気的リーケージパスも最少とすることが重要である。特に、望ましい電荷測定正確度に依存して、ＲＣ時定数は望まれる積分サイクルよりも２〜３次高い大きさの程度に維持されるべきである。リーケージの小さな量はダイナミックに校正除去される。特に、サンプルまたはサンプルビーム内の材料による表面のいかなる汚れも、またはサンプルイオンによる検出器組立からの、または他のいずれかからの電子放出も導電パスを形成するのに許容すべきではない。この目的は、クリティカル表面を汚染から物理的に直接シールドするような適切な幾何学的設計によって達成される。
本発明の第２実施例によれば、真空またはガス内のイオンまたは電子電流によって供給された電荷は、標準的に１０μｍと１００μｍの寸法の、集積された電極上に累積される。この電極は、電極上の電圧をプリセット値にリセットし、次に、セットされた積分時間の後に電極上の電荷（電圧）を読み出すことができるＭＯＳＦＥＴ回路に接続される。電極およびその関連回路（ＦＥＴゲート等）の容量は、標準的に０．５から１ｐＦである。数個の電子と同程度に低い読み取り雑音レベルが達成される。そうでなければ、電荷を検出し、そして電極上に存在する電荷の量を表す信号を提供するのに、ＣＣＤ回路を用いることができる。
【図面の簡単な説明】
第１図は、本発明による単独チャンネル検出器の拡大された見取り図であり、
第２図は、第１図の検出器のさらに拡大された断面図であり、
第３図は、本発明によるアレー検出器の拡大見取り図であり、
第３Ａ図は、第３図のアレー検出器のさらに拡大した部分図であり、
第４図は、第３図のアレーの拡大概略断面図であり、
第５図は、第３図のアレーの単純化した概略図であり、
第６図は、幾つかの小さなアレーから大きなアレーが構成される方法を示す図であり、
第７図は、本発明によるアレーを用いた分光計のブロック図である。
望ましい実施例の詳細な説明
第１図は、本発明の第１の実施例を概略的に示している。この実施例は、信号ピックアップのための１つの小さな露出されたボンディング信号パッド１４を持つ１つの集積された電荷検出回路１２を持つよう１つのシリコン基板１１上に形成された、１０として全体的に示されている電荷積分検出器の形態をなしている。ここにはまた、チップへの外部接続のための幾つかのノーマルボンディングパッド１６も存在する。他の導電表面上の大きなエリア金属化領域はファラデーシールドの底部に設けられている。これは回路トレースによって中断されることができるか、または信号パッド１４に関する領域を除いた全てのチップエリアを実質的に覆っている第２金属化領域であることができる。ピックアップ電極２０は、これを信号ノードに取り付けているボンディングワイヤ２２でチップの上に浮きづけされたように示されている。ピックアップ電極２０およびトップシールドの支持形態は第１図には示されていない。
ピックアップ電極２０は何らかの形状のフラットプレートの形態であっても良く、カップ状または他の適切な形態であっても良い。スキャッタリングおよび二次電子放出を減少させるため、これはハニカム状のような、マルチウェル構造を持つこともでき、その結果、イオンは実際上、深い柱状構造内に捉えられ、そして何のスキャッタされた、または二次的なイオンも発散のための多回跳ね返りを必要としない。
第２図は、電極サポート２２およびトップシールド２４を含む、完成した検出器の断面図である。トップシールドは電気的にボトムシールド金属化領域１８に接続される。以前に指摘したように、ボトムシールドは、信号ノード電位（パッド１４の電位）に極めて近い電位に電気的にバイアスされている。電極サポート２２は多くの形態をとることができる。電極２０はオープンセルの泡状粘着材のような、低誘電定数を持つ、高絶縁度のポリマまたは他の材料の、１つまたはそれ以上の塊によって支持されている。そうでなければ、電極２０は、３つまたはそれ以上の低断面固体誘電体レッグまたはサポートによって、または十分な厚さ（数ｍｍ）を持つ固体誘電体層によって、支持されることができる。８ｍｍ直径のピックアップがファラデーケージのトップおよびボトムの両方から２ｍｍ位置に設けられているという、示されている寸法は約０．５ｐＦのピックアップ容量をもたらす。この寸法は、より低い容量を、またはより大きなピックアップエリアと同等の容量を達成するよう調節されることが可能である。
第３図を参照すると、本発明の原理が本発明の第２実施例に適用されている。この実施例は全体的に３０として示されている集積されたアレー検出器の形態をなしている。アレー検出器３０はシリコン基板３２上に形成される。このアレーは複数の検出器素子３４を含んでいる。この素子はアルミニウムまたは他の導電材によって形成されるか、またはスパッタリングに抵抗するタングステンのようなより耐火性のある材料の反応イオンエッチングによって形成される。第３Ａ図に見られるように、各検出器素子３４はその金属化のエクステンション３６によって電荷蓄積回路３８に接続されている。アレー素子はどのような形状であっても良く、そして均一に、または不均一に配置されても良い。上で説明したように、電荷蓄積回路３８はＭＯＳＦＥＴ回路またはＣＣＤ回路であることができる。
各電荷蓄積回路３８の出力は出力ライン４０に接続される。ライン４０は信号バス４１を形成する。各ライン４０の電圧出力は（第３図には示されていない）マルチプレクサ回路によって多重化されて、アナログ−ディジタルコンバータ４２に至り、直ちにコンピュータ４４に送られる。コンピュータ４４はアレー３０によって得られたデータを獲得し、蓄積しそして分析する。
第４図を参照すると、各検出器素子３４は、その下に１つの絶縁材料３５を有している。このため絶縁材は検出器素子３４と基板３２との間に設けられて、電圧ブレークスルーを防止し、そして基板３２への容量を最小化する。絶縁材料３５は、例えば３μｍ厚さの２酸化シリコンの層であることができる。他の厚さ、またはシリコンニトリドまたはポリイミドのような材料もまた、単独で、あるいは組み合わせて使用することができる。
各検出器素子３４は２ミリメータの長さを持つことができ、隣接する素子３４間に２μｍのギャップを持って中心から中心の寸法が１２．５μｍとなるよう配置される。標準的なアレーは１，０２４個の電極を含んでいる。しかし、より小さな、またはより大きな数が存在することもでき、そして１つのアレーが４，０００個の、またはそれ以上の検出器素子を含むこともある。
各電荷蓄積回路３８は、４極相関サンプリング（ＱＣＳ）または２重相関２重サンプリング（ＤＣＤＳ）モードで動作することができる。こうして、蓄積された電圧は、何の信号も累積されていないサンプリングの前に、そしてサンプリングの後に測定される。各測定はさらに、第１基準（リセット電圧）と比較されて、熱ダイナミック（ＫＴＣ）^1/2リセットノイズおよび１／ｆ増幅器ノイズの両方が除去される。こうして、４つの測定が実行される。
（１）リセットスイッチがオンである間（バイアス基準にクランプされている）
（２）リセットの後
（３）積分の終了時
（４）リセットクランプの間
測定（１）と（２）との間の差異は、ＫＴＣリセットノイズｑ_Vである。測定（３）と（４）との間の差異は、最終電荷Ｑ_Fである。こうして、検出された電荷は、
Ｑ_D＝Ｑ_F−Ｑ_N＝（３）−（４）−［（２）−（１）］
である。測定（４）は次の積分インターバルの測定（１）として使用されることが可能である。
第５図を参照すると、出力電圧をＡ／Ｄコンバータ４２に供給するのに、電荷蓄積回路３８上に蓄積されている電圧を連続的に読み出すために、信号バス４１に接続されている多重化回路４８が用いられている。
第６図を参照すると、１つの拡張されたアレーを形成するために、複数のアレー検出器３０Ａ、３０Ｂ、３０Ｃおよび３０Ｄが互いにタイル状に置かれている。各検出器は平面図に示されており、そしてイオンのビームは図の平面に垂直となっている。イオンビームは少なくとも検出器の幅の２倍あると想定されており、その結果、ビームの半分が検出器３０Ａおよび３０Ｃ上に衝突し、一方他の半分は検出器３０Ｂおよび３０Ｄ上に衝突する。このことは、感度を約２の係数で減じる結果をもたらすことになる。しかし、この配置は拡張されたアレーにおいてスペースを持ち、その結果、これがイメージ平面用途において検出器として使用されるときには何の帯電粒子も検出されないロケーションが存在すると言う「ブラックライン」問題を回避出来るものである。
第７図を参照すると、（ガスクロマグラフ憎み合わせられた）マッタウ−ヘルゾグ質量分光分析装置は、イメージ平面５１に置かれた、本発明による検出器５０を使用している。検出器５０の素子からの信号は、上で説明されたアナログからディジタルへのコンバータ回路４２に相当するイメージ読み出し回路５２に提供される。コンピュータ５４は以前に説明されたコンピュータ４４と同等であるが、しかしＺ−レンズ電圧回路５６のような、分光分析器内の他の機能を制御するのにも用いられている。
当業技術者にとっては良く知られているように、コンピュータ５４はまた、イオン源電圧回路５６および静電アナライザ電圧回路５８をも制御する。質量分光分析器においては、静電アナライザが比較的一定のエネルギーの帯電粒子ビームを提供することでエネルギーを実質的に一定に保つことにより、引き続く運動量によるソーティングが質量によるソーティングに変換される。
他の信号はコンピュータ５４と機械式粗調ポンプ６０との間で交換される。ポンプ６０は、これもまたコンピュータ５４と信号交換するターボ分子ポンプ６２を支援する。しかし、もし本発明による検出器５０が用いられていれば、多くの用途においてはターボ分子ポンプ６２は必要ではない。
ポンプ６０（および、あるいはターボ分子ポンプ６２）は、イオン源６６を含むチャンバ６４を空にする。イオンはガスクロマトグラフ６８のカラムから抜き取られたものである。それらのイオンは対物スリット７０を通過して、全体的に７２として示されているイオンビームを形成する。ビーム７２は、磁気セクタ７８に入る前に電氣セクタ７４およびＺ焦点レンズ７６とを通過する。磁気セクタ７８においては、イオンはそれらの質量の平方根に従って分散され、こうしてイメージ平面５１に質量対位置のスベクトラムを発生させる。
本発明の検出器５０は、約６次の大きさのダイナミックレンジを有している。より大きなダイナミックレンジはイオン電流の変調によって、または読み出しのレートを変化させることによって、達成される。読み出しレートは毎秒１００回の程度であるが、用途に従って変化させることができる。さらに、本発明による検出器は１から少なくとも１，０００の原子質量単位の質量範囲に対して感応するが、原理的には質量範囲は特に制限されるものではない。
当業技術者には種々の技術的考察が生じるであろう。例えば、アレーのオンチップ電荷蓄積伝送、適用およびディジタル化に関連する部分は、イオンおよび光子衝撃からシールドされるべきである。これは適切な不動態化および金属コーティングまたは外部シールドによって達成される。さらに、電極と他の金属化との間に蓄積される電荷は適切なガードリングを用いることによって最小化することができる。最後に、本発明によるアレーは、取り扱いを容易にするよう集積された回路チップパッケージ内に、あるいはイメージ平面５１内への位置決めを容易にするよう顧客特殊用途パッケージ上に、搭載することができる。

Claims

イオン検出器において、
該イオン検出器は、
イオンを受け取るための１つのピックアップ電極と、
１つのボトムシールド金属化領域と、
前記ボトムシールド金属化領域との電気的接触が密接である１つのシールドとを含み、
前記シールドと前記ボトムシールド金属化領域との組み合わせがファラデーケージを形成し、
前記ファラデーケージを電気的にバイアスするための手段と、
望ましい空間的関係を、そして前記ピックアップ電極と前記ファラデーケージとの間の容量を達成するために、前記ピックアップ電極を前記ファラデーケージ内に支持するための手段と、
１つの入力と１つの出力とを持つ電荷検出回路とを含み、
前記電荷検出回路は前記ピックアップ電極によって受け取られた前記イオンを検出し、
前記ピックアップ電極を前記電荷検出回路入力に接続するための手段と、
ピックアップ電極基準電圧を発生するための手段と、
前記ピックアップ電極基準電圧を前記ピックアップ電極に加えるための手段とを含み、
前記ファラデーケージを電気的にバイアスするための前記手段がさらに、前記ファラデーケージを前記ピックアップ電極基準電圧に維持するための手段を含む、ことを特徴とするイオン検出器。
イオン検出器において、
該イオン検出器は、
イオンを受け取るための１つのピックアップ電極と、
１つのボトムシールド金属化領域と、
前記ボトムシールド金属化領域との電気的接触が密接である１つのシールドとを含み、
前記シールドと前記ボトムシールド金属化領域との組み合わせがファラデーケージを形成し、
前記ファラデーケージを電気的にバイアスするための手段と、
望ましい空間的関係を、そして前記ピックアップ電極と前記ファラデーケージとの間の容量を達成するために、前記ピックアップ電極を前記ファラデーケージ内に支持するための手段と、
１つの入力と１つの出力とを持つ電荷検出回路とを含み、
前記電荷検出回路は前記ピックアップ電極によって受け取られた前記イオンを検出し、
前記ピックアップ電極を前記電荷検出回路入力に接続すめための手段と、
ピックアップ電極基準電圧を発生するための手段と、
前記ピックアップ電極基準電圧を前記ピックアップ電極に加えるための手段とを含み、
前記ファラデーケージを電気的にバイアスするための前記手段がさらに、測定中に前記ファラデーケージの電位を前記ピックアップ電極と同じ電位に追従させるための手段を含む、ことを特徴とするイオン検出器。
少なくとも１つのイオン源と、１つのイオンセバレータと、そして１つのイオン検出器とを含む質量分光分析器において、
前記イオン検出器が、
イオンを受け取るための１つのピックアップ電極と、
１つのボトムシールド金属化領域と、
前記ボトムシールド金属化領域との電気的接触が密接である１つのシールドとを含み、
前記シールドと前記ボトムシールド金属化領域との組み合わせがファラデーケージを形成し、
前記ファラデーケージを電気的にバイアスするための手段と、
望ましい空間的関係を、そして前記ピックアップ電極と前記ファラデーケージとの間の容量を達成するために、前記ピックアップ電極を前記ファラデーケージ内に支持するための手段と、
１つの入力と１つの出力とを持つ電荷検出回路とを含み、
前記電荷検出回路は前記ピックアップ電極によって受け取られた前記イオンを検出し、
前記ピックアップ電極を前記電荷検出回路入力に接続するための手段と、
ピックアップ電極基準電圧を発生するための手段と、
前記ピックアップ電極基準電圧を前記ピックアップ電極に加えるための手段とを含み、
前記ファラデーケージを電気的にバイアスするための前記手段がさらに、前記ファラデーケージを前記ピックアップ電極基準電圧に維持するための手段を含む、ことを特徴とする質量分光分析器。
少なくとも１つのイオン源と、１つのイオンセバレータと、そして１つのイオン検出器とを含む質量分光分析器において、
前記イオン検出器が、
イオンを受け取るための１つのピックアップ電極と、
１つのボトムシールド金属化領域と、
前記ボトムシールド金属化領域との電気的接触が密接である１つのシールドとを含み、
前記シールドと前記ボトムシールド金属化領域との組み合わせがファラデーケージを形成し、
前記ファラデーケージを電気的にバイアスするための手段と、
望ましい空間的関係を、そして前記ピックアップ電極と前記ファラデーケージとの間の容量を達成するために、前記ピックアップ電極を前記ファラデーケージ内に支持するための手段と、
１つの入力と１つの出力とを持つ電荷検出回路とを含み、
前記電荷検出回路は前記ピックアップ電極によって受け取られた前記イオンを検出し、
前記ピックアップ電極を前記電荷検出回路入力に接続するための手段と、
ピックアップ電極基準電圧を発生するための手段と、
前記ピックアップ電極基準電圧を前記ピックアップ電極に加えるための手段とを含み、
前記ファラデーケージを電気的にバイアスするための前記手段がさらに、測定中に前記ファラデーケージの電位を前記ピックアップ電極と同じ電位に追従させるための手段を含む、ことを特徴とする質量分光分析器。
前記イオンが前記ピックアップ電極上に衝突することを可能とする開口または格子が前記シールドに設けられている、請求項１又は２記載のイオン検出器。
前記イオンが前記ピックアップ電極上に衝突することを可能とする開口または格子が前記シールドに設けられている、請求項３又は４記載の質量分光分析器。
前記ピックアップ電極を前記ファラデーケージ内に支持するための前記手段が、前記ピックアップ電極と前記ファラデーケージとの間の容量を１ｐＦ以下にさせる、請求項１又は２記載のイオン検出器。
前記ピックアップ電極を前記ファラデーケージ内に支持するための前記手段が、前記ピックアップ電極と前記ファラデーケージとの間の容量を１ｐＦ以下にさせる、請求項３又は４記載の質量分光分析器。
イオンを検出する方法において、
１つのボトムシールド金属化領域と１つのシールドとの組み合わせから１つのファラデーケージを形成するステップと、
ただし、前記ボトムシールド金属化領域と前記シールドとは電気的に密接に接触し、
前記ファラデーケージを電気的にバイアスするステップと、
ピックアップ電極を前記ファラデーケージ内に支持して望ましい空間関係および、前記ピックアップ電極と前記ファラデーケージとの間の容量とを達成するステップと、
ピックアップ電極基準電圧を発生するステップと、
最初に前記ピックアップ電極基準電圧を前記ピックアップ電極に加えるステップと、
前記ピックアップ電極基準電圧が最初に加えられている間にピックアップ電極電位を測定するステップと、
前記ピックアップ電極基準電圧を前記ピックアップ電極から切断するステップと、
前記ピックアップ電極基準電圧を前記ピックアップ電極から切断するステップの直後にピックアップ電極電位を測定するステップと、
電子が前記ピックアップ電極上に衝突することを許容するステップと、
電子が前記ピックアップ電極上に衝突することを許容する前記ステップの直後にピックアップ電極電位を測定するステップと、
２度目に、前記ピックアップ電極基準電圧を前記ピックアップ電極に加えるステップと、
２度目に、前記ピックアップ電極基準電圧が加えられている間に、ピックアップ電極電位を測定するステップと、
前記ピックアップ電極上に蓄積されている電荷を、式：Ｑ_D＝Ｅ_e−Ｅ_r−（Ｅ_i−Ｅ_o）を用いて計算するステップとを含み、
ここでＱ_Dは蓄積されている電荷であり、Ｅ_eは電子が前記ピックアップ電極上に衝突することを許容するステップの直後の前記ピックアップ電極電位であり、Ｅ_rは前記ピックアップ電極基準電圧が加えられている間の、２度目に測定された前記ピックアップ電極電位であり、Ｅ_iは前記ピックアップ電極基準電圧を前記ピックアップ電極から切断するステップの直後の前記ピックアップ電極電位であり、Ｅ_oは最初に前記ピックアップ電極に加えられた前記ピックアップ電極基準電圧である、
ことを特徴とするイオン検出方法。
前記ファラデーケージを電気的にバイアスするステップがさらに、前記ファラデーケージを前記ピックアップ電極基準電圧に維持するステップを含む、請求項９記載の方法。
前記ファラデーケージを電気的にバイアスするステップがさらに、測定中に前記ファラデーケージの電位を前記ピックアップ電極と同じ電位に追従させるステップを含む、請求項９記載の方法。
前記ピックアップ電極を前記ファラデーケージ内に支持するステップが、前記ピックアップ電極と前記ファラデーケージ間の容量を１ｐｆ以下にさせる、請求項９記載の方法。