JP3822993B2 - Integrated mixer circuit - Google Patents
Integrated mixer circuit Download PDFInfo
- Publication number
- JP3822993B2 JP3822993B2 JP02955999A JP2955999A JP3822993B2 JP 3822993 B2 JP3822993 B2 JP 3822993B2 JP 02955999 A JP02955999 A JP 02955999A JP 2955999 A JP2955999 A JP 2955999A JP 3822993 B2 JP3822993 B2 JP 3822993B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mixer circuit
- pair
- field effect
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、同一半導体基板上に集積化形成されたソース接地型周波数混合回路(ミキサ回路)における線形性を改善する方法及びそのための回路構成に係り、特にバイポーラトランジスタとCMOSトランジスタ(相補的な電界効果トランジスタ)とを組み合わせて用いたBiCMOSハイブリッドミキサ回路における線形性を改善する方法及びそのための回路構成に関する。
【0002】
【従来の技術】
移動体通信の飛躍的な普及に伴い、携帯端末等に使用する高周波回路の集積化の検討が活発になされている。この集積化に際して適用されるデバイスとしてはSiバイポーラトランジスタ,CMOSトランジスタ等、多岐にわたっている。
【0003】
CMOSデバイスを適用したミキサ回路の代表的な例として、ロフォガラン等によりアイ、イー、イー、イー、ジャーナル、オブ、ソリッド、ステート、サーキット、第31巻、第7号(1996年7月)の第880〜889頁に記載されたダイレクトコンバージョン無線受信機用の1GHz動作CMOS・RF回路[A. Rofougaran; et al. "A 1GHz CMOS RF Front-End IC for a Direct-Conversion Wire-less Receiver" IEEE Journal of Solid-State Circuits, Vol.31, No.7,(July 1996), pp.880-889]を挙げることができる。
【0004】
図2に、上記文献に示されたCMOS・RF回路の回路構成を示す。本従来例では、それまでのバイポーラデバイスを用いたミキサ回路では全回路を差動対を用いて構成していたのに対し、RF(高周波)信号入力側回路部分をソース端子1を接地した1組の電界効果トランジスタ対M1,M2で構成し、この電界効果トランジスタ対M1,M2のゲートに端子対6からのRF信号を入力するものである。トランジスタM1,M2のソース端子が直接接地されているため、従来の差動対を用いる場合とは異なり、回路を流れる電流が電流源あるいは抵抗で制限されない。このため大振幅の信号が入力されると、それに追随して大電流を流すことが可能になり、線形性の高い回路が実現できる。
【0005】
なお、図2の回路では、入力端子4,5からの局発信号を受けてスイッチング動作を行う回路部分も全てMOS電界効果トランジスタM3,M4,M5,M6を用いて構成されており、ミキサ出力は出力端子2,3から出力される。
【0006】
【発明が解決しようとする課題】
前述したように、RF信号入力側にソース接地回路を活用することで線形性の高いミキサ回路を実現できる。ところで、局発信号バッファ増幅回路からの出力信号によるミキサ回路のスイッチング動作を確実に行うためには、このスイッチング動作を担うトランジスタには、高い電流駆動能力が要求される。しかるに、MOSトランジスタは、その入力電圧と出力電流の関係が二乗特性を有しているため、指数特性を持っているバイポーラトランジスタと比較して、電流駆動能力が劣る。図2の従来回路では、上述したように、スイッチング動作を担うトランジスタにMOS電界効果トランジスタを使用しているため、上記した局発信号によるスイッチング動作が不完全となって、結局は線形性が劣化してしまっていることが、本発明者らの解析により明らかとなった。従って、上記のスイッチング動作を担うトランジスタのスイッチング特性を改善することが、ミキサ回路全体としての線形性を改善する上での課題である。しかし、従来は、この点について何ら認識がなされていなかった。
【0007】
従って、本発明の目的は、集積化ミキサ回路におけるスイッチング動作を担うトランジスタのスイッチング特性を改善し、もってミキサ回路としての線形性を改善する方法及びそのための回路構成を提供することである。
【0008】
本発明の他の目的は、特に、バイポーラトランジスタとCMOSトランジスタとを組み合わせて用いたBiCMOSハイブリッドミキサ回路における線形性を改善する方法及びそのための回路構成を提供することである。
【0009】
【課題を解決するための手段】
上記した本発明の目的は、同一半導体基板上にバイポーラトランジスタと相補型金属酸化膜電界効果トランジスタを集積化形成することの可能なBiCMOS技術を用いることによって、ミキサ回路のRF信号入力回路部分はMOSトランジスタのソース接地対を用いて構成し、スイッチング回路部分はバイポーラトランジスタを用いて構成することにより達成される。
【0010】
上記した本発明の特徴的構成を採ることによって、集積化ミキサ回路におけるスイッチング動作を担う回路部分のスイッチング特性を効果的に改善することができ、集積化ミキサ回路の線形性を大幅に改善することができる。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態につき、実施例を挙げ、図面を参照して詳細に説明する。
【0012】
〈実施例1〉
図1に、本発明の第1の実施例になる集積化ミキサ回路の回路構成を示す。本実施例においては、RF信号の入力を担う回路部分にはFET(電界効果トランジスタ)M1,M2のソース接地対を用い、局発信号が入力されてスイッチング動作を行う回路部分には2組のバイポーラトランジスタQ3,Q4およびQ5,Q6よりなるスイッチングトランジスタ差動対を用いている。
【0013】
FET(電界効果トランジスタ)M1,M2のソース端子1は直接接地端子に接続されており、入力端子対6からのRF入力信号はFET(電界効果トランジスタ)M1,M2のゲートへと入力される。バイポーラトランジスタQ3,Q4およびQ5,Q6からなるスイッチングトランジスタ差動対のスイッチング動作を行わせるための局発信号は、入力端子4/5から、それぞれバイポーラトランジスタQ3,Q6/Q4,Q5のベースへと入力される。また、両スイッチングトランジスタ差動対からのミキサ出力は出力端子2,3より出力される。
【0014】
図3には、上記したスイッチングトランジスタ差動対に、図2に示したようにFETを用いた場合(従来例)と、図1に示したようにバイポーラトランジスタを用いた場合(本発明)とにおける、それぞれの差動対の入力電圧(差動電圧)−出力電流特性を示す。図3から明らかように、本発明によるバイポーラトランジスタによる差動対の方が、従来のFETによる差動対に比べてより小さな入力電圧信号でもってスイッチング動作を始めることが判る。
【0015】
FETでは、ゲート,ソース間電圧VGSとドレイン電流Idとの間に、
Id=β(VGS−Vth)2 ・ ・ ・ ・ ・ (数1)
なる関係がある。ここで、VthはそのFETのしきい値電圧、βはそのFETの電流駆動能力を示す係数であり通常はゲート幅に比例する。これに対して、バイポーラトランジスタでは、ベース,エミッタ間電圧VBEとコレクタ電圧Ic との間に、
Ic=Is exp(qVBE/kT) ・ ・ ・ ・ ・ (数2)
なる関係がある。ここで、Is は逆方向リーク電流、qは電子の電荷、kはボルツマン定数、Tは絶対温度を示す。
【0016】
前出の数1,2より明らかなように、FETは2乗の電圧−電流特性を持ち、バイポーラトランジスタは指数関数の電圧−電流特性を持つ。これがため、バイポーラトランジスタでは、ベース,エミッタ間電圧の微少な変化によりコレクタ電流を大きく変化させることができる。この特性差が、バイポーラトランジスタを用いた差動対のスイッチング特性の優位性をもたらしているのである。FETを用いた場合のスイッチング特性は、数1における係数βがゲート幅に比例することから、このゲート幅を増加することにより改善できる可能性はあるが、このゲート幅の増加はまた寄生容量の増大を意味し、高周波動作を要するデバイスにおいてはそれにも限界がある。
【0017】
以上説明したところから明らかなように、集積化ミキサ回路のスイッチング用差動対にバイポーラトランジスタを用いることにより、そのスイッチング特性を改善できる。その結果、ミキサ回路としての線形性の改善が可能となる。図1においては、ミキサ回路単独での回路構成について示したが、図4に示すように、同一半導体基板上に局発信号のバッファ増幅器をも併設し、該増幅器で局発信号を増幅してから実施例1(図1)に示したミキサ回路に供給するように構成することも可能である。
【0018】
図4においては、局発信号増幅用のバッファ増幅器は、電界効果トランジスタM7,M8,M9,M10及びM11,M12、抵抗R3,R4,R5,R6、および、バイアス回路等から構成されている。なお、図4におけるミキサ回路のRF信号入力端子には抵抗R1,R2を介してバイアス回路が接続されている。なお、図4では、局発信号のバッファ増幅器をFETで構成しているが、これをバイポーラトランジスタで構成することも可能であることは云うまでもない。
【0019】
図4に示した回路構成において、0.35μmルールのBiCMOSデバイスを用い、900MHz帯の受信信号を入力した場合のシミュレーションを行った結果次のような結果が得られた。比較は、本発明に従ってスイッチング用差動対にバイポーラトランジスタを用いた図4の回路と従来のスイッチング用差動対にMOSFETを用いた図2の回路との間で行った。その結果、本発明による図4の回路構成では、変換利得が10.7dB、ICPが−6.5dBと云う良好な値が得られたが、従来の図2の回路構成では、変換利得が8.6dB、ICPが−8.5dBと云う低い値であった。このように、本発明に従い、スイッチングトランジスタ差動対にバイポーラトランジスタ対を用いたソース接地型のミキサ回路構成とすることによって、ICPを2dBも改善できることが確認された。なお、ここに云うICPとは「−1dBコンプレッションポイント」と呼ばれる評価尺度で、図5に示すような入出力特性曲線上において、大信号入力時に得られる特性曲線が、小信号入力時に得られる特性曲線の延長上にある理想特性から1dB利得低下する点における入力信号電力でもって定義され、この値が大きいほど線形性が高いことを示す。このことより、本発明により線形性が大幅に改善されることが確認された。
【0020】
〈実施例2〉
図6に、本発明の第2の実施例になる集積化ミキサ回路の回路構成を示す。先の実施例1では、差動のRF信号入力端子対を持っていて、2組の差動対によりスイッチング動作を行ういわゆるダブルバランス形のミキサ回路に対して本発明を適用した例を示した。これに対し、本実施例2では、図6に示すように、単一のRF信号入力端子を持ち、1組の差動対にてスイッチング動作を行うシングルバランス形のミキサ回路に対し本発明を適用した例を示す。シングルバランス形ミキサ回路の場合でも、RF信号入力段の電圧−電流変換部にFETを使用し、周波数変換のためのスイッチング動作を行う差動対にはバイポーラトランジスタを適用することにより低歪み特性を実現し、線形性を改善することができる。
【0021】
図6において、単一の入力端子6からのRF入力信号は、ソース端子1を接地した単一の電界効果トランジスタM1からなるRF信号入力段のゲートへと入力され、スイッチング回路は、1組のバイポーラトランジスタQ3,Q4からなるスイッチング用差動対で構成され、入力端子4,5からのスイッチング用の局発信号がバイポーラトランジスタQ3,Q4のベースへと入力され、出力端子2,3からミキサ出力が得られる。かかる回路構成からなるミキサ回路は、シングルバランス形ミキサ回路と呼ばれる。
【0022】
図6に示したシングルバランス形ミキサ回路の場合も、RF信号入力段の電圧−電流変換部にFET(電界効果トランジスタ)を使用し、周波数変換のためのスイッチング動作を行う差動対にバイポーラトランジスタを用いることにより、ミキサ回路としての線形性を高めることができることが確認された。
【0023】
【発明の効果】
以上詳説したところから明らかなように、本発明に従って、集積化ミキサ回路のRF信号入力段をFET(電界効果トランジスタ)で構成し、一方、スイッチング用の差動対はバイポーラトランジスタを用いて構成することにより、ミキサ回路の線形性を大幅に高めることができる。
【図面の簡単な説明】
【図1】本発明の一実施例になるソース接地型ミキサ回路の回路構成を示す図。
【図2】従来のMOSトランジスタで構成されたソース接地型ミキサ回路の回路構成を示す図。
【図3】図1に示した本発明による回路構成と図2に示した従来の回路構成とにおいて得られる入力電圧(差動電圧)−出力電流特性を比較して示す線図。
【図4】図1に示した本発明による回路構成に従い、さらに、同一半導体基板上に局発信号バッファ増幅器をも併せ設けてなるミキサ回路の詳細回路構成を示す図。
【図5】ICP(−1dBコンプレッションポイント)の定義を説明するための線図。
【図6】本発明の他の一実施例になるソース接地型ミキサ回路の回路構成を示す図。
【符号の説明】
M1,M2 ・・・・ RF信号入力用のNMOSトランジスタ、
Q3〜Q6 ・・・・ スイッチング用のnpnバイポーラトランジスタ、
M3〜M6 ・・・・ スイッチング用のNMOSトランジスタ、
M7〜M12・・・・ バッファ増幅器用のNMOSトランジスタ、
R1,R2 ・・・・ バイアス用抵抗、
R3〜R6 ・・・・ 負荷抵抗。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for improving linearity in a common-source frequency mixing circuit (mixer circuit) integrated on the same semiconductor substrate and a circuit configuration therefor, and in particular, a bipolar transistor and a CMOS transistor (complementary electric field). The present invention relates to a method for improving linearity in a BiCMOS hybrid mixer circuit using a combination of an effect transistor and a circuit configuration therefor.
[0002]
[Prior art]
With the rapid spread of mobile communication, studies on integration of high-frequency circuits used for portable terminals and the like are being actively conducted. There are a wide variety of devices applied in this integration, such as Si bipolar transistors and CMOS transistors.
[0003]
As a typical example of a mixer circuit to which a CMOS device is applied, Lofogallan et al., I, E, E, E, Journal, Ob, Solid, State, Circuit, Vol. 31, No. 7 (July 1996) 1GHz CMOS / RF circuit for direct conversion wireless receivers described on pages 880-889 [A. Rofougaran; et al. "A 1GHz CMOS RF Front-End IC for a Direct-Conversion Wire-less Receiver" IEEE Journal of Solid-State Circuits, Vol. 31, No. 7, (July 1996), pp. 880-889].
[0004]
FIG. 2 shows a circuit configuration of the CMOS / RF circuit disclosed in the above document. In the conventional example, the mixer circuit using the bipolar device so far has been configured by using a differential pair, whereas the circuit portion of the RF (high frequency) signal input side is grounded at the
[0005]
In the circuit of FIG. 2, the circuit portion that receives the local oscillation signals from the
[0006]
[Problems to be solved by the invention]
As described above, a mixer circuit with high linearity can be realized by using a common source circuit on the RF signal input side. By the way, in order to reliably perform the switching operation of the mixer circuit by the output signal from the local oscillation signal buffer amplifier circuit, the transistor responsible for this switching operation is required to have a high current driving capability. However, since the relationship between the input voltage and the output current of the MOS transistor has a square characteristic, the current driving capability is inferior to that of a bipolar transistor having an exponential characteristic. In the conventional circuit of FIG. 2, as described above, the MOS field effect transistor is used as the transistor responsible for the switching operation. Therefore, the switching operation based on the local oscillation signal becomes incomplete, and the linearity is eventually deteriorated. This has been clarified by the analysis of the present inventors. Therefore, improving the switching characteristics of the transistors responsible for the above switching operation is a problem in improving the linearity of the entire mixer circuit. However, conventionally, no recognition has been made on this point.
[0007]
Accordingly, an object of the present invention is to provide a method for improving the switching characteristics of a transistor responsible for a switching operation in an integrated mixer circuit, thereby improving linearity as a mixer circuit, and a circuit configuration therefor.
[0008]
Another object of the present invention is to provide a method for improving linearity in a BiCMOS hybrid mixer circuit using a combination of a bipolar transistor and a CMOS transistor, and a circuit configuration therefor.
[0009]
[Means for Solving the Problems]
The object of the present invention described above is that the RF signal input circuit portion of the mixer circuit is MOS by using BiCMOS technology capable of integrating bipolar transistors and complementary metal oxide field effect transistors on the same semiconductor substrate. The transistor is configured by using a source-grounded pair, and the switching circuit portion is configured by using a bipolar transistor.
[0010]
By adopting the above-described characteristic configuration of the present invention, it is possible to effectively improve the switching characteristics of the circuit portion responsible for the switching operation in the integrated mixer circuit, and to greatly improve the linearity of the integrated mixer circuit. Can do.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0012]
<Example 1>
FIG. 1 shows a circuit configuration of an integrated mixer circuit according to a first embodiment of the present invention. In this embodiment, the circuit portion responsible for the input of the RF signal uses a grounded source pair of FETs (field effect transistors) M1 and M2, and the circuit portion that receives the local oscillation signal and performs the switching operation has two sets. A switching transistor differential pair consisting of bipolar transistors Q3, Q4 and Q5, Q6 is used.
[0013]
The
[0014]
FIG. 3 shows a case where an FET is used as the switching transistor differential pair as shown in FIG. 2 (conventional example), and a case where a bipolar transistor is used as shown in FIG. 1 (the present invention). Shows the input voltage (differential voltage) -output current characteristics of each differential pair. As can be seen from FIG. 3, the bipolar transistor differential pair according to the present invention starts the switching operation with a smaller input voltage signal than the conventional FET differential pair.
[0015]
In the FET, between the gate-source voltage V GS and the drain current I d ,
I d = β (V GS −V th ) 2 (1)
There is a relationship. Here, V th is a threshold voltage of the FET, and β is a coefficient indicating the current drive capability of the FET, and is generally proportional to the gate width. On the other hand, in the bipolar transistor, between the base-emitter voltage V BE and the collector voltage I c ,
I c = I s exp (qV BE / kT) (2)
There is a relationship. Here, I s is the reverse leakage current, q is the electron charge, k denotes the Boltzmann constant, T is the absolute temperature.
[0016]
As is apparent from the above-mentioned
[0017]
As is apparent from the above description, the switching characteristics can be improved by using a bipolar transistor for the switching differential pair of the integrated mixer circuit. As a result, the linearity of the mixer circuit can be improved. Although FIG. 1 shows the circuit configuration of the mixer circuit alone, as shown in FIG. 4, a local signal buffer amplifier is also provided on the same semiconductor substrate, and the local signal is amplified by the amplifier. It is also possible to configure so as to supply to the mixer circuit shown in the first embodiment (FIG. 1).
[0018]
In FIG. 4, the buffer amplifier for amplifying the local oscillation signal includes field effect transistors M7, M8, M9, M10 and M11, M12, resistors R3, R4, R5, R6, a bias circuit, and the like. Note that a bias circuit is connected to the RF signal input terminal of the mixer circuit in FIG. 4 via resistors R1 and R2. In FIG. 4, the local signal buffer amplifier is composed of FETs, but it goes without saying that it can also be composed of bipolar transistors.
[0019]
In the circuit configuration shown in FIG. 4, the following results were obtained as a result of performing a simulation when a BiCMOS device with a 0.35 μm rule was used and a received signal in the 900 MHz band was input. The comparison was made between the circuit of FIG. 4 using a bipolar transistor for the switching differential pair and the circuit of FIG. 2 using a MOSFET for the conventional switching differential pair according to the present invention. As a result, in the circuit configuration of FIG. 4 according to the present invention, good values of conversion gain of 10.7 dB and ICP of −6.5 dB were obtained. However, in the conventional circuit configuration of FIG. The values were as low as .6 dB and ICP as -8.5 dB. Thus, according to the present invention, it was confirmed that the ICP can be improved by 2 dB by adopting a source-grounded mixer circuit configuration using a bipolar transistor pair as a switching transistor differential pair. The ICP referred to here is an evaluation scale called “−1 dB compression point”. On the input / output characteristic curve as shown in FIG. 5, the characteristic curve obtained when a large signal is input is the characteristic obtained when a small signal is input. It is defined by the input signal power at the point where the gain decreases by 1 dB from the ideal characteristic on the extension of the curve, and the larger this value, the higher the linearity. From this, it was confirmed that the linearity is greatly improved by the present invention.
[0020]
<Example 2>
FIG. 6 shows a circuit configuration of an integrated mixer circuit according to the second embodiment of the present invention. In the first embodiment, an example in which the present invention is applied to a so-called double balance type mixer circuit having a differential RF signal input terminal pair and performing a switching operation by two differential pairs is shown. . On the other hand, in the second embodiment, as shown in FIG. 6, the present invention is applied to a single balance type mixer circuit having a single RF signal input terminal and performing a switching operation with a single differential pair. An applied example is shown. Even in the case of a single-balanced mixer circuit, FETs are used for the voltage-current converter in the RF signal input stage, and bipolar transistors are used for the differential pair that performs switching operations for frequency conversion. Realize and improve linearity.
[0021]
In FIG. 6, an RF input signal from a single input terminal 6 is input to the gate of an RF signal input stage composed of a single field effect transistor M1 whose
[0022]
In the case of the single-balanced mixer circuit shown in FIG. 6 as well, a FET (field effect transistor) is used for the voltage-current conversion section of the RF signal input stage, and a bipolar transistor is used as a differential pair for performing switching operation for frequency conversion. It has been confirmed that the linearity of the mixer circuit can be improved by using.
[0023]
【The invention's effect】
As is apparent from the above detailed description, according to the present invention, the RF signal input stage of the integrated mixer circuit is constituted by an FET (field effect transistor), while the differential pair for switching is constituted by using a bipolar transistor. As a result, the linearity of the mixer circuit can be greatly improved.
[Brief description of the drawings]
FIG. 1 is a diagram showing a circuit configuration of a common source mixer circuit according to an embodiment of the present invention.
FIG. 2 is a diagram showing a circuit configuration of a common-source mixer circuit composed of a conventional MOS transistor.
3 is a diagram showing a comparison between input voltage (differential voltage) -output current characteristics obtained in the circuit configuration according to the present invention shown in FIG. 1 and the conventional circuit configuration shown in FIG. 2;
4 is a diagram showing a detailed circuit configuration of a mixer circuit in which a local signal buffer amplifier is also provided on the same semiconductor substrate in accordance with the circuit configuration according to the present invention shown in FIG. 1. FIG.
FIG. 5 is a diagram for explaining the definition of ICP (−1 dB compression point).
FIG. 6 is a diagram showing a circuit configuration of a common source mixer circuit according to another embodiment of the present invention.
[Explanation of symbols]
M1, M2... NMOS transistors for RF signal input,
Q3 to Q6... Npn bipolar transistors for switching,
M3 to M6... NMOS transistors for switching,
M7 to M12... NMOS transistor for buffer amplifier,
R1, R2... Bias resistors,
R3 to R6 ··· Load resistance.
Claims (4)
前記第2の信号を増幅し前記差動対の各々に対して増幅信号を出力するバッファ増幅器とを有し、
前記入力差動対は、ソース電極を接地し、ゲートを入力端子とする電界効果トランジスタ対で構成され、
前記差動対2つの各々は、バイボーラトランジスタで構成され、
前記バッファ増幅器は、電界効果トランジスタによる差動対で構成されていることを特徴とする集積化ミキサ回路。A Gilbert-type mixer circuit comprising an input differential pair for inputting a first signal and two differential pairs for switching operation by a second signal;
A buffer amplifier that amplifies the second signal and outputs an amplified signal to each of the differential pairs;
The input differential pair is composed of a field effect transistor pair in which a source electrode is grounded and a gate is an input terminal,
Each of the two differential pairs is composed of a bipolar transistor,
2. The integrated mixer circuit according to claim 1, wherein the buffer amplifier comprises a differential pair of field effect transistors.
前記局部発振信号を増幅し前記差動対の各々に対して増幅信号を出力するバッファ増幅器を有し、
前記入力差動対は、第1の電界効果トランジスタによる差動対で構成され、
前記差動対2つの各々は、バイポーラトランジスタ対で各々構成され、
前記バッファ増幅器は、第2の電界効果トランジスタによる差動対2つで構成され、
前記第1の電界効果トランジスタのソースが接地端子に接続され、
前記第1の電界効果トランジスタのゲートから前記RF信号が入力され、
前記差動対各々を構成するバイポーラトランジスタ対のエミッタが前記電界効果トランジスタ対の各々のドレインに接続され、
前記バイポーラトランジスタ対のコレクタの各々が前記ミキサ回路の出力端子に接続され、
前記バイポーラトランジスタ対の各々のべ一スに前記局部発振信号が入力されるように構成されてなることを特徴とする集積化ミキサ回路。An integrated mixer circuit having a Gilbert-type mixer circuit including an input differential pair for inputting an RF signal and two differential pairs for switching operation by a local oscillation signal,
A buffer amplifier that amplifies the local oscillation signal and outputs an amplified signal to each of the differential pairs;
The input differential pair is composed of a differential pair by a first field effect transistor,
Each of the two differential pairs is composed of a bipolar transistor pair,
The buffer amplifier is composed of two differential pairs of second field effect transistors,
A source of the first field effect transistor is connected to a ground terminal;
The RF signal is input from the gate of the first field effect transistor,
An emitter of a bipolar transistor pair constituting each of the differential pairs is connected to a drain of each of the field effect transistor pairs;
Each of the collectors of the bipolar transistor pair is connected to the output terminal of the mixer circuit;
An integrated mixer circuit, wherein the local oscillation signal is inputted to each base of the bipolar transistor pair.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02955999A JP3822993B2 (en) | 1999-02-08 | 1999-02-08 | Integrated mixer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02955999A JP3822993B2 (en) | 1999-02-08 | 1999-02-08 | Integrated mixer circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000228611A JP2000228611A (en) | 2000-08-15 |
JP3822993B2 true JP3822993B2 (en) | 2006-09-20 |
Family
ID=12279508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02955999A Expired - Fee Related JP3822993B2 (en) | 1999-02-08 | 1999-02-08 | Integrated mixer circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3822993B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005006127A (en) * | 2003-06-12 | 2005-01-06 | Toyota Industries Corp | Mixer circuit |
JP2005056870A (en) * | 2003-06-12 | 2005-03-03 | Toyota Industries Corp | Frequency conversion circuit of direct conversion receiving, its semiconductor integrated circuit, and direct conversion receiver |
US8559906B2 (en) * | 2011-06-24 | 2013-10-15 | Northrop Grumman Systems Corporation | System and method for providing a carbon nanotube mixer |
EP3113359B1 (en) * | 2013-11-28 | 2019-01-02 | ams AG | Amplifier arrangement |
-
1999
- 1999-02-08 JP JP02955999A patent/JP3822993B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000228611A (en) | 2000-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zhuo et al. | Using capacitive cross-coupling technique in RF low noise amplifiers and down-conversion mixer design | |
Fong et al. | Monolithic RF active mixer design | |
US5929710A (en) | Cascode single-ended to differential converter | |
US7602227B2 (en) | Differential amplifier circuit and mixer circuit having improved linearity | |
US6956435B2 (en) | Variable gain differential amplifier and multiplication circuit | |
KR100827893B1 (en) | Circuit for amplification degree and noises degree improving mosfet and frequency mixer, amplifier and oscillator using thereof | |
JPH08250941A (en) | Low-distortion differential amplifier circuit | |
US7414475B2 (en) | Linearity-improved differential amplification circuit | |
JP3822993B2 (en) | Integrated mixer circuit | |
JP3544954B2 (en) | Differential amplifier circuit, mixer circuit and variable gain amplifier circuit | |
JPH10270953A (en) | High frequency circuit | |
US7109795B2 (en) | Amplifier-mixer device | |
US7345548B2 (en) | Radiofrequency amplifier device, in particular for cellular mobile telephone | |
JPH11205049A (en) | Parallel push-pull amplifier using complementary element | |
JP2002204129A (en) | Amplifier circuit for am broadcast | |
JP3343299B2 (en) | Output circuit | |
Chouchane et al. | A 5 GHz CMOS RF mixer in 0.18/spl mu/m CMOS technology | |
US6163235A (en) | Active load circuit with low impedance output | |
JP2004512724A (en) | Amplifier with stacked current drive current driver | |
KR101045541B1 (en) | Mixer using current mirroring | |
JPH03120902A (en) | Semiconductor device and mixer circuit | |
KR100736394B1 (en) | Differential circuit having improved linearity, differential amplifier and mixer circuit comprising the same | |
US7342432B2 (en) | Mixer circuit having improved linearity and noise figure | |
US7193465B2 (en) | Variable gain amplifier capable of functioning at low power supply voltage | |
JP4572032B2 (en) | Frequency conversion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060626 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140630 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |