JP3822556B2

JP3822556B2 - Semiconductor device

Info

Publication number: JP3822556B2
Application number: JP2002328726A
Authority: JP
Inventors: 伸也秋月; 和弘池村; 久貴伊藤; 貴大内田; 務西岡; 克実嶋田
Original assignee: Nitto Denko Corp
Current assignee: Nitto Denko Corp
Priority date: 2002-11-12
Filing date: 2002-11-12
Publication date: 2006-09-20
Anticipated expiration: 2022-11-12
Also published as: JP2004165381A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置内の接続用電極間あるいは導電体配線間の狭ピッチ化に伴う短絡（ショート）等の発生が抑制され信頼性の高い半導体装置に関するものである。
【０００２】
【従来の技術】
トランジスタ、ＩＣ、ＬＳＩ等の半導体素子は、通常、エポキシ樹脂組成物を用いてトランスファー成形により樹脂封止される。この種のパッケージとして、従来から各種形態のパッケージが開発されている。
【０００３】
このようなパッケージの一例として、例えば、図１に示すようなタイプのパッケージがあげられる。１は絶縁基板であり、その絶縁基板１上に接続用電極部２を介して半導体素子３が搭載され、絶縁基板１と半導体素子３は電気的に接続されている。そして、絶縁基板１の半導体素子３搭載面側を封止材料であるエポキシ樹脂組成物の硬化体である封止樹脂４ａにより樹脂封止されている。また、上記タイプ以外に図２に示すようなパッケージがあげられる。このパッケージは、絶縁基板５上に半導体素子３が搭載され、この絶縁基板５と半導体素子３がワイヤー６にて電気的に接続されている。そして、このワイヤー６を含む半導体素子３がエポキシ樹脂組成物硬化体である封止樹脂４ｂにより樹脂封止されている。さらに、図３に示すパッケージがあげられる。このパッケージは、金属製のリードフレーム７上に半導体素子３が搭載され、この半導体素子３とインナーリード８とがワイヤー６にて電気的に接続されている。そして、このワイヤー６を含む半導体素子３がエポキシ樹脂組成物硬化体である封止樹脂４ｃにより樹脂封止されている。また、上記パッケージタイプ以外に図４に示すパッケージがあげられる。このパッケージは、金属製のリードフレーム１０上に半導体素子３が搭載され、この半導体素子３とリードフレーム１０の周囲に設けられたインナーリード１１とがワイヤー６にて電気的に接続されている。そして、このワイヤー６を含む半導体素子３がエポキシ樹脂組成物硬化体である封止樹脂４ｄにより樹脂封止されている。
【０００４】
【発明が解決しようとする課題】
このような半導体装置において、近年、その性能向上に伴い半導体装置内の接続用電極部２間またはワイヤー６間の狭ピッチ化が要望されている。この狭ピッチ化に伴い、その封止作業工程において、短絡（ショート）の発生が頻繁になっていた。このような状況に対して、通常、カーボンの凝集物の低減等が種々検討されているが、抜本的な解決には至っていないのが実情である。そして、この半導体装置の短絡（ショート）による不良品の発生を抑制し信頼性の高い半導体装置を得ることが要望されている。
【０００５】
本発明は、このような事情に鑑みなされたもので、半導体装置内の接続用電極間あるいは導電体配線間の狭ピッチ化に伴う短絡（ショート）の発生が抑制され信頼性の高い半導体装置の提供をその目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、絶縁基板もしくはリードフレーム上に半導体素子が搭載され、上記絶縁基板もしくはリードフレームと半導体素子が接続用電極部あるいは導電体配線により導通され、半導体素子を包含するよう封止樹脂層によって樹脂封止されてなる半導体装置であって、上記封止樹脂層が、下記の（Ａ）〜（Ｃ）成分を含有する半導体封止用エポキシ樹脂組成物硬化体により形成され、下記の（ｃ）の溶融シリカが接続用電極部間または導電体配線間に介在することによる短絡が生じないという構成をとる。
（Ａ）エポキシ樹脂。
（Ｂ）フェノール樹脂。
（Ｃ）上記接続用電極部間距離または導電体配線間距離より大きな粒径を備えた下記の溶融シリカ（ｃ）の含有割合が、無機質充填剤全体の０．０２〜２．５ｐｐｍ（０．０２ｐｐｍ以上、２．５ｐｐｍ以下）に設定されている無機質充填剤。
（ｃ）粒子表面がカーボンにて被覆された溶融シリカ。
【０００７】
本発明者らは、まず、封止作業工程において、短絡（ショート）の発生原因となる物質を突き止めるべく鋭意検討を重ねた。そして、上記短絡原因となるものが、封止材料として通常配合されるカーボンブラックではなく無機質充填剤にあることを突き止めた。すなわち、従来から無機質充填剤として、例えば、溶融シリカ粉末が用いられているが、この溶融シリカ粉末を詳しく調べた結果、溶融シリカ粉末の一部に、粒子表面にカーボンが付着して粒子表面をカーボンが被覆した状態の溶融シリカ粉末が混入しているという事実を突き止めた。このカーボンが粒子表面を被覆した溶融シリカ粉末が半導体装置内の接続用電極間あるいは導電体配線間に存在して、この電極間あるいは配線間が導通し短絡（ショート）の発生を生起していることを突き止めたのである。このような知見に基づき、半導体装置内の接続用電極間あるいは導電体配線間より大きな粒径となる、粒子表面がカーボンにて表面が被覆された溶融シリカの割合を無機質充填剤全体のどの程度にすれば、封止作業工程において短絡（ショート）発生が抑制可能となるかさらに研究を重ねた。その結果、半導体装置における接続用電極部間距離または導電体配線間距離より大きな粒径を備えた上記粒子表面がカーボンにて被覆された溶融シリカを無機質充填剤全体の０．０２〜２．５ｐｐｍの含有割合に設定すると、封止作業工程時における短絡（ショート）の発生が抑制されることを見出し本発明に到達した。
【０００８】
【発明の実施の形態】
つぎに、本発明の実施の形態について詳しく説明する。
【０００９】
本発明の半導体装置の封止材料として用いられるエポキシ樹脂組成物は、エポキシ樹脂（Ａ成分）と、フェノール樹脂（Ｂ成分）と、特定の無機質充填剤（Ｃ成分）を用いて得られ、通常、粉末状もしくはこれを打錠したタブレット状になっている。
【００１０】
本発明に用いるエポキシ樹脂（Ａ成分）は、特に限定されるものではなく通常用いられるエポキシ樹脂が用いられる。例えば、クレゾールノボラック型、フェノールノボラック型、ビスフェノールＡ型、ビフェニル型、トリフェニルメタン型やナフタレン型等の各種エポキシ樹脂等があげられる。これらは、単独で使用できるほか、２種以上を併用してもよい。
【００１１】
上記エポキシ樹脂（Ａ成分）とともに用いられるフェノール樹脂（Ｂ成分）は、上記エポキシ樹脂の硬化剤としての作用を奏するものであり、特に限定するものではなく従来公知のもの、例えば、フェノールノボラック、クレゾールノボラック、ビスフェノールＡ型ノボラック、ナフトールノボラック、フェノールアラルキル樹脂等があげられる。これらは単独でもしくは２種以上併せて用いられる。
【００１２】
上記エポキシ樹脂（Ａ成分）とフェノール樹脂（Ｂ成分）の配合割合は、エポキシ樹脂中のエポキシ基１当量あたり、硬化剤中の水酸基当量が０．５〜２．０当量となるように配合することが好ましい。より好ましくは０．８〜１．２当量である。
【００１３】
上記Ａ成分およびＢ成分とともに用いられる特定の無機質充填剤（Ｃ成分）は、先に述べたような形態の各種半導体装置内における接続用電極部間距離または導電体配線間距離より大きな粒径を備えた下記の溶融シリカ（ｃ）が無機質充填剤全体の０．０２〜２．５ｐｐｍの割合で含有されている。
（ｃ）粒子表面がカーボンにて被覆された溶融シリカ。
【００１４】
すなわち、半導体装置内の接続用電極部間距離または導電体配線間距離より大きな粒径を備えた上記溶融シリカ（ｃ）が無機質充填剤全体の２．５ｐｐｍを超えると、半導体装置内の接続用電極間あるいは導電体配線間に存在して電極間または配線間が導通してしまい短絡（ショート）の発生が多くみられるようになるからである。上記（ｃ）の含有割合の下限は、少なければ少ないほど好ましいものであるが、一般に、０．０２ｐｐｍである。なお、上記粒子表面がカーボンにて被覆された溶融シリカ（ｃ）の、無機質充填剤全体中における含有割合の測定・算出は、例えば、つぎのようにして行われる。まず、５ｃｍ×４．８ｃｍの大きさの四角形のケースに、所定の無機質充填剤を投入した後、摺り切り、その表面を光学顕微鏡にて所定の粒径の黒点（カーボンで被覆された溶融シリカ）の個数（Ａ）を計測する。また、上記５ｃｍ×４．８ｃｍの大きさの四角形のケースの一面に存在する所定の無機質充填剤の総数（Ｂ）を、その無機質充填剤の平均粒径（Ｃ）を用いて、下記の式（１）にて概算する。そして、無機質充填剤全体中における所定粒径の黒点の含有割合（Ｄ）を下記の式（２）により算出する。
【００１５】
【数１】

【００１６】
上記無機質充填剤としては、特に限定するものではなく従来公知のもの、例えば、石英ガラス粉末，シリカ粉末，アルミナ，タルク等があげられる。特に好ましくは球状溶融シリカ粉末があげられる。
【００１７】
上記無機質充填剤自身の平均粒径は、２〜４０μｍの範囲であることが好ましく、特に好ましくは５〜３０μｍである。上記平均粒径は、レーザー散乱式粒度分布測定装置により測定することができる。
【００１８】
そして、このような特定の無機質充填剤（Ｃ成分）の含有割合は、エポキシ樹脂組成物全体の７５重量％以上であることが好ましく、より好ましくは８０〜９１重量％の範囲である。すなわち、７５重量％未満のように少なすぎると、耐半田特性等の半導体装置の信頼性に劣る傾向がみられるからである。
【００１９】
本発明では、上記Ａ〜Ｃ成分に加えて、必要に応じて硬化促進剤、ブロム化エポキシ樹脂等のハロゲン系難燃剤や三酸化アンチモン等の難燃助剤、カーボンブラック等の顔料、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシランやγ−グリシドキシプロピルトリメトキシシラン等のシランカップリング剤、カーボンブラック等の顔料、カルナバワックス等の離型剤等他の添加剤が適宜に用いられる。
【００２０】
上記硬化促進剤としては、アミン型，リン型等のものがあげられる。アミン型としては、２−メチルイミダゾール等のイミダゾール類、トリエタノールアミン，ジアザビシクロウンデセン等の三級アミン類等があげられる。また、リン型としては、トリフェニルホスフィン、テトラフェニルホスフィン等があげられる。これらは単独でもしくは併せて用いられる。そして、この硬化促進剤の配合割合は、エポキシ樹脂組成物全体の０．１〜１．０重量％の割合に設定することが好ましい。さらに、エポキシ樹脂組成物の流動性を考慮すると好ましくは０．１５〜０．３５重量％である。
【００２１】
本発明の半導体封止用エポキシ樹脂組成物は、例えば、つぎのようにして製造することができる。すなわち、上記Ａ〜Ｃ成分および必要に応じて他の添加剤を配合し混合した後、ミキシングロール機等の混練機にかけ加熱状態で溶融混合し、これを室温に冷却した後、公知の手段によって粉砕し、必要に応じて打錠するという一連の工程により製造することができる。あるいは、予め顔料であるカーボンブラックをエポキシ樹脂の一部と混合して予備混合物を作製する。ついで、この予備混合物と残りの配合成分を混合して溶融混合し、後は上記と同様の工程を経由することにより製造する。
【００２２】
このようなエポキシ樹脂組成物を用いての半導体素子の封止は、特に制限するものではなく、通常のトランスファー成形等の公知のモールド方法により行うことができる。
【００２３】
このようにして得られる半導体装置としては、具体的には、先に述べたように、図１〜図４に示す構造のパッケージ形態があげられる。すなわち、図１に示すパッケージは、絶縁基板１上に接続用電極部２を介して半導体素子３が搭載され、絶縁基板１と半導体素子３は電気的に接続されている。そして、絶縁基板１の半導体素子３搭載面側を封止樹脂４ａにより樹脂封止されている。また、図２に示すパッケージは、絶縁基板５上に半導体素子３が搭載され、この絶縁基板５と半導体素子３がワイヤー６にて電気的に接続されている。そして、このワイヤー６を含む半導体素子３が封止樹脂４ｂにより樹脂封止されている。さらに、図３に示すパッケージは、金属製のリードフレーム７上に半導体素子３が搭載され、この半導体素子３とインナーリード８とがワイヤー６にて電気的に接続されている。そして、このワイヤー６を含む半導体素子３が封止樹脂４ｃにより樹脂封止されている。また、図４に示すパッケージは、金属製のリードフレーム１０上に半導体素子３が搭載され、この半導体素子３とリードフレーム１０の周囲に設けられたインナーリード１１とがワイヤー６にて電気的に接続されている。そして、このワイヤー６を含む半導体素子３が封止樹脂４ｄにより樹脂封止されている。
【００２４】
そして、本発明において、接続用電極部とは、例えば、図１に示すように、絶縁基板１と半導体素子３とを電気的に接続するものであって、周知の電極のみでもよいが、電極とジョイントボール等の電極に配備される導電体を含む概念である。また、本発明において、導電体配線とは、図２〜図４に示すように、半導体素子３と絶縁基板５、半導体素子３とインナーリード８、半導体素子３とインナーリード１１とをそれぞれ電気的に接続する各ワイヤー６、さらにインナーリード８，１１および絶縁基板５上の配線をも含む概念である。
【００２５】
つぎに、実施例について比較例と併せて説明する。
【００２６】
下記に示す各成分を準備した。
【００２７】
〔エポキシ樹脂ａ〕
下記の一般式（ａ）で表されるビフェニル型エポキシ樹脂（エポキシ当量１７３、融点１００℃）
【化１】

【００２８】
〔エポキシ樹脂ｂ〕
下記の一般式（ｂ）で表される繰り返し単位を有するエポキシ樹脂（エポキシ当量１７０、融点６０℃）
【化２】

【００２９】
〔フェノール樹脂〕
フェノールノボラック樹脂（水酸基当量１０７、融点６０℃）
【００３０】
〔硬化促進剤〕
トリフェニルホスフィン
【００３１】
〔難燃剤〕
ブロム化エポキシ樹脂
【００３２】
〔難燃助剤〕
三酸化アンチモン
【００３３】
〔離型剤〕
カルナバワックス
【００３４】
〔顔料〕
カーボンブラック
【００３５】
〔無機質充填剤ａ〕
球状溶融シリカ粉末（平均粒径２０μｍ）であり、下記に示すカーボン被覆溶融シリカ粉末ａ１〜ａ３を含有するものである。
ａ１：粒径６０μｍを超えるカーボン被覆溶融シリカ粉末１０ｐｐｍ
ａ２：粒径３０μｍを超えるカーボン被覆溶融シリカ粉末２０ｐｐｍ
ａ３：粒径２０μｍを超えるカーボン被覆溶融シリカ粉末４０ｐｐｍ
【００３６】
〔無機質充填剤ｂ〕
球状溶融シリカ粉末（平均粒径１０μｍ）であり、下記に示すカーボン被覆溶融シリカ粉末ｂ１〜ｂ３を含有するものである。
ｂ１：粒径６０μｍを超えるカーボン被覆溶融シリカ粉末０ｐｐｍ
ｂ２：粒径３０μｍを超えるカーボン被覆溶融シリカ粉末５ｐｐｍ
ｂ３：粒径２０μｍを超えるカーボン被覆溶融シリカ粉末１０ｐｐｍ
【００３７】
〔無機質充填剤ｃ〕
球状溶融シリカ粉末（平均粒径２μｍ）であり、下記に示すカーボン被覆溶融シリカ粉末ｃ１〜ｃ３を含有するものである。
ｃ１：粒径６０μｍを超えるカーボン被覆溶融シリカ粉末０ｐｐｍ
ｃ２：粒径３０μｍを超えるカーボン被覆溶融シリカ粉末０ｐｐｍ
ｃ３：粒径２０μｍを超えるカーボン被覆溶融シリカ粉末０ｐｐｍ
【００３８】
〔無機質充填剤ｄ〕
球状溶融シリカ粉末（平均粒径１５μｍ）であり、下記に示すカーボン被覆溶融シリカ粉末ｄ１〜ｄ３を含有するものである。
ｄ１：粒径６０μｍを超えるカーボン被覆溶融シリカ粉末０ｐｐｍ
ｄ２：粒径３０μｍを超えるカーボン被覆溶融シリカ粉末５ｐｐｍ
ｄ３：粒径２０μｍを超えるカーボン被覆溶融シリカ粉末１０ｐｐｍ
【００３９】
（１）半導体装置Ａの封止
【実施例Ａ１〜Ａ７、比較例Ａ１〜Ａ６】
下記の表１〜表３に示す各原料を、同表に示す割合でヘンシェルミキサーに投入した後、３０分間混合した。この際、顔料であるカーボンブラックは、予めエポキシ樹脂ａと３本ロールにて混合（カーボンブラック／エポキシ樹脂ａの混合重量比＝１／１０）して予備混合物を作製し、これを用いた。この後、上記混合物を混練押出機に供給し溶融混合した。つぎに、この溶融物を冷却した後粉砕し、さらにタブレット成形金型にて打錠することによりエポキシ樹脂組成物製タブレットを作製した。
【００４０】
【表１】

【００４１】
【表２】

【００４２】
【表３】

【００４３】
このようにして得られた実施例および比較例の各エポキシ樹脂組成物製タブレットを用い、半導体素子（チップサイズ：１０×１０ｍｍ）をトランスファー成形（条件：１７５℃×１２０秒）し、１７５℃×５時間の後硬化することにより図３に示す半導体装置を得た。このパッケージは、２０８ピンＱＦＰ（クワッドフラットパッケージ）である。
【００４４】
〔パッケージ形態〕
２０８ピンＱＦＰ（クワッドフラットパッケージ）タイプ：サイズ２８ｍｍ×２８ｍｍ×厚み２．８ｍｍ
半導体素子３サイズ：１０ｍｍ×１０ｍｍ×厚み３７０μｍ
金属リードフレーム７：銅製（サイズ：１１ｍｍ×１１ｍｍ×厚み１００μｍ）
ワイヤー６：金製、直径２５μｍ、ピッチ８５μｍ、ワイヤー間距離６０μｍ
【００４５】
上記のようにして得られた各半導体装置について、短絡（ショート）発生状況を測定・評価した。すなわち、半導体素子上で導通がとられていない、隣接するインナーリード８間の電気抵抗値を測定し、１ｋΩ以下となったものを短絡（ショート）とした。そして、試料３０００個のうちショートが発生したものをカウントした。その結果を下記の表４〜表６に示した。
【００４６】
【表４】

【００４７】
【表５】

【００４８】
【表６】

【００４９】
上記表４〜表６から、実施例品は、全く短絡（ショート）が発生しなかった。これに対して、カーボンにて被覆された溶融シリカ粉末が溶融シリカ粉末全体の２．５ｐｐｍを超えて含有されている溶融シリカ粉末を用いた比較例品は、短絡（ショート）が発生した。
【００５０】
（２）半導体装置Ｂの封止
【実施例Ｂ１〜Ｂ８、比較例Ｂ１〜Ｂ６】
下記の表７〜表９に示す各原料を、同表に示す割合でヘンシェルミキサーに投入した後、３０分間混合した。この際、顔料であるカーボンブラックは、予めエポキシ樹脂ａと３本ロールにて混合（カーボンブラック／エポキシ樹脂ａの混合重量比＝１／１０）して予備混合物を作製し、これを用いた。この後、上記混合物を混練押出機に供給し溶融混合した。つぎに、この溶融物を冷却した後粉砕し、さらにタブレット成形金型にて打錠することによりエポキシ樹脂組成物製タブレットを作製した。
【００５１】
【表７】

【００５２】
【表８】

【００５３】
【表９】

【００５４】
上記のようにして得られた各エポキシ樹脂組成物製タブレットを用い、絶縁基板上に搭載された半導体素子をトランスファー成形（条件：１７５℃×１分＋１７５℃×５時間の後硬化）することにより図２に示す片面封止タイプの半導体装置を作製した。
【００５５】
〔パッケージ形態〕
ボールグリッドアレイ（ＢＧＡ）タイプ：サイズ３５ｍｍ×３５ｍｍ×厚み１．５ｍｍ
樹脂封止層４ｂ（エポキシ樹脂組成物硬化体）サイズ：３５ｍｍ×３５ｍｍ×厚み１．２ｍｍ
半導体素子３サイズ：１０ｍｍ×１０ｍｍ×厚み３７０μｍ
絶縁基板５：ビスマレイミドトリアジン（ＢＴ）樹脂／ガラスクロス基板（サイズ：４０ｍｍ×４０ｍｍ×０．３ｍｍ）
ワイヤー６：金製、直径２０μｍ、ピッチ５０μｍ、ワイヤー間距離３０μｍ
【００５６】
上記のようにして得られた各半導体装置について、先に述べた方法と同様にして短絡（ショート）発生状況を測定・評価した。その結果を下記の表１０〜表１２に示した。
【００５７】
【表１０】

【００５８】
【表１１】

【００５９】
【表１２】

【００６０】
上記表１０〜表１２から、実施例品は、全く短絡（ショート）が発生しなかった。これに対して、カーボンにて被覆された溶融シリカ粉末が溶融シリカ粉末全体の２．５ｐｐｍを超えて含有されている溶融シリカ粉末を用いた比較例品は、短絡（ショート）が発生した。
【００６１】
（３）半導体装置Ｃの封止
【実施例Ｃ１〜Ｃ８、比較例Ｃ１〜Ｃ６】
下記の表１３〜表１５に示す各原料を、同表に示す割合でヘンシェルミキサーに投入した後、３０分間混合した。この際、顔料であるカーボンブラックは、予めエポキシ樹脂ａと３本ロールにて混合（カーボンブラック／エポキシ樹脂ａの混合重量比＝１／１０）して予備混合物を作製し、これを用いた。この後、上記混合物を混練押出機に供給し溶融混合した。つぎに、この溶融物を冷却した後粉砕し、さらにタブレット成形金型にて打錠することによりエポキシ樹脂組成物製タブレットを作製した。
【００６２】
【表１３】

【００６３】
【表１４】

【００６４】
【表１５】

【００６５】
上記のようにして得られた各エポキシ樹脂組成物製タブレットを用い、絶縁基板上に搭載された半導体素子をトランスファー成形（条件：１７５℃×１分＋１７５℃×５時間の後硬化）することにより図１に示す片面封止タイプの半導体装置（ＦＣ−ＢＧＡ）を作製した。
【００６６】
〔パッケージ形態〕
フリップチップボールグリッドアレイ（ＦＣ−ＢＧＡ）タイプ：サイズ１２ｍｍ×１２ｍｍ×厚み１ｍｍ
樹脂封止層４ａ（エポキシ樹脂組成物硬化体）サイズ：１２ｍｍ×１２ｍｍ×厚み６００μｍ
半導体素子３サイズ：１０ｍｍ×１０ｍｍ×厚み３７０μｍ
絶縁基板１：ビスマレイミドトリアジン（ＢＴ）樹脂／ガラスクロス基板（サイズ：１４ｍｍ×１４ｍｍ×厚み３００μｍ）
接続用電極部２：金バンプ、直径２０μｍ、ピッチ５０μｍ、金バンプ間距離３０μｍ
【００６７】
上記のようにして得られた各半導体装置について、先に述べた方法と同様に、導通がとられていない、隣接する金バンプ間の電気抵抗値を測定して、１ｋΩ以下となったものを短絡（ショート）とし、短絡（ショート）発生状況を測定・評価した。その結果を下記の表１６〜表１８に示した。
【００６８】
【表１６】

【００６９】
【表１７】

【００７０】
【表１８】

【００７１】
上記表１６〜表１８から、実施例品は、全く短絡（ショート）が発生しなかった。これに対して、カーボンにて被覆された溶融シリカ粉末が溶融シリカ粉末全体の２．５ｐｐｍを超えて含有されている溶融シリカ粉末を用いた比較例品は、短絡（ショート）が発生した。
【００７２】
【発明の効果】
以上のように、本発明の半導体装置は、その封止樹脂層が、接続用電極部間距離または導電体配線間距離より大きな粒径を備えた、粒子表面がカーボンにて被覆された溶融シリカ（ｃ）の含有割合が、無機質充填剤全体の０．０２〜２．５ｐｐｍに設定されている無機質充填剤（Ｃ）を含有する半導体封止用エポキシ樹脂組成物硬化体により形成され、上記の（ｃ）の溶融シリカが接続用電極部間または導電体配線間に介在することによる短絡が生じないという構成をとる。このため、上記接続用電極部間または導電体配線間での導通による短絡（ショート）発生の問題が抑制され信頼性に優れた半導体装置が得られる。
【図面の簡単な説明】
【図１】半導体装置の一パッケージ形態を示す断面図である。
【図２】半導体装置の他のパッケージ形態を示す断面図である。
【図３】半導体装置の他のパッケージ形態を示す断面図である。
【図４】半導体装置の他のパッケージ形態を示す断面図である。
【符号の説明】
１，５絶縁基板
２接続用電極部
３半導体素子
４ａ，４ｂ，４ｃ，４ｄ封止樹脂
６ワイヤー
７，１０リードフレーム[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a highly reliable semiconductor device in which the occurrence of a short circuit or the like associated with a narrow pitch between connection electrodes or conductor wirings in the semiconductor device is suppressed.
[0002]
[Prior art]
Semiconductor elements such as transistors, ICs, and LSIs are usually resin-sealed by transfer molding using an epoxy resin composition. Conventionally, various types of packages have been developed as this type of package.
[0003]
An example of such a package is a package of the type shown in FIG. Reference numeral 1 denotes an insulating substrate. A semiconductor element 3 is mounted on the insulating substrate 1 via a connection electrode portion 2, and the insulating substrate 1 and the semiconductor element 3 are electrically connected. The semiconductor element 3 mounting surface side of the insulating substrate 1 is resin-sealed with a sealing resin 4a that is a cured body of an epoxy resin composition that is a sealing material. In addition to the above type, there is a package as shown in FIG. In this package, the semiconductor element 3 is mounted on an insulating substrate 5, and the insulating substrate 5 and the semiconductor element 3 are electrically connected by a wire 6. And the semiconductor element 3 containing this wire 6 is resin-sealed with the sealing resin 4b which is an epoxy resin composition hardening body. Furthermore, there is a package shown in FIG. In this package, the semiconductor element 3 is mounted on a metal lead frame 7, and the semiconductor element 3 and the inner lead 8 are electrically connected by a wire 6. And the semiconductor element 3 containing this wire 6 is resin-sealed with the sealing resin 4c which is an epoxy resin composition hardening body. In addition to the package type, there is a package shown in FIG. In this package, a semiconductor element 3 is mounted on a metal lead frame 10, and the semiconductor element 3 and an inner lead 11 provided around the lead frame 10 are electrically connected by a wire 6. The semiconductor element 3 including the wire 6 is resin-sealed with a sealing resin 4d that is a cured epoxy resin composition.
[0004]
[Problems to be solved by the invention]
In recent years, in such a semiconductor device, a narrow pitch between the connection electrode portions 2 or the wires 6 in the semiconductor device has been demanded with an improvement in performance. Along with this narrow pitch, short circuiting (short circuit) frequently occurs in the sealing process. For such a situation, various studies have been made on the reduction of carbon agglomerates, etc., but the actual situation is that no radical solution has been reached. There is a demand to obtain a highly reliable semiconductor device by suppressing the occurrence of defective products due to a short circuit of the semiconductor device.
[0005]
The present invention has been made in view of such circumstances, and the occurrence of a short circuit (short-circuit) due to a narrow pitch between connection electrodes or conductor wirings in a semiconductor device is suppressed, and a highly reliable semiconductor device is provided. The purpose is to provide.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device of the present invention has a semiconductor element mounted on an insulating substrate or a lead frame, and the insulating substrate or the lead frame and the semiconductor element are electrically connected by a connecting electrode portion or a conductor wiring, A semiconductor device encapsulated with an encapsulating resin layer so as to include a semiconductor element, wherein the encapsulating resin layer contains the following components (A) to (C): It is formed of a cured product, and has a configuration in which the following (c) fused silica does not cause a short circuit due to interposition between connecting electrode portions or between conductor wires .
(A) Epoxy resin.
(B) Phenolic resin.
(C) The content ratio of the following fused silica (c) having a particle size larger than the distance between the connecting electrode portions or the distance between the conductor wires is 0.02 to 2.5 ppm (0. An inorganic filler set to 02 ppm or more and 2.5 ppm or less.
(C) Fused silica with particle surfaces coated with carbon.
[0007]
First, in the sealing work process, the present inventors made extensive studies to find out a substance that causes a short circuit. And it discovered that it was not the carbon black normally mix | blended as a sealing material but what was the cause of the said short circuit in an inorganic filler. That is, conventionally, for example, fused silica powder has been used as an inorganic filler. As a result of detailed examination of this fused silica powder, carbon adheres to the surface of the particle on a part of the fused silica powder, and the particle surface is reduced. The fact that fused silica powder coated with carbon was mixed in was found. The fused silica powder with the carbon covering the particle surface exists between the connecting electrodes or the conductor wirings in the semiconductor device, and the electrodes or the wirings are electrically connected to cause a short circuit. I found out. Based on such knowledge, the proportion of the fused silica whose particle surface is coated with carbon, which has a larger particle size than between the connection electrodes or conductor wiring in the semiconductor device, to what extent of the entire inorganic filler If this is the case, further research has been conducted on whether it is possible to suppress the occurrence of short circuits in the sealing process. As a result, the fused silica in which the particle surface having a particle diameter larger than the distance between the connecting electrode portions or the distance between the conductor wires in the semiconductor device is coated with carbon is 0.02 to 2.5 ppm of the entire inorganic filler. When it set to the content rate of this, it discovered that generation | occurrence | production of the short circuit (short) at the time of a sealing work process was suppressed, and reached | attained this invention.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail.
[0009]
The epoxy resin composition used as a sealing material for the semiconductor device of the present invention is obtained using an epoxy resin (component A), a phenol resin (component B), and a specific inorganic filler (component C). It is in the form of a powder or a tablet obtained by tableting this.
[0010]
The epoxy resin (component A) used in the present invention is not particularly limited, and a commonly used epoxy resin is used. Examples thereof include various epoxy resins such as cresol novolac type, phenol novolac type, bisphenol A type, biphenyl type, triphenylmethane type, and naphthalene type. These can be used alone or in combination of two or more.
[0011]
The phenolic resin (component B) used together with the epoxy resin (component A) serves as a curing agent for the epoxy resin, and is not particularly limited. For example, phenol novolac, cresol Examples thereof include novolak, bisphenol A type novolak, naphthol novolak, and phenol aralkyl resin. These may be used alone or in combination of two or more.
[0012]
The blending ratio of the epoxy resin (component A) and the phenol resin (component B) is blended so that the hydroxyl group equivalent in the curing agent is 0.5 to 2.0 equivalents per equivalent of epoxy group in the epoxy resin. It is preferable. More preferably, it is 0.8-1.2 equivalent.
[0013]
The specific inorganic filler (C component) used together with the A component and the B component has a particle size larger than the distance between connection electrode portions or the distance between conductor wires in various semiconductor devices having the above-described forms. The following fused silica (c) provided is contained in a proportion of 0.02 to 2.5 ppm of the whole inorganic filler.
(C) Fused silica with particle surfaces coated with carbon.
[0014]
That is, when the fused silica (c) having a particle size larger than the distance between the connecting electrode portions in the semiconductor device or the distance between the conductor wires exceeds 2.5 ppm of the whole inorganic filler, This is because between the electrodes or between the conductor wirings, the electrodes or the wirings become conductive and the occurrence of short-circuits (shorts) often occurs. The lower limit of the content ratio of (c) is more preferable as it is smaller, but is generally 0.02 ppm. In addition, measurement / calculation of the content ratio in the whole inorganic filler of the fused silica (c) whose particle surfaces are coated with carbon is performed, for example, as follows. First, after putting a predetermined inorganic filler into a square case having a size of 5 cm × 4.8 cm, the surface is scraped off, and the surface of the case is examined by an optical microscope with black spots ( fused silica coated with carbon) having a predetermined particle size. ) (A). Further, the total number (B) of the predetermined inorganic filler existing on one surface of the square case having the size of 5 cm × 4.8 cm is expressed by the following formula using the average particle diameter (C) of the inorganic filler. Estimated in (1). And the content rate (D) of the black spot of the predetermined particle diameter in the whole inorganic filler is calculated by the following formula (2).
[0015]
[Expression 1]

[0016]
The inorganic filler is not particularly limited, and includes conventionally known ones such as quartz glass powder, silica powder, alumina, talc and the like. Particularly preferred is spherical fused silica powder.
[0017]
The average particle size of the inorganic filler itself is preferably in the range of 2 to 40 μm, particularly preferably 5 to 30 μm. The average particle diameter can be measured by a laser scattering particle size distribution measuring apparatus.
[0018]
And it is preferable that the content rate of such a specific inorganic filler (C component) is 75 weight% or more of the whole epoxy resin composition, More preferably, it is the range of 80-91 weight%. That is, if the amount is too small, such as less than 75% by weight, the reliability of the semiconductor device such as solder resistance tends to be inferior.
[0019]
In the present invention, in addition to the above components A to C, a curing accelerator, a halogenated flame retardant such as brominated epoxy resin, a flame retardant aid such as antimony trioxide, a pigment such as carbon black, β- Other additives such as silane coupling agents such as (3,4-epoxycyclohexyl) ethyltrimethoxysilane and γ-glycidoxypropyltrimethoxysilane, pigments such as carbon black, and release agents such as carnauba wax are appropriately used. Used.
[0020]
Examples of the curing accelerator include amine type and phosphorus type. Examples of the amine type include imidazoles such as 2-methylimidazole and tertiary amines such as triethanolamine and diazabicycloundecene. Examples of the phosphorus type include triphenylphosphine and tetraphenylphosphine. These may be used alone or in combination. And it is preferable to set the mixture ratio of this hardening accelerator to the ratio of 0.1 to 1.0 weight% of the whole epoxy resin composition. Furthermore, when considering the fluidity of the epoxy resin composition, it is preferably 0.15 to 0.35% by weight.
[0021]
The epoxy resin composition for semiconductor encapsulation of the present invention can be produced, for example, as follows. That is, after mixing and mixing the above-described components A to C and other additives as required, the mixture is melted and mixed in a kneading machine such as a mixing roll machine in a heated state, cooled to room temperature, and then by known means. It can be produced by a series of steps of pulverizing and tableting as necessary. Alternatively, a preliminary mixture is prepared by previously mixing carbon black as a pigment with a part of the epoxy resin. Next, the preliminary mixture and the remaining blended components are mixed and melt-mixed, and thereafter, the mixture is manufactured through the same steps as described above.
[0022]
The sealing of the semiconductor element using such an epoxy resin composition is not particularly limited, and can be performed by a known molding method such as normal transfer molding.
[0023]
As the semiconductor device thus obtained, specifically, as described above, the package form having the structure shown in FIGS. That is, in the package shown in FIG. 1, the semiconductor element 3 is mounted on the insulating substrate 1 via the connection electrode portion 2, and the insulating substrate 1 and the semiconductor element 3 are electrically connected. The semiconductor element 3 mounting surface side of the insulating substrate 1 is resin-sealed with a sealing resin 4a. In the package shown in FIG. 2, the semiconductor element 3 is mounted on the insulating substrate 5, and the insulating substrate 5 and the semiconductor element 3 are electrically connected by a wire 6. The semiconductor element 3 including the wire 6 is resin-sealed with a sealing resin 4b. Further, in the package shown in FIG. 3, the semiconductor element 3 is mounted on a metal lead frame 7, and the semiconductor element 3 and the inner lead 8 are electrically connected by a wire 6. The semiconductor element 3 including the wire 6 is resin-sealed with a sealing resin 4c. In the package shown in FIG. 4, the semiconductor element 3 is mounted on the metal lead frame 10, and the semiconductor element 3 and the inner leads 11 provided around the lead frame 10 are electrically connected by the wire 6. It is connected. The semiconductor element 3 including the wire 6 is sealed with a sealing resin 4d.
[0024]
In the present invention, the connection electrode portion is for electrically connecting the insulating substrate 1 and the semiconductor element 3 as shown in FIG. 1, for example. And a conductor including conductors such as joint balls. In the present invention, the conductor wiring means that the semiconductor element 3 and the insulating substrate 5, the semiconductor element 3 and the inner lead 8, and the semiconductor element 3 and the inner lead 11, respectively, are electrically connected as shown in FIGS. This is a concept that includes each wire 6 connected to the inner leads 8, and the inner leads 8 and 11 and wiring on the insulating substrate 5.
[0025]
Next, examples will be described together with comparative examples.
[0026]
Each component shown below was prepared.
[0027]
[Epoxy resin a]
Biphenyl type epoxy resin represented by the following general formula (a) (epoxy equivalent 173, melting point 100 ° C.)
[Chemical 1]

[0028]
[Epoxy resin b]
Epoxy resin having an repeating unit represented by the following general formula (b) (epoxy equivalent 170, melting point 60 ° C.)
[Chemical 2]

[0029]
[Phenolic resin]
Phenol novolak resin (hydroxyl equivalent 107, melting point 60 ° C.)
[0030]
[Curing accelerator]
Triphenylphosphine 【0031】
〔Flame retardants〕
Brominated epoxy resin 【0032】
[Flame retardant aid]
Antimony trioxide [0033]
〔Release agent〕
Carnauba wax 【0034】
[Pigment]
Carbon black [0035]
[Inorganic filler a]
It is a spherical fused silica powder (average particle size 20 μm) and contains carbon-coated fused silica powders a1 to a3 shown below.
a1: Carbon-coated fused silica powder having a particle size exceeding 60 μm 10 ppm
a2: Carbon-coated fused silica powder having a particle size of more than 30 μm 20 ppm
a3: Carbon-coated fused silica powder having a particle size of more than 20 μm 40 ppm
[0036]
[Inorganic filler b]
It is a spherical fused silica powder (average particle size 10 μm) and contains carbon-coated fused silica powders b1 to b3 shown below.
b1: Carbon-coated fused silica powder having a particle size exceeding 60 μm 0 ppm
b2: carbon-coated fused silica powder having a particle size exceeding 30 μm 5 ppm
b3: Carbon-coated fused silica powder having a particle size exceeding 20 μm 10 ppm
[0037]
[Inorganic filler c]
It is a spherical fused silica powder (average particle size 2 μm) and contains carbon-coated fused silica powders c1 to c3 shown below.
c1: Carbon-coated fused silica powder having a particle size exceeding 60 μm 0 ppm
c2: Carbon-coated fused silica powder having a particle size exceeding 30 μm 0 ppm
c3: Carbon-coated fused silica powder having a particle size exceeding 20 μm 0 ppm
[0038]
[Inorganic filler d]
It is a spherical fused silica powder (average particle size 15 μm) and contains carbon-coated fused silica powders d1 to d3 shown below.
d1: Carbon-coated fused silica powder having a particle size exceeding 60 μm 0 ppm
d2: carbon-coated fused silica powder having a particle size exceeding 30 μm 5 ppm
d3: Carbon-coated fused silica powder having a particle size of more than 20 μm 10 ppm
[0039]
(1) Sealing of the semiconductor device A Example A1 to 7, Comparative Example A1~A6]
Each raw material shown in the following Tables 1 to 3 was added to a Henschel mixer at a rate shown in the same table, and then mixed for 30 minutes. At this time, carbon black as a pigment was previously mixed with epoxy resin a and three rolls (mixing weight ratio of carbon black / epoxy resin a = 1/10) to prepare a preliminary mixture, which was used. Thereafter, the mixture was supplied to a kneading extruder and melt-mixed. Next, the melt was cooled and pulverized, and further tableted with a tablet mold to produce an epoxy resin composition tablet.
[0040]
[Table 1]

[0041]
[Table 2]

[0042]
[Table 3]

[0043]
Using the tablets made of the epoxy resin compositions of Examples and Comparative Examples thus obtained, a semiconductor element (chip size: 10 × 10 mm) was transfer molded (conditions: 175 ° C. × 120 seconds), and 175 ° C. × The semiconductor device shown in FIG. 3 was obtained by post-curing for 5 hours. This package is a 208 pin QFP (quad flat package).
[0044]
[Package form]
208-pin QFP (quad flat package) type: size 28mm x 28mm x thickness 2.8mm
Semiconductor element 3 size: 10 mm × 10 mm × thickness 370 μm
Metal lead frame 7: made of copper (size: 11 mm × 11 mm × thickness 100 μm)
Wire 6: Gold, diameter 25 μm, pitch 85 μm, distance between wires 60 μm
[0045]
About each semiconductor device obtained by making it above, the short circuit (short circuit) occurrence condition was measured and evaluated. That is, the electrical resistance value between the adjacent inner leads 8 not conducting on the semiconductor element was measured, and the one having a value of 1 kΩ or less was defined as a short circuit. And the thing which a short generate | occur | produced was counted among 3000 samples. The results are shown in Tables 4 to 6 below.
[0046]
[Table 4]

[0047]
[Table 5]

[0048]
[Table 6]

[0049]
From the said Table 4-Table 6, the short circuit (short) did not generate | occur | produce the example goods at all. On the other hand, the short-circuit occurred in the comparative product using the fused silica powder in which the fused silica powder coated with carbon contained more than 2.5 ppm of the entire fused silica powder.
[0050]
(2) Sealing of semiconductor device B [Examples B1 to B8, Comparative Examples B1 to B6]
Each raw material shown in Table 7 to Table 9 below was added to a Henschel mixer at the rate shown in the same table, and then mixed for 30 minutes. At this time, carbon black as a pigment was previously mixed with epoxy resin a and three rolls (mixing weight ratio of carbon black / epoxy resin a = 1/10) to prepare a preliminary mixture, which was used. Thereafter, the mixture was supplied to a kneading extruder and melt-mixed. Next, the melt was cooled and pulverized, and further tableted with a tablet mold to produce an epoxy resin composition tablet.
[0051]
[Table 7]

[0052]
[Table 8]

[0053]
[Table 9]

[0054]
By using each tablet made of the epoxy resin composition obtained as described above, transfer molding of the semiconductor element mounted on the insulating substrate (conditions: 175 ° C. × 1 minute + 175 ° C. × 5 hours post-curing) A single-side sealed semiconductor device shown in FIG. 2 was produced.
[0055]
[Package form]
Ball grid array (BGA) type: size 35mm x 35mm x thickness 1.5mm
Resin sealing layer 4b (epoxy resin composition cured body) size: 35 mm × 35 mm × thickness 1.2 mm
Semiconductor element 3 size: 10 mm × 10 mm × thickness 370 μm
Insulating substrate 5: bismaleimide triazine (BT) resin / glass cloth substrate (size: 40 mm × 40 mm × 0.3 mm)
Wire 6: Gold, diameter 20 μm, pitch 50 μm, distance between wires 30 μm
[0056]
With respect to each semiconductor device obtained as described above, the short-circuit occurrence state was measured and evaluated in the same manner as described above. The results are shown in Tables 10 to 12 below.
[0057]
[Table 10]

[0058]
[Table 11]

[0059]
[Table 12]

[0060]
From the said Table 10-Table 12, the short circuit (short) did not generate | occur | produce the example goods at all. On the other hand, the short-circuit occurred in the comparative product using the fused silica powder in which the fused silica powder coated with carbon contained more than 2.5 ppm of the entire fused silica powder.
[0061]
(3) Sealing of semiconductor device C [Examples C1 to C8, Comparative Examples C1 to C6]
Each raw material shown in the following Table 13 to Table 15 was added to a Henschel mixer at the rate shown in the same table, and then mixed for 30 minutes. At this time, carbon black as a pigment was previously mixed with epoxy resin a and three rolls (mixing weight ratio of carbon black / epoxy resin a = 1/10) to prepare a preliminary mixture, which was used. Thereafter, the mixture was supplied to a kneading extruder and melt-mixed. Next, the melt was cooled and pulverized, and further tableted with a tablet mold to produce an epoxy resin composition tablet.
[0062]
[Table 13]

[0063]
[Table 14]

[0064]
[Table 15]

[0065]
By using each tablet made of the epoxy resin composition obtained as described above, transfer molding of the semiconductor element mounted on the insulating substrate (conditions: 175 ° C. × 1 minute + 175 ° C. × 5 hours post-curing) A single-side sealed semiconductor device (FC-BGA) shown in FIG. 1 was manufactured.
[0066]
[Package form]
Flip chip ball grid array (FC-BGA) type: size 12mm x 12mm x thickness 1mm
Resin sealing layer 4a (cured epoxy resin composition) size: 12 mm × 12 mm × thickness 600 μm
Semiconductor element 3 size: 10 mm × 10 mm × thickness 370 μm
Insulating substrate 1: bismaleimide triazine (BT) resin / glass cloth substrate (size: 14 mm × 14 mm × thickness 300 μm)
Connection electrode part 2: gold bump, diameter 20 μm, pitch 50 μm, distance between gold bumps 30 μm
[0067]
For each semiconductor device obtained as described above, as in the method described above, the electrical resistance value between adjacent gold bumps, which is not conductive, is measured and becomes 1 kΩ or less. We measured and evaluated the short-circuit occurrence status. The results are shown in Tables 16 to 18 below.
[0068]
[Table 16]

[0069]
[Table 17]

[0070]
[Table 18]

[0071]
From the said Table 16-Table 18, the Example goods did not generate | occur | produce a short circuit (short circuit) at all. On the other hand, the short-circuit occurred in the comparative product using the fused silica powder in which the fused silica powder coated with carbon contained more than 2.5 ppm of the entire fused silica powder.
[0072]
【The invention's effect】
As described above, in the semiconductor device of the present invention, the sealing resin layer has a particle diameter larger than the distance between connection electrode portions or the distance between conductor wires, and the fused silica whose particle surface is coated with carbon. The content ratio of (c) is formed by a cured epoxy resin composition for semiconductor encapsulation containing an inorganic filler (C) that is set to 0.02 to 2.5 ppm of the entire inorganic filler , Ru preparative configuration of shorting due to the fused silica is interposed between inter-connecting electrode or conductor lines of (c) does not occur. For this reason, the problem of occurrence of a short circuit due to conduction between the connection electrode portions or between the conductor wirings is suppressed, and a semiconductor device having excellent reliability can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a package form of a semiconductor device.
FIG. 2 is a cross-sectional view showing another package form of the semiconductor device.
FIG. 3 is a cross-sectional view showing another package form of the semiconductor device.
FIG. 4 is a cross-sectional view showing another package form of the semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,5 Insulating substrate 2 Connection electrode part 3

Semiconductor element

4a, 4b, 4c, 4d Sealing resin 6

Wire

7, 10 Lead frame

Claims

A semiconductor element is mounted on an insulating substrate or a lead frame. The insulating substrate or the lead frame and the semiconductor element are electrically connected by a connection electrode portion or a conductor wiring, and are encapsulated with a sealing resin layer so as to include the semiconductor element. The above-mentioned encapsulating resin layer is formed of a cured epoxy resin composition for encapsulating a semiconductor containing the following components (A) to (C), and the fused silica of (c) below: The semiconductor device is characterized in that a short circuit does not occur due to interposition between the connecting electrode portions or between the conductor wirings .
(A) Epoxy resin.
(B) Phenolic resin.
(C) The content ratio of the following fused silica (c) having a particle size larger than the distance between the connecting electrode portions or the distance between the conductor wires is set to 0.02 to 2.5 ppm of the entire inorganic filler. Mineral fillers.
(C) Fused silica with particle surfaces coated with carbon.