JP3819509B2 - Constant current charge pump circuit for phase-locked loop - Google Patents
Constant current charge pump circuit for phase-locked loop Download PDFInfo
- Publication number
- JP3819509B2 JP3819509B2 JP02741697A JP2741697A JP3819509B2 JP 3819509 B2 JP3819509 B2 JP 3819509B2 JP 02741697 A JP02741697 A JP 02741697A JP 2741697 A JP2741697 A JP 2741697A JP 3819509 B2 JP3819509 B2 JP 3819509B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- charge pump
- circuit
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、周波数シンセサイザー等として適した位相同期回路(PLL:Phase Locked Loop)に使用される定電流型チャージポンプ回路に関するものである。
【0002】
【従来の技術】
位相同期回路は、基準周波数から周波数安定度の良い局部発振周波数を得る回路であり、例えば図2に示すように位相比較器101、チャージポンプ110、ループフィルタ(LPF)103、および電圧制御発振器(VCO)104で閉ループを構成している。電圧制御発振器104の出力周波数およびその位相は、位相比較器101で入力端子INから入力する基準周波数およびその位相と比較され、位相誤差が検出される。その位相誤差成分がチャージポンプ110に周波数DOWN(チャージダウン)信号または周波数UP(チャージアップ)信号として入力され、DOWN信号またはUP信号に応じて チャージポンプ110は電流を吸い込んだり、流し出したりする。この電流はループフィルタ103で電圧に変換され、不要波や雑音を低減した後、電圧制御発振器104に入力され、電圧制御発振器104の周波数および位相を制御する。電圧制御発振器104の出力は再び位相比較器101に入力される。この一連のループが繰り返され、電圧制御発振器104の出力周波数および位相は基準周波数および位相と同期する。
【0003】
このような機能を持つ位相同期回路に使用される、従来の定電流型チャージポンプ回路110が、図4に示してある。図4の回路で、位相比較器101からDOWN信号がHigh入力した場合、トランジスタQ24がオンとなる。このときUP信号はLowなのでトランジスタQ21がオフとなり、その結果、トランジスタQ22およびQ23がオフとなって、定電圧電源VccからトランジスタQ23に電流は流れない。ループフィルタ103から制御入出力端子Vin-outを経て電流がトランジスタQ24、抵抗R26へ流れる。このときの電流は、DOWN信号の電圧Vdownが抵抗R24、R25で抵抗分割された電圧値={R25/(R24+R25)}×Vdownで決定される。UP信号がHigh入力した場合の回路状態は、トランジスタQ21がオンとなるから、トランジスタQ22およびQ23がオンとなり、DOWN信号はLowなのでトランジスタQ24がオフとなって、定電圧電源Vccからの電流はトランジスタQ23を流れ、制御入出力端子Vin-outを経てループフィルタ103へ流れ出る。このときの電流は、UP信号の電圧Vupが抵抗R21、R22により抵抗分割された電圧値={R22/(R21+R22)}×Vupで決定される。
【0004】
【発明が解決しようとする課題】
上記した従来の定電流型チャージポンプ回路110の構成では、位相比較器101からDOWN信号が入力したときのループフィルタ103からの電流、またはUP信号が入力したときのループフィルタ103への電流が、DOWN信号の電圧、またはUP信号の電圧を各々抵抗R24とR25、または抵抗R21とR22とで抵抗分割した値でのみ決定される。すなわち抵抗R24とR25からなる電流路、および抵抗R21とR25からなる電流路という各々独立した2つの電流路でなっている。そのため、回路を構成しているIC(集積回路)の各抵抗値がばらついていると電流値が確定できなくなってしまう。実際に位相同期回路を構成するループフィルタ103を設計する際、チャージポンプ回路110の制御入出力端子Vin-outの定電流値が規定できないので、理論的な計算と現実に製造される回路が合致しにくいという障害があった。
【0005】
本発明はこのような課題を解決するためなされたもので、構成されているICの性能のばらつきや抵抗値のばらつきに影響を受けることが少ない定電流型チャージポンプ回路を提供し、これが組み込まれる位相同期回路が安定した状態で回路動作を実現できることを目的としている。
【0006】
【課題を解決するための手段】
前記の目的を達成するためになされた本発明の位相同期回路用定電流型チャージポンプ回路を、実施例に対応する図1および図2により説明する。
【0007】
本発明を適用する位相同期回路用定電流型チャージポンプ回路は、図2に示す位相同期回路に使用されるものである。この位相同期回路は位相比較器101、チャージポンプ102、ループフィルタ103、および電圧制御発振器104で閉ループが構成され、位相比較器101からのチャージダウン信号でループフィルタ103から電流が流れ込み、チャージアップ信号でループフィルタ103へ電流が流れ出る。そして、この定電流型チャージポンプ回路102は、図1に示すとおり、抵抗R1とR4とを分割するトランジスタQ3で定電圧電源Vccからの電流を常時導通する単独の定電流源回路を構成し、このトランジスタQ3に対して2つのカレントミラー回路となるトランジスタQ4およびQ15を有し、その一方のカレントミラー回路がチャージダウン信号を動作信号とし、別な一方のカレントミラー回路がチャージアップ信号を動作信号とすることを特徴としている。
【0008】
さらに本発明の位相同期回路用定電流型チャージポンプ回路は、前記チャージダウン信号のカレントミラー回路がチャージダウン信号の正信号と反転信号との差動により各々スイッチ動作する対のトランジスタQ1およびQ2に接続し、前記チャージアップ信号のカレントミラー回路がチャージアップ信号の正信号と反転信号との差動により各々スイッチ動作する対のトランジスタQ14およびQ17に接続している。
【0009】
この定電流型チャージポンプ回路は集積回路により構成されていることで適切に実施できる。
【0010】
【発明の実施の形態】
以下、本発明の一実施例を図面により詳細に説明する。
【0011】
本発明を適用する位相同期回路用定電流型チャージポンプ回路の一実施例の構成が図1に示してある。このチャージポンプ回路102は、例えば図2に示す位相比較器101、チャージポンプ102、ループフィルタ(LPF)103、および電圧制御発振器(VCO)104とともに位相同期回路の閉ループを構成するものである。
【0012】
図1のチャージポンプ回路102で、DOWNは位相比較器101からの入力信号、−DOWNは入力信号を反転した入力信号でDOWNと−DOWNとは差動信号の関係になる。同じく、UPは同じく位相比較器101からの入力信号、−UPは入力信号UPを反転した入力信号でUPと−UPとは差動信号の関係になる。Vccは回路動作用定電圧電源、Vin-outはループフィルタ103とこのチャージポンプ回路102との間で制御電流を入出力する制御入出力端子である。またQ10、Q11、Q18、Q19はPNPトランジスタ、Q1、Q2、Q3、Q4、Q8、Q14、Q15、Q16、Q17はNPNトランジスタ、R1、R2、R3、R4、R5、R6、R11、R12、R13、R14は抵抗である。
【0013】
この回路で、トランジスタQ3のベースは電源Vccから電圧を印加されるので定常的にオンとなって、抵抗R1、トランジスタQ3、抵抗R4が定常的な定電流源となっている。このトランジスタQ3とトランジスタQ4とが対になってカレントミラーを構成し、トランジスタQ4が定常的にオンとなり、またトランジスタQ3とトランジスタQ15とが対になってカレントミラーを構成し、トランジスタQ15が定常的にオンとなっている。
【0014】
位相比較器101から入力信号DOWNと−DOWNのパルスが入ると差動信号として動作し、トランジスタQ1がオン、トランジスタQ2がオフになり、トランジスタQ10のコレクタ電位とともにベース電位が低下するので抵抗R2に電流が流れる。トランジスタQ10とカレントミラーになっているトランジスタQ11にも電流が流れ、さらに抵抗R3、トランジスタQ8、抵抗R6に電流が流れる。トランジスタQ8とカレントミラーになっているトランジスタQ16もオンとなるが、入力信号DOWNのパルスがオンになっているので、入力信号UPはオフでありトランジスタQ14はオフであるから、トランジスタQ19はコレクタ電位とベース電位は低下することなくオフを保つ。そのためループフィルタ103から制御入出力端子Vin-outを経てトランジスタQ16に電流が流れる。
【0015】
位相比較器101から入力信号UPと−UPのパルスが入ると差動信号として動作し、トランジスタQ14がオン、トランジスタQ17がオフになるから、抵抗R11、トランジスタQ18に電流が流れ、トランジスタQ18とカレントミラーのトランジスタQ19に電流が流れる。入力信号UPのパルスがオンになっていると、入力信号DOWNはオフであるから、前記とは逆にトランジスタQ16がオフとなっており、抵抗R12とトランジスタQ19を流れた電源Vccからの電流は制御入出力端子Vin-outを経てループフィルタ103に流れ込む。
【0016】
上記の回路動作で、定電圧電源Vccからの定電流は抵抗R1、トランジスタQ3、抵抗R4を流れ、電流値は抵抗R1、抵抗R4の値できまる。定電圧電源Vcc(例えばVcc=3V)から、抵抗R1の電圧降下分、トランジスタQ3のベース−エミッタ間の電圧降下分(約0.8V)、抵抗R4の電圧降下分によってトランジスタQ3のベース電位が決定する。抵抗R1、抵抗R4の値は任意に選ぶことができ、この抵抗値により電流値が決まるし、またトランジスタQ3のベース電位を選択できる(例えば1V近辺)。トランジスタQ3とトランジスタQ4がカレントミラーを構成するペア、またトランジスタQ3とトランジスタQ15がカレントミラーを構成するペアになっているから、上記のように抵抗R1、抵抗R4の値で決まる定電流が抵抗R5と抵抗R13に流れる。その結果として、入力信号がDOWNの場合でもUPの場合でも、制御入出力端子Vin-outの電流値は、抵抗R1、抵抗R4の値によって決定されることになる。
【0017】
また、この実施例のチャージポンプ回路102のように、位相比較器101との接続を差動にする(DOWNと−DOWNの接続、およびUPと−UPの接続)ことで、ノイズ等の外乱による影響を受けにくくなることも利点である。
【0018】
図3には、図1のチャージポンプ回路102を使用した図2の位相同期回路の動作をシュミレーションしたときの特性が示してある。(a)は位相比較器101からDOWN信号が入った場合のチャージポンプ回路102の制御入出力端子Vin-outの電圧、およびループフィルタ103から電圧制御発振器104への出力電圧である。(b)は位相比較器101からUP信号が入った場合のチャージポンプ回路102の制御入出力端子Vin-outの電圧、およびループフィルタ103から電圧制御発振器104への出力電圧である。(a)DOWN信号のときは制御入出力端子Vin-outの電圧の時間当たり変化がV/t=6285(V/sec)であり、(b)UP信号のときは制御入出力端子Vin-outの電圧の時間当たり変化変化がV/t=6278(V/sec)で、両者が略一致したものとなり、両者の電圧が単一の定電流源から得られたものであることの効果が現れている。尚、(a)DOWN信号の場合、(b)UP信号の場合とも、ループフィルタ103の出力電圧がチャージポンプ102の制御入出力端子Vin−outの電圧より遅れているのは、ループフィルタ103の時定数のためである。
【0019】
【発明の効果】
以上、詳細に説明したように本発明を適用する位相同期回路用定電流型チャージポンプ回路は、単独の定電流源で位相同期回路を構成するループフィルタに対する入出力電流が決定されるので、IC回路上の部品の定数にばらつきがあったとしても、その影響を受けにくい回路構成となっている。従来の定電流型チャージポンプ回路では、DOWN信号が入力したときのループフィルタからの電流値とUP信号が入力したときのループフィルタへの電流値とが、回路を構成している部品の定数にばらつきがあると、一致しなかった。しかし本発明の回路では、そのような場合でも、ループフィルタからの電流値とループフィルタへの電流値とが一致するという利点がある。
【図面の簡単な説明】
【図1】本発明を適用する位相同期回路用定電流型チャージポンプ回路の実施例を示す図である。
【図2】位相同期回路の一例を示すブロック図である。
【図3】本発明のチャージポンプ回路を使用した位相同期回路の特性を示す図である。
【図4】従来の定電流型チャージポンプ回路の例を示す図である。
【符号の説明】
101は位相比較器、 102はチャージポンプ、 103はループフィルタ(LPF)、 104は電圧制御発振器(VCO)、 Q10、Q11、Q18、Q19、Q22、Q23はPNPトランジスタ、 Q1、Q2、Q3、Q4、Q8、Q14、Q15、Q16、Q17、Q21、Q24はNPNトランジスタ、 R1、R2、R3、R4、R5、R6、R11、R12、R13、R14、R21、R22、R23、R24、R25、R26は抵抗、 UP、−UP、DOWN、−DOWNは入力端子、 Vin-outは制御入出力端子、 Vccは定電圧電源入力端子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a constant current type charge pump circuit used in a phase locked loop (PLL) suitable as a frequency synthesizer or the like.
[0002]
[Prior art]
The phase synchronization circuit is a circuit that obtains a local oscillation frequency with good frequency stability from a reference frequency. For example, as shown in FIG. 2, a
[0003]
FIG. 4 shows a conventional constant current type
[0004]
[Problems to be solved by the invention]
In the configuration of the conventional constant current type
[0005]
The present invention has been made to solve such a problem, and provides a constant current type charge pump circuit that is less affected by variations in the performance of ICs and variations in resistance values. The object is to realize circuit operation in a stable state of the phase synchronization circuit.
[0006]
[Means for Solving the Problems]
A constant current type charge pump circuit for a phase locked loop circuit of the present invention made to achieve the above object will be described with reference to FIGS. 1 and 2 corresponding to the embodiments.
[0007]
The constant current type charge pump circuit for phase locked loop circuit to which the present invention is applied is used for the phase locked loop circuit shown in FIG. In this phase synchronization circuit, the
[0008]
Further, in the constant current type charge pump circuit for phase locked loop circuit according to the present invention, the current mirror circuit of the charge-down signal is connected to the pair of transistors Q1 and Q2 which are respectively switched by the differential between the positive signal and the inverted signal of the charge-down signal. connect, you are connected to the transistor Q14 and Q17 of the pair of operating each switch by the differential between the positive signal and the inverted signal of the current mirror circuit is a charge-up signal of the charge-up signal.
[0009]
This constant current type charge pump circuit can be appropriately implemented by being constituted by an integrated circuit.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[0011]
A configuration of an embodiment of a constant current type charge pump circuit for a phase locked loop circuit to which the present invention is applied is shown in FIG. The
[0012]
In the
[0013]
In this circuit, the base of the transistor Q3 is steadily turned on because a voltage is applied from the power supply Vcc, and the resistor R1, the transistor Q3, and the resistor R4 are constant constant current sources. The transistor Q3 and the transistor Q4 are paired to constitute a current mirror, the transistor Q4 is steadily turned on, and the transistor Q3 and the transistor Q15 are paired to constitute a current mirror, and the transistor Q15 is stationary. Turned on.
[0014]
When pulses of the input signals DOWN and -DOWN are input from the
[0015]
When a pulse of the input signal UP and -UP is input from the
[0016]
In the above circuit operation, the constant current from the constant voltage power source Vcc flows through the resistor R1, the transistor Q3, and the resistor R4, and the current value is determined by the values of the resistor R1 and the resistor R4. From the constant voltage power supply Vcc (for example, Vcc = 3V), the base potential of the transistor Q3 depends on the voltage drop of the resistor R1, the voltage drop between the base and emitter of the transistor Q3 (about 0.8V), and the voltage drop of the resistor R4. decide. The values of the resistors R1 and R4 can be arbitrarily selected, the current value is determined by the resistance value, and the base potential of the transistor Q3 can be selected (for example, around 1V). Since the transistor Q3 and the transistor Q4 constitute a pair constituting a current mirror, and the transistor Q3 and the transistor Q15 constitute a pair constituting a current mirror, the constant current determined by the values of the resistors R1 and R4 as described above is the resistor R5. And flows to the resistor R13. As a result, whether the input signal is DOWN or UP, the current value of the control input / output terminal Vin-out is determined by the values of the resistors R1 and R4.
[0017]
Further, as in the
[0018]
FIG. 3 shows characteristics when the operation of the phase locked loop circuit of FIG. 2 using the
[0019]
【The invention's effect】
As described above in detail, the constant current type charge pump circuit for the phase locked loop circuit to which the present invention is applied determines the input / output current to the loop filter constituting the phase locked loop with a single constant current source. Even if there are variations in the constants of parts on the circuit, the circuit configuration is less susceptible to the influence. In the conventional constant current type charge pump circuit, the current value from the loop filter when the DOWN signal is input and the current value to the loop filter when the UP signal is input are constants of the components constituting the circuit. If there were variations, they did not match. However, the circuit of the present invention has an advantage that the current value from the loop filter matches the current value to the loop filter even in such a case.
[Brief description of the drawings]
FIG. 1 is a diagram showing an embodiment of a constant current type charge pump circuit for a phase locked loop circuit to which the present invention is applied.
FIG. 2 is a block diagram illustrating an example of a phase synchronization circuit.
FIG. 3 is a diagram showing characteristics of a phase locked loop circuit using the charge pump circuit of the present invention.
FIG. 4 is a diagram showing an example of a conventional constant current type charge pump circuit.
[Explanation of symbols]
101 is a phase comparator, 102 is a charge pump, 103 is a loop filter (LPF), 104 is a voltage controlled oscillator (VCO), Q10, Q11, Q18, Q19, Q22, Q23 are PNP transistors, Q1, Q2, Q3, Q4 , Q8, Q14, Q15, Q16, Q17, Q21, Q24 are NPN transistors, R1, R2, R3, R4, R5, R6, R11, R12, R13, R14, R21, R22, R23, R24, R25, R26 are Resistance, UP, -UP, DOWN, -DOWN are input terminals, Vin-out is a control input / output terminal, Vcc is a constant voltage power input terminal.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02741697A JP3819509B2 (en) | 1997-02-12 | 1997-02-12 | Constant current charge pump circuit for phase-locked loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02741697A JP3819509B2 (en) | 1997-02-12 | 1997-02-12 | Constant current charge pump circuit for phase-locked loop |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10224214A JPH10224214A (en) | 1998-08-21 |
JP3819509B2 true JP3819509B2 (en) | 2006-09-13 |
Family
ID=12220498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02741697A Expired - Fee Related JP3819509B2 (en) | 1997-02-12 | 1997-02-12 | Constant current charge pump circuit for phase-locked loop |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3819509B2 (en) |
-
1997
- 1997-02-12 JP JP02741697A patent/JP3819509B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10224214A (en) | 1998-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2993559B2 (en) | Phase locked loop | |
JP3119205B2 (en) | PLL circuit | |
JPH0795064A (en) | Clock recovery device | |
JP3208736B2 (en) | PLL circuit | |
US5124669A (en) | One-shot circuit for use in a PLL clock recovery circuit | |
US5410191A (en) | Monostable multivibrator | |
US6320470B1 (en) | Phase lock loop circuit with loop filter having resistance and capacitance adjustment | |
EP0376847B1 (en) | PLL synthesizer | |
WO2003017493A2 (en) | Differential charge pump | |
KR100906302B1 (en) | Charge pump | |
JP3819509B2 (en) | Constant current charge pump circuit for phase-locked loop | |
JP2007295561A (en) | Controllable current source for phase-locked loop | |
JP4294243B2 (en) | Frequency comparison device with short time delay | |
JP2743133B2 (en) | Phase detector | |
JP3562189B2 (en) | Charge pump circuit | |
US5631590A (en) | Synchronized clock signal regenerating circuit | |
JP3417734B2 (en) | Frequency synthesizer and frequency synthesizer method | |
KR100345934B1 (en) | Charge Pump Circuit | |
JP3781725B2 (en) | Phase-locked loop circuit | |
US4704586A (en) | Bipolar bandwidth switch for use in a phase-locked loop | |
JP2023147601A (en) | Circuit device and oscillator | |
JPH1065525A (en) | Pll circuit | |
JP4727538B2 (en) | Phase synchronization circuit | |
US6950482B2 (en) | Phase detector circuit for a phase control loop | |
US5627496A (en) | PLL and phase detection circuit therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |