JP3818535B2 - Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method - Google Patents

Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method Download PDF

Info

Publication number
JP3818535B2
JP3818535B2 JP2006088508A JP2006088508A JP3818535B2 JP 3818535 B2 JP3818535 B2 JP 3818535B2 JP 2006088508 A JP2006088508 A JP 2006088508A JP 2006088508 A JP2006088508 A JP 2006088508A JP 3818535 B2 JP3818535 B2 JP 3818535B2
Authority
JP
Japan
Prior art keywords
signal
pilot signal
guard interval
circuit
pilot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006088508A
Other languages
Japanese (ja)
Other versions
JP2006211715A (en
Inventor
宣明 高橋
暹 高橋
賢二 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2006088508A priority Critical patent/JP3818535B2/en
Publication of JP2006211715A publication Critical patent/JP2006211715A/en
Application granted granted Critical
Publication of JP3818535B2 publication Critical patent/JP3818535B2/en
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36967966&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3818535(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、OFDM(直交周波数分割多重 Orthogonal Frequency Division Multiplexing)信号の送受信に係り、特にディジタル移動通信に好適なOFDM信号の送信及び受信を行なう直交周波数分割多重信号の送受信システム及び直交周波数分割多重信号の送受信方法に関する。   The present invention relates to transmission / reception of an OFDM (Orthogonal Frequency Division Multiplexing) signal, and more particularly, an orthogonal frequency division multiplexing signal transmission / reception system and an orthogonal frequency division multiplexing signal for transmitting and receiving an OFDM signal suitable for digital mobile communication. It is related with the transmission / reception method.

図5と共に、従来のOFDM信号送信装置について説明する。
まず、ディジタル情報データ信号が、入力端子を介して直並列変換回路70に供給され、必要に応じて誤り訂正符号の付与がなされる。
この回路70の出力信号は、IFFT回路71に供給され、その出力信号は、マルチパス歪を軽減させるためのガードインターバル回路72を介して、D/A変換器73に供給される。
ここでアナログ信号に変換され、次のLPF74により必要な周波数帯域の成分のみが通過させられる。
アナログ値のリアル、イマジナリパートの出力信号は、直交変調器75に供給され、OFDM信号が出力される。
A conventional OFDM signal transmission apparatus will be described with reference to FIG.
First, a digital information data signal is supplied to the serial-parallel conversion circuit 70 via an input terminal, and an error correction code is given as necessary.
The output signal of this circuit 70 is supplied to an IFFT circuit 71, and the output signal is supplied to a D / A converter 73 via a guard interval circuit 72 for reducing multipath distortion.
Here, it is converted into an analog signal, and only the component of the necessary frequency band is passed by the next LPF 74.
The output signal of the analog value real and imaginary part is supplied to the quadrature modulator 75 to output an OFDM signal.

このOFDM信号は、伝送すべき周波数帯に周波数変換器76により周波数変換されて、次の送信部77に供給され、これを構成しているリニア増幅器と送信アンテナとを介して、送信される。
中間周波数発生回路78の出力信号と90°シフト回路78Aを介した信号とが直交変調器75に夫々供給される。
また、この回路78の出力信号は、クロック信号発生回路79に供給される。
回路79の出力クロック信号は、直並列変換回路70、IFFT回路71、ガードインターバル回路72、D/A変換器73に夫々供給される。
This OFDM signal is frequency-converted by a frequency converter 76 into a frequency band to be transmitted, supplied to the next transmission unit 77, and transmitted through a linear amplifier and a transmission antenna constituting the OFDM signal.
The output signal of the intermediate frequency generation circuit 78 and the signal via the 90 ° shift circuit 78A are supplied to the quadrature modulator 75, respectively.
The output signal of the circuit 78 is supplied to the clock signal generation circuit 79.
The output clock signal of the circuit 79 is supplied to the serial / parallel conversion circuit 70, IFFT circuit 71, guard interval circuit 72, and D / A converter 73, respectively.

次に、図6と共に従来のOFDM信号受信装置について説明する。
受信部80は、これを構成している受信アンテナにより得た前記送信部77からの信号を高周波増幅器により増幅し、搬送波周波数を中間周波数に変換する周波数変換器81を介して、中間周波増幅回路82に供給され、更に、直交復調器83に供給される。
回路82の出力信号はキャリア検出回路90を介して中間周波数発生回路89に供給される。
回路89の出力信号と90°シフト回路89Aを介した信号とが、直交復調器83に夫々供給されて、リアル、イマジナリパートの出力信号が復号される。
直交復調器83の出力信号は、LPF84を介してA/D変換器85に供給され、ディジタル信号に変換されると共に、直交復調器83の出力信号は、同期信号発生回路91にも供給される。
Next, a conventional OFDM signal receiving apparatus will be described with reference to FIG.
The receiving unit 80 amplifies the signal from the transmitting unit 77 obtained by the receiving antenna constituting this by a high frequency amplifier, and converts the carrier frequency to an intermediate frequency, through a frequency converter 81 to convert the intermediate frequency amplifying circuit. 82 and further supplied to the quadrature demodulator 83.
The output signal of the circuit 82 is supplied to the intermediate frequency generation circuit 89 via the carrier detection circuit 90.
The output signal of the circuit 89 and the signal via the 90 ° shift circuit 89A are supplied to the quadrature demodulator 83, respectively, and the output signals of the real and imaginary parts are decoded.
The output signal of the quadrature demodulator 83 is supplied to the A / D converter 85 via the LPF 84 and converted into a digital signal, and the output signal of the quadrature demodulator 83 is also supplied to the synchronization signal generation circuit 91. .

A/D変換器85の出力は次のガードインターバル回路86を介して、FFT,QAM復号回路87に供給される。
このFFT、QAM復号回路87は供給される同期信号発生回路91の同期信号を基にして、複素フーリエ演算を行ない、入力信号の各周波数毎の実数部、虚数部信号(リアルパート、イマジナリパート)のレベルを求め、ディジタル情報伝送用キャリアで伝送される量子化されたディジタル信号のレベルが求められ、ディジタル情報が復号される。
FFT,QAM復号回路87の出力信号は、並直列変換回路88を介して出力される。
ここで、送信装置の中間周波数と受信装置の中間周波数とが完全に一致しておれば変調成分のみが得られ、問題はないが、中間周波数発生回路、周波数変換器の局部発振器(図示せず)に周波数安定度が高くないものを使用したり、両出力信号間に位相誤差があったりすると、それ以降の復調動作に影響を与え、シンボルエラーの発生確率が増大する。
The output of the A / D converter 85 is supplied to the FFT / QAM decoding circuit 87 via the next guard interval circuit 86.
The FFT and QAM decoding circuit 87 performs a complex Fourier calculation based on the supplied synchronization signal of the synchronization signal generation circuit 91, and a real part and an imaginary part signal (real part and imaginary part) for each frequency of the input signal. The level of the quantized digital signal transmitted by the carrier for digital information transmission is obtained, and the digital information is decoded.
The output signal of the FFT / QAM decoding circuit 87 is output via a parallel / serial conversion circuit 88.
Here, if the intermediate frequency of the transmitting device and the intermediate frequency of the receiving device are completely the same, only the modulation component can be obtained, and there is no problem. However, the intermediate frequency generator circuit, the local oscillator of the frequency converter (not shown) If a signal with a low frequency stability is used, or if there is a phase error between both output signals, the subsequent demodulation operation is affected, and the probability of occurrence of a symbol error increases.

送信されたOFDM信号を受信する受信装置においては、受信されるすべての搬送波の位相を時間軸の変動成分を有することなく、完全に再生することは、大変困難であり、更に、マルチパス歪みを軽減するために、送信側でガードインターバル回路が設定されているので、このような条件の送信信号を受信する場合は、有効シンボル期間部分とガードインターバル部分とで、伝送信号の位相を送信側と完全に同一状態で再生することは、一層困難であるという問題があった。
本発明は上記の点に着目してなされたものであり、OFDMの特定キャリアをパイロット信号用キャリアとして設定し、これにより、受信側での同期関係を一定に保持出来るようにした直交周波数分割多重信号の送受信システム及び直交周波数分割多重信号の送受信方法を提供することを目的とする。
In a receiving apparatus that receives a transmitted OFDM signal, it is very difficult to completely reproduce the phase of all received carriers without having a time-axis fluctuation component, and multipath distortion is further reduced. In order to reduce this, a guard interval circuit is set on the transmission side, so when receiving a transmission signal of such a condition, the phase of the transmission signal is set to the transmission side between the effective symbol period part and the guard interval part. There is a problem that it is more difficult to reproduce in the completely same state.
The present invention has been made paying attention to the above points, and by setting an OFDM specific carrier as a pilot signal carrier, the orthogonal frequency division multiplexing in which the synchronization relationship on the receiving side can be kept constant. An object of the present invention is to provide a signal transmission / reception system and an orthogonal frequency division multiplexing signal transmission / reception method.

本発明は、以下の1)〜4)項に記載の手段よりなる。
すなわち、
1) ディジタル情報信号が供給され多値QAM変調信号を発生させるIFFT,パイロット信号生成回路と、前記変調信号の一部を所定の時間繰り返して伝送するように構成するガードインターバル設定回路とを有し、前記IFFT,パイロット信号生成回路により複数の有効シンボル区間の開始点における位相が隣接する有効シンボル区間において互いに同相に保持されると共に振幅が一定に保持されるパイロット信号を、前記ガードインターバル設定回路で設定するガードインターバル区間に整数波長存在させるようにして、複数の前記シンボル区間に亘り連続的に送出するように構成した送信装置と、
前記送信装置から送出されたパイロット信号を復調して前記パイロット信号の実数部及び虚数部の復調出力を得るパイロット信号復調手段と、前記パイロット信号復調出力を参照し、前記多値QAM変調信号を前記ディジタル情報信号に変換するFFT手段とを、有して構成した受信装置とからなる直交周波数分割多重信号の送受信システム。
2) ディジタル情報信号が供給され多値QAM変調信号を発生させるIFFT,パイロット信号生成回路と、前記変調信号の一部を所定の時間繰り返して伝送するように構成するガードインターバル設定回路とを有し、前記IFFT,パイロット信号生成回路により複数の有効シンボル区間の開始点における位相が隣接する有効シンボル区間において互いに同相に保持されると共に振幅が一定に保持されるパイロット信号を、前記ガードインターバル設定回路で設定するガードインターバル区間に整数波長存在させるようにして、複数の前記シンボル区間に亘り連続的に送出するように構成した送信装置と、
前記送信装置から送出されたパイロット信号を位相復調するパイロット信号復調手段と、前記パイロット信号復調手段により復調して得られたパイロット信号の位相情報を用いて、前記多値QAM変調信号を前記ディジタル情報信号に変換するFFT手段とを、有して構成した受信装置とからなる直交周波数分割多重信号の送受信システム。
3) 供給されるディジタル情報信号をIFFTしてパイロット信号を含む多値QAM変調信号を生成し、前記多値QAM変調信号の一部を所定時間繰り返してガードインターバル信号を生成し、前記生成されたガードインターバル信号を前記多値QAM変調信号の前に付して送信し、この送信された信号を受信する直交周波数分割多重信号の送受信方法であって、
複数の有効シンボル区間の開始点における位相が隣接する有効シンボル区間において互いに同相に保持されると共に振幅が一定に保持されるパイロット信号を生成する第1のステップと、
前記第1のステップで生成されたパイロット信号を、予め設定される所定のガードインターバル区間に整数波長存在させるようにして、複数の前記シンボル区間に亘り連続的に送出する第2のステップと、
前記第2のステップで送信されたパイロット信号を復調して前記パイロット信号の実数部及び虚数部の復調出力を得る第3のステップと、
前記第3のステップにより復調して得られたパイロット信号復調出力を参照し、前記多値QAM変調信号をFFT変換して前記ディジタル情報信号を得る第4のステップと、
を有してなることを特徴とする直交周波数分割多重信号の送受信方法。
4) 供給されるディジタル情報信号をIFFTしてパイロット信号を含む多値QAM変調信号を生成し、前記多値QAM変調信号の一部を所定時間繰り返してガードインターバル信号を生成し、前記生成されたガードインターバル信号を前記多値QAM変調信号の前に付して送信し、この送信された信号を受信する直交周波数分割多重信号の送受信方法であって、
複数の有効シンボル区間の開始点における位相が隣接する有効シンボル区間において互いに同相に保持されると共に振幅が一定に保持されるパイロット信号を生成する第1のステップと、
前記第1のステップで生成されたパイロット信号を、予め設定される所定のガードインターバル区間に整数波長存在させるようにして、複数の前記シンボル区間に亘り連続的に送出する第2のステップと、
前記第2のステップで送信されたパイロット信号を復調してパイロット信号の位相情報を得る第3のステップと、
前記第3のステップにより得られたパイロット信号の位相情報を用いて、前記多値QAM変調信号を前記ディジタル情報信号に変換する第4のステップと、
を有してなることを特徴とする直交周波数分割多重信号の送受信方法。
The present invention comprises the means described in the following items 1) to 4).
That is,
1) having an IFFT, a pilot signal generation circuit that is supplied with a digital information signal and generates a multi-level QAM modulation signal, and a guard interval setting circuit configured to repeatedly transmit a part of the modulation signal for a predetermined time The pilot signal generation circuit uses the guard interval setting circuit to generate a pilot signal in which the phases at the start points of a plurality of effective symbol periods are held in phase with each other in the adjacent effective symbol periods and the amplitude is kept constant. A transmission device configured to continuously transmit over a plurality of the symbol intervals so that an integer wavelength exists in the guard interval interval to be set;
A pilot signal demodulating means for demodulating a pilot signal transmitted from the transmission device to obtain a demodulated output of a real part and an imaginary part of the pilot signal; and referring to the pilot signal demodulated output; An orthogonal frequency division multiplex signal transmission / reception system comprising: a receiving device comprising FFT means for converting into a digital information signal.
2) having an IFFT, a pilot signal generation circuit which is supplied with a digital information signal and generates a multi-level QAM modulation signal, and a guard interval setting circuit configured to repeatedly transmit a part of the modulation signal for a predetermined time The pilot signal generation circuit uses the guard interval setting circuit to generate a pilot signal in which the phases at the start points of a plurality of effective symbol periods are held in phase with each other in the adjacent effective symbol periods and the amplitude is kept constant. A transmission device configured to continuously transmit over a plurality of the symbol intervals so that an integer wavelength exists in the guard interval interval to be set;
Using the pilot signal demodulating means for demodulating the phase of the pilot signal transmitted from the transmitter, and the phase information of the pilot signal obtained by demodulating by the pilot signal demodulating means, the multilevel QAM modulated signal is converted into the digital information. An orthogonal frequency division multiplex signal transmission / reception system comprising: a receiving device configured to have FFT means for converting into a signal.
3) IFFT of the supplied digital information signal to generate a multi-level QAM modulation signal including a pilot signal, a part of the multi-level QAM modulation signal is repeated for a predetermined time to generate a guard interval signal, and the generated A method of transmitting and receiving an orthogonal frequency division multiplex signal in which a guard interval signal is transmitted in front of the multi-level QAM modulated signal, and the transmitted signal is received,
A first step of generating a pilot signal in which phases at start points of a plurality of effective symbol periods are held in phase with each other in adjacent effective symbol periods and the amplitude is held constant;
A second step of continuously transmitting the pilot signal generated in the first step over a plurality of the symbol intervals so that an integer wavelength exists in a predetermined guard interval interval set in advance;
A third step of demodulating the pilot signal transmitted in the second step to obtain a demodulated output of the real part and imaginary part of the pilot signal;
A fourth step of referring to the pilot signal demodulated output obtained by demodulating in the third step and obtaining the digital information signal by subjecting the multilevel QAM modulated signal to FFT conversion;
An orthogonal frequency division multiplex signal transmission / reception method comprising:
4) IFFT of the supplied digital information signal to generate a multi-level QAM modulation signal including a pilot signal, and a part of the multi-level QAM modulation signal is repeated for a predetermined time to generate a guard interval signal. A method of transmitting and receiving an orthogonal frequency division multiplex signal in which a guard interval signal is transmitted in front of the multi-level QAM modulated signal, and the transmitted signal is received,
A first step of generating a pilot signal in which phases at start points of a plurality of effective symbol periods are held in phase with each other in adjacent effective symbol periods and the amplitude is held constant;
A second step of continuously transmitting the pilot signal generated in the first step over a plurality of the symbol intervals so that an integer wavelength exists in a predetermined guard interval interval set in advance;
A third step of demodulating the pilot signal transmitted in the second step to obtain phase information of the pilot signal;
A fourth step of converting the multilevel QAM modulated signal into the digital information signal using the phase information of the pilot signal obtained in the third step;
An orthogonal frequency division multiplex signal transmission / reception method comprising:

本発明の受信されるパイロット信号を基に復号を行うOFDM信号送受信システム及びOFDM信号の送受信方法では、送信側からガードインターバルに整数波長存在し、隣接する有効シンボル区間において互いに同相に保持されるパイロット信号を送信し、受信側では受信されるパイロット信号を復調してパイロット信号の実数部及び虚数部の復調出力を得、得られたパイロット信号復調出力を参照し、多値QAM変調信号をFFT変換して前記ディジタル情報信号を得るため、送信側で動作するIFFT回路と受信側で動作するFFT回路の時間関係を同一に設定することが容易になり、IFFT動作を行なったと同じ時間関係のFFT動作を行なうことが出来、より正確な情報の送受信が可能となる。
また、受信されるパイロット信号を復調してパイロット信号の位相情報を得、得られたパイロット信号の位相情報を用いて、多値QAM変調信号を前記ディジタル情報信号に変換する送受信システムは、送信側で動作するIFFT回路と受信側で動作するFFT回路の位相関係を同一に設定することが容易になり、IFFT動作を行なったと同じ位相関係のFFT動作を行なうことが出来、より正確な情報の送受信が可能となる。
In the OFDM signal transmission / reception system and OFDM signal transmission / reception method for decoding based on a received pilot signal according to the present invention, pilots that have integer wavelengths in the guard interval from the transmission side and are held in phase with each other in adjacent effective symbol periods Transmits the signal, and the receiving side demodulates the received pilot signal to obtain the demodulated output of the real part and the imaginary part of the pilot signal, refers to the obtained pilot signal demodulated output, and performs FFT conversion of the multilevel QAM modulated signal In order to obtain the digital information signal, it is easy to set the same time relationship between the IFFT circuit operating on the transmitting side and the FFT circuit operating on the receiving side, and the FFT operation having the same time relationship as the IFFT operation is performed. It is possible to transmit and receive more accurate information.
A transmission / reception system for demodulating a received pilot signal to obtain phase information of the pilot signal and converting the multilevel QAM modulated signal into the digital information signal using the phase information of the obtained pilot signal is provided on the transmission side. It is easy to set the same phase relationship between the IFFT circuit operating at the receiving side and the FFT circuit operating at the receiving side, the FFT operation having the same phase relationship as the IFFT operation can be performed, and more accurate information transmission / reception Is possible.

本発明の直交周波数分割多重信号の送受信システム及び直交周波数分割多重信号の送受信方法に適応されるOFDM信号送受信装置の実施例について、添付の図1乃至図4を参照して、以下に説明する。
図1は、本発明に適用されるOFDM信号送信装置の実施例であり、ここで伝送されるディジタルデータは、圧縮されたオーディオ、ビデオ信号等である。
OFDM信号送信装置は、多数のキャリアを直交して配置し、夫々のキャリアで独立したディジタル情報を伝送するもので、キャリアが直交しているので、隣接するキャリアのスペクトラムは当該キャリアの周波数位置で零になる。
この直交するキャリアを作るためIFFT回路技術が使用される。IFFTにおける窓区間である時間間隔Tの間にN個の複素数による逆DFT(離散フーリエ変換)を実行すれば、OFDM信号を生成でき、逆DFTの各点が変調信号出力に相当する。前記Nは、IFFTやFFTの周期とも呼ばれ、詳細は、コロナ社発行(発行日:1993年5月20日)の「テレビジョン学会編 今井 聖著 信号処理工学」の第74〜75ページなどで説明されている。
Embodiments of an OFDM signal transmission / reception apparatus adapted to an orthogonal frequency division multiplexing signal transmission / reception system and orthogonal frequency division multiplexing signal transmission / reception method of the present invention will be described below with reference to FIGS.
FIG. 1 shows an embodiment of an OFDM signal transmitting apparatus applied to the present invention, and digital data transmitted here is compressed audio, video signals, and the like.
An OFDM signal transmission apparatus arranges a large number of carriers orthogonally and transmits independent digital information on each carrier. Since the carriers are orthogonally crossed, the spectrum of the adjacent carrier is the frequency position of the carrier. Becomes zero.
IFFT circuit technology is used to make this orthogonal carrier. If inverse DFT (Discrete Fourier Transform) with N complex numbers is performed during a time interval T that is a window interval in IFFT, an OFDM signal can be generated, and each point of the inverse DFT corresponds to a modulated signal output. The N is also called an IFFT or FFT cycle. For details, see pages 74 to 75 of “Signal Processing Engineering” edited by the Television Society of Japan, published by Corona Co., Ltd. (issue date: May 20, 1993). Explained.

図1及び図2に示す本実施例に係る装置の基本的な仕様は、下記に示す通りである。
(a) 中心キヤリア周波数…100MHz (b) 伝送用キャリア数…248波
(c) 変調方式…256QAM OFDM (d) 使用キャリア数…257波
(e) 伝送帯域幅…100kHz, 使用帯域幅…99kHz
(f) 転送レート…750kbps (g) ガードインターバル…60.6μsec
図1に示すように、例えば、MPEG等の符号化方式により情報信号が圧縮されたオーディオ、ビデオ信号であるディジタル情報信号が、入力端子1を介して直並列変換回路2に供給され、必要に応じ誤り訂正符号の付与がなされる。
この回路2で、入力信号は、256QAM変調用信号として配列され、出力される。
この256QAM変調は、情報を伝送すべき各キャリアに対して、振幅方向に16レベル、角度方向に16レベルを定義し、16×16の256の値を特定して伝送する方式である。
本実施例では、257波のキャリアの内、248波を用いて情報を伝送するようにして、残りの9波は、キャリブレーション用、その他の補助信号の伝送用として使用される。
The basic specifications of the apparatus according to this embodiment shown in FIGS. 1 and 2 are as shown below.
(a) Center carrier frequency: 100 MHz (b) Number of carriers for transmission: 248 waves
(c) Modulation method: 256QAM OFDM (d) Number of carriers used: 257 waves
(e) Transmission bandwidth: 100 kHz, bandwidth used: 99 kHz
(f) Transfer rate ... 750kbps (g) Guard interval ... 60.6μsec
As shown in FIG. 1, for example, a digital information signal that is an audio or video signal in which an information signal is compressed by an encoding method such as MPEG is supplied to a serial-to-parallel conversion circuit 2 via an input terminal 1 and is necessary. Accordingly, an error correction code is assigned.
In this circuit 2, the input signals are arranged and output as signals for 256QAM modulation.
This 256QAM modulation is a system in which 16 levels in the amplitude direction and 16 levels in the angle direction are defined for each carrier to which information is to be transmitted, and 256 values of 16 × 16 are specified and transmitted.
In this embodiment, information is transmitted using 248 of 257 carriers, and the remaining nine waves are used for calibration and other auxiliary signals.

直並列変換回路2では、1シンボル期間中に248バイトのディジタルデータ、即ち、1シンボル期間中に4ビットずつの並列データ248組を出力するように構成する。
直並列変換回路2の出力信号は、IFFT,パイロット信号生成回路3に供給される。この回路3は、クロック信号発生回路10から出力されるクロック信号により動作し、248波のキャリアに対し、256QAM変調を行ない、各出力信号をリアル、イマジナリ成分として出力する。
また、IFFT、パイロット信号生成回路3では周期NのIFFT回路が用いられており、このIFFT回路で設定される各有効シンボル期間におけるN個の離散周波数点(サンプル点)に対応した離散周波数点情報が、前記IFFT、パイロット信号生成回路3から出力される。
ナイキスト周波数は、前記周期NのIFFTにおけるサンプルクロック周波数の1/2に相当し、パイロット信号は、前記ナイキスト周波数が持つ情報即ちナイキスト周波数情報として伝送される。このナイキスト周波数は前記サンプルクロック周波数の1/2であるため、受信装置で前記ナイキスト周波数情報を復号、逓倍し、FFT回路を動作させるための標本化位置信号(サンプルクロック信号)をつくることができる。
このナイキスト周波数情報は、IFFT,パイロット信号生成回路3のIFFTの実数部入力端子R(虚数部入力端子I)におけるN/2番目の周波数の端子に一定レベルの信号を印加することにより得られる。
The serial-parallel conversion circuit 2 is configured to output 248 bytes of digital data during one symbol period, that is, 248 sets of parallel data of 4 bits each during one symbol period.
The output signal of the serial / parallel conversion circuit 2 is supplied to the IFFT / pilot signal generation circuit 3. The circuit 3 operates in accordance with the clock signal output from the clock signal generation circuit 10, performs 256QAM modulation on the 248-wave carrier, and outputs each output signal as a real and imaginary component.
The IFFT / pilot signal generation circuit 3 uses an IFFT circuit having a period of N, and discrete frequency point information corresponding to N discrete frequency points (sample points) in each effective symbol period set by the IFFT circuit. Is output from the IFFT / pilot signal generation circuit 3.
The Nyquist frequency corresponds to ½ of the sample clock frequency in the IFFT having the period N, and the pilot signal is transmitted as information of the Nyquist frequency, that is, Nyquist frequency information. Since this Nyquist frequency is ½ of the sample clock frequency, a sampling position signal (sample clock signal) for operating the FFT circuit can be generated by decoding and multiplying the Nyquist frequency information by the receiving device. .
This Nyquist frequency information is obtained by applying a signal of a constant level to the terminal of the N / 2th frequency in the real part input terminal R (imaginary part input terminal I) of the IFFT of the IFFT / pilot signal generation circuit 3.

これらのIFFT,パイロット信号生成回路3の出力信号は、次のRAM(ランダムアクセスメモリ)4Aを有するガードインターバル設定回路4に供給され、このガードインターバル設定回路4により、伝送路におけるマルチパス歪を軽減させるための所定区間のガードインターバルgiが図3に示されるように設定される。
ガードインターバル設定回路4は、クロック信号発生回路10から出力されるクロック信号により動作し、IFFT,パイロット信号生成回路3より得られる窓区間(有効シンボル期間ts)内の最後の部分を、窓区間の直前にも配置する。
前記ガードインターバルを設定する為に、前記ガードインターバル設定回路4は、これが有するRAM(4A)に取り込んだ、IFFT,パイロット信号生成回路3よりの信号を読み出すときに、有効シンボル期間の最後の期間(giに等しくこの期間を設定する。
)から読み出しては、有効シンボル期間の最初に戻り、有効シンボル期間tsのデータを読み出して、シンボル期間taの信号を送出するようにしている。
前記ナイキスト周波数情報(パイロット信号)は、ガードインターバル内でも伝送されるが、前後のIFFT窓区間信号との連続性を保持させるため、ガードインターバル内で、伝送されるパイロット信号が整数波長存在するようにさせる。
The output signals of these IFFT and pilot signal generation circuits 3 are supplied to a guard interval setting circuit 4 having a next RAM (Random Access Memory) 4A. This guard interval setting circuit 4 reduces multipath distortion in the transmission path. The guard interval gi of a predetermined section for making it run is set as shown in FIG.
The guard interval setting circuit 4 operates in accordance with the clock signal output from the clock signal generation circuit 10, and the last part in the window interval (effective symbol period ts) obtained from the IFFT / pilot signal generation circuit 3 is used as the window interval. Place it just before.
In order to set the guard interval, the guard interval setting circuit 4 reads the signal from the IFFT / pilot signal generation circuit 3 fetched into the RAM (4A) included in the guard interval setting circuit 4 (the last period of the effective symbol period ( Set this period equal to gi.
) Is returned to the beginning of the effective symbol period, the data of the effective symbol period ts is read, and the signal of the symbol period ta is transmitted.
The Nyquist frequency information (pilot signal) is transmitted even within the guard interval. However, in order to maintain continuity with the preceding and succeeding IFFT window interval signals, it is assumed that the transmitted pilot signal has an integer wavelength within the guard interval. Let me.

尚、パイロット信号として、ナイキスト周波数を用いる場合について述べたが、サンプルクロック信号と簡単な整数比の関係にあれば、必ずしもナイキスト周波数である必要はなく、伝送される周波数の中の高いものを用いてもよい。
周期MのIFFTを考えるとき、ナイキスト周波数の1/2の位置に、即ちM/4番目の周波数にパイロット信号を配置し、OFDMで送出するキャリアは、IFFTにおける第1番目より第M/4番目まで、及び、第3M/4番目より第M番目までとして出力される信号を用いる。
このように周期M=2NのIFFTを用いても、周期NのIFFTを用いた時と等価なIFFTの出力信号を得ることができる。従って、ガードインターバルも含めて連続したパイロット信号を伝送出来ると共に、このパイロット信号を復号し、4逓倍することにより、サンプルクロック信号を得ることが出来る。
FFTの窓区間信号情報を別途復号できれば、本実施例により得られたサンプルクロック信号と組み合わせて、OFDM信号のFFT演算が出来、OFDM信号の復号を行なうことが出来る。
Although the case where the Nyquist frequency is used as the pilot signal has been described, it is not always necessary to use the Nyquist frequency as long as it has a simple integer ratio to the sample clock signal, and the higher one of the transmitted frequencies is used. May be.
When considering an IFFT with a period of M, a pilot signal is arranged at a half of the Nyquist frequency, that is, at an M / 4th frequency, and a carrier transmitted by OFDM is M / 4th from the first in IFFT. And signals output from the 3rd M / 4th to the Mth are used.
Thus, even if an IFFT with a period M = 2N is used, an IFFT output signal equivalent to that when an IFFT with a period N is used can be obtained. Accordingly, a continuous pilot signal including the guard interval can be transmitted, and a sample clock signal can be obtained by decoding the pilot signal and multiplying it by four.
If the FFT window section signal information can be separately decoded, the FFT calculation of the OFDM signal can be performed in combination with the sample clock signal obtained by this embodiment, and the OFDM signal can be decoded.

次に、図3と共にガードインターバル設定回路4で設定されるシンボル期間について述べる。
まず、使用帯域幅99kHz、IFFTの周期をN=256とするとき、有効シンボル周波数fsと有効シンボル期間tsは夫々次のようになる。
fs=99,000/256=387Hz
ts=1/fs=2586μsec
これに、マルチパス歪除去用区間であるガードインターバル期間giをパイロット信号3波長分に決定すると、giは下記のように設定される。
gi=(1/49,500)×3=60.6μsec
このときのシンボル期間taとシンボル周波数faは夫々次のようになる。
ta=ts+gi=2586+60.6=2646.6μsec
fa=1/ta=378Hz
Next, the symbol period set by the guard interval setting circuit 4 will be described with reference to FIG.
First, when the use bandwidth is 99 kHz and the IFFT cycle is N = 256, the effective symbol frequency fs and the effective symbol period ts are as follows.
fs = 99,000 / 256 = 387 Hz
ts = 1 / fs = 2586 μsec
If the guard interval period gi, which is the multipath distortion elimination section, is determined to be three wavelengths for the pilot signal, gi is set as follows.
gi = (1 / 49,500) × 3 = 60.6 μsec
The symbol period ta and the symbol frequency fa at this time are as follows.
ta = ts + gi = 2586 + 60.6 = 2646.6 μsec
fa = 1 / ta = 378 Hz

これらのガードインターバル設定回路4の出力信号は、D/A変換器5に供給され、ここでアナログ信号に変換され、次のLPF6により必要な周波数帯域の成分のみが通過させられる。
アナログ値のリアル、イマジナリ出力信号は、次の直交変調器7に供給され、また、この変調器7には、10.7MHz中間周波発生回路9の出力信号と90°シフト回路8を介した信号とが夫々供給され、OFDM信号が出力される。
このOFDM信号は、伝送すべき周波数帯に周波数変換器11により周波数変換されて、次の送信部12に供給され、これを構成しているリニア増幅器と送信アンテナを介して、送信される。
また、10.7MHz中間周波数発生回路9の出力信号は、クロック信号発生回路10にも供給されている。前記クロック信号発生回路10では、前記IFFT,パイロット信号生成回路3を駆動するクロック信号とガードインターバル設定回路4を駆動するクロック信号とが、前記中間周波数発生回路9から供給される共通のクロック信号を基に生成される。
尚、248組の4+4ビットの並列データは、248波のキャリアにより伝送されるため、本装置の伝送速度は1シンボル期間当り248バイトである。従って、1秒当りの伝送速度は略750Kビットである。
The output signals of these guard interval setting circuits 4 are supplied to a D / A converter 5 where they are converted into analog signals, and only the necessary frequency band components are passed by the next LPF 6.
The real and imaginary output signals of analog values are supplied to the next quadrature modulator 7, and the modulator 7 outputs a signal via the output signal of the 10.7 MHz intermediate frequency generation circuit 9 and the 90 ° shift circuit 8. Are supplied to output an OFDM signal.
This OFDM signal is frequency-converted by the frequency converter 11 to a frequency band to be transmitted, supplied to the next transmitter 12, and transmitted via a linear amplifier and a transmission antenna constituting the OFDM signal.
The output signal of the 10.7 MHz intermediate frequency generation circuit 9 is also supplied to the clock signal generation circuit 10. In the clock signal generation circuit 10, the clock signal for driving the IFFT / pilot signal generation circuit 3 and the clock signal for driving the guard interval setting circuit 4 are common clock signals supplied from the intermediate frequency generation circuit 9. Generated based on
Since 248 sets of 4 + 4 bit parallel data are transmitted by a carrier of 248 waves, the transmission speed of this apparatus is 248 bytes per symbol period. Therefore, the transmission rate per second is approximately 750 Kbits.

次にガードインターバル、シンボル期間と同期信号(パイロット信号)の位相関係について図と共に以下に夫々説明する。
本発明の実施例に係る図7において、各シンボル期間に同一位相の同期信号(パイロット信号)が発生され、ガードインターバルに整数波長の同期信号が存在する場合について説明する。(極性を反転させずに連続した同期信号を発生させる第1の例である。)
図7に示すIFFTは有効シンボル期間及びIFFT期間と同義であり、IFFT期間の終わりの部分(右部)の1サイクルが、そのままIFFT期間の手前(左部)のガードインターバルGの信号とされる。
この例では、IFFT期間毎に同位相の同期信号(パイロット信号)が発生させられており、ガードインターバル区間も同期信号(パイロット信号)が整数波存在するので、複数のシンボル期間に亘りパイロット信号は連続的に発生させられている。
既に述べた図3の場合は図7の場合と同じであり、ガードインターバル区間も同期信号(パイロット信号)が整数波存在するので、複数のシンボル期間に亘りパイロット信号は連続的に発生させられている。
Next, the phase relationship between the guard interval, the symbol period, and the synchronization signal (pilot signal) will be described below with reference to the drawings.
In FIG. 7 according to the embodiment of the present invention, a case where a synchronization signal (pilot signal) having the same phase is generated in each symbol period and a synchronization signal having an integer wavelength is present in the guard interval will be described. (This is a first example in which a continuous synchronization signal is generated without inverting the polarity.)
The IFFT shown in FIG. 7 is synonymous with the effective symbol period and the IFFT period, and one cycle at the end of the IFFT period (right part) is directly used as a signal of the guard interval G immediately before the IFFT period (left part). .
In this example, the synchronization signal (pilot signal) having the same phase is generated every IFFT period, and the synchronization signal (pilot signal) also exists in the guard interval section, so that the pilot signal is transmitted over a plurality of symbol periods. It is generated continuously.
The case of FIG. 3 already described is the same as the case of FIG. 7, and since the synchronization signal (pilot signal) also exists in the guard interval section, the pilot signal is continuously generated over a plurality of symbol periods. Yes.

参考例として示した図8において、一つ置きのシンボル期間に同一位相の同期信号(パイロット信号)が発生され、ガードインターバルに半波長の奇数倍の同期信号が存在する場合について説明する。(極性を反転させずに連続した同期信号を発生させる第2の例である。)
IFFTは有効シンボル期間及びIFFT期間と同義であり、IFFT期間の終わりの部分(右部)の1/2サイクルがそのままIFFT期間の手前の(左部)のガードインターバルの信号とされる。
この例では、IFFT期間毎に逆極性の同期信号(パイロット信号)が発生させられており、ガードインターバル区間も半波長の奇数倍の同期信号が存在するので、複数のシンボル区間(シンボル期間)に亘りパイロット信号は連続的に発生させられている。
In FIG. 8 shown as a reference example, a case where synchronization signals (pilot signals) having the same phase are generated in every other symbol period and a synchronization signal having an odd multiple of a half wavelength exists in the guard interval will be described. (This is a second example of generating a continuous synchronization signal without inverting the polarity.)
IFFT is synonymous with an effective symbol period and an IFFT period, and a half cycle at the end (right part) of the IFFT period is used as a guard interval signal immediately before the IFFT period (left part).
In this example, a synchronization signal (pilot signal) having a reverse polarity is generated every IFFT period, and a synchronization signal having an odd multiple of a half wavelength is also present in the guard interval period. Therefore, in a plurality of symbol periods (symbol periods). The pilot signal is continuously generated.

参考例として示した図9において、ガードインターバルGに同期信号が半波長の奇数倍存在する場合について説明する。(極性を反転した同期信号を発生させる第1の例である。)
この場合は、ガードインターバルの開始点でパイロット信号の極性が反転されており、シンボル期間毎のパイロット信号の位相は同相である。
即ち、周波数分割多重信号を発生させるIFFTの同期信号を発生させる周波数に対応する端子電圧はシンボル毎に一定とし、常に同位相の同期信号を発生させている。
従って、ガードインターバルが半波長の奇数倍のときは、受信装置側でシンボル期間1つ置き毎に同期信号の極性を反転させると同期信号は連続信号となる。
この場合は、図11に示すような位相同期回路でPLL回路を用いて同期信号の検出を行うことが出来る。
In FIG. 9 shown as a reference example, a case where the synchronization signal exists in the guard interval G at odd multiples of a half wavelength will be described. (This is a first example of generating a synchronization signal with the polarity reversed.)
In this case, the polarity of the pilot signal is inverted at the start point of the guard interval, and the phase of the pilot signal for each symbol period is in phase.
That is, the terminal voltage corresponding to the frequency for generating the IFFT synchronization signal for generating the frequency division multiplexed signal is constant for each symbol, and the synchronization signal having the same phase is always generated.
Therefore, when the guard interval is an odd multiple of a half wavelength, the synchronization signal becomes a continuous signal by inverting the polarity of the synchronization signal every other symbol period on the receiving device side.
In this case, a synchronization signal can be detected using a PLL circuit with a phase synchronization circuit as shown in FIG.

参考例として示した図10において、ガードインターバルに同期信号(パイロット信号)が半波長の偶数倍存在する場合について説明する。(極性を反転した同期信号を発生させる第2の例である。)
図10に示されるように、ガードインターバルに存在する同期信号(パイロット信号)が整数波(半波長の偶数倍)のときであっても、同期信号を図9の場合と同様に、シンボル期間1つ置きに反転して出力するとシンボル毎に極性が反転する同期出力が得られる。
この場合も、図11に示すようなPLL回路を用いて同期信号の検出を行うことが出来る。
In FIG. 10 shown as a reference example, a case where the synchronization signal (pilot signal) exists in an even multiple of a half wavelength in the guard interval will be described. (This is a second example of generating a synchronization signal with the polarity reversed.)
As shown in FIG. 10, even when the synchronization signal (pilot signal) present in the guard interval is an integer wave (an even multiple of a half wavelength), the synchronization signal is symbol period 1 as in FIG. When output is inverted every other time, a synchronous output whose polarity is inverted for each symbol is obtained.
Also in this case, the synchronization signal can be detected using a PLL circuit as shown in FIG.

図11は、シンボル期間1つ置き毎に反転される同期信号を検出する参考例として示した位相同期回路である。
この位相同期回路は、位相比較器PD2(112)、Amp(増幅器 113)、LPF(114)、VCO回路(115)で構成されるPLL回路のVCO出力にイクスクルーシブORで構成される信号切換器116が挿入されている構成である。
位相比較器PD1(111)は、前記位相同期回路のVCO出力を入力とする同期検波回路を構成している。入力端子110に印加された同期信号を含む周波数多重分割信号は位相同期回路と同期検波回路PD1(111)の両者に入力される。この位相同期回路は位相比較器PD2(112)、増幅器(113)、LPF(114)、VCO(115)、信号切換器(116)で構成されるPLLよりなる。
同期検波されたPD1(111)の出力に応じて信号切換器(116)でPLLのVCO回路115の出力を反転するように構成しているが、シンボル毎に極性反転される同期信号は前記同期検波回路により検出され、PLLを構成する位相比較器PD2(112)には極性反転されたVCO出力が供給されるため極性反転された同期信号に対しても連続的にロック動作を行う。
FIG. 11 is a phase synchronization circuit shown as a reference example for detecting a synchronization signal that is inverted every other symbol period.
This phase synchronization circuit is a signal switching circuit composed of exclusive OR to the VCO output of a PLL circuit composed of a phase comparator PD2 (112), Amp (amplifier 113), LPF (114), and VCO circuit (115). The device 116 is inserted.
The phase comparator PD1 (111) constitutes a synchronous detection circuit that receives the VCO output of the phase synchronization circuit. The frequency division division signal including the synchronization signal applied to the input terminal 110 is input to both the phase synchronization circuit and the synchronization detection circuit PD1 (111). This phase synchronization circuit comprises a PLL composed of a phase comparator PD2 (112), an amplifier (113), an LPF (114), a VCO (115), and a signal switcher (116).
The signal switch (116) inverts the output of the PLL VCO circuit 115 in accordance with the output of the synchronously detected PD1 (111). The phase comparator PD2 (112) detected by the detection circuit and supplied with the polarity-inverted VCO output is supplied to the phase comparator PD2 (112).

図12は図11における端子Bと、Aの出力波形である。出力Aは同期信号出力波形で、出力Bはシンボル周期(シンボル期間)毎に極性反転されて伝送されるシンボル同期信号である。
図13は図11に対する別の回路例で、信号切換器136は位相比較器PD2(132)とアンプ133の間に挿入されている。
同期信号が反転されると同時にそれを検出して誤差信号の極性を反転するもので、動作の様態は図11と同様に行われる。いずれの場合も同期信号がシンボル周期(シンボル期間)1つ置きに反転していてもそれを検出してPLLのループの特性を反転するため、VCOは反転されること無く連続した動作を継続する。従って同期信号の復号を正常に行うことが出来ている。
FIG. 12 shows the output waveforms of terminals B and A in FIG. Output A is a synchronization signal output waveform, and output B is a symbol synchronization signal transmitted with its polarity inverted every symbol period (symbol period).
FIG. 13 shows another circuit example corresponding to FIG. 11, and the signal switch 136 is inserted between the phase comparator PD2 (132) and the amplifier 133.
At the same time as the synchronization signal is inverted, it is detected and the polarity of the error signal is inverted. The mode of operation is the same as in FIG. In any case, even if the synchronization signal is inverted every other symbol period (symbol period), it is detected and the characteristics of the PLL loop are inverted. Therefore, the VCO continues to operate without being inverted. . Therefore, the synchronization signal can be normally decoded.

次に、本発明に適応されるOFDM信号受信装置の実施例について、図2及び図4と共に説明する。
受信装置の各構成は前記送信装置と逆に動作する回路により構成される。
受信部20は、これを構成している受信アンテナにより得た前記送信部12からの信号を高周波増幅器により増幅し、周波数変換器21に供給する。
この出力信号は中間周波増幅回路22に供給され、前記中間周波増幅回路22から所定レベルの受信信号として出力される。
中間周波増幅回路22の出力信号は、直交復調器23とキャリア検出(キャリア抽出)回路29とに夫々供給される。
キャリア検出回路29は、図4に例示する位相比較器(乗算器)41、LPF42、VCO回路43、1/4分周回路45で構成されるPLL回路を有しており、この出力信号が供給される中間周波数発振回路31は、中心キャリアを位相誤差少なく抽出する回路である。
Next, an embodiment of an OFDM signal receiving apparatus adapted to the present invention will be described with reference to FIGS.
Each configuration of the receiving device is configured by a circuit that operates in reverse to the transmitting device.
The receiving unit 20 amplifies the signal from the transmitting unit 12 obtained by the receiving antenna constituting this by a high frequency amplifier and supplies the amplified signal to the frequency converter 21.
This output signal is supplied to the intermediate frequency amplifying circuit 22 and output from the intermediate frequency amplifying circuit 22 as a reception signal of a predetermined level.
The output signal of the intermediate frequency amplifier circuit 22 is supplied to an orthogonal demodulator 23 and a carrier detection (carrier extraction) circuit 29, respectively.
The carrier detection circuit 29 has a PLL circuit including a phase comparator (multiplier) 41, an LPF 42, a VCO circuit 43, and a 1/4 frequency divider circuit 45 illustrated in FIG. 4, and this output signal is supplied. The intermediate frequency oscillation circuit 31 is a circuit that extracts the center carrier with a small phase error.

本実施例では、情報を伝送するキャリアは、シンボル周波数である378Hz毎に隣接、配置され、OFDM信号を構成している。中心キャリアに隣接する情報キャリアも378Hz離れているのみで、中心キャリアは隣接情報キャリアの影響を受けずに情報の伝送を行なう必要があり、選択度の高い回路が使用されている。
本実施例では、PLL回路を用いて中心キャリアの抽出を行なうが、隣接するキャリア周波数間隔の略1/2である±200Hz程度で発振する水晶発振子(VCXO)を電圧制御発振器(VCO)43として用い、回路を動作させる。PLL回路中に用いられるLPFも378Hzに対して十分に低いカットオフ周波数のものを用いている。
この中間周波数発生回路31の出力信号と90°シフト回路30を介した信号とが乗算器40、41を有する直交復調器23に夫々供給されて、リアル、イマジナリパート(実数部、虚数部)の出力信号が復号される。
この実数部、虚数部出力信号は、LPF24に供給され、OFDM信号情報として伝送された、必要な周波数帯域の信号を通過させ、入力されるアナログ信号のサンプリングを行ない、出力信号をA/D変換器(サンプリング回路)25に供給し、ディジタル信号に変換する。
In this embodiment, carriers for transmitting information are arranged adjacent to each other at a symbol frequency of 378 Hz to constitute an OFDM signal. The information carrier adjacent to the center carrier is also only 378 Hz away, and the center carrier needs to transmit information without being affected by the adjacent information carrier, and a circuit with high selectivity is used.
In this embodiment, a center carrier is extracted using a PLL circuit. A crystal oscillator (VCXO) that oscillates at about ± 200 Hz, which is approximately a half of an adjacent carrier frequency interval, is a voltage controlled oscillator (VCO) 43. To operate the circuit. The LPF used in the PLL circuit also has a cutoff frequency that is sufficiently low with respect to 378 Hz.
The output signal of the intermediate frequency generation circuit 31 and the signal via the 90 ° shift circuit 30 are supplied to the quadrature demodulator 23 having multipliers 40 and 41, respectively, so that the real and imaginary part (real part, imaginary part) The output signal is decoded.
The real part and imaginary part output signals are supplied to the LPF 24 and transmitted as signals of the OFDM signal. The signals in the necessary frequency band are passed through, and the input analog signal is sampled, and the output signal is A / D converted. Is supplied to a sampling device 25 and converted into a digital signal.

本発明に適応されるサンプル同期信号発生回路32では、周波数逓倍される前のサンプルクロック信号がパイロット信号に位相同期するPLL回路により発生され、この回路には直交復調器23のアナログ出力信号が供給される。ガードインターバルの期間を含む、各シンボル区間で連続信号として伝送されるパイロット信号にPLLが位相同期し、復調されたパイロット信号が得られる。
前記送信装置において、パイロット信号は、サンプルクロック周波数に対して所定の整数比に設定されており、周波数比に応じた周波数逓倍を行ない、サンプルクロック信号を得る。
ガードインターバル処理回路26は、伝送された信号より、シンボル期間ta内の任意のタイミングで期間tsの有効シンボル期間信号を得られ、その中からマルチパス歪の影響が少ない方の有効シンボル期間信号を得て、FFT,QAM復号回路27に出力信号を供給する。
In the sample synchronization signal generation circuit 32 applied to the present invention, the sample clock signal before frequency multiplication is generated by a PLL circuit that is phase-synchronized with the pilot signal, and an analog output signal of the quadrature demodulator 23 is supplied to this circuit. Is done. The PLL is phase-synchronized with the pilot signal transmitted as a continuous signal in each symbol period including the guard interval period, and a demodulated pilot signal is obtained.
In the transmitter, the pilot signal is set to a predetermined integer ratio with respect to the sample clock frequency, and frequency multiplication is performed in accordance with the frequency ratio to obtain a sample clock signal.
The guard interval processing circuit 26 can obtain an effective symbol period signal of the period ts at an arbitrary timing within the symbol period ta from the transmitted signal, and selects the effective symbol period signal with less influence of multipath distortion from among the effective symbol period signals. Then, an output signal is supplied to the FFT / QAM decoding circuit 27.

前記シンボル期間を検出するためのシンボル同期信号発生回路33は、前記シンボル期間を検出する。
次のFFT,QAM復号回路27は、前記得られたクロック同期信号とシンボル同期信号とが供給されて、複素フーリエ演算を行ない、入力信号の各周波数毎の実数部、虚数部信号(リアルパート、イマジナリパート)のレベルを求める。
このようにして得られた各周波数毎の実数部、虚数部信号レベルと、伝送される各キャリアの実数部、虚数部の基準値を伝送するための参照用キャリアの復調出力とを比較し、ディジタル情報伝送用キャリアで伝送される量子化されたディジタル信号のレベルが求められ、ディジタル情報が復号される。
この回路27の出力信号は、並直列変換回路28を介して出力される。
A symbol synchronization signal generation circuit 33 for detecting the symbol period detects the symbol period.
The next FFT and QAM decoding circuit 27 is supplied with the obtained clock synchronization signal and symbol synchronization signal, performs a complex Fourier operation, and implements a real part and an imaginary part signal (real part, Imagine the level of Imaginary Part).
The real part and imaginary part signal level for each frequency thus obtained are compared with the demodulated output of the reference carrier for transmitting the reference value of the real part and imaginary part of each carrier to be transmitted, The level of the quantized digital signal transmitted by the carrier for digital information transmission is obtained, and the digital information is decoded.
The output signal of this circuit 27 is output via a parallel / serial conversion circuit 28.

次に、図4と共にキャリア検出回路29、及び、サンプル同期(サンプルクロック)信号発生回路32について以下に述べる。
本回路は一定レベルで伝送されるパイロット信号を抽出し、これを基に正確なサンプル同期(サンプルクロック)信号を生成することを目的としている。
まず、キャリア検出回路29を構成するVCO回路43を中間周波数10.7MHzの4倍である42.8MHzの周波数で発振させる。VCO回路43の出力信号は、夫々1/4分周回路44、45を介して、乗算器40、41に供給される。
片方の乗算器41よりの出力信号はLPF42に供給され、シンボル周波数以下の成分が取り出され、その出力信号はVCO回路43を制御する。
乗算器41、LPF42、VCO回路43、分周回路45によるループはPLL回路を構成している。
Next, the carrier detection circuit 29 and the sample synchronization (sample clock) signal generation circuit 32 will be described with reference to FIG.
The purpose of this circuit is to extract a pilot signal transmitted at a constant level and generate an accurate sample synchronization (sample clock) signal based on the extracted pilot signal.
First, the VCO circuit 43 constituting the carrier detection circuit 29 is oscillated at a frequency of 42.8 MHz, which is four times the intermediate frequency 10.7 MHz. The output signal of the VCO circuit 43 is supplied to the multipliers 40 and 41 via the 1/4 frequency dividing circuits 44 and 45, respectively.
The output signal from one of the multipliers 41 is supplied to the LPF 42, and components below the symbol frequency are extracted. The output signal controls the VCO circuit 43.
A loop formed by the multiplier 41, the LPF 42, the VCO circuit 43, and the frequency dividing circuit 45 constitutes a PLL circuit.

乗算器40、41の入力端子には中間周波増幅された信号が印加され、本回路により直交復号がなされ、実数部と虚数部の出力信号が得られる。
サンプル同期信号発生回路32は、直交復調器23よりの実数部出力信号が供給され、パイロット信号として送信されるナイキスト周波数成分を検出する。
分周比可変回路(VCO回路)50には、VCO回路43の出力信号が供給され、分周比は1/426から1/438までに設定されるように構成する。サンプル同期信号発生回路32における乗算器52は、直交復調器23よりの出力信号と、VCO回路の信号を1/2分周回路51を介した信号とが供給され、位相比較器としての動作を行なう。
An intermediate frequency amplified signal is applied to the input terminals of the multipliers 40 and 41, and orthogonal decoding is performed by this circuit to obtain an output signal of a real part and an imaginary part.
The sample synchronization signal generation circuit 32 is supplied with the real part output signal from the quadrature demodulator 23 and detects a Nyquist frequency component transmitted as a pilot signal.
An output signal of the VCO circuit 43 is supplied to the frequency division ratio variable circuit (VCO circuit) 50, and the frequency division ratio is set from 1/426 to 1/438. The multiplier 52 in the sample synchronization signal generation circuit 32 is supplied with the output signal from the quadrature demodulator 23 and the signal from the VCO circuit via the 1/2 frequency divider circuit 51, and operates as a phase comparator. Do.

乗算器52の出力信号はLPF回路53により周波数制御に係わる誤差信号のみを通過させる。遅延回路54と加算回路55は、隣接するキャリア成分を減衰させるための回路で、シンボル周波数である387Hzにディップを持たせる特性としている。
VCO回路(分周比可変回路)50、乗算器52、LPF53より構成されるPLL回路では、キャリア抽出部の直交復調器23の実数部出力信号中に含まれる連続するパイロット信号に同期したVCO出力信号が発振され、99kHzのサンプルクロック出力信号として出力される。
上記実施例では、257波のキャリアを発生させるために周期が256のIFFTを用いる場合について述べたが、本発明に適応される実施例として、周期が512のIFFTを用いる例について以下に述べる。
この周期が512のIFFTを用いる実施例では、パイロット周波数として、ナイキスト周波数が用いられるのではなく、このサンプルクロック信号と簡単な整数比の関係にある次数の高い周波数を用いて行なう。
The output signal of the multiplier 52 passes only an error signal related to frequency control by the LPF circuit 53. The delay circuit 54 and the adder circuit 55 are circuits for attenuating adjacent carrier components, and have a characteristic of giving a dip to the symbol frequency of 387 Hz.
In the PLL circuit composed of the VCO circuit (frequency division ratio variable circuit) 50, the multiplier 52, and the LPF 53, the VCO output synchronized with the continuous pilot signal included in the real part output signal of the quadrature demodulator 23 of the carrier extraction unit. The signal is oscillated and output as a 99 kHz sample clock output signal.
In the above embodiment, the case where an IFFT having a period of 256 is used to generate a carrier of 257 waves has been described. However, as an embodiment applied to the present invention, an example using an IFFT having a period of 512 will be described below.
In an embodiment using an IFFT with a period of 512, the Nyquist frequency is not used as the pilot frequency, but a high-order frequency having a simple integer ratio to the sample clock signal is used.

即ち、周期MのIFFTを考えるとき、ナイキスト周波数の1/2の位置に、即ちM/4番目の周波数にパイロット信号を配置し、OFDMで送出するキャリアは、IFFTにおける第1番目より第M/4番目まで、及び、第3M/4番目より第M番目までとして出力される信号を用いる。
このように周期M=2NのIFFTを用いても、周期NのIFFTを用いた時と等価なIFFTの出力信号を得ることができる。従って、ガードインターバルも含めて連続したパイロット信号を伝送出来ると共に、このパイロット信号を復号し、4逓倍することにより、サンプルクロック信号を得ることが出来る。
That is, when considering an IFFT with a period M, a pilot signal is arranged at a half of the Nyquist frequency, that is, at the M / 4th frequency, and the carrier transmitted by OFDM is M / th higher than the first in the IFFT. The signals output from the 4th to the 4th and from the 3rd M / 4th to the Mth are used.
Thus, even if an IFFT with a period M = 2N is used, an IFFT output signal equivalent to that when an IFFT with a period N is used can be obtained. Accordingly, a continuous pilot signal including the guard interval can be transmitted, and a sample clock signal can be obtained by decoding the pilot signal and multiplying it by four.

このときに用いられるサンプル同期信号発生回路では、パイロット信号の周波数は上記の周期Nを256とした実施例と同じであるが、図2に示すFFT,QAM復号回路27を駆動するサンプルクロック周波数は周期Nを256とした場合の2倍となる。それに従って、2倍の198kHzのサンプルクロック信号を出力する。
よって、このサンプル同期信号発生回路は、上記の実施例とは分周比可変回路50の分周比が1/213〜1/219、及び、1/2分周回路51の分周比が1/4になっている点が異なっており、それ以外の構成は図4と同じであり、その説明は省略する。
In the sample synchronization signal generation circuit used at this time, the frequency of the pilot signal is the same as in the embodiment in which the period N is 256, but the sample clock frequency for driving the FFT and QAM decoding circuit 27 shown in FIG. This is twice as long as the period N is 256. Accordingly, a doubled 198 kHz sample clock signal is output.
Therefore, in this sample synchronization signal generating circuit, the dividing ratio of the dividing ratio variable circuit 50 is 1/213 to 1/219, and the dividing ratio of the 1/2 dividing circuit 51 is 1. / 4 is different, and other configurations are the same as those in FIG. 4, and the description thereof is omitted.

本発明に適用されるOFDM信号送信装置の実施例のブロック図である。It is a block diagram of the Example of the OFDM signal transmitter applied to this invention. 本発明に適応されるOFDM信号受信装置の実施例のブロック図である。It is a block diagram of the Example of the OFDM signal receiver applied to this invention. 本発明の実施例に係るOFDM信号のシンボル期間とガードインターバルの関係を例示した図である。It is the figure which illustrated the relationship between the symbol period of the OFDM signal which concerns on the Example of this invention, and a guard interval. 本発明の実施例に係るOFDM信号受信装置のキャリア抽出部及びサンプル同期信号発生部のブロック図である。It is a block diagram of a carrier extraction unit and a sample synchronization signal generation unit of an OFDM signal receiving apparatus according to an embodiment of the present invention. 従来のOFDM信号送信装置のブロック図である。It is a block diagram of the conventional OFDM signal transmitter. 従来のOFDM信号受信装置のブロック図である。It is a block diagram of the conventional OFDM signal receiver. 本発明に適応される同期信号とシンボル期間との関係を示した図である。It is the figure which showed the relationship between the synchronizing signal applied to this invention, and a symbol period. 参考例として示した同期信号とシンボル期間との関係を示した図である。It is the figure which showed the relationship between the synchronizing signal shown as a reference example, and a symbol period. 参考例として示した同期信号とシンボル期間との関係を示した図である。It is the figure which showed the relationship between the synchronizing signal shown as a reference example, and a symbol period. 参考例として示した同期信号とシンボル期間との関係を示した図である。It is the figure which showed the relationship between the synchronizing signal shown as a reference example, and a symbol period. 参考例として示した位相同期回路の例を示した図である。It is the figure which showed the example of the phase locked loop shown as a reference example. 参考例として示した位相同期回路の出力波形図である。It is an output waveform diagram of a phase locked loop shown as a reference example. 参考例として示した位相同期回路の別の例を示した図である。It is the figure which showed another example of the phase locked loop shown as a reference example.

符号の説明Explanation of symbols

2 直並列変換回路
3 IFFT,パイロット信号生成回路
4 ガードインターバル設定回路
4A RAM(ランダムアクセスメモリ)
5 D/A変喚器
6,24,42,53,114,134 LPF
7 直交変調器
8,30 90°シフト回路
9,31 中間周波数発生回路
10 クロック信号発生回路
11,21 周波数変換器
12 送信部
20 受信部
23 直交復調器
25 A/D変換器(サンプリング回路)
26 ガードインターバル処理回路
27 FFT,QAM復号回路
28 並直列変換回路
29 キャリア検出回路
32 サンプル同期信号発生回路
33 シンボル同期信号発生回路
40,41,52 乗算器(位相比較器)
43,50,115,135 VCO回路
44,45 1/4分周回路
51 1/2分周回路
111,112,131,132 位相比較器(PD)
116,136 信号切換器
2 Serial-parallel conversion circuit 3 IFFT, pilot signal generation circuit 4 guard interval setting circuit 4A RAM (random access memory)
5 D / A converter 6, 24, 42, 53, 114, 134 LPF
7 Quadrature modulator 8, 30 90 ° shift circuit 9, 31 Intermediate frequency generation circuit 10 Clock signal generation circuit 11, 21 Frequency converter 12 Transmitter 20 Receiver 23 Orthogonal demodulator 25 A / D converter (sampling circuit)
26 guard interval processing circuit 27 FFT, QAM decoding circuit 28 parallel-serial conversion circuit 29 carrier detection circuit 32 sample synchronization signal generation circuit 33 symbol synchronization signal generation circuit 40, 41, 52 multiplier (phase comparator)
43, 50, 115, 135 VCO circuit 44, 45 1/4 frequency divider 51 1/2 frequency divider 111, 112, 131, 132 Phase comparator (PD)
116,136 Signal selector

Claims (4)

ディジタル情報信号が供給され多値QAM変調信号を発生させるIFFT,パイロット信号生成回路と、前記変調信号の一部を所定の時間繰り返して伝送するように構成するガードインターバル設定回路とを有し、前記IFFT,パイロット信号生成回路により複数の有効シンボル区間の開始点における位相が隣接する有効シンボル区間において互いに同相に保持されると共に振幅が一定に保持されるパイロット信号を、前記ガードインターバル設定回路で設定するガードインターバル区間に整数波長存在させるようにして、複数の前記シンボル区間に亘り連続的に送出するように構成した送信装置と、
前記送信装置から送出されたパイロット信号を復調して前記パイロット信号の実数部及び虚数部の復調出力を得るパイロット信号復調手段と、前記パイロット信号復調出力を参照し、前記多値QAM変調信号を前記ディジタル情報信号に変換するFFT手段とを、有して構成した受信装置とからなる直交周波数分割多重信号の送受信システム。
An IFFT that is supplied with a digital information signal and generates a multilevel QAM modulation signal, a pilot signal generation circuit, and a guard interval setting circuit configured to repeatedly transmit a part of the modulation signal for a predetermined time, The guard interval setting circuit sets a pilot signal in which the phases at the start points of a plurality of effective symbol periods are held in phase with each other in the adjacent effective symbol periods and the amplitude is kept constant by the IFFT and pilot signal generation circuit. A transmission device configured to continuously transmit over a plurality of the symbol intervals so that an integer wavelength exists in the guard interval interval;
A pilot signal demodulating means for demodulating a pilot signal transmitted from the transmission device to obtain a demodulated output of a real part and an imaginary part of the pilot signal; and referring to the pilot signal demodulated output; An orthogonal frequency division multiplex signal transmission / reception system comprising: a receiving device comprising FFT means for converting into a digital information signal.
ディジタル情報信号が供給され多値QAM変調信号を発生させるIFFT,パイロット信号生成回路と、前記変調信号の一部を所定の時間繰り返して伝送するように構成するガードインターバル設定回路とを有し、前記IFFT,パイロット信号生成回路により複数の有効シンボル区間の開始点における位相が隣接する有効シンボル区間において互いに同相に保持されると共に振幅が一定に保持されるパイロット信号を、前記ガードインターバル設定回路で設定するガードインターバル区間に整数波長存在させるようにして、複数の前記シンボル区間に亘り連続的に送出するように構成した送信装置と、
前記送信装置から送出されたパイロット信号を位相復調するパイロット信号復調手段と、前記パイロット信号復調手段により復調して得られたパイロット信号の位相情報を用いて、前記多値QAM変調信号を前記ディジタル情報信号に変換するFFT手段とを、有して構成した受信装置とからなる直交周波数分割多重信号の送受信システム。
An IFFT that is supplied with a digital information signal and generates a multilevel QAM modulation signal, a pilot signal generation circuit, and a guard interval setting circuit configured to repeatedly transmit a part of the modulation signal for a predetermined time, The guard interval setting circuit sets a pilot signal in which the phases at the start points of a plurality of effective symbol periods are held in phase with each other in the adjacent effective symbol periods and the amplitude is kept constant by the IFFT and pilot signal generation circuit. A transmission device configured to continuously transmit over a plurality of the symbol intervals so that an integer wavelength exists in the guard interval interval;
Using the pilot signal demodulating means for demodulating the phase of the pilot signal transmitted from the transmitter, and the phase information of the pilot signal obtained by demodulating by the pilot signal demodulating means, the multilevel QAM modulated signal is converted into the digital information. An orthogonal frequency division multiplex signal transmission / reception system comprising: a receiving device configured to have FFT means for converting into a signal.
供給されるディジタル情報信号をIFFTしてパイロット信号を含む多値QAM変調信号を生成し、前記多値QAM変調信号の一部を所定時間繰り返してガードインターバル信号を生成し、前記生成されたガードインターバル信号を前記多値QAM変調信号の前に付して送信し、この送信された信号を受信する直交周波数分割多重信号の送受信方法であって、
複数の有効シンボル区間の開始点における位相が隣接する有効シンボル区間において互いに同相に保持されると共に振幅が一定に保持されるパイロット信号を生成する第1のステップと、
前記第1のステップで生成されたパイロット信号を、予め設定される所定のガードインターバル区間に整数波長存在させるようにして、複数の前記シンボル区間に亘り連続的に送出する第2のステップと、
前記第2のステップで送信されたパイロット信号を復調して前記パイロット信号の実数部及び虚数部の復調出力を得る第3のステップと、
前記第3のステップにより復調して得られたパイロット信号復調出力を参照し、前記多値QAM変調信号をFFT変換して前記ディジタル情報信号を得る第4のステップと、
を有してなることを特徴とする直交周波数分割多重信号の送受信方法。
IFFT of the supplied digital information signal is generated to generate a multilevel QAM modulated signal including a pilot signal, a guard interval signal is generated by repeating a part of the multilevel QAM modulated signal for a predetermined time, and the generated guard interval A method of transmitting and receiving an orthogonal frequency division multiplex signal in which a signal is transmitted in front of the multilevel QAM modulated signal and the transmitted signal is received,
A first step of generating a pilot signal in which phases at start points of a plurality of effective symbol periods are held in phase with each other in adjacent effective symbol periods and the amplitude is held constant;
A second step of continuously transmitting the pilot signal generated in the first step over a plurality of the symbol intervals so that an integer wavelength exists in a predetermined guard interval interval set in advance;
A third step of demodulating the pilot signal transmitted in the second step to obtain a demodulated output of the real part and imaginary part of the pilot signal;
A fourth step of referring to the pilot signal demodulated output obtained by demodulating in the third step and obtaining the digital information signal by subjecting the multilevel QAM modulated signal to FFT conversion;
An orthogonal frequency division multiplex signal transmission / reception method comprising:
供給されるディジタル情報信号をIFFTしてパイロット信号を含む多値QAM変調信号を生成し、前記多値QAM変調信号の一部を所定時間繰り返してガードインターバル信号を生成し、前記生成されたガードインターバル信号を前記多値QAM変調信号の前に付して送信し、この送信された信号を受信する直交周波数分割多重信号の送受信方法であって、
複数の有効シンボル区間の開始点における位相が隣接する有効シンボル区間において互いに同相に保持されると共に振幅が一定に保持されるパイロット信号を生成する第1のステップと、
前記第1のステップで生成されたパイロット信号を、予め設定される所定のガードインターバル区間に整数波長存在させるようにして、複数の前記シンボル区間に亘り連続的に送出する第2のステップと、
前記第2のステップで送信されたパイロット信号を復調してパイロット信号の位相情報を得る第3のステップと、
前記第3のステップにより得られたパイロット信号の位相情報を用いて、前記多値QAM変調信号を前記ディジタル情報信号に変換する第4のステップと、
を有してなることを特徴とする直交周波数分割多重信号の送受信方法。

IFFT of the supplied digital information signal is generated to generate a multilevel QAM modulated signal including a pilot signal, a guard interval signal is generated by repeating a part of the multilevel QAM modulated signal for a predetermined time, and the generated guard interval A method of transmitting and receiving an orthogonal frequency division multiplex signal in which a signal is transmitted in front of the multilevel QAM modulated signal and the transmitted signal is received,
A first step of generating a pilot signal in which phases at start points of a plurality of effective symbol periods are held in phase with each other in adjacent effective symbol periods and the amplitude is held constant;
A second step of continuously transmitting the pilot signal generated in the first step over a plurality of the symbol intervals so that an integer wavelength exists in a predetermined guard interval interval set in advance;
A third step of demodulating the pilot signal transmitted in the second step to obtain phase information of the pilot signal;
A fourth step of converting the multilevel QAM modulated signal into the digital information signal using the phase information of the pilot signal obtained in the third step;
An orthogonal frequency division multiplex signal transmission / reception method comprising:

JP2006088508A 2006-03-28 2006-03-28 Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method Expired - Lifetime JP3818535B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006088508A JP3818535B2 (en) 2006-03-28 2006-03-28 Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088508A JP3818535B2 (en) 2006-03-28 2006-03-28 Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004160726A Division JP3804865B2 (en) 2004-05-31 2004-05-31 Orthogonal frequency division multiplexing signal transmission apparatus and orthogonal frequency division multiplexing signal transmission method

Publications (2)

Publication Number Publication Date
JP2006211715A JP2006211715A (en) 2006-08-10
JP3818535B2 true JP3818535B2 (en) 2006-09-06

Family

ID=36967966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088508A Expired - Lifetime JP3818535B2 (en) 2006-03-28 2006-03-28 Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method

Country Status (1)

Country Link
JP (1) JP3818535B2 (en)

Also Published As

Publication number Publication date
JP2006211715A (en) 2006-08-10

Similar Documents

Publication Publication Date Title
JP3818539B1 (en) Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method
JP3804865B2 (en) Orthogonal frequency division multiplexing signal transmission apparatus and orthogonal frequency division multiplexing signal transmission method
JP3818535B2 (en) Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method
JP3818537B2 (en) Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method
JP3818534B2 (en) Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method
JP3818538B2 (en) Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method
JP3818536B2 (en) Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method
JP3818531B2 (en) Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method
JP3818530B2 (en) Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method
JP3818528B2 (en) Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method
JP3818533B2 (en) Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method
JP3818532B2 (en) Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method
JP3818529B2 (en) Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method
JP3531830B1 (en) Orthogonal frequency division multiplexing signal transmission / reception system and orthogonal frequency division multiplexing signal transmission / reception method
JP3818527B2 (en) Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method
JP3818525B2 (en) Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method
JP3818526B2 (en) Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method
JP4228353B2 (en) Orthogonal frequency division multiplex signal transmission / reception system and orthogonal frequency division multiplex signal transmission / reception method
JP3676740B2 (en) Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method
JP3531825B2 (en) Orthogonal frequency division multiplexing signal transmission / reception system and orthogonal frequency division multiplexing signal transmission / reception method
JP3531823B2 (en) Orthogonal frequency division multiplexing signal transmission / reception system and orthogonal frequency division multiplexing signal transmission / reception method
JP3531829B2 (en) Orthogonal frequency division multiplexing signal transmission / reception system and orthogonal frequency division multiplexing signal transmission / reception method
JP3531832B2 (en) Orthogonal frequency division multiplexing signal transmission / reception system and orthogonal frequency division multiplexing signal transmission / reception method
JP3531824B2 (en) Orthogonal frequency division multiplexing signal transmission / reception system and orthogonal frequency division multiplexing signal transmission / reception method
JP3531822B2 (en) Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

EXPY Cancellation because of completion of term