JP3817268B2 - マルチコードブック可変長デコーダ - Google Patents

マルチコードブック可変長デコーダ Download PDF

Info

Publication number
JP3817268B2
JP3817268B2 JP52413197A JP52413197A JP3817268B2 JP 3817268 B2 JP3817268 B2 JP 3817268B2 JP 52413197 A JP52413197 A JP 52413197A JP 52413197 A JP52413197 A JP 52413197A JP 3817268 B2 JP3817268 B2 JP 3817268B2
Authority
JP
Japan
Prior art keywords
variable length
decoder
length decoder
codebook
codeword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52413197A
Other languages
English (en)
Other versions
JPH11501485A (ja
Inventor
マイケル バクムツキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH11501485A publication Critical patent/JPH11501485A/ja
Application granted granted Critical
Publication of JP3817268B2 publication Critical patent/JP3817268B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
    • H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【技術分野】
【０００１】
本発明は、概ね、可変長デコーダに関し、とりわけ、新規のマルチコードブック可変長デコーダに関する。
【背景技術】
【０００２】
可変長デコーダ(VLD)は、可変長のワードからなる統計的に符号化されたビット流を復号するためにデジタル通信分野で広く使用されている。ディジタル的に圧縮された映像（例えば、ディジタルビデオ）の送信等のいくつかの用途においては、多数のマルチプル符号化テーブルまたは”（複数の）コードブック”が、符号化効率が最適になるように、種々の形式のデータを符号化するために使用される。種々の関連するコードブックに応じて符号化される種々の形式の可変長ワードからなるビット流を復号するために、多数のコードブックを使用する可変長デコーダを使用することが必要である。このような可変長デコーダは、"マルチコードブック可変長デコーダ(multi-code-book VLD)"として参照される。
【０００３】
一般に、マルチコードブック可変長デコーダは、デコーダとして及び未来コードブック予測器として同時に機能できなければならない。これに関し、通信プロトコルは、通常、現在利用可能な復号結果に基づいて適切な未来コードブックを選択するように構築されている。ディジタル的に圧縮されたビデオの送信に関するＭＰＥＧプロトコルは、このようなプロトコルの一例である。
【０００４】
マルチコードブック可変長デコーダの性能は、動作速度の見地からしばしば述べられる。例えばディジタル的に圧縮されたビデオの送信等の多くの用途においては通信プロトコル及び符号化テーブルの複雑さが与えられているため、マルチコードブック可変長デコーダは、通常、各々自身のコードブックを持つ複数の別個の可変長デコーダに分割されて実施される。このようにデコーダを分割した場合、概して、マルチコードブック可変長デコーダの動作速度はより遅い。復号されるべき到来ビット流内の各コードワードに対して適切な可変長デコーダを選択するための非同期的な解決策では、概して、マルチコードブック可変長デコーダの動作が満足のいく結果にならない。適切な可変長デコーダを選択するための同期的すなわちパイプラインされた解決策によれば、概して、マルチコードブック可変長デコーダの動作性能はより信頼性があり高速である。しかしながら、このような同期的すなわちパイプラインされた解決策は、付加的なシステム要求、すなわち、ビットがスキップされる問題、すなわち、マルチコードブック可変長デコーダの決定待ち時間(decision latency)に起因するビットが復号されない問題を解消するために到来ビット流のバッファリングの要求を課す。この決定待ち時間は、最新の復号コードワードの終端を検出するために、及びマルチコードブック可変長デコーダの複数の可変長デコーダのどれが復号されるべきビット流内の次のコードワードに対して適切な可変長デコーダであるか決定するために必要とされる時間に起因する。決定待ち時間の期間は、前記最新の復号コードワードの最終ビットが復号された時刻と、前記適切な可変長デコーダが活性化し前記次のコードワードの復号を開始した時刻との間の期間である。
【０００５】
パイプラインされたマルチコードブック可変長デコーダに関連する上述の問題を、第１図を参照して述べる。さらにとりわけ、パイプラインされたマルチコードブック可変長デコーダ（図示せず）は、到来ビット流内に含まれる現在のコードワードｎを復号し、次いで、該到来ビット流内に含まれる次のコードワードｎ＋１を復号するように機能する。パイプラインされたマルチコードブック可変長デコーダの個別可変長デコーダは、前記現在のコードワードｎの最終ビット"２０"が復号されたことを検出し、該検出に応答してワードｎのワード終端パルスＥＷを生成する。このパルスの継続時間は、一クロックサイクルである。この期間、動作通信プロトコルに応じて及びこのクロックサイクル時に利用可能になっている復号結果に基づいて並びに過去の復号結果に基づいて、システムコントローラ（図示せず）が、マルチコードブック可変長デコーダのどの個別可変長デコーダが次のコードワードｎ＋１を復号するために適切な可変長デコーダであるか決定し、該次のコードワードｎ＋１を復号するためにこれら個別可変長デコーダから適切な可変長デコーダを選択する（活性化させる）ためのＶＬＤｎ＋１選択決定パルスＳＤを出力する。
【０００６】
前記システムコントローラがどの個別可変長デコーダが前記次のコードワードｎ＋１を復号するために適切な可変長デコーダであるか決定し、この適切な可変長デコーダを選択する（活性化させる）ために前記ＶＬＤｎ＋１選択決定パルスＳＤを出力するために必要とされる時間は、該ＶＬＤｎ＋１選択決定パルスＳＤの立ち上がりエッジと前記ワードｎのワード終端パルスＥＷの立ち下がりエッジとが一致して示されるように、シングルクロックサイクル（すなわち、ワードｎのワード終端パルスＥＷの継続時間）である。このシングルビットクロックサイクルは、前記次のコードワードｎ＋１の第１ビット"１"を復号するためのビットクロックサイクルに対応し、"決定待ち時間期間(decision latency interval (DLI))"として参照される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前記選択された（適切な）可変長デコーダは、前記選択決定パルスＳＤに応答して活性化し、次のビットクロックサイクルの開始時に前記次のコードワードｎ＋１の復号を開始する、すなわち、該次のコードワードｎ＋１の第２ビット"２"から始まる。このように、容易に理解されるように、前記次のコードワードｎ＋１の第１ビット"１"はスキップされる、すなわち、復号されない。この問題を解消するために、前記システムコントローラは、この決定待ち時間期間ＤＬＩの間に前記次のコードワードｎ＋１のビット"１"を復号することを禁じる信号を生成しなければならない。これは、処理スピードの減少のみならず、マルチコードブック可変長デコーダの前に前記到来ビット流が部分的に失われることのないように十分なサイズのメモリバッファを必要とする。
【０００８】
前述に基づいて、当該技術分野において、現在利用可能であるパイプラインされたマルチコードブック可変長デコーダの上述の欠点及び短所を克服するような完全にパイプラインされたマルチコードブック可変長デコーダに対する必要性が現在存在していることが理解されよう。本発明は、この必要性を満たしている。
【課題を解決するための手段】
【０００９】
本発明は、複数の可変長コードワードを含有する入力ビット流を復号するためのマルチコードブック可変長デコーダに関する。このマルチコードブック可変長デコーダは、複数の個別可変長デコーダ及びコントローラを有している。これら個別可変長デコーダは各々、前記入力ビット流を受信し、各々異なる自身に関連するコードブックに応じて該入力ビット流を復号する。前記コントローラは、前記入力ビット流を受信し、該入力ビット流内に含まれる各順次のコードワードに対して、該コードワードを復号するために前記複数の個別可変長デコーダから適切なデコーダを選択する。
【００１０】
各前記個別可変長デコーダは、選択された場合、能動復号モードで動作し、前記入力ビット流内に含まれる現在のコードワードの終端を検出するまで該入力ビット流の各順次のビットを復号し、選択されない場合、受動復号モードで動作し、自身のコードブックに属する前記入力ビット流内に含まれる次のコードワードの初期ビットであるかのように該入力ビット流の各順次のビットを予め復号する。
【００１１】
各前記個別可変長デコーダは、選択された場合、前記現在のコードワードの終端の検出に基づきワード終端信号を生成する。前記コントローラは、この個別可変長デコーダにより生成されたワード終端信号を受信し、該ワード終端信号に応答して、前記個別可変長デコーダのどのデコーダが、規定の通信プロトコル（例えば、ＭＰＥＧ）に応じ、過去に復号されたコードワードに基づいて、前記次のコードワードを復号するために適切なデコーダであるか決定する。各前記個別可変長デコーダはまた、選択された場合、自身の出力において復号ワードも生成する。
【００１２】
前記個別可変長デコーダにより生成された前記復号ワードは、自身の出力において復号ワード流を生成するマルチプレクサにより多重される。前記コントローラは、過去に復号されたコードワードに基づいて且つ前記規定の通信プロトコルに応じて、前記入力ビット流内に含まれる各順次のコードワードの形式を決定し、この決定に基づいて、前記個別可変長デコーダのどのデコーダが適切なデコーダであるかどうか決定する。このように、前記個別可変長デコーダの動作は、完全にパイプラインされ、ゆえに、前記コントローラの決定待ち時間を補償するための入力バッファは必要ない。
【００１３】
前記入力ビット流内に含まれる各順次のコードワードに対して、前記複数の個別可変長デコーダの適切な一つのみが選択され、これら個別可変長デコーダの残りは、選択されない。これにより、前記複数の個別可変長デコーダの適切な選択デコーダは、能動復号モードで動作し、残りの非選択デコーダは、受動復号モードで動作する。このように、各前記個別可変長デコーダは、前記コントローラによる選択に応答して、前記入力ビット流内に含まれる前記次のコードワードの第１ビットを既に予め復号することになる。
【００１４】
本発明のこれらの及び種々の他の特長及び利点が、以下の図面と共に以下の詳細な説明からより明らかに理解されるであろう。
【発明を実施するための最良の形態】
【００１５】
第２図を参照して、本発明の好ましい実施例により構築されているマルチコードブック可変長デコーダ２０を説明する。見て分かるように、マルチコードブック可変長デコーダ２０は、ＶＬＤ１〜ＶＬＤｎで示される複数のｎ個の個別可変長デコーダに分割され、各可変長デコーダは、各々関連するコードブックを有している。これら個別デコーダＶＬＤ１〜ＶＬＤｎは、入力ビット流内に含まれる順次のコードワードの終端を検出し、各順次のコードワードを復号するためにこれら可変長デコーダから適切なデコーダを選択する可変長デコーダ予測器及び通信プロトコルコントローラ２２により制御される。一般的に、この可変長デコーダ予測器及び通信プロトコルコントローラ２２は、第１図に図示され前述したように、パイプラインされた形態で、ワード終端パルスＥＷを個別デコーダＶＬＤ１〜ＶＬＤｎから入力し、選択決定パルスＳＤを出力する。個別デコーダＶＬＤ１〜ＶＬＤｎにより出力された復号ワードは、復号ワード流を出力するシステムマルチプレクサ２４により多重される。前記コントローラと前記個別デコーダＶＬＤ１〜ＶＬＤｎとシステムマルチプレクサ２４との間のデータ交換は、当業者にとって容易に明らかなように、システムコントローラバス２６を介して遂行される。
【００１６】
本発明の好ましい実施例のマルチコードブック可変長デコーダ２０の動作を述べる。さらにとりわけ、コントローラ２０は、前記入力ビット流を監視し、動作通信プロトコル（例えば、ＭＰＥＧ）に基づいて、該入力ビット流内に含まれる順次のコードワード各々の形式を決定する。この決定に基づいて、コントローラ２０は、この決定された形式の現在のコードワードを復号するために個別デコーダＶＬＤ１〜ＶＬＤｎからの適切なデコーダを選択する（活性化させる）ための選択デコーダコマンド（選択ＶＬＤ１．．．ＶＬＤｎ）を出力する。これに関し、個別デコーダＶＬＤ１〜ＶＬＤｎの各々は、各々異なる自身に関連する形式のコードワードを復号するために各々異なる自身に関連するコードブックを利用する。
【００１７】
一般的に、個別デコーダＶＬＤ１〜ＶＬＤｎから選択されたデコーダは、能動復号モードで動作し、現在のコードワードの終端を発見するまで、自身のコードブックに応じて入力ビット流を復号する。個別デコーダＶＬＤ１〜ＶＬＤｎの残りの選択されていない各デコーダは、受動復号モードで動作し、自身のコードブックに応じたコードワードの始端であるかのように入力ビット流の各ビットを復号する。個別デコーダＶＬＤ１〜ＶＬＤｎの選択されていないあるデコーダＶＬＤｉが、前記コントローラ２２により出力されるパイプラインされた選択デコーダコマンド（選択ＶＬＤｉ）に応答して選択された（活性化された）場合、該デコーダの動作は、能動復号モードに切替えられ、当該入力ビット流内に含まれる次のコードワードを復号し、これら個別デコーダＶＬＤ１〜ＶＬＤｎの過去に選択されていたデコーダは、上述の受動復号モードに切替えられる。
【００１８】
選択されたデコーダは、（第１図においてワード終端パルスＥＷに対応する）"ワード終端発見"信号を生成し、この信号に対応して、コントローラ２２は、過去に復号されたコードワードに基づいて及び動作通信プロトコルに応じて、どの個別デコーダＶＬＤ１〜ＶＬＤｎが入力ビット流内に含まれる次のコードワードを復号するために適切なデコーダであるかを決定する。
【００１９】
これに関し、前記選択されたデコーダは、コントローラ２０から遅延される（パイプラインされた）選択デコーダコマンド（選択ＶＬＤｉ）を受信するまでに前記次のコードワードの第１ビットを予め既に復号しているため、該次のコードワードの第１ビットは、上述した現在利用可能なパイプラインされたマルチコードブック可変長デコーダを用いた場合のように、スキップされない。このように、本発明の完全にパイプラインされたマルチコードブック可変長デコーダ２０は、マルチコードブック可変長デコーダ２０の前に入力ビット流内に含まれるデータが欠けることを防止するための入力バッファの必要性を排除する。
【００２０】
これに関し、本発明のマルチコードブック可変長デコーダ２０の構成は、個別デコーダＶＬＤ１〜ＶＬＤｎ間の"シームレス(seamless)"スイッチングを可能にする。このような"シームレス"スイッチングは、マルチコードブック可変長デコーダ２０により復号される各コードワードに対して、該マルチコードブック可変長デコーダ２０の全ての個別デコーダＶＬＤ１〜ＶＬＤｎが各々の状態に無関係に、すなわち、選択されているか選択されていないかに関わらず復号処理に含まれる事実により達成される。
【００２１】
前記入力ビット流内に含まれるコードワードを復号するための上述した基本処理シーケンスは、該入力ビット流内に含まれる順次のコードワード各々に対して繰返される。
【００２２】
前述に基づいて、本発明の完全にパイプラインされたマルチコードブック可変長デコーダが、現在利用可能なパイプラインされたマルチコードブック可変長デコーダの欠点及び短所を克服し、さらにいくつかの重要な利点を提供することが理解されるであろう。
【００２３】
よりとりわけ、（"サブデコーダ"としても参照される）個別デコーダＶＬＤ１〜ＶＬＤｎの選択されていない全てのデコーダが入力ビット流を一段毎受動的に予め復号することにより、全体的なシステムの復号処理が遮断されることなく、これにより、復号処理を完全にパイプラインすることができる。優れた速度性能がこの真のパイプライン化の結果達成され、これにより、本発明のマルチコードブック可変長デコーダがリアルタイムで１００％のシステム処理能力を管理することができるため、一方では、より高速の復号クロックレートを使用可能にし、他方では、選択決定が遅れる問題を管理するために復号処理を遅くする必要性をなくし、さらに、マルチコードブック可変長デコーダの前の大入力バッファの必要性をなくしている。
【００２４】
本発明の好ましい実施例が先に詳細に述べられたが、当業者にとっては明らかであろうここで教授された基本的な発明コンセプトの多くの変形及び／または修正が、付加された請求項に規定されるように、本発明の精神及び範囲内に属するであろう。
【図面の簡単な説明】
【００２５】
【図１】第１図は、復号されるべきビット流内の現在のコードワードの終端を検出しその次のコードワードに対して適切な可変長デコーダを選択する際のマルチコードブック可変長デコーダの決定待ち時間に起因するビットがスキップされる問題を図示するタイミング図である。
【図２】第２図は、本発明の好ましい実施例に応じて構成された完全にパイプラインされたマルチコードブック可変長デコーダのブロック図である。

Claims (6)

  1. 複数の可変長コードワードを含有する入力ビット流を復号するためのマルチコードブック可変長デコーダであって、該デコーダは、
    各々前記入力ビット流を受信し、各々異なる自身に関連するコードブックに応じて該入力ビット流を復号する複数の個別可変長デコーダと、
    前記入力ビット流を受信し、該入力ビット流内に含まれる各順次のコードワードに対して、該コードワードを復号するために前記複数の個別可変長デコーダから適切なデコーダを選択するコントローラとを有し、
    各前記個別可変長デコーダは、選択された場合、能動復号モードで動作し、前記入力ビット流内に含まれる現在のコードワードの終端を検出するまで該入力ビット流の各順次のビットを復号し、選択されない場合、受動復号モードで動作し、前記入力ビット流内に含まれる次のコードワードの初期ビットであるかのように該入力ビット流の各順次のビットを予め復号することを特徴とするマルチコードブック可変長デコーダ。
  2. 請求項１に記載のマルチコードブック可変長デコーダにおいて、
    各前記個別可変長デコーダは、選択された場合、前記現在のコードワードの終端の検出に基づきワード終端信号を生成し、前記コントローラは、該ワード終端信号を受信し、該ワード終端信号に応答して、前記個別可変長デコーダのどのデコーダが、規定の通信プロトコルに応じ、過去に復号されたコードワードに基づいて、前記次のコードワードを復号するために適切なデコーダであるかを決定することを特徴とするマルチコードブック可変長デコーダ。
  3. 請求項１に記載のマルチコードブック可変長デコーダにおいて、
    各前記個別可変長デコーダは、選択された場合、自身の出力において復号ワードを生成することを特徴とするマルチコードブック可変長デコーダ。
  4. 請求項３に記載のマルチコードブック可変長デコーダにおいて、
    当該マルチコードブック可変長デコーダは、さらに、前記個別可変長デコーダにより生成された前記復号ワードを多重し、自身の出力において復号ワード流を生成するマルチプレクサを有することを特徴とするマルチコードブック可変長デコーダ。
  5. 請求項２に記載のマルチコードブック可変長デコーダにおいて、
    前記規定の通信プロトコルはＭＰＥＧプロトコルであることを特徴とするマルチコードブック可変長デコーダ。
  6. 請求項１に記載のマルチコードブック可変長デコーダにおいて、
    前記コントローラは、前記個別可変長デコーダの完全にパイプラインされた動作を提供するように当該マルチコードブック可変長デコーダの全体の復号動作を制御し、ゆえに、前記入力ビット流内に含まれる各順次のコードワードを復号するために前記複数の個別可変長デコーダから適切なデコーダを選択する際に前記コントローラの決定待ち時間を補償するための入力バッファが必要ないことを特徴とするマルチコードブック可変長デコーダ。
JP52413197A 1995-12-28 1996-12-05 マルチコードブック可変長デコーダ Expired - Fee Related JP3817268B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/580,404 1995-12-28
US08/580,404 US5686916A (en) 1995-12-28 1995-12-28 Multi-code-book variable length decoder
PCT/IB1996/001362 WO1997024808A1 (en) 1995-12-28 1996-12-05 Multi-code-book variable length decoder

Publications (2)

Publication Number Publication Date
JPH11501485A JPH11501485A (ja) 1999-02-02
JP3817268B2 true JP3817268B2 (ja) 2006-09-06

Family

ID=24320964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52413197A Expired - Fee Related JP3817268B2 (ja) 1995-12-28 1996-12-05 マルチコードブック可変長デコーダ

Country Status (6)

Country Link
US (1) US5686916A (ja)
EP (1) EP0812493B1 (ja)
JP (1) JP3817268B2 (ja)
KR (1) KR100462261B1 (ja)
DE (1) DE69621917T2 (ja)
WO (1) WO1997024808A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963260A (en) * 1997-03-18 1999-10-05 U.S. Philips Electronics North America Corporation Macroblock-level partitioned HDTV video decoder and related method
US6246347B1 (en) * 1997-10-27 2001-06-12 Philips Electronics North America Corporation Controller for a variable length decoder
US6624761B2 (en) 1998-12-11 2003-09-23 Realtime Data, Llc Content independent data compression method and system
US6215424B1 (en) 1998-12-16 2001-04-10 Thomson Licensing S.A. System for variable length codeword processing suitable for video and other applications
US6601104B1 (en) 1999-03-11 2003-07-29 Realtime Data Llc System and methods for accelerated data storage and retrieval
US6604158B1 (en) 1999-03-11 2003-08-05 Realtime Data, Llc System and methods for accelerated data storage and retrieval
US6498571B2 (en) 1999-12-09 2002-12-24 Luxxon Corporation Multiple stream variable length encoder and decoder
US20010047473A1 (en) 2000-02-03 2001-11-29 Realtime Data, Llc Systems and methods for computer initialization
JP2002050996A (ja) * 2000-07-31 2002-02-15 Sony Corp 整数倍相互関係を有するブロック長を用いて符号化された信号を通信伝送路を介して送信する通信システム
US9143546B2 (en) 2000-10-03 2015-09-22 Realtime Data Llc System and method for data feed acceleration and encryption
US8692695B2 (en) 2000-10-03 2014-04-08 Realtime Data, Llc Methods for encoding and decoding data
US7417568B2 (en) 2000-10-03 2008-08-26 Realtime Data Llc System and method for data feed acceleration and encryption
US7386046B2 (en) 2001-02-13 2008-06-10 Realtime Data Llc Bandwidth sensitive data compression and decompression
US8588291B2 (en) * 2003-09-22 2013-11-19 Broadcom Corporation Multiple decode user interface
US7706777B2 (en) * 2003-09-23 2010-04-27 Broadcom Corporation Secure user interface in a shared resource environment
CN100484245C (zh) * 2004-09-29 2009-04-29 华为技术有限公司 一种变长码编解码方法
US7623049B2 (en) * 2006-06-08 2009-11-24 Via Technologies, Inc. Decoding of context adaptive variable length codes in computational core of programmable graphics processing unit
US7626521B2 (en) * 2006-06-08 2009-12-01 Via Technologies, Inc. Decoding control of computational core of programmable graphics processing unit
US8013765B1 (en) * 2008-05-01 2011-09-06 Cavium, Inc. Modular scaleable processing engine for accelerating variable length coding
US9716515B2 (en) 2015-12-14 2017-07-25 International Business Machines Corporation Method for detecting end of record in variable length coded bit stream
US10917110B1 (en) * 2019-09-02 2021-02-09 Ati Technologies Ulc Multiple symbol decoder

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3918047A (en) * 1974-03-28 1975-11-04 Bell Telephone Labor Inc Decoding circuit for variable length codes
JPS5411614A (en) * 1977-06-27 1979-01-27 Nec Corp Code conversion unit for digital signal
US5173695A (en) * 1990-06-29 1992-12-22 Bell Communications Research, Inc. High-speed flexible variable-length-code decoder
US5363097A (en) * 1992-09-14 1994-11-08 Industrial Technology Research Institute Direct sequential-bit variable length decoder
JP3136796B2 (ja) * 1992-09-24 2001-02-19 ソニー株式会社 可変長符号デコーダ
JP3190755B2 (ja) * 1993-01-22 2001-07-23 株式会社東芝 復号装置
US5424733A (en) * 1993-02-17 1995-06-13 Zenith Electronics Corp. Parallel path variable length decoding for video signals
EP0614317A3 (en) * 1993-03-05 1995-01-25 Sony Corp Decoding video signals.
EP0631440A3 (en) * 1993-06-23 1995-02-22 Daewoo Electronics Co Ltd Device for the parallel decoding of image signals encoded with variable length.
US5491480A (en) * 1994-05-25 1996-02-13 Industrial Technology Research Institute Variable length decoder using serial and parallel processing
US5572208A (en) * 1994-07-29 1996-11-05 Industrial Technology Research Institute Apparatus and method for multi-layered decoding of variable length codes

Also Published As

Publication number Publication date
DE69621917D1 (de) 2002-07-25
DE69621917T2 (de) 2003-03-13
JPH11501485A (ja) 1999-02-02
EP0812493B1 (en) 2002-06-19
KR100462261B1 (ko) 2005-04-08
EP0812493A1 (en) 1997-12-17
WO1997024808A1 (en) 1997-07-10
KR19980702580A (ko) 1998-07-15
US5686916A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
JP3817268B2 (ja) マルチコードブック可変長デコーダ
JP5043033B2 (ja) 復号化システムおよび方法
JP3892063B2 (ja) 圧縮ビデオ・データの伸張システム
US7595743B1 (en) System and method for reducing storage requirements for content adaptive binary arithmetic coding
KR100462421B1 (ko) 가변길이디코더
US10652563B2 (en) Parallel parsing in a video decoder
EP0801502A3 (en) Code sequence detection in a trellis decoder
JP2000349825A (ja) データパケットの２つ以上のシーケンスを処理する方法および装置
JPH11501489A (ja) 可変長デコーダ
US6285789B1 (en) Variable length code decoder for MPEG
JPH09130265A (ja) 処理速度の高い可変長コード復号化装置及びその復号化方法
CN100481958C (zh) 用以执行资料流的信号同步的系统与方法
US5757295A (en) Variable length decoder with enhanced throughput due to parallel processing of contiguous code words of identical type
WO2003098809A1 (en) Programmable variable length decoder including interface of cpu processor
JPH0738445A (ja) 可変長さ符号復号化装置
JPH08223055A (ja) 可変長コードデコーダ
KR100845062B1 (ko) 복수의 데이터 스트림에 대한 부호화/복호화 엔진
JP3513285B2 (ja) 音声の符号・復号方式
CN111679856B (zh) 高效能复杂指令译码的微处理器
KR100209881B1 (ko) 고속 가변장 복호기의 메모리제어장치
JP2008532405A (ja) Ｍｐｅｇデコーダのための適応型フォールバックシステム
JPH03101395A (ja) 可変長データ復号器
MX9702559A (es) Deteccion de secuencia de codigos en un descodificador entrelazado.
MX9702556A (es) Descodificador viterbi para señales de paquetes digitales.
JP2002204171A (ja) クロックサイクル当りの多重隣接可変コード長を復号する装置及び方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050705

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060317

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060612

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees