JP3812979B2 - 過渡解析方法及び記憶媒体 - Google Patents
過渡解析方法及び記憶媒体 Download PDFInfo
- Publication number
- JP3812979B2 JP3812979B2 JP31720496A JP31720496A JP3812979B2 JP 3812979 B2 JP3812979 B2 JP 3812979B2 JP 31720496 A JP31720496 A JP 31720496A JP 31720496 A JP31720496 A JP 31720496A JP 3812979 B2 JP3812979 B2 JP 3812979B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- state variable
- component
- time
- variable vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、電気回路の電位や電流などの状態変数の時間変化をシミュレーションする過渡解析方法及びこの方法を実行するプログラムが格納された記憶媒体に関する。
【０００２】
【従来の技術】
過渡解析方法は、半導体集積回路の設計及び開発を効率良く行うために用いられている。近年の半導体集積回路の高集積化及び大規模化に伴い、シミュレーション所要時間が増大しており、その短縮化が要求されている。
この要求に応えるために本発明者が提案した過渡解析方法（特開平８−７７２１５号公報）を、図８に示す簡単な回路例を用いて説明する。
【０００３】
この回路では、回路素子Ｅ０１、Ｅ０３、Ｅ１２、Ｅ２３及びＥ４０が配線で接続されている。解析条件として、信号源Ｓから既知の信号が与えられ、ノードＮ３の電位が０Ｖに固定されている。
ノードＮ０〜Ｎ４での電位をそれぞれＶ（０）〜Ｖ（４）とし、ノードＮ０〜Ｎ４に流入する電流の合計をそれぞれＵ（０）〜Ｕ（４）とする。
【０００４】
時点ｔ＝ｉΔｔ、ｉ＝０〜ｉmaxでの状態変数ベクトルＶ＝（Ｖ（０），Ｖ（１），Ｖ（２））を、過渡解析の解として求める。電位Ｖ（３）及びＶ（４）は解析条件として与えられるので、求めようとする状態変数ベクトルＶの成分ではない。
実際には回路素子数が多いので、各時点での状態変数ベクトルＶを、逐次近似法により求める。ノード電流ベクトルＵ＝（Ｕ（０），Ｕ（１），Ｕ（２））は本来０であるが、逐次近似法で状態変数ベクトルＶの解を求める場合には、ノード電流ベクトルＵが０に収束するように繰り返し処理を行う。ノード電流ベクトルＵはＵ＝Ｆ（Ｖ）で表される。ここにＦ（Ｖ）は回路構成により定まるベクトルであり、その各成分は状態変数ベクトルＶの全成分の非線形関数である。
【０００５】
この逐次近似法では、各時点につき、ｊ＝０〜２の全てに対し｜Ｕ（ｊ）｜≦εｕが満たされるまで、例えばニュートンラプソン法により繰り返し処理を行って、状態変数ベクトルＶを決定する。
各時点での状態変数ベクトルＶは、その次元数が低いほど、より短時間で求めることができる。
【０００６】
そこで、本発明者は、状態変数ベクトルＶの各成分について、時間的変化の絶対値が小さな設定値εｖ以下の場合には、その成分を定数化することにより、状態変数ベクトルＶの次元数を低くして計算時間を短縮し、その成分に対応するノード電流ベクトルＵの成分の時間変化の絶対値が、小さな設定値εｕを越えた場合には、対応する状態変数ベクトルＶの成分を変数に戻す、という方法を提案した。
【０００７】
【発明が解決しようとする課題】
上記方法によれば、解析時間を短縮することができるが、変数を定数化しない場合よりも解析精度が低くなる。本発明者は、この精度低下が主に、状態変数ベクトルＶの定数化された成分を変数に戻す時点が遅くなることに起因することを発見した。
【０００８】
本発明の目的は、このような事実の発見に鑑み、状態変数ベクトルの成分の定数化を適宜行うことにより解析時間を短縮するとともに、状態変数ベクトルの定数化された成分の変数化をより適切に行うことにより解析精度を向上させることができる、過渡解析方法及びこの方法を実行するプログラムが格納された記憶媒体を提供することにある。
【０００９】
【課題を解決するための手段及びその作用効果】
本発明では、コンピュータに実行させる過渡解析方法において、該コンピュータには、回路構成データファイルと解析条件データファイルと状態変数波形データファイルとが格納された記憶装置が接続されており、該コンピュータに対し、初期値から順次変化する各時点ｔについて、
該回路構成データファイルに含まれる回路素子の特性データ及び素子間接続データ、並びに、該解析条件データファイルに含まれる、外部から与えられる電位や電流の波形に基づき、時点ｔでの回路の状態変数ベクトルＶを逐次近似法により算出し、該逐次近似法では、該状態変数ベクトルＶの各成分に対応する成分を含み該状態変数ベクトルＶと所定の関係にあり且つ本来定数ベクトルであるべき評価ベクトルＵが、該定数ベクトルに収束したと判定されるまで繰り返し処理を行って該状態変数ベクトルＶを決定し、該状態変数ベクトルＶを該状態変数波形データファイルに格納する状態変数ベクトル算出ステップを実行させ、
該状態変数ベクトル算出ステップはさらに、
時点ｔでの該状態変数ベクトルＶの成分が時間Δｔ前の値から、予め定められた第１設定値εｖ以上ずれていないときに、該状態変数ベクトルＶの該成分を定数化して該状態変数ベクトルＶの成分から除外する定数化ステップと、
定数化された該成分に対応する、時点ｔでの該評価ベクトルＵの成分が、時間Δｔ前の値から、予め定められた第２設定値εｕを越えてずれているときに、定数化された該成分を該状態変数ベクトルＶの成分に復帰させる変数復帰ステップと、
定数化された該成分に対応する該評価ベクトルＵの成分が時間Δｔ前の値から該第２設定値εｕ以下である第３設定値εｗを越えてずれているときに、該評価ベクトルＵの成分の時間Δｔ前の値からの変化に応じて、該評価ベクトルＵの成分に対応した該状態変数ベクトルＶの成分の値を補正する補正ステップと、
を有する。
【００１０】
本発明によれば、補正ステップでの状態変数ベクトルＶの成分の値を補正により、定数化された状態変数ベクトルＶの成分の変数化の遅延が低減されて、状態変数ベクトルＶの解の精度が向上するという効果を奏する。
本発明の第１態様では、上記補正ステップの上記第３設定値εｗは、上記第２設定値εｖに等しい。
【００１１】
この第１態様によれば、評価ベクトル成分の変化が比較的小さいものについては、これに対応した状態変数ベクトル成分の補正が無視され、変数復帰条件を満たすもののみについてこの補正が行われるので、（解の精度向上量）／（補正計算時間の増加）が小さくなるのを防止することができるという効果を奏する。
本発明の第２態様では、上記補正ステップで上記状態変数ベクトルＶの成分の値を補正した場合、補正された該状態変数ベクトルＶを用いて再度該補正ステップを実行する。
【００１２】
この第２態様によれば、評価ベクトル成分の補正の効果が隣のノードに伝播して、補正がより正確に行われるという効果を奏する。
本発明の第３態様では、上記補正ステップで補正された上記状態変数ベクトルＶを該状態変数ベクトルの解とする。
この第３態様によれば、状態変数ベクトルの解の精度が、補正前の状態変数ベクトルを解とする場合よりも向上するという効果を奏する。
【００１３】
本発明の第４態様では、上記状態変数ベクトルＶの成分は全てノード電位であり、上記評価ベクトルＵの成分は全てノード電流であり、
上記補正ステップでは、状態変数ベクトルＶの第ｉ成分Ｖ（ｉ）を、
Ｖ（ｉ）＝Ｖ（ｉ）−（Ｕ（ｉ）−ＵＢ（ｉ））／Ｇｉｉと補正し、
ここに、Ｕ（ｉ）は時点ｔでの評価ベクトルＵの、Ｖ（ｉ）に対応した第ｉ成分であり、ＵＢ（ｉ）は時点（ｔ−Δｔ）での評価ベクトルの、Ｖ（ｉ）に対応した第ｉ成分であり、Ｇｉｉは、ベクトルＵ＝Ｆ（Ｖ）におけるベクトルＦ（Ｖ）のヤコビの関数行列の第ｉ行第ｉ列成分である。ベクトルＦ（Ｖ）は、その各成分がベクトルＶの成分の関数であり、一般に非線形関数である。
【００１５】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
［第１実施形態］
過渡解析装置のハードウエア概略構成は、図３に示す如く、一般的なコンピュータシステムであり、コンピュータ１０にコンソール１１及び外部記憶装置が接続されている。この外部記憶装置には、回路構成データファイル１２と、解析条件データファイル１３と、状態変数波形データファイル１４と、過渡解析プログラム１５とが格納されている。
【００１６】
以下の説明において、次のような変数を用いる。
状態変数ベクトルＶ、ノード電流ベクトルＵ及びこれらの成分は、図８についての上記説明と同様である。
Ｖ＝（Ｖ（０），Ｖ（１），・・・，Ｖ（ｎ−１））
状態変数ベクトルＶには定数化された状態変数Ｖ（ｊ）（定数化成分）が含まれず、ｋ次元（ｋ≦ｎ）であるとする。定数化成分を含ませてｎ次元にしたものをＶ’で表す。
【００１７】
Ｖ（ｉ）：状態変数としての、時点ｔでのノードｉの電位、ｉ＝０〜ｎ−１
ＶＢ（ｉ）：時点（ｔ−Δｔ）でのノードｉの電位
ＦＶ（ｉ）：変数フラグであり、‘１’のとき、状態変数Ｖ（ｉ）が変数であることを示し、‘０’のとき、状態変数Ｖ（０）が定数化されていることを示す。
【００１８】
ＦＡ（ｉ）：変数化決定フラグであり、‘１’のとき、定数化されている状態変数Ｖ（ｉ）の変数化が決定されていることを示し、‘０’のとき、この決定がされていないことを示す。
ＦＰ：変数化処理中フラグであり、‘１’のとき変数化処理未了であることを示し、‘０’のとき変数化処理終了であることを示す。
【００１９】
Ｕ＝（Ｕ（０），Ｕ（１），・・・，Ｕ（ｎ−１））
ノード電流ベクトルＵには定数化された状態変数Ｖ（ｊ）に対応するノード電流Ｕ（ｊ）が含まれず、ｋ次元（ｋ≦ｎ）であるとする。定数化成分を含ませてｎ次元にしたものをＵ’で表す。
Ｕ（ｉ）：時点ｔでノードｉに流入する電流の合計（ノード電流）
ＵＢ（ｉ）：時点（ｔ−Δｔ）でノードｉに流入する電流の合計
Ｆ（Ｖ）：各成分がベクトルＶの成分の関数、すなわち、Ｆ（Ｖ）＝（Ｆ１，Ｆ２，・・・，Ｆｋ−１）と表すと、成分Ｆ１，Ｆ２，・・・，Ｆｋ−１はいずれもＶ（１）〜Ｖ（ｋ−１）の関数、一般に非線形関数であり、回路構成により定まり、ベクトル式Ｕ＝Ｆ（Ｖ）が成立する。
Ｕ＝Ｆ（Ｖ）に対応したＵ’とＶ’の関係をＵ’＝Ｆ’（Ｖ’）で表す。
【００２０】
Ｇ：ベクトルＦ（Ｖ）のヤコビの関数行列であり、ｋ行ｋ列のコンダクタンス行列であって、その第ｉ行第ｊ列成分は、ＦｉのＶ（ｊ）に関する偏微分∂Ｆｉ／∂Ｖ（ｊ）である。列ベクトルＶが時間Δｔ後に列ベクトルＶ＋ΔＶになるとすると、Ｆ（Ｖ＋ΔＶ）＝Ｆ（Ｖ）＋ＧΔＶの関係が成立する。Ｖ’及びＵ’に対応したｎ行ｎ列のコンダクタンス行列をＧ’で表す。
【００２１】
次に、図１及び図２を参照して、コンピュータ１０で実行される過渡解析プログラムの内容を説明する。図２は、図１中のステップ２２の詳細フローチャートである。以下、括弧内の数値は、図中のステップ識別番号である。
（２０）回路構成データファイル１２及び解析条件データファイル１３からそれぞれ回路構成データ及び解析条件データを入力する。回路構成データは、モデル化された回路素子の特性データと素子間接続データとからなる。解析条件は、既知の条件であって、外部から与えられる電位や電流の波形等である。
【００２２】
変数フラグＦＶ（０）〜ＦＶ（ｎ−１）にそれぞれ初期値１を代入し、時点ｔに初期値０を代入する。
（２１）上述のように例えばニュートンラプソン法を用いて、時点ｔでの状態変数ベクトルＶを求める。
（２２）後述のように、状態変数ベクトルＶの定数化成分について変数化条件を満たすものを変数に復帰させる。最初は定数化成分が存在しないので、変数化されない。
【００２３】
（２３）ｉ＝０〜ｎ−１の各々について、ＦＶ（ｉ）＝‘１’のとき、｜Ｖ（ｉ）−ＶＢ（ｉ）｜＜εｖであれば、すなわち電位Ｖ（ｉ）が定数化条件を満たせば、変数フラグＦＶ（ｉ）に‘０’を代入する。ここにεｖは、予め設定された小さな第１設定値である。
例えば図５（Ａ）において、ｔ＝ｔ４で状態変数Ｖ（ｉ）が定数化される。
【００２４】
（２４）ｉ＝０〜ｎ−１の各々について、ＦＶ（ｉ）＝‘０’かつＦＡ（ｉ）＝‘１’ならば、すなわち、状態変数Ｖ（ｉ）が定数化されており、かつ、ステップ２２でその変数化が決定しておれば、変数フラグＦＶ（ｉ）に‘１’を代入する。変数化決定フラグＦＡ（ｉ）の初期化は、ステップ２１〜２８のループの次の繰り返し処理、すなわちΔｔ後のステップ２２において、後述のように行われる。
【００２５】
変数化処理であるステップ２２と本ステップ２４との間に、定数化処理であるステップ２３を置いているのは、ステップ２２で変数化が決定しても、ステップ２２での後述の電位補正処理により、ステップ２３で定数化される場合を考慮したことによる。
（２５）状態変数ベクトルＶを図３の状態変数波形データファイル１４に書き込む。
【００２６】
（２６）ｔ≧ｔｅであれば処理を終了し、そうでなければステップ２７へ進む。ここにｔｅは、時間ｔの範囲の上限値であり、予め設定されている。
（２７）ｉ＝０〜ｎ−１の各々について、ＦＶ（ｉ）＝‘０’であれば、Ｕ’＝Ｆ’（Ｖ’）からノード電流Ｕ（ｉ）を算出し（ノード電流ベクトルＵにはノード電流Ｕ（ｉ）が含まれていないのでＵ＝Ｆ（Ｖ）からノード電流Ｕ（ｉ）を求めることはできない。）、これをＵＢ（ｉ）に代入する。但し、ステップ２２中の後述のステップ２２４で、既にノード電流Ｕ（ｉ）が算出されていれば、ここで再度ノード電流Ｕ（ｉ）を算出することなく、このＵ（ｉ）をＵＢ（ｉ）に代入する。
【００２７】
このＵＢ（ｉ）は、ステップ２１〜２８のループの次の繰り返し処理、すなわちΔｔ後のステップ２２中の後述のステップ２２５及び２２６において、用いられる。
（２８）時点ｔにΔｔを加えて、上記ステップ２１へ戻る。
次に、上記ステップ２２の変数化処理の詳細を説明する。
【００２８】
（２２１）変数化決定フラグＦＡ（０）〜ＦＡ（ｎ−１）に初期値０を代入する。
（２２２）変数化処理中フラグＦＰ及びノードｉに初期値０を代入する。
（２２３）ＦＶ（ｉ）＝‘０’かつＦＡ（ｉ）＝‘０’であれば、すなわち定数化されている状態変数Ｖ（ｉ）の変数化が決定されていなければ、ステップ２２４へ進み、そうでなければステップ２２７へ進む。
【００２９】
（２２４）Ｕ’＝Ｆ’（Ｖ’）からノード電流Ｕ（ｉ）を算出する。
（２２５）｜Ｕ（ｉ）−ＵＢ（ｉ）｜＞εｕであれば、すなわち変数化条件を満たせば、ステップ２２６へ進み、そうでなければステップ２２７へ進む。ここにεｕは、予め設定された小さな第２設定値である。εｕの値は、図１のステップ２３のεｖと独立に設定することができる。
【００３０】
例えば図５（Ｂ）において、ｔ＝ｔ７で状態変数Ｖ（ｉ）が変数化条件を満たす。
（２２６）変数化処理中フラグＦＰ及び変数化決定フラグＦＡ（ｉ）に１を代入する。
ΔＶｉ＝（Ｕ（ｉ）−ＵＢ（ｉ））／Ｇｉｉを算出し、Ｖ（ｉ）からΔＶｉだけ差し引く。ここに、Ｇｉｉは、コンダクタンス行列Ｇの第ｉ行第ｉ列の成分である。
【００３１】
次に、図４を参照して、状態変数Ｖ（ｉ）をこのように補正する理由を説明する。
図４（Ａ）に示す如く、回路素子Ｅ１２の一端側のノードＮ１の電位Ｖ（１）が変数であり、回路素子Ｅ１２と回路素子Ｅ２３との間のノードＮ２の電位Ｖ（２）及び回路素子Ｅ２３の、ノードＮ２と反対側のノードＮ３の電位Ｖ（３）が定数化されているとする。回路素子Ｅ１２及びＥ２３に流れる電流を、図示のようにＩ１２及びＩ２３とすると、Ｕ（２）＝−Ｉ１２＋Ｉ２３となる。
【００３２】
図４（Ｂ）〜（Ｄ）はそれぞれ電位Ｖ（１）〜Ｖ（３）のｔ＝ｔ１及びｔ＝ｔ２での値を示し、図４（Ｅ）〜（Ｇ）はそれぞれノード電流Ｕ（１）〜Ｕ（３）のｔ＝ｔ１及びｔ＝ｔ２での値を示す。図４（Ｂ）〜（Ｇ）中、実線は補正前である。ｔ＝ｔ２を現時点とし、ｔ＝ｔ１を現時点から時間Δｔ前の時点とする。Δｔ前から、電位Ｖ（１）が変化しているので、電流Ｉ１２も変化しており、ノード電流Ｕ（２）がΔｔ前からΔＵ（２）＝Ｕ（２）−ＵＢ（２）＝−ΔＩ１２＋ΔＩ２３だけ変化している。電位Ｖ（２）及びＶ（３）はΔｔ前から変化していないので、電流Ｉ２３の変化ΔＩ２３は０であり、ΔＵ（２）＝−ΔＩ１２となる。
【００３３】
電位Ｖ（２）は定数化されているので、Δｔ前と同一であるが、より正確には、電流変化量ΔＩ１２により、電位Ｖ（２）がΔｔ前からΔＶ（２）＝−ΔＩ１２／Ｇ２２だけ低下、すなわちΔＩ１２／Ｇ２２だけ上昇すると考えられる。
そこで、電位Ｖ（２）を、
Ｖ（２）−ΔＶ（２）＝Ｖ（２）−（Ｕ（２）−ＵＢ（２））／Ｇ２２
と補正する。図４（Ｃ）中の一点鎖線はこの補正後を示している。
【００３４】
｜Ｕ（２）−ＵＢ（２）｜が比較的小さいものは補正量ΔＶ（２）を無視することができるので、ステップ２２５で変数化条件｜Ｕ（ｉ）−ＵＢ（ｉ）｜＞εｕを満たすもののみについてこの補正を行うことにより、（解の精度向上量）／（補正計算時間の増加）が小さくなるのを防止している。
この補正により、電位Ｖ（２）がΔＶ（２）低下すると、電流Ｉ２３が増加するので、図４（Ｇ）中の一点鎖線で示すようにノード電流Ｕ（３）がΔｔ前から減少し、ΔＵ（３）≠０となる。すなわち、電位補正の効果が隣のノードに伝播して電流補正を促すことになる。この電流補正により、ステップ２２５で変数化条件を補正前に満たさなかったものが満たすようになるものも考えられ、以下同様にして電位及び電流の補正の効果が伝播する。
【００３５】
このようにすることにより、状態変数ベクトルＶの定数化成分の変数化の遅延が低減されて、状態変数ベクトルＶの解の精度が向上する。
図６（Ａ）及び（Ｂ）は、図４（Ａ）における電位Ｖ（１）及びＶ（２）の変化を示し、図６（Ｃ）は上記補正量ΔＶ（ｉ）を考慮しなかった従来例での電位Ｖ（２）の変化を示す。
【００３６】
（２２７）ノードｉを１だけインクリメントする。
（２２８）ｉ＜ｎであればステップ２２２へ戻り、ｉ＝ｎとなればステップ２２９へ進む。
（２２９）ＦＰ＝‘１’であれば、すなわちステップ２２６の電位補正がｉ＝１〜ｎ−１の少なくとも１つについて行われた場合には、上記補正の効果の伝播を行わせるために、ステップ２２２へ戻る。その後のステップ２２４では、補正後の電位Ｖ（ｉ）を用いることにより、上記のように電位補正の効果が隣のノードに伝播して、このノードの電流補正が行われることになる。
【００３７】
ＦＰ＝‘０’であれば、すなわち、補正の効果の伝播が終了した場合には、変数化処理を終了する。
なお、上記補正を、ステップ２２でのみ用い、すなわち変数化遅延を低減するためだけに用い、他のステップで補正前の状態変数ベクトルＶを用いても、変数化遅延低減の効果は得られる。
【００３８】
次の第２実施形態は、第１実施形態がこのような補正の限定的使用であると仮定している。
［第２実施形態］
図７は、本発明の第２実施形態の過渡解析方法において図１のフローのステップ２２とステップ２３との間に挿入されるステップ２９を示す。
【００３９】
このステップ２９は、上記補正をステップ２２以外の処理でも用いるようにするためのものである。
ステップ２２では、ｉ＝０〜ｎ−１の各々について、ＦＶ（ｉ）＝‘０’かつＦＡ（ｉ）＝‘１’であれば、すなわち、定数化されてる状態変数Ｖ（ｉ）の変数への復帰がステップ２２で決定された場合には、ステップ２２での補正の前の電位Ｖ（ｉ）から、ステップ２２での上記ΔＶｉを差し引くことにより、電位Ｖ（ｉ）を補正されたものにする。
【００４０】
これにより、電位Ｖ（ｉ）がより正確になり、状態変数ベクトルＶの解の精度がより向上する。
なお、本発明には外にも種々の変形例が含まれる。
例えば、図２のステップ２２５の処理を、｜Ｕ（ｉ）−ＵＢ（ｉ）｜＞εｗを判定する第１処理と｜Ｕ（ｉ）−ＵＢ（ｉ）｜＞εｕを判定する第２処理とに分け、第２設定値εｕを第３設定値εｗよりも大きい設定値とし、さらに、図２のステップ２２６の処理を、フラグＦＡ（ｉ）に１を代入する第３処理と、残りの第４処理とに分け、
第１処理で肯定判定されたときに第４処理を実行し、次に第２処理を実行し、第２処理で肯定判定されたときに第３処理を実行し、次にステップ２２７へ進み、第１処理又は第２処理で否定判定された場合にステップ２２７へ進むようにしてもよい。このようにすれば、計算量が増加するが、補正がより正確に行われ、変数化遅延低減効果が向上する。
【００４１】
また、電流と電位とは所定の関係にあるので、状態変数ベクトルＶの成分は電位に限定されず、状態変数ベクトルＶの全成分又はその一部は電流であってもよい。但し、この電流は回路素子を流れる電流であって、本来０であるノード電流ではない。
評価ベクトルＵはノード電流を成分とするベクトルに限定されず、時点ｔでの状態変数ベクトルＶの解の収束を判定できるものであればよく、状態変数ベクトルＶと所定の関係にあり且つ本来定数ベクトルになるものであればよい。
【００４２】
さらに、図１のステップ２３のＶＢ（ｉ）及び図２のステップ２２５及び２２６のＵＢ（ｉ）は、時点ｔより少し前の時点でのものであればよく、例えば時点（ｔ−２Δｔ）でのものであってもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態の過渡解析方法を示すフローチャートである。
【図２】図１のステップ２２の詳細を示すフローチャートである。
【図３】本発明の第１実施形態の過渡解析装置概略構成を示すブロック図である。
【図４】定数化された状態変数の変数化を説明する図である。
【図５】ノードｉでの電位及び電流の変化と状態変数の定数化及び変数化を示す図である。
【図６】定数化された状態変数の変数化が従来よりも適正に行われることを示す線図である。
【図７】本発明の第２実施形態の過渡解析方法において図１のフローに挿入されるステップを示す図である。
【図８】解析対象の簡単な例を示す回路図である。
【符号の説明】
１０ コンピュータ
１２ 回路構成データファイル
１３ 解析条件ファイル
１４ 状態変数波形ファイル
【発明の属する技術分野】
本発明は、電気回路の電位や電流などの状態変数の時間変化をシミュレーションする過渡解析方法及びこの方法を実行するプログラムが格納された記憶媒体に関する。
【０００２】
【従来の技術】
過渡解析方法は、半導体集積回路の設計及び開発を効率良く行うために用いられている。近年の半導体集積回路の高集積化及び大規模化に伴い、シミュレーション所要時間が増大しており、その短縮化が要求されている。
この要求に応えるために本発明者が提案した過渡解析方法（特開平８−７７２１５号公報）を、図８に示す簡単な回路例を用いて説明する。
【０００３】
この回路では、回路素子Ｅ０１、Ｅ０３、Ｅ１２、Ｅ２３及びＥ４０が配線で接続されている。解析条件として、信号源Ｓから既知の信号が与えられ、ノードＮ３の電位が０Ｖに固定されている。
ノードＮ０〜Ｎ４での電位をそれぞれＶ（０）〜Ｖ（４）とし、ノードＮ０〜Ｎ４に流入する電流の合計をそれぞれＵ（０）〜Ｕ（４）とする。
【０００４】
時点ｔ＝ｉΔｔ、ｉ＝０〜ｉmaxでの状態変数ベクトルＶ＝（Ｖ（０），Ｖ（１），Ｖ（２））を、過渡解析の解として求める。電位Ｖ（３）及びＶ（４）は解析条件として与えられるので、求めようとする状態変数ベクトルＶの成分ではない。
実際には回路素子数が多いので、各時点での状態変数ベクトルＶを、逐次近似法により求める。ノード電流ベクトルＵ＝（Ｕ（０），Ｕ（１），Ｕ（２））は本来０であるが、逐次近似法で状態変数ベクトルＶの解を求める場合には、ノード電流ベクトルＵが０に収束するように繰り返し処理を行う。ノード電流ベクトルＵはＵ＝Ｆ（Ｖ）で表される。ここにＦ（Ｖ）は回路構成により定まるベクトルであり、その各成分は状態変数ベクトルＶの全成分の非線形関数である。
【０００５】
この逐次近似法では、各時点につき、ｊ＝０〜２の全てに対し｜Ｕ（ｊ）｜≦εｕが満たされるまで、例えばニュートンラプソン法により繰り返し処理を行って、状態変数ベクトルＶを決定する。
各時点での状態変数ベクトルＶは、その次元数が低いほど、より短時間で求めることができる。
【０００６】
そこで、本発明者は、状態変数ベクトルＶの各成分について、時間的変化の絶対値が小さな設定値εｖ以下の場合には、その成分を定数化することにより、状態変数ベクトルＶの次元数を低くして計算時間を短縮し、その成分に対応するノード電流ベクトルＵの成分の時間変化の絶対値が、小さな設定値εｕを越えた場合には、対応する状態変数ベクトルＶの成分を変数に戻す、という方法を提案した。
【０００７】
【発明が解決しようとする課題】
上記方法によれば、解析時間を短縮することができるが、変数を定数化しない場合よりも解析精度が低くなる。本発明者は、この精度低下が主に、状態変数ベクトルＶの定数化された成分を変数に戻す時点が遅くなることに起因することを発見した。
【０００８】
本発明の目的は、このような事実の発見に鑑み、状態変数ベクトルの成分の定数化を適宜行うことにより解析時間を短縮するとともに、状態変数ベクトルの定数化された成分の変数化をより適切に行うことにより解析精度を向上させることができる、過渡解析方法及びこの方法を実行するプログラムが格納された記憶媒体を提供することにある。
【０００９】
【課題を解決するための手段及びその作用効果】
本発明では、コンピュータに実行させる過渡解析方法において、該コンピュータには、回路構成データファイルと解析条件データファイルと状態変数波形データファイルとが格納された記憶装置が接続されており、該コンピュータに対し、初期値から順次変化する各時点ｔについて、
該回路構成データファイルに含まれる回路素子の特性データ及び素子間接続データ、並びに、該解析条件データファイルに含まれる、外部から与えられる電位や電流の波形に基づき、時点ｔでの回路の状態変数ベクトルＶを逐次近似法により算出し、該逐次近似法では、該状態変数ベクトルＶの各成分に対応する成分を含み該状態変数ベクトルＶと所定の関係にあり且つ本来定数ベクトルであるべき評価ベクトルＵが、該定数ベクトルに収束したと判定されるまで繰り返し処理を行って該状態変数ベクトルＶを決定し、該状態変数ベクトルＶを該状態変数波形データファイルに格納する状態変数ベクトル算出ステップを実行させ、
該状態変数ベクトル算出ステップはさらに、
時点ｔでの該状態変数ベクトルＶの成分が時間Δｔ前の値から、予め定められた第１設定値εｖ以上ずれていないときに、該状態変数ベクトルＶの該成分を定数化して該状態変数ベクトルＶの成分から除外する定数化ステップと、
定数化された該成分に対応する、時点ｔでの該評価ベクトルＵの成分が、時間Δｔ前の値から、予め定められた第２設定値εｕを越えてずれているときに、定数化された該成分を該状態変数ベクトルＶの成分に復帰させる変数復帰ステップと、
定数化された該成分に対応する該評価ベクトルＵの成分が時間Δｔ前の値から該第２設定値εｕ以下である第３設定値εｗを越えてずれているときに、該評価ベクトルＵの成分の時間Δｔ前の値からの変化に応じて、該評価ベクトルＵの成分に対応した該状態変数ベクトルＶの成分の値を補正する補正ステップと、
を有する。
【００１０】
本発明によれば、補正ステップでの状態変数ベクトルＶの成分の値を補正により、定数化された状態変数ベクトルＶの成分の変数化の遅延が低減されて、状態変数ベクトルＶの解の精度が向上するという効果を奏する。
本発明の第１態様では、上記補正ステップの上記第３設定値εｗは、上記第２設定値εｖに等しい。
【００１１】
この第１態様によれば、評価ベクトル成分の変化が比較的小さいものについては、これに対応した状態変数ベクトル成分の補正が無視され、変数復帰条件を満たすもののみについてこの補正が行われるので、（解の精度向上量）／（補正計算時間の増加）が小さくなるのを防止することができるという効果を奏する。
本発明の第２態様では、上記補正ステップで上記状態変数ベクトルＶの成分の値を補正した場合、補正された該状態変数ベクトルＶを用いて再度該補正ステップを実行する。
【００１２】
この第２態様によれば、評価ベクトル成分の補正の効果が隣のノードに伝播して、補正がより正確に行われるという効果を奏する。
本発明の第３態様では、上記補正ステップで補正された上記状態変数ベクトルＶを該状態変数ベクトルの解とする。
この第３態様によれば、状態変数ベクトルの解の精度が、補正前の状態変数ベクトルを解とする場合よりも向上するという効果を奏する。
【００１３】
本発明の第４態様では、上記状態変数ベクトルＶの成分は全てノード電位であり、上記評価ベクトルＵの成分は全てノード電流であり、
上記補正ステップでは、状態変数ベクトルＶの第ｉ成分Ｖ（ｉ）を、
Ｖ（ｉ）＝Ｖ（ｉ）−（Ｕ（ｉ）−ＵＢ（ｉ））／Ｇｉｉと補正し、
ここに、Ｕ（ｉ）は時点ｔでの評価ベクトルＵの、Ｖ（ｉ）に対応した第ｉ成分であり、ＵＢ（ｉ）は時点（ｔ−Δｔ）での評価ベクトルの、Ｖ（ｉ）に対応した第ｉ成分であり、Ｇｉｉは、ベクトルＵ＝Ｆ（Ｖ）におけるベクトルＦ（Ｖ）のヤコビの関数行列の第ｉ行第ｉ列成分である。ベクトルＦ（Ｖ）は、その各成分がベクトルＶの成分の関数であり、一般に非線形関数である。
【００１５】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
［第１実施形態］
過渡解析装置のハードウエア概略構成は、図３に示す如く、一般的なコンピュータシステムであり、コンピュータ１０にコンソール１１及び外部記憶装置が接続されている。この外部記憶装置には、回路構成データファイル１２と、解析条件データファイル１３と、状態変数波形データファイル１４と、過渡解析プログラム１５とが格納されている。
【００１６】
以下の説明において、次のような変数を用いる。
状態変数ベクトルＶ、ノード電流ベクトルＵ及びこれらの成分は、図８についての上記説明と同様である。
Ｖ＝（Ｖ（０），Ｖ（１），・・・，Ｖ（ｎ−１））
状態変数ベクトルＶには定数化された状態変数Ｖ（ｊ）（定数化成分）が含まれず、ｋ次元（ｋ≦ｎ）であるとする。定数化成分を含ませてｎ次元にしたものをＶ’で表す。
【００１７】
Ｖ（ｉ）：状態変数としての、時点ｔでのノードｉの電位、ｉ＝０〜ｎ−１
ＶＢ（ｉ）：時点（ｔ−Δｔ）でのノードｉの電位
ＦＶ（ｉ）：変数フラグであり、‘１’のとき、状態変数Ｖ（ｉ）が変数であることを示し、‘０’のとき、状態変数Ｖ（０）が定数化されていることを示す。
【００１８】
ＦＡ（ｉ）：変数化決定フラグであり、‘１’のとき、定数化されている状態変数Ｖ（ｉ）の変数化が決定されていることを示し、‘０’のとき、この決定がされていないことを示す。
ＦＰ：変数化処理中フラグであり、‘１’のとき変数化処理未了であることを示し、‘０’のとき変数化処理終了であることを示す。
【００１９】
Ｕ＝（Ｕ（０），Ｕ（１），・・・，Ｕ（ｎ−１））
ノード電流ベクトルＵには定数化された状態変数Ｖ（ｊ）に対応するノード電流Ｕ（ｊ）が含まれず、ｋ次元（ｋ≦ｎ）であるとする。定数化成分を含ませてｎ次元にしたものをＵ’で表す。
Ｕ（ｉ）：時点ｔでノードｉに流入する電流の合計（ノード電流）
ＵＢ（ｉ）：時点（ｔ−Δｔ）でノードｉに流入する電流の合計
Ｆ（Ｖ）：各成分がベクトルＶの成分の関数、すなわち、Ｆ（Ｖ）＝（Ｆ１，Ｆ２，・・・，Ｆｋ−１）と表すと、成分Ｆ１，Ｆ２，・・・，Ｆｋ−１はいずれもＶ（１）〜Ｖ（ｋ−１）の関数、一般に非線形関数であり、回路構成により定まり、ベクトル式Ｕ＝Ｆ（Ｖ）が成立する。
Ｕ＝Ｆ（Ｖ）に対応したＵ’とＶ’の関係をＵ’＝Ｆ’（Ｖ’）で表す。
【００２０】
Ｇ：ベクトルＦ（Ｖ）のヤコビの関数行列であり、ｋ行ｋ列のコンダクタンス行列であって、その第ｉ行第ｊ列成分は、ＦｉのＶ（ｊ）に関する偏微分∂Ｆｉ／∂Ｖ（ｊ）である。列ベクトルＶが時間Δｔ後に列ベクトルＶ＋ΔＶになるとすると、Ｆ（Ｖ＋ΔＶ）＝Ｆ（Ｖ）＋ＧΔＶの関係が成立する。Ｖ’及びＵ’に対応したｎ行ｎ列のコンダクタンス行列をＧ’で表す。
【００２１】
次に、図１及び図２を参照して、コンピュータ１０で実行される過渡解析プログラムの内容を説明する。図２は、図１中のステップ２２の詳細フローチャートである。以下、括弧内の数値は、図中のステップ識別番号である。
（２０）回路構成データファイル１２及び解析条件データファイル１３からそれぞれ回路構成データ及び解析条件データを入力する。回路構成データは、モデル化された回路素子の特性データと素子間接続データとからなる。解析条件は、既知の条件であって、外部から与えられる電位や電流の波形等である。
【００２２】
変数フラグＦＶ（０）〜ＦＶ（ｎ−１）にそれぞれ初期値１を代入し、時点ｔに初期値０を代入する。
（２１）上述のように例えばニュートンラプソン法を用いて、時点ｔでの状態変数ベクトルＶを求める。
（２２）後述のように、状態変数ベクトルＶの定数化成分について変数化条件を満たすものを変数に復帰させる。最初は定数化成分が存在しないので、変数化されない。
【００２３】
（２３）ｉ＝０〜ｎ−１の各々について、ＦＶ（ｉ）＝‘１’のとき、｜Ｖ（ｉ）−ＶＢ（ｉ）｜＜εｖであれば、すなわち電位Ｖ（ｉ）が定数化条件を満たせば、変数フラグＦＶ（ｉ）に‘０’を代入する。ここにεｖは、予め設定された小さな第１設定値である。
例えば図５（Ａ）において、ｔ＝ｔ４で状態変数Ｖ（ｉ）が定数化される。
【００２４】
（２４）ｉ＝０〜ｎ−１の各々について、ＦＶ（ｉ）＝‘０’かつＦＡ（ｉ）＝‘１’ならば、すなわち、状態変数Ｖ（ｉ）が定数化されており、かつ、ステップ２２でその変数化が決定しておれば、変数フラグＦＶ（ｉ）に‘１’を代入する。変数化決定フラグＦＡ（ｉ）の初期化は、ステップ２１〜２８のループの次の繰り返し処理、すなわちΔｔ後のステップ２２において、後述のように行われる。
【００２５】
変数化処理であるステップ２２と本ステップ２４との間に、定数化処理であるステップ２３を置いているのは、ステップ２２で変数化が決定しても、ステップ２２での後述の電位補正処理により、ステップ２３で定数化される場合を考慮したことによる。
（２５）状態変数ベクトルＶを図３の状態変数波形データファイル１４に書き込む。
【００２６】
（２６）ｔ≧ｔｅであれば処理を終了し、そうでなければステップ２７へ進む。ここにｔｅは、時間ｔの範囲の上限値であり、予め設定されている。
（２７）ｉ＝０〜ｎ−１の各々について、ＦＶ（ｉ）＝‘０’であれば、Ｕ’＝Ｆ’（Ｖ’）からノード電流Ｕ（ｉ）を算出し（ノード電流ベクトルＵにはノード電流Ｕ（ｉ）が含まれていないのでＵ＝Ｆ（Ｖ）からノード電流Ｕ（ｉ）を求めることはできない。）、これをＵＢ（ｉ）に代入する。但し、ステップ２２中の後述のステップ２２４で、既にノード電流Ｕ（ｉ）が算出されていれば、ここで再度ノード電流Ｕ（ｉ）を算出することなく、このＵ（ｉ）をＵＢ（ｉ）に代入する。
【００２７】
このＵＢ（ｉ）は、ステップ２１〜２８のループの次の繰り返し処理、すなわちΔｔ後のステップ２２中の後述のステップ２２５及び２２６において、用いられる。
（２８）時点ｔにΔｔを加えて、上記ステップ２１へ戻る。
次に、上記ステップ２２の変数化処理の詳細を説明する。
【００２８】
（２２１）変数化決定フラグＦＡ（０）〜ＦＡ（ｎ−１）に初期値０を代入する。
（２２２）変数化処理中フラグＦＰ及びノードｉに初期値０を代入する。
（２２３）ＦＶ（ｉ）＝‘０’かつＦＡ（ｉ）＝‘０’であれば、すなわち定数化されている状態変数Ｖ（ｉ）の変数化が決定されていなければ、ステップ２２４へ進み、そうでなければステップ２２７へ進む。
【００２９】
（２２４）Ｕ’＝Ｆ’（Ｖ’）からノード電流Ｕ（ｉ）を算出する。
（２２５）｜Ｕ（ｉ）−ＵＢ（ｉ）｜＞εｕであれば、すなわち変数化条件を満たせば、ステップ２２６へ進み、そうでなければステップ２２７へ進む。ここにεｕは、予め設定された小さな第２設定値である。εｕの値は、図１のステップ２３のεｖと独立に設定することができる。
【００３０】
例えば図５（Ｂ）において、ｔ＝ｔ７で状態変数Ｖ（ｉ）が変数化条件を満たす。
（２２６）変数化処理中フラグＦＰ及び変数化決定フラグＦＡ（ｉ）に１を代入する。
ΔＶｉ＝（Ｕ（ｉ）−ＵＢ（ｉ））／Ｇｉｉを算出し、Ｖ（ｉ）からΔＶｉだけ差し引く。ここに、Ｇｉｉは、コンダクタンス行列Ｇの第ｉ行第ｉ列の成分である。
【００３１】
次に、図４を参照して、状態変数Ｖ（ｉ）をこのように補正する理由を説明する。
図４（Ａ）に示す如く、回路素子Ｅ１２の一端側のノードＮ１の電位Ｖ（１）が変数であり、回路素子Ｅ１２と回路素子Ｅ２３との間のノードＮ２の電位Ｖ（２）及び回路素子Ｅ２３の、ノードＮ２と反対側のノードＮ３の電位Ｖ（３）が定数化されているとする。回路素子Ｅ１２及びＥ２３に流れる電流を、図示のようにＩ１２及びＩ２３とすると、Ｕ（２）＝−Ｉ１２＋Ｉ２３となる。
【００３２】
図４（Ｂ）〜（Ｄ）はそれぞれ電位Ｖ（１）〜Ｖ（３）のｔ＝ｔ１及びｔ＝ｔ２での値を示し、図４（Ｅ）〜（Ｇ）はそれぞれノード電流Ｕ（１）〜Ｕ（３）のｔ＝ｔ１及びｔ＝ｔ２での値を示す。図４（Ｂ）〜（Ｇ）中、実線は補正前である。ｔ＝ｔ２を現時点とし、ｔ＝ｔ１を現時点から時間Δｔ前の時点とする。Δｔ前から、電位Ｖ（１）が変化しているので、電流Ｉ１２も変化しており、ノード電流Ｕ（２）がΔｔ前からΔＵ（２）＝Ｕ（２）−ＵＢ（２）＝−ΔＩ１２＋ΔＩ２３だけ変化している。電位Ｖ（２）及びＶ（３）はΔｔ前から変化していないので、電流Ｉ２３の変化ΔＩ２３は０であり、ΔＵ（２）＝−ΔＩ１２となる。
【００３３】
電位Ｖ（２）は定数化されているので、Δｔ前と同一であるが、より正確には、電流変化量ΔＩ１２により、電位Ｖ（２）がΔｔ前からΔＶ（２）＝−ΔＩ１２／Ｇ２２だけ低下、すなわちΔＩ１２／Ｇ２２だけ上昇すると考えられる。
そこで、電位Ｖ（２）を、
Ｖ（２）−ΔＶ（２）＝Ｖ（２）−（Ｕ（２）−ＵＢ（２））／Ｇ２２
と補正する。図４（Ｃ）中の一点鎖線はこの補正後を示している。
【００３４】
｜Ｕ（２）−ＵＢ（２）｜が比較的小さいものは補正量ΔＶ（２）を無視することができるので、ステップ２２５で変数化条件｜Ｕ（ｉ）−ＵＢ（ｉ）｜＞εｕを満たすもののみについてこの補正を行うことにより、（解の精度向上量）／（補正計算時間の増加）が小さくなるのを防止している。
この補正により、電位Ｖ（２）がΔＶ（２）低下すると、電流Ｉ２３が増加するので、図４（Ｇ）中の一点鎖線で示すようにノード電流Ｕ（３）がΔｔ前から減少し、ΔＵ（３）≠０となる。すなわち、電位補正の効果が隣のノードに伝播して電流補正を促すことになる。この電流補正により、ステップ２２５で変数化条件を補正前に満たさなかったものが満たすようになるものも考えられ、以下同様にして電位及び電流の補正の効果が伝播する。
【００３５】
このようにすることにより、状態変数ベクトルＶの定数化成分の変数化の遅延が低減されて、状態変数ベクトルＶの解の精度が向上する。
図６（Ａ）及び（Ｂ）は、図４（Ａ）における電位Ｖ（１）及びＶ（２）の変化を示し、図６（Ｃ）は上記補正量ΔＶ（ｉ）を考慮しなかった従来例での電位Ｖ（２）の変化を示す。
【００３６】
（２２７）ノードｉを１だけインクリメントする。
（２２８）ｉ＜ｎであればステップ２２２へ戻り、ｉ＝ｎとなればステップ２２９へ進む。
（２２９）ＦＰ＝‘１’であれば、すなわちステップ２２６の電位補正がｉ＝１〜ｎ−１の少なくとも１つについて行われた場合には、上記補正の効果の伝播を行わせるために、ステップ２２２へ戻る。その後のステップ２２４では、補正後の電位Ｖ（ｉ）を用いることにより、上記のように電位補正の効果が隣のノードに伝播して、このノードの電流補正が行われることになる。
【００３７】
ＦＰ＝‘０’であれば、すなわち、補正の効果の伝播が終了した場合には、変数化処理を終了する。
なお、上記補正を、ステップ２２でのみ用い、すなわち変数化遅延を低減するためだけに用い、他のステップで補正前の状態変数ベクトルＶを用いても、変数化遅延低減の効果は得られる。
【００３８】
次の第２実施形態は、第１実施形態がこのような補正の限定的使用であると仮定している。
［第２実施形態］
図７は、本発明の第２実施形態の過渡解析方法において図１のフローのステップ２２とステップ２３との間に挿入されるステップ２９を示す。
【００３９】
このステップ２９は、上記補正をステップ２２以外の処理でも用いるようにするためのものである。
ステップ２２では、ｉ＝０〜ｎ−１の各々について、ＦＶ（ｉ）＝‘０’かつＦＡ（ｉ）＝‘１’であれば、すなわち、定数化されてる状態変数Ｖ（ｉ）の変数への復帰がステップ２２で決定された場合には、ステップ２２での補正の前の電位Ｖ（ｉ）から、ステップ２２での上記ΔＶｉを差し引くことにより、電位Ｖ（ｉ）を補正されたものにする。
【００４０】
これにより、電位Ｖ（ｉ）がより正確になり、状態変数ベクトルＶの解の精度がより向上する。
なお、本発明には外にも種々の変形例が含まれる。
例えば、図２のステップ２２５の処理を、｜Ｕ（ｉ）−ＵＢ（ｉ）｜＞εｗを判定する第１処理と｜Ｕ（ｉ）−ＵＢ（ｉ）｜＞εｕを判定する第２処理とに分け、第２設定値εｕを第３設定値εｗよりも大きい設定値とし、さらに、図２のステップ２２６の処理を、フラグＦＡ（ｉ）に１を代入する第３処理と、残りの第４処理とに分け、
第１処理で肯定判定されたときに第４処理を実行し、次に第２処理を実行し、第２処理で肯定判定されたときに第３処理を実行し、次にステップ２２７へ進み、第１処理又は第２処理で否定判定された場合にステップ２２７へ進むようにしてもよい。このようにすれば、計算量が増加するが、補正がより正確に行われ、変数化遅延低減効果が向上する。
【００４１】
また、電流と電位とは所定の関係にあるので、状態変数ベクトルＶの成分は電位に限定されず、状態変数ベクトルＶの全成分又はその一部は電流であってもよい。但し、この電流は回路素子を流れる電流であって、本来０であるノード電流ではない。
評価ベクトルＵはノード電流を成分とするベクトルに限定されず、時点ｔでの状態変数ベクトルＶの解の収束を判定できるものであればよく、状態変数ベクトルＶと所定の関係にあり且つ本来定数ベクトルになるものであればよい。
【００４２】
さらに、図１のステップ２３のＶＢ（ｉ）及び図２のステップ２２５及び２２６のＵＢ（ｉ）は、時点ｔより少し前の時点でのものであればよく、例えば時点（ｔ−２Δｔ）でのものであってもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態の過渡解析方法を示すフローチャートである。
【図２】図１のステップ２２の詳細を示すフローチャートである。
【図３】本発明の第１実施形態の過渡解析装置概略構成を示すブロック図である。
【図４】定数化された状態変数の変数化を説明する図である。
【図５】ノードｉでの電位及び電流の変化と状態変数の定数化及び変数化を示す図である。
【図６】定数化された状態変数の変数化が従来よりも適正に行われることを示す線図である。
【図７】本発明の第２実施形態の過渡解析方法において図１のフローに挿入されるステップを示す図である。
【図８】解析対象の簡単な例を示す回路図である。
【符号の説明】
１０ コンピュータ
１２ 回路構成データファイル
１３ 解析条件ファイル
１４ 状態変数波形ファイル
Claims (5)
- コンピュータに実行させる過渡解析方法において、該コンピュータには、回路構成データファイルと解析条件データファイルと状態変数波形データファイルとが格納された記憶装置が接続されており、該コンピュータに対し、初期値から順次変化する各時点ｔについて、
該回路構成データファイルに含まれる回路素子の特性データ及び素子間接続データ、並びに、該解析条件データファイルに含まれる、外部から与えられる電位や電流の波形に基づき、時点ｔでの回路の状態変数ベクトルＶを逐次近似法により算出し、該逐次近似法では、該状態変数ベクトルＶの各成分に対応する成分を含み該状態変数ベクトルＶと所定の関係にあり且つ本来定数ベクトルであるべき評価ベクトルＵが、該定数ベクトルに収束したと判定されるまで繰り返し処理を行って該状態変数ベクトルＶを決定し、該状態変数ベクトルＶを該状態変数波形データファイルに格納する状態変数ベクトル算出ステップを実行させ、
該状態変数ベクトル算出ステップはさらに、
時点ｔでの該状態変数ベクトルＶの成分が時間Δｔ前の値から、予め定められた第１設定値εｖ以上ずれていないときに、該状態変数ベクトルＶの該成分を定数化して該状態変数ベクトルＶの成分から除外する定数化ステップと、
定数化された該成分に対応する、時点ｔでの該評価ベクトルＵの成分が、時間Δｔ前の値から、予め定められた第２設定値εｕを越えてずれているときに、定数化された該成分を該状態変数ベクトルＶの成分に復帰させる変数復帰ステップと、
定数化された該成分に対応する該評価ベクトルＵの成分が時間Δｔ前の値から該第２設定値εｕ以下である第３設定値εｗを越えてずれているときに、該評価ベクトルＵの成分の時間Δｔ前の値からの変化に応じて、該評価ベクトルＵの成分に対応した該状態変数ベクトルＶの成分の値を補正する補正ステップと、
を有することを特徴とする過渡解析方法。 - 上記補正ステップの上記第３設定値εｗは、上記第２設定値εｖに等しい、
ことを特徴とする請求項１記載の過渡解析方法。 - 上記補正ステップで上記状態変数ベクトルＶの成分の値を補正した場合、補正された該状態変数ベクトルＶを用いて再度該補正ステップを実行する、
ことを特徴とする請求項２記載の過渡解析方法。 - 上記補正ステップで補正された上記状態変数ベクトルＶを該状態変数ベクトルの解とする、
ことを特徴とする請求項１乃至３のいずれか１つに記載の過渡解析方法。 - 上記状態変数ベクトルＶの成分は全てノード電位であり、上記評価ベクトルＵの成分は全てノード電流であり、
上記補正ステップでは、状態変数ベクトルＶの第ｉ成分Ｖ（ｉ）を、
Ｖ（ｉ）＝Ｖ（ｉ）−（Ｕ（ｉ）−ＵＢ（ｉ））／Ｇｉｉと補正し、
ここに、Ｕ（ｉ）は時点ｔでの評価ベクトルＵの、Ｖ（ｉ）に対応した第ｉ成分であり、ＵＢ（ｉ）は時点（ｔ−Δｔ）での評価ベクトルの、Ｖ（ｉ）に対応した第ｉ成分であり、Ｇｉｉは、ベクトルＵ＝Ｆ（Ｖ）におけるベクトルＦ（Ｖ）のヤコビの関数行列の第ｉ行第ｉ列成分である、
ことを特徴とする請求項１乃至４のいずれか１つに記載の過渡解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31720496A JP3812979B2 (ja) | 1996-11-28 | 1996-11-28 | 過渡解析方法及び記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31720496A JP3812979B2 (ja) | 1996-11-28 | 1996-11-28 | 過渡解析方法及び記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10162037A JPH10162037A (ja) | 1998-06-19 |
| JP3812979B2 true JP3812979B2 (ja) | 2006-08-23 |
Family
ID=18085633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31720496A Expired - Fee Related JP3812979B2 (ja) | 1996-11-28 | 1996-11-28 | 過渡解析方法及び記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3812979B2 (ja) |
-
1996
- 1996-11-28 JP JP31720496A patent/JP3812979B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10162037A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7219045B1 (en) | Hot-carrier reliability design rule checker | |
| US5359535A (en) | Method for optimization of digital circuit delays | |
| US4791593A (en) | System for the simulation of an electronic circuit | |
| US6577992B1 (en) | Transistor level circuit simulator using hierarchical data | |
| US7567891B1 (en) | Hot-carrier device degradation modeling and extraction methodologies | |
| KR20200054414A (ko) | 에이징 모델 생성 방법 및 이를 이용한 반도체 칩의 제조 방법 | |
| JP2854733B2 (ja) | 遅延時間計算装置及び遅延時間計算方法 | |
| US6799153B1 (en) | Cross coupling delay characterization for integrated circuits | |
| Pulch et al. | A method of characteristics for solving multirate partial differential equations in radio frequency application | |
| US7606693B2 (en) | Circuit simulation with decoupled self-heating analysis | |
| US6556954B1 (en) | Method and device for determining a fault in a technical system | |
| US5293327A (en) | Method of logic circuit simulation | |
| US20040199836A1 (en) | Propagating an error through a network | |
| JP3812979B2 (ja) | 過渡解析方法及び記憶媒体 | |
| US20140244223A1 (en) | Method For Simulating Circuitry By Dynamically Modifying Device Models That Are Problematic For Out-of-Range Voltages | |
| US7146590B1 (en) | Congestion estimation for programmable logic devices | |
| Lin et al. | SWEC: A stepwise equivalent conductance timing simulator for CMOS VLSI circuits | |
| US6606587B1 (en) | Method and apparatus for estimating elmore delays within circuit designs | |
| US20030088393A1 (en) | Automatic generation of reduced-size circuit models including inductive interaction | |
| US20080168297A1 (en) | Method and apparatus for characterizing properties of electronic devices depending on device parameters | |
| US7299164B2 (en) | Mixed-signal finite state machine models ensuring analog continuity | |
| Coşkun et al. | Equivalence Checking of System-Level and SPICE-Level Models of Static Nonlinear Circuits | |
| US7496491B2 (en) | Delay calculation method capable of calculating delay time with small margin of error | |
| JP2605188B2 (ja) | 回路定数自動設計システム及び回路定数最適化方法 | |
| EP0510993A2 (en) | Characterization of sequential circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |