JP3811727B2

JP3811727B2 - Image encoding / decoding method and apparatus thereof

Info

Publication number: JP3811727B2
Application number: JP24343997A
Authority: JP
Inventors: 信人松代; 善彦吉田
Original assignee: 株式会社沖データ
Priority date: 1997-08-25
Filing date: 1997-08-25
Publication date: 2006-08-23
Anticipated expiration: 2017-08-25
Also published as: JPH1169171A

Description

【０００１】
【発明の属する技術分野】
本発明は、２値画像を符号化する画像符号化方法及び装置並びに符号化された２値画像を復号化する画像復号化方法及び装置に関する。
【０００２】
【従来の技術】
近年、マルチメディアを実現する重要技術として情報圧縮技術が注目を浴びている。この情報圧縮技術は、ＩＴＵ−Ｔ（International Telecommunication Union −Telecommunication Standardization Sector；国際電気通信連合−電気通信標準化部門）およびＩＳＯ／ＩＥＣ（International Organization for Standardization／International Electrotechnical Commission ；国際標準化機構／国際電気標準会議）により国際標準化が行われている。
静止画像の国際標準はＩＴＵ−Ｔ勧告Ｔ．８１およびＴ．８３｜ＩＳＯ／ＩＥＣ標準１０９１８、いわゆるＪＰＥＧ（Joint Photographic Coding Experts Group ）により規定されているが、特に、２値画像の国際標準はＩＴＵ−Ｔ勧告Ｔ．８２｜ＩＳＯ／ＩＥＣ標準１１５４４、いわゆるＪＢＩＧ（Joint Bi-level Image Coding Experts Group ）により規定されている。
【０００３】
ＪＢＩＧでは、エントロピー符号化方式として算術符号化方式が採用されている。算術符号化は、符号化の対象とする２値データ系列をそのデータの出現確率に応じて分割された確率数直線上にマッピングし、その位置を２進小数で表現して符号系列とするものである。
２値シンボルを０、１とし、走査順に抽出された長さＮの２値データ系列を
Ｓ_N ＝S₁S₂・・・・S_N，(i＝1,2,・・・・,N)
と表すものとする。着目画素Siの符号化を行う場合、まず、符号化される着目画素Siより前に出現した複数の参照画素からなるテンプレートの状態から、着目画素Siがシンボル０である条件付き確率
Ｐ（Si＝０｜テンプレートの状態）
および着目画素Siがシンボル１である条件付き確率
Ｐ（Si＝１｜テンプレートの状態）
が推定される。テンプレートの画素数をＭとすると、テンプレートの状態は２^M 個存在し、推定処理はこれら２^M 個の状態毎に独立に行われる。
そして、求められた条件付き確率Ｐを符号化パラメータとして、対象となるシンボル系列Ｓ_N に対する数直線の分割選択処理が行われ、算術符号が構成される。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の算術符号化方式を採用した画像符号化技術および画像復号化技術にあっては、着目画素が参照するテンプレートの形状が固定的であり、着目画素が走査方向に移動すると、テンプレートも走査方向に移動する。このため、着目画素を移動する度に参照画素を画像メモリにアクセスする必要があり、頻繁なメモリアクセスを必要としていた。また、各着目画素毎にそれぞれのテンプレート内の画素パターンの予測状態を演算するので、演算量が膨大になってしまう。
さらに、画像メモリのアクセス量を削減するため、参照画素をバイト単位でアクセスすると、複数のバイト情報からビット単位の情報を切り出すマスク操作が必要となるため、処理が複雑になってしまう。
このように、従来の画像符号化技術および画像復号化技術は、メモリアクセス量および演算量が膨大であるため、符号化および復号化の処理時間がかかってしまい、リアルタイム処理の点から満足できるものではなかった。
【０００５】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉
複数の画素からなる２値画像を符号化する方法であり、上記２値画像を記憶する画像記憶部を準備するステップと、符号化すべき着目画素の予測状態を既に符号化済みの複数の画素からなる第１参照画素系列に基づいて算出する予測状態算出ステップと、上記予測状態算出ステップにより算出された予測状態に基づいて着目画素のシンボル出現確率を推定するシンボル出現確率推定ステップと、上記シンボル出現確率推定ステップにより推定されたシンボル出現確率を符号化パラメータとして着目画素の算術符号を構成する算術符号構成ステップとを含む画像符号化方法であって、上記画像記憶部より高速なデータアクセス速度を有する高速アクセス記憶部を準備するステップと、順次に着目画素となる複数の画素からなる着目画素系列を設定する着目画素系列設定ステップと、上記着目画素系列設定ステップにより設定された着目画素系列に対し、既に符号化済みの複数の画素を含む上記着目画素系列以前の複数の画素からなる第２参照画素系列を設定する第２参照画素系列設定ステップと、上記着目画素系列設定ステップにより設定された着目画素系列及び上記第２参照画素系列設定ステップにより設定された第２参照画素系列を上記画像記憶部から一括して読み出し、上記高速アクセス記憶部に記憶する記憶制御ステップと、上記高速アクセス記憶部に記憶された上記着目画素系列及び第２参照画素系列内において、上記着目画素系列内の各着目画素に対応するそれぞれの上記第１参照画素系列を、上記着目画素系列内の着目画素の移動に応じて相対位置を変化させて設定する第１参照画素系列設定ステップとを含み、上記シンボル出現確率推定ステップは、上記第１参照系列設定ステップで設定された第１参照画像系列の状態毎に異なる確率推定論理を選択するステップを含むことを特徴とする画像符号化方法。
【０００６】
〈構成２〉
算術符号化された２値画像データを復号化する方法であり、復号化された２値画像を記憶する復号画像記憶部を準備するステップと、復号化すべき着目画素の予測状態を既に復号化済みの複数の画素からなる第１参照画素系列に基づいて算出する予測状態算出ステップと、上記予測状態算出ステップにより算出された予測状態に基づいて着目画素のシンボル出現確率を推定するシンボル出現確率推定ステップと、上記シンボル出現確率推定ステップにより推定されたシンボル出現確率を復号化パラメータとして着目画素を復号化する算術符号復号化ステップとを含む画像復号化方法であって、上記復号画像記憶部のデータアクセス速度より高速なデータアクセス速度を有し、上記復号画像記憶部に記憶された画像の一部および上記算術符号復号化ステップにより復号化された複数の画素を一時的に記憶する高速アクセス記憶部を準備するステップと、順次に着目画素となる複数の画素からなる着目画素系列を設定する着目画素系列設定ステップと、上記着目画素系列設定ステップにより設定された着目画素系列に対し、既に復号化済みの複数の画素からなる第２参照画素系列を設定する第２参照画素系列設定ステップと、上記第２参照画素系列設定ステップにより設定された第２参照画素系列を上記復号画像記憶部から一括して読み出し、上記高速アクセス記憶部に記憶する記憶制御ステップと、上記記憶制御ステップにより上記高速アクセス記憶部に記憶された第２参照画素系列および上記着目画素系列設定ステップにより設定された着目画素系列のうち上記算術符号復号化ステップにより復号化されて上記高速アクセス記憶部に記憶された画素を結合して第３参照画素系列を設定する第３参照画素系列設定ステップと、上記第３参照画素系列設定ステップにより設定された第３参照画素系列内において、上記着目画素系列内の各着目画素に対応するそれぞれの上記第１参照画素系列を、上記着目画素系列内の着目画素の移動に応じて相対位置を変化させて設定する第１参照画素系列設定ステップとを含み、上記シンボル出現確率推定ステップは、上記第１参照系列設定ステップで設定された第１参照画像系列の状態毎に異なる確率推定論理を選択するステップを含むことを特徴とする画像復号化方法。
【０００７】
〈構成３〉
構成１の画像符号化方法と構成２の画像復号化方法とを組み合わせたことを特徴とする画像符号化復号化方法。
【０００８】
〈構成４〉
複数の画素からなる２値画像を符号化する装置であり、上記２値画像を記憶する画像記憶部と、符号化すべき着目画素の予測状態を既に符号化済みの複数の画素からなる第１参照画素系列に基づいて算出する予測状態算出部と、上記予測状態算出部により算出された予測状態に基づいて着目画素のシンボル出現確率を推定するシンボル出現確率推定部と、上記シンボル出現確率推定部により推定されたシンボル出現確率を符号化パラメータとして着目画素の算術符号を構成する算術符号構成部とを備えた画像符号化装置において、上記画像記憶部より高速なデータアクセス速度を有する高速アクセス記憶部と、順次に着目画素となる複数の画素からなる着目画素系列を設定する着目画素系列設定部と、上記着目画素系列設定部により設定された着目画素系列に対し、既に符号化済みの複数の画素を含む上記着目画素系列以前の複数の画素からなる第２参照画素系列を設定する第２参照画素系列設定部と、上記着目画素系列設定部により設定された着目画素系列及び上記第２参照画素系列設定部により設定された第２参照画素系列を上記画像記憶部から一括して読み出し、上記高速アクセス記憶部に記憶する記憶制御部と、上記高速アクセス記憶部に記憶された着目画素系列及び第２参照画素系列内において、上記着目画素系列内の各着目画素に対応するそれぞれの上記第１参照画素系列を、上記着目画素系列内の着目画素の移動に応じて相対位置を変化させて設定する第１参照画素系列設定部とを備え、上記シンボル出現確率推定部は、上記第１参照系列設定部で設定された第１参照画像系列の状態毎に異なる確率推定論理を選択することを特徴とする画像符号化装置。
【０００９】
〈構成５〉
構成４において、上記第２参照画素系列は、上記着目画素系列内の着目画素の移動に応じて上記着目画素系列内に設定される上記第１参照画素系列の画素数と、上記第２参照画素系列に設定される上記第１参照画素系列の画素数とが変化することを特徴とする画像符号化装置。
【００１０】
〈構成６〉
構成４において、上記第１参照画素系列設定部は、上記第１参照画像系列設定部は、移動前の着目画素に対応する上記第１参照画像系列に対し、少なくとも移動前の着目画素を結合して移動後の着目画素に対応する上記第１参照画素系列を設定することを特徴とする画像符号化装置。
【００１１】
〈構成７〉
算術符号化された２値画像データを復号化する装置であり、復号化すべき着目画素の予測状態を既に復号化済みの複数の画素からなる第１参照画素系列に基づいて算出する予測状態算出部と、上記予測状態算出部により算出された予測状態に基づいて着目画素のシンボル出現確率を推定するシンボル出現確率推定部と、上記シンボル出現確率推定部により推定されたシンボル出現確率を復号化パラメータとして着目画素を復号化する算術符号復号化部と、算術符号復号化部により復号化された２値画像を記憶する復号画像記憶部とを備えた画像復号化装置において、上記復号画像記憶部のデータアクセス速度より高速なデータアクセス速度を有し、上記復号画像記憶部に記憶された画像の一部および上記算術符号復号化部により復号化された複数の画素を一時的に記憶する高速アクセス記憶部と、順次に着目画素となる複数の画素からなる着目画素系列を設定する着目画素系列設定部と、上記着目画素系列設定部により設定された着目画素系列に対し、既に復号化済みの複数の画素からなる第２参照画素系列を設定する第２参照画素系列設定部と、上記第２参照画素系列設定部により設定された第２参照画素系列を上記復号画像記憶部から一括して読み出し、上記高速アクセス記憶部に記憶する記憶制御部と、上記記憶制御部により上記高速アクセス記憶部に記憶された第２参照画素系列および上記着目画素系列設定部により設定された着目画素系列のうち上記算術符号復号化部により復号化されて上記高速アクセス記憶部に記憶された画素を結合して第３参照画素系列を設定する第３参照画素系列設定部と、上記第３参照画素系列設定部により設定された第３参照画素系列内において、上記着目画素系列内の各着目画素に対応するそれぞれの上記第１参照画素系列を、上記着目画素系列内の着目画素の移動に応じて相対位置を変化させて設定する第１参照画素系列設定部とを備え、上記シンボル出現確率推定部は、上記第１参照系列設定部で設定された第１参照画像系列の状態毎に異なる確率推定論理を選択することを特徴とする画像復号化装置。
【００１２】
〈構成８〉
構成４〜６の何れかの画像符号化装置と構成７の画像復号化装置とを組み合わせたことを特徴とする画像符号化復号化装置。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
《具体例》
図１は本発明に係る一具体例の画像符号化方法の概略を説明する説明図である。
画像符号化方法は、２値画像をその走査線順に従った画素のシンボル系列とし、確率数直線を符号化すべき着目画素のシンボル出現確率に応じて分割し、シンボル系列に対応する部分区間を選択していくことで、２値画像を算術符号化するものである。着目画素のシンボル出現確率は、既に符号化済みの複数の画素からなる参照画素系列（テンプレート）の予測状態に基づいて推定される。
図１において、着目画素系列１は、２値画像内の任意のラインに含まれる画素Ｉ₈ 〜Ｉ₁₅の８画素からなる画素系列である。着目画素系列１内の各画素は、走査線順に符号化すべき着目画素となる。
前ライン画素系列２は、着目画素系列１の直前のラインの同位置の画素Ｉ₀ 〜Ｉ₇ の８画素からなる画素系列であり、着目画素系列１および前ライン画素系列２により符号化ブロック３を構成する。
【００１４】
画像符号化方法は、着目画素系列１内の各着目画素がその予測状態を算出する際に参照する参照画素系列（テンプレート）を、符号化ブロック３内の画素系列により設定するものであり、着目画素系列１内の画素の位置に応じて各画素が参照する参照画素系列の形状を変化させている。
着目画素Ｉ₈ の参照画素系列Ｔ₀ は、画素Ｉ₀ 〜Ｉ₇ の８画素の画素系列である。着目画素Ｉ₉ の参照画素系列Ｔ₁ は、着目画素Ｉ₈ の参照画素系列Ｔ₀ に画素Ｉ₈ を結合させた画素Ｉ₀ 〜Ｉ₈ の９画素の画素系列である。着目画素Ｉ₁₀の参照画素系列Ｔ₂ は、着目画素Ｉ₉ の参照画素系列Ｔ₁ に画素Ｉ₉ を結合させた画素Ｉ₀ 〜Ｉ₉ の１０画素の画素系列である。
着目画素Ｉ₁₁の参照画素系列Ｔ₃ は、着目画素Ｉ₁₀の参照画素系列Ｔ₂ に画素Ｉ₁₀を結合させた画素Ｉ₀ 〜Ｉ₁₀の１１画素の画素系列である。以降の着目画素Ｉ₁₂〜Ｉ₁₅の参照画素系列Ｔ₄ 〜Ｔ₇ は、着目画素が１画素分、主走査方向にシフトするのに伴い、前の着目画素の参照画素系列を１画素分、主走査方向にシフトした１１画素の画素系列である。
図１から理解されるように、着目画素Ｉ₁₅を除く各着目画素は、後の着目画素の参照画素となる。着目画素Ｉ₈ を除く各着目画素は、図中、左隣の直前の画素を参照することで、予測効率を向上させている。
【００１５】
このように、具体例の画像符号化方法によれば、着目画素系列１および前ライン画素系列２により符号化ブロック３を構成し、着目画素系列１内の各着目画素のそれぞれの参照画素系列を符号化ブロック３内に設定する。このため、２値画像を記憶する画像メモリから符号化ブロック３を一括して読み出し各着目画素の予測状態を算出することができる。従来の画像符号化方法のように、着目画素が主走査方向に移動する度に画像メモリから参照画素系列を構成する画素を読み出す必要がない。したがって、画像メモリへのメモリアクセス回数を低減することができるので、符号化処理を高速化することができる。
【００１６】
また、着目画素系列１および前ライン画素系列２により符号化ブロック３を構成している。このことは、着目画素系列１内の各画素が参照する参照画素を含む画素系列内に着目画素系列１を含むことを意味する。このため、着目画素系列１および着目画素系列１の各着目画素が参照するそれぞれの参照画素系列を含む画素系列を１クロックの命令で同時に読み出すことができる。
なお、着目画素系列１内の各着目画素は、必ずしも着目画素系列１内の画素を参照画素とせずともよい。着目画素系列１および着目画素系列１内の各着目画素が参照する複数の参照画素系列を含む画素系列をそれぞれ別々に読み出してもよい。この場合、２クロックの命令が必要となる。
また、着目画素系列１および前ライン画素系列２をそれぞれ走査方向に連続する８画素、すなわちバイト単位で構成しているので、容易に符号化ブロック３を読み出すことができる。情報処理装置のバス幅に適合し、効率の良い処理が可能となるからである。
【００１７】
さらに、着目画素系列１内の前後の着目画素に対し、前の着目画素の参照画素系列の後端の画素に、後続する画素を結合して後の参照画素系列を設定するように構成している。このため、前の着目画素の参照画素系列の一部を利用して次の着目画素の参照画素系列を構成することができるので、参照画素系列の予測状態の算出を簡素化することが可能となる。したがって、予測状態の演算量を低減することができるので、符号化処理を高速化することができる。
【００１８】
〈画像符号化装置〉
次に上記画像符号化方法を実施する画像符号化装置を説明する。
図２は本発明に係る一具体例の画像符号化装置の構成を示すブロック図である。
図２に示すように、画像符号化装置は、画像メモリ１１、高速メモリ１２、画像データアクセス制御部１３、予測状態算出部１４、シンボル出現確率推定部１５、算術符号構成部１６および符号メモリ１７を備えている。
【００１９】
画像メモリ１１は、例えばＤＲＡＭ（dynamic random access memory）やハードディスクからなり、符号化すべき２値画像を記憶する。
高速メモリ１２は、例えばＳＲＡＭ（static random access memory ）のような画像メモリ１１よりも高速なアクセス速度を有するメモリからなり、図１に示された符号化ブロック３を記憶し、２値画像を符号化する際の作業用メモリとなる。
画像データアクセス制御部１３は、画像メモリ１１および高速メモリ１２の動作を制御するものであり、符号化ブロック設定部１３ａを有する。
符号化ブロック設定部１３ａは、図１に示された符号化ブロック３を設定するものであり、画像メモリ１１に記憶された２値画像の各ライン毎に、８画素の着目画素系列１を設定し、設定された着目画素系列１に対し符号化ブロック３を設定する。画像データアクセス制御部１３は、符号化ブロック設定部１３ａにより設定された符号化ブロック３を、画像メモリ１１から１クロックで一括して読み出し、高速メモリ１２に記憶する。高速メモリ１２に記憶されている符号化済みの符号化ブロック３は、新たに転送された符号化ブロック３に順次に書き換えられる。
【００２０】
予測状態算出部１４は、画像データアクセス制御部１３により高速メモリ１２に記憶された着目画素系列１内の各着目画素の予測状態を算出するものであり、図１に示された着目画素Ｉ₈ 〜Ｉ₁₅の参照画素系列Ｔ₀ 〜Ｔ₇ を設定する参照画素系列設定部１４ａを有する。
参照画素系列設定部１４ａは、参照画素系列Ｔ₀ 〜Ｔ₇ をそれぞれ数値０〜７の３ビットのインデックスで表す。
図１に示すように、Ｔ₀ のインデックスは０００であり、Ｔ₁ のインデックスは００１であり、Ｔ₇ のインデックスは１１１で表される。
予測状態算出部１４は、着目画素Ｉ₈ 〜Ｉ₁₅の予測状態
st(i) , (i=0,1,2,・・・,7)
を参照画素系列設定部１４ａにより設定された参照画素系列Ｔ₀ 〜Ｔ₇ に基づいて算出する。
【００２１】
着目画素Ｉ８の予測状態ｓｔ（０）は、画素Ｉ０〜Ｉ７の８ビットの整数値
Ｉ７Ｉ６Ｉ５Ｉ４Ｉ３Ｉ２Ｉ１Ｉ０
である。
着目画素Ｉ９の予測状態ｓｔ（１）は、画素Ｉ０〜Ｉ８の９ビットの整数値であり、
ｓｔ（１） = ｓｔ（０）＋（Ｉ８＜＜８）
により求められる。ここで、＜＜ｎは、ｎビット左シフトする（値を２ｎ倍する）ことを表す。すなわち、ｓｔ（１）は、ｓｔ（０）のＭＳＢ（ｍｏｓｔｓｉｇｎｉｆｉｃａｎｔｂｉｔ）側に画素Ｉ８
を結合することで得られる。
着目画素Ｉ１０の予測状態ｓｔ（２）は、画素Ｉ０〜Ｉ９の１０ビットの整数値であり、
ｓｔ（２） = ｓｔ（１）＋（Ｉ９＜＜９）
により得られ、
着目画素Ｉ１１の予測状態ｓｔ（３）は、画素Ｉ０〜Ｉ１０の１１ビットの整数値であり、
ｓｔ（３） = ｓｔ（３）＋（Ｉ１０＜＜１０）
により得られる。
【００２２】
着目画素Ｉ１２の予測状態ｓｔ（４）は、画素Ｉ１〜Ｉ１１の１１ビットの整数値であり、
ｓｔ（４）＝（ｓｔ（３）＋（Ｉ１１＜＜１１））＞＞１
により得られる。ここで、＞＞ｎは、ｎビット右シフトする（値を２−ｎ倍する）ことを表し、小数部（下位１ビット）が無視される。
同様に、着目画素Ｉ１３〜Ｉ１５の予測状態ｓｔ（５）〜ｓｔ（７）は、それぞれ
ｓｔ（５） = （ｓｔ（４）＋（Ｉ１２＜＜１１））＞＞１
ｓｔ（６） = （ｓｔ（５）＋（Ｉ１３＜＜１１））＞＞１
ｓｔ（７） = （ｓｔ（６）＋（Ｉ１４＜＜１１））＞＞１
により求められる。
予測状態算出部１４は、求められた予測状態Ｓ（ｉ）のＭＳＢ側に参照画素系列のインデックスを結合し、最終的な予測状態をシンボル出現確率推定部１５に出力する。
【００２３】
シンボル出現確率推定部１５は、予測状態算出部１４により算出された着目画素の予測状態毎に、着目画素が０であるシンボル出現確率Ｐ（０｜予測状態）および着目画素がシンボル１であるシンボル出現確率Ｐ（１｜予測状態）を算出するものであり、確率推定テーブル１５ａを有する。
確率推定テーブル１５ａは、予測状態算出部１４により算出された予測状態毎に、既に符号化済みの画素の０および１のシンボル出現頻度を計数するものである。
シンボル出現確率推定部１５は、確率推定テーブル１５ａにより計数された各予測状態の着目画素のシンボル出現頻度に基づいて着目画素のシンボル出現確率を推定する。
算術符号構成部１６は、シンボル出現確率推定部１５により算出されたシンボル出現確率Ｐ（０｜予測状態）およびＰ（１｜予測状態）に従って確率数直線上の区間を分割し、分割された区間を選択して算術符号を構成する。
符号メモリ１７は、例えばＤＲＡＭやハードディスクからなり、算術符号構成部１６により符号化された算術符号を記憶する。また、符号メモリ１７は、データ通信の際には、送受信時のバッファメモリとなる。
【００２４】
図３は図２に示された画像符号化装置の動作を示すフローチャートである。
なお、着目画素系列１内の着目画素Ｉ₈ 〜Ｉ₁₅が参照する参照画素系列Ｔ₀ 〜Ｔ₇ は参照画素系列設定部１４ａにより予め設定されているものとする。
ステップＳ１において、算術符号構成部１６の符号化パラメータが初期化されるとともに、確率推定テーブル１５ａの各予測状態のそれぞれ出現頻度が初期化される。
ステップＳ２において、符号化ブロック設定部１３ａにより着目画素系列１が設定され、対応する符号化ブロック３が設定され、ステップＳ３において、画像データアクセス制御部１３により符号化ブロック３が画像メモリ１１から読み出され、高速メモリ１２に書き込まれる。
【００２５】
ステップＳ４において、予測状態算出部１４により着目画素系列１内の１画素が着目画素に設定され、着目画素の予測状態が算出される。ステップＳ５において、シンボル出現確率推定部１５により確率推定テーブル１５ａ内の予測状態に対応する出現頻度に基づいて着目画素のシンボル出現確率が推定される。
ステップＳ６において、算術符号構成部１６によりシンボル出現確率に基づいて算術符号化処理が行われる。ステップＳ７において、符号化された着目画素に基づいて確率推定テーブル１５ａの該当する予測状態の出現頻度が更新される。
【００２６】
ステップＳ８において、着目画素系列１内の次の着目画素が有る場合、ステップＳ４に戻る。一方、ステップＳ８において、着目画素系列１内の次の着目画素が無い場合、ステップＳ９に進み、次の着目画素系列１が有る場合、ステップＳ２に戻る。一方、ステップＳ９において、次の着目画素系列１が無い場合、符号化処理を終了する。
【００２７】
以上のように、具体例の画像符号化装置によれば、符号化ブロック設定部１３ａにより着目画素系列１およびその符号化ブロック３を設定し、画像データアクセス制御部１３により符号化ブロック３を画像メモリ１１から１クロックで一括して読み出し、高速メモリ１２に記憶する。次いで、予測状態算出部１４により符号化ブロック３内に着目画素系列１内の各着目画素のそれぞれの参照画素系列を設定し、予測状態を算出する。
したがって、従来の画像符号化装置のように、着目画素が主走査方向に移動する度に画像メモリから参照画素系列を構成する画素を読み出す必要がなく、画像メモリへのメモリアクセス回数を低減することができるので、符号化処理を高速化することができる。
【００２８】
また、参照画素系列設定部１４ａにより、前の着目画素の参照画素系列の後端の画素に、後続する画素を結合して後の参照画素系列を設定し、予測状態算出部１４により前の着目画素の予測状態をシフト演算することで後の着目画素の予測状態を算出する。
したがって、予測状態の演算処理を簡素化し、その演算量を低減することができるので、符号化処理を高速化することができる。
【００２９】
〈画像復号化装置〉
次に図２に示された画像符号化装置により符号化された算術符号を復号化する画像復号化装置を説明する。
図４は本発明に係る一具体例の画像復号化装置の構成を示すブロック図である。
図４に示すように、画像復号化装置は、符号メモリ２１、算術符号復号化部２２、高速メモリ２３、画像メモリ２４、画像データアクセス制御部２５、予測状態算出部２６およびシンボル出現確率推定部２７を備えている。
【００３０】
符号メモリ２１は、例えばＤＲＡＭやハードディスクからなり、算術符号化された２値画像データを記憶する。
算術符号復号化部２２は、符号メモリ２１に記憶された符号データを読み出し、算術符号化処理の逆演算を行って２値画像を復号化するものである。
予測状態算出部２６およびシンボル出現確率推定部２７は、図２に示された画像符号化装置の予測状態算出部１４およびシンボル出現確率推定部１５と同様の構成であり、復号化の際には、画像符号化装置の予測状態算出部１４およびシンボル出現確率推定部１５の符号化時の演算処理と同様の演算処理を実行する。
【００３１】
算術符号復号化部２２により復号化された２値画像は、高速メモリ２３を介して画像メモリ２４に記憶される。画像メモリ２４は、ＤＲＡＭやハードディスクからなる。高速メモリ２３は、例えばＳＲＡＭのような画像メモリ２４よりも高速なアクセス速度を有するメモリからなり、２値画像を復号化する際の作業用メモリとなる。
画像データアクセス制御部２５は、高速メモリ２３および画像メモリ２４の動作を制御するものであり、復号化ブロック設定部２５ａを有する。
復号化ブロック設定部２５ａは、復号化すべき２値画像の各ライン毎に、着目画素系列１を設定し、設定された着目画素系列１に対し符号化ブロック３を設定する。画像データアクセス制御部２５は、復号化ブロック設定部２５ａにより設定された符号化ブロック３に基づいて着目画素系列１に対応する既に復号化済みの前ライン画素系列２を画像メモリ２４から１クロックで一括して読み出し、高速メモリ２３に記憶する。
高速メモリ２３には、前ライン画素系列２とともに、算術符号復号化部２２により復号化された着目画素系列１の画素が順次に記憶され、着目画素系列１の全画素が復号化されたとき、一括して画像メモリ２４に転送されて記憶される。
【００３２】
図５は図４に示された画像復号化装置の動作を示すフローチャートである。
なお、着目画素系列１内の着目画素Ｉ₈ 〜Ｉ₁₅が参照する参照画素系列Ｔ₀ 〜Ｔ₇ は参照画素系列設定部２６ａにより予め設定されているものとする。
ステップＳ１１において、算術符号復号化部２２の復号化パラメータが初期化されるとともに、確率推定テーブル２７ａの各予測状態のそれぞれ出現頻度が初期化される。
ステップＳ１２において、復号化ブロック設定部２５ａにより着目画素系列１が設定され、対応する符号化ブロック３が設定され、ステップＳ１３において、画像データアクセス制御部１３により前ライン画素系列２が画像メモリ２４から読み出され、高速メモリ２３に書き込まれる。
【００３３】
ステップＳ１４において、予測状態算出部２６により着目画素系列１内の画素が着目画素に設定され、着目画素の予測状態が算出される。ステップＳ１５において、シンボル出現確率推定部２７により確率推定テーブル２７ａ内の予測状態に対応する出現頻度に基づいて着目画素のシンボル出現確率が推定される。
ステップＳ１６において、算術符号復号化部２２によりシンボル出現確率に基づいて算術復号化処理が行われる。ステップＳ１７において、復号化された画素が高速メモリ１２に書き込まれ、ステップＳ１８において、確率推定テーブル２７ａの該当する予測状態の出現頻度が更新される。
【００３４】
ステップＳ１９において、着目画素系列１内の次の着目画素が有る場合、ステップＳ１４に戻る。一方、ステップＳ１９において、着目画素系列１内の次の着目画素が無い場合、ステップＳ２０において、着目画素系列１が画像メモリ２４に転送されて記憶される。ステップＳ２１において、次の着目画素系列１が有る場合、ステップＳ１２に戻る。一方、ステップＳ２１において、次の着目画素系列１が無い場合、復号化処理を終了する。
【００３５】
以上のように、具体例の画像復号化装置によれば、復号化ブロック設定部２５ａにより着目画素系列１およびその符号化ブロック３を設定し、画像データアクセス制御部２５により前ライン画素系列２を画像メモリ２４から１クロックで一括して読み出し、高速メモリ２３に記憶する。次いで、予測状態算出部２６により復号化すべき着目画素系列１内の各着目画素のそれぞれの参照画素系列を設定し、予測状態を算出する。
したがって、従来の画像復号化装置のように、着目画素が主走査方向に移動する度に画像メモリから参照画素系列を構成する画素を読み出す必要がなく、画像メモリへのメモリアクセス回数を低減することができるので、復号化処理を高速化することができる。
【００３６】
また、参照画素系列設定部２６ａにより、前の着目画素の参照画素系列の後端の画素に、後続する画素を結合して後の参照画素系列を設定し、予測状態算出部２６により前の着目画素の予測状態をシフト演算することで後の着目画素の予測状態を算出する。
したがって、予測状態の演算処理を簡素化し、その演算量を低減することができるので、復号化処理を高速化することができる。
【００３７】
なお、上記具体例では、符号化ブロック３を１６画素の画素系列、すなわち２バイトにより構成しているが、符号化ブロック３のサイズはこれに限るものではなく、例えば３バイトでもよい。着目画素系列１内の各着目画素のそれぞれの参照画素系列の形状も限定されるものではない。参照画素系列の画素数は、データの圧縮率と処理速度とのバランスを考慮して決定するとよい。画素数を多くすると、データ圧縮率は向上するが、処理時間がかかり、両者はトレードオフの関係にあるからである。
また、上記具体例の画像符号化装置および画像復号化装置の動作を実行するプログラムをそれぞれ作成し、フレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に記録することができる。これらのプログラムをコンピュータにより実行すれば、画像符号化装置および画像復号化装置を安価に提供することができる。
【００３８】
図２に示された本発明の画像符号化装置とＪＰＥＧ、ＪＢＩＧに適用される従来のＱＭコーダとの符号化処理時間を実験により比較した。
図６はＱＭコーダの着目画素が参照するテンプレートを示す図である。
なお、本発明の画像符号化装置のシンボル出現確率推定部１５および算術符号構成部１６は、それぞれＱＭコーダの確率推定部および符号構成部により構成した。
実験条件
画像：ＣＣＩＴＴ（ＩＴＵ−Ｔ）Ｎｏ．１
コンピュータ：サンマイクロシステムズ製Ｓｕｎ４
実験結果
従来の画像符号化装置の処理時間：７．３９ｓｅｃ
本発明の画像符号化装置の処理時間：４．１６ｓｅｃ
となり、処理時間が半分近くに短縮された。
【図面の簡単な説明】
【図１】本発明に係る一具体例の画像符号化方法の概略を説明する説明図である。
【図２】本発明に係る一具体例の画像符号化装置の構成を示すブロック図である。
【図３】図３に示された画像符号化装置の動作を示すフローチャートである。
【図４】本発明に係る一具体例の画像復号化装置の構成を示すブロック図である。
【図５】図４に示された画像復号化装置の動作を示すフローチャートである。
【図６】従来のＱＭコーダの着目画素が参照するテンプレートを示す図である。
【符号の説明】
１着目画素系列
２前ライン画素系列
３符号化ブロック
１１画像メモリ
１２高速メモリ
１３画像データアクセス制御部
１３ａ符号化ブロック設定部
１４予測状態算出部
１４ａ参照画素系列設定部
１５シンボル出現確率推定部
１５ａ確率推定テーブル
１６算術符号構成部
１７符号メモリ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image encoding method and apparatus for encoding a binary image, and an image decoding method and apparatus for decoding an encoded binary image.
[0002]
[Prior art]
In recent years, information compression technology has attracted attention as an important technology for realizing multimedia. This information compression technology includes ITU-T (International Telecommunication Union-Telecommunication Standardization Sector) and ISO / IEC (International Organization for Standardization / International Electrotechnical Commission; International Organization for Standardization / International Electrotechnical Commission). ) Is being standardized.
The international standard for still images is ITU-T recommendation T.264. 81 and T.W. 83 | ISO / IEC standard 10918, which is defined by so-called JPEG (Joint Photographic Coding Experts Group). In particular, the international standard for binary images is ITU-T recommendation T.83. 82 | ISO / IEC standard 11544, so-called JBIG (Joint Bi-level Image Coding Experts Group).
[0003]
In JBIG, an arithmetic coding method is adopted as an entropy coding method. In arithmetic coding, a binary data sequence to be encoded is mapped onto a probability number line divided according to the appearance probability of the data, and the position is expressed by a binary decimal to obtain a code sequence. It is.
A binary data sequence of length N extracted with a binary symbol of 0 and 1 and extracted in the scanning order
S_N = S₁S₂.... S_N, (I = 1,2, ..., N)
It shall be expressed as When encoding the pixel of interest Si, first, a conditional probability that the pixel of interest Si is a symbol 0 from the state of a template composed of a plurality of reference pixels that appear before the pixel of interest Si to be encoded.
P (Si = 0 | template state)
And the conditional probability that the pixel of interest Si is symbol 1
P (Si = 1 | template state)
Is estimated. If the number of pixels in the template is M, the template state is 2^M There are two estimation processes.^M This is done independently for each state.
Then, using the obtained conditional probability P as an encoding parameter, the target symbol sequence S_N A number line division selection process is performed on, and an arithmetic code is constructed.
[0004]
[Problems to be solved by the invention]
However, in the image coding technique and the image decoding technique that employ the conventional arithmetic coding method, the shape of the template referred to by the pixel of interest is fixed, and when the pixel of interest moves in the scanning direction, the template is also changed. Move in the scanning direction. For this reason, every time the target pixel is moved, the reference pixel needs to be accessed to the image memory, and frequent memory access is required. Moreover, since the prediction state of the pixel pattern in each template is calculated for each pixel of interest, the amount of calculation becomes enormous.
Furthermore, when the reference pixel is accessed in byte units in order to reduce the access amount of the image memory, a mask operation for cutting out information in bit units from a plurality of byte information is necessary, and the processing becomes complicated.
As described above, the conventional image encoding technology and image decoding technology are enormous in terms of real-time processing because of the enormous amount of memory access and the amount of computation, which takes time for encoding and decoding. It wasn't.
[0005]
[Means for Solving the Problems]
  The present invention adopts the following configuration in order to solve the above points.
<Configuration 1>
  A method of encoding a binary image composed of a plurality of pixels, comprising: preparing an image storage unit for storing the binary image; and predicting a target pixel to be encoded from a plurality of already encoded pixels A prediction state calculation step that is calculated based on the first reference pixel series, a symbol appearance probability estimation step that estimates a symbol appearance probability of the pixel of interest based on the prediction state calculated by the prediction state calculation step, and the symbol appearance An image coding method including an arithmetic code construction step for constructing an arithmetic code of a pixel of interest using the symbol appearance probability estimated by the probability estimation step as a coding parameter, and having a higher data access speed than the image storage unit A step of preparing a high-speed access storage unit, and a target pixel series composed of a plurality of pixels that are sequentially set as the target pixel are set. And a second reference pixel sequence including a plurality of pixels before the target pixel sequence including a plurality of already encoded pixels with respect to the target pixel sequence set by the target pixel sequence setting step. A second reference pixel series setting step for setting the target pixel series, a target pixel series set by the target pixel series setting step, and a second reference pixel series set by the second reference pixel series setting step from the image storage unit. And corresponding to each pixel of interest in the pixel-of-interest sequence in the pixel-of-interest sequence and the second reference pixel sequence stored in the high-speed-access storage unit. The first reference pixel series to be set is set by changing the relative position according to the movement of the target pixel in the target pixel series. Including a first reference pixel sequence setting stepThus, the symbol appearance probability estimation step includes a step of selecting different probability estimation logic for each state of the first reference image sequence set in the first reference sequence setting step.An image encoding method characterized by the above.
[0006]
<Configuration 2>
  A method for decoding arithmetically encoded binary image data, comprising a step of preparing a decoded image storage unit for storing a decoded binary image, and a prediction state of a target pixel to be decoded has already been decoded A prediction state calculation step for calculating based on a first reference pixel series consisting of a plurality of pixels, and a symbol appearance probability estimation step for estimating the symbol appearance probability of the pixel of interest based on the prediction state calculated by the prediction state calculation step And an arithmetic code decoding step of decoding the pixel of interest using the symbol appearance probability estimated by the symbol appearance probability estimation step as a decoding parameter, wherein the data access of the decoded image storage unit A part of the image stored in the decoded image storage unit and the arithmetic code decoding. A step of preparing a high-speed access storage unit that temporarily stores a plurality of pixels decoded by the conversion step, a pixel-of-interest setting step of setting a pixel-of-interest series composed of a plurality of pixels that are sequentially the pixel of interest, For the target pixel series set by the target pixel series setting step,RecoveryA second reference pixel sequence setting step for setting a second reference pixel sequence composed of a plurality of encoded pixels, and a second reference pixel sequence set by the second reference pixel sequence setting step from the decoded image storage unit. A storage control step for reading the data collectively and storing it in the high-speed access storage unit; a second reference pixel series stored in the high-speed access storage unit by the storage control step; and a target pixel set by the target pixel series setting step A third reference pixel series setting step for setting a third reference pixel series by combining pixels decoded in the arithmetic code decoding step and stored in the fast access storage unit in the series; and the third reference pixel In the third reference pixel series set by the series setting step, each upper pixel corresponding to each target pixel in the target pixel series is set. A first reference pixel series, and a first reference pixel series setting step of setting by changing the relative position in response to movement of the target pixel of the target pixel in the series includingThus, the symbol appearance probability estimation step includes a step of selecting different probability estimation logic for each state of the first reference image sequence set in the first reference sequence setting step.An image decoding method characterized by the above.
[0007]
<Configuration 3>
An image encoding / decoding method characterized by combining the image encoding method of Configuration 1 and the image decoding method of Configuration 2.
[0008]
<Configuration 4>
  A device that encodes a binary image composed of a plurality of pixels, an image storage unit that stores the binary image, and a first reference that includes a plurality of pixels that have already been encoded with a predicted state of a pixel of interest to be encoded A prediction state calculation unit that calculates based on a pixel series, a symbol appearance probability estimation unit that estimates a symbol appearance probability of a pixel of interest based on the prediction state calculated by the prediction state calculation unit, and the symbol appearance probability estimation unit A high-speed access storage unit having a data access speed higher than that of the image storage unit in an image encoding device including an arithmetic code configuration unit that configures an arithmetic code of a pixel of interest using the estimated symbol appearance probability as an encoding parameter; The target pixel series setting unit that sets a target pixel series composed of a plurality of pixels that are sequentially the target pixel, and the target pixel series setting unit. A second reference pixel series setting unit for setting a second reference pixel series including a plurality of pixels before the target pixel series including a plurality of already encoded pixels with respect to the target pixel series; and the target pixel series setting unit A storage control unit that collectively reads out the pixel sequence of interest set by the second reference pixel sequence set by the second reference pixel sequence setting unit and the second reference pixel sequence setting unit from the image storage unit, and stores them in the high-speed access storage unit; In the target pixel series and the second reference pixel series stored in the high-speed access storage unit, the first reference pixel series corresponding to each target pixel in the target pixel series is represented as the target pixel in the target pixel series. A first reference pixel series setting unit configured to change and set the relative position according to the movement ofThe symbol appearance probability estimation unit selects a different probability estimation logic for each state of the first reference image sequence set by the first reference sequence setting unit.An image encoding apparatus characterized by that.
[0009]
<Configuration 5>
  In Configuration 4, the second reference pixel series isThe number of pixels in the first reference pixel series set in the target pixel series according to the movement of the target pixel in the target pixel series, and the first reference pixel series set in the second reference pixel series An image encoding device characterized in that the number of pixels changes.
[0010]
<Configuration 6>
  In Configuration 4, the first reference pixel series setting unit includes:The first reference image sequence setting unit combines the first reference image sequence corresponding to the target pixel before movement with at least the target pixel before movement and corresponds to the target pixel after movement. An image encoding apparatus characterized by setting a sequence.
[0011]
<Configuration 7>
  A prediction state calculation unit that decodes arithmetically encoded binary image data and calculates a prediction state of a pixel of interest to be decoded based on a first reference pixel sequence that includes a plurality of already decoded pixels A symbol appearance probability estimation unit that estimates the symbol appearance probability of the pixel of interest based on the prediction state calculated by the prediction state calculation unit, and the symbol appearance probability estimated by the symbol appearance probability estimation unit as a decoding parameter In the image decoding apparatus, comprising: an arithmetic code decoding unit that decodes a pixel of interest; and a decoded image storage unit that stores a binary image decoded by the arithmetic code decoding unit. It has a data access speed higher than the access speed, and is decoded by a part of the image stored in the decoded image storage unit and the arithmetic code decoding unit A high-speed access storage unit that temporarily stores a number of pixels, a target pixel series setting unit that sequentially sets a target pixel series that includes a plurality of pixels that are target pixels, and a target that is set by the target pixel series setting unit For pixel series alreadyRecoveryA second reference pixel series setting unit for setting a second reference pixel series composed of a plurality of encoded pixels, and a second reference pixel series set by the second reference pixel series setting unit from the decoded image storage unit. A storage control unit that collectively reads out and stores in the high-speed access storage unit, a second reference pixel series stored in the high-speed access storage unit by the storage control unit, and a target pixel set by the target pixel series setting unit A third reference pixel sequence setting unit that sets a third reference pixel sequence by combining pixels that are decoded by the arithmetic code decoding unit and stored in the fast access storage unit in the sequence; and the third reference pixel In the third reference pixel series set by the series setting unit, each of the first reference pixel series corresponding to each target pixel in the target pixel series is set as the target image in the target pixel series. Bei a first reference pixel sequence setting unit that sets by changing the relative position in response to movement ofThe symbol appearance probability estimation unit selects a different probability estimation logic for each state of the first reference image sequence set by the first reference sequence setting unit.An image decoding apparatus characterized by that.
[0012]
<Configuration 8>
An image encoding / decoding device, wherein the image encoding device according to any one of configurations 4 to 6 and the image decoding device according to configuration 7 are combined.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described using specific examples.
"Concrete example"
FIG. 1 is an explanatory diagram for explaining an outline of an image coding method according to a specific example of the present invention.
The image encoding method uses a binary image as a symbol series of pixels according to the scanning line order, divides the probability number line according to the symbol appearance probability of the pixel of interest to be encoded, and selects a partial section corresponding to the symbol series By doing so, the binary image is arithmetically encoded. The symbol appearance probability of the pixel of interest is estimated based on the prediction state of a reference pixel series (template) composed of a plurality of already encoded pixels.
In FIG. 1, a target pixel series 1 is a pixel I included in an arbitrary line in a binary image.₈ ~ I₁₅This is a pixel series composed of 8 pixels. Each pixel in the pixel-of-interest series 1 is a pixel of interest to be encoded in the scan line order.
The previous line pixel series 2 is a pixel I at the same position on the line immediately before the target pixel series 1.₀ ~ I₇ The encoding block 3 is composed of the pixel series 1 of interest and the previous line pixel series 2.
[0014]
In the image encoding method, a reference pixel sequence (template) that is referred to when each target pixel in the target pixel sequence 1 calculates the prediction state is set by the pixel sequence in the encoding block 3. The shape of the reference pixel series referred to by each pixel is changed according to the position of the pixel in the pixel series 1.
Pixel of interest I₈ Reference pixel series T₀ Is the pixel I₀ ~ I₇ This is a pixel series of 8 pixels. Pixel of interest I₉ Reference pixel series T₁ Is the pixel of interest I₈ Reference pixel series T₀ Pixel I₈ Pixel I combined₀ ~ I₈ This is a pixel series of 9 pixels. Pixel of interest I_TenReference pixel series T₂ Is the pixel of interest I₉ Reference pixel series T₁ Pixel I₉ Pixel I combined₀ ~ I₉ This is a pixel series of 10 pixels.
Pixel of interest I₁₁Reference pixel series T_Three Is the pixel of interest I_TenReference pixel series T₂ Pixel I_TenPixel I combined₀ ~ I_TenThis is a pixel series of 11 pixels. Subsequent pixel of interest I₁₂~ I₁₅Reference pixel series T_Four ~ T₇ Is a pixel series of 11 pixels, in which the reference pixel series of the previous target pixel is shifted by one pixel in the main scanning direction as the target pixel shifts by one pixel in the main scanning direction.
As can be understood from FIG. 1, the pixel of interest I₁₅Each pixel of interest except for becomes a reference pixel of the subsequent pixel of interest. Pixel of interest I₈ For each pixel of interest excluding, the prediction efficiency is improved by referring to the immediately preceding pixel on the left in the figure.
[0015]
As described above, according to the image coding method of the specific example, the encoding block 3 is configured by the target pixel series 1 and the previous line pixel series 2, and the reference pixel series of each target pixel in the target pixel series 1 is determined. Set in the encoding block 3. For this reason, the encoding block 3 can be read collectively from the image memory which stores a binary image, and the prediction state of each pixel of interest can be calculated. Unlike the conventional image encoding method, it is not necessary to read out the pixels constituting the reference pixel series from the image memory every time the target pixel moves in the main scanning direction. Therefore, the number of memory accesses to the image memory can be reduced, and the encoding process can be speeded up.
[0016]
The pixel block 1 of interest and the previous line pixel sequence 2 constitute an encoding block 3. This means that the target pixel series 1 is included in the pixel series including the reference pixel to which each pixel in the target pixel series 1 refers. For this reason, the pixel series including the reference pixel series referred to by the target pixel series 1 and the respective target pixels of the target pixel series 1 can be simultaneously read with a one-clock instruction.
Note that each target pixel in the target pixel series 1 does not necessarily have to be a pixel in the target pixel series 1. The pixel series including the target pixel series 1 and a plurality of reference pixel series referred to by each target pixel in the target pixel series 1 may be read separately. In this case, a 2-clock instruction is required.
In addition, since the pixel series 1 of interest and the previous line pixel series 2 are each composed of 8 pixels continuous in the scanning direction, that is, in units of bytes, the encoding block 3 can be easily read out. This is because it is compatible with the bus width of the information processing apparatus and enables efficient processing.
[0017]
Further, for the target pixels before and after in the target pixel series 1, the subsequent reference pixel series is set by combining subsequent pixels with the rear end pixels of the reference pixel series of the previous target pixel. Yes. For this reason, since the reference pixel sequence of the next pixel of interest can be configured using a part of the reference pixel sequence of the previous pixel of interest, it is possible to simplify the calculation of the prediction state of the reference pixel sequence. Become. Therefore, since the amount of calculation in the prediction state can be reduced, the encoding process can be speeded up.
[0018]
<Image encoding device>
Next, an image encoding apparatus that implements the image encoding method will be described.
FIG. 2 is a block diagram showing a configuration of an image coding apparatus according to a specific example of the present invention.
As shown in FIG. 2, the image encoding device includes an image memory 11, a high-speed memory 12, an image data access control unit 13, a prediction state calculation unit 14, a symbol appearance probability estimation unit 15, an arithmetic code configuration unit 16, and a code memory 17. It has.
[0019]
The image memory 11 is composed of, for example, a dynamic random access memory (DRAM) or a hard disk, and stores a binary image to be encoded.
The high-speed memory 12 includes a memory having a higher access speed than the image memory 11 such as an SRAM (static random access memory), for example, stores the encoding block 3 shown in FIG. 1, and encodes a binary image. It becomes the working memory when making it.
The image data access control unit 13 controls the operations of the image memory 11 and the high-speed memory 12, and includes a coding block setting unit 13a.
The encoding block setting unit 13a sets the encoding block 3 shown in FIG. 1, and sets a pixel series 1 of interest of 8 pixels for each line of the binary image stored in the image memory 11. Then, the encoding block 3 is set for the set target pixel series 1. The image data access control unit 13 reads out the coding block 3 set by the coding block setting unit 13 a from the image memory 11 in one clock and stores it in the high-speed memory 12. The already-encoded encoding block 3 stored in the high-speed memory 12 is sequentially rewritten to the newly transferred encoding block 3.
[0020]
The prediction state calculation unit 14 calculates the prediction state of each target pixel in the target pixel series 1 stored in the high-speed memory 12 by the image data access control unit 13, and the target pixel I shown in FIG.₈ ~ I₁₅Reference pixel series T₀ ~ T₇ Has a reference pixel series setting unit 14a.
The reference pixel series setting unit 14a₀ ~ T₇ Is represented by a 3-bit index of numerical values 0 to 7, respectively.
As shown in FIG.₀ Has an index of 000 and T₁ Index is 001 and T₇ The index of is represented by 111.
The predicted state calculation unit 14 uses the pixel of interest I₈ ~ I₁₅Predicted state
st (i), (i = 0,1,2, ..., 7)
The reference pixel series T set by the reference pixel series setting unit 14a₀ ~ T₇ Calculate based on
[0021]
  The prediction state st (0) of the target pixel I8 is an 8-bit integer value of the pixels I0 to I7.
  I7 I6 I5 I4 I3 I2 I1 I0
It is.
  The prediction state st (1) of the pixel of interest I9 is a 9-bit integer value of the pixels I0 to I8.
    st (1) = st (0) + (I8 << 8)
Is required. Here, << n represents shifting left by n bits (multiplying the value by 2n). That is, st (1) is a pixel I8 on the MSB (most significant bit) side of st (0).
Can be obtained by combining
  The prediction state st (2) of the pixel of interest I10 is a 10-bit integer value of the pixels I0 to I9.
    st (2) = st (1) + (I9 << 9)
Obtained by
  The prediction state st (3) of the pixel of interest I11 is pixels I0 to I.10  11-bit integer value of
    st (3) = st (3) + (I10 << 10)
Is obtained.
[0022]
  The prediction state st (4) of the pixel of interest I12 is the pixel I1  ~ I11  11-bit integer value of
    st (4) = (st (3) + (I11 << 11)) >> 1
Is obtained. Here, >> n represents shifting right by n bits (multiplying the value by 2-n), and the fractional part (lower 1 bit) is ignored.
  Similarly, the prediction states st (5) to st (7) of the target pixels I13 to I15 are respectively
    st (5) = (st (4) + (I12 << 11)) >> 1
    st (6) = (st (5) + (I13 << 11)) >> 1
    st (7) = (st (6) + (I14 << 11)) >> 1
Is required.
  The prediction state calculation unit 14 combines the index of the reference pixel series with the MSB side of the obtained prediction state S (i), and outputs the final prediction state to the symbol appearance probability estimation unit 15.
[0023]
For each prediction state of the target pixel calculated by the prediction state calculation unit 14, the symbol appearance probability estimation unit 15 has a symbol appearance probability P (0 | prediction state) where the target pixel is 0 and a symbol whose target pixel is the symbol 1. Appearance probability P (1 | predicted state) is calculated, and has a probability estimation table 15a.
The probability estimation table 15a counts the 0 and 1 symbol appearance frequencies of already encoded pixels for each prediction state calculated by the prediction state calculation unit 14.
The symbol appearance probability estimation unit 15 estimates the symbol appearance probability of the target pixel based on the symbol appearance frequency of the target pixel in each prediction state counted by the probability estimation table 15a.
The arithmetic code constructing unit 16 divides the interval on the probability number line according to the symbol appearance probabilities P (0 | predicted state) and P (1 | predicted state) calculated by the symbol appearance probability estimating unit 15, and the divided intervals To construct an arithmetic code.
The code memory 17 is composed of, for example, a DRAM or a hard disk, and stores the arithmetic code encoded by the arithmetic code configuration unit 16. The code memory 17 serves as a buffer memory at the time of data transmission / reception.
[0024]
FIG. 3 is a flowchart showing the operation of the image encoding apparatus shown in FIG.
Note that the target pixel I in the target pixel series 1₈ ~ I₁₅Reference pixel series T referenced by₀ ~ T₇ Are set in advance by the reference pixel series setting unit 14a.
In step S1, the coding parameters of the arithmetic code construction unit 16 are initialized, and the appearance frequencies of the respective prediction states in the probability estimation table 15a are initialized.
In step S2, the pixel block 1 of interest is set by the encoding block setting unit 13a, and the corresponding encoding block 3 is set. In step S3, the encoding block 3 is read from the image memory 11 by the image data access control unit 13. And written into the high-speed memory 12.
[0025]
In step S4, the prediction state calculation unit 14 sets one pixel in the target pixel series 1 as the target pixel, and calculates the prediction state of the target pixel. In step S5, the symbol appearance probability estimation unit 15 estimates the symbol appearance probability of the pixel of interest based on the appearance frequency corresponding to the prediction state in the probability estimation table 15a.
In step S6, the arithmetic coding unit 16 performs arithmetic coding processing based on the symbol appearance probability. In step S7, the appearance frequency of the corresponding prediction state in the probability estimation table 15a is updated based on the encoded target pixel.
[0026]
If there is a next target pixel in the target pixel series 1 in step S8, the process returns to step S4. On the other hand, if there is no next target pixel in the target pixel series 1 in step S8, the process proceeds to step S9, and if there is the next target pixel series 1, the process returns to step S2. On the other hand, if there is no next target pixel series 1 in step S9, the encoding process ends.
[0027]
As described above, according to the image coding apparatus of the specific example, the pixel block 1 of interest and its coding block 3 are set by the coding block setting unit 13a, and the coding block 3 is imaged by the image data access control unit 13. The data is read from the memory 11 at a time in one clock and stored in the high speed memory 12. Next, the prediction state calculation unit 14 sets each reference pixel series of each pixel of interest in the pixel of interest series 1 in the encoding block 3, and calculates a prediction state.
Therefore, unlike the conventional image encoding device, it is not necessary to read out the pixels constituting the reference pixel series from the image memory every time the pixel of interest moves in the main scanning direction, and the number of memory accesses to the image memory is reduced. Therefore, the encoding process can be speeded up.
[0028]
Further, the reference pixel series setting unit 14a sets the subsequent reference pixel series by combining the subsequent pixels with the rear end pixels of the reference pixel series of the previous target pixel, and the prediction state calculation unit 14 sets the previous target pixel. The prediction state of the pixel of interest later is calculated by shifting the prediction state of the pixel.
Therefore, the calculation process of the prediction state can be simplified and the calculation amount can be reduced, so that the encoding process can be speeded up.
[0029]
<Image decoding device>
Next, an image decoding apparatus for decoding the arithmetic code encoded by the image encoding apparatus shown in FIG. 2 will be described.
FIG. 4 is a block diagram showing a configuration of an image decoding apparatus according to a specific example of the present invention.
As shown in FIG. 4, the image decoding apparatus includes a code memory 21, an arithmetic code decoding unit 22, a high speed memory 23, an image memory 24, an image data access control unit 25, a prediction state calculation unit 26, and a symbol appearance probability estimation unit. 27.
[0030]
The code memory 21 is composed of, for example, a DRAM or a hard disk, and stores arithmetically encoded binary image data.
The arithmetic code decoding unit 22 reads code data stored in the code memory 21 and decodes a binary image by performing an inverse operation of arithmetic coding processing.
The prediction state calculation unit 26 and the symbol appearance probability estimation unit 27 have the same configuration as the prediction state calculation unit 14 and the symbol appearance probability estimation unit 15 of the image encoding device illustrated in FIG. Then, the same arithmetic processing as the arithmetic processing at the time of encoding of the prediction state calculation unit 14 and the symbol appearance probability estimation unit 15 of the image encoding device is executed.
[0031]
The binary image decoded by the arithmetic code decoding unit 22 is stored in the image memory 24 via the high speed memory 23. The image memory 24 is composed of a DRAM or a hard disk. The high-speed memory 23 is a memory having a higher access speed than the image memory 24 such as an SRAM, for example, and is a working memory for decoding a binary image.
The image data access control unit 25 controls operations of the high-speed memory 23 and the image memory 24, and includes a decoding block setting unit 25a.
The decoding block setting unit 25a sets the target pixel series 1 for each line of the binary image to be decoded, and sets the encoding block 3 for the set target pixel series 1. The image data access control unit 25 receives the previous line pixel series 2 already decoded corresponding to the target pixel series 1 based on the coding block 3 set by the decoding block setting unit 25a from the image memory 24 in one clock. The data is read at once and stored in the high-speed memory 23.
The high-speed memory 23 sequentially stores the pixels of the target pixel series 1 decoded by the arithmetic code decoding unit 22 together with the previous line pixel series 2, and when all the pixels of the target pixel series 1 are decoded, The data is transferred to the image memory 24 and stored.
[0032]
FIG. 5 is a flowchart showing the operation of the image decoding apparatus shown in FIG.
Note that the target pixel I in the target pixel series 1₈ ~ I₁₅Reference pixel series T referenced by₀ ~ T₇ Are set in advance by the reference pixel series setting unit 26a.
In step S11, the decoding parameters of the arithmetic code decoding unit 22 are initialized, and the appearance frequencies of the respective prediction states in the probability estimation table 27a are initialized.
In step S12, the pixel block 1 of interest is set by the decoding block setting unit 25a and the corresponding encoding block 3 is set. In step S13, the previous line pixel sequence 2 is read from the image memory 24 by the image data access control unit 13. It is read and written into the high speed memory 23.
[0033]
In step S <b> 14, the prediction state calculation unit 26 sets a pixel in the target pixel series 1 as the target pixel, and calculates the prediction state of the target pixel. In step S15, the symbol appearance probability estimation unit 27 estimates the symbol appearance probability of the pixel of interest based on the appearance frequency corresponding to the prediction state in the probability estimation table 27a.
In step S16, arithmetic decoding processing is performed by the arithmetic code decoding unit 22 based on the symbol appearance probability. In step S17, the decoded pixel is written into the high-speed memory 12, and in step S18, the appearance frequency of the corresponding prediction state in the probability estimation table 27a is updated.
[0034]
If there is a next target pixel in the target pixel series 1 in step S19, the process returns to step S14. On the other hand, if there is no next target pixel in the target pixel series 1 in step S19, the target pixel series 1 is transferred to the image memory 24 and stored in step S20. In step S21, when there is the next pixel series 1 of interest, the process returns to step S12. On the other hand, if there is no next target pixel series 1 in step S21, the decoding process ends.
[0035]
As described above, according to the image decoding apparatus of the specific example, the target pixel series 1 and its encoding block 3 are set by the decoding block setting unit 25a, and the previous line pixel series 2 is set by the image data access control unit 25. The data is read from the image memory 24 at a time in one clock and stored in the high speed memory 23. Next, the prediction state calculation unit 26 sets each reference pixel series of each target pixel in the target pixel series 1 to be decoded, and calculates a prediction state.
Therefore, unlike the conventional image decoding apparatus, it is not necessary to read out the pixels constituting the reference pixel series from the image memory every time the pixel of interest moves in the main scanning direction, and the number of memory accesses to the image memory is reduced. Therefore, the decoding process can be speeded up.
[0036]
Further, the reference pixel series setting unit 26a sets the subsequent reference pixel series by combining the subsequent pixels with the rear end pixels of the reference pixel series of the previous target pixel, and the prediction state calculation unit 26 sets the previous attention. The prediction state of the pixel of interest later is calculated by shifting the prediction state of the pixel.
Therefore, the calculation process of the prediction state can be simplified and the calculation amount can be reduced, so that the decoding process can be speeded up.
[0037]
In the above specific example, the encoding block 3 is configured by a pixel sequence of 16 pixels, that is, 2 bytes. However, the size of the encoding block 3 is not limited to this, and may be 3 bytes, for example. The shape of each reference pixel series of each target pixel in the target pixel series 1 is not limited. The number of pixels in the reference pixel series may be determined in consideration of the balance between the data compression rate and the processing speed. This is because if the number of pixels is increased, the data compression rate is improved, but processing time is required, and both are in a trade-off relationship.
In addition, it is possible to create programs for executing the operations of the image encoding device and the image decoding device according to the specific example and record them on a recording medium such as a flexible disk or a CD-ROM. If these programs are executed by a computer, an image encoding device and an image decoding device can be provided at low cost.
[0038]
The encoding processing times of the image encoding apparatus of the present invention shown in FIG. 2 and the conventional QM coder applied to JPEG and JBIG were compared by experiments.
FIG. 6 is a diagram showing a template referred to by the target pixel of the QM coder.
Note that the symbol appearance probability estimation unit 15 and the arithmetic code construction unit 16 of the image coding apparatus of the present invention are configured by a QM coder probability estimation unit and a code construction unit, respectively.
Experimental conditions
Image: CCITT (ITU-T) No. 1
Computer: Sun Microsystems Sun4
Experimental result
Processing time of conventional image encoding device: 7.39 sec
Processing time of the image coding apparatus of the present invention: 4.16 sec
As a result, the processing time was reduced to nearly half.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram for explaining an outline of an image coding method according to one specific example of the present invention.
FIG. 2 is a block diagram illustrating a configuration of an image encoding device according to a specific example of the present invention.
FIG. 3 is a flowchart showing an operation of the image encoding device shown in FIG. 3;
FIG. 4 is a block diagram illustrating a configuration of an image decoding apparatus according to a specific example of the present invention.
FIG. 5 is a flowchart showing an operation of the image decoding apparatus shown in FIG. 4;
FIG. 6 is a diagram showing a template referred to by a pixel of interest of a conventional QM coder.
[Explanation of symbols]
1 Pixel series of interest
2 Previous line pixel series
3 Coding block
11 Image memory
12 High-speed memory
13 Image data access controller
13a Coding block setting unit
14 Predicted state calculation unit
14a Reference pixel series setting unit
15 Symbol appearance probability estimation unit
15a probability estimation table
16 Arithmetic code component
17 Code memory

Claims

A method of encoding a binary image composed of a plurality of pixels, comprising: preparing an image storage unit for storing the binary image; and predicting a target pixel to be encoded from a plurality of already encoded pixels A prediction state calculation step that is calculated based on the first reference pixel series, a symbol appearance probability estimation step that estimates a symbol appearance probability of the pixel of interest based on the prediction state calculated by the prediction state calculation step, and the symbol appearance An image encoding method including an arithmetic code constructing step for constructing an arithmetic code of a pixel of interest using the symbol appearance probability estimated by the probability estimating step as an encoding parameter,
Preparing a high-speed access storage unit having a higher data access speed than the image storage unit;
A pixel-of-interest setting step for setting a pixel-of-interest sequence consisting of a plurality of pixels that are sequentially the pixel of interest;
A second reference pixel series for setting a second reference pixel series including a plurality of pixels before the target pixel series including a plurality of already encoded pixels with respect to the target pixel series set by the target pixel series setting step. Configuration steps;
The target pixel series set by the target pixel series setting step and the second reference pixel series set by the second reference pixel series setting step are collectively read from the image storage unit and stored in the fast access storage unit A memory control step;
The first reference pixel series corresponding to each target pixel in the target pixel series in the target pixel series and the second reference pixel series stored in the high-speed access storage unit is stored in the target pixel series. look including a first reference pixel series setting step of setting by changing the relative position in response to movement of the target pixel,
The symbol appearance probability estimation step includes a step of selecting a different probability estimation logic for each state of the first reference image sequence set in the first reference sequence setting step .

A method for decoding arithmetically encoded binary image data, comprising a step of preparing a decoded image storage unit for storing a decoded binary image, and a prediction state of a target pixel to be decoded has already been decoded A prediction state calculation step of calculating based on a first reference pixel series consisting of a plurality of pixels, and a symbol appearance probability estimation step of estimating the symbol appearance probability of the pixel of interest based on the prediction state calculated by the prediction state calculation step And an arithmetic code decoding step for decoding the pixel of interest using the symbol appearance probability estimated by the symbol appearance probability estimation step as a decoding parameter,
The data access speed is higher than the data access speed of the decoded image storage unit, and a part of the image stored in the decoded image storage unit and a plurality of pixels decoded by the arithmetic code decoding step are temporarily stored Preparing a high-speed access storage unit for storage in
A pixel-of-interest setting step for setting a pixel-of-interest sequence consisting of a plurality of pixels that are sequentially the pixel of interest;
The relative target pixel sequence set by the target pixel sequence setting step, the previously second reference pixel series setting step of setting a second reference pixel series comprising a plurality of pixels of decrypt previously,
A storage control step of collectively reading out the second reference pixel series set in the second reference pixel series setting step from the decoded image storage unit and storing it in the high-speed access storage unit;
Of the second reference pixel series stored in the high-speed access storage unit by the storage control step and the target pixel series set by the target pixel series setting step, the fast-access storage is decoded by the arithmetic code decoding step. A third reference pixel series setting step for setting the third reference pixel series by combining the pixels stored in the unit;
In the third reference pixel series set by the third reference pixel series setting step, each of the first reference pixel series corresponding to each target pixel in the target pixel series is set as the target pixel in the target pixel series. look including a first reference pixel series setting step of setting by changing the relative position in response to the movement,
The symbol appearance probability estimation step includes a step of selecting a different probability estimation logic for each state of the first reference image sequence set in the first reference sequence setting step .

An image encoding / decoding method, wherein the image encoding method according to claim 1 and the image decoding method according to claim 2 are combined.

An apparatus for encoding a binary image composed of a plurality of pixels, an image storage unit for storing the binary image, and a first reference composed of a plurality of pixels that have already been encoded with a predicted state of a pixel of interest to be encoded A prediction state calculation unit that calculates based on a pixel series, a symbol appearance probability estimation unit that estimates a symbol appearance probability of a pixel of interest based on the prediction state calculated by the prediction state calculation unit, and the symbol appearance probability estimation unit In an image encoding device including an arithmetic code configuration unit that configures an arithmetic code of a pixel of interest using an estimated symbol appearance probability as an encoding parameter,
A high-speed access storage unit having a higher data access speed than the image storage unit;
A pixel-of-interest setting unit that sets a pixel-of-interest sequence consisting of a plurality of pixels that are sequentially target pixels;
Second reference pixel series for setting a second reference pixel series including a plurality of pixels before the target pixel series including a plurality of already encoded pixels with respect to the target pixel series set by the target pixel series setting unit A setting section;
The target pixel series set by the target pixel series setting unit and the second reference pixel series set by the second reference pixel series setting unit are collectively read from the image storage unit and stored in the fast access storage unit A storage controller;
In the target pixel series and the second reference pixel series stored in the high-speed access storage unit, the first reference pixel series corresponding to each target pixel in the target pixel series is set as the target in the target pixel series. e Bei a first reference pixel sequence setting unit that sets by changing the relative position in response to movement of the pixel,
The image encoding apparatus , wherein the symbol appearance probability estimation unit selects different probability estimation logic for each state of the first reference image sequence set by the first reference sequence setting unit .

The number of pixels of the first reference pixel series set in the target pixel series according to the movement of the target pixel in the target pixel series and the first reference pixel series set in the second reference pixel series The image coding apparatus according to claim 4, wherein the number of pixels changes.

The first reference image series setting unit combines at least the target pixel before the movement with respect to the first reference image series corresponding to the target pixel before the movement and corresponds to the target pixel after the movement. The image encoding apparatus according to claim 4, wherein a series is set.

A prediction state calculation unit that decodes arithmetically encoded binary image data and calculates a prediction state of a pixel of interest to be decoded based on a first reference pixel sequence that includes a plurality of already decoded pixels A symbol appearance probability estimation unit that estimates the symbol appearance probability of the pixel of interest based on the prediction state calculated by the prediction state calculation unit, and the symbol appearance probability estimated by the symbol appearance probability estimation unit as a decoding parameter In an image decoding device including an arithmetic code decoding unit that decodes a pixel of interest, and a decoded image storage unit that stores a binary image decoded by the arithmetic code decoding unit,
The data access speed is higher than the data access speed of the decoded image storage unit, and a part of the image stored in the decoded image storage unit and a plurality of pixels decoded by the arithmetic code decoding unit are temporarily stored A high-speed access storage unit for storing;
A pixel-of-interest setting unit that sets a pixel-of-interest sequence consisting of a plurality of pixels that are sequentially target pixels;
The relative target pixel sequence set by the target pixel sequence setting unit, and the second reference pixel series setting unit for setting a second reference pixel series already composed of a plurality of pixels of decrypt previously,
A storage control unit that collectively reads out the second reference pixel series set by the second reference pixel series setting unit from the decoded image storage unit and stores the same in the high-speed access storage unit;
Of the second reference pixel sequence stored in the high-speed access storage unit by the storage control unit and the target pixel sequence set by the target pixel sequence setting unit, the arithmetic code decoding unit decodes the second reference pixel sequence and the high-speed access storage A third reference pixel series setting unit that sets the third reference pixel series by combining the pixels stored in the unit;
In the third reference pixel series set by the third reference pixel series setting unit, the first reference pixel series corresponding to each target pixel in the target pixel series is set as the target pixel in the target pixel series. Bei example a first reference pixel sequence setting unit that sets by changing the relative position in response to the movement,
The image decoding apparatus , wherein the symbol appearance probability estimation unit selects different probability estimation logic for each state of the first reference image sequence set by the first reference sequence setting unit .

An image encoding / decoding apparatus comprising the image encoding apparatus according to any one of claims 4 to 6 and the image decoding apparatus according to claim 7.