JP3809665B2 - Video signal processor - Google Patents

Description

【００２１】
従って、双方向バスが単にプルアップされていた場合には、切り替え時にデジタルコードで「２５５」が与えられ、輝度信号レベル＝１０９％、各色差信号レベル＝１１３％の映像が出力されてしまい、画面がまぶしい状態となってしまう。
【００２２】
また、双方向バスが単にプルダウンされていた場合には、切り替え時にデジタルコードで「０」が与えられ、輝度信号レベル＝−７％、各色差信号レベル＝１１３％の映像が出力されてしまい、画面の輝度は抑えられるが色差が最大の状態となってしまう。
【００２３】
このように、従来のデジタルビデオカメラ装置では、双方向バスの切り替え時に、輝度信号レベル＝１０９％、各色差信号レベル＝１１３％の映像が出力されてしまい、画面がまぶしい状態となってしまたり、あるいは、輝度信号レベル＝−７％、各色差信号レベル＝１１３％の映像が出力されてしまい、画面の輝度は抑えられるが色差が最大の状態となってしまい、画面の見にくい状態が発生するという問題点があった。
【００２４】
そこで、本発明の目的は、上述のような従来の問題点に鑑み、画面の見にくい状態が発生することなく、双方向バスの切り替えを行うことができるようにした映像信号処理装置を提供することにある。
【００２５】
【課題を解決するための手段】
本発明に係る映像信号処理装置は、複数の信号ラインで構成される双方向バスを介して伝送される輝度データと色データとのマルチプレックス信号に所定の信号処理を施す映像信号処理ブロックと、上記信号処理ブロックに接続されて、上記マルチプレックス信号が伝送される双方向バスの信号ラインのうち少なくとも１つである１または複数の所定のラインが、上記マルチプレックス信号が輝度データの期間であるか色差データの期間であるかに応じたタイミングに合わせて変化する制御信号に応じてそれぞれプルアップまたはプルダウンする切り替え手段とを有し、上記所定のライン以外の信号ラインは、プルアップまたはプルダウンされることを特徴とする。
また、本発明に係る映像信号処理装置では、上記双方向バスにおいて、上記双方向バスの切り替え時に色信号レベル０％がバス上に出力される。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態例について図面を参照しながら説明する。
【００３０】
本発明に係る映像信号処理装置は、例えば図１に示すような構成のデジタルビデオカメラ装置に適用される。
【００３１】
この図１に示すデジタルビデオカメラ装置は、撮像部１により得られる撮像信号をデジタル化してＤ１規格に準拠した画像データとして記録するもので、撮像部１により得られる三原色撮像信号Ｒ，Ｇ，Ｂがアナログ信号処理部２を介して供給されるアナログデジタル（Ａ／Ｄ）変換部３、このＡ／Ｄ変換部３によりディジタル化された各色撮像データＲ，Ｇ，Ｂが供給される映像信号処理部４、この映像信号処理部４により生成されたデジタル輝度信号Ｙと２つのディジタル色差信号Ｃ_R ，Ｃ_B が供給されるアナログ出力用の信号処理部５やレート変換処理部６などを備え、Ｄ１規格に準拠した画像データの記録再生を行う記録再生部７が双方向バスを介して上記レート変換処理部６に接続されている。
【００３２】
上記撮像部１は、例えば、図示しない撮像レンズから光学的ローパスフィルタを介して入射される撮像光を色分解プリズムにより三原色光成分に分解して、被写体像の三原色画像を三枚のＣＣＤイメージセンサで撮像するようになっている。上記各ＣＣＤイメージセンサは、それぞれ第１のクロックレートで駆動され、各色撮像信号Ｒ，Ｇ，Ｂが上記第１のクロックレートで読み出される。そして、上記各ＣＣＤイメージセンサから読み出された各色撮像信号Ｒ，Ｇ，Ｂが上記アナログ信号処理部２を介して上記Ａ／Ｄ変換部３に供給される。
【００３３】
そして、上記アナログ信号処理部２では、上記撮像部１の各ＣＣＤイメージセンサから読み出された各色撮像信号Ｒ，Ｇ，Ｂに対して、相関二重サンプリング（ＣＤＳ：Corelated Double Sampling ）によるノイズ除去、ゲイン調整、黒バランス、白バランスやシェーディング補正などの各種レベル調整を含むアナログ信号処理を行う。
【００３４】
また、上記Ａ／Ｄ変換部３では、上記各アナログ色撮像信号Ｒ，Ｇ，Ｂのサンプリングレートに等しい第１のクロックレートで所定の位相を有する駆動クロックに同期したＡ／Ｄ変換処理を行う各Ａ／Ｄ変換器３Ｒ，３Ｇ，３Ｂにより、上記各色撮像信号Ｒ，Ｇ，Ｂを第１のクロックレートでデジタル化する。そして、上記Ａ／Ｄ変換部３によりデジタル化された第１のクロックレートの各デジタル色信号Ｒ，Ｇ，Ｂが上記映像信号処理部４に供給される。
【００３５】
この映像信号処理部４は、上記Ａ／Ｄ変換部３から各デジタル色信号Ｒ，Ｇ，Ｂが供給されるプリプロセッサ４１、このプリプロセッサ４１によりペデスタルが付加されマスキング処理等が行われた各デジタル色信号Ｒ，Ｇ，Ｂが供給されるイメージエンハンサ４２やガンマ，ニー補正回路４３、上記イメージエンハンサ４２やガンマ，ニー補正回路４３により画像強調処理、ペデスタル付加、ガンマ，ニーなどの非線形処理が施された各デジタル色信号Ｒ，Ｇ，Ｂが供給されるＹ／Ｃマトリクス回路４４等からなり、上記Ｙ／Ｃマトリクス回路４４においてトリクス演算処理によって上記各デジタル色信号Ｒ，Ｇ，Ｂからデジタル輝度信号Ｙと２つのデジタル色差信号Ｃ_R ，Ｃ_B を生成する。そして、上記映像信号処理部４のＹ／Ｃマトリクス回路４４により生成されたデジタル輝度信号Ｙと２つのデジタル色差信号Ｃ_R ，Ｃ_B は、双方向バスを介して上記アナログ出力用の信号処理部５とレート変換処理部６に供給される。
【００３６】
そして、上記アナログ出力用の信号処理部５は、上記映像信号処理部４又はレート変換処理部６により生成される上記第１のクロックレートに関連したデータレートの信号Ｙ，Ｃ_R ，Ｃ_B に対するアナログインターフェースとして機能するもので、デジタルアナログ（Ｄ／Ａ）変換部５Ａとアナログエンコーダ５Ｂからなる。このアナログ出力用の信号処理部５では、上記映像信号処理部４又はレート変換処理部６により生成される上記第１のクロックレートに関連したデータレートのデジタル輝度信号信号Ｙとデジタル色差信号Ｃ_R ，Ｃ_B を各Ｄ／Ａ変換器５Ｙ，５Ｃ_R ，５Ｃ_B によりアナログ輝度信号Ｙとアナログ色差信号Ｃ_R ，Ｃ_B に変換し、さらに、上記エンコーダ５Ｂにより通常のＮＴＳＣ又はＰＡＬに準拠したナログコンポジット信号ＣＳ_OUT やアナログモニタ信号Ｙ_VFを生成する。
【００３７】
また、上記レート変換処理部６は、第１のクロックレートに関連したデータレートのデジタル輝度信号信号Ｙとデジタル色差信号Ｃ_R ，Ｃ_B と第２のクロックレートに関連したデータレートの信号との間で双方向にレート変換を行うもので、記録モード時には、上記映像信号処理部４により生成された上記第１のクロックレートに関連したデータレートのデジタル輝度信号信号Ｙとデジタル色差信号Ｃ_R ，Ｃ_B を上記第２のクロックレートに関連したデータレートのデジタル輝度信号信号Ｙとデジタル色差信号Ｃ_R ，Ｃ_B に変換して上記記録再生部７に供給し、再生モード時には、上記記録再生部７から供給される上記第２のクロックレートに関連したデータレートのデジタル輝度信号信号Ｙとデジタル色差信号Ｃ_R ，Ｃ_B を上記第１のクロックレートに関連したデータレートのデジタル輝度信号信号Ｙに変換して上記アナログ出力用の信号処理部５に供給する。
【００３８】
このレート変換処理部６は、輝度信号用のレート変換回路６Ｙと各色差信号用のレート変換回路６Ｃ_R ，６Ｃ_B とからなる。
【００３９】
ここで、デジタル輝度信号Ｙについての具体的なバス構造と信号の流れを図２及び図３に示す。
【００４０】
この図２及び図３において、端子１１Ｙは、双方向バスを介して上記映像信号処理部４及び上記アナログ出力用の信号処理部５に接続された輝度信号用のレート変換回路６Ｙの第１の入出力端子であって、上記映像信号処理部４の輝度信号用のラインドライバ１２Ｙの出力端と上記アナログ出力用の信号処理部５の輝度信号用のラインレシーバ１３Ｙの入力端に接続されている。そして、この第１の入出力端子１１Ｙには、ラインレシーバ１４Ｙの入力端とラインドライバ１５Ｙの出力端が接続されている。また、端子１６Ｙは双方向バスを介して上記記録再生部７に接続された上記輝度信号用のレート変換回路６Ｙの第２の入出力端子であって、この第２の入出力端子１６Ｙにはラインレシーバ１７Ｙの入力端とラインドライバ１８の出力端が接続されている。
【００４１】
上記各ラインドライバ１２Ｙ，１８Ｙは、上記記録再生部７の動作モードに連動する各制御信号ＣＮＴ１，ＣＮＴ３により制御され、記録モード時には上記各制御信号ＣＮＴ１，ＣＮＴ３が論理「Ｌ」となることにより動作状態となり、再生モード時には上記各制御信号ＣＮＴ１，ＣＮＴ３が論理「Ｈ」となることにより非動作状態となる。また、上記ラインドライバ１５Ｙは、上記記録再生部７の動作モードに連動する制御信号ＣＮＴ２により制御され、記録モード時には上記制御信号ＣＮＴ２が論理「Ｈ」となることにより非動作状態となり、再生モード時には上記制御信号ＣＮＴ２が論理「Ｌ」となることにより動作状態となる。
【００４２】
ここで、上記各制御信号ＣＮＴ１，ＣＮＴ２，ＣＮＴ３は、バスの切り替え時すなわち上記記録再生部７の動作モードの切り替え時には、図４の（Ａ）に記録モードから再生モードに切り替えた場合を示し、また、図４の（Ｂ）に再生モードから記録モードに切り替えた場合を示すように、所定期間だけ同時に論理「Ｈ」となって、各ラインドライバ１２Ｙ，１５Ｙ，１８Ｙを非動作状態とさせることにより、各ラインドライバ１２Ｙ，１５Ｙが同時に動作状態となで破壊されるのを防止する。
【００４３】
そして、記録モード時には、上記各制御信号ＣＮＴ１，ＣＮＴ３が論理「Ｌ」となることにより上記各ラインドライバ１２Ｙ，１８Ｙが動作状態となり、また、上記制御信号ＣＮＴ２が論理「Ｈ」となることにより上記ラインドライバ１５非動作状態となる。これにより、記録モードにおける輝度信号Ｙの流れを図２に太線で示すように、記録モード時には、上記映像信号処理部４により生成されたデジタル輝度信号Ｙが上記アナログ出力用の信号処理部５に供給されるとともに、上記デジタル輝度信号Ｙが輝度信号用のレート変換回路６Ｙを介して記録再生部７に供給されることになる。
【００４４】
また、再生モード時には上記各制御信号ＣＮＴ１，ＣＮＴ３が論理「Ｈ」となることにより上記各ラインドライバ１２Ｙ，１８Ｙが非動作状態となり、また、上記制御信号ＣＮＴ２が論理「Ｌ」となることにより上記ラインドライバ１５が動作状態となる。これにより、再生モードにおける輝度信号Ｙの流れを図３に太線で示すように、再生モード時には上記記録再生部７により再生されたデジタル輝度信号Ｙが輝度信号用のレート変換回路６Ｙを介して上記アナログ出力用の信号処理部５に供給されることになる。
【００４５】
なお、各色差信号用のレート変換回路６Ｃ_R ，６Ｃ_B は、それぞれ上記輝度信号用のレート変換回路６Ｙと全く同様に構成され、同様な動作を行うようになっている。
【００４６】
そして、このデジタルビデオカメラ装置では、上記輝度信号用のレート変換回路６Ｙの第１の入出力端子１１Ｙ及び第２の入出力端子１６Ｙに８ビットデータで１０Ｈすなわち輝度信号レベル＝０％に相当するデジタルコードをそれぞれ発生する各デジタルコード発生回路２１Ｙ，２２Ｙが設けられている。上記デジタルコード発生回路２１Ｙ，２２Ｙは、例えば図５に示すように、双方向バスに接続されたプルアップ抵抗２３Ｙと各プルダウン抵抗２４Ｙにより構成される。上記プルアップ抵抗２３Ｙと各プルダウン抵抗２４Ｙは互いに等しい抵抗値Ｒを有する。上記プルアップ抵抗２３Ｙは、一端が電源に接続されており、また、各プルダウン抵抗２４Ｙは一端が接地されている。上記プルアップ抵抗２３Ｙ及び各プルダウン抵抗２４Ｙは、上記各ラインドライバ１２Ｙ，１５Ｙ，１８Ｙが非動作状態でハイインピーダンスとなっているときに、上記プルアップ抵抗２３Ｙを介してバスに論理「１」を与え、また、各プルダウン抵抗２４Ｙを介してバスに論理「０」を与えることにより、デジタルコード「１０Ｈ」を発生する。
【００４７】
また、上記色差信号用のレート変換回路６Ｃ_R の第１の入出力端子及び第２の入出力端子には、８ビットデータで８０Ｈすなわち色信号レベル＝０％に相当するデジタルコードをそれぞれ発生する各デジタルコード発生回路２１Ｃ_R ，２２Ｃ_R が設けられている。上記デジタルコード発生回路２１Ｃ_R ，２２Ｃ_R は、例えば図６に示すように、双方向バスに接続されたプルアップ抵抗２３Ｃ_R と各プルダウン抵抗２４Ｃ_R により構成される。上記プルアップ抵抗２３Ｃ_R と各プルダウン抵抗２４Ｃ_R は互いに等しい抵抗値Ｒを有する。上記プルアップ抵抗２３は、一端が電源に接続されており、また、各プルダウン抵抗２４Ｃ_R は一端が接地されている。上記プルアップ抵抗２３Ｃ_R 及び各プルダウン抵抗２４Ｃ_R は、色差信号Ｃ_R の各ラインドライバが非動作状態でハイインピーダンスとなっているときに、上記プルアップ抵抗２３Ｃ_R を介してバスに論理「１」を与え、また、各プルダウン抵抗２４Ｃ_R を介してバスに論理「０」を与えることにより、デジタルコード「８０Ｈ」を発生する。
【００４８】
さらに、上記色差信号用のレート変換回路６Ｃ_B の第１の入出力端子及び第２の入出力端子には、８ビットデータで８０Ｈすなわち色信号レベル＝０％に相当するデジタルコードを発生する各デジタルコード発生回路２１Ｃ_B ，２２Ｃ_B が設けられている。これらのデジタルコード発生回路２１Ｃ_B ，２２Ｃ_B は、上記各デジタルコード発生回路２１Ｃ_R ，２２Ｃ_R と全く同様に構成され、同様な動作を行うようになっている。
【００４９】
このような構成のデジタルビデオカメラ装置では、上記記録再生部７の動作モードの切り替え時すなわち双方向バスの切り替え時に、各デジタルコード発生回路２１Ｙ，２２Ｙにより８ビットデータで１０Ｈすなわち輝度信号レベル＝０％に相当するデジタルコードを発生させるとともに、各デジタルコード発生回路２１Ｃ_R ，２２Ｃ_R 及び各デジタルコード発生回路２１Ｃ_B ，２２Ｃ_B によりそれぞれ８ビットデータで８０Ｈすなわち色信号レベル＝０％に相当するデジタルコードを発生させるので、結果的に黒画像に相当するデジタルコードが双方向バスに与えられることになる。このように、双方向バスの切り替え時に黒画像に相当するデジタルコードが双方向バスに与えられることによって、画面の見にくい状態が発生することなく双方向バスの切り替えを行うことができる。
【００５０】
ここで、上記各デジタルコード発生回路２１Ｙ，２２Ｙ、各デジタルコード発生回路２１Ｃ_R ，２２Ｃ_R 及び各デジタルコード発生回路２１Ｃ_B ，２２Ｃ_B は、バスを単純にプルアップあるいはプルダウンするのではなく、オール０又はオール１をのぞくデジタルコードを出力するものであれば、双方向バスの切り替え時に画面の見にくい状態が発生するのを防止することができる。
【００５１】
また、Ｄ１のパラレル規格では、輝度信号と各色差信号を多重化して８ビットのバス１本で伝送する仕様となっているので、この場合は、例えば８ビットデータで８０Ｈとするようにプルアップ抵抗とプルダウン抵抗を組み合わせて構成したで至るコード発生回路を設けるようにする。これにより、双方向バスの切り替え時には、輝度信号レベル＝５１％、各色差信号レベル＝０％のグレー画像に相当するデジタルコードが双方方向バスに与えられることになり、画面の見にくい状態が発生することなく双方向バスの切り替えを行うことができる。
【００５２】
さらに、上記各制御信号ＣＮＴ１，ＣＮＴ２，ＣＮＴ３の状態によって、バスのがハイインピーダンスの状態になっている期間がわかるので、切替信号を作って、多重化された輝度信号と各色差信号についてのプログラム値を切り替え選択することも可能である。
【００５３】
例えば図７に示すように、最上位ビットと第５ビットの各ラインはそれぞれ切替スイッチ２１，２２を介してプルアップ抵抗２３とプルダウン抵抗２４に選択的に接続し、他のビットの各ラインはそれぞれプルダウン抵抗２５に接続した構成とする。そして、図８に示すように、上記切替スイッチ２１，２２を切替信号ＳＥＬにより制御して、輝度信号Ｙの期間には１０Ｈの黒画像のデジタルコードを発生し、各色差信号Ｃ_R ，Ｃ_B の期間には８０Ｈの黒画像のデジタルコードを発生することにより、画面の見にくい状態が発生することなく双方向バスの切り替えを行うことができる。
【００５４】
【発明の効果】
本発明に係る映像信号処理装置では、複数の信号ラインで構成される双方向バスを介して伝送される輝度データと色データとのマルチプレックス信号に所定の信号処理を施す映像信号処理ブロックに接続された切り替え手段により、上記マルチプレックス信号が伝送される双方向バスの信号ラインのうち少なくとも１つである１または複数の所定のラインが、上記マルチプレックス信号が輝度データの期間であるか色差データの期間であるかに応じたタイミングに合わせて変化する制御信号に応じてそれぞれプルアップまたはプルダウンされ、上記所定のライン以外の信号ラインは、プルアップまたはプルダウンされるので、画面の見にくい状態が発生することなく双方向バスの切り替えを行うことができる。
上記映像信号処理装置では、例えば、上記双方向バスにおいて上記双方向バスの切り替え時に色信号レベル０％がバス上に出力されることにより、画面の見にくい状態が発生することなく双方向バスの切り替えを行うことができる。
【図面の簡単な説明】
【図１】本発明を適用したデジタルビデオカメラ装置の構成を示すブロック図である。
【図２】上記デジタルビデオカメラ装置における輝度信号用のレート変換回路の構成及び記録モードにおける輝度信号の流れを示す図である。
【図３】上記輝度信号用のレート変換回路の構成及び再生モードにおける輝度信号の流れを示す図である。
【図４】上記輝度信号用のレート変換回路を制御する各制御信号ＣＮＴ１，ＣＮＴ２，ＣＮＴ３を示すタイムチャートであり、（Ａ）に記録モードから再生モードに切り替えた場合を示し、また、（Ｂ）に再生モードから記録モードに切り替えた場合を示す。
【図５】上記デジタルビデオカメラ装置における輝度信号用のデジタルコード発生回路の構成を示す回路図である。
【図６】上記デジタルビデオカメラ装置における色差信号用のデジタルコード発生回路の構成を示す回路図である。
【図７】Ｄ１のパラレル規格に対応するデジタルコード発生回路の構成を示す回路図である。
【図８】上記Ｄ１のパラレル規格に対応するデジタルコード発生回路の動作を示すタイムチャートである。
【図９】従来のデジタルビデオカメラ装置の構成を示すブロック図である。
【図１０】従来のデジタルビデオカメラ装置におけるプルアップしたバス構造を示す図である。
【図１１】従来のデジタルビデオカメラ装置におけるプルダウンしたバス構造を示す図である。
【符号の説明】
６Ｙ，６Ｃ_R ，６Ｃ_B レート変換回路、１１Ｙ，１６Ｙ 信号入出力端子、１２Ｙ，１５Ｙ，１８Ｙ ラインドライバ、 １３Ｙ，１４Ｙ，１７Ｙ ラインレシーバ、 ２１Ｙ，２２Ｙ，２１Ｃ_R ，２２Ｃ_R ，２１Ｃ_B ，２２Ｃ_B デジタルコード発生回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal processing apparatus including a video signal processing block that performs predetermined signal processing on a digital video signal transmitted via a bidirectional bus.
[0002]
[Prior art]
For example, a digital video signal processing circuit of an imaging apparatus that operates at a clock rate of 18 MHz and a digital video signal processing circuit of a digital video tape recorder (D · VTR) that conforms to the D1 standard that operates at a clock rate of 13.5 MHz. When a digital video signal is exchanged between them, a down rate converter that converts the rate of the digital video signal output from the imaging device from 18 MHz to 13.5 MHz and a digital video signal output from the D / VTR. A rate converter such as an up-rate converter that converts the rate from 13.5 MHz to 18 MHz is required.
[0003]
Therefore, the conventional digital video camera apparatus is configured as shown in FIG. 9, for example. The digital video camera apparatus shown in FIG. 9 digitizes an imaging signal obtained by the imaging unit 101 and records it as image data compliant with the D1 standard. The three primary color imaging signals R, G, and B obtained by the imaging unit 101 are recorded. Is supplied via an analog signal processing unit 102, and an analog / digital (A / D) conversion unit 103, and video signal processing to which each color image data R, G, B digitized by the A / D conversion unit 103 is supplied Unit 104, the digital luminance signal Y generated by the video signal processing unit 104 and the two digital color difference signals C _R , C _B Is provided with an analog output signal processing unit 105, a rate conversion processing unit 106, and the like, and a recording / reproducing unit 107 that records and reproduces image data in accordance with the D1 standard is connected to the rate conversion processing unit via a bidirectional bus. 106 is connected.
[0004]
For example, the imaging unit 101 decomposes imaging light incident from an imaging lens (not shown) through an optical low-pass filter into three primary color light components by a color separation prism, and converts the three primary color images of the subject image into three CCD image sensors. It is supposed to take an image with. Each of the CCD image sensors is driven at a first clock rate, and each color imaging signal R, G, B is read out at the first clock rate. The color image signals R, G, and B read from the CCD image sensors are supplied to the A / D converter 103 via the analog signal processor 2.
[0005]
The analog signal processing unit 102 removes noise by correlated double sampling (CDS) for each color image signal R, G, B read from each CCD image sensor of the image capturing unit 1. Analog signal processing including various level adjustments such as gain adjustment, black balance, white balance and shading correction.
[0006]
The A / D converter 103 performs A / D conversion processing in synchronization with a drive clock having a predetermined phase at a first clock rate equal to the sampling rate of each of the analog color imaging signals R, G, and B. The A / D converters 103R, 103G, and 103B digitize the color image signals R, G, and B at a first clock rate. Then, the digital color signals R, G, B of the first clock rate digitized by the A / D conversion unit 103 are supplied to the video signal processing unit 104.
[0007]
The video signal processing unit 104 includes a preprocessor 141 to which the digital color signals R, G, and B are supplied from the A / D conversion unit 103, and digital colors to which a pedestal is added and masking processing is performed by the preprocessor 141. The image enhancer 142 and the gamma / knee correction circuit 143 to which the signals R, G and B are supplied are subjected to nonlinear processing such as image enhancement processing, pedestal addition, gamma and knee by the image enhancer 142 and gamma / knee correction circuit 143. The Y / C matrix circuit 144 to which the digital color signals R, G, and B are supplied, and the digital luminance signal from the digital color signals R, G, and B by the trix calculation processing in the Y / C matrix circuit 144. Y and two digital color difference signals C _R , C _B Is generated. The digital luminance signal Y generated by the Y / C matrix circuit 144 of the video signal processing unit 104 and the two digital color difference signals C are generated. _R , C _B Are supplied to the analog output signal processing unit 105 and the rate conversion processing unit 106 via a bidirectional bus.
[0008]
Then, the analog output signal processing unit 105 includes signals Y and C of data rates related to the first clock rate generated by the video signal processing unit 104 or the rate conversion processing unit 106. _R , C _B It comprises a digital analog (D / A) converter 105A and an analog encoder 105B. In the analog output signal processing unit 105, the digital luminance signal signal Y and the digital color difference signal C having a data rate related to the first clock rate generated by the video signal processing unit 104 or the rate conversion processing unit 106. _R , C _B D / A converters 105Y and 105C _R , 105C _B By analog luminance signal Y and analog color difference signal C _R , C _B In addition, the encoder 105B further converts the analog composite signal CS compliant with normal NTSC or PAL. _OUT And analog monitor signal Y _VF Is generated.
[0009]
The rate conversion processing unit 106 also converts the digital luminance signal signal Y and the digital color difference signal C at a data rate related to the first clock rate. _R , C _B And a data rate signal related to the second clock rate are bidirectionally converted. In the recording mode, the rate conversion is related to the first clock rate generated by the video signal processing unit 104. Data rate digital luminance signal Y and digital color difference signal C _R , C _B The digital luminance signal signal Y and the digital color difference signal C at a data rate related to the second clock rate. _R , C _B And is supplied to the recording / reproducing unit 107. In the reproduction mode, the digital luminance signal signal Y and the digital chrominance signal C having a data rate related to the second clock rate supplied from the recording / reproducing unit 107 are supplied. _R , C _B Is converted into a digital luminance signal signal Y having a data rate related to the first clock rate and supplied to the signal processing unit 105 for analog output.
[0010]
The rate conversion processing unit 106 includes a rate conversion circuit 106Y for luminance signals and a rate conversion circuit 106C for each color difference signal. _R 106C _B It consists of.
[0011]
Here, a specific bus structure for the digital luminance signal Y is shown in FIGS.
[0012]
In FIG. 10 and FIG. 11, the terminal 111Y is the first of the rate conversion circuit 106Y for the luminance signal connected to the video signal processing unit 104 and the analog output signal processing unit 105 via a bidirectional bus. An input / output terminal connected to the output terminal of the luminance signal line driver 112Y of the video signal processing unit 104 and the input terminal of the luminance signal line receiver 113Y of the analog output signal processing unit 105. . The input terminal of the line receiver 114Y and the output terminal of the line driver 115Y are connected to the first input / output terminal 111Y. A terminal 116Y is a second input / output terminal of the luminance signal rate conversion circuit 106Y connected to the recording / reproducing unit 107 via a bidirectional bus, and the second input / output terminal 116Y includes The input end of the line receiver 117Y and the output end of the line driver 118 are connected.
[0013]
The line drivers 112Y and 118Y are controlled by control signals CNT1 and CNT3 that are linked to the operation mode of the recording / reproducing unit 7, and operate when the control signals CNT1 and CNT3 become logic “L” in the recording mode. In the reproduction mode, the control signals CNT1 and CNT3 are set to logic “H” to be in a non-operating state. The line driver 115Y is controlled by a control signal CNT2 that is linked to the operation mode of the recording / reproducing unit 7. In the recording mode, the control signal CNT2 becomes a non-operating state when the control signal CNT2 becomes logic “H”, and in the reproducing mode. When the control signal CNT2 becomes logic “L”, the operation state is entered.
[0014]
The control signals CNT1, CNT2, and CNT3 are simultaneously set to logic “H” for a predetermined period when the bus is switched, that is, when the operation mode of the recording / reproducing unit 107 is switched, and the line drivers 112Y, 115Y, and 118Y are not operated. By setting the state, the line drivers 112Y and 115Y are prevented from being simultaneously operated and destroyed.
[0015]
Here, the high impedance state in which the line drivers 112Y, 115Y, and 118Y are not operated is unstable. In particular, when a CMOS IC is connected, latch-up occurs and the IC is broken. Since there is a high possibility, the bidirectional bus is pulled up by connecting the bidirectional bus to a power source via a pull-up resistor 121Y as shown in FIG. 10, or a pull-down resistor as shown in FIG. The ground was pulled down via 122Y.
[0016]
In the recording mode, the control signals CNT1 and CNT3 become logic “L” to activate the line drivers 112Y and 118Y, and the control signal CNT2 changes to logic “H” and the line driver. 115 becomes inactive. Thereby, in the recording mode, the digital luminance signal Y generated by the video signal processing unit 104 is supplied to the analog output signal processing unit 105, and the digital luminance signal Y is converted into a luminance signal rate conversion circuit. It is supplied to the recording / reproducing unit 107 via 106Y.
[0017]
In the reproduction mode, the control signals CNT1 and CNT3 are set to logic “H”, so that the line drivers 112Y and 118Y are inactivated, and the control signal CNT2 is set to logic “L”. The line driver 15 is in an operating state. Thus, in the reproduction mode, the digital luminance signal Y reproduced by the recording / reproducing unit 107 is supplied to the signal processing unit 5 for analog output via the rate conversion circuit 106Y for luminance signal.
[0018]
The rate conversion circuit C for each color difference signal _R , C _B Are configured in exactly the same manner as the luminance signal rate conversion circuit 106Y, and perform the same operation.
[0019]
[Problems to be solved by the invention]
By the way, the bit assignment in the D1 standard is as shown in Table 1 below.
[0020]
[Table 1]

[0021]
Therefore, if the bidirectional bus is simply pulled up, “255” is given as a digital code at the time of switching, and an image with a luminance signal level = 109% and each color difference signal level = 113% is output. The screen becomes dazzling.
[0022]
If the bidirectional bus is simply pulled down, a digital code of “0” is given at the time of switching, and an image with a luminance signal level = −7% and each color difference signal level = 113% is output. Although the brightness of the screen can be suppressed, the color difference becomes maximum.
[0023]
In this way, with a conventional digital video camera device, when the bidirectional bus is switched, an image with a luminance signal level = 109% and each color difference signal level = 113% is output, and the screen becomes dazzling. Or, an image with a luminance signal level = −7% and each color difference signal level = 113% is output, and the luminance of the screen is suppressed, but the color difference is maximized, and the screen is difficult to see. There was a problem.
[0024]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a video signal processing apparatus capable of switching between two-way buses without causing the screen to be difficult to see in view of the conventional problems as described above. It is in.
[0025]
[Means for Solving the Problems]
The present invention Video signal processing apparatus according to Is a video signal processing block for performing predetermined signal processing on a multiplex signal of luminance data and color data transmitted via a bidirectional bus composed of a plurality of signal lines. When, Connected to the signal processing block The multiplex signal is transmitted. One or more predetermined lines that are at least one of the signal lines of the bidirectional bus Depending on whether the multiplex signal is a luminance data period or a color difference data period Depending on the control signal that changes with the timing Respectively Pull up or pull down Switching means for Signal lines other than the predetermined line are pulled up or pulled down.
Also, In the video signal processing apparatus according to the present invention, in the bidirectional bus, a color signal level of 0% is output on the bus when the bidirectional bus is switched.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0030]
The video signal processing apparatus according to the present invention is applied to, for example, a digital video camera apparatus configured as shown in FIG.
[0031]
The digital video camera apparatus shown in FIG. 1 digitizes an imaging signal obtained by the imaging unit 1 and records it as image data compliant with the D1 standard. The three primary color imaging signals R, G, and B obtained by the imaging unit 1 are recorded. Is supplied via an analog signal processing unit 2, an analog / digital (A / D) conversion unit 3, and video signal processing to which each color image data R, G, B digitized by the A / D conversion unit 3 is supplied Unit 4, the digital luminance signal Y generated by the video signal processing unit 4 and the two digital color difference signals C _R , C _B Is provided with a signal processing unit 5 for analog output, a rate conversion processing unit 6 and the like, and a recording / reproducing unit 7 for recording / reproducing image data compliant with the D1 standard is connected to the rate conversion processing unit via a bidirectional bus. 6 is connected.
[0032]
For example, the imaging unit 1 decomposes imaging light incident from an imaging lens (not shown) through an optical low-pass filter into three primary color light components using a color separation prism, and converts the three primary color images of the subject image into three CCD image sensors. It is supposed to take an image with. Each of the CCD image sensors is driven at a first clock rate, and each color imaging signal R, G, B is read out at the first clock rate. Then, the respective color imaging signals R, G, B read from the CCD image sensors are supplied to the A / D converter 3 via the analog signal processor 2.
[0033]
In the analog signal processing unit 2, noise removal by correlated double sampling (CDS) is performed on each color image signal R, G, B read from each CCD image sensor of the image capturing unit 1. Analog signal processing including various level adjustments such as gain adjustment, black balance, white balance and shading correction.
[0034]
The A / D converter 3 performs A / D conversion processing in synchronization with a drive clock having a predetermined phase at a first clock rate equal to the sampling rate of each of the analog color imaging signals R, G, and B. The A / D converters 3R, 3G, and 3B digitize the color image signals R, G, and B at a first clock rate. Then, the digital color signals R, G, and B of the first clock rate digitized by the A / D conversion unit 3 are supplied to the video signal processing unit 4.
[0035]
The video signal processing unit 4 includes a preprocessor 41 to which the digital color signals R, G, and B are supplied from the A / D conversion unit 3, and each digital color to which a pedestal is added by the preprocessor 41 and subjected to masking processing and the like. The image enhancer 42 and the gamma / knee correction circuit 43 to which the signals R, G and B are supplied, and the image enhancer 42 and the gamma / knee correction circuit 43 perform nonlinear processing such as image enhancement processing, pedestal addition, gamma and knee. The Y / C matrix circuit 44 to which the digital color signals R, G, B are supplied, and the like. The Y / C matrix circuit 44 performs digital operation on the digital luminance signals from the digital color signals R, G, B by the trick operation processing. Y and two digital color difference signals C _R , C _B Is generated. The digital luminance signal Y generated by the Y / C matrix circuit 44 of the video signal processing unit 4 and the two digital color difference signals C _R , C _B Is supplied to the analog output signal processing unit 5 and the rate conversion processing unit 6 via a bidirectional bus.
[0036]
Then, the analog output signal processing unit 5 includes signals Y and C having data rates related to the first clock rate generated by the video signal processing unit 4 or the rate conversion processing unit 6. _R , C _B And comprises a digital / analog (D / A) converter 5A and an analog encoder 5B. In the signal processing unit 5 for analog output, a digital luminance signal signal Y and a digital color difference signal C having a data rate related to the first clock rate generated by the video signal processing unit 4 or the rate conversion processing unit 6 are generated. _R , C _B D / A converter 5Y, 5C _R , 5C _B By analog luminance signal Y and analog color difference signal C _R , C _B In addition, the encoder 5B is used to convert the analog composite signal CS compliant with normal NTSC or PAL. _OUT And analog monitor signal Y _VF Is generated.
[0037]
The rate conversion processing unit 6 also includes a digital luminance signal signal Y and a digital color difference signal C having a data rate related to the first clock rate. _R , C _B And a data rate signal related to the second clock rate are bidirectionally converted. In the recording mode, the rate conversion is related to the first clock rate generated by the video signal processing unit 4. Data rate digital luminance signal Y and digital color difference signal C _R , C _B The digital luminance signal signal Y and the digital color difference signal C at a data rate related to the second clock rate. _R , C _B And is supplied to the recording / reproducing unit 7 and in the reproduction mode, the digital luminance signal signal Y and the digital color difference signal C having a data rate related to the second clock rate supplied from the recording / reproducing unit 7 are supplied. _R , C _B Is converted into a digital luminance signal signal Y having a data rate related to the first clock rate and supplied to the signal processing unit 5 for analog output.
[0038]
The rate conversion processing unit 6 includes a rate conversion circuit 6Y for luminance signals and a rate conversion circuit 6C for each color difference signal. _R , 6C _B It consists of.
[0039]
Here, a specific bus structure and signal flow for the digital luminance signal Y are shown in FIGS.
[0040]
2 and 3, the terminal 11Y is connected to the video signal processing unit 4 and the analog output signal processing unit 5 via a bidirectional bus. An input / output terminal connected to the output terminal of the luminance signal line driver 12Y of the video signal processing unit 4 and the input terminal of the luminance signal line receiver 13Y of the analog output signal processing unit 5. . The input terminal of the line receiver 14Y and the output terminal of the line driver 15Y are connected to the first input / output terminal 11Y. A terminal 16Y is a second input / output terminal of the rate conversion circuit 6Y for the luminance signal connected to the recording / reproducing unit 7 via a bidirectional bus, and the second input / output terminal 16Y includes The input end of the line receiver 17Y and the output end of the line driver 18 are connected.
[0041]
The line drivers 12Y and 18Y are controlled by control signals CNT1 and CNT3 that are linked to the operation mode of the recording / reproducing unit 7, and operate when the control signals CNT1 and CNT3 become logic "L" in the recording mode. In the reproduction mode, the control signals CNT1 and CNT3 are set to logic “H” to be in a non-operating state. The line driver 15Y is controlled by a control signal CNT2 that is linked to the operation mode of the recording / reproducing unit 7. In the recording mode, the line driver 15Y becomes inoperative when the control signal CNT2 becomes logic “H”, and in the reproducing mode. When the control signal CNT2 becomes logic “L”, the operation state is entered.
[0042]
Here, each of the control signals CNT1, CNT2, CNT3 indicates a case where the recording mode is switched to the reproduction mode in FIG. 4A when the bus is switched, that is, when the operation mode of the recording / reproducing unit 7 is switched. Further, as shown in FIG. 4B, when the playback mode is switched to the recording mode, the logic is set to “H” at the same time for a predetermined period, and the line drivers 12Y, 15Y, and 18Y are set in the non-operating state. Thus, the line drivers 12Y and 15Y are prevented from being destroyed at the same time when they are in an operating state.
[0043]
In the recording mode, the control signals CNT1 and CNT3 are set to logic "L", so that the line drivers 12Y and 18Y are operated, and the control signal CNT2 is set to logic "H". The line driver 15 is inactive. As a result, the flow of the luminance signal Y in the recording mode is indicated by a thick line in FIG. 2, and the digital luminance signal Y generated by the video signal processing unit 4 is sent to the analog output signal processing unit 5 in the recording mode. At the same time, the digital luminance signal Y is supplied to the recording / reproducing unit 7 via the luminance signal rate conversion circuit 6Y.
[0044]
In the reproduction mode, the control signals CNT1 and CNT3 are set to logic “H”, so that the line drivers 12Y and 18Y are inactivated, and the control signal CNT2 is set to logic “L”. The line driver 15 is in an operating state. As a result, the flow of the luminance signal Y in the reproduction mode is indicated by a thick line in FIG. 3, and the digital luminance signal Y reproduced by the recording / reproducing unit 7 in the reproduction mode is transmitted through the rate conversion circuit 6Y for luminance signal in the reproduction mode. The signal is supplied to the signal processing unit 5 for analog output.
[0045]
The rate conversion circuit 6C for each color difference signal _R , 6C _B Are configured in exactly the same manner as the luminance signal rate conversion circuit 6Y, and perform the same operation.
[0046]
In this digital video camera apparatus, the first input / output terminal 11Y and the second input / output terminal 16Y of the rate conversion circuit 6Y for the luminance signal correspond to 10H in 8-bit data, that is, the luminance signal level = 0%. Digital code generation circuits 21Y and 22Y for generating digital codes are provided. For example, as shown in FIG. 5, the digital code generation circuits 21Y and 22Y are constituted by pull-up resistors 23Y and pull-down resistors 24Y connected to a bidirectional bus. The pull-up resistor 23Y and each pull-down resistor 24Y have the same resistance value R. One end of the pull-up resistor 23Y is connected to a power source, and one end of each pull-down resistor 24Y is grounded. The pull-up resistor 23Y and the pull-down resistor 24Y output a logic "1" to the bus via the pull-up resistor 23Y when the line drivers 12Y, 15Y, 18Y are in a high impedance state when not operating. Also, a digital code “10H” is generated by applying a logic “0” to the bus via each pull-down resistor 24Y.
[0047]
Also, the color difference signal rate conversion circuit 6C. _R Each of the first input / output terminals and the second input / output terminals generates a digital code corresponding to 80H, that is, a color signal level = 0% with 8-bit data. _R , 22C _R Is provided. Digital code generation circuit 21C _R , 22C _R For example, as shown in FIG. 6, the pull-up resistor 23C connected to the bidirectional bus _R And each pull-down resistor 24C _R Consists of. Pull-up resistor 23C _R And each pull-down resistor 24C _R Have resistance values R equal to each other. One end of the pull-up resistor 23 is connected to a power source, and each pull-down resistor 24C _R One end is grounded. Pull-up resistor 23C _R And each pull-down resistor 24C _R Is the color difference signal C _R When each line driver is in a non-operating state and has a high impedance, the pull-up resistor 23C _R And a logic “1” is applied to the bus through each pull-down resistor 24C. _R A digital code “80H” is generated by applying a logic “0” to the bus via.
[0048]
Further, the rate conversion circuit 6C for the color difference signal. _B In each of the first input / output terminals and the second input / output terminals, each digital code generation circuit 21C for generating a digital code corresponding to 80H, that is, a color signal level = 0% with 8-bit data. _B , 22C _B Is provided. These digital code generation circuits 21C _B , 22C _B Is the digital code generation circuit 21C. _R , 22C _R Are configured in the same manner and perform the same operation.
[0049]
In the digital video camera apparatus having such a configuration, when the operation mode of the recording / reproducing unit 7 is switched, that is, when the bidirectional bus is switched, 10H, that is, luminance signal level = 0 by the digital code generating circuits 21Y and 22Y as 8-bit data. % Digital code and each digital code generation circuit 21C _R , 22C _R And each digital code generation circuit 21C _B , 22C _B As a result, a digital code corresponding to 80H, that is, a color signal level = 0% is generated with 8-bit data, and as a result, a digital code corresponding to a black image is given to the bidirectional bus. As described above, when the bidirectional bus is switched, a digital code corresponding to a black image is given to the bidirectional bus, so that the bidirectional bus can be switched without causing an unclear state of the screen.
[0050]
Here, each of the digital code generation circuits 21Y and 22Y and each digital code generation circuit 21C. _R , 22C _R And each digital code generation circuit 21C _B , 22C _B If the digital code except for all 0 or all 1 is output instead of simply pulling up or pulling down the bus, it is possible to prevent the screen from being difficult to see when switching the bidirectional bus. Can do.
[0051]
In addition, the D1 parallel standard has a specification in which the luminance signal and each color difference signal are multiplexed and transmitted through one 8-bit bus. In this case, for example, pull-up is performed so that the 8-bit data is 80H. A code generation circuit configured by combining a resistor and a pull-down resistor is provided. As a result, when the bidirectional bus is switched, a digital code corresponding to a gray image having a luminance signal level = 51% and each color difference signal level = 0% is given to the bidirectional bus, and the screen is difficult to see. The bidirectional bus can be switched without any problems.
[0052]
Further, since the period of the bus is in a high impedance state can be known from the state of each control signal CNT1, CNT2, CNT3, a switching signal is generated, and a program for the multiplexed luminance signal and each color difference signal is generated. It is also possible to switch between values.
[0053]
For example, as shown in FIG. 7, the most significant bit and the fifth bit lines are selectively connected to the pull-up resistor 23 and the pull-down resistor 24 via the changeover switches 21 and 22, respectively, and the other bit lines are Each is connected to a pull-down resistor 25. Then, as shown in FIG. 8, the change-over switches 21 and 22 are controlled by the change-over signal SEL to generate a 10H black image digital code in the period of the luminance signal Y, and each color difference signal C _R , C _B By generating a digital code of an 80H black image during this period, it is possible to switch the bidirectional bus without causing the screen to be difficult to see.
[0054]
【The invention's effect】
The present invention In the video signal processing device according to Performs predetermined signal processing on multiplex signals of luminance data and color data transmitted through a bidirectional bus composed of a plurality of signal lines. In video signal processing block Connected The multiplex signal is transmitted by the switching means. One or more predetermined lines that are at least one of the signal lines of the bidirectional bus Depending on whether the multiplex signal is a luminance data period or a color difference data period Depending on the control signal that changes with the timing Respectively Pull up or pull down Since signal lines other than the predetermined line are pulled up or pulled down, The bidirectional bus can be switched without causing an unclear state of the screen.
In the video signal processing apparatus, for example, when the bidirectional bus is switched in the bidirectional bus, the color signal level 0% is output onto the bus, so that the bidirectional bus switching is performed without causing the screen to be difficult to see. It can be performed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a digital video camera apparatus to which the present invention is applied.
FIG. 2 is a diagram illustrating a configuration of a luminance signal rate conversion circuit in the digital video camera apparatus and a flow of the luminance signal in a recording mode.
FIG. 3 is a diagram showing the configuration of the luminance signal rate conversion circuit and the flow of the luminance signal in the reproduction mode.
FIG. 4 is a time chart showing control signals CNT1, CNT2, and CNT3 for controlling the luminance signal rate conversion circuit. FIG. 4A shows a case where the recording mode is switched to the reproduction mode, and FIG. ) Shows a case where the playback mode is switched to the recording mode.
FIG. 5 is a circuit diagram showing a configuration of a digital code generating circuit for luminance signals in the digital video camera device.
FIG. 6 is a circuit diagram showing a configuration of a digital code generation circuit for color difference signals in the digital video camera device.
FIG. 7 is a circuit diagram showing a configuration of a digital code generation circuit corresponding to the parallel standard of D1.
FIG. 8 is a time chart showing the operation of the digital code generation circuit corresponding to the D1 parallel standard.
FIG. 9 is a block diagram showing a configuration of a conventional digital video camera device.
FIG. 10 is a diagram showing a pulled-up bus structure in a conventional digital video camera apparatus.
FIG. 11 is a diagram showing a pull-down bus structure in a conventional digital video camera apparatus.
[Explanation of symbols]
6Y, 6C _R , 6C _B Rate conversion circuit, 11Y, 16Y signal input / output terminal, 12Y, 15Y, 18Y line driver, 13Y, 14Y, 17Y line receiver, 21Y, 22Y, 21C _R , 22C _R , 21C _B , 22C _B Digital code generator

Claims (2)

A video signal processing block for performing predetermined signal processing on a multiplex signal of luminance data and color data transmitted via a bidirectional bus composed of a plurality of signal lines ;
One or more predetermined lines that are at least one of signal lines of a bidirectional bus that is connected to the signal processing block and transmits the multiplex signal are periods in which the multiplex signal is luminance data. and a switching means for pull-up or pull-down respectively in accordance with a control signal that varies in accordance with the timing corresponding to whether a period of the color difference data,
A video signal processing apparatus, wherein a signal line other than the predetermined line is pulled up or pulled down.   2. The video signal processing apparatus according to claim 1, wherein in the bidirectional bus, a color signal level of 0% is output on the bus when the bidirectional bus is switched.

Images