JP3804219B2 - Demodulation system for frequency modulation signal - Google Patents

Demodulation system for frequency modulation signal Download PDF

Info

Publication number
JP3804219B2
JP3804219B2 JP26876397A JP26876397A JP3804219B2 JP 3804219 B2 JP3804219 B2 JP 3804219B2 JP 26876397 A JP26876397 A JP 26876397A JP 26876397 A JP26876397 A JP 26876397A JP 3804219 B2 JP3804219 B2 JP 3804219B2
Authority
JP
Japan
Prior art keywords
switch means
output
signal
terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26876397A
Other languages
Japanese (ja)
Other versions
JPH11110907A (en
Inventor
幸恵 吉澤
慶生 宇野
敏哉 村上
幸 小林
正樹 吉原
和恵 戸口田
義浩 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26876397A priority Critical patent/JP3804219B2/en
Publication of JPH11110907A publication Critical patent/JPH11110907A/en
Application granted granted Critical
Publication of JP3804219B2 publication Critical patent/JP3804219B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、周波数変調信号から音声信号を取り出す復調システムに関するものである。
【0002】
【従来の技術】
例えばビデオテープレコーダでは、映像と共に音声が記録され、そして、音声は、キャリア信号を音声信号により周波数変調した周波数変調信号として記録される。したがって、再生時には復調回路により復調を行って、周波数変調信号からもとの音声信号が抽出される。
復調回路は抽出した音声信号を一定のセンターバイアス電圧を中心に振幅が変化する信号として出力するが、周波数変調信号が入力されない場合には、センターバイアス電圧から大きく離れた電圧を出力する。
具体的な例としては、復調回路に入力される周波数変調信号は、音飛びなどで一時的に途切れたり、比較的長い時間中断する場合がある。
したがって、このような無音期間では、復調回路の出力電圧はセンターバイアスから大きく離れた電圧となり、その後、周波数変調信号が再び入力されると、大きく離れた電圧からその時点での音声信号の電圧にまで上昇する。
すなわち周波数変調信号が再入力された時点で直流電位が大きく変化することになり、後段の増幅回路などではこの変化に素早く追従できない結果、周波数変調信号が入力されても直ぐには音声信号を出力できず、音声の再生が遅れるという不都合が生じる。
【0003】
上記一時的な音飛びの問題と、周波数変調信号が復調回路に再入力されたとき後段で音声信号の出力が遅れるという問題は例えば次のような方法で改善を図ることができる。
すなわち、図4の回路図に示すように、復調回路102の出力をバッファ104およびスイッチ手段106を通じコンデンサ108に入力してコンデンサ108で保持しておき、復調回路102に入力されている周波数変調信号が中断したときは、スイッチ手段106をオフさせ、またスイッチ手段110を切り替えてコンデンサ108が保持している電圧をシステム出力端子112から出力する。さらに、コンデンサ108を上記センターバイアス電圧を出力する所定の電源手段114に抵抗116を介して接続しておき、コンデンサ108の電荷が抵抗116を通じて放電することで、コンデンサ108の保持電圧が時間の経過と共にしだいに上記センターバイアス電圧に近づくようにする。
【0004】
これにより、一時的な音飛びが発生しても、その間、スイッチ手段106、110を切り替えて音が途切れる直前にコンデンサ108が保持していた音声信号の電圧を音声信号の代りに出力することができる。
また、長時間にわたり周波数変調信号が入力されない場合にはコンデンサ108に蓄積していた電荷は放電してしまいある時間が経過した後はセンターバイアス電圧が出力されることになる。
したがって、その後、周波数変調信号が再び入力されても、システム出力端子112の電圧は、センターバイアス電圧からその時点での音声信号の電圧に変化するのみであり、電圧の変化幅は小さい。
【0005】
【発明が解決しようとする課題】
しかし、この方法では、音声信号の代りに出力するコンデンサ108に保持された電圧は、抵抗116を通じて放電することでしだいにセンターバイアス電圧に近づくので、システムの出力電圧がセンターバイアス電圧になるまでの時間は、コンデンサ108が最初に保持していた電圧値によって様々に変化してしまい、例えばこの電圧値が低い場合には、直ぐにセンターバイアス電圧になるため、十分な音飛び対策とならない。
逆にセンターバイアス電圧になるまでの時間が長すぎると、センターバイアス電圧になる前に周波数変調信号が再び入力される場合が生じ、その時の音声信号の電圧によっては電圧の変動幅が大きくなってしまう。
【0006】
図5の(A)は復調回路102に入力される周波数変調信号を示す波形図、(B)はこの周波数変調信号から抽出された音声信号117を示す波形図である。図中、横方向は時間を表し、縦方向は電圧を表している。
図5の(A)に示したように、タイミングT1で周波数変調信号が途切れると、(B)に示したように、上記コンデンサ108が保持している電圧118が音声信号として出力され、その電圧は上述した放電の結果、時間と共にしだいにセンターバイアス電圧119に接近し、最終的にセンターバイアス電圧119となる。点線で示した種々の電圧120は、周波数変調信号が途切れたときコンデンサ108が保持している電圧が種々に異なる場合のものである。このコンデンサ108の保持電圧が異なると、センターバイアス電圧になるまでの時間t1は様々に変化する。
【0007】
図6の(A)は音声信号117の電圧が比較的高いタイミングで周波数変調信号が途切れた場合のシステム出力端子112の電圧変化を詳しく示す波形図、(B)は、音声信号117の電圧が比較的低いタイミングで周波数変調信号が途切れた場合のシステム出力端子112の電圧変化を詳しく示す波形図である。図中、横方向は時間を表し、縦方向は電圧を表している。
これらの図に示すように、周波数変調信号がタイミングT1で途切れると、その後、コンデンサ108の放電により、システム出力端子112の電圧はしだいに低下し、最終的にセンターバイアス電圧119になるが、センターバイアス電圧になるまでの時間t1は(A)と(B)とで大きく異なっている。
【0008】
また、バッファ104の出力容量には限界があるため、コンデンサ108としてあまり静電容量の大きいものを用いることはできず、その結果また、抵抗116としては、必要な放電時間を確保するために比較的高抵抗値のものを用いる必要がある。
したがって、コンデンサ108と抵抗116との接続点は比較的高インピーダンスとなり、ノイズが混入し易い。
そして、周波数変調信号が途切れている期間t2(図5)では、全期間でコンデンサ108の端子電圧がそのまま出力されるので、この期間ではノイズが容易に混入して、スピーカからは不快なノイズ音が発せられ易くなる。
【0009】
そこで本発明の目的は、音飛びに対して確実に対応でき、周波数変調信号が再入力された際の電圧変動が小さく、信号が途切れている間のノイズ耐性が高い周波数変調信号の復調システムを提供することにある。
【0010】
【課題を解決するための手段】
本発明は上記目的を達成するため、復調回路によって周波数変調信号から音声信号を取り出す復調システムであって、前記復調回路の出力信号を出力するシステム出力端子と、前記復調回路の出力電圧を保持するコンデンサと、オン状態のときは前記復調回路の出力信号を前記コンデンサの一方の端子に供給する第1のスイッチ手段と、前記復調回路の出力信号のセンターバイアス電圧とほぼ同一の電圧を出力する電源手段と、前記復調回路の出力信号、前記コンデンサの保持電圧、ならびに前記電源手段の出力電圧のいずれかを前記システム出力端子に切り替えて供給する第2のスイッチ手段と、前記第1および第2のスイッチ手段に制御信号を供給して前記第1および第2のスイッチ手段を制御し、前記復調回路に基準振幅レベル以上の振幅を有する前記周波数変調信号が入力されているときは前記第1のスイッチ手段をオン状態にして前記復調回路の出力信号を前記コンデンサの前記端子に供給させ、かつ前記第2のスイッチ手段に前記復調回路の出力信号を前記システム出力端子に供給させ、前記復調回路に基準振幅レベル以上の振幅を有する前記周波数変調信号が入力されていないときは前記第1のスイッチ手段をオフ状態にさせ、かつ前記第2のスイッチ手段にまず前記コンデンサの保持電圧を前記システム出力端子に供給させ、つづいて所定の時間経過後に前記第2のスイッチ手段に前記電源手段の出力電圧を前記システム出力端子に供給させる制御手段とを備えた構成とした。
【0011】
本発明の周波数変調信号の復調システムでは、制御手段が、第1および第2のスイッチ手段に制御信号を供給して第1および第2のスイッチ手段を制御し、復調回路に基準振幅レベル以上の振幅を有する周波数変調信号が入力されているときは第1のスイッチ手段に復調回路の出力信号をコンデンサの上記端子に供給させ、かつ第2のスイッチ手段に復調回路の出力信号をシステム出力端子に供給させる。
一方、復調回路に基準振幅レベル以上の振幅を有する周波数変調信号が入力されていないときは第1のスイッチ手段をオフ状態にさせ、かつ第2のスイッチ手段にまずコンデンサの保持電圧をシステム出力端子に供給させ、つづいて所定の時間経過後に第2のスイッチ手段に電源手段の出力電圧をシステム出力端子に供給させる。
したがって、この周波数変調信号の復調システムでは、復調回路に入力される周波数変調信号が途切れた場合、その直後の上記所定の時間の間は、周波数変調信号が途切れる直前にコンデンサが保持した音声信号の電圧がシステム出力端子から出力され、その後、周波数変調信号が再度入力されるまでの間は電源手段からのセンターバイアス電圧が出力される。
【0012】
【発明の実施の形態例】
次に本発明の実施の形態例について図面を参照して説明する。
図1は、本発明による周波数変調信号の復調システムの一例を示す構成図である。
図1に示すように、この周波数変調信号の復調システム2は、バンドパスフィルタ4、復調回路6、ならびに出力制御部8により構成され、ビデオテープレコーダの音声再生回路を形成している。
バンドパスフィルタ4は周波数変調信号の復調システム2に入力された信号から、抽出すべき音声信号を含む帯域の周波数変調信号を取り出す。
復調回路6は、このバンドパスフィルタ4から上記周波数変調信号を受け取り、音声信号を抽出して出力する。
ここで、復調回路6が出力する音声信号には一定のセンターバイアス電圧がかけられている。したがって、音声信号はこのセンターバイアス電圧を中心に振幅が変化する信号として復調回路6から出力される。そして、周波数変調信号が入力されない場合には、復調回路6の出力はセンターバイアス電圧から大きくかけ離れた電圧となる。
【0013】
出力制御部8は特に本発明に係わり、コンデンサ10、半導体スイッチ素子から成る第1および第2のスイッチ手段12、14、電源手段16、制御手段18などにより構成されている。
コンデンサ10は復調回路6の出力電圧を保持するためのもので、コンデンサ10の端子20はバッファ回路22を介し、第1のスイッチ手段12を通じて復調回路6の出力端子24に接続されている。コンデンサ10の他端は基準電位点に接続されている。
電源手段16は、定電圧源26により構成され、復調回路6の出力信号のセンターバイアス電圧とほぼ同一の電圧を出力する。
【0014】
第2のスイッチ手段14は、復調回路6の出力端子24、コンデンサ10の端子20、ならびに定電圧源26の出力端子28のいずれかにシステム出力端子30を切り替えて接続するためのもので、本実施の形態例では、半導体スイッチ素子から成る第3および第4のスイッチ手段32、34により構成されている。
そして、第3および第4のスイッチ手段32、34はいずれも1回路2接点の構成を有し、第3および第4のスイッチ手段32、34は共に共通端子36と、この共通端子36に切り替えて接続される第1および第2の端子38、40とを含み、第3のスイッチ手段32の共通端子36ならびに第1および第2の端子38、40はそれぞれシステム出力端子30、復調回路6の出力端子24、第4のスイッチ手段34の共通端子36にそれぞれ接続され、第4のスイッチ手段34の第1および第2の端子38、40はそれぞれコンデンサ10の端子20および電源手段16の出力端子28に接続されている。
【0015】
制御手段18は、検波回路42、遅延回路44、第1および第2の制御回路46、48により構成されている。
検波回路42には復調回路6の入力信号が入力され、この入力信号を検波して入力信号のレベルに応じた電圧を出力する。遅延回路44はこの検波回路42の出力を所定の時間だけ遅延させて出力する。
第1の制御回路46は、復調回路6の入力信号の振幅が基準振幅レベル以上であることを表す電圧を検波回路42が出力しているときは、制御信号を出力して第1のスイッチ手段12をオン状態にし復調回路6の出力端子とコンデンサ10の端子20とを接続させ、かつ第3のスイッチ手段32に復調回路6の出力端子とシステム出力端子30とを接続させる。
一方、復調回路6の入力信号の振幅が基準振幅レベルを下まわることを表す電圧を検波回路42が出力しているときは、制御信号を出力して第1のスイッチ手段12をオフ状態にし、かつ第3のスイッチ手段32に、第4のスイッチ手段34の共通端子36とシステム出力端子30とを接続させる。
【0016】
第2の制御回路48は、復調回路6の入力信号の振幅が基準振幅レベル以上であることを表す電圧を遅延回路44が出力しているときは制御信号を出力して第4のスイッチ手段34にコンデンサ10の端子20と第3のスイッチ手段32の第2の端子40とを接続させる。
一方、復調回路6の入力信号の振幅が基準振幅レベルを下回ることを表す電圧を遅延回路44が出力しているときは制御信号を出力して第4のスイッチ手段34に電源手段16の出力端子28と第3のスイッチ手段32の第2の端子40とを接続させる。
【0017】
次に、このように構成された周波数変調信号の復調システム2の動作について説明する。
図2の(A)は復調回路6の入力信号を示す波形図、(B)はシステム出力端子30からの出力信号を示す波形図である。以下では、これらの図面も適宜参照する。なお、図2の(A)、(B)において、いずれも横方向が時間を表し、縦方向が電圧を表している。
【0018】
周波数変調信号の復調システム2に入力された周波数変調信号は、バンドパスフィルタ4において必要な信号成分が抽出され、その後、復調回路6で復調が行われ周波数変調信号51から音声信号52(図2)が取り出される。
このように周波数変調信号が復調回路6に入力されている状態では、検波回路42は、復調回路6の入力信号の振幅が基準振幅レベル以上であることを表す電圧を出力するため、第1の制御回路46は、制御信号を出力して第1のスイッチ手段12をオン状態にし復調回路6の出力端子24とコンデンサ10の端子20とを接続させ、第3のスイッチ手段32には復調回路6の出力端子とシステム出力端子30とを接続させる。
したがって、このとき、復調回路6が抽出した音声信号52は第3のスイッチ手段32を通じてシステム出力端子30より出力される。
【0019】
その後、図2の(A)に示したように、タイミングT1において、周波数変調信号51が途切れ、したがって復調回路6の入力信号が途切れたとすると、検波回路42は、復調回路6の入力信号の振幅が基準振幅レベルを下まわることを表す電圧を出力する。
これにより第1の制御回路46は、制御信号を出力して第1のスイッチ手段12をオフ状態にし、かつ第3のスイッチ手段32に、第4のスイッチ手段34の共通端子36とシステム出力端子30とを接続させる。
その結果、周波数変調信号51がタイミングT1で途切れる直前にコンデンサ10が保持していた電圧53が、図2の(B)に示したように、第4のスイッチ手段34および第3のスイッチ手段32を通じてシステム出力端子30より出力される。
【0020】
そして、遅延回路44は検波回路42の出力信号を所定の時間だけ遅延させて出力するため、この所定の時間t3が経過したところで、遅延回路44も、復調回路6の入力信号の振幅が基準振幅レベルを下まわることを表す電圧を出力する。その結果、第2の制御回路48は、制御信号を出力して第4のスイッチ手段34に電源手段16の出力端子28と第3のスイッチ手段32の第2の端子40とを接続させる。
したがって、図2の(B)に示したように、システム出力端子30からは一定値のセンターバイアス電圧50が出力される。
【0021】
なお、周波数変調信号が途切れて時間t3が経過するまでの間、システム出力端子30から出力される電圧の大きさは、図2の(B)に点線で示したように、周波数変調信号が途切れる直前にコンデンサ10が保持していた電圧により種々に変化する。
図3はこの電圧変化を詳しく示す図であり、図3の(A)はコンデンサ10が比較的高い電圧を保持していた場合の出力電圧を示す波形図、(B)はコンデンサ10が比較的低い電圧を保持していた場合の出力電圧を示す波形図である。
すなわち、図3の(A)に示したように、音声信号52が比較的高い電圧のときに周波数変調信号が途切れると、コンデンサ10はその電圧を保持するため、高い電圧53が出力され、時間t3 が経過すると、センターバイアス電圧50に切りかわる。
一方、図3の(B)に示したように、音声信号52が比較的低い電圧のときに周波数変調信号が途切れると、コンデンサ10はその電圧を保持するため、低い電圧53が出力され、時間t3 が経過すると、センターバイアス電圧50に切りかわる。
【0022】
その後、タイミングT2(図2)で再び周波数変調信号51が復調回路6に入力されると、第1の制御回路46は検波回路42の出力電圧にもとづいて動作し、第1のスイッチ手段12をオンさせてバッファ22の出力をコンデンサ10の端子20に接続させ、一方、第3のスイッチ手段には復調回路6の出力端子24をシステム出力端子30に接続させる。
また、第2の制御回路は、遅延回路44の出力電圧にもとづいて動作し、第4のスイッチ手段にコンデンサ10の端子20と第3のスイッチ手段32の端子40とを接続させる。
【0023】
このように、本実施の形態例の周波数変調信号の復調システム2では、復調回路6に入力される周波数変調信号51が途切れた場合、その直後の時間t3の期間は、周波数変調信号が途切れる直前にコンデンサ10が保持していた音声信号52の電圧53がシステム出力端子30から出力され、その後、周波数変調信号が再度入力されるまでの間は電源手段16からのセンターバイアス電圧50が出力される。
【0024】
そのため、音飛びなどにより周波数変調信号が一時的に途切れても、信号が途切れる直前にコンデンサ10が保持していた電圧53が音声信号52の代りに出力され、そして、この電圧が出力される時間の長さ(時間t3)は電圧の大きさによらず一定である。
また、時間t3が経過した後は、電源手段16からのセンターバイアス電圧50が出力されるので、後に周波数変調信号が再び入力された際は、システム出力端子30の電圧は、従来のように復調回路6の出力電圧の下限値からではなくセンターバイアス電圧50からその時点での音声信号52の電圧へと変化する。
そのため、システム出力端子30における電圧変化は従来より大幅に小さくなり、後段の増幅回路などでは素早く電圧変化に追従できる結果、周波数変調信号が再び入力されたとき音声の再生が遅れるという不都合は解消する。
さらに、センターバイアス電圧50は電源手段16から出力されるので、低インピーダンスでセンターバイアス電圧50を出力することができ、したがって、ノイズは混入し難く、従来のようにスピーカから不快なノイズ音が発せられることがない。
そして、音声信号52を保持するコンデンサに抵抗を接続して放電させる場合は、必要な放電時間を確保する上でコンデンサとしてはある程度容量の大きいものを用いる必要があるが、この周波数変調信号の復調システム2では、その必要がなく、したがってコンデンサ10は復調回路6などともに集積回路に内蔵させ、省スペース化を図ることが可能である。
以上、本発明について実施の形態例をもとに説明したが、これはあくまでも一例であり、本発明は無論この例に限定されるものではない。
【0025】
【発明の効果】
以上説明したように本発明の周波数変調信号の復調システムでは、制御手段が、第1および第2のスイッチ手段に制御信号を供給して第1および第2のスイッチ手段を制御し、復調回路に基準振幅レベル以上の振幅を有する周波数変調信号が入力されているときは第1のスイッチ手段に復調回路の出力信号をコンデンサに供給させ、かつ第2のスイッチ手段に復調回路の出力信号をシステム出力端子に供給させる。一方、復調回路に基準振幅レベル以上の振幅を有する周波数変調信号が入力されていないときは第1のスイッチ手段をオフ状態にさせ、かつ第2のスイッチ手段にまずコンデンサの保持電圧をシステム出力端子に供給させ、つづいて所定の時間経過後に第2のスイッチ手段に電源手段の出力電圧をシステム出力端子に供給させる。
したがって、この周波数変調信号の復調システムでは、復調回路に入力される周波数変調信号が途切れた場合、その直後の上記所定の時間の間は、周波数変調信号が途切れる直前にコンデンサが保持していた音声信号の電圧がシステム出力端子から出力され、その後、周波数変調信号が再度入力されるまでの間は電源手段からのセンターバイアス電圧が出力される。
そのため、音飛びなどにより周波数変調信号が一時的に途切れても、信号が途切れる直前にコンデンサが保持した電圧が音声信号の代りに出力され、そして、この電圧が出力される時間の長さ(上記所定の時間)は保持電圧の大きさによらず一定である。
また、所定の時間が経過した後は、電源手段からのセンターバイアス電圧が出力されるので、後に周波数変調信号が再び入力された際は、システム出力端子の電圧は、従来のように復調回路の出力電圧の下限値からではなくセンターバイアス電圧からその時点での音声信号の電圧へと変化する。
そのため、システム出力端子における電圧変化は従来より大幅に小さくなり、後段の増幅回路などでは素早く電圧変化に追従できる結果、周波数変調信号が再び入力されたとき音声の再生が遅れるという不都合は解消する。
さらに、センターバイアス電圧は電源手段から出力されるので、低インピーダンスでセンターバイアス電圧を出力することができ、したがって、ノイズは混入し難く、従来のようにノイズ音が発せられるといったことがなくなる。
そして、音声信号を保持するコンデンサに抵抗を接続して放電させる場合は、コンデンサとしてはある程度容量の大きいものを用いる必要があるが、この周波数変調信号の復調システムでは、その必要がなく、したがってコンデンサは復調回路などともに集積回路に内蔵させ、省スペース化を図ることが可能である。
【図面の簡単な説明】
【図1】本発明による周波数変調信号の復調システムの一例を示す構成図である。
【図2】(A)は復調回路の入力信号を示す波形図、(B)はシステム出力端子からの出力信号を示す波形図である。
【図3】(A)はコンデンサが比較的高い電圧を保持していた場合の出力電圧を示す波形図、(B)はコンデンサが比較的低い電圧を保持していた場合の出力電圧を示す波形図である。
【図4】周波数変調信号の途切れに対応するために復調回路の出力部に設ける回路を示す回路図である。
【図5】(A)は復調回路に入力される周波数変調信号を示す波形図、(B)はこの周波数変調信号から抽出された音声信号を示す波形図である。
【図6】(A)は音声信号の電圧が比較的高いタイミングで周波数変調信号が途切れた場合のシステム出力端子の電圧変化を詳しく示す波形図、(B)は音声信号の電圧が比較的低いタイミングで周波数変調信号が途切れた場合のシステム出力端子の電圧変化を詳しく示す波形図である。
【符号の説明】
2……周波数変調信号の復調システム、4……バンドパスフィルタ、6、102……復調回路、8……出力制御部、10、108……コンデンサ、12……第1のスイッチ手段、14……第2のスイッチ手段、16、114……電源手段、18……制御手段、22、104……バッファ回路、26……定電圧源、30……システム出力端子、32……第3のスイッチ手段、34……第4のスイッチ手段、42……検波回路、44……遅延回路、46……第1の制御回路、48……第2の制御回路、50、119……センターバイアス電圧、51……周波数変調回路、52、117……音声信号、53、118、120……コンデンサ保持電圧、106、110……スイッチ手段、112……システム出力端子、116……抵抗。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a demodulation system that extracts an audio signal from a frequency modulation signal.
[0002]
[Prior art]
For example, in a video tape recorder, audio is recorded together with video, and the audio is recorded as a frequency modulation signal obtained by frequency-modulating a carrier signal with an audio signal. Therefore, at the time of reproduction, demodulation is performed by the demodulation circuit, and the original audio signal is extracted from the frequency modulation signal.
The demodulating circuit outputs the extracted audio signal as a signal whose amplitude changes with a constant center bias voltage as the center, but outputs a voltage far from the center bias voltage when no frequency modulation signal is input.
As a specific example, the frequency modulation signal input to the demodulation circuit may be temporarily interrupted due to sound skipping or may be interrupted for a relatively long time.
Therefore, in such a silent period, the output voltage of the demodulator circuit is a voltage far from the center bias, and when the frequency modulation signal is input again after that, the voltage of the voice signal at that time is changed from the voltage far away. To rise.
In other words, the DC potential changes greatly when the frequency modulation signal is re-input, and the subsequent amplifier circuit cannot quickly follow this change. As a result, even if the frequency modulation signal is input, an audio signal can be output immediately. Therefore, there is a disadvantage that the audio reproduction is delayed.
[0003]
The problem of temporary sound skipping and the problem that the output of the audio signal is delayed later when the frequency modulation signal is re-input to the demodulation circuit can be improved, for example, by the following method.
That is, as shown in the circuit diagram of FIG. 4, the output of the demodulation circuit 102 is input to the capacitor 108 through the buffer 104 and the switch means 106 and is held by the capacitor 108, and the frequency modulation signal input to the demodulation circuit 102. Is interrupted, the switch means 106 is turned off, and the switch means 110 is switched to output the voltage held by the capacitor 108 from the system output terminal 112. Further, the capacitor 108 is connected to the predetermined power supply means 114 that outputs the center bias voltage via the resistor 116, and the charge of the capacitor 108 is discharged through the resistor 116, so that the holding voltage of the capacitor 108 passes over time. At the same time, the center bias voltage is gradually approached.
[0004]
Thus, even if a temporary sound skip occurs, the voltage of the audio signal held by the capacitor 108 immediately before the sound is interrupted by switching the switch means 106 and 110 can be output instead of the audio signal. it can.
Further, when the frequency modulation signal is not input for a long time, the charge accumulated in the capacitor 108 is discharged, and the center bias voltage is output after a certain time has elapsed.
Therefore, even if the frequency modulation signal is input again thereafter, the voltage of the system output terminal 112 only changes from the center bias voltage to the voltage of the audio signal at that time, and the change width of the voltage is small.
[0005]
[Problems to be solved by the invention]
However, in this method, the voltage held in the capacitor 108 that is output instead of the audio signal gradually approaches the center bias voltage by discharging through the resistor 116, so that the output voltage of the system becomes the center bias voltage. The time varies depending on the voltage value initially held by the capacitor 108. For example, when the voltage value is low, the time immediately becomes the center bias voltage.
Conversely, if the time until the center bias voltage is reached is too long, the frequency modulation signal may be input again before the center bias voltage is reached. Depending on the audio signal voltage at that time, the fluctuation range of the voltage becomes large. End up.
[0006]
5A is a waveform diagram showing a frequency modulation signal input to the demodulation circuit 102, and FIG. 5B is a waveform diagram showing an audio signal 117 extracted from the frequency modulation signal. In the figure, the horizontal direction represents time, and the vertical direction represents voltage.
As shown in FIG. 5A, when the frequency modulation signal is interrupted at the timing T1, as shown in FIG. 5B, the voltage 118 held by the capacitor 108 is output as an audio signal. As a result of the discharge described above, the voltage gradually approaches the center bias voltage 119 with time, and finally becomes the center bias voltage 119. The various voltages 120 indicated by dotted lines are those when the voltage held by the capacitor 108 is different when the frequency modulation signal is interrupted. When the holding voltage of the capacitor 108 is different, the time t1 until the center bias voltage is reached varies.
[0007]
6A is a waveform diagram showing in detail the voltage change at the system output terminal 112 when the frequency modulation signal is interrupted at a timing when the voltage of the audio signal 117 is relatively high, and FIG. 6B is a waveform diagram showing the voltage of the audio signal 117. It is a wave form diagram which shows in detail the voltage change of the system output terminal 112 when a frequency modulation signal interrupts at a comparatively low timing. In the figure, the horizontal direction represents time, and the vertical direction represents voltage.
As shown in these figures, when the frequency modulation signal is interrupted at the timing T1, the voltage of the system output terminal 112 gradually decreases due to the discharge of the capacitor 108 and finally becomes the center bias voltage 119. The time t1 until the bias voltage is reached is greatly different between (A) and (B).
[0008]
In addition, since the output capacity of the buffer 104 is limited, it is not possible to use a capacitor with a very large capacitance as the capacitor 108. As a result, the resistor 116 is compared in order to ensure a necessary discharge time. It is necessary to use a high resistance value.
Therefore, the connection point between the capacitor 108 and the resistor 116 has a relatively high impedance, and noise is easily mixed.
In the period t2 (FIG. 5) in which the frequency modulation signal is interrupted, the terminal voltage of the capacitor 108 is output as it is in the entire period. Therefore, noise is easily mixed in this period, and an unpleasant noise sound is emitted from the speaker. Is likely to be emitted.
[0009]
Accordingly, an object of the present invention is to provide a demodulation system for a frequency modulation signal that can reliably cope with sound skipping, has low voltage fluctuation when the frequency modulation signal is re-input, and has high noise resistance during signal interruption. It is to provide.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is a demodulation system for extracting an audio signal from a frequency modulation signal by a demodulation circuit, which holds a system output terminal for outputting an output signal of the demodulation circuit and an output voltage of the demodulation circuit A capacitor, first switch means for supplying an output signal of the demodulator circuit to one terminal of the capacitor when in an on state, and a power source for outputting a voltage substantially equal to a center bias voltage of the output signal of the demodulator circuit And second switch means for switching and supplying any one of an output signal of the demodulation circuit, a holding voltage of the capacitor, and an output voltage of the power supply means to the system output terminal, and the first and second A control signal is supplied to the switch means to control the first and second switch means, and the demodulation circuit has a reference amplitude level or higher. When the frequency modulation signal having a width is input, the first switch means is turned on to supply the output signal of the demodulation circuit to the terminal of the capacitor, and the second switch means An output signal of a demodulation circuit is supplied to the system output terminal, and when the frequency modulation signal having an amplitude equal to or higher than a reference amplitude level is not input to the demodulation circuit, the first switch means is turned off; and First, the second switch means supplies the holding voltage of the capacitor to the system output terminal, and then, after a predetermined time elapses, causes the second switch means to supply the output voltage of the power supply means to the system output terminal. And a control means.
[0011]
In the frequency modulation signal demodulation system of the present invention, the control means supplies the control signal to the first and second switch means to control the first and second switch means, and the demodulation circuit has a reference amplitude level or higher. When a frequency modulation signal having an amplitude is input, the first switch means supplies the output signal of the demodulation circuit to the terminal of the capacitor, and the second switch means supplies the output signal of the demodulation circuit to the system output terminal. Supply.
On the other hand, when a frequency modulation signal having an amplitude equal to or higher than the reference amplitude level is not input to the demodulation circuit, the first switch means is turned off, and the holding voltage of the capacitor is first applied to the second switch means as a system output terminal. Then, after a predetermined time elapses, the second switch means supplies the output voltage of the power supply means to the system output terminal.
Therefore, in this frequency modulation signal demodulation system, when the frequency modulation signal input to the demodulation circuit is interrupted, the audio signal held by the capacitor immediately before the frequency modulation signal is interrupted for the predetermined time immediately thereafter. The voltage is output from the system output terminal, and thereafter, the center bias voltage from the power supply means is output until the frequency modulation signal is input again.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing an example of a demodulation system for a frequency modulation signal according to the present invention.
As shown in FIG. 1, the frequency modulation signal demodulation system 2 includes a band pass filter 4, a demodulation circuit 6, and an output control unit 8, and forms an audio reproduction circuit of a video tape recorder.
The band pass filter 4 extracts a frequency modulation signal in a band including the audio signal to be extracted from the signal input to the frequency modulation signal demodulation system 2.
The demodulating circuit 6 receives the frequency modulation signal from the bandpass filter 4 and extracts and outputs an audio signal.
Here, a constant center bias voltage is applied to the audio signal output from the demodulation circuit 6. Therefore, the audio signal is output from the demodulation circuit 6 as a signal whose amplitude changes around the center bias voltage. When no frequency modulation signal is input, the output of the demodulating circuit 6 is a voltage far from the center bias voltage.
[0013]
The output control unit 8 is particularly related to the present invention, and is composed of a capacitor 10, first and second switch means 12 and 14 including semiconductor switch elements, a power supply means 16, a control means 18, and the like.
The capacitor 10 is for holding the output voltage of the demodulating circuit 6, and the terminal 20 of the capacitor 10 is connected to the output terminal 24 of the demodulating circuit 6 through the buffer circuit 22 through the first switch means 12. The other end of the capacitor 10 is connected to a reference potential point.
The power supply means 16 is constituted by a constant voltage source 26 and outputs a voltage substantially the same as the center bias voltage of the output signal of the demodulation circuit 6.
[0014]
The second switch means 14 is for switching and connecting the system output terminal 30 to any one of the output terminal 24 of the demodulation circuit 6, the terminal 20 of the capacitor 10, and the output terminal 28 of the constant voltage source 26. In the embodiment, it is constituted by third and fourth switch means 32 and 34 made of semiconductor switch elements.
Each of the third and fourth switch means 32 and 34 has a configuration of one circuit and two contacts. Both the third and fourth switch means 32 and 34 are switched to the common terminal 36 and the common terminal 36. And the first terminal 38 and the second terminal 38 connected to each other. The common terminal 36 of the third switch means 32 and the first and second terminals 38 and 40 are respectively connected to the system output terminal 30 and the demodulating circuit 6. The output terminal 24 is connected to the common terminal 36 of the fourth switch means 34, and the first and second terminals 38, 40 of the fourth switch means 34 are the terminal 20 of the capacitor 10 and the output terminal of the power supply means 16, respectively. 28.
[0015]
The control means 18 includes a detection circuit 42, a delay circuit 44, and first and second control circuits 46 and 48.
The detection circuit 42 receives the input signal of the demodulation circuit 6 and detects the input signal to output a voltage corresponding to the level of the input signal. The delay circuit 44 delays the output of the detection circuit 42 by a predetermined time and outputs it.
When the detection circuit 42 outputs a voltage indicating that the amplitude of the input signal of the demodulation circuit 6 is equal to or higher than the reference amplitude level, the first control circuit 46 outputs a control signal and outputs the first switch means. 12 is turned on to connect the output terminal of the demodulation circuit 6 and the terminal 20 of the capacitor 10, and to connect the output terminal of the demodulation circuit 6 and the system output terminal 30 to the third switch means 32.
On the other hand, when the detection circuit 42 outputs a voltage indicating that the amplitude of the input signal of the demodulation circuit 6 falls below the reference amplitude level, a control signal is output to turn off the first switch means 12, In addition, the common terminal 36 of the fourth switch means 34 and the system output terminal 30 are connected to the third switch means 32.
[0016]
The second control circuit 48 outputs a control signal and outputs fourth control means 34 when the delay circuit 44 outputs a voltage indicating that the amplitude of the input signal of the demodulation circuit 6 is equal to or higher than the reference amplitude level. Are connected to the terminal 20 of the capacitor 10 and the second terminal 40 of the third switch means 32.
On the other hand, when the delay circuit 44 outputs a voltage indicating that the amplitude of the input signal of the demodulation circuit 6 is below the reference amplitude level, a control signal is output and the output terminal of the power supply means 16 is output to the fourth switch means 34. 28 and the second terminal 40 of the third switch means 32 are connected.
[0017]
Next, the operation of the frequency modulation signal demodulation system 2 configured as described above will be described.
2A is a waveform diagram showing an input signal of the demodulation circuit 6, and FIG. 2B is a waveform diagram showing an output signal from the system output terminal 30. FIG. Hereinafter, these drawings are also referred to as appropriate. In FIGS. 2A and 2B, the horizontal direction represents time and the vertical direction represents voltage.
[0018]
From the frequency modulation signal input to the frequency modulation signal demodulation system 2, a necessary signal component is extracted by the band pass filter 4, and then demodulated by the demodulation circuit 6 to be converted from the frequency modulation signal 51 to the audio signal 52 (FIG. 2). ) Is taken out.
When the frequency modulation signal is input to the demodulation circuit 6 in this way, the detection circuit 42 outputs a voltage indicating that the amplitude of the input signal of the demodulation circuit 6 is equal to or higher than the reference amplitude level. The control circuit 46 outputs a control signal to turn on the first switch means 12 to connect the output terminal 24 of the demodulation circuit 6 and the terminal 20 of the capacitor 10, and the third switch means 32 is connected to the demodulation circuit 6. Are connected to the system output terminal 30.
Therefore, at this time, the audio signal 52 extracted by the demodulation circuit 6 is output from the system output terminal 30 through the third switch means 32.
[0019]
After that, as shown in FIG. 2A, when the frequency modulation signal 51 is interrupted at the timing T1, and therefore the input signal of the demodulation circuit 6 is interrupted, the detection circuit 42 determines the amplitude of the input signal of the demodulation circuit 6. A voltage indicating that falls below the reference amplitude level is output.
As a result, the first control circuit 46 outputs a control signal to turn off the first switch means 12, and the third switch means 32 is connected to the common terminal 36 and the system output terminal of the fourth switch means 34. 30 is connected.
As a result, the voltage 53 held by the capacitor 10 immediately before the frequency modulation signal 51 is interrupted at the timing T1 becomes the fourth switch means 34 and the third switch means 32 as shown in FIG. Through the system output terminal 30.
[0020]
Since the delay circuit 44 outputs the output signal of the detection circuit 42 after being delayed by a predetermined time, when the predetermined time t3 has elapsed, the delay circuit 44 also has the amplitude of the input signal of the demodulation circuit 6 equal to the reference amplitude. Outputs a voltage indicating that the level is below. As a result, the second control circuit 48 outputs a control signal to connect the output terminal 28 of the power supply means 16 and the second terminal 40 of the third switch means 32 to the fourth switch means 34.
Therefore, as shown in FIG. 2B, a center bias voltage 50 having a constant value is output from the system output terminal 30.
[0021]
Note that, until the time t3 elapses after the frequency modulation signal is interrupted, the magnitude of the voltage output from the system output terminal 30 is interrupted as shown by the dotted line in FIG. Various changes occur depending on the voltage held by the capacitor 10 immediately before.
FIG. 3 is a diagram showing in detail this voltage change. FIG. 3A is a waveform diagram showing the output voltage when the capacitor 10 is holding a relatively high voltage, and FIG. It is a wave form diagram which shows an output voltage at the time of hold | maintaining a low voltage.
That is, as shown in FIG. 3A, when the frequency modulation signal is interrupted when the audio signal 52 is at a relatively high voltage, the capacitor 10 holds the voltage, so that a high voltage 53 is output, and the time When t 3 elapses, the center bias voltage 50 is switched.
On the other hand, as shown in FIG. 3B, when the frequency modulation signal is interrupted when the audio signal 52 is at a relatively low voltage, the capacitor 10 holds the voltage, so that the low voltage 53 is output, and the time When t 3 elapses, the center bias voltage 50 is switched.
[0022]
After that, when the frequency modulation signal 51 is input again to the demodulation circuit 6 at the timing T2 (FIG. 2), the first control circuit 46 operates based on the output voltage of the detection circuit 42, and the first switch means 12 is turned on. The output of the buffer 22 is turned on and connected to the terminal 20 of the capacitor 10, while the output terminal 24 of the demodulation circuit 6 is connected to the system output terminal 30 in the third switch means.
The second control circuit operates based on the output voltage of the delay circuit 44 and connects the terminal 20 of the capacitor 10 and the terminal 40 of the third switch means 32 to the fourth switch means.
[0023]
As described above, in the frequency modulation signal demodulation system 2 according to the present embodiment, when the frequency modulation signal 51 input to the demodulation circuit 6 is interrupted, the period immediately after the time t3 immediately before the frequency modulation signal is interrupted. The voltage 53 of the audio signal 52 held by the capacitor 10 is output from the system output terminal 30 and then the center bias voltage 50 from the power supply means 16 is output until the frequency modulation signal is input again. .
[0024]
Therefore, even if the frequency modulation signal is temporarily interrupted due to sound skipping or the like, the voltage 53 held by the capacitor 10 immediately before the signal is interrupted is output instead of the audio signal 52, and the time for which this voltage is output Is constant regardless of the magnitude of the voltage (time t3).
Since the center bias voltage 50 is output from the power supply means 16 after the time t3 has elapsed, when the frequency modulation signal is input again later, the voltage at the system output terminal 30 is demodulated as in the prior art. Instead of the lower limit value of the output voltage of the circuit 6, the center bias voltage 50 changes to the voltage of the audio signal 52 at that time.
As a result, the voltage change at the system output terminal 30 is significantly smaller than in the prior art, and the subsequent amplifier circuit can quickly follow the voltage change, thereby eliminating the inconvenience that sound reproduction is delayed when the frequency modulation signal is input again. .
Further, since the center bias voltage 50 is output from the power supply means 16, the center bias voltage 50 can be output with a low impedance. Therefore, noise is not easily mixed, and an unpleasant noise sound can be emitted from the speaker as in the prior art. It is never done.
When a resistor is connected to a capacitor for holding the audio signal 52 and discharging is performed, it is necessary to use a capacitor having a large capacity to secure a necessary discharge time. In the system 2, this is not necessary, and therefore the capacitor 10 and the demodulator circuit 6 and the like can be built in the integrated circuit to save space.
As mentioned above, although this invention was demonstrated based on embodiment, this is an example to the last and this invention is not limited to this example of course.
[0025]
【The invention's effect】
As described above, in the frequency modulation signal demodulation system of the present invention, the control means supplies the control signal to the first and second switch means to control the first and second switch means, and When a frequency modulation signal having an amplitude equal to or higher than the reference amplitude level is input, the first switch means supplies the output signal of the demodulation circuit to the capacitor, and the second switch means outputs the output signal of the demodulation circuit to the system. Supply to the terminal. On the other hand, when a frequency modulation signal having an amplitude equal to or higher than the reference amplitude level is not input to the demodulation circuit, the first switch means is turned off, and the holding voltage of the capacitor is first applied to the second switch means as a system output terminal. Then, after a predetermined time elapses, the second switch means supplies the output voltage of the power supply means to the system output terminal.
Therefore, in this frequency modulation signal demodulation system, when the frequency modulation signal input to the demodulation circuit is interrupted, the audio held by the capacitor immediately before the frequency modulation signal is interrupted for the predetermined time immediately thereafter. The voltage of the signal is output from the system output terminal, and thereafter, the center bias voltage from the power supply means is output until the frequency modulation signal is input again.
Therefore, even if the frequency modulation signal is temporarily interrupted due to sound skipping, the voltage held by the capacitor immediately before the signal is interrupted is output instead of the audio signal, and the length of time that this voltage is output (above The predetermined time is constant regardless of the magnitude of the holding voltage.
Since the center bias voltage from the power supply means is output after a predetermined time has elapsed, when the frequency modulation signal is input again later, the voltage at the system output terminal is not It changes not from the lower limit value of the output voltage but from the center bias voltage to the voltage of the audio signal at that time.
As a result, the voltage change at the system output terminal is significantly smaller than in the prior art, and the subsequent amplification circuit or the like can quickly follow the voltage change, thereby eliminating the inconvenience that sound reproduction is delayed when the frequency modulation signal is input again.
Furthermore, since the center bias voltage is output from the power supply means, the center bias voltage can be output with a low impedance. Therefore, it is difficult for noise to be mixed in and noise noise is not generated as in the prior art.
When a resistor is connected to a capacitor that holds an audio signal for discharging, it is necessary to use a capacitor having a large capacity as a capacitor. However, in this frequency modulation signal demodulation system, this is not necessary. Can be built in an integrated circuit together with a demodulating circuit to save space.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing an example of a demodulation system of a frequency modulation signal according to the present invention.
2A is a waveform diagram showing an input signal of a demodulation circuit, and FIG. 2B is a waveform diagram showing an output signal from a system output terminal.
3A is a waveform diagram showing an output voltage when the capacitor holds a relatively high voltage, and FIG. 3B is a waveform showing an output voltage when the capacitor holds a relatively low voltage. FIG.
FIG. 4 is a circuit diagram showing a circuit provided at the output section of the demodulation circuit in order to cope with the interruption of the frequency modulation signal.
5A is a waveform diagram showing a frequency modulation signal input to the demodulation circuit, and FIG. 5B is a waveform diagram showing an audio signal extracted from the frequency modulation signal.
6A is a waveform diagram showing in detail the voltage change of the system output terminal when the frequency modulation signal is interrupted at a timing when the voltage of the audio signal is relatively high, and FIG. 6B is a waveform diagram showing the voltage of the audio signal being relatively low. It is a wave form diagram which shows in detail the voltage change of a system output terminal when a frequency modulation signal interrupts with timing.
[Explanation of symbols]
2... Demodulation system of frequency modulation signal, 4... Band pass filter, 6, 102... Demodulation circuit, 8... Output control unit 10, 108. ... Second switch means 16, 114 ... Power supply means, 18 ... Control means, 22, 104 ... Buffer circuit, 26 ... Constant voltage source, 30 ... System output terminal, 32 ... Third switch Means 34... Fourth switch means 42... Detector circuit 44. Delay circuit 46. First control circuit 48. Second control circuit 50 119 center bias voltage 51: Frequency modulation circuit, 52, 117: Audio signal, 53, 118, 120: Capacitor holding voltage, 106, 110: Switch means, 112: System output terminal, 116: Resistance

Claims (5)

復調回路によって周波数変調信号から音声信号を取り出す復調システムであって、
前記復調回路の出力信号を出力するシステム出力端子と、
前記復調回路の出力電圧を保持するコンデンサと、
オン状態のときは前記復調回路の出力信号を前記コンデンサの一方の端子に供給する第1のスイッチ手段と、
前記復調回路の出力信号のセンターバイアス電圧とほぼ同一の電圧を出力する電源手段と、
前記復調回路の出力信号、前記コンデンサの保持電圧、ならびに前記電源手段の出力電圧のいずれかを前記システム出力端子に切り替えて供給する第2のスイッチ手段と、
前記第1および第2のスイッチ手段に制御信号を供給して前記第1および第2のスイッチ手段を制御し、前記復調回路に基準振幅レベル以上の振幅を有する前記周波数変調信号が入力されているときは前記第1のスイッチ手段をオン状態にして前記復調回路の出力信号を前記コンデンサの前記端子に供給させ、かつ前記第2のスイッチ手段に前記復調回路の出力信号を前記システム出力端子に供給させ、前記復調回路に基準振幅レベル以上の振幅を有する前記周波数変調信号が入力されていないときは前記第1のスイッチ手段をオフ状態にさせ、かつ前記第2のスイッチ手段にまず前記コンデンサの保持電圧を前記システム出力端子に供給させ、つづいて所定の時間経過後に前記第2のスイッチ手段に前記電源手段の出力電圧を前記システム出力端子に供給させる制御手段と、
を備えたことを特徴とする周波数変調信号の復調システム。
A demodulation system for extracting an audio signal from a frequency modulation signal by a demodulation circuit,
A system output terminal for outputting an output signal of the demodulation circuit;
A capacitor for holding the output voltage of the demodulation circuit;
First switch means for supplying an output signal of the demodulator circuit to one terminal of the capacitor when in an on state;
Power supply means for outputting substantially the same voltage as the center bias voltage of the output signal of the demodulation circuit;
Second switch means for switching and supplying one of the output signal of the demodulation circuit, the holding voltage of the capacitor, and the output voltage of the power supply means to the system output terminal;
A control signal is supplied to the first and second switch means to control the first and second switch means, and the frequency modulation signal having an amplitude equal to or higher than a reference amplitude level is input to the demodulation circuit. When the first switch means is turned on, the output signal of the demodulation circuit is supplied to the terminal of the capacitor, and the output signal of the demodulation circuit is supplied to the second output means to the system output terminal. When the frequency modulation signal having an amplitude equal to or higher than a reference amplitude level is not input to the demodulation circuit, the first switch means is turned off, and the capacitor is first held in the second switch means. The voltage is supplied to the system output terminal, and the output voltage of the power supply means is supplied to the second switch means after a predetermined time has elapsed. And control means for supplying to the force terminal,
A frequency modulation signal demodulating system comprising:
前記第2のスイッチ手段は、前記制御手段からの前記制御信号により制御される第3および第4のスイッチ手段から成り、前記第3および第4のスイッチ手段は共に共通端子と、この共通端子に切り替えて接続される第1および第2の端子とを含み、前記第3のスイッチ手段の共通端子ならびに前記第1および第2の端子はそれぞれ前記システム出力端子、前記復調回路の出力端子、前記第4のスイッチ手段の共通端子にそれぞれ接続され、前記第4のスイッチ手段の前記第1および第2の端子はそれぞれ前記コンデンサの前記端子および前記電源手段の出力端子に接続されていることを特徴とする請求項1記載の周波数変調信号の復調システム。The second switch means includes third and fourth switch means controlled by the control signal from the control means, and both the third and fourth switch means are a common terminal and the common terminal. A first terminal and a second terminal connected to be switched, wherein the common terminal of the third switch means and the first and second terminals are the system output terminal, the output terminal of the demodulation circuit, and the first terminal, respectively. 4 is connected to a common terminal of the switch means, and the first and second terminals of the fourth switch means are connected to the terminal of the capacitor and the output terminal of the power supply means, respectively. The frequency modulation signal demodulation system according to claim 1. 前記制御手段は、前記復調回路の入力信号が入力され、この入力信号の振幅に応じた電圧を出力する検波回路と、前記検波回路の出力を遅延させる遅延回路と、前記入力信号の振幅が前記基準振幅レベル以上であることを表す電圧を前記検波回路が出力しているときは前記制御信号を出力して前記第1のスイッチ手段をオン状態にし前記復調回路の出力信号を前記コンデンサの前記端子に供給させ、かつ前記第3のスイッチ手段に前記復調回路の出力端子と前記システム出力端子とを接続させ、前記入力信号の振幅が前記基準振幅レベルを下まわることを表す電圧を前記検波回路が出力しているときは前記制御信号を出力して前記第1のスイッチ手段をオフ状態にし、かつ前記第3のスイッチ手段に前記第4のスイッチ手段の共通端子と前記システム出力端子とを接続させる第1の制御回路と、前記入力信号の振幅が前記基準振幅レベル以上であることを表す電圧を前記遅延回路が出力しているときは前記制御信号を出力して前記第4のスイッチ手段に前記コンデンサの前記端子と前記第3のスイッチ手段の前記第2の端子とを接続させ、前記入力信号の振幅が前記基準振幅レベルを下まわることを表す電圧を前記遅延回路が出力しているときは前記制御信号を出力して前記第4のスイッチ手段に前記電源手段の出力端子と前記第3のスイッチ手段の前記第2の端子とを接続させる第2の制御回路とを備えたことを特徴とする請求項2記載の周波数変調信号の復調システム。The control means receives an input signal of the demodulation circuit, outputs a detection circuit that outputs a voltage corresponding to the amplitude of the input signal, a delay circuit that delays the output of the detection circuit, and the amplitude of the input signal When the detection circuit outputs a voltage indicating that it is equal to or higher than a reference amplitude level, the control signal is output to turn on the first switch means, and the output signal of the demodulation circuit is sent to the terminal of the capacitor. And the third switch means connects the output terminal of the demodulator circuit and the system output terminal, and the detector circuit generates a voltage indicating that the amplitude of the input signal falls below the reference amplitude level. When outputting, the control signal is output to turn off the first switch means, and the third switch means is connected to the common terminal of the fourth switch means and the A first control circuit for connecting a stem output terminal; and when the delay circuit outputs a voltage indicating that the amplitude of the input signal is equal to or higher than the reference amplitude level, the control signal is output to output the control signal A voltage representing that the amplitude of the input signal falls below the reference amplitude level is connected to the terminal of the capacitor and the second terminal of the third switch means to a fourth switch means. A second control circuit that outputs the control signal to connect the output terminal of the power supply means and the second terminal of the third switch means to the fourth switch means, The frequency modulation signal demodulation system according to claim 2, further comprising: 前記コンデンサは前記復調回路を含む集積回路に内蔵されていることを特徴とする請求項1記載の周波数変調信号の復調システム。2. The frequency modulation signal demodulation system according to claim 1, wherein the capacitor is built in an integrated circuit including the demodulation circuit. 中心周波数が前記周波数変調信号の中心周波数にほぼ等しいバンドパスフィルタフィルタを備え、前記周波数変調信号はバンドパスフィルタを通じて前記復調回路に入力されることを特徴とする請求項1記載の周波数変調信号の復調システム。The frequency modulation signal according to claim 1, further comprising a bandpass filter having a center frequency substantially equal to a center frequency of the frequency modulation signal, and the frequency modulation signal is input to the demodulation circuit through a bandpass filter. Demodulation system.
JP26876397A 1997-10-01 1997-10-01 Demodulation system for frequency modulation signal Expired - Fee Related JP3804219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26876397A JP3804219B2 (en) 1997-10-01 1997-10-01 Demodulation system for frequency modulation signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26876397A JP3804219B2 (en) 1997-10-01 1997-10-01 Demodulation system for frequency modulation signal

Publications (2)

Publication Number Publication Date
JPH11110907A JPH11110907A (en) 1999-04-23
JP3804219B2 true JP3804219B2 (en) 2006-08-02

Family

ID=17462982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26876397A Expired - Fee Related JP3804219B2 (en) 1997-10-01 1997-10-01 Demodulation system for frequency modulation signal

Country Status (1)

Country Link
JP (1) JP3804219B2 (en)

Also Published As

Publication number Publication date
JPH11110907A (en) 1999-04-23

Similar Documents

Publication Publication Date Title
JPH0547026B2 (en)
JPH03117995A (en) Chrominance signal contour correction device
KR920002671B1 (en) Signal transmission circuitry
JP3804219B2 (en) Demodulation system for frequency modulation signal
JP3073853U (en) Audio mute device
JPS63227242A (en) Gain control circuit of listening amplifier through loudspeaker for suppressing larsen effect
KR0182943B1 (en) Noise filtering circuit for audio signal
JP2790049B2 (en) Recording device
JPH1075190A (en) Noise-removing device for fm radio receiver
JP2584524B2 (en) Pulse noise correction circuit
JP3646457B2 (en) Amplifier circuit for sound
JP2004214911A (en) Agc circuit
JP2547732B2 (en) Limiter circuit
JPH09167438A (en) Device for reducing shock noise accompanying release of mute
KR0113721Y1 (en) Echo device
KR900008895Y1 (en) Pop noise reduction circuit
KR900008892Y1 (en) Compensating circuit of audio signal defficiency for vtr
JP3097691B2 (en) Comb filter device
JP2551455Y2 (en) Control signal output device
JPH09321576A (en) Filter circuit
JPH0712130B2 (en) Audio fade circuit
JPH0596948U (en) Video tape recorder
JPH01274570A (en) Video signal clamp circuit
JPS5924406A (en) Magnetic recording and reproducing device
JPH056725B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060501

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees