JP3802536B2 - オートゲインコントロール回路 - Google Patents

Description

本発明は、映像信号をデコード処理するディジタルビデオデコーダの輝度信号オートゲインコントロール回路に関するものである。

ディジタルビデオデコーダは、入力信号の振幅が変化しても安定した出力が得られるようにオートゲインコントロール回路を備える。
図９は、従来のオートゲインコントロール回路のブロック図である。
図に示すように従来のオートゲインコントロール回路は、自動ゲイン制御前処理回路１０１と、自動ゲイン制御回路１０２とを備える。

自動ゲイン制御前処理回路１０１は、コンポジット信号とシンクチップ検出信号とを受け入れて輝度信号Ｙを出力する回路である。
図１０は、従来の自動ゲイン制御前処理回路のブロック図である。
図に示すように、自動ゲイン制御前処理回路は、アナログディジタル変換部１０３と、Ｙ／Ｃ分離部１０４と、シンクチップレベル検出部１０５と、シンクチップレベル減算部１０６とを有する。各部分の機能の概要について図を用いて説明する。

図１１は、従来の自動ゲイン制御前処理回路の機能説明図である。
（ａ）は、アナログディジタル変換部１０３（図１０）の機能を説明する図である。図に示すように、アナログディジタル変換部１０３（図１０）は、アナログコンポジット信号を受け入れてＡ／Ｄ変換し、ディジタルコンポジット信号を出力する部分である。この図は、アナログコンポジット信号を８ビット２５５値のディジタルコンポジット信号に変換した状態を表した図である。図に示すように、Ａ／Ｄ変換したディジタルコンポジット信号の振幅は、２５５値よりも減衰している。この振幅を自動的に２５５値まで増幅するのが輝度信号オートゲインコントロール回路の役割である。

（ｂ）は、Ｙ／Ｃ分離部１０４（図１０）の機能を説明する図である。図に示すように、Ｙ／Ｃ分離部１０４（図１０）は、アナログディジタル変換部１０３（図１０）から８ビットのディジタルコンポジット信号を受け入れてカラー信号と、輝度信号Ｙとに分離し、８ビットの輝度信号Ｙのみ出力する部分である。

（ｃ）は、シンクチップレベル検出部１０５（図１０）の機能を説明する図である。図に示すように、シンクチップレベル検出部１０５（図１０）は、外部から受け入れるシンクチップ検出信号のタイミングに合わせて、Ｙ／Ｃ分離部１０４（図１０）から受け入れた８ビットの輝度信号Ｙのシンクチップレベルを検出する部分である。

（ｄ）は、シンクチップレベル減算部１０６（図１０）の機能を説明する図である。図に示すように、シンクチップレベル減算部１０６（図１０）は、Ｙ／Ｃ分離部１０４（図１０）から８ビットの輝度信号Ｙを受け入れて、シンクチップレベル検出部１０５（図１０）が検出したシンクチップレベルを減算する部分である。８ビットの輝度信号Ｙからシンクチップレベルを減算することによって、図に示すように８ビットの輝度信号Ｙは、シンクチップが０値に達するまで、全体としてレベルシフトされる。

図９に戻って、自動ゲイン制御回路１０２は、ゲイン乗算部１０７と、ペデスタルレベル検出部１０８と、ゲイン演算部１０９とを有する。各部分の機能の概要について図を用いて説明する。
ゲイン乗算部１０７は、自動ゲイン制御前処理回路１０１から輝度信号Ｙを受け入れて、その振幅をα１倍増幅し、輝度信号Ｙα１を出力する部分である。

ペデスタルレベル検出部１０８は、ペデスタルレベル検出信号を受け入れて輝度信号Ｙαのペデスタルレベルを検出する部分である。
図１２は、従来のペデスタルレベル検出部の機能説明図である。
図に示すように、ペデスタルレベル検出部１０８は、ペデスタルレベル検出信号のタイミングに合わせて、輝度信号Ｙα１に於けるペデスタルレベル検出信号の前Ｎ画素分のペデスタルレベルの平均を演算し、検出した輝度信号Ｙα１のペデスタルレベルとして出力する部分である。尚、ここで検出された輝度信号Ｙα１のペデスタルレベルは、シンクチップレベルが８ビットの０値にシフトされているので（図１１（ｄ））、同期レベルを表すことになる。

ゲイン演算部１０９は、ペデスタルレベル検出部１０８からペデスタルレベルの検出値を受け入れて、輝度信号Ｙα１の振幅レベルを推定し、その推定結果から増幅率α２を算出してゲイン乗算部１０７へ送出する部分である。ここでゲイン演算部１０９の説明途中でＩＲＥ基準単位に基づく映像信号の形態について説明する。

図１３は、映像信号の概略説明図である。
（ａ）は、垂直ブランキング期間と、有効映像期間とに於ける映像信号の変化を表す図であり、（ｂ）は、映像信号の形態を表す図である。
（ｂ）に示すように映像信号は、ペデスタルレベルを０ＩＲＥとして、プラス方向へ映像レベルをとり、マイナス方向へ同期レベルをとると、白レベルが１００ＩＲＥに、シンクチップレベルが−４０ＩＲＥに、それぞれ設定されている。シンクチップレベルが−４０ＩＲＥなので、同期レベルは、４０ＩＲＥ値（８ビットの６４値）となる。

再度図９に戻って、ゲイン演算部１０９は、ペデスタルレベル検出部１０８から輝度信号Ｙα１のペデスタルレベルを受け入れて、比較基準４０ＩＲＥ値（従来は、この値がゲイン演算部１０９の内部に設定されている）と比較し、その比較結果から輝度信号Ｙα１の振幅を図１３（ｂ）に示すレベルまで増幅するための増幅率α２を算出してゲイン乗算部へ送出する。ここでは、ペデスタルレベル検出部１０８から受け入れた輝度信号Ｙα１のペデスタルレベルは、輝度信号Ｙα１の同期レベルを表し、比較基準４０ＩＲＥ値は、標準の映像信号に於ける、同期信号の大きさを表していることに留意すべきである。

即ち、ゲイン演算部１０９は、輝度信号Ｙα１の同期レベルを受け入れて、この同期レベルを、標準の映像信号に於ける、同期レベルにするための増幅率を演算することになる。このようにして求められた増幅率α２を輝度信号Ｙα１に乗算することによって輝度信号Ｙα１α２の同期レベルは、標準の映像信号に於ける、同期レベルに等しくなる。又、映像レベルと、同期レベルの比は固定されているので、輝度信号Ｙα１α２の映像レベルも標準の映像信号に於ける映像レベルに等しくなる。

この際、ゲイン乗算部１０７に於いて増幅率α２をそのまま乗算すると、変化が急激になり画面上に影響を来す場合も発生する。そこで、通常は、α２＝β１・β２・・・βｎに分解して、ｎ回に分けて少しずつ変化させて輝度信号Ｙα１α２まで増幅させることとしている。

近年、各種の映像機器が開発され、シンクチップレベルが−４０ＩＲＥと異なる値（例えば−３０ＩＲＥ）の映像信号を用いる場合もある。このような場合に従来の技術では、適用する映像機器のシンクチップレベルが異なる毎に、ゲイン演算部１０９の内部に設定されているゲインオフセットを人為的に調整する事によって対処していた。しかし、映像機器の種類がどんどん増加し、最近では、シンクチップレベルが、有効映像期間では−３０ＩＲＥであり、垂直ブランキング期間では−４０ＩＲＥに設定される映像機器等も出現している。このような場合には、人為的な調整による従来の技術では対処することが困難であった。
特開平８−３２２００３号公報

従来の技術では、適用する映像機器のシンクチップレベルが異なる毎に、ゲイン演算部の内部に設定されている比較基準をゲインオフセットを用いて人為的に調整し直す必要があるため、シンクチップレベルが、有効映像期間と、垂直ブランキング期間で異なる映像機器等の場合には人為的に対処することが困難になる点である。

映像信号の垂直ブランキング期間に於ける同期レベルを検出する第一のペデスタルレベル検出部と、映像信号の有効映像期間に於ける同期レベルを検出する第二のペデスタルレベル検出部と、第一のペデスタルレベル検出部の検出値と、第二ペデスタルレベル検出部の検出値との比率を求め、該比率に垂直ブランキング期間に於ける同期レベルの規格値を乗算した値を基準同期レベルとして出力する比率判定部とを備えることを最も大きな特徴とする。

受け入れた映像信号Ｙの垂直ブランキング期間に於けるペデスタルレベルＸと、有効映像期間に於けるペデスタルレベルＹとの比Ｒ＝Ｙ／Ｘを求め、このＲに基づいて、基準ペデスタルレベルを生成しているため、垂直ブランキング期間に於けるペデスタルレベルＸ（通常４０ＩＲＥ値に固定）に対して、有効映像期間に於けるペデスタルレベルＹが、どのように設定されていても、適切な増幅率α２を演算することが可能になり、有効映像期間でのペデスタルレベルと、垂直ブランキング期間でのペデスタルレベルとが異なる場合であっても有効に動作するオートゲインコントロール回路を実現出来るという効果を得る。

上記、第一のペデスタルレベル検出部の検出値を所定のレベル差を持つ複数の段階に分解して出力する複数個の除算手段と、該複数個の除算手段、それぞれの出力と第二のペデスタルレベル検出部の検出値との比較結果を出力する複数個の比較手段と、該複数個の比較手段の出力に基づいて第一のペデスタルレベル検出部の検出値と、第二ペデスタルレベル検出部の検出値との比率を判定する判定手段とを備え、該判定手段の判定した比率に、垂直ブランキング期間に於ける同期レベルの規格値を乗算することによって適切な増幅率を取得することが出来た。

背景技術で説明したように、標準の映像信号は、ペデスタルレベルを０ＩＲＥとして、プラス方向へ映像レベルをとり、マイナス方向へ同期レベルをとると、白レベルが１００ＩＲＥに、シンクチップレベルが−４０ＩＲＥに、それぞれ設定されている（図１３（ｂ））。更に、有効映像期間でのシンクチップレベルと、垂直ブランキング期間でのシンクチップレベルとは等しく設定されている。しかし、非標準の映像信号では、有効映像期間でのシンクチップレベルと、垂直ブランキング期間でのシンクチップレベルとが異なる場合もある。

本実施例では、有効映像期間でのシンクチップレベルレベルと、垂直ブランキング期間でのシンクチップレベルとが異なる場合であっても有効に動作するオートゲインコントロール回路の実現を目的とする。以下の説明においては、オートゲインコントロールの対象となる非標準の映像信号は、垂直ブランキング期間に於けるシンクチップレベルが、一定の値に固定されているものとし（例えば−４０ＩＲＥ）、有効映像期間でのシンクチップレベルが、その値よりも小さな所定の値（例えば−３０ＩＲＥ）に変更されているものとする。

図１は、実施例１によるオートゲインコントロール回路のブロック図である。
図に示すように、実施例１によるオートゲインコントロール回路は、自動ゲイン制御前処理回路１と、自動ゲイン制御回路２とを含む。

図２は、自動ゲイン制御前処理回路の説明図である。
自動ゲイン制御前処理回路１は、コンポジット信号とシンクチップ検出信号とを受け入れて輝度信号Ｙを出力する回路である。本発明によるオートゲインコントロール回路でも上記背景技術で既に説明した自動ゲイン制御前処理回路と同様の回路を使用するので、再度、その概要のみについて説明する。

（ａ）は、自動ゲイン制御前処理回路のブロック図であり、（ｂ）（ｃ）（ｄ）（ｅ）は、各部分の信号波形を示す図である。
図に示すように、自動ゲイン制御前処理回路１は、アナログディジタル変換部３と、Ｙ／Ｃ分離部４と、シンクチップレベル検出部５と、シンクチップレベル減算部６とを有する。

アナログディジタル変換部３は、アナログコンポジット信号を受け入れてＡ／Ｄ変換し、ディジタルコンポジット信号を出力する部分である。（ｂ）は、図１１と同様に、アナログコンポジット信号を一例として８ビットのディジタルコンポジット信号に変換した状態を２５５値で表した図である。図に示すように、Ａ／Ｄ変換したディジタルコンポジット信号の振幅は、２５５レベルよりも減衰している。この振幅を自動的に２５５値まで増幅するのが輝度信号オートゲインコントロール回路の役割である

Ｙ／Ｃ分離部４は、アナログディジタル変換部１０３から８ビットのディジタルコンポジット信号を受け入れてカラー信号と、輝度信号Ｙとに分離し、８ビットの輝度信号Ｙのみ出力する部分である。（ｃ）は、図１１と同様に、８ビットの輝度信号Ｙを２５５値で表した図である。
シンクチップレベル検出部５は、外部から受け入れるシンクチップ検出信号のタイミングに合わせて、Ｙ／Ｃ分離部４から受け入れた８ビットの輝度信号Ｙのシンクチップレベルを検出する部分である。（ｄ）は、図１１と同様に、８ビットの輝度信号Ｙのシンクチップにタイミングを合わせた図である。

シンクチップレベル減算部６は、Ｙ／Ｃ分離部４から８ビットの輝度信号Ｙを受け入れて、シンクチップレベル検出部５が検出したシンクチップレベルを減算する部分である。８ビットの輝度信号Ｙからシンクチップレベルを減算することによって図１１と同様に、８ビットの輝度信号Ｙは、シンクチップが０値に達するまで、全体としてレベルシフトされる。

以上説明したように、自動ゲイン制御前処理回路１によって、コンポジット信号からシンクチップが０値にシフトされた輝度信号Ｙが抽出され次に説明する自動ゲイン制御回路２（図１）へ送出される。

図１に戻って、自動ゲイン制御回路２は、ペデスタルレベル検出部（Ａ）１３と、ペデスタルレベル検出部（Ｂ）１４と、比率判定部１５と、ゲイン乗算部１７と、ペデスタルレベル検出部（Ｃ）１８と、ゲイン演算部１９とを備える。
ペデスタルレベル検出部（Ａ）１３は、外部から受け入れる垂直ブランキングペデスタルレベル検出信号のタイミングに合わせて、垂直ブランキング期間（図１３（ａ））における輝度信号Ｙのペデスタルレベル（同期レベルに該当する）を検出する部分である。この検出に当たっては、既に背景技術で説明したように垂直ブランキングペデスタルレベル検出信号の前Ｎ画素分のペデスタルレベルの平均が演算され、垂直ブランキング期間における輝度信号Ｙのペデスタルレベルとして出力される。

ペデスタルレベル検出部（Ｂ）１４は、外部から受け入れる有効映像期間ペデスタルレベル検出信号のタイミングに合わせて、有効映像期間（図１３（ａ））における輝度信号Ｙのペデスタルレベル（同期レベルに該当する）を検出する部分である。この検出に当たっては、既に背景技術で説明したように有効映像期間ペデスタルレベル検出信号の前Ｎ画素分のペデスタルレベルの平均を演算され、有効映像期間における輝度信号Ｙのペデスタルレベルとして出力される。

比率判定部１５は、ペデスタルレベル検出部（Ａ）１３によって検出された垂直ブランキング期間に受け入れた映像信号のペデスタルレベルＸと、ペデスタルレベル検出部（Ｂ）１４によって検出された有効映像期間に受け入れた映像信号のペデスタルレベルＹとの比Ｒ＝Ｙ／Ｘを求め、このＲに基づいて、基準ペデスタルレベルを出力する部分である。以下に、図を用いて比率判定部１５の詳細について説明する。

図３は、比率判定部１５のブロック図である。
図に示すように比率判定部１５は、除算手段（７／８）２１と、除算手段（６／８）２２と、除算手段（５／８）２３と、除算手段（４／８）２４と、除算手段（３／８）２５と、除算手段（２／８）２６と、除算手段（１／８）２７と、比較手段（８／８）２８と、比較手段（７／８）２９と、比較手段（６／８）３０と、比較手段（５／８）３１と、比較手段（４／８）３２と、比較手段（３／８）３３と、比較手段（２／８）３４と、比較手段（１／８）３５と、判定手段３６と、保護手段３７と、加算手段３８とを有する。

除算手段（７／８）２１は、ペデスタルレベル検出部（Ａ）１３から垂直ブランキング期間に於けるペデスタルレベルＸを受け入れて除算し、レベル（７／８）Ｘを出力する手段である。
除算手段（６／８）２２は、ペデスタルレベル検出部（Ａ）１３から垂直ブランキング期間に於けるペデスタルレベルＸを受け入れて除算し、レベル（６／８）Ｘを出力する手段である。

除算手段（５／８）２３は、ペデスタルレベル検出部（Ａ）１３から垂直ブランキング期間に於けるペデスタルレベルＸを受け入れて除算し、レベル（５／８）Ｘを出力する手段である。
除算手段（４／８）２４は、ペデスタルレベル検出部（Ａ）１３から垂直ブランキング期間に於けるペデスタルレベルＸを受け入れて除算し、レベル（４／８）Ｘを出力する手段である。

除算手段（３／８）２５は、ペデスタルレベル検出部（Ａ）１３から垂直ブランキング期間に於けるペデスタルレベルＸを受け入れて除算し、レベル（３／８）Ｘを出力する手段である。
除算手段（２／８）２６は、ペデスタルレベル検出部（Ａ）１３から垂直ブランキング期間に於けるペデスタルレベルＸを受け入れて除算し、レベル（２／８）Ｘを出力する手段である。
除算手段（１／８）２７は、ペデスタルレベル検出部（Ａ）１３から垂直ブランキング期間に於けるペデスタルレベルＸを受け入れて除算し、レベル（１／８）Ｘを出力する手段である。

比較手段（８／８）２８は、ペデスタルレベル検出部（Ｂ）１４から有効映像期間に於けるペデスタルレベルＹを、ペデスタルレベル検出部（Ａ）１３から垂直ブランキング期間に於けるペデスタルレベルＸを、それぞれ受け入れて、比較し、その比較結果を出力する手段である。
比較手段（７／８）２９は、ペデスタルレベル検出部（Ｂ）１４から有効映像期間に於けるペデスタルレベルＹを、除算手段（７／８）２１からレベル（７／８）Ｘを、それぞれ受け入れて、比較し、その比較結果を出力する手段である。

比較手段（６／８）３０は、ペデスタルレベル検出部（Ｂ）１４から有効映像期間に於けるペデスタルレベルＹを、除算手段（６／８）２２からレベル（６／８）Ｘを、それぞれ受け入れて、比較し、その比較結果を出力する手段である。
比較手段（５／８）３１は、ペデスタルレベル検出部（Ｂ）１４から有効映像期間に於けるペデスタルレベルＹを、除算手段（５／８）２３からレベル（５／８）Ｘを、それぞれ受け入れて、比較し、その比較結果を出力する手段である。

比較手段（４／８）３２は、ペデスタルレベル検出部（Ｂ）１４から有効映像期間に於けるペデスタルレベルＹを、除算手段（４／８）２４からレベル（４／８）Ｘを、それぞれ受け入れて、比較し、その比較結果を出力する手段である。
比較手段（３／８）３３は、ペデスタルレベル検出部（Ｂ）１４から有効映像期間に於けるペデスタルレベルＹを、除算手段（３／８）２５からレベル（３／８）Ｘを、それぞれ受け入れて、比較し、その比較結果を出力する手段である。

比較手段（２／８）３４は、ペデスタルレベル検出部（Ｂ）１４から有効映像期間に於けるペデスタルレベルＹを、除算手段（２／８）２６からレベル（２／８）Ｘを、それぞれ受け入れて、比較し、その比較結果を出力する手段である。
比較手段（１／８）３５は、ペデスタルレベル検出部（Ｂ）１４から有効映像期間に於けるペデスタルレベルＹを、除算手段（１／８）２７からレベル（１／８）Ｘを、それぞれ受け入れて、比較し、その比較結果を出力する手段である。

判定手段３６は、上記８個の比較手段の比較結果に基づいてオフセットレベルを出力する部分である。
即ち、比較手段（８／８）２８から、Ｙ＞Ｘが入力された場合にはオフセット４０ＩＲＥ値を出力する。比較手段（８／８）２８から、Ｙ＜Ｘが入力され、且つ、比較手段（７／８）２９から、Ｙ＞（７／８）Ｘが入力された場合にもオフセット４０ＩＲＥ値を出力する。比較手段（７／８）２９から、Ｙ＜（７／８）Ｘが入力され、且つ、比較手段（６／８）３０から、Ｙ＞（６／８）Ｘが入力された場合には、オフセット３５ＩＲＥ値を出力する。

比較手段（６／８）３０から、Ｙ＜（６／８）Ｘが入力され、且つ、比較手段（５／８）３１から、Ｙ＞（５／８）Ｘが入力された場合には、オフセット３０ＩＲＥ値を出力する。比較手段（５／８）３１から、Ｙ＜（５／８）Ｘが入力され、且つ、比較手段（４／８）３２から、Ｙ＞（４／８）Ｘが入力された場合には、オフセット２５ＩＲＥ値を出力する。

比較手段（４／８）３２から、Ｙ＜（４／８）Ｘが入力され、且つ、比較手段（３／８）３３から、Ｙ＞（３／８）Ｘが入力された場合には、オフセット２０ＩＲＥ値を出力する。 比較手段（３／８）３３から、Ｙ＜（３／８）Ｘが入力され、且つ、比較手段（２／８）３４から、Ｙ＞（２／８）Ｘが入力された場合には、オフセット１５ＩＲＥ値を出力する

比較手段（２／８）３４から、Ｙ＜（４／８）Ｘが入力され、且つ、比較手段（１／８）３５から、Ｙ＞（１／８）Ｘが入力された場合には、オフセット１０ＩＲＥ値を出力する。
比較手段（１／８）３５から、Ｙ＜（１／８）Ｘが入力された場合には、オフセット５ＩＲＥ値を出力する。

尚、ここでは、以下の点について留意すべきである。
垂直ブランキング期間と有効映像期間とでは、所定の時間差があるので、一方のレベルとして、図示していないレジスタに一時保持されている値が用いられることになる。 このようにして、有効映像期間と垂直ブランキング期間のペデスタルレベルの比率、即ち、同期レベルの大きさの比率が判定され、その比率に応じたオフセットレベルが判定手段３６から出力される。又、上記、本実施例説明の前提条件より、垂直ブランキング期間のペデスタルレベルを４０ＩＲＥ値に固定してあるので、判定手段３６は有効映像期間におけるペデスタルレベルを出力することになる。このオフセットレベルは、本実施例のオートゲインコントロール回路が対象としている非標準の映像信号に於ける同期レベルに該当する。

保護手段３７は、判定手段３６の出力をＭ回受け入れて、Ｍ回連続して同一値であることを確認してオフセットレベルを更新する部分である。このように、Ｍ回連続して同一値であることを確認するのは、ノイズ等の影響によって判定結果を誤るのを防止するためである。通常は、Ｍ＝４としている。
加算手段３８は、保護手段３７によって更新されたオフセットを微調整する部分である。この微調整されたオフセットレベルは、基準ペデスタルレベルとなる。この基準ペデスタルレベルが、本実施例でオートゲインコントロールの対象となる非標準の映像信号に於ける同期レベルを表している。

このようにして、比率判定部１５に於いて、自動ゲイン制御前処理回路に入力されたコンポジット信号の有効映像期間の基準ペデスタルレベルが求められ、ゲイン演算部１９へ送出される。
ゲイン乗算部１７は、自動ゲイン制御前処理回路１から輝度信号Ｙを受け入れて、その振幅をα１倍増幅し、輝度信号Ｙα１を出力する部分である。次に説明するように、ここで所定の振幅まで増幅された輝度信号Ｙα１α２が、ゲインコントロールされた輝度信号として出力されることになる。

ペデスタルレベル検出部（Ｃ）１８は、有効映像期間ペデスタル検出信号を受け入れて輝度信号Ｙα１のペデスタルレベルを検出する部分である。既に、図１２を用いて説明した方法と同様にして、ペデスタルレベル検出部（Ｃ）１８は、有効映像期間ペデスタル検出信号のタイミングに合わせて、輝度信号Ｙα１に於けるペデスタルレベル検出信号の前Ｎ画素分のペデスタルレベルの平均を演算し、検出した輝度信号Ｙα１のペデスタルレベル（輝度信号Ｙα１の同期信号の大きさ）として出力する部分である。

ゲイン演算部１９は、ペデスタルレベル検出部１８からペデスタルレベル検出値を受け入れて、このペデスタルレベル検出値と、比率判定部１５から受け入れた有効映像期間における基準ペデスタルレベルとを比較し、ゲインコントロールされた輝度信号Ｙα１α２を得るための増幅率α２を算出してゲイン乗算部１７へ送出する部分である。

即ち、ゲイン演算部１９は、輝度信号Ｙα１の同期信号の大きさ（同期レベル）を受け入れて、この大きさを、本実施例が対象としている非標準の映像信号に於ける、同期信号の大きさにするための増幅率を演算することになる。このようにして求められた増幅率α２を輝度信号Ｙα１に乗算することによって輝度信号Ｙα１α２の同期信号の大きさは、標準の映像信号に於ける、同期信号の大きさに等しくなる。又、白レベルの絶対量と、同期レベルの絶対量の比は固定されているので、輝度信号Ｙα１α２の映像レベルも標準の映像信号に於ける映像レベルに等しくなる。この際に、ゲイン乗算部１７に於いて増幅率α２をそのまま乗算すると、変化が急激になり画面上に影響を来す場合も発生ので、通常は、α２＝β１・β２・・・βｎに分解して、ｎ回に分けて少しずつ変化させて輝度信号Ｙα１α２まで増幅させることとしている。

以上説明したように、実施例１におけるオートゲインコントロール回路では、比率判定部１５によって、受け入れた映像信号Ｙの垂直ブランキング期間に於けるペデスタルレベルＸと、有効映像期間に於けるペデスタルレベルＹとの比Ｒ＝Ｙ／Ｘを求め、このＲに基づいて、基準ペデスタルレベルを生成している。従って、垂直ブランキング期間に於けるペデスタルレベルＸ（通常４０ＩＲＥ値に固定）に対して、有効映像期間に於けるペデスタルレベルＹが、どのように設定されていても、適切な増幅率α２を演算することが出来るため、有効映像期間でのペデスタルレベルと、垂直ブランキング期間でのペデスタルレベルとが異なる場合であっても有効に動作するオートゲインコントロール回路の実現が可能になる。

尚、上記説明では、比率判定部１５が出力する基準ペデスタルレベルは、有効映像期間でのペデスタルレベルのみであって、垂直ブランキング期間に於けるペデスタルレベルを出力していない。これは、垂直ブランキング期間（図１３（ａ））では、輝度信号の映像レベルは０ＩＲＥ値なので、正確に増幅する必要がないためである。

背景技術で説明したように、標準の映像信号は、ペデスタルレベルを０ＩＲＥとして、プラス方向へ映像レベルをとり、マイナス方向へ同期レベルをとると、白レベルが１００ＩＲＥに、シンクチップレベルが−４０ＩＲＥに、それぞれ設定されている（図１３（ｂ））。更に、有効映像期間でのシンクチップレベルと、垂直ブランキング期間でのシンクチップレベルとは等しく設定されている。しかし、非標準の映像信号では、有効映像期間、及び、垂直ブランキング期間で共通のシンクチップレベルが標準の映像信号におけるシンクチップレベルよりも小さい場合もある。

本実施例では、垂直ブランキング期間、及び、有効映像期間で共通のシンクチップレベルが、標準の映像信号のシンクチップレベル−４０ＩＲＥよりも小さいレベル（例えば−３０ＩＲＥ）に設定されている非標準の映像信号に対応して有効に動作するオートゲインコントロール回路の実現を目的とする。

図４は、実施例２に於けるオートゲインコントロール回路のブロック図である。
図に示すように、実施例２に於けるオートゲインコントロール回路は、自動ゲイン制御前処理回路１と、自動ゲイン制御回路４１とを含む。
図中、実施例１と同様の部分には実施例１と同様の符号を付すこととする。

自動ゲイン制御前処理回路１は、コンポジット信号とシンクチップ検出信号とを受け入れて輝度信号Ｙを出力する回路である。本実施例によるオートゲインコントロール回路で使用する自動ゲイン制御前処理回路１も、上記実施例１（及び上記背景技術）で既に説明した自動ゲイン制御前処理回路１と同様なので説明を省略する。

自動ゲイン制御回路４１は、ゲイン乗算部１７と、ペデスタルレベル検出部（Ｃ）１８と、ゲイン演算部１９と、白ピークレベル検出部４２と、ゲインダウン処理部４３と、ゲイン演算部停止手段４４と、加算部４５とを備え、自動ゲイン制御前処理回路１からシンクチップレベルを０値にシフトした輝度信号Ｙを受け入れて、垂直ブランキング期間に於けるペデスタルレベルと有効映像期間でのペデスタルレベルの両方が、通常のペデスタルレベル−４０ＩＲＥよりも小さいレベル（例えば−３０ＩＲＥ）の場合に、輝度信号Ｙの映像レベルが１００ＩＲＥになるようにオートゲインコントロールする回路である。

各部分の機能説明をする前に自動ゲイン制御回路４１全体としての基本原理について説明する。
背景技術で説明したように、標準の映像信号は、図１３（ｂ）に示すように、ペデスタルレベルを０ＩＲＥとして、プラス方向へ映像レベルをとり、マイナス方向へ同期レベルをとると、白レベルが１００ＩＲＥに、シンクチップレベルが−４０ＩＲＥに、それぞれ設定されている。

従って、従来の自動ゲイン制御回路１０２（図９）に本実施例が対象としている、垂直ブランキング期間、及び有効映像期間での基準ペデスタルレベルの双方が、標準の映像信号のシンクチップレベル−４０ＩＲＥよりも小さいレベル（例えば−３０ＩＲＥ）の非標準の映像信号が入力されると、入力信号に対して４０／３０の増幅率が乗算されることになる。その結果、同期レベル（図１３）と白レベル（図１３）との比が３０対１３３となるため、映像レベルが１００を越えて飽和してしまうという不都合が発生する。

本実施例では、白レベルを監視し、映像レベルが１００を越えて飽和するレベル（以降白ピークレベルと記す）を検出しない限り、背景技術で説明した自動ゲイン制御回路１０２（図９）と同様に動作する。白レベルを監視し、映像レベルが１００を越えて飽和するレベル（以降白ピークレベルと記す）を検出したときには、本実施例が対象としている、垂直ブランキング期間、及び有効映像期間での基準ペデスタルレベルの双方が、標準の映像信号のシンクチップレベル−４０ＩＲＥよりも小さいレベル（例えば−３０ＩＲＥ）の非標準の映像信号が入力されたことを認識する。この認識に基づいて、後に説明する処理を実行する。以下に各部分の機能及び動作について説明する。

最初に白ピークレベルが検出される前の各部分の機能と動作について説明する。この白ピークレベルの検出は、後に詳細に説明する白ピークレベル検出部４２によって実行される。この白ピークレベル検出部４２は、白ピークレベルを検出していないときは後に説明するゲイン演算部停止手段４４をオン状態に維持する。
ゲイン乗算部１７は、自動ゲイン制御前処理回路１から輝度信号Ｙを受け入れて、その振幅をα１倍増幅し、輝度信号Ｙα１を出力する部分である。次に説明するように、ここで所定の振幅まで増幅された輝度信号Ｙα１α２が、ゲインコントロールされた輝度信号として出力される。

ペデスタルレベル検出部（Ｃ）１８は、ペデスタル検出信号を受け入れて輝度信号Ｙα１のペデスタルレベル（同期レベルに該当する）を検出する部分である。既に、図１２を用いて説明した方法と同様にして、ペデスタルレベル検出部（Ｃ）１８は、有効映像期間ペデスタル検出信号のタイミングに合わせて、輝度信号Ｙα１に於けるペデスタルレベル検出信号の前Ｎ画素分のペデスタルレベルの平均を演算し、検出した輝度信号Ｙα１のペデスタルレベルとして出力する。この輝度信号Ｙα１のペデスタルレベルはゲイン演算部１９へ送られる。

ゲイン演算部１９は、ペデスタルレベル検出部（Ｃ）１８からペデスタルレベル検出値を受け入れて、このペデスタルレベル検出値と、加算部４５から受け入れる基準ペデスタルレベル（４０ＩＲＥ値）とを比較し、ゲインコントロールされた輝度信号Ｙα１α２を得るための増幅率α２を算出してゲイン乗算部１７へ送出する部分である。即ち、ゲイン演算部１９は、輝度信号Ｙα１のペデスタルレベルを受け入れて、このレベルを、基準ペデスタルレベル（４０ＩＲＥ値）にするための増幅率α２を演算することになる。このようにして求められた増幅率α２を輝度信号Ｙα１に乗算することによって輝度信号Ｙα１α２のペデスタルレベルは、標準の映像信号に於ける、ペデスタルレベルに等しくなる。又、白レベルの絶対量と、同期レベルの絶対量の比は固定されているので、輝度信号Ｙα１α２の映像レベルも標準の映像信号に於ける映像レベルに等しくなる筈である。

又、ゲイン乗算部１７に於いて増幅率α２をそのまま乗算すると、変化が急激になり画面上に影響を来す場合も発生ので、通常は、α２＝β１・β２・・・βｎに分解して、ｎ回に分けて少しずつ変化させて輝度信号Ｙα１α２まで増幅させことになるが、本実施例では、標準の映像信号に於ける映像レベルに等しくなる前に、即ち、輝度信号Ｙα１αｍ（αｍ＝β１・β２・・・βｍ）に達すると、上記基本原理で説明したように映像レベルが１００を越えて飽和し、白ピークレベルが、後記白ピークレベル検出部１９によって検出される。以下に白ピークレベルが検出された後の各部分の機能と動作について説明する。

白ピークレベル検出部４２は、ゲイン乗算部１７の出力する輝度信号Ｙα１αｍを監視し、映像レベルが白ピークレベルを検出すると白ピーク検出信号をゲイン演算部停止手段４４と、ゲインダウン処理部４３へ送出する部分である。
図５は、白ピークレベル検出部の説明図である。
（ａ）は、白ピークレベル検出部の回路構成を表し、（ｂ）は、白ピーク検出信号のタイミングを表している。

（ａ）に示すように、一致比較手段４２−１が、ゲイン乗算部１７の出力する輝度信号Ｙα１αｍの一部を受け入れて、そのレベルが最大値２５５値と一致したときに一致信号（＋１）をＯＲゲート４２−２及びＯＲゲート４２−３へ送る。この一致信号（＋１）は、保持手段４２−４と保持手段４２−５で保持され、白ピーク検出信号として、ゲイン演算部停止手段４４と、ゲインダウン処理部４３へ送出される。保持手段４２−４は、ペデスタルレベル検出信号によって１ライン毎にリセットされる。保持手段４２−５は、１フィールド毎にリセットされる。（ｂ）に示すように、保持手段４２−５は、垂直ブランキング期間の最初にリセットされる。

図４に戻って、ゲイン演算部停止手段４４は、白ピークレベル検出部４２からフィールド単位の白ピーク検出信号（＋１）を受け入れるとゲイン演算部１９の演算結果の出力を停止させる部分である。即ち、白ピークレベル検出部４２が白ピークレベルを検出すると、ゲイン演算部１９は、その時点でのゲイン出力を保持したまま、その機能を停止する。

ゲインダウン処理部４３は、ゲイン演算部１９から、その出力（α１αｍ）を受け入れて、後記白ピークレベル検出部４からライン単位の白ピーク検出信号（＋１）を受け入れていないときは、そのままゲイン乗算部１７へ送出し、ライン単位の白ピーク検出信号（＋１）を受け入れているときは、所定量（γ）減衰させてゲイン乗算部１７へ送出する部分である。

図６は、ゲインダウン処理部の説明図である。
セレクタ４３−４は、白ピークレベル検出部４２からフィールド単位の白ピーク検出信号を受け入れていないときは（（−）のとき）は、ゲイン演算部１９の出力（増幅率α１αｍ）をセレクタ４３−５へ通過させ、フィールド単位の白ピーク検出信号を受け入れているときは（（＋）のとき）は、レジスタ４３−６の値をセレクタ４３−５へ送る。

セレクタ４３−５は、ライン単位の白ピーク信号を受け入れていないとき（（−）のとき）は、セレクタ４３−４の出力をレジスタ４３−６へ送り、ライン単位の白ピーク信号を受け入れているとき（（＋）のとき）は、減算手段４３−２の出力をレジスタ４３−６へ送る。

減算手段４３−２は、輝度信号のゲインを徐徐に所定量γだけ減衰させる部分である。即ち、ゲイン乗算部１７に於いてゲインα１αｍγをそのまま乗算すると、変化が急激になり画面上に影響を来す場合も発生する。そこで、通常は、減衰量γをγ＝γ１・γ２・γ３・・・・γｎに分解し、ｎ回に分けて少しずつ変化させて、α１αｍγｎをセレクタ４３−５へ送出する。
減算値設定手段４３−１は、このとき減衰量γをγ＝γ１・γ２・γ３・・・・γｎに分解して減算手段４３−２へ出力する部分である。

ここで、ゲインα１αｍγｎが、段階的にゲイン乗算部１７に乗算されることによって輝度信号α１αｍγｎの映像レベルが段階的に減衰するので、所定のゲインα１αｍγｍのときに白ピークレベル検出部４２は、白ピークレベルを検出しなくなる。このとき自動ゲイン制御回路４１の処理は、上記、白ピークレベルが検出される前の動作へ移行する。即ち、本実施例に於けるオートゲインコントロール回路は、上記白ピークレベルが検出される前の動作と、上記白ピークレベルが検出された後の動作を繰り返しながら自動的にゲインコントロールを実行することになる。

以上説明したように、本実施例では、ゲイン乗算部の出力する輝度信号Ｙα１αｍを監視し、映像レベルが白ピークレベルを検出すると、白ピーク検出信号を出力する白ピークレベル検出部と、ゲイン演算部からその出力（α１αｍ）を受け入れて、白ピークレベル検出部から白ピーク検出信号（＋１）を受け入れていないときは、そのままゲイン乗算部へ送出し、ライン単位の白ピーク検出信号（＋１）を受け入れているときは、所定量（γ）減衰させてゲイン乗算部１７へ送出するゲインダウン処理部とを備えることによって、垂直ブランキング期間、及び、有効映像期間で共通のシンクチップレベルが、標準の映像信号のシンクチップレベル−４０ＩＲＥよりも小さいレベルに設定されている非標準の映像信号に対応して有効に動作するオートゲインコントロール回路を実現することが出来るという効果をえる。

上記、実施例２では、有効映像期間でのシンクチップレベルと、垂直ブランキング期間でのシンクチップレベルとは、等しく設定されているが、標準の映像信号におけるシンクチップレベルよりも小さい場合であっても対処出来るオートゲインコントロール回路を実現した。しかし、実施例２では、白ピークレベルが検出された後、ライン毎に段階的に輝度信号を減衰させているので、画面の上の方が明るく、下の方が暗くなるという不都合が発生しやすい。

そこで、本実施例では、実施例２のオートゲインコントロール回路によって、ライン毎に段階的にゲインを下げるが、その途中経過では輝度信号を減衰させないこととし、一旦メモリに累積加算して保持する。ゲインが完全に設定された後、次のフィールドでは、このメモリに保持されているゲインを全てのラインで乗算することとする。更に、メモリに保持されているゲインは、フィールド毎に更新することとする。

図７は、実施例３によるオートゲインコントロール回路のブロック図である。
図に示すように、実施例３に於けるオートゲインコントロール回路は、自動ゲイン制御前処理回路１と、自動ゲイン制御回路５１とを備える。
図中、実施例１又は実施例２と同様の部分には実施例１又は実施例２と同様の符号を付すこととする。

自動ゲイン制御前処理回路１は、コンポジット信号とシンクチップ検出信号とを受け入れて輝度信号Ｙを出力する回路である。本実施例によるオートゲインコントロール回路で使用する自動ゲイン制御前処理回路１も、上記実施例１（及び上記背景技術）で既に説明した自動ゲイン制御前処理回路１と同様なので説明を省略する。

自動ゲイン制御回路５１は、ゲイン乗算部１７と、ペデスタルレベル検出部（Ｃ）１８と、ゲイン演算部１９と、白ピークレベル検出部４２と、ゲインダウン処理部４３と、ゲイン演算部停止手段４４と、加算部４５と、ゲイン保持部５２と、ゲイン乗算部５３とを有し、自動ゲイン制御前処理回路１からシンクチップレベルを０値にシフトした輝度信号Ｙを受け入れて、垂直ブランキング期間に於けるペデスタルレベルと有効映像期間でのペデスタルレベルの両方が、通常のペデスタルレベル４０ＩＲＥ値よりも小さいレベル（例えば３０ＩＲＥ値）の場合に、輝度信号Ｙの映像レベルが１００ＩＲＥになるようにオートゲインコントロールする回路である。

実施例１又は実施例２との相違点のみについて説明する。
図に示すように、本実施例の自動ゲイン制御回路５１は、上記実施例２による自動ゲイン制御回路４１（図４）にゲイン保持部５２とゲイン乗算部５３とが追加された構成をとる。
ゲイン保持部５２は、ゲインダウン処理部４３から出力ゲインを受け入れて累積加算して保持し、更新信号のタイミング（フィールドの開始タイミング）に合わせて、ゲイン乗算部５へ出力ゲイン（増幅率α１αｍγｍ）を送出する部分である。

ゲイン乗算部５３は、自動ゲイン制御前処理回路１からシンクチップレベルを０値にシフトした輝度信号Ｙを受け入れて、ゲイン保持部５２から受け入れる出力ゲインを加算（増幅率を乗算）してオートゲインコントロールした輝度信号を出力する部分である。

上記説明した構成を取ることによって、ライン毎に段階的にゲインは下がるが、そのフィールド中では輝度信号を減衰させずに、そのゲインは、一旦メモリに累積加算して保持される。次のフィールドでは、このメモリに保持されているゲインが全てのラインで乗算されることになる。その結果、実施例２によるオートゲインコントロール回路の効果に加えて、画面の上の方が明るく、下の方が暗くなるという不都合が発生しないという効果を得る。

本実施例では、上記実施例１、実施例２、実施例３で、それぞれに於いて想定された非標準の映像信号の全てに対処可能なオートゲインコントロール回路の実現を目的とする。
図８は、実施例４によるゲインコントロール回路のブロック図である。

図に示すように、実施例４によるオートゲインコントロール回路は、自動ゲイン制御前処理回路１と、自動ゲイン制御回路６１とを含む。
自動ゲイン制御前処理回路１は、コンポジット信号とシンクチップ検出信号とを受け入れて輝度信号Ｙを出力する回路である。図中、実施例１又は実施例２又は実施例３と同様の部分には実施例１又は実施例２又は実施例３と同様の符号を付すこととする。

自動ゲイン制御前処理回路１は、コンポジット信号とシンクチップ検出信号とを受け入れて輝度信号Ｙを出力する回路である。本実施例によるオートゲインコントロール回路で使用する自動ゲイン制御前処理回路１も、上記実施例１から実施例３（及び上記背景技術）で既に説明した自動ゲイン制御前処理回路１と同様なので説明を省略する。

自動ゲイン制御回路６１は、ペデスタルレベル検出部（Ａ）１３と、ペデスタルレベル検出部（Ｂ）１４と、比率判定部１５と、ゲイン乗算部１７と、ペデスタルレベル検出部（Ｃ）１８と、ゲイン演算部１９と、白ピークレベル検出部４２と、ゲインダウン処理部４３と、ゲイン演算部停止手段４４と、ゲイン保持部５２と、ゲイン乗算部５３とを有し、自動ゲイン制御前処理回路１からシンクチップレベルを０値にシフトした輝度信号Ｙを受け入れて、上記、実施例１、実施例２、実施例３で、それぞれに於いて想定される非標準の映像信号の全てに於いて輝度信号Ｙの映像レベルが１００ＩＲＥになるようにオートゲインコントロールする回路である。

実施例１又は実施例２又は、実施例３との相違点のみについて説明する。
図に示すように、本実施例の自動ゲイン制御回路６１は、実施例１による自動ゲイン制御前処理回路１（図１）に於ける、比率判定部１５（図１）の出力を、実施例３の自動ゲイン制御回路５１（図７）に於けるゲイン演算部１９（図７）に基準ペデスタルレベルに代えて送出する構成をとる。

かかる構成に於いて、一例として、垂直ブランキング期間における同期レベルと映像レベルとの比が４０対１００であり、有効映像期間における同期レベルと映像レベルとの比が３０対１００である映像信号を受け入れたと仮定する。このとき、比率判定部１５は、基準同期レベルを３０ＩＲＥ値に設定しようとする。しかし、白レベル検出部４２が白ピークレベルを検出すると、ゲイン演算部１９の出力更新が１フィールド停止され、ゲインダウン処理部４３がゲイン演算部１９の出力（ゲイン値）を少しずつ減衰させる。

白ピークレベル検出部４２がライン単位で白ピークレベルを検出する毎にゲイン値が下がっていくので、あるラインで白ピークレベルが検出されなくなる。このときのゲイン値がゲイン保持部５２に保持される。このゲイン値が、ゲイン乗算部５３で、輝度信号に乗算される。又、ゲイン保持部５２に保持されるゲイン値はフィールド毎に更新される。このようにして、白レベル検出部４２が白ピークレベルを検出していないときには、比率判定部１５が、基準同期レベルを３０ＩＲＥ値に設定しようとし、白レベル検出部４２が白ピークレベルを検出すると、ゲインダウン処理部４３がゲイン値を減衰されるので、実施例１において同様の映像信号受け入れた場合よりも安定した輝度信号が出力されることになる。

上記のように、実施例１による自動ゲイン制御前処理回路１（図１）に於ける、比率判定部１５（図１）の出力を、実施例３の自動ゲイン制御回路５１（図７）に於けるゲイン演算部１９（図７）に基準ペデスタルレベルに代えて送出する構成をとることによって、上記実施例１、実施例２、実施例３で、それぞれ想定した非標準の映像信号の全てに対処可能なオートゲインコントロール回路を実現出来るという効果を得る。

以上説明したオートゲインコントロール回路は、ディジタルビデオテープレコーダのみならずディジタルカラー受像器など、全てのディジタル画像機器に有効に適用可能である。

実施例１によるオートゲインコントロール回路のブロック図である。 自動ゲイン制御前処理回路の説明図である。 比率判定部１５のブロック図である。 実施例２に於けるオートゲインコントロール回路のブロック図である。 白ピークレベル検出部の説明図である。 ゲインダウン処理部の説明図である。 実施例３によるオートゲインコントロール回路のブロック図である。 実施例４によるゲインコントロール回路のブロック図である。 従来のオートゲインコントロール回路のブロック図である。 従来の自動ゲイン制御前処理回路のブロック図である。 従来の自動ゲイン制御前処理回路の機能説明図である。 従来のペデスタルレベル検出部の機能説明図である。 映像信号の概略説明図である。

符号の説明

１ 自動ゲイン制御前処理回路
２ 自動ゲイン制御回路
１３ ペデスタルレベル検出部（Ａ）
１４ ペデスタルレベル検出部（Ｂ）
１５ 比率判定部
１７ ゲイン乗算部
１８ ペデスタルレベル検出部（Ｃ）
１９ ゲイン演算部

Claims (2)

1. 映像信号を受け入れて、該映像信号における同期レベルを検出し、前記同期レベルが基準同期レベルに達するまで増幅し、所定の映像レベルを有する輝度信号を出力するオートゲインコントロール回路であって、
   前記映像信号の垂直ブランキング期間に於ける前記同期レベルを検出する垂直ブランキング期間ペデスタルレベル検出部と、
   前記映像信号の有効映像期間における前記同期レベルを検出する有効映像期間ペデスタルレベル検出部と、
   前記垂直ブランキング期間ペデスタルレベル検出部の検出値と、前記有効映像期間ペデスタルレベル検出部の検出値との比率を求め、該比率に垂直ブランキング期間における同期レベルの規格値を乗算した値を前記基準同期レベルとして出力する比率判定部とを備えることを特徴とするオートゲインコントロール回路。
2. 請求項１に記載のオートゲインコントロール回路において、
   前記比率判定部は、
   前記垂直ブランキング期間ペデスタルレベル検出部の検出値を所定のレベル差を持つ複数の段階に分解して出力する複数個の除算手段と、
   該複数個の除算手段、それぞれの出力と前記有効映像期間ペデスタルレベル検出部の検出値とを比較し、その比較結果を出力する複数個の比較手段と、
   該複数個の比較手段の出力に基づいて前記垂直ブランキング期間ペデスタルレベル検出部の検出値と、前記有効映像期間ペデスタルレベル検出部の検出値との比率を判定する判定手段と、
   該判定手段の判定した比率に、前記垂直ブランキング期間における同期レベルの規格値を乗算する加算手段とを有することを特徴とするオートゲインコントロール回路。
   

Images